JPH1139249A - プラグアンドプレイ装置 - Google Patents
プラグアンドプレイ装置Info
- Publication number
- JPH1139249A JPH1139249A JP9196095A JP19609597A JPH1139249A JP H1139249 A JPH1139249 A JP H1139249A JP 9196095 A JP9196095 A JP 9196095A JP 19609597 A JP19609597 A JP 19609597A JP H1139249 A JPH1139249 A JP H1139249A
- Authority
- JP
- Japan
- Prior art keywords
- plug
- play
- play device
- value
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 プラグアンドプレイ装置に与えられた論理番
号を容易に判別できるようにする。 【解決手段】 最初に分離過程で使用される２ビットの
値を制御するためのスイッチ１，２を設け、ユーザがそ
れらのスイッチの切り替えによって２ビットの値を設定
する。
号を容易に判別できるようにする。 【解決手段】 最初に分離過程で使用される２ビットの
値を制御するためのスイッチ１，２を設け、ユーザがそ
れらのスイッチの切り替えによって２ビットの値を設定
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＳＡ（Industry
Standard Architecture）バスやＳＣＳＩ（Small Comp
uter System Interface ）バス等の共通バス方式の基準
的な拡張バスに接続されるプラグアンドプレイ（Plug a
nd Play:PnP ）装置に関し、特に、与えられた論理番号
を容易に判別できるプラグアンドプレイ装置に関する。
Standard Architecture）バスやＳＣＳＩ（Small Comp
uter System Interface ）バス等の共通バス方式の基準
的な拡張バスに接続されるプラグアンドプレイ（Plug a
nd Play:PnP ）装置に関し、特に、与えられた論理番号
を容易に判別できるプラグアンドプレイ装置に関する。
【０００２】
【従来の技術】図５は、ホストシステム５０に従来の一
例のプラグアンドプレイ装置１９，２０，２１を接続す
る場合の接続系のブロック図である。上記ホストシステ
ム５０では、中央処理部（以下、ＣＰＵと言う）１１配
下にローカルバスとしてＰＣＩ（Peripheral Component
Interconnect ）バス１５を使用し、拡張バスとしてＩ
ＳＡバス１７を使用している。なお、ホストシステム５
０では、１２はＣＰＵバス、１３はＣＰＵ−ＰＣＩバス
ブリッジとメモリ制御回路を内蔵するＣＰＵ周辺制御回
路部、１４はメインメモリ、１６はＰＣＩバス１５にＩ
ＳＡバス１７を接続するＰＣＩ−ＩＳＡブリッジであ
る。ＩＳＡバス１７のデータバス（１６本）はそれぞれ
抵抗１８によりプルアップされている。
例のプラグアンドプレイ装置１９，２０，２１を接続す
る場合の接続系のブロック図である。上記ホストシステ
ム５０では、中央処理部（以下、ＣＰＵと言う）１１配
下にローカルバスとしてＰＣＩ（Peripheral Component
Interconnect ）バス１５を使用し、拡張バスとしてＩ
ＳＡバス１７を使用している。なお、ホストシステム５
０では、１２はＣＰＵバス、１３はＣＰＵ−ＰＣＩバス
ブリッジとメモリ制御回路を内蔵するＣＰＵ周辺制御回
路部、１４はメインメモリ、１６はＰＣＩバス１５にＩ
ＳＡバス１７を接続するＰＣＩ−ＩＳＡブリッジであ
る。ＩＳＡバス１７のデータバス（１６本）はそれぞれ
抵抗１８によりプルアップされている。
【０００３】上記ホストシステム５０のＩＳＡバス１７
には、プラグアンドプレイをサポートするプラグアンド
プレイ装置１９，２０，２１が接続されている。ＩＳＡ
バス１７は、接続されている全プラグアンドプレイ装置
１９，２０，２１に同一の信号を接続する共通バス方式
であり、プラグアンドプレイ装置を個別に接続する信号
線が存在しない。ホストシステム５０は、スイッチなど
のハードウェア設定なしで、接続されているプラグアン
ドプレイ装置１９，２０，２１を自動的に認識して、各
プラグアンドプレイ装置１９，２０，２１に必要なアド
レスと、割り込みレベルと、ＤＭＡ（Direct Memory Ac
cess）チャンネルなどのリソースを割り当てる。
には、プラグアンドプレイをサポートするプラグアンド
プレイ装置１９，２０，２１が接続されている。ＩＳＡ
バス１７は、接続されている全プラグアンドプレイ装置
１９，２０，２１に同一の信号を接続する共通バス方式
であり、プラグアンドプレイ装置を個別に接続する信号
線が存在しない。ホストシステム５０は、スイッチなど
のハードウェア設定なしで、接続されているプラグアン
ドプレイ装置１９，２０，２１を自動的に認識して、各
プラグアンドプレイ装置１９，２０，２１に必要なアド
レスと、割り込みレベルと、ＤＭＡ（Direct Memory Ac
cess）チャンネルなどのリソースを割り当てる。
【０００４】このようなプラグアンドプレイを実現する
ためには、ごく少数の専用のＩＯ（Input Output）アド
レスのみを使用して複数のプラグアンドプレイ装置の自
動認識とリソースの設定を可能とするための専用の回路
と操作手順が必要である。各プラグアンドプレイ装置１
９（またはプラグアンドプレイ装置２０，２１）は、Ｐ
ｎＰ制御回路上にＲＯＭ（Read Only Memory）などの形
で、図６に示すように、９バイトのデータを記録する。
最初の２バイト（Byte0 およびByte1 ）に製造元である
ベンダーの記号、次の２バイト（Byte2 およびByte3 ）
にそのプラグアンドプレイ装置の種別を表す製品番号、
次の４バイト（Byte4 からByte７）にそのプラグアンド
プレイ装置に対してユニークに割り当てられるシリアル
番号、最後の１バイト（Byte8 ）にそれらの９バイトの
チェックサムコードが記録されている。なお、各プラグ
アンドプレイ装置１９，２０，２１には、これら９バイ
トに記録されている値を確認するためにシリアル識別子
が設けられている。
ためには、ごく少数の専用のＩＯ（Input Output）アド
レスのみを使用して複数のプラグアンドプレイ装置の自
動認識とリソースの設定を可能とするための専用の回路
と操作手順が必要である。各プラグアンドプレイ装置１
９（またはプラグアンドプレイ装置２０，２１）は、Ｐ
ｎＰ制御回路上にＲＯＭ（Read Only Memory）などの形
で、図６に示すように、９バイトのデータを記録する。
最初の２バイト（Byte0 およびByte1 ）に製造元である
ベンダーの記号、次の２バイト（Byte2 およびByte3 ）
にそのプラグアンドプレイ装置の種別を表す製品番号、
次の４バイト（Byte4 からByte７）にそのプラグアンド
プレイ装置に対してユニークに割り当てられるシリアル
番号、最後の１バイト（Byte8 ）にそれらの９バイトの
チェックサムコードが記録されている。なお、各プラグ
アンドプレイ装置１９，２０，２１には、これら９バイ
トに記録されている値を確認するためにシリアル識別子
が設けられている。
【０００５】ホストシステム５０がＩＳＡバス１７のＩ
Ｏアクセスにより、各プラグアンドプレイ装置のシリア
ル識別子を１ビットずつ確認して接続されている全プラ
グアンドプレイ装置の存在を検知する手順を分離過程と
よぶ。図７を用いてこの分離過程の原理を説明する。ま
ず、ＣＰＵ１１が、プラグアンドプレイ装置１９，２
０，２１のＰｎＰ用のリードポート（以下、ＰｎＰリー
ドポートと言う）をアクセスするＩＯ命令を発行する。
すると、ＣＰＵ周辺制御部１３は、ＰＣＩ−ＩＳＡブリ
ッジ１６を経て、１）ＩＳＡアドレスバス用にＰｎＰリ
ードポートのアドレスを送信した上でＩＯＲＤ（Input
Outpur Read ）信号をアサートする。このとき、２）そ
の時点で確認しようとしているシリアル識別子のビット
（以下、現シリアル識別子ビットと言う）の値が“１”
であるプラグアンドプレイ装置は、ＩＳＡデータバスの
下８ビットに１回目のＩＯリードアクセスでは“５５
ｈ”次には“ＡＡｈ”なるデータを出力する。このデー
タはオープンコレクタのドライブで出力されるため、同
時に複数のデバイスの現シリアル識別子ビットの値が
“１”の場合でも、同一の出力データがWired-ORされ
て、結局同じデータとなる。最後に、３）現シリアル識
別子ビットの値が“０（zero）”であるプラグアンドプ
レイ装置は、自分ではなにもデータを出力せずに、ＩＳ
Ａバス１７上のデータを検出し、“５５ｈ”および“Ａ
Ａｈ”を検出した場合に同一バス上に自分より上位の
（シリアル識別子を数値としてみたときの値より大き
い）プラグアンドプレイ装置が接続されていると認識す
る。これと同時に、ＣＰＵ１１は、ＩＳＡバス１７上の
データを読み取った上でＩＯＲＤ信号をディアサートす
る。
Ｏアクセスにより、各プラグアンドプレイ装置のシリア
ル識別子を１ビットずつ確認して接続されている全プラ
グアンドプレイ装置の存在を検知する手順を分離過程と
よぶ。図７を用いてこの分離過程の原理を説明する。ま
ず、ＣＰＵ１１が、プラグアンドプレイ装置１９，２
０，２１のＰｎＰ用のリードポート（以下、ＰｎＰリー
ドポートと言う）をアクセスするＩＯ命令を発行する。
すると、ＣＰＵ周辺制御部１３は、ＰＣＩ−ＩＳＡブリ
ッジ１６を経て、１）ＩＳＡアドレスバス用にＰｎＰリ
ードポートのアドレスを送信した上でＩＯＲＤ（Input
Outpur Read ）信号をアサートする。このとき、２）そ
の時点で確認しようとしているシリアル識別子のビット
（以下、現シリアル識別子ビットと言う）の値が“１”
であるプラグアンドプレイ装置は、ＩＳＡデータバスの
下８ビットに１回目のＩＯリードアクセスでは“５５
ｈ”次には“ＡＡｈ”なるデータを出力する。このデー
タはオープンコレクタのドライブで出力されるため、同
時に複数のデバイスの現シリアル識別子ビットの値が
“１”の場合でも、同一の出力データがWired-ORされ
て、結局同じデータとなる。最後に、３）現シリアル識
別子ビットの値が“０（zero）”であるプラグアンドプ
レイ装置は、自分ではなにもデータを出力せずに、ＩＳ
Ａバス１７上のデータを検出し、“５５ｈ”および“Ａ
Ａｈ”を検出した場合に同一バス上に自分より上位の
（シリアル識別子を数値としてみたときの値より大き
い）プラグアンドプレイ装置が接続されていると認識す
る。これと同時に、ＣＰＵ１１は、ＩＳＡバス１７上の
データを読み取った上でＩＯＲＤ信号をディアサートす
る。
【０００６】ホストシステム５０は、この読み取ったデ
ータが“５５ｈ”および“ＡＡｈ”であるときは、現シ
リアル識別子ビットの値が“１”であるプラグアンドプ
レイ装置が存在するものと判断する。また、この時点で
分離過程に参加しているプラグアンドプレイ装置で現シ
リアル識別子ビットの値が“０”のものしかない場合
や、すでに分離過程に参加しているプラグアンドプレイ
装置が存在しない場合は、データを出力するプラグアン
ドプレイ装置が無く、全データビットがプルアップされ
ているため読み取りデータは“ＦＦｈ”となる。
ータが“５５ｈ”および“ＡＡｈ”であるときは、現シ
リアル識別子ビットの値が“１”であるプラグアンドプ
レイ装置が存在するものと判断する。また、この時点で
分離過程に参加しているプラグアンドプレイ装置で現シ
リアル識別子ビットの値が“０”のものしかない場合
や、すでに分離過程に参加しているプラグアンドプレイ
装置が存在しない場合は、データを出力するプラグアン
ドプレイ装置が無く、全データビットがプルアップされ
ているため読み取りデータは“ＦＦｈ”となる。
【０００７】図８は、上記分離過程によるプラグアンド
プレイ装置の認識とリソース設定の手順を示すフローチ
ャートである。ＣＰＵ１１がＰｎＰ用のＩＯアドレスへ
のアクセスで分離過程の初期化指示を行うと、この時点
でカード番号（以下、論理番号またはCard Select Numb
er: ＣＳＮと言う）が設定されていない状態にあるプラ
グアンドプレイ装置は現シリアル識別子ビットをそれぞ
れのシリアル識別子の最初のビットに設定して初期化す
る。この後、ホストシステム５０は、上述の手順で現シ
リアル識別子ビットの値が“１”であるプラグアンドプ
レイ装置の有無を判定し、記憶する。プラグアンドプレ
イ装置は、自分より上位のプラグアンドプレイ装置があ
った場合、すなわち、自分の現シリアル識別子ビットの
値が“０”でかつＩＳＡバス１７上に“５５ｈ”および
“ＡＡｈ”が検出した場合は、一旦分離過程からはず
れ、次の初期化指示を待つ。そうでなかったプラグアン
ドプレイ装置はシリアル識別子を、図６に示す矢印の方
向に１ビットシフトして次のビットを現シリアル識別子
ビットとする。
プレイ装置の認識とリソース設定の手順を示すフローチ
ャートである。ＣＰＵ１１がＰｎＰ用のＩＯアドレスへ
のアクセスで分離過程の初期化指示を行うと、この時点
でカード番号（以下、論理番号またはCard Select Numb
er: ＣＳＮと言う）が設定されていない状態にあるプラ
グアンドプレイ装置は現シリアル識別子ビットをそれぞ
れのシリアル識別子の最初のビットに設定して初期化す
る。この後、ホストシステム５０は、上述の手順で現シ
リアル識別子ビットの値が“１”であるプラグアンドプ
レイ装置の有無を判定し、記憶する。プラグアンドプレ
イ装置は、自分より上位のプラグアンドプレイ装置があ
った場合、すなわち、自分の現シリアル識別子ビットの
値が“０”でかつＩＳＡバス１７上に“５５ｈ”および
“ＡＡｈ”が検出した場合は、一旦分離過程からはず
れ、次の初期化指示を待つ。そうでなかったプラグアン
ドプレイ装置はシリアル識別子を、図６に示す矢印の方
向に１ビットシフトして次のビットを現シリアル識別子
ビットとする。
【０００８】このようにして、ホストシステム５０が、
プラグアンドプレイ装置の９バイト分のシリアル識別子
を分離し、その全てのビットの値が“０”であった場合
はもう論理番号が設定されていないプラグアンドプレイ
装置が存在しないものと判断する。一方、“０”の値の
ビットがあり、かつサムチェックが正常な場合は、その
時点でたった１つだけのプラグアンドプレイ装置が分離
過程に参加していることになるため、ホストシステム５
０は、そのプラグアンドプレイ装置にユニークな論理番
号を割り当てる。この論理番号はプラグアンドプレイ装
置のメモリなどに記録される。そして、論理番号が与え
られたプラグアンドプレイ装置は以降の分離過程には参
加しない。
プラグアンドプレイ装置の９バイト分のシリアル識別子
を分離し、その全てのビットの値が“０”であった場合
はもう論理番号が設定されていないプラグアンドプレイ
装置が存在しないものと判断する。一方、“０”の値の
ビットがあり、かつサムチェックが正常な場合は、その
時点でたった１つだけのプラグアンドプレイ装置が分離
過程に参加していることになるため、ホストシステム５
０は、そのプラグアンドプレイ装置にユニークな論理番
号を割り当てる。この論理番号はプラグアンドプレイ装
置のメモリなどに記録される。そして、論理番号が与え
られたプラグアンドプレイ装置は以降の分離過程には参
加しない。
【０００９】この一連の動作を繰り返して接続されてい
る全てのプラグアンドプレイ装置に論理番号を設定した
後、それぞれのプラグアンドプレイ装置が必要とするリ
ソースの情報を全て読み取って、割り当てを決定し、そ
れぞれのプラグアンドプレイ装置のメモリなどに記録す
る。ここでは、ＩＳＡバス１７におけるＰｎＰの実現方
法についてのみを説明したが、ＳＣＳＩにおいてプラグ
アンドプレイを実現するＳＣＡＭ（SCSI Configured Au
tomatically ）が、ＳＣＳＩ−３規格の一部として提案
されている。これは、現在のＳＣＳＩにおいて、必要と
なるデバイス毎のＳＣＳＩ−ＩＤの設定などを不要とす
るためのものであり、各デバイスに固有のシリアル番号
を持たせてこれを共通バス上で１ビットずつ順番に確認
して接続デバイスを分離するという点で、ＩＳＡバスの
プラグアンドプレイと基本的な原理は全く同じである。
従って、このＩＳＡ，ＳＣＳＩのどちらの方式において
も、プラグアンドプレイで論理的に割り当てられる番号
（ＩＳＡＰｎＰでは、論理番号）は、各デバイスが内部
に持っているシリアル識別子の大小のみで決定されるた
め、実際のデバイスの物理的なＩＳＡのスロット番号や
ＳＣＳＩの接続順とは全く関連がない。
る全てのプラグアンドプレイ装置に論理番号を設定した
後、それぞれのプラグアンドプレイ装置が必要とするリ
ソースの情報を全て読み取って、割り当てを決定し、そ
れぞれのプラグアンドプレイ装置のメモリなどに記録す
る。ここでは、ＩＳＡバス１７におけるＰｎＰの実現方
法についてのみを説明したが、ＳＣＳＩにおいてプラグ
アンドプレイを実現するＳＣＡＭ（SCSI Configured Au
tomatically ）が、ＳＣＳＩ−３規格の一部として提案
されている。これは、現在のＳＣＳＩにおいて、必要と
なるデバイス毎のＳＣＳＩ−ＩＤの設定などを不要とす
るためのものであり、各デバイスに固有のシリアル番号
を持たせてこれを共通バス上で１ビットずつ順番に確認
して接続デバイスを分離するという点で、ＩＳＡバスの
プラグアンドプレイと基本的な原理は全く同じである。
従って、このＩＳＡ，ＳＣＳＩのどちらの方式において
も、プラグアンドプレイで論理的に割り当てられる番号
（ＩＳＡＰｎＰでは、論理番号）は、各デバイスが内部
に持っているシリアル識別子の大小のみで決定されるた
め、実際のデバイスの物理的なＩＳＡのスロット番号や
ＳＣＳＩの接続順とは全く関連がない。
【００１０】
【発明が解決しようとする課題】以上説明したように、
ＩＳＡ，ＳＣＳＩなどの共通バス方式におけるプラグア
ンドプレイでは、接続されている各プラグアンドプレイ
装置が内部に持っているシリアル識別子の大小のみでプ
ラグアンドプレイで論理的に割り当てられる番号が決定
されるため、実際のプラグアンドプレイ装置の物理的な
ＩＳＡのスロット番号やＳＣＳＩの接続順とは全く関連
がない。このため、同一バス上に特定メーカの同一な製
品（ベンダー記号と製品番号が同じで、シリアル番号の
み異なる）を複数接続した場合に、それらのうちの特定
のプラグアンドプレイ装置にどの論理番号が設定されて
いるかを判別するのが困難である。
ＩＳＡ，ＳＣＳＩなどの共通バス方式におけるプラグア
ンドプレイでは、接続されている各プラグアンドプレイ
装置が内部に持っているシリアル識別子の大小のみでプ
ラグアンドプレイで論理的に割り当てられる番号が決定
されるため、実際のプラグアンドプレイ装置の物理的な
ＩＳＡのスロット番号やＳＣＳＩの接続順とは全く関連
がない。このため、同一バス上に特定メーカの同一な製
品（ベンダー記号と製品番号が同じで、シリアル番号の
み異なる）を複数接続した場合に、それらのうちの特定
のプラグアンドプレイ装置にどの論理番号が設定されて
いるかを判別するのが困難である。
【００１１】このため、例えば、ホストシステム５０の
ＩＳＡバススロットに複数の同一製品のＬＡＮ（Local
Area Network）カードを挿入してそれぞれを別系統のＬ
ＡＮに接続する場合は、ホストシステム５０のユーティ
リティソフトウェアでそれぞれを接続するＬＡＮ系統別
に、それらのＬＡＮカードに対しての各種の設定を個別
に行う必要がある。しかし、それらのＬＡＮカードが挿
入されているＩＳＡの物理的なスロット番号と、ユーテ
ィリティソフトウェアが認識する論理番号の間に直接の
関係がないため、それらのＬＡＮカードのうちどの論理
番号のカードにどの設定を行えばよいかが解らない。ま
た、どのスロット番号のカードにどのような設定が行わ
れておりどの系統のＬＡＮに接続すればよいかが解らな
い。また、ＩＳＡバス上に同一製品の複数のＳＣＳＩカ
ードを挿入した場合、さらに、同一ＳＣＳＩバス上に同
一製品の複数のＨＤＤ（Hard Disc Drive ）を接続した
場合などにも同様の問題が生じる。
ＩＳＡバススロットに複数の同一製品のＬＡＮ（Local
Area Network）カードを挿入してそれぞれを別系統のＬ
ＡＮに接続する場合は、ホストシステム５０のユーティ
リティソフトウェアでそれぞれを接続するＬＡＮ系統別
に、それらのＬＡＮカードに対しての各種の設定を個別
に行う必要がある。しかし、それらのＬＡＮカードが挿
入されているＩＳＡの物理的なスロット番号と、ユーテ
ィリティソフトウェアが認識する論理番号の間に直接の
関係がないため、それらのＬＡＮカードのうちどの論理
番号のカードにどの設定を行えばよいかが解らない。ま
た、どのスロット番号のカードにどのような設定が行わ
れておりどの系統のＬＡＮに接続すればよいかが解らな
い。また、ＩＳＡバス上に同一製品の複数のＳＣＳＩカ
ードを挿入した場合、さらに、同一ＳＣＳＩバス上に同
一製品の複数のＨＤＤ（Hard Disc Drive ）を接続した
場合などにも同様の問題が生じる。
【００１２】この問題を解決するために、現状では、通
常１０桁程度のシリアル番号を印字したシールをプラグ
アンドプレイ装置に貼り付け、このシリアル番号の大小
により論理番号の判断をユーザにさせるようなことや、
ユーティリティソフトウェア上で論理番号とシリアル番
号の対応を表示してユーザにプラグアンドプレイ装置に
貼られたシリアル番号と比較させるようなことが行われ
ている。しかし、プラグアンドプレイ機能は、ユーザへ
の負担を極力軽減するためのものであるのに対して、こ
のような操作を行うためには手間がかかる問題点があ
る。
常１０桁程度のシリアル番号を印字したシールをプラグ
アンドプレイ装置に貼り付け、このシリアル番号の大小
により論理番号の判断をユーザにさせるようなことや、
ユーティリティソフトウェア上で論理番号とシリアル番
号の対応を表示してユーザにプラグアンドプレイ装置に
貼られたシリアル番号と比較させるようなことが行われ
ている。しかし、プラグアンドプレイ機能は、ユーザへ
の負担を極力軽減するためのものであるのに対して、こ
のような操作を行うためには手間がかかる問題点があ
る。
【００１３】
【課題を解決するための手段】上記問題を解決するため
に、本発明は、シリアル番号を記録するメモリと、前記
メモリ中の最初に分離過程で使用される少なくとも１ビ
ットの値を所定の値に設定するためのスイッチとを具備
することを特徴とするプラグアンドプレイ装置を提供す
る。
に、本発明は、シリアル番号を記録するメモリと、前記
メモリ中の最初に分離過程で使用される少なくとも１ビ
ットの値を所定の値に設定するためのスイッチとを具備
することを特徴とするプラグアンドプレイ装置を提供す
る。
【００１４】上記プラグアンドプレイ装置では、最初に
分離過程で使用される例えば１ビットまたは２ビットの
値を対応するスイッチの切り替えによって制御すること
により、ユーザは、各プラグアンドプレイ装置にどの順
番で論理番号を与えるのかを指定できることとなる。な
お、１ビットの値を制御することにより、１個のプラグ
アンドプレイ装置に与えられる論理番号を指定できるか
ら、２個のプラグアンドプレイ装置の順位を指定できる
ことが可能となる。また、２ビットの値を制御すること
により、４個のプラグアンドプレイ装置に与えられる論
理番号を指定できるから、５個のプラグアンドプレイ装
置の順位を指定できることが可能となる。
分離過程で使用される例えば１ビットまたは２ビットの
値を対応するスイッチの切り替えによって制御すること
により、ユーザは、各プラグアンドプレイ装置にどの順
番で論理番号を与えるのかを指定できることとなる。な
お、１ビットの値を制御することにより、１個のプラグ
アンドプレイ装置に与えられる論理番号を指定できるか
ら、２個のプラグアンドプレイ装置の順位を指定できる
ことが可能となる。また、２ビットの値を制御すること
により、４個のプラグアンドプレイ装置に与えられる論
理番号を指定できるから、５個のプラグアンドプレイ装
置の順位を指定できることが可能となる。
【００１５】上記構成のプラグアンドプレイ装置におい
て、前記スイッチを、ユーザに対してアクセス容易な箇
所に設けることが好ましい。
て、前記スイッチを、ユーザに対してアクセス容易な箇
所に設けることが好ましい。
【００１６】
【発明の実施の形態】以下、図に示す実施の形態により
本発明をさらに詳細に説明する。なお、これにより本発
明が限定されるものではない。 −第１の実施形態ー 図１は、ホストシステム５０に本発明の第１の実施の形
態のプラグアンドプレイ装置２９，３０，３１を接続す
る場合の接続系のブロック図である。
本発明をさらに詳細に説明する。なお、これにより本発
明が限定されるものではない。 −第１の実施形態ー 図１は、ホストシステム５０に本発明の第１の実施の形
態のプラグアンドプレイ装置２９，３０，３１を接続す
る場合の接続系のブロック図である。
【００１７】上記ホストシステム５０では、ＣＰＵ１１
配下にローカルバスとしてＰＣＩバス１５を使用し、拡
張バスとしてＩＳＡバス１７を使用している。なお、ホ
ストシステム５０では、１２はＣＰＵバス、１３はＣＰ
Ｕ−ＰＣＩバスブリッジとメモリ制御回路を内蔵するＣ
ＰＵ周辺制御回路部、１４はメインメモリ、１６はＰＣ
Ｉバス１５にＩＳＡバス１７を接続するＰＣＩ−ＩＳＡ
ブリッジである。ＩＳＡバス１７のデータバス（１６
本）はそれぞれ抵抗１８によりプルアップされている。
配下にローカルバスとしてＰＣＩバス１５を使用し、拡
張バスとしてＩＳＡバス１７を使用している。なお、ホ
ストシステム５０では、１２はＣＰＵバス、１３はＣＰ
Ｕ−ＰＣＩバスブリッジとメモリ制御回路を内蔵するＣ
ＰＵ周辺制御回路部、１４はメインメモリ、１６はＰＣ
Ｉバス１５にＩＳＡバス１７を接続するＰＣＩ−ＩＳＡ
ブリッジである。ＩＳＡバス１７のデータバス（１６
本）はそれぞれ抵抗１８によりプルアップされている。
【００１８】上記ホストシステム５０のＩＳＡバス１７
には、プラグアンドプレイをサポートするプラグアンド
プレイ装置１９，２０，２１が接続されている。ＩＳＡ
バス１７は、接続されている全プラグアンドプレイ装置
２９，３０，３１に同一の信号を接続する共通バス方式
であり、プラグアンドプレイ装置を個別に接続する信号
線が存在しない。ホストシステム５０は、スイッチなど
のハードウェア設定なしで、接続されているプラグアン
ドプレイ装置２９，３０，３１を自動的に認識して、各
プラグアンドプレイ装置２９，３０，３１に必要なアド
レスと、割り込みレベルと、ＤＭＡチャンネルなどのリ
ソースを割り当てる。
には、プラグアンドプレイをサポートするプラグアンド
プレイ装置１９，２０，２１が接続されている。ＩＳＡ
バス１７は、接続されている全プラグアンドプレイ装置
２９，３０，３１に同一の信号を接続する共通バス方式
であり、プラグアンドプレイ装置を個別に接続する信号
線が存在しない。ホストシステム５０は、スイッチなど
のハードウェア設定なしで、接続されているプラグアン
ドプレイ装置２９，３０，３１を自動的に認識して、各
プラグアンドプレイ装置２９，３０，３１に必要なアド
レスと、割り込みレベルと、ＤＭＡチャンネルなどのリ
ソースを割り当てる。
【００１９】図２は、発明のプラグアンドプレイ装置２
９（またはプラグアンドプレイ装置３０，３１）のＩＳ
ＡカードのＰｎＰ制御ロジック部の構成図である。この
ＰｎＰ制御ロジック部６０は、スイッチ１，２と、シリ
アル識別子３とを具備して構成されている。なお、スイ
ッチ１，２は、ユーザに対して、容易にアクセスできる
箇所に設けられている。
９（またはプラグアンドプレイ装置３０，３１）のＩＳ
ＡカードのＰｎＰ制御ロジック部の構成図である。この
ＰｎＰ制御ロジック部６０は、スイッチ１，２と、シリ
アル識別子３とを具備して構成されている。なお、スイ
ッチ１，２は、ユーザに対して、容易にアクセスできる
箇所に設けられている。
【００２０】上記シリアル識別子３は、ＲＯＭなどの形
で９バイトのデータを記録する。最初の２バイト（Byte
0 およびByte1 ）に製造元であるベンダーの記号、次の
２バイト（Byte2 およびByte3 ）にそのプラグアンドプ
レイ装置の種別を表す製品番号、次の４バイト（Byte4
からByte７）にそのプラグアンドプレイ装置に対してユ
ニークに割り当てられるシリアル番号、最後の１バイト
（Byte8 ）にそれらの９バイトのチェックサムコードが
記録されている。なお、各プラグアンドプレイ装置２
９，３０，３１には、これら９バイトに記録されている
値を確認するためにシリアル識別子が設けられている。
で９バイトのデータを記録する。最初の２バイト（Byte
0 およびByte1 ）に製造元であるベンダーの記号、次の
２バイト（Byte2 およびByte3 ）にそのプラグアンドプ
レイ装置の種別を表す製品番号、次の４バイト（Byte4
からByte７）にそのプラグアンドプレイ装置に対してユ
ニークに割り当てられるシリアル番号、最後の１バイト
（Byte8 ）にそれらの９バイトのチェックサムコードが
記録されている。なお、各プラグアンドプレイ装置２
９，３０，３１には、これら９バイトに記録されている
値を確認するためにシリアル識別子が設けられている。
【００２１】上記スイッチ１をオンまたはオフ状態にす
ることにより、シリアル番号のＬＳＢ（Least Signific
ant Bit ）である最下位の１ビットの値を制御すること
ができ、上記スイッチ２をオンまたはオフ状態にするこ
とにより、シリアル番号の最下位の１ビットより上位の
１ビットの値を制御することができる。なお、シリアル
識別子の最後の１バイト（Byte8 ）のチェックサムの値
は、スイッチ１，２の設定よって変化するため、固定値
として記録することができない。そこで、チェックサム
の値を、分離過程でシリアル識別子を１ビットずつシフ
トさせていく際にＰｎＰ制御ロジック部６０内で演算に
より求める。
ることにより、シリアル番号のＬＳＢ（Least Signific
ant Bit ）である最下位の１ビットの値を制御すること
ができ、上記スイッチ２をオンまたはオフ状態にするこ
とにより、シリアル番号の最下位の１ビットより上位の
１ビットの値を制御することができる。なお、シリアル
識別子の最後の１バイト（Byte8 ）のチェックサムの値
は、スイッチ１，２の設定よって変化するため、固定値
として記録することができない。そこで、チェックサム
の値を、分離過程でシリアル識別子を１ビットずつシフ
トさせていく際にＰｎＰ制御ロジック部６０内で演算に
より求める。
【００２２】スイッチのオン状態を“１”で表してオフ
状態を“０”で表すと、スイッチ１，２のオンまたはオ
フ状態によって、「００」、「０１」、「１０」、「１
１」の４通りの設定が可能となる。そこで、例えば、
「１１」−「１０」−「０１」−「００」の順により小
さい論理番号を与えるように設定する。そこで、例え
ば、同一製品のＩＳＡカード２枚を同一のＩＳＡバスに
接続するときは、１枚目のＩＳＡカードのスイッチ１を
オンにスイッチ２をオフに設定し、２枚目のＩＳＡカー
ドのスイッチ１をオフにスイッチ２をオフに設定すれ
ば、１枚目のＩＳＡカードの値は「０１」となり、２枚
目のＩＳＡカードの値は「００」となるため、１枚目の
ＩＳＡカードにはより大きい論理番号が与えられ、２枚
目のＩＳＡカードにはより小さい論理番号が与えられ
る。
状態を“０”で表すと、スイッチ１，２のオンまたはオ
フ状態によって、「００」、「０１」、「１０」、「１
１」の４通りの設定が可能となる。そこで、例えば、
「１１」−「１０」−「０１」−「００」の順により小
さい論理番号を与えるように設定する。そこで、例え
ば、同一製品のＩＳＡカード２枚を同一のＩＳＡバスに
接続するときは、１枚目のＩＳＡカードのスイッチ１を
オンにスイッチ２をオフに設定し、２枚目のＩＳＡカー
ドのスイッチ１をオフにスイッチ２をオフに設定すれ
ば、１枚目のＩＳＡカードの値は「０１」となり、２枚
目のＩＳＡカードの値は「００」となるため、１枚目の
ＩＳＡカードにはより大きい論理番号が与えられ、２枚
目のＩＳＡカードにはより小さい論理番号が与えられ
る。
【００２３】ＬＡＮカードの場合は、それそれの設定の
ＬＡＮカードを別系統のＬＡＮに予め接続した上で、ユ
ーティリティソフトウェアでどの論理番号のカードにど
の設定を行うべきかを、容易に判断することができるよ
うになる。上記第１の実施の形態のプラグアンドプレイ
装置によれば、ユーザがプラグアンドプレイ装置に与え
られる論理番号を指定できるようになるから、どのプラ
グアンドプレイ装置にどの論理番号が与えられているか
判別するために手間がかからなくなる。
ＬＡＮカードを別系統のＬＡＮに予め接続した上で、ユ
ーティリティソフトウェアでどの論理番号のカードにど
の設定を行うべきかを、容易に判断することができるよ
うになる。上記第１の実施の形態のプラグアンドプレイ
装置によれば、ユーザがプラグアンドプレイ装置に与え
られる論理番号を指定できるようになるから、どのプラ
グアンドプレイ装置にどの論理番号が与えられているか
判別するために手間がかからなくなる。
【００２４】上記では、２個のスイッチによりシリアル
番号の２ビットの値を制御するように説明したが、スイ
ッチを２個以上設けて多数ビットの値を制御するように
してもよい。また、上記では、スイッチによるシリアル
番号のＬＳＢの最下位のビットの値を制御するように説
明したが、中位のビットまたは上位のビットの値を制御
するようにしてもよい。 −第２の実施形態ー 本発明の第２の実施の形態におけるプラグアンドプレイ
装置をホストシステム５０に接続する場合の接続系は上
記図１と同様であるためその説明を省略する。
番号の２ビットの値を制御するように説明したが、スイ
ッチを２個以上設けて多数ビットの値を制御するように
してもよい。また、上記では、スイッチによるシリアル
番号のＬＳＢの最下位のビットの値を制御するように説
明したが、中位のビットまたは上位のビットの値を制御
するようにしてもよい。 −第２の実施形態ー 本発明の第２の実施の形態におけるプラグアンドプレイ
装置をホストシステム５０に接続する場合の接続系は上
記図１と同様であるためその説明を省略する。
【００２５】図２は、発明のプラグアンドプレイ装置の
ＩＳＡカードのＰｎＰ制御ロジック部の構成図である。
このＰｎＰ制御ロジック部７０は、発光ダイオード８，
９，１０と、ＣＳＮレジスタ７とを具備して構成されて
いる。なお、発光ダイオード８，９，１０は、ユーザに
対して、容易に確認できる箇所に設けられている。
ＩＳＡカードのＰｎＰ制御ロジック部の構成図である。
このＰｎＰ制御ロジック部７０は、発光ダイオード８，
９，１０と、ＣＳＮレジスタ７とを具備して構成されて
いる。なお、発光ダイオード８，９，１０は、ユーザに
対して、容易に確認できる箇所に設けられている。
【００２６】上記ＣＳＮレジスタ７は、ＩＳＡバス１７
を介して送信されてきた論理番号を記録する。上記発光
ダイオード８，９，１０は、ＣＳＮレジスタ７の最下位
の３ビットに記録されている値に基づいてオンまたはオ
フ状態になるように設定されている。例えば、ＣＳＮレ
ジスタの１ビットの値が“１”なら対応する発光ダイオ
ードがオンとなり、ＣＳＮレジスタの１ビットの値が
“０”なら対応する発光ダイオードがオフ状態になる。
を介して送信されてきた論理番号を記録する。上記発光
ダイオード８，９，１０は、ＣＳＮレジスタ７の最下位
の３ビットに記録されている値に基づいてオンまたはオ
フ状態になるように設定されている。例えば、ＣＳＮレ
ジスタの１ビットの値が“１”なら対応する発光ダイオ
ードがオンとなり、ＣＳＮレジスタの１ビットの値が
“０”なら対応する発光ダイオードがオフ状態になる。
【００２７】そこで、例えば、同一製品のＩＳＡカード
２枚を同一のＩＳＡバスに接続したときに、１枚目のＩ
ＳＡカードの発光ダイオード８，９，１０それぞれが例
えば「オン，オフ，オフ」で、２枚目のＩＳＡカードの
発光ダイオード８，９，１０それぞれが例えば「オン，
オン，オフ」ならば、ユーザは、１枚目のＩＳＡカード
の論理番号が「００１」で、２枚目のＩＳＡカードの論
理番号が「０１１」であることを発光ダイオードの点灯
を見て判別する。
２枚を同一のＩＳＡバスに接続したときに、１枚目のＩ
ＳＡカードの発光ダイオード８，９，１０それぞれが例
えば「オン，オフ，オフ」で、２枚目のＩＳＡカードの
発光ダイオード８，９，１０それぞれが例えば「オン，
オン，オフ」ならば、ユーザは、１枚目のＩＳＡカード
の論理番号が「００１」で、２枚目のＩＳＡカードの論
理番号が「０１１」であることを発光ダイオードの点灯
を見て判別する。
【００２８】ＬＡＮカードの場合は、それそれの設定の
ＬＡＮカードを別系統のＬＡＮに予め接続した上で、そ
れらのカードに与えられた論理番号を発光ダイオードで
確認しておけば、ユーティリティソフトウェアでどの論
理番号のカードにどの設定を行うべきかを、容易に判断
することができるようになる。上記第２の実施の形態の
プラグアンドプレイ装置によれば、ユーザが発光ダイオ
ードのオンまたはオフ状態を確認するだけでプラグアン
ドプレイ装置に与えられる論理番号を判別できるから、
どのプラグアンドプレイ装置にどの論理番号が与えられ
ているか判別するために手間がかからなくなる。
ＬＡＮカードを別系統のＬＡＮに予め接続した上で、そ
れらのカードに与えられた論理番号を発光ダイオードで
確認しておけば、ユーティリティソフトウェアでどの論
理番号のカードにどの設定を行うべきかを、容易に判断
することができるようになる。上記第２の実施の形態の
プラグアンドプレイ装置によれば、ユーザが発光ダイオ
ードのオンまたはオフ状態を確認するだけでプラグアン
ドプレイ装置に与えられる論理番号を判別できるから、
どのプラグアンドプレイ装置にどの論理番号が与えられ
ているか判別するために手間がかからなくなる。
【００２９】なお、ＩＳＡバス１７に接続されるカード
数は最大でも５枚程度であり、それが論理番号の最大値
となる。この論理番号のうち下位３ビット程度を発光ダ
イオードで表示すれば、論理番号を判別することが可能
となる。このため、上記では、３個の発光ダイオードに
より論理番号の３ビットの値を表示するように説明した
が、実際には発光ダイオード３個以上設けて３ビット以
上の値を表示するするようにしてもよい。 −第３の実施形態ー 本発明の第３の実施の形態におけるプラグアンドプレイ
装置をホストシステム５０に接続する場合の接続系は上
記図１と同様であるためその説明を省略する。
数は最大でも５枚程度であり、それが論理番号の最大値
となる。この論理番号のうち下位３ビット程度を発光ダ
イオードで表示すれば、論理番号を判別することが可能
となる。このため、上記では、３個の発光ダイオードに
より論理番号の３ビットの値を表示するように説明した
が、実際には発光ダイオード３個以上設けて３ビット以
上の値を表示するするようにしてもよい。 −第３の実施形態ー 本発明の第３の実施の形態におけるプラグアンドプレイ
装置をホストシステム５０に接続する場合の接続系は上
記図１と同様であるためその説明を省略する。
【００３０】図４は、第３の実施の形態のプラグアンド
プレイ装置による分離過程の手順を表すフローチャート
である。ＣＰＵ１１がＰｎＰ用のＩＯアドレスへのアク
セスで分離過程の初期化指示を行うと、この時点で論理
番号がが設定されていない状態にあるプラグアンドプレ
イ装置は現シリアル識別子ビットをそれぞれのシリアル
識別子の最初のビットに設定して初期化する。
プレイ装置による分離過程の手順を表すフローチャート
である。ＣＰＵ１１がＰｎＰ用のＩＯアドレスへのアク
セスで分離過程の初期化指示を行うと、この時点で論理
番号がが設定されていない状態にあるプラグアンドプレ
イ装置は現シリアル識別子ビットをそれぞれのシリアル
識別子の最初のビットに設定して初期化する。
【００３１】本発明の第３の実施の形態のプラグアンド
プレイ装置は、これ以前の時点ですでに自身の論理番号
を発光ダイオードで表示するための値、すなわち、発光
ダイオード設定値を初期化しているものとし、分離過程
での初期化指示ではこの値が変更されないように設定さ
れている。次に、ホストシステム５０は、上述の手順で
現シリアル識別子ビットの値が“１”であるプラグアン
ドプレイ装置の有無を判定し、記憶する。プラグアンド
プレイ装置は、自分より上位のプラグアンドプレイ装置
があった場合、すなわち、自分の現シリアル識別子ビッ
トの値が“０”でかつＩＳＡバス１７上に“５５ｈ”お
よび“ＡＡｈ”を検出した場合は、一旦分離過程からは
ずれ、次の初期化指示を待つ。そうでなかったプラグア
ンドプレイ装置はシリアル識別子を１ビットシフトして
次のビットを現シリアル識別子ビットとする。
プレイ装置は、これ以前の時点ですでに自身の論理番号
を発光ダイオードで表示するための値、すなわち、発光
ダイオード設定値を初期化しているものとし、分離過程
での初期化指示ではこの値が変更されないように設定さ
れている。次に、ホストシステム５０は、上述の手順で
現シリアル識別子ビットの値が“１”であるプラグアン
ドプレイ装置の有無を判定し、記憶する。プラグアンド
プレイ装置は、自分より上位のプラグアンドプレイ装置
があった場合、すなわち、自分の現シリアル識別子ビッ
トの値が“０”でかつＩＳＡバス１７上に“５５ｈ”お
よび“ＡＡｈ”を検出した場合は、一旦分離過程からは
ずれ、次の初期化指示を待つ。そうでなかったプラグア
ンドプレイ装置はシリアル識別子を１ビットシフトして
次のビットを現シリアル識別子ビットとする。
【００３２】このようにして、ホストシステム５０が、
シリアル識別子の特定のベンダー記号と製品番号までの
分離が終了した場合、その時点で分離過程に参加してい
る全てのプラグアンドプレイ装置は同一製品である。そ
こで、それぞれのプラグアンドプレイ装置は現シリアル
識別子ビットがシリアル識別子ビットとなった時点か
ら、自身が実際に分離されるまでに分離過程の途中では
ずれる場合、すなわち、同一製品でより上位のシリアル
番号を持つプラグアンドプレイ装置が存在した場合にそ
の発光ダイオード設定値をカウントアップまたはシフト
させる。
シリアル識別子の特定のベンダー記号と製品番号までの
分離が終了した場合、その時点で分離過程に参加してい
る全てのプラグアンドプレイ装置は同一製品である。そ
こで、それぞれのプラグアンドプレイ装置は現シリアル
識別子ビットがシリアル識別子ビットとなった時点か
ら、自身が実際に分離されるまでに分離過程の途中では
ずれる場合、すなわち、同一製品でより上位のシリアル
番号を持つプラグアンドプレイ装置が存在した場合にそ
の発光ダイオード設定値をカウントアップまたはシフト
させる。
【００３３】そして、最終的に自身が分離された時点で
その発光ダイオード設定値に基づいて、備えている発光
ダイオードをオンまたはオフ状態にする。これにより、
同一製品のプラグアンドプレイ装置複数を同一のＩＳＡ
バスに接続された場合、それぞれのプラグアンドプレイ
装置にどの順番で論理番号が設定されたかを発光ダイオ
ードの表示で確認することができる。
その発光ダイオード設定値に基づいて、備えている発光
ダイオードをオンまたはオフ状態にする。これにより、
同一製品のプラグアンドプレイ装置複数を同一のＩＳＡ
バスに接続された場合、それぞれのプラグアンドプレイ
装置にどの順番で論理番号が設定されたかを発光ダイオ
ードの表示で確認することができる。
【００３４】例えば、４枚の同一製品のプラグアンドプ
レイ装置をＩＳＡバスに接続された場合、各プラグアン
ドプレイ装置に備えている複数（例えば４個）の発光ダ
イオードのうちの１個すつオンさせるようにすれば、１
番目の発光ダイオードがオンのプラグアンドプレイ装置
には最下位の論理番号、４番目の発光ダイオードがオン
のプラグアンドプレイ装置には最上位の論理番号が与え
られていることは、ユーザが、発光ダイオードの点灯を
見て判別することができる。
レイ装置をＩＳＡバスに接続された場合、各プラグアン
ドプレイ装置に備えている複数（例えば４個）の発光ダ
イオードのうちの１個すつオンさせるようにすれば、１
番目の発光ダイオードがオンのプラグアンドプレイ装置
には最下位の論理番号、４番目の発光ダイオードがオン
のプラグアンドプレイ装置には最上位の論理番号が与え
られていることは、ユーザが、発光ダイオードの点灯を
見て判別することができる。
【００３５】ＬＡＮカードの場合は、それそれのＬＡＮ
カードを別系統のＬＡＮに予め接続した上で、それらの
カードに備えた発光ダイオードの表示を確認しておけ
ば、ユーティリティソフトウェアでどの何番目の発光ダ
イオードがオンのカードにどの設定を行うべきかを、容
易に判断することができるようになる。上記第３の実施
の形態のプラグアンドプレイ装置によれば、ユーザが発
光ダイオードのオンまたはオフ状態を確認するだけでプ
ラグアンドプレイ装置に与えられる論理番号を判別でき
るから、どのプラグアンドプレイ装置にどの論理番号が
与えられているか判別するために手間がかからなくな
る。
カードを別系統のＬＡＮに予め接続した上で、それらの
カードに備えた発光ダイオードの表示を確認しておけ
ば、ユーティリティソフトウェアでどの何番目の発光ダ
イオードがオンのカードにどの設定を行うべきかを、容
易に判断することができるようになる。上記第３の実施
の形態のプラグアンドプレイ装置によれば、ユーザが発
光ダイオードのオンまたはオフ状態を確認するだけでプ
ラグアンドプレイ装置に与えられる論理番号を判別でき
るから、どのプラグアンドプレイ装置にどの論理番号が
与えられているか判別するために手間がかからなくな
る。
【００３６】
【発明の効果】以上説明したように、本発明では、最初
に分離過程で使用されるビットの値を制御するスイッチ
を設けた。このため、ユーザがプラグアンドプレイ装置
に与えられる論理番号を指定できるようになるから、ど
のプラグアンドプレイ装置にどの論理番号が与えられて
いるか判別するために手間がかからなくなる。
に分離過程で使用されるビットの値を制御するスイッチ
を設けた。このため、ユーザがプラグアンドプレイ装置
に与えられる論理番号を指定できるようになるから、ど
のプラグアンドプレイ装置にどの論理番号が与えられて
いるか判別するために手間がかからなくなる。
【図１】本発明のプラグアンドプレイ装置をホストシス
テムに接続する場合の接続系のブロック図である。
テムに接続する場合の接続系のブロック図である。
【図２】本発明の第１実施形態のプラグアンドプレイ装
置のＰｎＰ制御ロジック部の構成図である。
置のＰｎＰ制御ロジック部の構成図である。
【図３】本発明の第２実施形態のプラグアンドプレイ装
置のＰｎＰ制御ロジック部の構成図である。
置のＰｎＰ制御ロジック部の構成図である。
【図４】本発明の第３実施形態のプラグアンドプレイ装
置による分離過程の手順を表すフローチャートである。
置による分離過程の手順を表すフローチャートである。
【図５】従来のプラグアンドプレイ装置をホストシステ
ムに接続する場合の接続系のブロック図である。
ムに接続する場合の接続系のブロック図である。
【図６】従来のプラグアンドプレイ装置のシリアル識別
子のフォーマットの説明図である。
子のフォーマットの説明図である。
【図７】従来のプラグアンドプレイ装置による分離過程
の手順を表す説明図である。
の手順を表す説明図である。
【図８】従来のプラグアンドプレイ装置による分離過程
の手順を表すフローチャートである。
の手順を表すフローチャートである。
５０ ホストシステム ２９，３０，３１ プラグアンドプレイ装置 １１ ＣＰＵ １２ ＣＰＵバス １３ ＣＰＵ周辺制御部 １４ メインメモリ １５ ＰＣＩバス １６ ＰＣＩ−ＩＳＡブリッジ １７ ＩＳＡバス ６０，７０ ＰｎＰ制御ロジック部
Claims (6)
- 【請求項１】 シリアル番号を記録するメモリと、前記
メモリ中の最初に分離過程で使用される少なくとも１ビ
ットの値を所定の値に設定するためのスイッチとを具備
することを特徴とするプラグアンドプレイ装置。 - 【請求項２】 請求項１に記載のプラグアンドプレイ装
置において、前記スイッチを、ユーザに対してアクセス
容易な箇所に設けたことを特徴とするプラグアンドプレ
イ装置。 - 【請求項３】 与えられた論理番号を記憶するレジスタ
と、前記レジスタ中の少なくとも１ビットの値をユーザ
に対して表示する表示手段とを具備したことを特徴とす
るプラグアンドプレイ装置。 - 【請求項４】 与えられた論理番号を記憶するレジスタ
と、自身と同一のベンダー記号および製品番号を持つプ
ラグアンドプレイ装置が接続されているか否かを検出す
る検出手段と、自身と同一のベンダー記号および製品番
号を持つプラグアンドプレイ装置が接続されている場合
にそれらプラグアンドプレイ装置に与えられた論理番号
と自身に与えられた論理番号に基づいて自身の順位を決
定する順位決定手段と、自身の前記順位をユーザに対し
て表示する表示手段とを具備したことを特徴とするプラ
グアンドプレイ装置。 - 【請求項５】 請求項３または請求項５に記載のプラグ
アンドプレイ装置において、前記表示手段を、ユーザに
対して確認容易な箇所に設けたことを特徴とするプラグ
アンドプレイ装置。 - 【請求項６】 請求項３から請求項５に記載のプラグア
ンドプレイ装置において、前記表示手段は発光ダイオー
ドであることを特徴とするプラグアンドプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9196095A JPH1139249A (ja) | 1997-07-22 | 1997-07-22 | プラグアンドプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9196095A JPH1139249A (ja) | 1997-07-22 | 1997-07-22 | プラグアンドプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1139249A true JPH1139249A (ja) | 1999-02-12 |
Family
ID=16352139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9196095A Pending JPH1139249A (ja) | 1997-07-22 | 1997-07-22 | プラグアンドプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1139249A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408289B1 (ko) * | 2001-06-26 | 2003-12-03 | 삼성전자주식회사 | 입출력 포맷 코드를 이용한 플러그 앤 플레이 시스템 및그 처리 방법 |
| US7143200B2 (en) | 2003-06-25 | 2006-11-28 | Hitachi, Ltd. | Semiconductor integrated circuit |
-
1997
- 1997-07-22 JP JP9196095A patent/JPH1139249A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408289B1 (ko) * | 2001-06-26 | 2003-12-03 | 삼성전자주식회사 | 입출력 포맷 코드를 이용한 플러그 앤 플레이 시스템 및그 처리 방법 |
| US7143200B2 (en) | 2003-06-25 | 2006-11-28 | Hitachi, Ltd. | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5768542A (en) | Method and apparatus for automatically configuring circuit cards in a computer system | |
| JP4553279B2 (ja) | データ転送システム、データ転送端末、コントローラ、およびインターフェイス方法 | |
| CA1335843C (en) | Programmable option select | |
| US5491804A (en) | Method and apparatus for automatic initialization of pluggable option cards | |
| US5790814A (en) | Technique for supporting semi-compliant PCI devices behind a PCI-to-PCI bridge | |
| US6618773B1 (en) | Receiving a particular identification file among an analog identification file and a digital identification file in response to a request to a dual-interface monitor | |
| US5974554A (en) | Computer system with automatic configuration capability for industry standard architecture(ISA) cards | |
| US5655148A (en) | Method for automatically configuring devices including a network adapter without manual intervention and without prior configuration information | |
| US5793979A (en) | System for allocating the resources of a computer system | |
| EP0221303B1 (en) | Automatic i/o address assignment | |
| US6009479A (en) | System and method for assigning unique addresses to agents on a system management bus | |
| US5758099A (en) | Plug and play protocol for bus adapter card | |
| US6965956B1 (en) | Disk array controller and system with automated detection and control of both ATA and SCSI disk drives | |
| US6460093B1 (en) | Automatic configuration of primary and secondary peripheral devices for a computer | |
| US6813650B1 (en) | Multimode non-standard universal serial bus computer input device | |
| JP2007115286A (ja) | バスインタフェースシステム及びその方法 | |
| US6854052B2 (en) | Method to validate system configuration | |
| JPH0628297A (ja) | コンピュータアダプタカードおよびそれを用いるコンピュータシステム | |
| US6173398B1 (en) | Computer system using a common bios for operating plurality of expansion adapters | |
| EP1024434B1 (en) | Automatic configuration of primary and secondary peripheral devices for a computer | |
| US20030126346A1 (en) | Dynamic load balancing in a multi-bus computer system | |
| US5640594A (en) | Method and system for assigning peripheral device addresses | |
| JPH0562785B2 (ja) | ||
| JPH1139249A (ja) | プラグアンドプレイ装置 | |
| JPH0756847A (ja) | ポータブルコンピュータ |