JPH113892A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH113892A
JPH113892A JP16790997A JP16790997A JPH113892A JP H113892 A JPH113892 A JP H113892A JP 16790997 A JP16790997 A JP 16790997A JP 16790997 A JP16790997 A JP 16790997A JP H113892 A JPH113892 A JP H113892A
Authority
JP
Japan
Prior art keywords
film
etching
forming
etching mask
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16790997A
Other languages
Japanese (ja)
Inventor
Shinji Sato
新治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP16790997A priority Critical patent/JPH113892A/en
Publication of JPH113892A publication Critical patent/JPH113892A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a copper wiring of low resistance and high reliability by preventing surface oxidation of the copper wiring etc., and easily burying interlayer films between wiring layers, and decreasing absolute steps. SOLUTION: An insulating film 12, a titan film 14 and a titan nitride film 16 as a first barrier film, a copper film 18, a titan nitride film 20 as a second barrier film, and a silicon nitride film 22 as a film for forming an etching mask are sequentially laminated on a silicon substrate 10, and a photoresist 24 is coated thereon, and a wiring pattern is formed by a photolithography technique, and the silicon nitride film 22 is etched using the photoresist 24 as an etching mask to form an etching mask 22. After the photoresist 24 is removed by ashing wiring layer is formed by etching using the etching mask 22, and the etching mask 22 is removed by etching, and immersed in a benzotriazol liquid to form a Cu-BTA (benzotriazole) compound 26 at the sidewall of the copper film 18. And an interlaminar insulating film 28 is formed to obtain the copper wiring of low resistance and high reliability.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、さらに詳しくは、半導体基板上に銅を配線
材料として用いた素子を形成する半導体装置の製造方法
に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device in which an element using copper as a wiring material is formed on a semiconductor substrate.

【0002】[0002]

【従来の技術】従来より、半導体基板上に多数の素子や
配線を高密度に形成したIC、LSIあるいは超LSI
等の集積回路が製造されている。この種の半導体装置に
おいて、更なる高速化や大容量化を実現するためには、
集積度を上げる必要があった。ところが、この高集積化
に伴う配線幅の減少は、高抵抗化につながることから、
配線材料としてはできるだけ抵抗の小さなものを使用す
ることが望ましい。このため、最近では、アルミニウム
などに代えて低抵抗材料である銅を配線材料として用い
た半導体装置が提案されている。
2. Description of the Related Art Conventionally, an IC, an LSI or a super LSI in which a large number of elements and wirings are formed on a semiconductor substrate at high density.
And the like are manufactured. In order to achieve higher speed and higher capacity in this type of semiconductor device,
It was necessary to increase the degree of integration. However, the reduction in wiring width due to this higher integration leads to higher resistance,
It is desirable to use a wiring material having as small a resistance as possible. For this reason, recently, a semiconductor device using copper, which is a low-resistance material, as a wiring material instead of aluminum or the like has been proposed.

【0003】そこで、図5の(a)〜(c)には、銅を
配線材料として用いた場合の従来の半導体装置の製造工
程の一部が示されている。ここでは説明を簡略化するた
めに、トランジスタ部分の形成方法についての説明は省
略する。
[0005] FIGS. 5A to 5 C show a part of a manufacturing process of a conventional semiconductor device when copper is used as a wiring material. Here, in order to simplify the description, description of a method for forming a transistor portion is omitted.

【0004】図5(a)に示されるように、シリコン基
板50上には、トランジスタ部分と配線層とを分離する
ため、CVD(Chemical Vaper Deposition :化学気相
成長)法により絶縁膜52が形成される。そして、その
絶縁膜52上には、スパッタリング法によりチタン膜
(Ti)54が形成され、その上に反応性スパッタリン
グ法またはRTA(Rapid Thermal Anneal)法により窒
化チタン膜(TiN)56が形成され、さらにその上に
はスパッタリング法またはCVD法により銅膜(Cu)
58が形成されていた。
As shown in FIG. 5A, an insulating film 52 is formed on a silicon substrate 50 by a CVD (Chemical Vapor Deposition) method to separate a transistor portion from a wiring layer. Is done. Then, a titanium film (Ti) 54 is formed on the insulating film 52 by a sputtering method, and a titanium nitride film (TiN) 56 is formed thereon by a reactive sputtering method or an RTA (Rapid Thermal Anneal) method. Further, a copper film (Cu) is formed thereon by sputtering or CVD.
58 had been formed.

【0005】つぎに、図5(b)に示されるように、銅
膜(Cu)58上に1.0μm程度のフォトレジスト6
0を塗布し、これをフォトリソグラフィ技術により所望
の配線パターンに形成した後、これをエッチングマスク
として反応性イオンエッチング(RIE)法によりエッ
チングすることにより、配線層を形成していた。この反
応性イオンエッチングを行う際に用いるエッチングガス
としては、例えば、四塩化シリコン(SiCl4 )と窒
素(N2 )とアルゴン(Ar)とが用いられていた。ま
た、シリコン基板50の温度は、エッチングにより生成
される銅の塩化物の蒸気圧が低く、エッチング速度が遅
いため300°C程度としていた。そして、フォトレジ
スト60を酸素アッシング法により除去した後、図5
(c)に示されるように、配線層の間を埋め込む層間膜
としての絶縁膜62が形成されていた。
Next, as shown in FIG. 5B, a photoresist 6 having a thickness of about 1.0 μm is formed on the copper film (Cu) 58.
In addition, a wiring layer is formed by applying a reactive ion etching (RIE) method after applying a desired wiring pattern by photolithography to form a desired wiring pattern using this as an etching mask. As an etching gas used for performing the reactive ion etching, for example, silicon tetrachloride (SiCl 4 ), nitrogen (N 2 ), and argon (Ar) have been used. The temperature of the silicon substrate 50 was set to about 300 ° C. because the vapor pressure of copper chloride generated by etching was low and the etching rate was low. Then, after removing the photoresist 60 by the oxygen ashing method, FIG.
As shown in (c), the insulating film 62 was formed as an interlayer film filling the space between the wiring layers.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置の製造方法にあっては、フォトレ
ジスト60を酸素アッシングで除去する工程と、絶縁膜
62を形成する工程とによって、銅膜58の電気抵抗が
上昇するという不都合があった。これは、アッシングに
用いる酸素プラズマまたはオゾンにより銅膜58の表面
が酸化されることと、プラズマCVD法等により絶縁膜
62を形成する際に、高温の酸素雰囲気中または酸素プ
ラズマによって銅の酸化物が形成されることによると思
われる。すなわち、銅の酸化物(例えば、Cu2 O、C
uO)は電気抵抗が高く、アルミナ(酸化アルミニウ
ム:Al2 3 )と違って銅の酸化は内部へ拡散して促
進されることから、配線幅が集積化により細くなる傾向
に加えて、銅の酸化が進むと一気に全体の配線抵抗が上
昇するという不都合があった。
However, in such a conventional method of manufacturing a semiconductor device, the step of removing the photoresist 60 by oxygen ashing and the step of forming the insulating film 62 involve a copper film. There was a disadvantage that the electric resistance of the No. 58 increased. This is because the surface of the copper film 58 is oxidized by oxygen plasma or ozone used for ashing, and when the insulating film 62 is formed by a plasma CVD method or the like, the copper oxide is formed in a high-temperature oxygen atmosphere or by an oxygen plasma. Is probably formed. That is, copper oxide (for example, Cu 2 O, C
uO) has a high electrical resistance and, unlike alumina (aluminum oxide: Al 2 O 3 ), oxidation of copper is promoted by diffusing into the interior, so that the wiring width tends to be narrower due to integration, and copper As the oxidation proceeds, the overall wiring resistance rises at a stretch.

【0007】そこで、銅配線の酸化を防止するため、種
々の方法が提案されている。例えば、特開昭63−1
74336号公報によれば、銅配線の表面に酸化防止膜
を形成する方法が提案されているが、この方法は銅表面
の酸化についてしか考慮していないため、側壁からの酸
化が起こり易く、また配線層の総膜厚が厚くなって層間
絶縁膜の埋め込みが難しくなるという不都合があった。
Therefore, various methods have been proposed to prevent oxidation of copper wiring. For example, JP-A-63-1
No. 74336 proposes a method of forming an antioxidant film on the surface of a copper wiring. However, since this method only considers oxidation of the copper surface, oxidation from the side wall is likely to occur. There is a disadvantage that the total thickness of the wiring layer becomes large and it becomes difficult to bury the interlayer insulating film.

【0008】また、特開昭62−290150号、特
開昭63−73645号、特開昭63−156341
号、特開平6−275620号、特開平6−27562
1号、特開平6−130743号などの公報によれば、
銅配線の表面のみならず、側壁からの酸化をも防止する
ため、銅配線形成後に基板全体に酸化防止膜を成膜する
という方法が提案されている。しかし、これらの方法で
は、上述したようなアッシング時における酸化が考慮さ
れていないため実用的ではなく、また、銅配線を形成し
た後に酸化防止膜を形成するので微細なパターンには適
用できず、さらに、層間膜の埋め込みが難しくなるとい
う不都合があった。
Further, JP-A-62-290150, JP-A-63-73645, and JP-A-63-156341.
JP-A-6-275620, JP-A-6-27562
No. 1, JP-A-6-130743, and the like,
In order to prevent oxidation not only from the surface of the copper wiring but also from the side wall, a method has been proposed in which an antioxidant film is formed on the entire substrate after the copper wiring is formed. However, these methods are not practical because oxidation at the time of ashing as described above is not considered, and cannot be applied to a fine pattern because an oxidation prevention film is formed after forming a copper wiring. Further, there is an inconvenience that it is difficult to bury the interlayer film.

【0009】そこで、これらの各手法ではアッシング時
に必ず銅膜の酸化が引き起こされることから、水素を
含む雰囲気中で熱処理を加えることにより、アッシング
時に酸化した酸化銅を還元して銅膜とする方法も提案さ
れている。しかしながら、この方法では、水素が銅膜中
に拡散侵入して(Cu2 O+H2 →2Cu+H2 O)の
反応によって銅(Cu)に還元されるが、これと同時に
水蒸気を発生するため、発生した水蒸気によって銅膜中
に気泡や亀裂が発生して、膜質を劣化させるという不都
合があった。
Therefore, in each of these methods, the copper film is always oxidized at the time of ashing, so that a heat treatment is applied in an atmosphere containing hydrogen to reduce the copper oxide oxidized at the time of ashing to form a copper film. Has also been proposed. However, in this method, hydrogen diffuses into the copper film and is reduced to copper (Cu) by a reaction of (Cu 2 O + H 2 → 2Cu + H 2 O). At the same time, water vapor is generated. The water vapor has a disadvantage that bubbles and cracks are generated in the copper film to deteriorate the film quality.

【0010】そこで、アッシング時に酸化が起こらない
ようにするため、例えば、特開平6−244181号
公報によれば、銅の上面の酸化を防止する膜上に別の構
成元素の膜を成膜し、まず、この膜をレジストでパター
ニングしてハードマスクを形成し、レジスト除去後に前
記ハードマスクにより銅積層膜をパターニングして、そ
の上部に層間絶縁膜を形成する方法が提案されている。
しかし、この方法では、アッシング時の酸化を防止する
ことはできても、ハードマスクを形成することによって
配線パターンの膜厚が厚くなるため、埋め込みに必要な
層間膜の膜厚も厚くなってしまうという不都合があっ
た。すなわち、層間膜の膜厚が厚くなると接続孔の深さ
が深くなり、その接続孔を形成するためのエッチングに
要する時間が長くなるため、スループットが低下し、寸
法制御性も悪くなる。また、配線パターンの膜厚が厚く
なると、層間膜形成時において配線間にボイド(Voi
d)と称される空洞が発生し易くなる。さらに、配線パ
ターンの膜厚が厚くなると、絶対段差が増加するため、
層間膜を形成しても平坦化することが難しくなり、上層
配線になればなるほど露光が難しくなるという不都合が
あった。
Therefore, in order to prevent oxidation during ashing, for example, according to Japanese Patent Application Laid-Open No. 6-244181, a film of another constituent element is formed on a film for preventing oxidation of the upper surface of copper. First, there has been proposed a method in which a hard mask is formed by patterning this film with a resist, and after removing the resist, the copper laminated film is patterned by the hard mask to form an interlayer insulating film thereon.
However, in this method, although the oxidation at the time of ashing can be prevented, the film thickness of the wiring pattern is increased by forming the hard mask, so that the film thickness of the interlayer film necessary for filling is also increased. There was an inconvenience. That is, as the thickness of the interlayer film increases, the depth of the connection hole increases, and the time required for etching to form the connection hole increases, so that the throughput decreases and the dimensional controllability deteriorates. In addition, when the thickness of the wiring pattern is increased, voids (Voi) are formed between the wirings when the interlayer film is formed.
A cavity referred to as d) is likely to occur. Furthermore, as the film thickness of the wiring pattern increases, the absolute step increases,
Even if an interlayer film is formed, it is difficult to planarize, and there is an inconvenience that exposure becomes more difficult as the wiring becomes higher.

【0011】本発明は、かかる従来技術の有する不都合
に鑑みてなされたもので、銅配線の酸化を防止するとと
もに、銅から絶縁物への拡散や銅に対する不純物の拡散
を防止し、層間膜を配線間に適正に埋め込むことにより
上層配線における露光時の絶対段差を低減し、低抵抗で
高信頼な銅配線を備えた半導体装置の製造方法を得るこ
とを目的とする。
The present invention has been made in view of the inconveniences of the prior art, and prevents oxidation of copper wiring, diffusion of copper from an insulator, and diffusion of impurities with respect to copper. An object of the present invention is to provide a method for manufacturing a semiconductor device having a low-resistance and high-reliability copper wiring by appropriately embedding between wirings to reduce an absolute step in an upper wiring at the time of exposure.

【0012】[0012]

【課題を解決するための手段】上記の目的を達成するた
め、請求項1に記載の発明は、半導体基板上に銅を配線
材料として用いた素子を形成する半導体装置の製造方法
であって、前記基板上に絶縁膜を形成する工程と、前記
絶縁膜上に第1のバリア膜、銅膜、第2のバリア膜を順
次積層形成する工程と、前記第2のバリア膜上にエッチ
ングマスク形成用の膜を形成する工程と、前記エッチン
グマスク形成用の膜上に感光剤を塗布する工程と、前記
感光剤を選択的に露光して所定の配線パターンを感光剤
に形成する工程と、配線パターンが形成された前記感光
剤をマスクとして前記エッチングマスク形成用の膜をエ
ッチングしてエッチングマスクを形成する工程と、前記
感光剤を除去する工程と、前記エッチングマスクを用い
て前記第1のバリア膜と銅膜と第2のバリア膜とをエッ
チングして配線層を形成する工程と、前記エッチングマ
スクを除去する工程と、前記銅の配線層の少なくとも側
壁に酸化および拡散を防止する層を形成する工程と、前
記配線層全体を覆う保護膜を形成する工程と、を少なく
とも有するものである。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which an element using copper as a wiring material is formed on a semiconductor substrate. Forming an insulating film on the substrate, sequentially forming a first barrier film, a copper film, and a second barrier film on the insulating film; and forming an etching mask on the second barrier film Forming a film for forming an etching mask; applying a photosensitive agent on the film for forming the etching mask; selectively exposing the photosensitive agent to form a predetermined wiring pattern on the photosensitive agent; Etching the film for forming the etching mask using the patterned photosensitive agent as a mask to form an etching mask; removing the photosensitive agent; and using the etching mask to form the first flash. Forming a wiring layer by etching the film, the copper film, and the second barrier film; removing the etching mask; forming a layer for preventing oxidation and diffusion on at least a side wall of the copper wiring layer And a step of forming a protective film covering the entire wiring layer.

【0013】これによれば、絶縁膜上に第1のバリア
膜、銅膜、第2のバリア膜を順次積層形成し、これをエ
ッチングして配線層を形成することにより、銅膜の上下
面をバリア膜で酸化等から保護することができる。この
エッチングにより配線層を形成する場合は、フォトレジ
ストのような感光剤を直接エッチングマスクとして使用
せず、エッチングマスク形成用の膜をパターニングする
際に感光剤を用いてエッチングマスクを形成し、このエ
ッチングマスク(ハードマスクとも称される)でエッチ
ングを行うため、感光剤を除去する際に用いられるアッ
シングによる銅の酸化を防止することができる。また、
このエッチングマスクは、エッチングで配線層を形成し
た後に除去されるため、配線パターンの総膜厚が増加し
ないことから、配線間へ保護膜を埋め込む際の埋め込み
特性が損なわれず、ボイド等の発生を抑えることができ
る。その上、エッチングマスクを厚く構成することがで
きるため、配線層のエッチング条件のマージンを大きく
取ることが可能となる。さらに、埋め込みに必要な保護
膜の膜厚を薄くすることができるため、接続孔の深さが
浅くなり、エッチングに要する時間が短くなってスルー
プットが向上し、その接続孔の寸法制御性も良好とな
る。また、配線パターンの膜厚が低減されれば、絶対段
差を小さくすることができるため、上層配線の露光条件
のマージンを大きく取ることができる。このように、酸
化等が確実に防止できる銅配線を半導体基板上に形成す
ることができるため、低抵抗で高信頼な半導体装置を製
造することができる。
According to this, a first barrier film, a copper film, and a second barrier film are sequentially formed on the insulating film, and the resultant is etched to form a wiring layer. Can be protected from oxidation and the like by a barrier film. When a wiring layer is formed by this etching, a photosensitive agent such as a photoresist is not directly used as an etching mask, but an etching mask is formed using a photosensitive agent when patterning a film for forming an etching mask. Since etching is performed using an etching mask (also referred to as a hard mask), oxidation of copper due to ashing used for removing a photosensitive agent can be prevented. Also,
Since this etching mask is removed after the wiring layer is formed by etching, the total thickness of the wiring pattern does not increase, so that the embedding characteristics when embedding the protective film between the wirings are not impaired, and the generation of voids and the like does not occur. Can be suppressed. In addition, since the etching mask can be configured to be thick, a large margin for the etching conditions of the wiring layer can be obtained. Furthermore, since the thickness of the protective film required for embedding can be reduced, the depth of the connection hole is reduced, the time required for etching is shortened, the throughput is improved, and the dimensional controllability of the connection hole is good. Becomes Further, when the film thickness of the wiring pattern is reduced, the absolute step can be reduced, so that a large margin of the exposure condition for the upper wiring can be obtained. As described above, since a copper wiring that can reliably prevent oxidation and the like can be formed on a semiconductor substrate, a semiconductor device with low resistance and high reliability can be manufactured.

【0014】請求項2に記載の発明は、半導体基板上に
銅を配線材料として用いた素子を形成する半導体装置の
製造方法であって、前記基板上に絶縁膜を形成する工程
と、前記絶縁膜上に第1のバリア膜、銅膜、第2のバリ
ア膜を順次積層形成する工程と、前記第2のバリア膜上
にエッチングマスク形成用の膜を形成する工程と、前記
エッチングマスク形成用の膜上に感光剤を塗布する工程
と、前記感光剤を選択的に露光して所定の配線パターン
を感光剤に形成する工程と、配線パターンが形成された
前記感光剤をマスクとして前記エッチングマスク形成用
の膜をエッチングしてエッチングマスクを形成する工程
と、前記感光剤を除去する工程と、前記エッチングマス
クを用いて前記第1のバリア膜と銅膜と第2のバリア膜
とをエッチングして配線層を形成する工程と、前記エッ
チングマスクと前記第2のバリア膜とを除去する工程
と、前記銅の配線層の上面および側壁に酸化および拡散
を防止する層を形成する工程と、前記配線層全体を覆う
保護膜を形成する工程と、を少なくとも有するものであ
る。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which an element using copper as a wiring material is formed on a semiconductor substrate, wherein a step of forming an insulating film on the substrate, A step of sequentially forming a first barrier film, a copper film, and a second barrier film on the film; a step of forming a film for forming an etching mask on the second barrier film; Applying a photosensitive agent on the film, forming a predetermined wiring pattern on the photosensitive agent by selectively exposing the photosensitive agent, and etching the mask using the photosensitive agent on which the wiring pattern is formed as a mask. Etching a film for formation to form an etching mask; removing the photosensitive agent; and etching the first barrier film, the copper film, and the second barrier film using the etching mask. A step of forming a wiring layer; a step of removing the etching mask and the second barrier film; a step of forming a layer for preventing oxidation and diffusion on the upper surface and side walls of the copper wiring layer; Forming a protective film covering the entire layer.

【0015】これによれば、上記した請求項1に記載の
発明の作用に加えて、配線層をエッチングマスクを用い
てエッチングして形成した後、エッチングマスクととも
に第2のバリア膜も除去される。このため、配線層の膜
をさらに薄くすることが可能となり、配線層間を埋め込
む保護膜の埋め込み特性が一層良好となるとともに、保
護膜の膜厚を薄くすることができ、接続孔の深さが浅く
なってエッチングに要する時間が短くなり、スループッ
トを向上させて、接続孔の寸法制御性を良好にすること
ができる。また、配線層の膜厚が低減されれば、絶対段
差が一層小さくなり、上層配線の露光条件のマージンを
さらに大きく取ることができる。このように、酸化等が
確実に防止可能な銅配線を半導体基板上に形成すること
ができるため、低抵抗で高信頼な半導体装置を製造する
ことができる。
According to this, in addition to the effect of the first aspect, after the wiring layer is formed by etching using the etching mask, the second barrier film is removed together with the etching mask. . For this reason, it is possible to further reduce the thickness of the wiring layer, to further improve the embedding characteristics of the protective film for embedding the wiring layer, to reduce the thickness of the protective film, and to reduce the depth of the connection hole. Since the depth becomes shallower, the time required for etching becomes shorter, the throughput is improved, and the dimensional controllability of the connection hole can be improved. In addition, if the thickness of the wiring layer is reduced, the absolute step is further reduced, and the margin of the exposure condition of the upper wiring can be further increased. As described above, since a copper wiring that can reliably prevent oxidation and the like can be formed on a semiconductor substrate, a semiconductor device with low resistance and high reliability can be manufactured.

【0016】請求項3に記載の発明は、請求項1または
2に記載の半導体装置の製造方法において、前記第1の
バリア膜および第2のバリア膜が、窒化シリコン、酸窒
化シリコン、窒化チタン、窒化タングステン、窒化チタ
ンタングステン、タングステン、ニオブ、窒化ニオブ、
アルミニウム、タンタル、窒化タンタルのいずれかであ
ることを特徴とする。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the first barrier film and the second barrier film are made of silicon nitride, silicon oxynitride, and titanium nitride. , Tungsten nitride, titanium tungsten nitride, tungsten, niobium, niobium nitride,
It is one of aluminum, tantalum and tantalum nitride.

【0017】これによれば、銅配線の酸化を防止する材
質により第1のバリア膜および第2のバリア膜が形成さ
れているため、これらのバリア膜によって銅配線の酸化
を確実に防止することができる。
According to this, since the first barrier film and the second barrier film are formed of the material for preventing the oxidation of the copper wiring, the oxidation of the copper wiring is reliably prevented by these barrier films. Can be.

【0018】請求項4に記載の発明は、請求項1または
請求項2に記載の半導体装置の製造方法において、前記
エッチングマスク形成用の膜が、窒化シリコン、酸化シ
リコン、酸窒化シリコンのいずれかであることを特徴と
する。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the film for forming an etching mask is made of one of silicon nitride, silicon oxide, and silicon oxynitride. It is characterized by being.

【0019】これによれば、エッチングマスクが形成さ
れる膜は、いわゆるハードマスクを構成する材質から成
るため、エッチングマスクを除去する際のアッシングが
不要となり、アッシング時における銅膜の酸化を防止す
ることができる。また、エッチングマスクを形成する際
のエッチング時に第2のバリア膜との間でエッチング選
択比の取り易い材質とすることで、エッチングマスクを
確実に形成できるようにしている。
According to this, since the film on which the etching mask is formed is made of a material constituting a so-called hard mask, ashing when removing the etching mask is unnecessary, and oxidation of the copper film during ashing is prevented. be able to. Further, by using a material having an easy etching selectivity with the second barrier film at the time of etching when forming the etching mask, the etching mask can be surely formed.

【0020】請求項5に記載の発明は、請求項1または
請求項2に記載の半導体装置の製造方法において、前記
エッチングマスク形成用の膜と前記第2のバリア膜とが
異なる膜種であることを特徴とする。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the film for forming an etching mask and the second barrier film are different film types. It is characterized by the following.

【0021】これによれば、エッチングマスク形成用の
膜と第2のバリア膜とを異なる膜種で形成するようにし
たため、エッチングマスク形成用の膜をエッチングして
エッチングマスクを形成する際にエッチング選択比を取
ることが可能となり、エッチングマスクを確実に形成す
ることができる。
According to this, since the film for forming the etching mask and the second barrier film are formed of different film types, the film for forming the etching mask is etched to form the etching mask. A selectivity can be obtained, and an etching mask can be formed reliably.

【0022】請求項6に記載の発明は、請求項1または
請求項2に記載の半導体装置の製造方法において、前記
エッチングマスク形成用の膜をエッチングしてエッチン
グマスクを形成する工程で、前記第2のバリア膜を残す
ことを特徴とする。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the step of etching the film for forming an etching mask to form an etching mask includes the step of: 2 is left.

【0023】これによれば、フォトレジスト等の感光剤
をマスクとしてエッチングマスク形成用の膜をエッチン
グする際に、その下の第2のバリア膜までオーバーエッ
チングすることによって確実にエッチングマスクを形成
することができる。その際、第2のバリア膜を残すよう
にエッチングするため、感光剤をアッシング除去しても
銅膜の酸化を防止することができる。
According to this, when a film for forming an etching mask is etched by using a photosensitive agent such as a photoresist as a mask, the etching mask is surely formed by over-etching to the second barrier film thereunder. be able to. At this time, since the etching is performed so as to leave the second barrier film, the copper film can be prevented from being oxidized even if the photosensitive agent is removed by ashing.

【0024】請求項7に記載の発明は、請求項1、請求
項2または請求項6に記載の半導体装置の製造方法にお
いて、前記エッチングマスク形成用の膜をエッチングし
てエッチングマスクを形成する工程で用いられるエッチ
ングガスは、CnHmF(2n+2−m)で表される化
合物を含むことを特徴とする。
According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device according to the first, second, or sixth aspect, the step of etching the film for forming an etching mask to form an etching mask. Is characterized by containing a compound represented by CnHmF (2n + 2-m).

【0025】これによれば、エッチングマスク形成用の
膜をエッチングする際に、CnHmF(2n+2−m)
で表される化合物を含むエッチングガスを用いるため、
エッチングマスク形成用の膜を確実にパターニングして
エッチングマスクを形成することができる。
According to this, when etching the film for forming the etching mask, CnHmF (2n + 2-m)
In order to use an etching gas containing a compound represented by
The etching mask can be formed by reliably patterning the film for forming the etching mask.

【0026】請求項8に記載の発明は、請求項1、請求
項2、請求項6または請求項7に記載の半導体装置の製
造方法において、前記エッチングマスク形成用の膜をエ
ッチングしてエッチングマスクを形成する工程で用いら
れるエッチング条件は、前記エッチングマスク形成用の
膜のエッチング速度よりも前記第2のバリア膜のエッチ
ング速度の方を遅くしたことを特徴とする。
According to an eighth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first, second, sixth, or seventh aspect, the film for forming the etching mask is etched. Is characterized in that the etching rate of the second barrier film is lower than the etching rate of the film for forming the etching mask.

【0027】これによれば、エッチング条件として、エ
ッチングマスク形成用の膜をエッチングする速度よりも
第2のバリア膜のエッチング速度の方を遅くしたため、
第2のバリア膜を残してエッチングマスク形成用の膜を
確実にパターニングしてエッチングマスクを形成するこ
とができる。
According to this, as the etching condition, the etching rate of the second barrier film is lower than the etching rate of the film for forming the etching mask.
An etching mask can be formed by reliably patterning a film for forming an etching mask while leaving the second barrier film.

【0028】請求項9に記載の発明は、請求項1または
請求項2に記載の半導体装置の製造方法において、前記
エッチングマスクを用いて前記第1のバリア膜、第2の
バリア膜および銅膜をエッチングして配線層を形成する
工程で用いられるエッチングガスは、塩素を含むガスで
あることを特徴とする。
According to a ninth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the first barrier film, the second barrier film, and the copper film are formed by using the etching mask. The etching gas used in the step of forming a wiring layer by etching is a gas containing chlorine.

【0029】これによれば、配線層を形成する工程でエ
ッチングする際に、塩素を含むガスを用いることによ
り、(CrCl)3 の蒸気圧が他のガス(例えば、F,
I)などの銅ハロゲン化物の蒸気圧より高いため、銅配
線を確実に形成することができる。
According to this, when etching is performed in the step of forming the wiring layer, by using a gas containing chlorine, the vapor pressure of (CrCl) 3 is increased by another gas (for example, F,
Since it is higher than the vapor pressure of the copper halide such as I), the copper wiring can be surely formed.

【0030】請求項10に記載の発明は、請求項1に記
載の半導体装置の製造方法において、前記エッチングマ
スクを除去する工程で用いられるエッチングガスは、C
nHmF(2n+2−m)で表される化合物が含まれて
いることを特徴とする。
According to a tenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the etching gas used in the step of removing the etching mask is C gas.
It is characterized by containing a compound represented by nHmF (2n + 2-m).

【0031】これによれば、エッチングマスクを除去す
る工程において、CnHmF(2n+2−m)で表され
る化合物が含まれたエッチングガスを用いてエッチング
することにより、第2のバリア膜を残してエッチングマ
スクを確実に除去することができる。
According to this, in the step of removing the etching mask, the etching is performed by using the etching gas containing the compound represented by CnHmF (2n + 2-m), thereby leaving the second barrier film. The mask can be reliably removed.

【0032】請求項11に記載の発明は、請求項2に記
載の半導体装置の製造方法において、前記エッチングマ
スクと前記第2のバリア膜とを除去する工程で用いられ
るエッチングガスは、六フッ化硫黄が含まれていること
を特徴とする。
According to an eleventh aspect of the present invention, in the method of manufacturing a semiconductor device according to the second aspect, the etching gas used in the step of removing the etching mask and the second barrier film is hexafluoride. It is characterized by containing sulfur.

【0033】これによれば、エッチングマスクと第2の
バリア膜とを除去する工程において、六フッ化硫黄(C
6 )が含まれるエッチングガスを用いてエッチングす
ることにより、エッチングマスクと第2のバリア膜とを
確実に除去することが可能となる。そして、エッチング
マスクと第2のバリア膜とが確実に除去されると、配線
層全体の膜厚を薄くすることができ、保護膜等による配
線間の埋め込みが適正に行われ、配線間にボイドが生じ
難くなる。また、埋め込みに必要な保護膜の膜厚を薄く
なると、接続孔の深さが浅くなり、エッチングに要する
時間が短くなってスループットを向上させることがで
き、接続孔の寸法制御性も良好となる。また、配線層の
膜厚が低減されれば、絶対段差を小さくすることができ
るため、上層配線の露光条件のマージンを大きく取るこ
とができる。
According to this, in the step of removing the etching mask and the second barrier film, sulfur hexafluoride (C
By performing etching using an etching gas containing F 6 ), the etching mask and the second barrier film can be reliably removed. Then, when the etching mask and the second barrier film are surely removed, the thickness of the entire wiring layer can be reduced, the filling between the wirings with a protective film or the like is properly performed, and the voids between the wirings are formed. Is less likely to occur. Also, when the thickness of the protective film necessary for filling is reduced, the depth of the connection hole becomes shallower, the time required for etching becomes shorter, the throughput can be improved, and the dimensional controllability of the connection hole becomes better. . Further, if the film thickness of the wiring layer is reduced, the absolute step can be reduced, so that a large margin for the exposure conditions of the upper wiring can be obtained.

【0034】請求項12に記載の発明は、請求項1また
は請求項10に記載の半導体装置の製造方法において、
前記エッチングマスクを除去する工程で用いられるエッ
チング条件は、前記エッチングマスクの膜のエッチング
速度よりも前記の第2のバリア膜のエッチング速度を遅
くしたことを特徴とする。
According to a twelfth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or tenth aspect,
The etching condition used in the step of removing the etching mask is characterized in that the etching rate of the second barrier film is lower than the etching rate of the film of the etching mask.

【0035】これによれば、エッチング条件として、エ
ッチングマスクのエッチング速度よりも第2のバリア膜
のエッチング速度の方を遅くしたため、第2のバリア膜
を残してエッチングマスクのみを確実にエッチングして
除去することができる。
According to this, as the etching condition, the etching rate of the second barrier film is made slower than that of the etching mask, so that only the etching mask is surely etched while leaving the second barrier film. Can be removed.

【0036】請求項13に記載の発明は、請求項2また
は請求項11に記載の半導体装置の製造方法において、
前記エッチングマスクと前記第2のバリア膜を除去する
工程で用いられるエッチング条件は、前記エッチングマ
スク形成用の膜のエッチング速度と前記第2のバリア膜
のエッチング速度とをほぼ等しくしたことを特徴とす
る。
According to a thirteenth aspect, in the method of manufacturing a semiconductor device according to the second or eleventh aspect,
The etching conditions used in the step of removing the etching mask and the second barrier film are such that an etching rate of the film for forming the etching mask is substantially equal to an etching rate of the second barrier film. I do.

【0037】これによれば、エッチング条件として、エ
ッチングマスク形成用の膜のエッチング速度と第2のバ
リア膜のエッチング速度とをほぼ等しくしたことによ
り、エッチングマスクと第2のバリア膜とを確実に除去
することができる。
According to this, as the etching conditions, the etching rate of the film for forming the etching mask and the etching rate of the second barrier film are made substantially equal, so that the etching mask and the second barrier film can be reliably formed. Can be removed.

【0038】請求項14に記載の発明は、請求項1また
は請求項2に記載の半導体装置の製造方法において、前
記銅の配線層の少なくとも側壁に酸化および拡散を防止
する層を形成する工程は、前記配線層表面をガス雰囲気
中で処理することを特徴とする。
According to a fourteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the step of forming a layer for preventing oxidation and diffusion on at least a side wall of the copper wiring layer is performed. The surface of the wiring layer is treated in a gas atmosphere.

【0039】これによれば、配線層表面をガス雰囲気中
で処理することにより、銅の配線層の少なくとも側壁に
酸化および拡散を防止する層を形成することができる。
According to this, by treating the surface of the wiring layer in a gas atmosphere, a layer for preventing oxidation and diffusion can be formed on at least the side wall of the copper wiring layer.

【0040】請求項15に記載の発明は、請求項1また
は請求項2に記載の半導体装置の製造方法において、前
記銅の配線層の少なくとも側壁に酸化および拡散を防止
する層を形成する工程は、前記配線層表面を溶液処理す
ることを特徴とする。
According to a fifteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the step of forming a layer for preventing oxidation and diffusion on at least a side wall of the copper wiring layer is performed. Wherein the surface of the wiring layer is subjected to a solution treatment.

【0041】これによれば、配線層表面を溶液処理する
ことにより、銅の配線層の少なくとも側壁に酸化および
拡散を防止する層を形成することができる。
According to this, by performing a solution treatment on the surface of the wiring layer, a layer for preventing oxidation and diffusion can be formed on at least the side wall of the copper wiring layer.

【0042】請求項16に記載の発明は、請求項1また
は請求項2に記載の半導体装置において、前記銅の配線
層の少なくとも側壁に酸化および拡散を防止する層を形
成する工程は、前記配線層中に不純物を注入することを
特徴とする。
According to a sixteenth aspect of the present invention, in the semiconductor device according to the first or second aspect, the step of forming a layer for preventing oxidation and diffusion on at least a side wall of the copper wiring layer includes the step of forming the wiring It is characterized in that impurities are implanted into the layer.

【0043】これによれば、配線層中に不純物を注入す
ることにより、銅の配線層の少なくとも側壁に酸化およ
び拡散を防止する層を形成することができる。
According to this, a layer for preventing oxidation and diffusion can be formed on at least the side wall of the copper wiring layer by implanting impurities into the wiring layer.

【0044】[0044]

【発明の実施の形態】以下、この発明に係る半導体装置
の製造方法の実施の形態を図面に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the method of manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.

【0045】(実施の形態1)図1には、実施の形態1
に係る半導体装置の製造方法を説明する工程断面図であ
る。図1(a)において、シリコン基板10上には、ト
ランジスタ部分と配線層とを分離するための絶縁膜12
がCVD(Chemical Vaper Deposition )法により形成
される。
(Embodiment 1) FIG. 1 shows Embodiment 1
4 is a process sectional view illustrating the method for manufacturing the semiconductor device according to FIG. In FIG. 1A, an insulating film 12 for separating a transistor portion and a wiring layer is formed on a silicon substrate 10.
Is formed by a CVD (Chemical Vaper Deposition) method.

【0046】つぎに、絶縁膜12上には、第1のバリア
膜としてのチタン膜(Ti)14と窒化チタン膜(Ti
N)16とが形成される。ついで、その窒化チタン膜
(TiN)16上に銅膜(Cu)18が形成され、その
上に第2のバリア膜としての窒化チタン(TiN)20
が順次形成される。ここで、チタン膜(Ti)14は、
スパッタリング法またはCVD法により形成され、ま
た、窒化チタン膜(TiN)20は、窒素雰囲気中での
反応性スパッタリング法または窒素を含む原料ガスを用
いたCVD法により形成され、また、銅膜(Cu)18
は、スパッタリング法またはCVD法により形成され
る。この銅膜18は、純銅に限定されるものではなく、
若干の他元素を含むものでも良く、また銅合金であって
も良い。
Next, on the insulating film 12, a titanium film (Ti) 14 as a first barrier film and a titanium nitride film (Ti
N) 16 are formed. Next, a copper film (Cu) 18 is formed on the titanium nitride film (TiN) 16 and a titanium nitride (TiN) 20 as a second barrier film is formed thereon.
Are sequentially formed. Here, the titanium film (Ti) 14 is
The titanium nitride film (TiN) 20 is formed by a sputtering method or a CVD method, and is formed by a reactive sputtering method in a nitrogen atmosphere or a CVD method using a source gas containing nitrogen. ) 18
Is formed by a sputtering method or a CVD method. This copper film 18 is not limited to pure copper,
It may contain some other elements, or may be a copper alloy.

【0047】この時の上記各膜厚は、ここではチタン膜
(Ti)14を150オングストローム、窒化チタン膜
(TiN)16を800オングストローム、銅膜(C
u)18を5000オングストローム、窒化チタン膜2
0を800オングストロームとして形成したが、必ずし
もこれらの膜厚に限定されるものではない。また、後の
工程でエッチングマスクとされるエッチングマスク形成
用の膜としては、ここでは窒化シリコン膜(SiN)2
2が形成され、その膜厚は3000オングストローム程
度とする。
In this case, the thicknesses of the titanium film (Ti) 14 are 150 angstroms, the titanium nitride film (TiN) 16 is 800 angstroms, and the copper film (C
u) 18 Å, 5000 angstrom, titanium nitride film 2
Although 0 was formed as 800 Å, it is not necessarily limited to these film thicknesses. Here, as a film for forming an etching mask which is used as an etching mask in a later step, a silicon nitride film (SiN) 2
2 is formed, and its film thickness is about 3000 Å.

【0048】このようにして、シリコン基板10上に絶
縁膜12、第1のバリア膜〔チタン膜(Ti)14、窒
化チタン膜(TiN)16〕、銅膜(Cu)18、第2
のバリア膜〔窒化チタン膜(TiN)20〕、エッチン
グマスク形成用の膜〔窒化シリコン膜(SiN)22〕
を順次積層形成した後、図1(b)に示されるように、
窒化シリコン(SiN)22上に1.0μm程度の厚さ
にフォトレジスト24を塗布して、フォトリソグラフィ
技術を用いて所望の配線パターンを形成する。
As described above, the insulating film 12, the first barrier film [titanium film (Ti) 14, titanium nitride film (TiN) 16], the copper film (Cu) 18, the second film
Barrier film [titanium nitride film (TiN) 20], film for etching mask formation [silicon nitride film (SiN) 22]
Are sequentially laminated and then, as shown in FIG.
A photoresist 24 is applied on silicon nitride (SiN) 22 to a thickness of about 1.0 μm, and a desired wiring pattern is formed using photolithography.

【0049】そして、反応性イオンエッチング(RI
E)法によりフォトレジスト24をマスクとして前記エ
ッチングマスク形成用の膜〔窒化シリコン膜(SiN)
22〕をエッチングし、これによりエッチングマスク2
2を形成する。この時のエッチングガスとしては、CF
4 とH2 とを用いて、反応性イオンエッチングによりエ
ッチングする。その場合のガス流量は、CF4 が25
(SCCM)であり、H2 が15(SCCM)である。また、エ
ッチング時の高周波電力を400(W)とし、ガス圧力
を5(mTorr )としたとき、ハードマスクである窒化シ
リコン(SiN)22と窒化チタン膜(TiN)20の
エッチング速度比は、SiN/TiN=6となる。この
ため、窒化シリコン(SiN)22を確実にパターニン
グするためには、オーバーエッチングを行っても窒化チ
タン膜(TiN)20が無くならないため、第2のバリ
ア膜である窒化チタン膜(TiN)20を残して窒化シ
リコン(SiN)22をエッチングして確実にエッチン
グマスクを形成することができる。
Then, reactive ion etching (RI
The film for forming the etching mask [silicon nitride film (SiN) using the photoresist 24 as a mask by the method E).
22], thereby etching the etching mask 2
Form 2 The etching gas at this time is CF
Etching is performed by reactive ion etching using 4 and H 2 . As the gas flow rate in this case, CF 4 is 25
A (SCCM), H 2 is 15 (SCCM). When the high frequency power at the time of etching is 400 (W) and the gas pressure is 5 (mTorr), the etching rate ratio between the silicon nitride (SiN) 22 and the titanium nitride film (TiN) 20, which is a hard mask, is SiN. / TiN = 6. Therefore, in order to reliably pattern the silicon nitride (SiN) 22, the titanium nitride film (TiN) 20 as the second barrier film is not lost even if over-etching is performed. The silicon nitride (SiN) 22 is etched while leaving the etching mask, so that an etching mask can be reliably formed.

【0050】つぎに、図1(c)に示されるように、フ
ォトレジスト24がアッシングにより除去される。この
時、銅膜(Cu)18の表面には、第2のバリア膜であ
る窒化チタン(TiN)20が覆っているため、酸化し
ない。
Next, as shown in FIG. 1C, the photoresist 24 is removed by ashing. At this time, since the surface of the copper film (Cu) 18 is covered with titanium nitride (TiN) 20, which is a second barrier film, it is not oxidized.

【0051】つぎに、図1(d)に示されるように、反
応性イオンエッチング(RIE)法により窒化シリコン
膜(SiN)22をエッチングマスクとして、窒化チタ
ン膜(TiN)20〜チタン膜(Ti)14までをエッ
チングすることにより配線を形成する。このときのエッ
チングガスとしては、塩素(Cl2 )と四塩化シリコン
(SiCl4 )と窒素(N2 )とアルゴン(Ar)とが
用いられる。そして、ここでのガス流量は、塩素(Cl
2 )が25(SCCM)、四塩化シリコン(SiCl4 )が
25(SCCM)、窒素(N2 )が100(SCCM)、アルゴ
ン(Ar)が50(SCCM)としている。また、エッチン
グ時の高周波電力は400(W)とし、圧力を15(mT
orr )としている。また、シリコン基板の温度は、エッ
チングにより生成される銅の塩化物の蒸気圧が低く、エ
ッチング速度が遅いため300°C程度とする。この場
合、ハードマスクである窒化シリコン(SiN)22と
銅(Cu)、および窒化チタン膜(TiN)20とのそ
れぞれのエッチング速度比は、SiN/TiN≒10、
SiN/Cu≒10としている。
Next, as shown in FIG. 1D, a titanium nitride film (TiN) 20 to a titanium film (TiN) are formed by reactive ion etching (RIE) using the silicon nitride film (SiN) 22 as an etching mask. ) Wiring is formed by etching up to 14. As an etching gas at this time, chlorine (Cl 2 ), silicon tetrachloride (SiCl 4 ), nitrogen (N 2 ), and argon (Ar) are used. The gas flow rate here is chlorine (Cl
2 ) 25 (SCCM), silicon tetrachloride (SiCl 4 ) 25 (SCCM), nitrogen (N 2 ) 100 (SCCM), and argon (Ar) 50 (SCCM). The high-frequency power at the time of etching is 400 (W), and the pressure is 15 (mT
orr). The temperature of the silicon substrate is set to about 300 ° C. because the vapor pressure of copper chloride generated by etching is low and the etching rate is low. In this case, the respective etching rate ratios of silicon nitride (SiN) 22 and copper (Cu), which are hard masks, and titanium nitride film (TiN) 20 are SiN / TiN ≒ 10,
SiN / Cu ≒ 10.

【0052】つぎに、図1(e)に示されるように、上
述したエッチングマスク形成用の膜〔窒化シリコン膜
(SiN)22〕を除去する。このとき、エッチングガ
スとしては、CF4 とH2 とを用い、反応性イオンエッ
チングによりエッチングを行った。その場合のガス流量
は、CF4 が25(SCCM)、H2 が15(SCCM)であ
る。また、高周波電力は400(W)とし、圧力を5
(mTorr )としたとき、ハードマスクである窒化シリコ
ン(SiN)22と窒化チタン膜(TiN)20とのエ
ッチング速度の比は、SiN/TiN=6としたため、
第2のバリア膜である窒化チタン膜(TiN)20を残
してエッチングマスク形成用の膜〔窒化シリコン(Si
N)22〕のみを確実に除去することができる。このよ
うに、エッチングマスク形成用の膜は、最終的に除去さ
れるため、エッチングマスク形成用の膜の膜厚を厚く形
成することができるため、配線パターン形成時のエッチ
ング条件のマージンを広げることができる。
Next, as shown in FIG. 1E, the above-mentioned film for forming an etching mask [silicon nitride film (SiN) 22] is removed. At this time, etching was performed by reactive ion etching using CF 4 and H 2 as an etching gas. In this case, the gas flow rate is 25 (SCCM) for CF 4 and 15 (SCCM) for H 2 . The high frequency power is 400 (W) and the pressure is 5
(MTorr), the ratio of the etching rates of the silicon nitride (SiN) 22 and the titanium nitride film (TiN) 20, which is a hard mask, was set to SiN / TiN = 6.
A film for forming an etching mask [silicon nitride (Si) is formed while leaving a titanium nitride film (TiN) 20 as a second barrier film.
N) 22] can be reliably removed. As described above, since the film for forming the etching mask is finally removed, the thickness of the film for forming the etching mask can be increased, so that the margin of the etching conditions in forming the wiring pattern can be increased. Can be.

【0053】つぎに、図1(f)では、ベンゾトリアゾ
ール(BTA)を含んだ溶液に半導体装置を形成するシ
リコンウエハを浸すようにする。このとき、銅膜(C
u)18の表面(側壁)には不溶性のCu−BTA化合
物26が形成されることから、銅の酸化を防止するバリ
ア層を形成することができる。
Next, in FIG. 1F, a silicon wafer for forming a semiconductor device is immersed in a solution containing benzotriazole (BTA). At this time, the copper film (C
Since the insoluble Cu-BTA compound 26 is formed on the surface (side wall) of u) 18, a barrier layer for preventing oxidation of copper can be formed.

【0054】つぎに、図1(g)に示されるように、配
線層間を埋め込むと同時に配線層を保護する保護膜とし
ての層間絶縁膜28が形成される。
Next, as shown in FIG. 1G, an interlayer insulating film 28 is formed as a protective film for burying the wiring layers and protecting the wiring layers at the same time.

【0055】以上説明したように、実施の形態1によれ
ば、銅膜(Cu)18の表面は、Cu−BTA化合物2
6により覆われているため、配線内部まで酸化されず、
抵抗上昇を起こさないようにすることができる。
As described above, according to the first embodiment, the surface of the copper film (Cu) 18 is
6, it is not oxidized to the inside of the wiring,
Resistance rise can be prevented.

【0056】また、ここではエッチングマスク〔窒化シ
リコン(SiN)22〕を除去するため、配線層全体の
膜厚を薄くすることができ、層間絶縁膜28の配線間へ
の埋め込み特性が損なわれることが無くなり、配線間に
ボイドが生じ難くなる。さらに、配線層全体の膜厚が薄
くなると、埋め込みに必要な層間膜の膜厚を薄くするこ
とができるため、接続孔の深さが浅くなり、エッチング
に要する時間が短くなって、スループットを向上させる
ことができ、接続孔の寸法制御性も良くなる。また、ハ
ードマスクである窒化シリコン(SiN)22を最終的
に除去するので、ハードマスクを厚く形成することが可
能であり、配線パターン形成時のエッチング条件(ハー
ドマスクと配線層の選択比)のマージンを大きくとるこ
とができる。また、上述したように配線の総膜厚が低減
されれば絶対段差が小さくなるため、上層の配線の露光
条件のマージンを広げることができる。
Further, since the etching mask [silicon nitride (SiN) 22] is removed here, the thickness of the entire wiring layer can be reduced, and the characteristics of embedding the interlayer insulating film 28 between the wirings are impaired. And voids are less likely to occur between wirings. Furthermore, when the thickness of the entire wiring layer is reduced, the thickness of the interlayer film required for embedding can be reduced, so that the depth of the connection hole is reduced, the time required for etching is reduced, and the throughput is improved. And the dimensional controllability of the connection hole is improved. Further, since the silicon nitride (SiN) 22, which is a hard mask, is finally removed, a thick hard mask can be formed, and the etching conditions (selection ratio between the hard mask and the wiring layer) when forming a wiring pattern can be reduced. The margin can be increased. Further, as described above, if the total thickness of the wiring is reduced, the absolute step is reduced, so that the margin of the exposure condition of the wiring in the upper layer can be widened.

【0057】(実施の形態2)つぎに、本発明の実施の
形態2を図2に基づいて説明する。ここで、前述した実
施の形態1と同一若しくは同等の構成部分については、
同一の符号を付すとともにその説明を簡略し若しくは省
略するものとする。
(Embodiment 2) Next, Embodiment 2 of the present invention will be described with reference to FIG. Here, for the same or equivalent components as in the first embodiment described above,
The same reference numerals are given and the description is simplified or omitted.

【0058】図2に示される実施の形態2の半導体装置
の製造工程は、図1(d)までは同じ工程であり、図1
の(e)以降の工程を図2(a)〜(c)で示したもの
である。このため、実施の形態2に特徴的な工程につい
てのみ図2を用いて説明する。
The manufacturing steps of the semiconductor device according to the second embodiment shown in FIG. 2 are the same up to FIG.
(E) and subsequent steps are shown in FIGS. 2 (a) to 2 (c). Therefore, only the steps characteristic of the second embodiment will be described with reference to FIG.

【0059】上述した図1(d)において、エッチング
マスク22を用いて窒化チタン膜(TiN)20〜チタ
ン膜(Ti)14までをエッチングした後、図2(a)
に示されるように、エッチングマスク22と第2のバリ
ア膜である窒化チタン膜(TiN)20とをRIEによ
り同時にエッチング除去する点に実施の形態2の特徴が
ある。このエッチングマスク22と第2のバリア膜20
とをエッチング除去する際に用いるエッチングガスとし
ては、ここでは六フッ化硫黄(SF6 )が含まれたガス
を用いている。また、そのエッチング条件としては、エ
ッチングマスク22と第2のバリア膜20とのエッチン
グ速度がほぼ等しくなるように、材質を選択するように
する。
In FIG. 1D described above, after etching the titanium nitride film (TiN) 20 to the titanium film (Ti) 14 using the etching mask 22, FIG.
The feature of the second embodiment resides in that the etching mask 22 and the titanium nitride film (TiN) 20 as the second barrier film are simultaneously removed by RIE as shown in FIG. The etching mask 22 and the second barrier film 20
Here, a gas containing sulfur hexafluoride (SF 6 ) is used as an etching gas used for etching and removing. As for the etching conditions, the material is selected so that the etching rates of the etching mask 22 and the second barrier film 20 are substantially equal.

【0060】上述のようにして、エッチングマスク22
と第2のバリア膜20とを同時に除去した後、ベンゾト
リアゾール(BTA)を含んだ溶液にシリコンウエハを
浸すことにより、図2(b)に示されるように、銅膜
(Cu)18の表面(上面と側壁)にCu−BTA化合
物26を形成することができ、これによって銅膜18の
表面が酸化されないように保護するバリア層が形成され
る。
As described above, the etching mask 22
2B and the second barrier film 20, the silicon wafer is immersed in a solution containing benzotriazole (BTA), as shown in FIG. The Cu-BTA compound 26 can be formed on the (upper surface and side wall), thereby forming a barrier layer that protects the surface of the copper film 18 from being oxidized.

【0061】つぎに、図2(c)に示されるように、配
線層間を埋め込むと同時に配線層を保護する保護膜とし
ての層間絶縁膜28が形成される。
Then, as shown in FIG. 2C, an interlayer insulating film 28 is formed as a protective film for burying the wiring layers and protecting the wiring layers at the same time.

【0062】以上説明したように、実施の形態2によれ
ば、銅膜(Cu)18の表面(上面と側壁)がCu−B
TA化合物26により覆われるため、配線内部まで酸化
されることがなくなり、抵抗上昇を起こさないようにす
ることができる。また、エッチングマスク22と第2の
バリア層20とを除去するようにしたため、配線層の膜
厚をさらに薄くすることが可能となり、層間絶縁膜28
の配線間への埋め込み特性が良好となり、配線間にボイ
ドが生じ難くなる。さらに、埋め込みに必要な層間膜の
膜厚もさらに薄くできるため、接続孔の深さが浅くな
り、エッチングに要する時間が短くなってスループット
を一層向上させることができ、接続孔の寸法制御性も良
好となる。
As described above, according to the second embodiment, the surface (upper surface and side wall) of the copper film (Cu) 18 is made of Cu-B
Since the wiring is covered with the TA compound 26, it is not oxidized to the inside of the wiring, and the resistance can be prevented from rising. Further, since the etching mask 22 and the second barrier layer 20 are removed, the thickness of the wiring layer can be further reduced, and the interlayer insulating film 28 can be removed.
The characteristics of embedding between the wirings are improved, and voids are less likely to be generated between the wirings. Furthermore, since the thickness of the interlayer film required for embedding can be further reduced, the depth of the connection hole becomes shallower, the time required for etching becomes shorter, the throughput can be further improved, and the dimensional controllability of the connection hole is improved. It will be good.

【0063】また、実施の形態2の場合も、ハードマス
クを最終的に除去するため、ハードマスクを厚く形成す
ることが可能であり、配線パターン形成時のエッチング
条件(ハードマスクと配線層とのエッチング選択比)の
マージンを大きくとることができる。
Also in the case of the second embodiment, since the hard mask is finally removed, it is possible to form the hard mask thickly, and the etching conditions (forming the hard mask and the wiring layer) at the time of forming the wiring pattern can be obtained. The margin of the etching selectivity can be increased.

【0064】また、実施の形態2の場合は、配線層の総
膜厚が一層低減して絶対段差を小さくすることができる
ため、上層配線の露光条件のマージンを広げることがで
きる。
In the second embodiment, since the total thickness of the wiring layer is further reduced and the absolute step can be reduced, the margin of the exposure condition of the upper wiring can be widened.

【0065】(実施の形態3)つぎに、本発明の実施の
形態3を図3に基づいて説明する。ここで、前述した実
施の形態1及び2と同一若しくは同等の構成部分につい
ては、同一の符号を付すとともにその説明を簡略し若し
くは省略するものとする。
Embodiment 3 Next, Embodiment 3 of the present invention will be described with reference to FIG. Here, the same or equivalent components as those in the first and second embodiments are denoted by the same reference numerals, and the description thereof will be simplified or omitted.

【0066】図3に示される実施の形態3の半導体装置
の製造工程は、図1(e)までは同じ工程であり、図1
の(f)以降の工程を図3(a),(b)で示したもの
である。このため、実施の形態3に特徴的な工程につい
てのみ図3を用いて説明する。
The manufacturing steps of the semiconductor device according to the third embodiment shown in FIG. 3 are the same steps up to FIG.
(F) and subsequent steps are shown in FIGS. 3 (a) and 3 (b). Therefore, only the steps characteristic of the third embodiment will be described with reference to FIG.

【0067】上述した図1(e)において、エッチング
マスク形成用の膜を除去した後、図3(a)に示される
ように、前記配線層表面をガス雰囲気中で処理すること
により、酸化及び拡散を防止するバリア層を形成する点
に実施の形態3の特徴がある。この配線層表面をガス雰
囲気中で処理する際に用いるガスとしてはシラン(Si
4 )が含まれたガスを用いる。基板を300℃程度に
加熱し、真空容器中でシランガスを流すことによって銅
とシランガスが固相−気相反応を起こし表面に薄い銅の
ケイ化物30が形成される。これによって銅膜18の表
面が酸化されないように保護するバリア層が形成され
る。
In FIG. 1E, after removing the film for forming the etching mask, as shown in FIG. 3A, the surface of the wiring layer is treated in a gas atmosphere to oxidize and oxidize. Embodiment 3 is characterized in that a barrier layer for preventing diffusion is formed. As a gas used for treating the surface of the wiring layer in a gas atmosphere, silane (Si
A gas containing H 4 ) is used. By heating the substrate to about 300 ° C. and flowing silane gas in a vacuum vessel, copper and the silane gas undergo a solid-gas phase reaction to form a thin copper silicide 30 on the surface. This forms a barrier layer that protects the surface of the copper film 18 from being oxidized.

【0068】つぎに、図3(b)に示されるように、配
線層間を埋め込むと同時に配線層を保護する保護膜とし
ての層間絶縁膜28が形成される。
Next, as shown in FIG. 3B, an interlayer insulating film 28 is formed as a protective film for burying the wiring layers and protecting the wiring layers at the same time.

【0069】以上説明したように、実施の形態3によれ
ば、銅膜(Cu)18の表面がケイ化物により覆われる
ため、配線内部まで酸化されることがなくなり、抵抗上
昇を起こさないようにすることができる。また、銅の配
線層の表面に酸化及び拡散を防止する層を形成するのに
ガス雰囲気中で処理を行うのでエッチングマスク形成用
の膜の除去工程と連続して真空容器中で行えるので、自
然酸化膜の形成を妨げるので、さらに抵抗値の上昇を抑
止することができる。
As described above, according to the third embodiment, since the surface of copper film (Cu) 18 is covered with silicide, it is not oxidized to the inside of the wiring, and the resistance is not increased. can do. In addition, since a treatment is performed in a gas atmosphere to form a layer for preventing oxidation and diffusion on the surface of the copper wiring layer, the treatment can be performed in a vacuum vessel continuously with the step of removing the film for forming the etching mask. Since the formation of the oxide film is hindered, an increase in the resistance value can be further suppressed.

【0070】なお,上述の実施の形態3では、エッチン
グマスク22のみを除去した方法を示したが、実施の形
態2のようにエッチングマスク22と第2のバリア膜2
0とを同時に除去した方法でもよく、これに限定するも
のではない。
In the third embodiment, the method in which only the etching mask 22 is removed has been described. However, as in the second embodiment, the etching mask 22 and the second barrier film 2 are removed.
0 may be removed at the same time, and the method is not limited to this.

【0071】また、雰囲気処理するガスとして、シラン
を示したがこれに限定するものではない。例えば、ジシ
ランでも良い。
Although silane is shown as the gas for the atmosphere treatment, it is not limited to this. For example, disilane may be used.

【0072】また、ガス雰囲気の処理によって形成され
る物質として銅のケイ化物を示したが銅の酸化を防止す
るようなものであればよく、これに限定するものではな
い。
Although the silicide of copper is shown as the substance formed by the treatment in the gas atmosphere, the substance is not limited to this as long as it can prevent oxidation of copper.

【0073】(実施の形態4)つぎに、本発明の実施の
形態4を図4に基づいて説明する。ここで、前述した実
施の形態1,2及び3と同一若しくは同等の構成部分に
ついては、同一の符号を付すとともにその説明を簡略し
若しくは省略するものとする。
(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described with reference to FIG. Here, the same or equivalent components as those in the first, second, and third embodiments are denoted by the same reference numerals, and the description thereof will be simplified or omitted.

【0074】図4に示される実施の形態4の半導体装置
の製造工程は、図1(e)までは同じ工程であり、図1
の(f)以降の工程を図4(a),(b)で示したもの
である。このため、実施の形態4に特徴的な工程につい
てのみ図4を用いて説明する。
The manufacturing steps of the semiconductor device according to the fourth embodiment shown in FIG. 4 are the same steps up to FIG.
(F) and subsequent steps are shown in FIGS. 4 (a) and 4 (b). Therefore, only the steps characteristic of the fourth embodiment will be described with reference to FIG.

【0075】上述した図1(e)において、エッチング
マスク形成用の膜を除去した後、図4(a)に示される
ように、イオン注入法により前記配線層の側壁にシリコ
ン(Si)を注入し、酸化及び拡散を防止するバリア層
を形成する点に実施の形態4の特徴がある。なお、この
とき、配線層が形成された半導体基板をシリコンの注入
方向に対して垂直ではなく約5°程度の角度に傾け、か
つ回動させる。これによって、シリコンは配線の側壁に
もごく表面に注入される。
In FIG. 1E, after removing the film for forming the etching mask, as shown in FIG. 4A, silicon (Si) is implanted into the side wall of the wiring layer by ion implantation. Embodiment 4 is characterized in that a barrier layer for preventing oxidation and diffusion is formed. At this time, the semiconductor substrate on which the wiring layer is formed is tilted and rotated at an angle of about 5 °, not perpendicularly to the silicon injection direction. As a result, silicon is also injected into the very side surface of the wiring.

【0076】そのつぎに、酸素または窒素雰囲気中で熱
処理を行うことにより銅のケイ化物32となり銅膜18
の表面が酸化または窒化さら、さらにバリア性が向上す
る。
Then, a heat treatment is performed in an oxygen or nitrogen atmosphere to form a copper silicide 32 and a copper film 18.
Surface is oxidized or nitrided, and the barrier properties are further improved.

【0077】つぎに、図4(b)に示されるように、配
線層間を埋め込むと同時に配線層を保護する保護膜とし
ての層間絶縁膜28が形成される。
Next, as shown in FIG. 4B, an interlayer insulating film 28 is formed as a protective film for burying the wiring layers and protecting the wiring layers at the same time.

【0078】以上説明したように、実施の形態4によれ
ば、銅膜(Cu)18の表面がケイ化物により覆われる
ため、配線内部まで酸化されることがなくなり、抵抗上
昇を起こさないようにすることができる。
As described above, according to the fourth embodiment, since the surface of copper film (Cu) 18 is covered with silicide, it is not oxidized to the inside of the wiring, and the resistance is not increased. can do.

【0079】なお,上述の実施の形態4では、エッチン
グマスク22のみを除去した方法を示したが、実施の形
態2のようにエッチングマスク22と第2のバリア膜2
0とを同時に除去した方法でもよく、これに限定するも
のではない。
In the fourth embodiment, the method of removing only the etching mask 22 has been described. However, as in the second embodiment, the etching mask 22 and the second barrier film 2 are removed.
0 may be removed at the same time, and the method is not limited to this.

【0080】また、注入するイオン種として、シリコン
を示したがこれに限定するものではない。
Although silicon is shown as an ion species to be implanted, the present invention is not limited to this.

【0081】また、イオン注入によって形成される物質
として銅のケイ化物を示したが銅の酸化を防止するよう
なものであればよく、これに限定するものではない。
In addition, although silicide of copper has been described as a substance formed by ion implantation, any substance that prevents oxidation of copper may be used, and is not limited thereto.

【0082】なお、上述した各実施の形態では、第1の
バリア膜としてスパッタリング法によりチタン膜(T
i)14と窒素雰囲気中での反応性スパッタリング法に
より、窒化チタン膜(TiN)16を、第2のバリア膜
として窒素雰囲気中での反応性スパッタリング法により
窒化チタン膜(TiN)20を示したが、銅の酸化を防
止するようなものであればよく、窒化チタンに限定され
るものではない。これ以外の材質としては、例えば、窒
化シリコン、酸窒化シリコン、窒化チタン、窒化タング
ステン、窒化チタンタングステン、タングステン、クロ
ム、ニオブ、窒化ニオブ、アルミニウム、タンタル、窒
化タンタルであっても良い。
In each of the above-described embodiments, a titanium film (T
i) A titanium nitride film (TiN) 16 was shown by 14 and reactive sputtering in a nitrogen atmosphere, and a titanium nitride film (TiN) 20 was shown as a second barrier film by reactive sputtering in a nitrogen atmosphere. However, as long as it prevents copper oxidation, it is not limited to titanium nitride. As other materials, for example, silicon nitride, silicon oxynitride, titanium nitride, tungsten nitride, titanium tungsten nitride, tungsten, chromium, niobium, niobium nitride, aluminum, tantalum, and tantalum nitride may be used.

【0083】[0083]

【発明の効果】以上説明したように、請求項1に係る半
導体装置の製造方法によれば、感光剤を除去する際にア
ッシングによる銅の酸化を防止することができるととも
に、配線層の膜厚を薄く形成できるので、保護膜の配線
間への埋め込み特性が損なわれず、ボイド等の発生を抑
え、配線層のエッチング条件のマージンを大きく取るこ
とが可能となる。また、埋め込みに必要な保護膜の膜厚
を薄くすることができるので、接続孔の深さが浅くな
り、エッチングに要する時間が短くなってスループット
を向上させることができ、接続孔の寸法制御性が良好と
なる。さらに、配線層の膜厚が低減するので、絶対段差
が小さくなり、上層配線の露光条件のマージンを大きく
取ることができる。このように、低抵抗で高信頼な銅配
線を形成することができる。
As described above, according to the method of manufacturing a semiconductor device according to the first aspect, it is possible to prevent oxidation of copper due to ashing when removing the photosensitive agent, and to reduce the thickness of the wiring layer. Can be formed thinly, the characteristics of embedding the protective film between the wirings are not impaired, the generation of voids and the like can be suppressed, and a large margin for the etching conditions of the wiring layer can be obtained. In addition, since the thickness of the protective film required for filling can be reduced, the depth of the connection hole becomes shallower, the time required for etching becomes shorter, the throughput can be improved, and the dimension controllability of the connection hole can be improved. Is good. Further, since the film thickness of the wiring layer is reduced, the absolute step is reduced, and a large margin for the exposure condition of the upper wiring can be obtained. In this way, a low-resistance and highly-reliable copper wiring can be formed.

【0084】請求項2に係る半導体装置の製造方法によ
れば、上記した請求項1に記載の効果に加えて、配線層
の膜を一層薄くすることができるので、配線層を覆う保
護膜の埋め込み特性が良好となり、保護膜の膜厚を薄く
することができ、接続孔の深さが浅くなってエッチング
に要する時間が短くなり、スループットを向上させるこ
とができ、接続孔の寸法制御性が良好となる。また、配
線層の膜厚が低減されると、絶対段差が一層小さくな
り、上層配線の露光条件のマージンをさらに大きく取る
ことができる。このように、低抵抗で高信頼な銅配線を
形成することができる。
According to the method of manufacturing a semiconductor device of the second aspect, in addition to the effect of the first aspect, the thickness of the wiring layer can be further reduced, so that the protective film covering the wiring layer can be formed. The embedding characteristics are improved, the thickness of the protective film can be reduced, the depth of the connection hole becomes shallower, the time required for etching becomes shorter, the throughput can be improved, and the dimension controllability of the connection hole is improved. It will be good. Further, when the film thickness of the wiring layer is reduced, the absolute step is further reduced, and the margin of the exposure condition of the upper wiring can be further increased. In this way, a low-resistance and highly-reliable copper wiring can be formed.

【0085】請求項3に記載の半導体装置の製造方法に
よれば、銅配線の酸化を防止する材質により第1のバリ
ア膜および第2のバリア膜が形成されているので、銅配
線の酸化をこれらのバリア膜によって確実に防止するこ
とができる。
According to the method of manufacturing a semiconductor device of the third aspect, since the first barrier film and the second barrier film are formed of a material that prevents oxidation of the copper wiring, the oxidation of the copper wiring is prevented. These barrier films can reliably prevent this.

【0086】請求項4に記載の半導体装置の製造方法に
よれば、エッチングマスクを形成する膜は、いわゆるハ
ードマスクを構成する材質で構成されているので、エッ
チングマスクを除去する際のアッシングが不要となり、
アッシング時に銅膜が酸化されるのを防止することがで
き、エッチングマスクを形成する際のエッチング時に第
2のバリア膜との間でエッチング選択比の取り易い材質
とし、確実にエッチングマスクを形成することができ
る。
According to the method of manufacturing a semiconductor device of the present invention, since the film forming the etching mask is made of a material forming a so-called hard mask, ashing is not required when removing the etching mask. Becomes
The copper film can be prevented from being oxidized at the time of ashing, and a material having an easy etching selectivity with the second barrier film at the time of etching at the time of forming the etching mask is formed, so that the etching mask is surely formed. be able to.

【0087】請求項5に記載の半導体装置の製造方法に
よれば、エッチングマスク形成用の膜と第2のバリア膜
とを異なる膜種で形成するようにしたので、エッチング
マスク形成用の膜をエッチングしてエッチングマスクを
形成する際にエッチング選択比を取ることが可能とな
り、エッチングマスクを確実に形成することができる。
According to the method of manufacturing a semiconductor device of the fifth aspect, the film for forming the etching mask and the second barrier film are formed of different film types, so that the film for forming the etching mask is formed. When an etching mask is formed by etching, an etching selectivity can be obtained, and the etching mask can be formed reliably.

【0088】請求項6に記載の半導体装置の製造方法に
よれば、第2のバリア膜を残すようにエッチングマスク
形成用の膜をエッチングしてエッチングマスクを形成す
るので、感光剤をアッシングにより除去しても銅膜を酸
化させないようにすることができる。
According to the method of manufacturing a semiconductor device of the sixth aspect, the etching mask is formed by etching the film for forming the etching mask so as to leave the second barrier film. Therefore, the photosensitive agent is removed by ashing. Even so, the copper film can be prevented from being oxidized.

【0089】請求項7に記載の半導体装置の製造方法に
よれば、エッチングマスク形成用の膜をエッチングする
際に、CnHmF(2n+2−m)で表される化合物を
含むエッチングガスを用いるので、エッチングマスク形
成用の膜を確実にパターニングしてエッチングマスクを
形成することができる。
According to the method of manufacturing a semiconductor device of the present invention, an etching gas containing a compound represented by CnHmF (2n + 2-m) is used when etching a film for forming an etching mask. An etching mask can be formed by reliably patterning a film for forming a mask.

【0090】請求項8に記載の半導体装置の製造方法に
よれば、エッチング条件として、エッチングマスク形成
用の膜をエッチングする速度よりも第2のバリア膜のエ
ッチング速度の方を遅くしたので、第2のバリア膜を残
してエッチングマスク形成用の膜を確実にパターニング
してエッチングマスクを形成することができる。
According to the method of manufacturing a semiconductor device of the present invention, as the etching condition, the etching speed of the second barrier film is lower than the etching speed of the film for forming the etching mask. The etching mask can be formed by reliably patterning the film for forming the etching mask while leaving the second barrier film.

【0091】請求項9に記載の半導体装置の製造方法に
よれば、配線層を形成する工程で用いられるエッチング
ガスは、塩素を含むガスを用いるようにしたので、銅配
線の酸化を防止し、さらに層間膜の埋め込み特性に影響
を及ぼさずに、低抵抗で高信頼性な銅配線を有すること
ができる。
According to the method of manufacturing a semiconductor device according to the ninth aspect, since the etching gas used in the step of forming the wiring layer is a gas containing chlorine, oxidation of the copper wiring is prevented. Furthermore, a low-resistance and high-reliability copper wiring can be provided without affecting the filling characteristics of the interlayer film.

【0092】請求項10に記載の半導体装置の製造方法
によれば、エッチングマスクを除去する工程において、
CnHmF(2n+2−m)で表される化合物が含まれ
たエッチングガスを用いてエッチングするようにしたの
で、第2のバリア膜を残してエッチングマスクを確実に
除去することができる。
According to the method of manufacturing a semiconductor device of the tenth aspect, in the step of removing the etching mask,
Since the etching is performed using the etching gas containing the compound represented by CnHmF (2n + 2-m), the etching mask can be surely removed while leaving the second barrier film.

【0093】請求項11に記載の半導体装置の製造方法
によれば、エッチングマスクと第2のバリア膜とを除去
する工程において、六フッ化硫黄(CF6 )が含まれる
エッチングガスを用いてエッチングするようにしたの
で、エッチングマスクと第2のバリア膜とを確実に除去
することが可能となる。
According to the method of manufacturing a semiconductor device of the eleventh aspect, in the step of removing the etching mask and the second barrier film, etching is performed using an etching gas containing sulfur hexafluoride (CF 6 ). As a result, the etching mask and the second barrier film can be reliably removed.

【0094】請求項12に記載の半導体装置の製造方法
によれば、エッチング条件として、エッチングマスクの
エッチング速度よりも第2のバリア膜のエッチング速度
の方を遅くしたので、第2のバリア膜を残してエッチン
グマスクのみを確実にエッチングして除去することがで
きる。
According to the method of manufacturing a semiconductor device of the twelfth aspect, as the etching condition, the etching rate of the second barrier film is lower than the etching rate of the etching mask. Only the etching mask can be surely etched and removed.

【0095】請求項13に記載の半導体装置の製造方法
によれば、エッチング条件として、エッチングマスク形
成用の膜のエッチング速度と第2のバリア膜のエッチン
グ速度とをほぼ等しくしたので、エッチングマスクと第
2のバリア膜とを確実に除去することができる。
According to the method of manufacturing a semiconductor device of the present invention, as the etching conditions, the etching rate of the film for forming the etching mask and the etching rate of the second barrier film are substantially equal. The second barrier film and the second barrier film can be reliably removed.

【0096】請求項14に記載の半導体装置の製造方法
によれば、配線層表面をガス雰囲気中で処理するように
したので、銅の配線層の少なくとも側壁に酸化および拡
散を防止する層を形成することができる。
According to the semiconductor device manufacturing method of the present invention, since the surface of the wiring layer is treated in a gas atmosphere, a layer for preventing oxidation and diffusion is formed on at least the side wall of the copper wiring layer. can do.

【0097】請求項15に記載の半導体装置の製造方法
によれば、配線層表面を溶液処理するようにしたので、
銅の配線層の少なくとも側壁に酸化および拡散を防止す
る層を形成することができる。
According to the method of manufacturing a semiconductor device of the present invention, the surface of the wiring layer is subjected to the solution treatment.
A layer for preventing oxidation and diffusion can be formed on at least the side wall of the copper wiring layer.

【0098】請求項16に記載の半導体装置の製造方法
によれば、配線層中に不純物を注入するようにしたの
で、銅の配線層の少なくとも側壁に酸化および拡散を防
止する層を形成することができる。
According to the method of manufacturing a semiconductor device of the sixteenth aspect, since impurities are implanted into the wiring layer, a layer for preventing oxidation and diffusion is formed on at least the side wall of the copper wiring layer. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施の形態1に係る半導体装置の製造方法を説
明する工程断面図である。
FIG. 1 is a process sectional view illustrating a method for manufacturing a semiconductor device according to a first embodiment.

【図2】実施の形態2に係る半導体装置の製造方法を説
明する工程断面図である。
FIG. 2 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment.

【図3】実施の形態3に係る半導体装置の製造方法を説
明する工程断面図である。
FIG. 3 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment.

【図4】実施の形態4に係る半導体装置の製造方法を説
明する工程断面図である。
FIG. 4 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the fourth embodiment.

【図5】従来の半導体装置の製造方法を説明する工程断
面図である。
FIG. 5 is a process sectional view illustrating a method for manufacturing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

10 シリコン基板(半導体基板) 12 絶縁膜 14 チタン膜(第1のバリア膜の一部) 16 窒化チタン膜(第1のバリア膜の一部) 18 銅膜 20 窒化チタン膜(第2のバリア膜) 22 窒化シリコン(エッチングマスク形成用の膜、
エッチングマスク) 24 フォトレジスト(感光剤) 26 Cu−BTA化合物(酸化および拡散を防止す
る層) 28 層間絶縁膜(保護膜) 30 銅のケイ化物(酸化および拡散を防止する層) 32 銅のケイ化物(酸化および拡散を防止する層)
Reference Signs List 10 silicon substrate (semiconductor substrate) 12 insulating film 14 titanium film (part of first barrier film) 16 titanium nitride film (part of first barrier film) 18 copper film 20 titanium nitride film (second barrier film) ) 22 silicon nitride (film for forming etching mask,
Etching mask) 24 Photoresist (photosensitive agent) 26 Cu-BTA compound (layer for preventing oxidation and diffusion) 28 Interlayer insulating film (protective film) 30 Copper silicide (layer for preventing oxidation and diffusion) 32 Copper silicon (A layer that prevents oxidation and diffusion)

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に銅を配線材料として用い
た素子を形成する半導体装置の製造方法であって、 前記基板上に絶縁膜を形成する工程と、 前記絶縁膜上に第1のバリア膜、銅膜、第2のバリア膜
を順次積層形成する工程と、 前記第2のバリア膜上にエッチングマスク形成用の膜を
形成する工程と、 前記エッチングマスク形成用の膜上に感光剤を塗布する
工程と、 前記感光剤を選択的に露光して所定の配線パターンを感
光剤に形成する工程と、 配線パターンが形成された前記感光剤をマスクとして前
記エッチングマスク形成用の膜をエッチングしてエッチ
ングマスクを形成する工程と、 前記感光剤を除去する工程と、 前記エッチングマスクを用いて前記第1のバリア膜と銅
膜と第2のバリア膜とをエッチングして配線層を形成す
る工程と、 前記エッチングマスクを除去する工程と、 前記銅の配線層の少なくとも側壁に酸化および拡散を防
止する層を形成する工程と、 前記配線層全体を覆う保護膜を形成する工程と、 を少なくとも有することを特徴とする半導体装置の製造
方法。
1. A method of manufacturing a semiconductor device in which an element using copper as a wiring material is formed on a semiconductor substrate, comprising: a step of forming an insulating film on the substrate; and a first barrier on the insulating film. A step of sequentially forming a film, a copper film, and a second barrier film; a step of forming a film for forming an etching mask on the second barrier film; and a step of forming a photosensitive agent on the film for forming the etching mask. Coating, selectively exposing the photosensitive agent to form a predetermined wiring pattern on the photosensitive agent, and etching the film for forming an etching mask using the photosensitive agent on which the wiring pattern is formed as a mask. Forming an etching mask by etching; removing the photosensitive agent; etching the first barrier film, the copper film, and the second barrier film using the etching mask to form a wiring layer Removing the etching mask, forming a layer for preventing oxidation and diffusion on at least side walls of the copper wiring layer, and forming a protective film covering the entire wiring layer. A method for manufacturing a semiconductor device, comprising:
【請求項2】 半導体基板上に銅を配線材料として用い
た素子を形成する半導体装置の製造方法であって、 前記基板上に絶縁膜を形成する工程と、 前記絶縁膜上に第1のバリア膜、銅膜、第2のバリア膜
を順次積層形成する工程と、 前記第2のバリア膜上にエッチングマスク形成用の膜を
形成する工程と、 前記エッチングマスク形成用の膜上に感光剤を塗布する
工程と、 前記感光剤を選択的に露光して所定の配線パターンを感
光剤に形成する工程と、 配線パターンが形成された前記感光剤をマスクとして前
記エッチングマスク形成用の膜をエッチングしてエッチ
ングマスクを形成する工程と、 前記感光剤を除去する工程と、 前記エッチングマスクを用いて前記第1のバリア膜と銅
膜と第2のバリア膜とをエッチングして配線層を形成す
る工程と、 前記エッチングマスクと前記第2のバリア膜とを除去す
る工程と、 前記銅の配線層の上面および側壁に酸化および拡散を防
止する層を形成する工程と、 前記配線層全体を覆う保護膜を形成する工程と、 を少なくとも有することを特徴とする半導体装置の製造
方法。
2. A method for manufacturing a semiconductor device in which an element using copper as a wiring material is formed on a semiconductor substrate, comprising: a step of forming an insulating film on the substrate; and a first barrier on the insulating film. A step of sequentially forming a film, a copper film, and a second barrier film; a step of forming a film for forming an etching mask on the second barrier film; and a step of forming a photosensitive agent on the film for forming the etching mask. Coating, selectively exposing the photosensitive agent to form a predetermined wiring pattern on the photosensitive agent, and etching the film for forming an etching mask using the photosensitive agent on which the wiring pattern is formed as a mask. Forming an etching mask by etching; removing the photosensitive agent; etching the first barrier film, the copper film, and the second barrier film using the etching mask to form a wiring layer Removing the etching mask and the second barrier film; forming a layer for preventing oxidation and diffusion on the upper surface and side walls of the copper wiring layer; and protecting the entire wiring layer. A method of manufacturing a semiconductor device, comprising: at least a step of forming a film.
【請求項3】 前記第1のバリア膜および第2のバリア
膜が、窒化シリコン、酸窒化シリコン、窒化チタン、窒
化タングステン、窒化チタンタングステン、タングステ
ン、ニオブ、窒化ニオブ、アルミニウム、タンタル、窒
化タンタルのいずれかであることを特徴とする請求項1
または請求項2に記載の半導体装置の製造方法。
3. The method according to claim 1, wherein the first barrier film and the second barrier film are formed of silicon nitride, silicon oxynitride, titanium nitride, tungsten nitride, titanium tungsten nitride, tungsten, niobium, niobium nitride, aluminum, tantalum, and tantalum nitride. 2. A method according to claim 1, wherein
A method for manufacturing a semiconductor device according to claim 2.
【請求項4】 前記エッチングマスク形成用の膜が、窒
化シリコン、酸化シリコン、酸窒化シリコンのいずれか
であることを特徴とする請求項1または請求項2に記載
の半導体装置の製造方法。
4. The method according to claim 1, wherein the film for forming the etching mask is any one of silicon nitride, silicon oxide, and silicon oxynitride.
【請求項5】 前記エッチングマスク形成用の膜と前記
第2のバリア膜とが異なる膜種であることを特徴とする
請求項1または請求項2に記載の半導体装置の製造方
法。
5. The method according to claim 1, wherein the film for forming the etching mask and the second barrier film are of different film types.
【請求項6】 前記エッチングマスク形成用の膜をエッ
チングしてエッチングマスクを形成する工程で、前記第
2のバリア膜を残すようにしたことを特徴とする請求項
1または2に記載の半導体装置の製造方法。
6. The semiconductor device according to claim 1, wherein the second barrier film is left in the step of etching the film for forming an etching mask to form an etching mask. Manufacturing method.
【請求項7】 前記エッチングマスク形成用の膜をエッ
チングしてエッチングマスクを形成する工程で用いられ
るエッチングガスは、CnHmF(2n+2−m)で表
される化合物を含むことを特徴とする請求項1、請求項
2または請求項6に記載の半導体装置の製造方法。
7. The etching gas used in the step of forming an etching mask by etching the film for forming an etching mask includes a compound represented by CnHmF (2n + 2-m). The method of manufacturing a semiconductor device according to claim 2.
【請求項8】 前記エッチングマスク形成用の膜をエッ
チングしてエッチングマスクを形成する工程で用いられ
るエッチング条件は、前記エッチングマスク形成用の膜
のエッチング速度よりも前記第2のバリア膜のエッチン
グ速度の方を遅くしたことを特徴とする請求項1、請求
項2、請求項6または請求項7に記載の半導体装置の製
造方法。
8. The etching condition used in the step of etching the film for forming an etching mask to form an etching mask is such that the etching rate of the second barrier film is higher than the etching rate of the film for forming the etching mask. 8. The method for manufacturing a semiconductor device according to claim 1, wherein said step (c) is delayed.
【請求項9】 前記エッチングマスクを用いて前記第1
のバリア膜、第2のバリア膜および銅膜をエッチングし
て配線層を形成する工程で用いられるエッチングガス
は、塩素を含むガスであることを特徴とする請求項1ま
たは請求項2に記載の半導体装置の製造方法。
9. The method according to claim 1, wherein the first mask is formed using the etching mask.
The etching gas used in the step of forming the wiring layer by etching the barrier film, the second barrier film, and the copper film is a gas containing chlorine. A method for manufacturing a semiconductor device.
【請求項10】 前記エッチングマスクを除去する工程
で用いられるエッチングガスは、CnHmF(2n+2
−m)で表される化合物が含まれていることを特徴とす
る請求項1に記載の半導体装置の製造方法。
10. An etching gas used in the step of removing the etching mask is CnHmF (2n + 2
The method for manufacturing a semiconductor device according to claim 1, wherein a compound represented by -m) is included.
【請求項11】 前記エッチングマスクと前記第2のバ
リア膜とを除去する工程で用いられるエッチングガス
は、六フッ化硫黄が含まれていることを特徴とする請求
項2に記載の半導体装置の製造方法。
11. The semiconductor device according to claim 2, wherein the etching gas used in the step of removing the etching mask and the second barrier film contains sulfur hexafluoride. Production method.
【請求項12】 前記エッチングマスクを除去する工程
で用いられるエッチング条件は、前記エッチングマスク
の膜のエッチング速度よりも前記の第2のバリア膜のエ
ッチング速度を遅くしたことを特徴とする請求項1また
は請求項10に記載の半導体装置の製造方法。
12. An etching condition used in the step of removing the etching mask, wherein an etching rate of the second barrier film is lower than an etching rate of a film of the etching mask. A method for manufacturing a semiconductor device according to claim 10.
【請求項13】 前記エッチングマスクと前記第2のバ
リア膜を除去する工程で用いられるエッチング条件は、
前記エッチングマスク形成用の膜のエッチング速度と前
記第2のバリア膜のエッチング速度とをほぼ等しくした
ことを特徴とする請求項2または請求項11に記載の半
導体装置の製造方法。
13. The etching conditions used in the step of removing the etching mask and the second barrier film are as follows:
12. The method according to claim 2, wherein an etching rate of the film for forming the etching mask is substantially equal to an etching rate of the second barrier film.
【請求項14】 前記銅の配線層の少なくとも側壁に酸
化および拡散を防止する層を形成する工程は、前記配線
層表面をガス雰囲気中で処理することを特徴とする請求
項1または請求項2に記載の半導体装置の製造方法。
14. The method according to claim 1, wherein in the step of forming a layer for preventing oxidation and diffusion on at least the side wall of the copper wiring layer, the surface of the wiring layer is treated in a gas atmosphere. 13. The method for manufacturing a semiconductor device according to item 5.
【請求項15】 前記銅の配線層の少なくとも側壁に酸
化および拡散を防止する層を形成する工程は、前記配線
層表面を溶液処理することを特徴とする請求項1または
請求項2に記載の半導体装置の製造方法。
15. The method according to claim 1, wherein the step of forming a layer for preventing oxidation and diffusion on at least a side wall of the copper wiring layer includes performing a solution treatment on a surface of the wiring layer. A method for manufacturing a semiconductor device.
【請求項16】 前記銅の配線層の少なくとも側壁に酸
化および拡散を防止する層を形成する工程は、前記配線
層中に不純物を注入することを特徴とする請求項1また
は請求項2に記載の半導体装置。
16. The method according to claim 1, wherein the step of forming a layer for preventing oxidation and diffusion on at least the side wall of the copper wiring layer comprises implanting an impurity into the wiring layer. Semiconductor device.
JP16790997A 1997-06-11 1997-06-11 Manufacture of semiconductor device Pending JPH113892A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16790997A JPH113892A (en) 1997-06-11 1997-06-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16790997A JPH113892A (en) 1997-06-11 1997-06-11 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH113892A true JPH113892A (en) 1999-01-06

Family

ID=15858307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16790997A Pending JPH113892A (en) 1997-06-11 1997-06-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH113892A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002540631A (en) * 1999-03-31 2002-11-26 ラム リサーチ コーポレーション Method and apparatus enabling the application of conventional wire bonding to copper bonding pad structures
JP2003510846A (en) * 1999-09-30 2003-03-18 ラム リサーチ コーポレーション Processing method and processing apparatus for seed layer of copper connection
JP2004080045A (en) * 2002-08-20 2004-03-11 Samsung Electronics Co Ltd Method for etching metal film with mask, method for forming wiring of semiconductor device, method for etching metal film and etching gas
DE10318078A1 (en) * 2003-04-17 2004-11-25 Infineon Technologies Ag Protecting wiring on wafers/chips comprises covering wafer with wiring on its whole surface with organic layer to protect wiring from corrosion and oxidation and form sealed coating
US6897150B1 (en) * 1999-11-19 2005-05-24 Nec Electronics Corporation Semiconductor wafer surface and method of treating a semiconductor wafer surface
JP2012074710A (en) * 2011-10-21 2012-04-12 Renesas Electronics Corp Manufacturing method of magnetic random access memory
JP2014212225A (en) * 2013-04-19 2014-11-13 三菱電機株式会社 Semiconductor module electrode structure and manufacturing method of the same
US8989543B2 (en) 2011-11-17 2015-03-24 Sumitomo Electric Industries, Ltd. Optical cable
JP2015115402A (en) * 2013-12-10 2015-06-22 キヤノン株式会社 Conductor pattern forming method and semiconductor device manufacturing method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002540631A (en) * 1999-03-31 2002-11-26 ラム リサーチ コーポレーション Method and apparatus enabling the application of conventional wire bonding to copper bonding pad structures
JP2003510846A (en) * 1999-09-30 2003-03-18 ラム リサーチ コーポレーション Processing method and processing apparatus for seed layer of copper connection
US6897150B1 (en) * 1999-11-19 2005-05-24 Nec Electronics Corporation Semiconductor wafer surface and method of treating a semiconductor wafer surface
JP2004080045A (en) * 2002-08-20 2004-03-11 Samsung Electronics Co Ltd Method for etching metal film with mask, method for forming wiring of semiconductor device, method for etching metal film and etching gas
DE10318078A1 (en) * 2003-04-17 2004-11-25 Infineon Technologies Ag Protecting wiring on wafers/chips comprises covering wafer with wiring on its whole surface with organic layer to protect wiring from corrosion and oxidation and form sealed coating
US7115496B2 (en) 2003-04-17 2006-10-03 Infineon Technologies Ag Method for protecting the redistribution layer on wafers/chips
CN1311519C (en) * 2003-04-17 2007-04-18 因芬尼昂技术股份公司 Crystal circular/ chip distribution layer protecting method
JP2012074710A (en) * 2011-10-21 2012-04-12 Renesas Electronics Corp Manufacturing method of magnetic random access memory
US8989543B2 (en) 2011-11-17 2015-03-24 Sumitomo Electric Industries, Ltd. Optical cable
JP2014212225A (en) * 2013-04-19 2014-11-13 三菱電機株式会社 Semiconductor module electrode structure and manufacturing method of the same
JP2015115402A (en) * 2013-12-10 2015-06-22 キヤノン株式会社 Conductor pattern forming method and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JP4302231B2 (en) Method for forming a copper interconnect structure
US6187663B1 (en) Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials
US7166922B1 (en) Continuous metal interconnects
JP2003017496A (en) Semiconductor device and method for manufacturing the same
JP2002353310A (en) Method for forming connecting wiring of semiconductor element
JP3315287B2 (en) Semiconductor device and manufacturing method thereof
US5866947A (en) Post tungsten etch bank anneal, to improve aluminum step coverage
US6383942B1 (en) Dry etching method
US6271115B1 (en) Post metal etch photoresist strip method
JPH0653337A (en) Manufacture of semiconductor device
JPH113892A (en) Manufacture of semiconductor device
US6130155A (en) Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
JPH04354133A (en) Method of forming copper wiring
EP1401015A1 (en) Selective dry etching of tantalum and tantalum nitride
JP2000252278A (en) Semiconductor device and its manufacture
KR100363013B1 (en) Method For Manufacturing Metal Pattern For Semiconductor Device
JPH06232098A (en) Antioxidation and dry etching method
US6780778B2 (en) Method for fabricating semiconductor device
US6346480B2 (en) Method for forming aluminum interconnection
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JP2004207604A (en) Semiconductor device and its manufacturing method
US6020259A (en) Method of forming a tungsten-plug contact for a semiconductor device
US7271103B2 (en) Surface treated low-k dielectric as diffusion barrier for copper metallization
JP2008010824A (en) Method for manufacturing semiconductor memory element
US6319806B1 (en) Integrated circuit wiring and fabricating method thereof