JPH1138049A

JPH1138049A - 電圧検出装置

Info

Publication number: JPH1138049A
Application number: JP9189588A
Authority: JP
Inventors: Tsutomu Oishi; 勉尾石
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-07-15
Filing date: 1997-07-15
Publication date: 1999-02-12

Abstract

(57)【要約】【課題】装置の最低動作電圧に応じて検出電圧を設定
することが可能な電圧検出装置を提供する。【解決手段】スピードネック回路７において、それぞ
れが異なる測定電圧によるｎ回のセルフテストを実行
し、このセルフテストの結果を判定信号としてｎ個のＡ
ＮＤ回路９〜１７に出力する。ｎ個のＡＮＤ回路９〜１
７から出力されるｎ個の信号は、コントロール回路１９
を介して、それぞれｎ個のスイッチトランジスタ３９〜
４７のゲートに入力し、これらのスイッチトランジスタ
をＯＮさせる。これらｎ個のスイッチトランジスタのＯ
Ｎ、ＯＦＦ状態により、判定回路５１に印加される検出
電圧４９の電圧値を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電圧検出装置に関
し、特に装置の最低動作電圧に応じて検出電圧を設定す
ることが可能な電圧検出装置に関する。

【０００２】

【従来の技術】電池（以下、バッテリを含む。）を電源
として使用する装置は、電池の有する携帯性及び、電池
自体が安価、かつ小型になり、その利便性が向上すると
共に増加してきている。

【０００３】しかし、電池はその携帯性を有する反面、
装置の使用回数、若しくは使用時間に伴って、電池から
装置への供給電圧が低下していき、装置を動作させるた
めに十分な電圧を供給できなくなっていくという特性を
有している。

【０００４】そのため、従来の電池を電源として使用す
る装置においては、電圧検出回路や電圧検出装置等を装
置に具備させ、自己の電源供給部としての電池の電圧を
検出し、その結果を装置のユーザに確認できるようにし
ている。このことにより、電池電圧の低下による装置の
停止、若しくは誤動作等を未然に防止することができる
と共に、万一これらの障害が発生した場合であっても、
ユーザがその原因を迅速に確認することができる。

【０００５】このような用途に用いられる従来の電圧検
出回路の基本的な動作としては、装置の電源を供給して
いる電池電圧と、後述する検出電圧との２つの電圧を比
較し、この比較の結果を出力信号として出力するもので
ある。

【０００６】ここで、電池電圧とは、文字通り電池の電
圧である。また、検出電圧とは、基準電圧より導かれる
電圧である。

【０００７】この従来の電圧検出回路の一例として、特
開昭６０−２１１３７０号公報において開示されている
「電圧検出回路」について、図４を参照して説明する。

【０００８】図４に、従来の電圧検出回路の回路図を示
す。この図において、１１は装置に電源を供給し、その
電圧が検出されるべきバッテリ、１２はレギュレータ回
路、１３、１４はコンパレータ回路である。また、Ｒ１
１、Ｒ１２、Ｒ１３、Ｒ１４、１３２、１４２はそれぞ
れ抵抗、Ｒ１５は可変抵抗、１３１、１４１はオペアン
プ、３００はコントロール回路である。

【０００９】図４において、バッテリ１１の出力電圧Ｖ
Ｂ（以下、バッテリ電圧と言う。）はレギュレータ１２
に供給される。このレギュレータ１２はバッテリ電圧Ｖ
Ｂがシャットオフレベルより大きい範囲であれば、電圧
安定化機能を十分に発揮することができ、その出力電圧
ＶＲを一定にすることができる。

【００１０】図４に示される従来の電圧検出装置の場
合、このＶＲを抵抗Ｒ１１、Ｒ１２、及びＲ１３によっ
て分圧した値ＶＸ、及びＶＹを検出電圧として用いて、
バッテリ電圧ＶＢを抵抗Ｒ１４、可変抵抗Ｒ１５によっ
て分圧した値ＶＢ1 を検査している。

【００１１】すなわち、コンパレータ回路１３の場合、
ＶＢ１＞ＶＸのときはその出力ＶＯ１は０となっている
が、バッテリ電圧ＶＢが低下し、その分圧値ＶＢ１が検
出電圧ＶＸよりも低くなると、コンパレータ回路１３の
出力ＶＯ１は０からＶＲに変わる。同様に、コンパレー
タ回路１４の場合も、ＶＢ１＞ＶＹのときは出力ＶＯ２
は０だが、ＶＢ１がＶＹよりも低くなると出力ＶＯ２は
０からＶＲに変わる。このＶＯ１、ＶＯ２の値を判定信
号としてコントロール回路３００に取り込んでいる。

【００１２】ただし、この従来例は、検出電圧が複数あ
る場合でも、可変抵抗器を１個で済ますことが可能なよ
うに、検出電圧が２つ設定されている。

【００１３】この従来の電圧検出回路の特徴として、検
出電圧が、基準電圧からの抵抗分圧の方法により設定さ
れているため固定化されている、ということが挙げられ
る。

【００１４】このように、従来の電圧検出回路において
は、電池（バッテリを含む。）の電圧を固定化された検
出電圧により比較し、この比較の結果を装置のユーザに
知らせることにより、電池の電圧が、装置が正常に動作
可能である最低の電圧、すなわち最低動作電圧よりも低
下した際に、迅速にユーザに知らせることができ、電池
の寿命を容易に確認可能にしている。

【００１５】

【発明が解決しようとする課題】しかしながら、装置の
最低動作電圧というものは、装置の製造時の種々の要因
によりある程度のばらつきを持つことが普通であるが、
前述の従来例の場合、最低動作電圧がばらついていたと
しても、電池電圧を比較するための基準となっている検
出電圧が固定化されているため、装置の最低動作電圧
が、固定化されている検出電圧よりも低い方にばらつく
という場合が発生する。

【００１６】上述の場合の一例として、装置の最低動作
電圧が１０Ｖであり、この装置に電源として使用されて
いる電池の寿命を検出するための固定化された検出電圧
が１５Ｖである場合を考える。この場合、装置の最低動
作電圧（１０Ｖ）と検出電圧（１５Ｖ）との間に大きな
差（５Ｖ）が生じ、従って、この検出電圧（１５Ｖ）を
基準として電池が使用可能であるか否かを確認した場
合、電池の電圧が例えば１４Ｖであったり、１２Ｖであ
ったりする場合のように、装置の最低動作電圧（１０
Ｖ）よりは未だ高く、１５Ｖよりは低い場合、装置を動
作させることが可能であるにもかかわらず、検出電圧が
１５Ｖとなっているために、まだ充分に動作が可能な電
池電圧においても検出信号が反転し、装置のユーザに対
して電池が使用できないということを伝えてしまい、実
質的に電池寿命が短くなるような誤認を生じさせてしま
うという問題点を有している。

【００１７】本発明は、上記事情に鑑みなされたもの
で、装置の最低動作電圧に応じて検出電圧を設定するこ
とが可能な電圧検出装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】請求項１記載の発明は、
リセット信号を受けて、セルフテストのプログラム実行
命令をＲＯＭに出力すると共に、ｍを１以上ｎ以下の任
意の正の整数として、スピードネック回路が第ｍ回目の
セルフテストを行う際に、出力する第１のテスト受付信
号から第ｎのテスト受付信号までのｎ個のテスト受付信
号の内、第ｍのテスト受付信号をデジタル化された２値
表現において１とし、その他のテスト受付信号をデジタ
ル化された２値表現において０として出力するテスト受
付回路と、前記テスト受付回路から指示されたプログラ
ム実行命令に応じて、それぞれが異なる測定電圧により
行われるｎ回のセルフテストを実行させるプログラムを
格納しておくＲＯＭと、前記ＲＯＭに格納されたプログ
ラムに基づき、それぞれが異なる測定電圧により行われ
るｎ回のセルフテストを実行し、判定信号を出力するス
ピードネック回路と、前記テスト受付回路から出力され
た第１のテスト受付信号から第ｎのテスト受信号までの
ｎ個のテスト受付信号を入力すると共に、前記スピード
ネック回路から出力された判定信号を入力する第１のＡ
ＮＤ回路から第ｎのＡＮＤ回路までのｎ個のＡＮＤ回路
と、前記ｎ個のＡＮＤ回路のそれぞれから出力されたそ
れぞれのＡＮＤ信号を入力し、第１のコントロール信号
から第ｎのコントロール信号までのｎ個のコントロール
信号を出力するコントロール回路と、前記コントロール
回路から出力された第１のコントロール信号から第ｎの
コントロール信号までのｎ個のコントロール信号がそれ
ぞれゲート信号として入力する第１のスイッチトランジ
スタから第ｎのスイッチトランジスタまでのｎ個のスイ
ッチトランジスタと、前記ｎ個のスイッチトランジスタ
のＯＮ、ＯＦＦ状態により決定される検出電圧と、電池
電圧とを入力し、これら２つの電圧の検出結果を出力す
る判定回路と、前記ｎ個のスイッチトランジスタのそれ
ぞれに電圧を供給するレギュレータ電源と、前記レギュ
レータ電源から該レギュレータ電源が接地されているグ
ランドまでの間に、グランド、その抵抗値がＲＢである
第１の抵抗、その抵抗値がＲである第２の抵抗から第ｎ
の抵抗までのｎ−１個の抵抗、その抵抗値がＲＡである
第ｎ＋１の抵抗、レギュレータ電源、という順序により
直列に接続された抵抗群とを有し、前記その抵抗値がＲ
Ｂである第１の抵抗と、前記第１のスイッチトランジス
タと、前記判定回路とが直列に接続され、ｋを２以上ｎ
以下の任意の正の整数とし、前記その抵抗値がＲＢであ
る第１の抵抗と、前記その抵抗値がＲである第２の抵抗
から第ｋの抵抗までのｋ−１個の抵抗と、前記第ｋのス
イッチトランジスタと、前記判定回路とが直列に接続さ
れることにより、前記ｎ個のスイッチトランジスタのＯ
Ｎ、ＯＦＦ状態に基づき、前記判定回路に印加される検
出電圧を制御して、前記判定回路が検出結果を出力する
ことを特徴とする。

【００１９】従って、この発明によれば、電池電圧の検
出を行う際に、まず、スピードネック回路において、ｎ
回のセルフテストが実施される。このセルフテストは、
装置にそれぞれ異なる測定電圧を印加し、正常な動作を
行うか否かを確認するものであり、このセルフテストの
結果が、正常な動作を行うという結果になった場合は、
スピードネック回路が判定信号として、デジタル化され
た２値表現として１を第１から第ｎまでのｎ個のＡＮＤ
回路に出力する。

【００２０】ここで、スピードネック回路とは、装置に
おいて、動作速度を注意して取り扱わなければならない
回路のことをいい、このスピードネック回路が動作しな
ければ、装置全体の動作は保証されない。動作周波数に
より規定されるスピードネック回路の動作は、印加電圧
が低下すると誤動作を起こすため、スピードネック回路
に印加する測定電圧としての電圧を、低い方から序々に
上昇させることにより、スピードネック回路が動作する
電圧が分かり、従って、装置の最低動作電圧が確認可能
となる。

【００２１】一方、テスト受付回路は、スピードネック
回路において、セルフテストを行う毎にその回数に応じ
た番号のテスト受付信号を１として出力する。すなわ
ち、第１のテスト受付信号から第ｎのテスト受付信号ま
でのｎ個のテスト受付信号の内、例えば、スピードネッ
ク回路においてｋ回目のセルフテストが行われている場
合は、第ｋのテスト受付信号をデジタル化された２値表
現として１とし、その他のテスト受付信号をデジタル化
された２値表現として０としてそれぞれ第１から第ｎの
ＡＮＤ回路までのｎ個のＡＮＤ回路に出力する。

【００２２】スピードネック回路において行われるセル
フテストにおける測定電圧はセルフテストの回数を増加
させていくに従って、序々に増加していくものであるか
ら、判定信号は、あるセルフテストの回数以降は常に１
となる。そのため、例えば、この判定信号が１となる回
数をｋとすると、第ｋから第ｎ番目の判定信号は１とな
る。逆に、第１から第ｋ−１番目の判定信号は０とな
る。

【００２３】この第ｋから第ｎ番目の判定信号が１とな
っている場合における第１から第ｎまでのｎ個のＡＮＤ
回路のそれぞれの出力は、第１から第ｋ−１のＡＮＤ回
路の出力が０となり、第ｋから第ｎのＡＮＤ回路の出力
が１となる。

【００２４】コントロール回路は、第１から第ｎまでの
ｎ個のＡＮＤ信号を入力し、このｎ個の信号系列が０か
ら１に切り代わる番号において、つまり、第１から第ｎ
のＡＮＤ信号系列の内、初めて１が出現する番号におい
て、その番号のコントロール信号を１とし、それ以外の
コントロール信号を０とする。例えば、第１から第ｋ−
１のＡＮＤ回路の出力が０となっており、第ｋから第ｎ
のＡＮＤ回路の出力が１となっている状態においては、
初めて１が出現する番号がｋであるから、出力するｎ個
のコントロール信号の内、第ｋのコントロール信号が１
となっており、その他のコントロール信号は０である。

【００２５】以下、上述の例のように、第ｋのコントロ
ール信号が１であり、その他のコントロール信号が０で
ある場合を例に説明する。

【００２６】第ｋのコントロール信号が１であり、その
他のコントロール信号が０である場合は、これらのコン
トロール信号がそれぞれ第１から第ｎのスイッチトラン
ジスタのゲート信号となっているため、ＯＮ状態、つま
り導通状態となっているスイッチトランジスタは、第ｋ
のスイッチトランジスタのみとなっている。

【００２７】従って、レギュレータ電源と、その抵抗値
がＲＡである抵抗と、その抵抗値がＲであるｎ−ｋ個の
抵抗と、第ｋのスイッチトランジスタと、判定回路とが
直列に接続されている状態となる。

【００２８】この状態において、判定回路に印加される
検出電圧は、次の式（１）により与えられる。

【００２９】

【数１】

【００３０】一方、第ｋ＋１のコントロール信号が１で
あり、その他のコントロール信号が０である場合、つま
り、スピードネック回路７におけるｋ＋１番目のセルフ
テストにおいて初めて正常な動作を行うと確認された場
合においては、ＯＮ状態になっているスイッチトランジ
スタが第ｋ＋１のスイッチトランジスタのみであるた
め、上述と同様な議論により、判定回路に印加される検
出電圧は、次の式（２）により与えられる。

【００３１】

【数２】

【００３２】この式（１）と式（２）とを比較すると、
その検出電圧の差、ΔＶｋが、以下の式（３）により与
えられていることが分かる。

【００３３】

【数３】

【００３４】従って、装置が正常に動作する電圧が増加
すると、検出電圧が段階的に増加していくため、装置の
最低動作電圧がばらついた場合であっても、検出電圧を
適切な値に設定することができ、電池電圧の適切な評価
を実施することができる。

【００３５】請求項２記載の発明は、請求項１記載の発
明において、前記スピードネック回路は、前記セルフテ
ストの期待値を格納する第１のレジスタと、前記セルフ
テストの測定結果を格納する第２のレジスタと、前記第
１のレジスタに格納されたセルフテストの期待値と、前
記第２のレジスタに格納された測定結果とを比較し、第
１のレジスタに格納されたセルフテストの期待値より
も、第２のレジスタに格納された測定結果の方が大きい
場合は、デジタル化された２値表現として１を判定信号
として出力し、前記第１のレジスタに格納されたセルフ
テスト期待値と、前記第２のレジスタに格納された測定
結果とを比較し、第１のレジスタに格納されたセルフテ
ストの期待値よりも、第２のレジスタに格納された測定
結果の方が小さい場合は、デジタル化された２値表現と
して０を判定信号として出力する比較器とを有すること
を特徴とする。

【００３６】従って、この発明によれば、請求項１記載
の発明の作用が得られると共に、スピードネック回路に
おいて、予めセルフテストの期待値を格納しておき、こ
の格納されているセルフテストの期待値と、それぞれが
異なる測定電圧により行われるｎ回のセルフテストの結
果とを比較して、装置が正常に動作しているか否かを決
定しているため、それぞれの測定電圧によって装置が正
常に動作するか否かをさらに正確に確認することが可能
となる。

【００３７】請求項３記載の発明は、リセット信号を受
けて、セルフテストのプログラム実行命令をＲＯＭに出
力すると共に、ｍを１以上ｎ以下の任意の正の整数とし
て、スピードネック回路が第ｍ回目のセルフテストを行
う際に、出力する第１のテスト受付信号から第ｎのテス
ト受付信号までのｎ個のテスト受付信号の内、第ｍのテ
スト受付信号をデジタル化された２値表現において１と
し、その他のテスト受付信号をデジタル化された２値表
現において０として出力するテスト受付回路と、前記テ
スト受付回路から指示されたプログラム実行命令に応じ
て、それぞれが異なる測定電圧により行われるｎ回のセ
ルフテストを実行させるプログラムを格納しておくＲＯ
Ｍと、前記ＲＯＭに格納されたプログラムに基づき、そ
れぞれが異なる測定電圧により行われるｎ回のセルフテ
ストを実行し、判定信号を出力するスピードネック回路
と、前記テスト受付回路から出力された第１のテスト受
付信号から第ｎのテスト受付信号までのｎ個のテスト受
付信号をそれぞれ入力すると共に、前記スピードネック
回路から出力された判定信号を入力する第１のＮＡＮＤ
回路から第ｎのＮＡＮＤ回路までのｎ個のＮＡＮＤ回路
と、前記ｎ個のＮＡＮＤ回路から出力されたそれぞれの
ＮＡＮＤ出力をゲート信号として入力する第１のスイッ
チトランジスタから第ｎのスイッチトランジスタまでの
ｎ個のスイッチトランジスタと、前記ｎ個のスイッチト
ランジスタに電圧を供給する、第１のレギュレータ電源
及び第２のレギュレータ電源の２つの電源と、前記第１
のレギュレータ電源から該第１のレギュレータ電源が接
地されているグランドまでの間に、第１のレギュレータ
電源、第１の抵抗から第ｎ＋２の抵抗までのｎ＋２個の
抵抗、グランド、という順序により直列に接続された抵
抗群と、前記第ｎ＋１の抵抗と第ｎ＋２の抵抗との間の
電圧を検出電圧として入力し、電池電圧を入力し、この
入力した２つの電圧を比較して検出することにより検出
結果を出力する判定回路とを有し、ｋを１以上ｎ以下の
任意の正の整数として、前記第１のレギュレータ電源
と、第１の抵抗から第ｋの抵抗までのｋ個の抵抗と、第
ｋのスイッチトランジスタと、前記第２のレギュレータ
電源とが直列に接続されることにより、前記ｎ個のスイ
ッチトランジスタのＯＮ、ＯＦＦ状態に基づき、前記判
定回路に印加される検出電圧を制御して、前記判定回路
が検出結果を出力することを特徴とする。

【００３８】従って、この発明によれば、電池電圧の検
出を行う際に、まず、スピードネック回路において、そ
れぞれが異なる測定電圧によるｎ回のセルフテストが実
施される。このスピードネック回路におけるセルフテス
トは、装置に異なる測定電圧を印加し、正常な動作を行
うか否かを確認するものであり、正常な動作を行うとい
う結果になった場合は、スピードネック回路が判定信号
として、デジタル化された２値表現において１を表す信
号を第１から第ｎまでのｎ個のＮＡＮＤ回路に出力す
る。

【００３９】一方、テスト受付回路は、スピードネック
回路においてセルフテストを行う毎にセルフテストを行
った回数に応じて、第１のテスト受付信号から第ｎのテ
スト受付信号までのｎ個のテスト受付信号を、例えば、
スピードネック回路においてｋ回目のセルフテストが行
われている場合は、第ｋのテスト受付信号をデジタル化
された２値表現において１とし、その他のテスト受付信
号をデジタル化された２値表現において０として、それ
ぞれ第１から第ｎのＮＡＮＤ回路に出力する。

【００４０】スピードネック回路において行われるセル
フテストにおける測定電圧は、セルフテストの回数を増
加させていくに従って序々に増加していくものであるか
ら、スピードネック回路から出力される判定信号は、あ
るセルフテストの回数以降は常に１となる。そのため、
例えば、この判定信号が１となる回数をｋとすると、第
ｋから第ｎの判定信号は１となり、第１から第ｋ−１の
判定信号は０となる。

【００４１】従って、この第１から第ｋ−１の判定信号
が０となっている場合のｎ個のＮＡＮＤ回路５５〜６３
のそれぞれの出力は、第１から第ｋ−１のＮＡＮＤ回路
の出力が１を示し、第ｋから第ｎのＮＡＮＤ回路の出力
が０を示す。

【００４２】以下に、まず、上述のような、第１から第
ｋ−１のＮＡＮＤ回路の出力が１であり、第ｋから第ｎ
のＮＡＮＤ回路の出力が０である場合を例に説明する。

【００４３】第１から第ｋ−１のＮＡＮＤ回路の出力が
１であり、第ｋから第ｎのＮＡＮＤ回路の出力が０であ
る場合は、第１から第ｋ−１のスイッチトランジスタが
ＯＮであり、第ｋから第ｎのスイッチトランジスタがＯ
ＦＦであるため、判定回路５１に印加される検出電圧Ｖ
ｋは、以下の式（４）により与えられる。

【００４４】

【数４】

【００４５】次に、第１から第ｋのＮＡＮＤ回路の出力
が１であり、第ｋ＋１から第ｎのＮＡＮＤ回路の出力が
０である場合を考えると、この場合は第１から第ｋのス
イッチトランジスタがＯＮであり、第ｋ＋１から第ｎの
スイッチトランジスタがＯＦＦであるため、検出電圧Ｖ
ｋ＋１は、以下の式（５）により与えられる。

【００４６】

【数５】

【００４７】従って、スピードネック回路における、セ
ルフテストの際に使用される装置に正常な動作を行わせ
るための測定電圧が上昇するに従って、検出電圧も上昇
するので、装置の最低動作電圧に応じて、検出電圧を設
定することができ、電池電圧の適切な評価を行うことが
できる。

【００４８】請求項４記載の発明は、請求項３記載の発
明において、前記スピードネック回路は、前記セルフテ
ストの期待値を格納する第１のレジスタと、前記セルフ
テストの測定結果を格納する第２のレジスタと、前記第
１のレジスタに格納されたセルフテストの期待値と、前
記第２のレジスタに格納された測定結果とを比較し、第
１のレジスタに格納されたセルフテストの期待値より
も、第２のレジスタに格納された測定結果の方が大きい
場合は、デジタル化された２値表現として１を判定信号
として出力し、前記第１のレジスタに格納されたセルフ
テスト期待値と、前記第２のレジスタに格納された測定
結果とを比較し、第１のレジスタに格納されたセルフテ
ストの期待値よりも、第２のレジスタに格納された測定
結果の方が小さい場合は、デジタル化された２値表現と
して０を判定信号として出力する比較器とを有すること
を特徴とする。

【００４９】従って、この発明によれば、請求項３記載
の発明の作用が得られると共に、セルフテストの期待値
を第１のレジスタに格納し、セルフテストのテスト結果
を第２のレジスタに格納し、これら２つのレジスタに格
納されている値を比較して、装置が正常に動作している
か否かを確認しているため、装置が正常に動作を行う最
低動作電圧をさらに正確に決定することができる。

【００５０】このように、本発明の作用として、装置の
最低動作電圧のばらつきに合わせて適切な検出電圧を設
定することができ、最低動作電圧が低ければ、それに応
じて検出電圧を低く設定することができるので、電池の
寿命を延ばすことができる。また、検出電圧設定範囲の
上限を従来の固定化された検出電圧と同じ値にしておけ
ば、最低動作電圧が高くばらついた場合においても、電
池寿命が短くなることを防止することができる。

【００５１】

【発明の実施の形態】次に、図面を参照して本発明に係
る電圧検出装置の実施形態について詳細に説明する。

【００５２】図１に、本発明に係る電圧検出装置の第１
の実施形態の回路図を示す。図１に示されるように、こ
の第１の実施形態に係る電圧検出装置は、リセット信号
を出力するリセット端子１と、リセット信号を入力し、
ＲＯＭ５にプログラム実行命令を出力し、後述するｎ個
のＡＮＤ回路９〜１７に、第１から第ｎまでのｎ個のテ
スト受付信号を出力するテスト受付回路３と、スピード
ネック回路７にセルフテストを実行させるためのプログ
ラムが格納されているＲＯＭ５と、ＲＯＭ５に格納され
ているプログラムに基づきそれぞれが異なる測定電圧に
よりｎ回のセルフテストを実行し、判定信号をｎ個のＡ
ＮＤ回路９〜１７に出力するスピードネック回路７とを
有している。

【００５３】テスト受付回路３から出力されるｎ個のテ
スト受付信号は、スピードネック回路７におけるセルフ
テストの回数に応じて変化する。すなわち、スピードネ
ック回路７におけるセルフテストの回数と同じ番号のテ
スト受付信号のみがデジタル化された２値表現において
１となっており、その他の番号のテスト受付信号は０と
なっている。例えばスピードネック回路７において、第
ｋ回目のセルフテストが行われている場合は、テスト受
付回路３から出力されるｎ個のテスト受付信号の内、第
ｋのテスト受付信号のみが１であり、その他のテスト受
付信号は０である。

【００５４】上述のスピードネック回路７におけるセル
フテストについて、以下にさらに詳細に説明する。この
第１の実施形態に係る電圧検出装置は、まず、ＲＯＭ５
にスピードネックがセルフテストできるようなプログラ
ムをあらかじめ書き込んでおく。次に、電源ＯＮ時にお
けるリセット信号の立ち上がりと同時に、ＲＯＭ５に記
憶されたプログラムにより、各測定電圧毎のスピードネ
ック回路７におけるセルフテストを行う。

【００５５】このとき、測定電圧の設定数をｎとする
と、ｋ回目のセルフテストのときに、ｋ番目の信号のみ
１となり、その他の信号は０となるようなｎ本の信号
を、セルフテスト受付回路３からｎ個のＡＮＤ回路の一
方の入力端子部に入力されるようにしておく。

【００５６】スピードネック回路７におけるセルフテス
トに使用する測定電圧の電圧値は、低い側から徐々に高
くして実施する。すなわち、１回目のセルフテスト時の
測定電圧をＶｓとすると、２回目の測定電圧をＶｓ＋△
Ｖ、３回目の測定電圧をＶｓ＋２△Ｖ、ｎ回目の測定電
圧をＶｓ＋（ｎ−１）△Ｖに設定しておく。また、ＲＯ
Ｍ５からの命令により、あるレジスタにセルフテストの
期待値をあらかじめ書き込んでおき、次に別のレジスタ
に測定結果を書き込み、両者を比較して一致していれば
１の信号を、一致していなければ０の信号を、判定信号
としてスピードネック回路７から出力されるようにして
おき、この出力をｎ個のＡＮＤ回路のもう一方の入力端
子部に入力されるようにしておく。

【００５７】設定電圧を低い側から徐々に高くしている
ので、セルフテストの結果は、初めはＦＡＩＬ（フェィ
ル）し、つまり判定信号が０を表し、途中からずっとＰ
ＡＳＳ（パス）し、つまり判定信号が１を表すようにな
る。

【００５８】ｎ個のＡＮＤ回路９〜１７のそれぞれは、
２つの入力の論理積の演算を行う部材であるから、スピ
ードネック回路７における最後のセルフテストが終了し
たとき、ｎ個のＡＮＤ回路９〜１７の出力信号、（ａ
１、ａ２、・・・、ａｎ）は、必ず、（０、０、・・
・、０、１、１、・・・、１）のように、途中から０か
ら１へと切り替わるようになる。この、ｎ個のＡＮＤ回
路９〜１７の出力信号、（ａ１、ａ２、・・・、ａｎ）
は、コントロール回路１９に出力される。

【００５９】次に、検出電圧設定部１００について説明
する。この図１に示される検出電圧設定部１００は、ｎ
個のＡＮＤ回路９〜１７から出力されたｎ個のＡＮＤ信
号ａ１、ａ２、ａ３、・・・、ａｋ、・・・、ａｎを入
力し、ｎ個のコントロール信号ｃ１、ｃ２、ｃ３、・・
・、ｃｋ、・・・、ｃｎを出力するコントロール回路１
９と、コントロール回路１９から出力されたｎ個のコン
トロール信号をゲート信号として入力するｎ個のスイッ
チトランジスタ３９〜４７とを有する。このｎ個のスイ
ッチトランジスタ３９〜４７を以下、図１に示されてい
るように、ＳＷ（１）、ＳＷ（２）、ＳＷ（３）、・・
・、ＳＷ（ｋ）、・・・、ＳＷ（ｎ）と呼ぶ場合もあ
る。

【００６０】このｎ個のスイッチトランジスタ３９〜４
７の内、スイッチトランジスタ３９にはコントロール回
路１９から出力された第１のコントロール信号ｃ１が入
力し、スイッチトランジスタ４１にはコントロール回路
１９から出力された第２のコントロール信号ｃ２が入力
し、スイッチトランジスタ４３にはコントロール回路１
９から出力された第３のコントロール信号ｃ３が入力
し、スイッチトランジスタ４５にはコントロール回路１
９から出力された第ｋのコントロール信号ｃｋが入力
し、スイッチトランジスタ４７にはコントロール回路１
９から出力された第ｎのコントロール信号ｃｎが入力し
ている。

【００６１】このように、コントロール回路１９から出
力されたそれぞれのコントロール信号は、それぞれの番
号と同じ番号のスイッチトランジスタに入力する。ま
た、それぞれのコントロール信号は、それぞれのスイッ
チトランジスタのゲートに入力している。

【００６２】また上記ｎ個のスイッチトランジスタ３９
〜４７のそれぞれには、その電圧がＶＲであるレギュレ
ータ電源２１から電圧が分圧されて供給されているが、
このそれぞれのスイッチトランジスタに供給されている
電圧は、そのゲートに信号が印加されスイッチトランジ
スタがＯＮにならないと導通しない。

【００６３】レギュレータ電源２１は、グランド３７に
接地しているが、このレギュレータ電源２１からグラン
ド３７までの間には、直列に、レギュレータ電源２１、
その抵抗値がＲＡである抵抗２３、その抵抗値がＲであ
るｎ−１個の抵抗２５〜３３、その抵抗値がＲＢである
抵抗３５、グランド３７がこの順序により接続されてい
る。

【００６４】上述の、その抵抗値がＲであるｎ−１個の
抵抗２５〜３３は、グランド３７側から、第１の抵抗３
３、第２の抵抗３１、第３の抵抗２９、・・・、第ｋの
抵抗２７、・・・、第ｎ−１の抵抗２５というように、
直列に接続されて構成されている。

【００６５】また、コントロール回路１９は、ｎ個のＡ
ＮＤ回路９〜１７から入力したＡＮＤ信号（ａ１、ａ
２、・・・、ａｎ）の内、ａ１〜ａ（ｋ−１）が０、ａ
ｋ〜ａｎが１となっているときに、コントロール信号ｃ
ｋ以外のコントロール信号ｃ１〜ｃｎを０として出力
し、ｃｋのみを１として出力するように設定されてい
る。

【００６６】また、この検出電圧設定部１００には、バ
ッテリ電圧５３と検出電圧４９とを比較する判定回路５
１が接続されている。この判定回路５１は、バッテリ電
圧５３と検出電圧４９とを比較して、検出結果５４を出
力する。

【００６７】ここで、検出電圧設定部１００に具備され
る上述のコントロール回路１９から出力されるｎ個のコ
ントロール信号ｃ１、ｃ２、ｃ３、・・・、ｃｋ、・・
・、ｃｎについてさらに詳細に説明する。

【００６８】ｎ個のＡＮＤ回路９〜１７から出力される
ｎ個のＡＮＤ信号ａ１、ａ２、ａ３、・・・、ａｋ、・
・・、ａｎは、上述のように、スピードネック回路７に
おいて行われるセルフテストの結果に基づいて変化す
る。すなわち、ｋ回目のセルフテストにおいて正常動作
を行うことが初めて確認された場合は、出力される判定
信号に基づいて、ａ１からａｋ−１までのＡＮＤ信号が
０を示し、ａｋからａｎまでのＡＮＤ信号が１を示す。

【００６９】コントロール回路１９にはこのようなｎ個
のＡＮＤ信号が入力する。ここで、例としてスピードネ
ック回路７において行われるｋ番目のセルフテストから
初めてＰＡＳＳし始めてこのｋ番目の判定信号以降の判
定信号が１を示したとする。

【００７０】この際、ｎ個のＡＮＤ回路９〜１７のそれ
ぞれの出力（ａ１、ａ２、・・・、ａ（ｋ−１）、ａ
ｋ、ａ（ｋ＋１）、・・・、ａｎ）は、（０、０、・・
・、０、１、１、・・・、１）となり、コントロール回
路１９から出力されるコントロール信号ｃ１〜ｃｎは、
ｃｋのみが１を示し、その他のコントロール信号は０を
示す。

【００７１】従って、スイッチトランジスタＳＷ（１）
〜ＳＷ（ｎ）のうち、ＯＮ状態のスイッチトランジスタ
はＳＷ（ｋ）（スイッチトランジスタ４５）、のみとな
る。

【００７２】スイッチトランジスタ４５がＯＮになり、
導通した際に、その電圧がＶＲであるレギュレータ電源
２１によりスイッチトランジスタに印加される電圧は、
判定回路５１における検出電圧４９となる。このよう
に、ｎ個のスイッチトランジスタのゲートに入力する信
号を制御し、ｎ個のスイッチトランジスタのＯＮ、ＯＦ
Ｆの状態を制御することにより、判定回路５１に印加さ
れる検出電圧４９を制御することができる。

【００７３】次に、判定回路５１に印加される検出電圧
４９について、コントロール回路１９から出力される信
号の内、コントロール信号ｃｋのみが１であり、その他
のコントロール信号が０である場合を例に以下に示す。

【００７４】この場合に、判定回路に印加される検出電
圧４９をＶｋとすると、Ｖｋは、レギュレータ電圧ＶＲ
の抵抗分圧値であるから、次の式（６）により与えられ
る。

【００７５】

【数６】

【００７６】次に、スピードネック回路７におけるセル
フテストにおいて、ｋ＋１番目のセルフテストから初め
てＰＡＳＳし始めた場合を考える。この場合、コントロ
ール回路１９から出力されるコントロール信号の内、ｃ
ｋ＋１が１であり、その他のコントロール信号が０とな
っている。そのため、第ｋ＋１のスイッチトランジスタ
がＯＮし、導通するので、判定回路５１に印加される検
出電圧４９の電圧Ｖｋ＋１は、次の式（７）により与え
られる。

【００７７】

【数７】

【００７８】ｋ番目のセルフテストにおいて初めてパス
した場合の検出電圧と、ｋ＋１番目のセルフテストにお
いて初めてパスした場合の検出電圧とを比較すると、設
定電圧が△Ｖだけ高くなっていることが分かる。

【００７９】つまり、最低動作電圧の実力値が△Ｖだけ
高くなると、それに伴い、検出電圧の値も、次の式
（８）により与えられる△Ｖｋだけ高く設定されている
ことになる。

【００８０】

【数８】

【００８１】ここで、この第１の実施形態に係る電圧検
出装置において、設定可能な検出電圧４９の下限をＶｍ
ｉｎとする。このＶｍｉｎは、図１に示されるスイッチ
トランジスタ３９のみがＯＮしたときの電圧であるか
ら、次の式（９）により与えられる。

【００８２】

【数９】

【００８３】スイッチトランジスタ３９のみがＯＮする
場合とは、コントロール回路１９から出力されるｎ個の
コントロール信号の内、ｃ１のみが１となり、その他の
コントロール信号が０となっている場合であるから、ス
ピードネック回路７におけるｎ回のセルフテストの内
の、１回目のセルフテストにおける判定信号が１になっ
ている状態である。

【００８４】そこで、スピードネック回路７における１
回目のセルフテストの際の設定電圧Ｖｓにマージンαを
もたせ、Ｖｍｉｎ＝Ｖｓ＋α となるようにＲＡ、Ｒ、ＲＢの抵抗比を設計し、次にそ
の抵抗比における△Ｖｋに等しくなるように△Ｖを設定
すれば、検出電圧は、最低動作電圧のばらつきに合わせ
て、常に最低動作電圧よりもαだけ高い値に設定される
ことになる。

【００８５】ただし、このマージンαの値を決定する際
に、最低動作電圧よりも検出電圧が低くならないよう
に、電源ＯＮ後の周囲温度の変化等による、最低動作電
圧の変化を考慮しておく必要がある。

【００８６】従って、この第１の実施形態に係る電圧検
出装置によれば、判定回路５１において、バッテリ電圧
５３と比較を行う検出電圧４９を装置の最低動作電圧に
応じて変化させることができる。

【００８７】具体的には、スピードネック回路７におい
て、異なる測定電圧により、ｎ回のセルフテストを実行
し、このセルフテストの結果、正常な動作を行う電圧
を、判定信号の反転により測定し、この反転を用いてｎ
個のスイッチトランジスタ３９〜４７のＯＮ、ＯＦＦを
制御して、検出電圧４９の電圧値を制御している。

【００８８】従って、装置の最低動作電圧に応じて検出
電圧を制御し、この検出電圧に基づいてバッテリ電圧５
３の評価を行って、検出結果５４を出力しているため、
バッテリ電圧５３を適切に評価することができる。

【００８９】次に、本発明に係る電圧検出装置の第２の
実施形態について、図２を参照して説明する。図２に、
第２の実施形態に係る電圧検出装置の回路図を示す。た
だし、図１に示される第１の実施形態に係る電圧検出装
置と同様な部材には、同じ番号を付す。

【００９０】図２に示されるように、この第２の実施形
態に係る電圧検出装置は、図１に示される第１の実施形
態に係る電圧検出装置と同様に、リセット端子１と、テ
スト受付回路３と、ＲＯＭ５と、スピードネック回路７
とを有している。また、第１の実施形態に係る電圧検出
装置との違いとして、テスト受付回路３及びスピードネ
ック回路７から出力された信号がｎ個のＮＡＮＤ回路５
５〜６３に出力されている点である。

【００９１】ｎ個のＮＡＮＤ回路５５〜６３はそれぞ
れ、ＮＡＮＤ演算を行う回路であり、２つの入力が共に
１である場合のみ、その出力が０となり、それ以外の場
合は、その出力が１となる部材である。

【００９２】従って、スピードネック回路７におけるセ
ルフテストの結果、ｋ回目のセルフテスト以降の判定信
号が１となったとすると、第ｋのＮＡＮＤ回路５９から
第ｎのＮＡＮＤ回路６３までに入力する２つの信号が共
に１となり、第１のＮＡＮＤ回路５５から第ｋ−１のＮ
ＡＮＤ回路（不図示）までに入力する２つの入力は共に
１とはならない。

【００９３】このため、スピードネック回路７における
セルフテストの結果、ｋ回目のセルフテストから判定信
号が１に反転したとすると、ｎ個のＮＡＮＤ回路５５〜
６３から出力される信号は、第１のＮＡＮＤ回路５５か
ら第ｋ−１のＮＡＮＤ回路（不図示）までのＮＡＮＤ回
路の出力が、デジタル化された２値表現において１とな
り、第ｋのＮＡＮＤ回路５９から第ｎのＮＡＮＤ回路６
３までのＮＡＮＤ回路の出力が０となる。

【００９４】次に、これらｎ個のＮＡＮＤ回路５５〜６
３の出力が入力する検出電圧設定部１０２について説明
する。

【００９５】この検出電圧設定部１０２は、ＮＡＮＤ回
路５５〜６３から出力される信号がそのゲートに入力す
るｎ個のスイッチトランジスタ８５〜９３と、その電圧
がＶＲである電源６５及び電圧がＶＲである電源６７
と、電源６７が接地されているグランド８３と、を有す
る。

【００９６】電源６７からグランド８３までの間には、
それぞれの抵抗値がＲ１、Ｒ２、Ｒ３、・・・、Ｒｋ、
Ｒｋ＋１、・・・、Ｒｎ＋１、Ｒｎ＋２であるｎ＋２個
の抵抗６９、抵抗７１、抵抗７３、・・・、抵抗７５、
抵抗７７、・・・、抵抗７９、抵抗８１が直列に接続さ
れている。

【００９７】また、電源６７と、抵抗６９と、スイッチ
トランジスタ８５と、電源６５とは直列に接続されてい
る。

【００９８】同様に、電源６７と、抵抗６９と、抵抗７
１と、スイッチトランジスタ８７と、電源６５とは直列
に接続されている。

【００９９】同様に、ｋを１以上ｎ以下の任意の正の整
数として、電源６７と、抵抗６９から抵抗７５までのｋ
個の抵抗と、スイッチトランジスタ８９と、電源６５と
が直列に接続されている。

【０１００】また、抵抗７９と抵抗８１との間には、検
出電圧４９を検出するための端子が延びており、この端
子は判定回路５１に接続している。

【０１０１】判定回路５１には、前述の図１に示される
第１の実施形態に係る電圧検出装置と同様に、バッテリ
電圧５３と、検出電圧４９とが入力し、検出結果５４が
出力されている。

【０１０２】このように構成された検出電圧設定部１０
０において、まず、上述のｎ個のＮＡＮＤ回路５５〜６
３から出力されるｎ個のＮＡＮＤ信号として、第１から
第ｋ−１のＮＡＮＤ信号が１であり、第ｋから第ｎのＮ
ＡＮＤ信号が０である場合を考える。

【０１０３】この場合、ｎ個のスイッチトランジスタ８
５から９３までの内、ＳＷ（１）〜ＳＷ（ｋ−１）がＯ
Ｎ、ＳＷ（ｋ）〜ＳＷ（ｎ）がＯＦＦになっているた
め、電源６５及び電源６７により、１番目の抵抗６９か
らｋ−１番目の抵抗（不図示）までの電位差が０とな
り、従って、抵抗７９と抵抗８１との間から検出される
検出電圧は、以下の式（１０）により与えられる。

【０１０４】

【数１０】

【０１０５】ここで、スピードネック回路７におけるセ
ルフテストにおいて、ｋ＋１番目のセルフテストからＰ
ＡＳＳし始めた場合、つまり、ｋ＋１番目のセルフテス
トにおいて初めて正常に動作する結果が得られた場合を
考えると、上述の議論と同様に、ＮＡＮＤ回路５５〜５
９までに入力する２つの入力が異なり、ＮＡＮＤ回路６
１〜６３までに入力する２つの入力が共に等しく１とな
っているため、ｎ個のＮＡＮＤ回路５５〜６３から出力
される信号として、第１から第ｋまでのＮＡＮＤ回路５
５〜５９から出力される信号が１であり、第ｋ＋１から
第ｎまでのＮＡＮＤ回路６１〜６３から出力される信号
が０である。

【０１０６】この場合、第１のスイッチトランジスタ８
５から第ｋのスイッチトランジスタ８９までのｋ個のス
イッチトランジスタがＯＮ状態となり、第ｋ＋１のスイ
ッチトランジスタ９１から第ｎのスイッチトランジスタ
９３までのｎ−ｋ個のスイッチトランジスタがＯＦＦ状
態となっている。

【０１０７】従って、この電圧値Ｖｋ＋１を第１の抵抗
６９から第ｋの抵抗７５までは同電位となっており、第
ｋ＋１の抵抗７７から第ｎ＋２の抵抗８１までの抵抗に
より、電源６７の電圧が分圧される。

【０１０８】このため、第ｎ＋１の抵抗７９と第ｎ＋２
の抵抗８１との間から検出される検出電圧４９の電圧値
Ｖｋ＋１は、次の式（１１）により与えられる。

【０１０９】

【数１１】

【０１１０】従って、この検出電圧Ｖｋ＋１を上記検出
電圧Ｖｋと比較すると、スピードネック回路７において
用いられる、装置が正常に動作するための測定電圧が高
くなるに従って、検出される検出電圧も高くなってゆ
く。

【０１１１】このように、この第２の実施形態によれ
ば、上述の第１の実施形態の動作と同様な効果が得られ
ると共に、第１の実施形態において必要であったコント
ロール回路１９が不必要であるため、その回路規模を縮
小することができる。

【０１１２】

【発明の効果】以上の説明から明らかなように、本発明
によれば、従来の電圧検出装置における検出電圧が、装
置の製造時のばらつきを考慮して最低動作電圧がワース
トであっても誤動作を起こさないような、ある一定の値
に設計されているのに対して、装置固有の最低動作電圧
のばらつきに応じて、その装置に固有の検出電圧を設定
しているので、検出電圧にばらつきは生じるが必ず従来
の検出電圧以下の値になる。

【０１１３】ここで、本発明の効果について、図面を参
照して説明する。図３に、バッテリ電圧の時間変化のグ
ラフを示す。図中、縦軸はバッテリ電圧ＶＢ、横軸は時
間を示す。また、ＶOLD は従来の電圧検出装置における
検出電圧、ＶNEW は本発明に係る電圧検出装置における
検出電圧である。

【０１１４】前述のとおり、ＶOLD は一定の値に固定さ
れている。ＶNEW は変動はあっても必ず、ＶOLD ≧ ＶNEW の関係が成立する。従って、バッテリ電圧ＶＢがＶOLD
のレベルまで降下するのに要する時間ＴOLD と、ＶＢが
ＶNEW のレベルまで降下するのに要する時間ＴNEW との
間には、ＴOLD ≦ ＴNEW の関係が成立し、本発明に係る電圧検出装置を用いて、
バッテリ電圧ＶＢの電圧の寿命を検出した場合は、従来
の電圧検出装置と比べて、ＴNEW − ＴOLD だけ電池寿命を延ばすことができる。

【図面の簡単な説明】

【図１】本発明に係る電圧検出装置の第１の実施形態の
回路図である。

【図２】本発明に係る電圧検出装置の第２の実施形態の
回路図である。

【図３】電池電圧と時間との間の関係を示すグラフであ
る。

【図４】従来の電圧検出装置を示す回路図である。

【符号の説明】

１リセット端子３テスト受付回路５ＲＯＭ７スピードネック回路９〜１７ＡＮＤ回路１９コントロール回路２１レギュレータ電源２３〜３５抵抗３７グランド３９〜４７スイッチトランジスタ４９検出電圧５１判定回路５３バッテリ電圧５４検出結果５５〜６３ＮＡＮＤ回路６５、６７電源６９〜８１抵抗８３グランド８５〜９３スイッチトランジスタ１００、１０２検出電圧設定部

Claims

【特許請求の範囲】

【請求項１】リセット信号を受けて、セルフテストの
プログラム実行命令をＲＯＭに出力すると共に、ｍを１
以上ｎ以下の任意の正の整数として、スピードネック回
路が第ｍ回目のセルフテストを行う際に、出力する第１
のテスト受付信号から第ｎのテスト受付信号までのｎ個
のテスト受付信号の内、第ｍのテスト受付信号をデジタ
ル化された２値表現において１とし、その他のテスト受
付信号をデジタル化された２値表現において０として出
力するテスト受付回路と、前記テスト受付回路から指示されたプログラム実行命令
に応じて、それぞれが異なる測定電圧により行われるｎ
回のセルフテストを実行させるプログラムを格納してお
くＲＯＭと、前記ＲＯＭに格納されたプログラムに基づき、それぞれ
が異なる測定電圧により行われるｎ回のセルフテストを
実行し、判定信号を出力するスピードネック回路と、前記テスト受付回路から出力された第１のテスト受付信
号から第ｎのテスト受信号までのｎ個のテスト受付信号
を入力すると共に、前記スピードネック回路から出力さ
れた判定信号を入力する第１のＡＮＤ回路から第ｎのＡ
ＮＤ回路までのｎ個のＡＮＤ回路と、前記ｎ個のＡＮＤ回路のそれぞれから出力されたそれぞ
れのＡＮＤ信号を入力し、第１のコントロール信号から
第ｎのコントロール信号までのｎ個のコントロール信号
を出力するコントロール回路と、前記コントロール回路から出力された第１のコントロー
ル信号から第ｎのコントロール信号までのｎ個のコント
ロール信号がそれぞれゲート信号として入力する第１の
スイッチトランジスタから第ｎのスイッチトランジスタ
までのｎ個のスイッチトランジスタと、前記ｎ個のスイッチトランジスタのＯＮ、ＯＦＦ状態に
より決定される検出電圧と、電池電圧とを入力し、これ
ら２つの電圧の検出結果を出力する判定回路と、前記ｎ個のスイッチトランジスタのそれぞれに電圧を供
給するレギュレータ電源と、前記レギュレータ電源から該レギュレータ電源が接地さ
れているグランドまでの間に、グランド、その抵抗値が
ＲＢである第１の抵抗、その抵抗値がＲである第２の抵
抗から第ｎの抵抗までのｎ−１個の抵抗、その抵抗値が
ＲＡである第ｎ＋１の抵抗、レギュレータ電源、という
順序により直列に接続された抵抗群とを有し、前記その抵抗値がＲＢである第１の抵抗と、前記第１の
スイッチトランジスタと、前記判定回路とが直列に接続
され、ｋを２以上ｎ以下の任意の正の整数とし、前記その抵抗
値がＲＢである第１の抵抗と、前記その抵抗値がＲであ
る第２の抵抗から第ｋの抵抗までのｋ−１個の抵抗と、
前記第ｋのスイッチトランジスタと、前記判定回路とが
直列に接続されることにより、前記ｎ個のスイッチトランジスタのＯＮ、ＯＦＦ状態に
基づき、前記判定回路に印加される検出電圧を制御し
て、前記判定回路が検出結果を出力することを特徴とす
る電圧検出装置。
【請求項２】前記スピードネック回路は、前記セルフテストの期待値を格納する第１のレジスタ
と、前記セルフテストの測定結果を格納する第２のレジスタ
と、前記第１のレジスタに格納されたセルフテストの期待値
と、前記第２のレジスタに格納された測定結果とを比較
し、第１のレジスタに格納されたセルフテストの期待値
よりも、第２のレジスタに格納された測定結果の方が大
きい場合は、デジタル化された２値表現として１を判定
信号として出力し、前記第１のレジスタに格納されたセルフテスト期待値
と、前記第２のレジスタに格納された測定結果とを比較
し、第１のレジスタに格納されたセルフテストの期待値
よりも、第２のレジスタに格納された測定結果の方が小
さい場合は、デジタル化された２値表現として０を判定
信号として出力する比較器とを有することを特徴とする
請求項１記載の電圧検出装置。
【請求項３】リセット信号を受けて、セルフテストの
プログラム実行命令をＲＯＭに出力すると共に、ｍを１
以上ｎ以下の任意の正の整数として、スピードネック回
路が第ｍ回目のセルフテストを行う際に、出力する第１
のテスト受付信号から第ｎのテスト受付信号までのｎ個
のテスト受付信号の内、第ｍのテスト受付信号をデジタ
ル化された２値表現において１とし、その他のテスト受
付信号をデジタル化された２値表現において０として出
力するテスト受付回路と、前記テスト受付回路から指示されたプログラム実行命令
に応じて、それぞれが異なる測定電圧により行われるｎ
回のセルフテストを実行させるプログラムを格納してお
くＲＯＭと、前記ＲＯＭに格納されたプログラムに基づき、それぞれ
が異なる測定電圧により行われるｎ回のセルフテストを
実行し、判定信号を出力するスピードネック回路と、前記テスト受付回路から出力された第１のテスト受付信
号から第ｎのテスト受付信号までのｎ個のテスト受付信
号をそれぞれ入力すると共に、前記スピードネック回路
から出力された判定信号を入力する第１のＮＡＮＤ回路
から第ｎのＮＡＮＤ回路までのｎ個のＮＡＮＤ回路と、前記ｎ個のＮＡＮＤ回路から出力されたそれぞれのＮＡ
ＮＤ出力をゲート信号として入力する第１のスイッチト
ランジスタから第ｎのスイッチトランジスタまでのｎ個
のスイッチトランジスタと、前記ｎ個のスイッチトランジスタに電圧を供給する、第
１のレギュレータ電源及び第２のレギュレータ電源の２
つの電源と、前記第１のレギュレータ電源から該第１のレギュレータ
電源が接地されているグランドまでの間に、第１のレギ
ュレータ電源、第１の抵抗から第ｎ＋２の抵抗までのｎ
＋２個の抵抗、グランド、という順序により直列に接続
された抵抗群と、前記第ｎ＋１の抵抗と第ｎ＋２の抵抗との間の電圧を検
出電圧として入力し、電池電圧を入力し、この入力した
２つの電圧を比較して検出することにより検出結果を出
力する判定回路とを有し、ｋを１以上ｎ以下の任意の正の整数として、前記第１の
レギュレータ電源と、第１の抵抗から第ｋの抵抗までの
ｋ個の抵抗と、第ｋのスイッチトランジスタと、前記第
２のレギュレータ電源とが直列に接続されることによ
り、前記ｎ個のスイッチトランジスタのＯＮ、ＯＦＦ状態に
基づき、前記判定回路に印加される検出電圧を制御し
て、前記判定回路が検出結果を出力することを特徴とす
る電圧検出装置。
【請求項４】前記スピードネック回路は、前記セルフテストの期待値を格納する第１のレジスタ
と、前記セルフテストの測定結果を格納する第２のレジスタ
と、前記第１のレジスタに格納されたセルフテストの期待値
と、前記第２のレジスタに格納された測定結果とを比較
し、第１のレジスタに格納されたセルフテストの期待値
よりも、第２のレジスタに格納された測定結果の方が大
きい場合は、デジタル化された２値表現として１を判定
信号として出力し、前記第１のレジスタに格納されたセルフテスト期待値
と、前記第２のレジスタに格納された測定結果とを比較
し、第１のレジスタに格納されたセルフテストの期待値
よりも、第２のレジスタに格納された測定結果の方が小
さい場合は、デジタル化された２値表現として０を判定
信号として出力する比較器とを有することを特徴とする
請求項３記載の電圧検出装置。