JPH11355516A - Image reader - Google Patents

Image reader

Info

Publication number
JPH11355516A
JPH11355516A JP10163687A JP16368798A JPH11355516A JP H11355516 A JPH11355516 A JP H11355516A JP 10163687 A JP10163687 A JP 10163687A JP 16368798 A JP16368798 A JP 16368798A JP H11355516 A JPH11355516 A JP H11355516A
Authority
JP
Japan
Prior art keywords
sample
image reading
hold
signal
pixel density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10163687A
Other languages
Japanese (ja)
Inventor
Akira Ota
章 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10163687A priority Critical patent/JPH11355516A/en
Publication of JPH11355516A publication Critical patent/JPH11355516A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an image reader with which there is no degradation in the information quantity and the sensitivity even when pixel density conversion is performed but the sensitivity is improved in the case of reduction in size (pixel density is made coarse) rather than the case of no density conversion. SOLUTION: This device is provided with an LED array 3 for illuminating an original, a rod lens array 5 for condensing reflected light or transmitted light from the original, a photoelectric converting element 6 for converting the condensed optical information to an electrical signal, and a pixel density converting circuit 101 for outputting a pixel density converted signal by adding the output values of arbitrary continuous plural pixels from the photoelectric conversion element 6 based on parameter data inputted from the outside. Thus, the pixel density is converted while suppressing the degradation in information quantity to a minimum, at the same time, output sensitivity is improved and an S/N can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、新しい画素密度
変換技術をもった1次元ラインセンサを用いた画像読取
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading apparatus using a one-dimensional line sensor having a new pixel density conversion technique.

【0002】[0002]

【従来の技術】従来の画像読取装置について図面を参照
しながら説明する。図10は、従来の画像読取装置(密
着イメージセンサ)の構成を示す図である。また、図1
1は、図10の従来の画像読取装置の断面構造を示す図
である。
2. Description of the Related Art A conventional image reading apparatus will be described with reference to the drawings. FIG. 10 is a diagram showing a configuration of a conventional image reading device (contact image sensor). FIG.
FIG. 1 is a diagram showing a cross-sectional structure of the conventional image reading apparatus of FIG.

【0003】図10及び図11において、1は原稿8の
位置を決定する透明板、2は読取幅にわたって基板上に
実装され、LEDアレイ(光源)3を構成するLEDチ
ップ(発光素子)、4は各々の部品を保持する筐体、5
は原稿8からの反射光を基板7上に実装された光電変換
素子6まで導くロッドレンズアレイ(光学系)である。
なお、光電変換素子6は、3456個のセンサ(チッ
プ)とシフトレジスタとアナログスイッチとからなる。
[0003] In FIGS. 10 and 11, reference numeral 1 denotes a transparent plate for determining the position of a document 8, 2 denotes an LED chip (light emitting element) mounted on a substrate over a reading width and constituting an LED array (light source) 3 Is a housing for holding each component, 5
Is a rod lens array (optical system) for guiding the reflected light from the original 8 to the photoelectric conversion element 6 mounted on the substrate 7.
The photoelectric conversion element 6 includes 3456 sensors (chips), a shift register, and an analog switch.

【0004】また、同図において、9は光電変換素子6
からのアナログ出力をデジタル信号に変換するA/Dコ
ンバータ、10はデジタル画像処理ICである。さら
に、11及び12はLEDアレイ3の電源端子
(VLED、GLED)、13及び14は画像読取装置の電源
端子(VDD、GND)、15及び16は光電変換素子6
の制御端子(SI、CLK)、19は光電変換素子6の
出力端子(SIG)、17はA/Dコンバータ9のクロ
ック(ADCK)、18はデジタル画像処理IC10の
出力の2値情報である。
In FIG. 1, reference numeral 9 denotes a photoelectric conversion element 6;
An analog-to-digital (A / D) converter for converting an analog output from a digital signal into a digital signal is a digital image processing IC. Further, 11 and 12 are power terminals (V LED , G LED ) of the LED array 3, 13 and 14 are power terminals (V DD , GND) of the image reading device, and 15 and 16 are photoelectric conversion elements 6.
Are control terminals (SI, CLK), 19 is an output terminal (SIG) of the photoelectric conversion element 6, 17 is a clock (ADCK) of the A / D converter 9, and 18 is binary information of the output of the digital image processing IC 10.

【0005】つぎに、前述した従来の画像読取装置の動
作について図面を参照しながら説明する。図12は、従
来の画像読取装置の動作を示すタイミングチャートであ
る。
Next, the operation of the above-described conventional image reading apparatus will be described with reference to the drawings. FIG. 12 is a timing chart showing the operation of the conventional image reading apparatus.

【0006】LEDアレイ(光源)3により照明された
原稿8からの反射光情報は、ロッドレンズアレイ(光学
系)5によって光電変換素子6上に集光される。この光
電変換素子6は、入力光にほぼ比例したアナログ出力を
制御端子15及び16からの制御信号(SI)及び(C
LK)に同期して出力する。
The reflected light information from the original 8 illuminated by the LED array (light source) 3 is collected on the photoelectric conversion element 6 by the rod lens array (optical system) 5. The photoelectric conversion element 6 outputs an analog output substantially proportional to the input light to the control signals (SI) and (C) from the control terminals 15 and 16.
LK) and output.

【0007】さて、主走査方向に縮小する必要が生じた
場合、あるいは読み取り幅に含まれる光電変換素子出力
数を減らす必要が生じた場合、従来は単純に画素を間引
きする手法が採られた。
[0007] When it is necessary to reduce the size in the main scanning direction or when it becomes necessary to reduce the number of outputs of the photoelectric conversion elements included in the reading width, conventionally, a technique of simply thinning out pixels has been adopted.

【0008】図12では、画素密度400dpi−A4
サイズの画像読取装置において、1/2に縮小する(あ
るいは画素密度を200dpiに変換すると言い換えて
もよい)場合の例を示す。すなわち、A/Dコンバータ
9に入力するクロックADCKの周波数を、画素クロッ
ク(CLK)の半分にすることにより、1画素おき(偶
数画素)の画素情報をサンプリングするものである。縮
小あるいは間引きをしない場合には、クロックADCK
の周波数は画素クロックCLKのそれと同一であること
は言うまでもない。またより一般的に、この縮小率を任
意に設定できる手法が特開平6−205200号公報に
提案されている。
In FIG. 12, a pixel density of 400 dpi-A4
An example of a case where the size of the image reading apparatus is reduced to 1/2 (or the pixel density may be converted to 200 dpi) will be described. That is, the frequency of the clock ADCK input to the A / D converter 9 is set to half of the pixel clock (CLK), thereby sampling pixel information of every other pixel (even pixel). When not reducing or thinning, the clock ADCK
Is the same as that of the pixel clock CLK. More generally, a method capable of arbitrarily setting the reduction ratio is proposed in Japanese Patent Laid-Open No. Hei 6-205200.

【0009】[0009]

【発明が解決しようとする課題】上述したような従来の
画像読取装置では、間引きする際、サンプリングされな
い画素情報は完全に欠落してしまうという問題点があっ
た。
In the conventional image reading apparatus as described above, there is a problem that pixel information which is not sampled is completely lost when thinning is performed.

【0010】例えば、図12の例(1/2の間引き)で
は奇数画素の情報は欠落している。間引きの結果、20
0dpi−A4の画像読取装置と同一の画素密度となる
が、fill−ratio(読取ライン長(この例の場
合A4、216mm)に対する画素の主走査寸法の合計
の割合)は著しく小さくなる。例えば、もともとの40
0dpiの画素が50μmm角であるとすると、間引き
なしで使用する場合のfill−ratioは(0.0
5*3456)/216=80%であるのに対し、1/
2の間引き使用の場合のfill−ratioは(0.
05*1728)/216=40%と半減してしまう。
For example, in the example of FIG. 12 (1/2 thinning-out), information of odd-numbered pixels is missing. As a result of thinning, 20
Although the pixel density is the same as that of the image reading apparatus of 0 dpi-A4, the fill-ratio (the ratio of the sum of the main scanning dimensions of the pixels to the reading line length (A4, 216 mm in this example)) becomes significantly smaller. For example, the original 40
Assuming that the pixels of 0 dpi are 50 μm square, the fill-ratio when used without thinning is (0.0
5 * 3456) / 216 = 80%, whereas 1 /
The fill-ratio in the case of using the thinning of (2) is (0.
05 * 1728) / 216 = 40%.

【0011】もともと200dpiとして作り込まれた
画像読取装置の画素を85μmとすると、A4サイズの
場合のfill−ratioは(0.085*172
8)/216=68%となり、400dpiの間引き使
用の場合、特にfill−ratioが小さくなること
は明らかである。fill−ratioが小さくなると
いうことは、それだけ情報量が少なくなると共に、それ
だけ感度(S/N)が小さくなることを意味する。
Assuming that the pixel of the image reading apparatus originally formed at 200 dpi is 85 μm, the fill-ratio in the case of A4 size is (0.085 * 172).
8) / 216 = 68%, and it is apparent that the fill-ratio is particularly reduced in the case of thinning use of 400 dpi. A smaller fill-ratio means a smaller amount of information and a correspondingly smaller sensitivity (S / N).

【0012】さらに、一般に光電変換素子6は画素毎の
感度ばらつきを持ち、その結果、例えばA4幅の中で、
ある出力分布(偏差)を持つことになる。上記の図12
の場合、偶数画素の一つが大きな感度ばらつきを持って
いた場合、間引き後もその一つの画素の偏差が残り、読
取性能の劣化を招くことになる。
Further, the photoelectric conversion element 6 generally has a sensitivity variation for each pixel. As a result, for example, within the A4 width,
It has a certain output distribution (deviation). FIG. 12 above
In the case of (1), if one of the even-numbered pixels has a large sensitivity variation, the deviation of the one pixel remains even after thinning-out, resulting in deterioration of the reading performance.

【0013】この発明は、前述した問題点を解決するた
めになされたもので、画素密度変換を行っても情報量お
よび感度の劣化がなく、むしろ縮小した(画素密度を粗
くした)場合に、密度変換しない場合よりも感度が向上
する画像読取装置を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. Even when the pixel density conversion is performed, the information amount and the sensitivity do not deteriorate. It is an object of the present invention to obtain an image reading apparatus having higher sensitivity than the case where no density conversion is performed.

【0014】さらに、画素毎の感度ばらつきの影響を小
さくすることによって、隣接画素間の出力偏差あるいは
読取幅全体の出力偏差が小さい画像読取装置を得ること
を目的とする。
It is still another object of the present invention to provide an image reading apparatus in which the influence of sensitivity variation for each pixel is reduced so that the output deviation between adjacent pixels or the output deviation over the entire reading width is small.

【0015】[0015]

【課題を解決するための手段】この発明に係る画像読取
装置は、被読取媒体を照明する光源と、前記被読取媒体
からの反射光もしくは透過光を集光する光学系と、集光
された光情報を電気信号に変換する光電変換素子と、外
部から入力されるパラメータデータに基づいて、前記光
電変換素子からの任意の連続する複数画素の出力値を加
算して画素密度変換された信号を出力する画素密度変換
回路とを備えたものである。
According to the present invention, there is provided an image reading apparatus comprising: a light source for illuminating a medium to be read; an optical system for collecting light reflected or transmitted from the medium to be read; A photoelectric conversion element that converts optical information into an electric signal, and based on parameter data input from the outside, add the output values of any continuous plurality of pixels from the photoelectric conversion element to obtain a signal that has been subjected to pixel density conversion. And a pixel density conversion circuit for outputting.

【0016】また、この発明に係る画像読取装置は、前
記画素密度変換回路が、前記光電変換素子からの出力信
号を、前記パラメータデータに基づき生成された第1の
サンプルホールド信号によりサンプリングする第1のサ
ンプルホールド回路と、前記第1のサンプルホールド回
路によりチャージされた電荷を、前記パラメータデータ
に基づき生成された電荷転送信号により1画素ずつ転送
して複数画素に亙り加算する積分器と、前記積分器によ
る積分電圧を、前記パラメータデータに基づき生成され
た第2のサンプルホールド信号によりサンプリングする
第2のサンプルホールド回路とを有するものである。
Further, in the image reading apparatus according to the present invention, the pixel density conversion circuit samples the output signal from the photoelectric conversion element using a first sample hold signal generated based on the parameter data. A sample-and-hold circuit, an integrator for transferring the charges charged by the first sample-and-hold circuit one pixel at a time by a charge transfer signal generated based on the parameter data, and adding the charge over a plurality of pixels; And a second sample-and-hold circuit for sampling the integrated voltage by the sampler using a second sample-and-hold signal generated based on the parameter data.

【0017】また、この発明に係る画像読取装置は、前
記画素密度変換回路が、前記光電変換素子からの出力信
号を、前記パラメータデータに基づき生成された第1の
サンプルホールド信号によりサンプリングする第1のサ
ンプルホールド回路と、前記第1のサンプルホールド回
路によりチャージされた電荷を、前記パラメータデータ
に基づき生成された電荷転送信号により複数画素まとめ
て転送して複数画素に亙り加算する積分器と、前記積分
器による積分電圧を、前記パラメータデータに基づき生
成された第2のサンプルホールド信号によりサンプリン
グする第2のサンプルホールド回路とを有するものであ
る。
Further, in the image reading apparatus according to the present invention, the pixel density conversion circuit samples the output signal from the photoelectric conversion element using a first sample hold signal generated based on the parameter data. A sample-and-hold circuit, an integrator that transfers the charges charged by the first sample-and-hold circuit collectively to a plurality of pixels by a charge transfer signal generated based on the parameter data, and adds the charges over a plurality of pixels. A second sample-and-hold circuit for sampling an integrated voltage by the integrator with a second sample-and-hold signal generated based on the parameter data.

【0018】また、この発明に係る画像読取装置は、前
記画素密度変換回路が、前記光電変換素子からの出力信
号を、前記パラメータデータに基づき生成された所定数
の画素毎の第1のサンプルホールド信号により画素毎に
サンプリングしてチャージする第1のサンプルホールド
回路と、前記第1のサンプルホールド回路により画素毎
にチャージされた電荷を、加算する加算器と、前記加算
器による加算電圧を、前記パラメータデータに基づき生
成された第2のサンプルホールド信号によりサンプリン
グする第2のサンプルホールド回路とを有するものであ
る。
Further, in the image reading apparatus according to the present invention, the pixel density conversion circuit converts the output signal from the photoelectric conversion element into a first sample hold signal for each of a predetermined number of pixels generated based on the parameter data. A first sample-and-hold circuit that samples and charges each pixel by a signal, an adder that adds the charge that is charged for each pixel by the first sample-and-hold circuit, and an addition voltage by the adder, And a second sample-and-hold circuit for sampling with a second sample-and-hold signal generated based on the parameter data.

【0019】また、この発明に係る画像読取装置は、前
記光電変換素子が、主走査方向へ直列接続された複数個
の光電変換素子チップをもち、前記画素密度変換回路
が、隣接する光電変換素子チップにまたがった複数画素
出力を加算して出力するものである。
Further, in the image reading apparatus according to the present invention, the photoelectric conversion element has a plurality of photoelectric conversion element chips connected in series in the main scanning direction, and the pixel density conversion circuit is connected to an adjacent photoelectric conversion element. This is to add and output a plurality of pixel outputs over a chip.

【0020】また、この発明に係る画像読取装置は、前
記光学系が、主走査方向に直列接続された読取幅よりも
短い複数本の集光レンズをもつものである。
Further, in the image reading apparatus according to the present invention, the optical system has a plurality of condensing lenses shorter than the reading width connected in series in the main scanning direction.

【0021】さらに、この発明に係る画像読取装置は、
前記集光レンズを、正立等倍結像可能なロッドレンズア
レイとしたものである。
Further, the image reading apparatus according to the present invention is
The condensing lens is a rod lens array capable of forming an erect image at the same magnification.

【0022】[0022]

【発明の実施の形態】実施の形態1.この発明の実施の
形態1に係る画像読取装置について図面を参照しながら
説明する。図1は、この発明の実施の形態1に係る画像
読取装置の構成を示す図である。また、図2は、この発
明の実施の形態1に係る画像読取装置の画素密度変換回
路の詳細構成を示す図である。なお、各図中、同一符号
は同一又は相当部分を示す。また、画像読取装置の機械
的、光学的構造は図11に示す従来装置と同様である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 An image reading apparatus according to Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a configuration of an image reading apparatus according to Embodiment 1 of the present invention. FIG. 2 is a diagram showing a detailed configuration of a pixel density conversion circuit of the image reading device according to the first embodiment of the present invention. In the drawings, the same reference numerals indicate the same or corresponding parts. The mechanical and optical structure of the image reading apparatus is the same as that of the conventional apparatus shown in FIG.

【0023】図1において、2は読取幅にわたって基板
上に実装され、LEDアレイ(光源)3を構成するLE
Dチップ、5は原稿からの反射光を基板7上に実装され
た光電変換素子6まで導くロッドレンズアレイ(光学
系)、4は各々の部品を保持する筐体である。
In FIG. 1, reference numeral 2 denotes an LE mounted on a substrate over a reading width to constitute an LED array (light source) 3.
D chip 5 and rod lens array (optical system) 5 for guiding the reflected light from the document to photoelectric conversion element 6 mounted on substrate 7, and 4 a housing for holding each component.

【0024】また、同図において、11及び12はLE
Dアレイ(光源)3の電源端子(VLED、GLED)、13
及び14は画像読取装置の電源端子(VDD、GND)、
111はライン同期信号(SII)の入力端子、112
はシステムクロック(S−CLK)の入力端子、113
はパラメータデータの入力端子、19は画像(SIG)
の出力端子、114はデータクロック(D−CLK)の
出力端子である。
In the same figure, reference numerals 11 and 12 denote LEs.
D array (light source) 3 power supply terminals (V LED , G LED ), 13
And 14 are power terminals (V DD , GND) of the image reading device,
111 is an input terminal of a line synchronization signal (SII), 112
Is an input terminal of a system clock (S-CLK), 113
Is an input terminal for parameter data, 19 is an image (SIG)
Is an output terminal of the data clock (D-CLK).

【0025】さらに、同図において、101は画素密度
変換回路、102はデータセレクタ、103は分周ブロ
ックカウンタ、104はサンプルホールド信号発生器、
105は画像クロック発生器、106はクロックカウン
タ、107は同期回路、108は同期信号発生器であ
る。
Further, in the figure, 101 is a pixel density conversion circuit, 102 is a data selector, 103 is a frequency division block counter, 104 is a sample and hold signal generator,
Reference numeral 105 denotes an image clock generator, 106 denotes a clock counter, 107 denotes a synchronization circuit, and 108 denotes a synchronization signal generator.

【0026】図2において、201、202、203及
び204はオペアンプ、205、206及び207はキ
ャパシタ、208、209、210及び211はアナロ
グスイッチ、212及び213は抵抗である。
In FIG. 2, 201, 202, 203 and 204 are operational amplifiers, 205, 206 and 207 are capacitors, 208, 209, 210 and 211 are analog switches, and 212 and 213 are resistors.

【0027】つぎに、前述した実施の形態1に係る画像
読取装置の動作について図面を参照しながら説明する。
図3は、この発明の実施の形態1に係る画像読取装置の
動作を示すタイミングチャートである。
Next, the operation of the image reading apparatus according to the first embodiment will be described with reference to the drawings.
FIG. 3 is a timing chart showing the operation of the image reading apparatus according to Embodiment 1 of the present invention.

【0028】LEDアレイ(光源)3により照明された
原稿8からの反射光情報は、ロッドレンズアレイ(光学
系)5によって光電変換素子6上に集光される。この光
電変換素子6は、入力光にほぼ比例した図3(2)に示
すアナログのセンサ出力71を、図3(1)に示す制御
信号(画像クロック)72及び(ラインスタート信号)
73に同期して出力する。
The reflected light information from the document 8 illuminated by the LED array (light source) 3 is collected on the photoelectric conversion element 6 by the rod lens array (optical system) 5. The photoelectric conversion element 6 converts an analog sensor output 71 shown in FIG. 3 (2) which is almost proportional to the input light into a control signal (image clock) 72 and a (line start signal) shown in FIG. 3 (1).
Output in synchronization with 73.

【0029】さて、主走査方向に縮小する必要が生じた
場合、あるいは読取幅に含まれる光電変換素子出力数を
減らす必要が生じた場合、画素密度変換回路101は以
下のように動作する。
When it is necessary to reduce the size in the main scanning direction or when it is necessary to reduce the number of photoelectric conversion element outputs included in the reading width, the pixel density conversion circuit 101 operates as follows.

【0030】同期信号発生器108は入力端子111か
らのライン同期信号(SII)を受け、さらに同期回路
107において画像クロック発生器105により作られ
た画像クロック72と同期したラインスタート信号73
を発生する。
A synchronizing signal generator 108 receives a line synchronizing signal (SII) from an input terminal 111, and further has a line start signal 73 synchronized with the image clock 72 generated by the image clock generator 105 in the synchronizing circuit 107.
Occurs.

【0031】一方、クロックカウンタ106において
は、入力端子112からのシステムクロック信号(S−
CLK)を受けて、画像クロック発生器105を制御す
るとともに、サンプルホールド信号群74a〜74d、
及び画像データ19と同期したデータクロック(D−C
LK)を発生するサンプルホールド信号発生器104を
制御する。
On the other hand, in the clock counter 106, the system clock signal (S-
CLK), the image clock generator 105 is controlled, and the sample and hold signal groups 74a to 74d,
And a data clock (D-C) synchronized with the image data 19
LK) to control the sample and hold signal generator 104.

【0032】また一方、データセレクタ102は、入力
端子113からのパラメータデータを受けて、クロック
カウンタ106及びサンプルホールド信号発生器104
を制御する。
On the other hand, the data selector 102 receives the parameter data from the input terminal 113, and receives a clock counter 106 and a sample-and-hold signal generator 104.
Control.

【0033】次に、図2の画素密度変換回路101及び
図3のタイミングチャートについて説明する。
Next, the pixel density conversion circuit 101 of FIG. 2 and the timing chart of FIG. 3 will be described.

【0034】光電変換素子6から画素密度変換回路10
1へ入力されたアナログ信号(センサ出力)71(図3
(2))は、オペアンプ201、アナログスイッチ20
8、及びキャパシタ205によって構成されるサンプル
ホールド回路において、サンプルホールド信号74a
(図3(3))により、サンプルホールドされ、信号V
a(図3(4))を得る。
From the photoelectric conversion element 6 to the pixel density conversion circuit 10
The analog signal (sensor output) 71 (FIG. 3)
(2)) The operational amplifier 201 and the analog switch 20
8 and the capacitor 205, the sample hold signal 74a
(FIG. 3 (3)), the signal is sampled and held and the signal V
a (FIG. 3 (4)).

【0035】次に、アナログスイッチ209、オペアン
プ202、及びキャパシタ206で構成された積分器
が、電荷転送(サンプルホールド)信号74b(図3
(5))によって動作し、オペアンプ203、抵抗21
2及び抵抗213からなる反転増幅器を経て信号Vb
(図3(6))を得る。
Next, an integrator composed of the analog switch 209, the operational amplifier 202, and the capacitor 206 outputs a charge transfer (sample / hold) signal 74b (FIG. 3).
(5)), the operational amplifier 203 and the resistor 21
Signal Vb through an inverting amplifier consisting of
(FIG. 3 (6)) is obtained.

【0036】さらに、アナログスイッチ211、オペア
ンプ204及びキャパシタ207からなるサンプルホー
ルド回路がサンプルホールド信号74d(図3(7))
によって動作し、信号(SIG)Vc(図3(9))を
得る。
Further, a sample-and-hold circuit composed of the analog switch 211, the operational amplifier 204 and the capacitor 207 forms a sample-and-hold signal 74d (FIG. 3 (7)).
To obtain a signal (SIG) Vc (FIG. 3 (9)).

【0037】なお、アナログスイッチ210に入力され
る74cはリセット信号である。また、リセット信号7
4cもしくはサンプルホールド信号74dは、画像信号
Vc(SIG)と同期したデータクロック(D−CL
K)として出力される。
Incidentally, 74c inputted to the analog switch 210 is a reset signal. Also, the reset signal 7
4c or the sample hold signal 74d is a data clock (D-CL) synchronized with the image signal Vc (SIG).
K).

【0038】図3においては、最終的に得られる信号V
cの画素密度は、もとの画像信号71のそれの1/4と
なる例で示されている。得られた信号Vcの各々の画素
の信号レベルは、もとの画像信号71の4画素の合計
(積分)値となっており、1/4の密度変換と同時に、
4倍の感度向上が得られる。
In FIG. 3, the finally obtained signal V
The pixel density of c is shown as an example that is 4 of that of the original image signal 71. The signal level of each pixel of the obtained signal Vc is the sum (integral) value of four pixels of the original image signal 71, and at the same time as the 1/4 density conversion,
A four-fold improvement in sensitivity is obtained.

【0039】もちろん、この変換比率は、サンプルホー
ルド信号発生器104ならびにクロックカウンタ106
の構成を変えることにより、1/n(n:任意の正の整
数)にすることができることは言うまでもない。
Of course, this conversion ratio depends on the sample and hold signal generator 104 and the clock counter 106.
It is needless to say that 1 / n (n: any positive integer) can be obtained by changing the configuration of

【0040】さらに、nが変化した場合でも最終出力
(Vc)をほぼ一定に保つには、キャパシタ205の容
量C205とキャパシタ206の容量C206との比を、次の
関係を満たすように、どちらかの容量を可変できるよう
に構成すれば便利である。C206/C205=n
Further, in order to keep the final output (Vc) substantially constant even when n changes, the ratio between the capacitance C 205 of the capacitor 205 and the capacitance C 206 of the capacitor 206 must satisfy the following relationship. It is convenient if either of the capacities is made variable. C 206 / C 205 = n

【0041】また、抵抗212と抵抗213の抵抗比を
選択することで、オペアンプ203の利得を可変するこ
とでも同様の効果が得られる。さらにまた、最終出力
(Vc)が入力71と極性が反転しても良い場合には、
上記の反転増幅器は不要であることは言うまでもない。
Also, by selecting the resistance ratio between the resistor 212 and the resistor 213, the same effect can be obtained by varying the gain of the operational amplifier 203. Furthermore, when the polarity of the final output (Vc) may be inverted from that of the input 71,
Needless to say, the above-mentioned inverting amplifier is unnecessary.

【0042】実施の形態2.この発明の実施の形態2に
係る画像読取装置について図面を参照しながら説明す
る。図4は、この発明の実施の形態2に係る画像読取装
置の画素密度変換回路の詳細構成を示す図である。ま
た、図5は、この発明の実施の形態2に係る画像読取装
置の動作を示すタイミングチャートである。なお、他の
構成は実施の形態1と同様である。
Embodiment 2 Embodiment 2 An image reading apparatus according to Embodiment 2 of the present invention will be described with reference to the drawings. FIG. 4 is a diagram showing a detailed configuration of a pixel density conversion circuit of an image reading apparatus according to Embodiment 2 of the present invention. FIG. 5 is a timing chart showing the operation of the image reading apparatus according to Embodiment 2 of the present invention. Other configurations are the same as those in the first embodiment.

【0043】上記の実施の形態1では、初段のサンプル
ホールド回路のキャパシタ205に蓄積された電荷を、
転送信号74bによって1画素ずつ次段の積分器へ転送
したが、本実施の形態2では、複数画素の信号をまとめ
て(図では4画素分ずつ)転送しているのが特徴であ
る。
In the first embodiment, the electric charge stored in the capacitor 205 of the first stage sample and hold circuit is
Although the pixels are transferred to the next integrator one by one by the transfer signal 74b, the second embodiment is characterized in that the signals of a plurality of pixels are transferred collectively (in each case, four pixels).

【0044】積分器のアナログスイッチ209は、図5
(3)及び(5)に示すように、サンプルホールド信号
74bにより複数画素分だけ閉じられているので、初段
のサンプルホールド回路のサンプルホールド信号74a
とタイミングが重なり、実施の形態1の図2では必要が
なかったオペアンプ214を挿入している。
The analog switch 209 of the integrator is shown in FIG.
As shown in (3) and (5), since the sample and hold signal 74b is closed by a plurality of pixels, the sample and hold signal 74a of the first stage sample and hold circuit is closed.
In this case, the operational amplifier 214 that is unnecessary in FIG. 2 of the first embodiment is inserted.

【0045】このように本実施の形態2では、信号Va
のサンプリング区間(サンプルホールド信号74bのハ
イレベル区間)の電荷をも積分器へ転送しているため、
精度が落ちる欠点があるが、サンプルホールド信号74
bをリセット信号74cの反転信号として得られ、か
つ、サンプルホールド信号74aの分周クロックとして
容易に得られる利点がある。
As described above, in the second embodiment, the signal Va
Is also transferred to the integrator in the sampling period (the high-level period of the sample-and-hold signal 74b).
Although there is a disadvantage that the accuracy is reduced, the sample and hold signal 74
There is an advantage that b can be obtained as an inverted signal of the reset signal 74c and can be easily obtained as a divided clock of the sample and hold signal 74a.

【0046】さらに、nが変化した場合でも最終出力V
cをほぼ一定に保つには、キャパシタ205の容量C
205とキャパシタ206の容量C206との比、あるいは抵
抗212と抵抗213の抵抗比を選択することで可能で
あることは上記の実施の形態1で説明した通りである。
さらにまた、最終出力Vcが入力71と極性が反転して
も良い場合には、上記の反転増幅器は不要であることは
言うまでもない。
Further, even when n changes, the final output V
To keep c substantially constant, the capacitance C of the capacitor 205
As described in the first embodiment, it is possible to select the ratio between 205 and the capacitance C 206 of the capacitor 206 or the resistance ratio between the resistor 212 and the resistor 213.
Further, when the polarity of the final output Vc is inverted from that of the input 71, the inverting amplifier is not required.

【0047】実施の形態3.この発明の実施の形態3に
係る画像読取装置について図面を参照しながら説明す
る。図6は、この発明の実施の形態3に係る画像読取装
置の画素密度変換回路の詳細構成を示す図である。ま
た、図7は、この発明の実施の形態3に係る画像読取装
置の動作を示すタイミングチャートである。なお、他の
構成は実施の形態1と同様である。
Embodiment 3 Embodiment 3 An image reading apparatus according to Embodiment 3 of the present invention will be described with reference to the drawings. FIG. 6 is a diagram showing a detailed configuration of a pixel density conversion circuit of an image reading device according to Embodiment 3 of the present invention. FIG. 7 is a timing chart showing the operation of the image reading apparatus according to Embodiment 3 of the present invention. Other configurations are the same as those in the first embodiment.

【0048】上記の実施の形態1及び2では、初段のサ
ンプルホールド回路でサンプルホールドされた電荷を別
の転送信号により積分器へ転送する例を示したが、本実
施の形態3では、上記転送および積分器を廃止し、後述
する加算器で置き換えている。
In the first and second embodiments, an example has been described in which the charge sampled and held by the first-stage sample-hold circuit is transferred to the integrator by another transfer signal. In the third embodiment, the transfer is performed. The integrator and the integrator are abolished and replaced by an adder described later.

【0049】すなわち、初段のバッファオペアンプ20
1に続いて、4系列のアナログスイッチ208−1〜2
08−4、オペアンプ215−1〜215−4、及びキ
ャパシタ205−1〜205−4からなる4系列のサン
プルホールド回路が4系列のサンプルホールド信号74
a−1〜74a−4により動作した結果、信号Va〜V
dを得る。
That is, the first-stage buffer operational amplifier 20
Subsequent to 1, analog switches 208-1 to 208-2 of four systems
08-4, operational amplifiers 215-1 to 215-4, and capacitors 205-1 to 205-4, a four-series sample-hold circuit 74
a-1 to 74a-4, the signals Va to V
Obtain d.

【0050】さらに、オペアンプ217、抵抗216−
1〜216−4及び抵抗218からなる加算器を経て、
信号Ve(極小反転)を得る。
Further, an operational amplifier 217, a resistor 216 and
Through an adder consisting of 1-216-4 and a resistor 218,
The signal Ve (minimal inversion) is obtained.

【0051】さらに、アナログスイッチ211、オペア
ンプ204及びキャパシタ207からなるサンプルホー
ルド回路がサンプルホールド信号74dにより動作し、
オペアンプ203、抵抗212及び抵抗213からなる
反転増幅器を経て信号Vfを得る。
Further, a sample and hold circuit comprising the analog switch 211, the operational amplifier 204 and the capacitor 207 operates according to the sample and hold signal 74d,
The signal Vf is obtained through an inverting amplifier including an operational amplifier 203, a resistor 212, and a resistor 213.

【0052】得られた信号Vfの各々の画素の信号レベ
ルは、もとの画像信号71の4画素の合計(積分)値と
なっており、1/4の密度変換と同時に、4倍の感度向
上が得られる。
The signal level of each pixel of the obtained signal Vf is the total (integral) value of the four pixels of the original image signal 71, and the sensitivity is increased four times at the same time as the 1/4 density conversion. An improvement is obtained.

【0053】もちろん、この変換比率は、サンプルホー
ルド発生器104ならびにクロックカウンタ106の構
成を変えることにより1/n(n:任意の正の整数)に
することができることは言うまでもない。
Of course, this conversion ratio can be made 1 / n (n: any positive integer) by changing the configuration of the sample hold generator 104 and the clock counter 106.

【0054】さらに、nが変化した場合でも最終出力V
fをほぼ一定に保つには、抵抗216の抵抗値R
216(抵抗216−1〜216−4の合成抵抗)と抵抗
218の抵抗値R218との比を、 R216/R218=n になるように、どちらかの抵抗値を可変できるように構
成すれば便利である。
Furthermore, even when n changes, the final output V
To keep f substantially constant, the resistance R
216 (the combined resistance of the resistors 216-1 to 216-4) and the resistance R 218 of the resistor 218, so that either one of the resistances can be varied so that R 216 / R 218 = n. It would be convenient.

【0055】また、抵抗212と抵抗213の抵抗比を
選択することで、オペアンプ203の利得を可変するこ
とでも同様の効果が得られる。さらにまた、最終出力V
fが入力71と極性が反転しても良い場合には、上記の
反転増幅器は不要であることは言うまでもない。
Also, by selecting the resistance ratio between the resistor 212 and the resistor 213, the same effect can be obtained by varying the gain of the operational amplifier 203. Furthermore, the final output V
If the polarity of f can be inverted from that of the input 71, the inverting amplifier is not required.

【0056】実施の形態4.この発明の実施の形態4に
係る画像読取装置について図面を参照しながら説明す
る。図8は、この発明の実施の形態4に係る画像読取装
置の動作を示すタイミングチャートである。なお、構成
は各実施の形態と同様である。
Embodiment 4 Embodiment 4 An image reading apparatus according to Embodiment 4 of the present invention will be described with reference to the drawings. FIG. 8 is a timing chart showing the operation of the image reading apparatus according to Embodiment 4 of the present invention. The configuration is the same as in each embodiment.

【0057】この実施の形態4に係る画素密度変換回路
は、図2を流用して説明する。一般に、画像読取装置
(密着イメージセンサ)は、数十ないし数百の画素を持
つ光電変換素子チップを複数個直線上に実装して必要な
読取幅に対応するが、各々のチップ毎に感度等の特性が
ばらつくのが一般的である。
The pixel density conversion circuit according to the fourth embodiment will be described with reference to FIG. In general, an image reading device (contact image sensor) corresponds to a required reading width by mounting a plurality of photoelectric conversion element chips having several tens to several hundreds of pixels on a straight line. Generally varies.

【0058】図8では画素密度変換回路101への入力
信号71として、1チップ当たり128画素の光電変換
素子を持つ、第n番目と第(n+1)番目のチップの境
界部分を描いている。
FIG. 8 shows a boundary portion between the nth and (n + 1) th chips having 128 pixels of photoelectric conversion elements per chip as an input signal 71 to the pixel density conversion circuit 101.

【0059】そして、この隣接するチップの感度が大き
く異なる場合を想定し、第(n+1)番目のチップの感
度に比べ第n番目のチップのそれが大きい場合について
説明する。
Then, assuming a case where the sensitivities of the adjacent chips are largely different, a case where the sensitivity of the n-th chip is higher than that of the (n + 1) -th chip will be described.

【0060】また、密度変換率は1/2とし、積分区間
がちょうど隣接するチップ間にまたがるように設定して
いる。積分(加算)区間をこのように設定することで、
隣接チップの境界部における密度変換後の出力Vcの変
化がもとの入力波形(71)の変化に比べゆるやかにな
っている。つまり、境界部で発生する隣接画素の出力偏
差を小さくすることができる。
The density conversion rate is set to 1/2, and the integration interval is set so as to extend between adjacent chips. By setting the integration (addition) section in this way,
The change in the output Vc after the density conversion at the boundary between adjacent chips is more gradual than the change in the original input waveform (71). That is, it is possible to reduce the output deviation of adjacent pixels generated at the boundary.

【0061】さらに、2画素分の出力値を加算すること
によって、出力感度をほぼ2倍に向上することができ
る。なお、画素密度変換回路として図2の他、図4、図
6のいずれでもほぼ同等の効果が得られることは言うま
でもない。
Further, the output sensitivity can be almost doubled by adding the output values of two pixels. It goes without saying that substantially the same effect can be obtained in any of FIGS. 4 and 6 as the pixel density conversion circuit in addition to FIG.

【0062】実施の形態5.この発明の実施の形態5に
係る画像読取装置について図面を参照しながら説明す
る。図9は、この発明の実施の形態5に係る画像読取装
置の構成を示す図である。
Embodiment 5 Embodiment 5 An image reading apparatus according to Embodiment 5 of the present invention will be described with reference to the drawings. FIG. 9 is a diagram showing a configuration of an image reading apparatus according to Embodiment 5 of the present invention.

【0063】この実施の形態5に係る画像読取装置は、
読取幅がA3サイズ以上(例えば、A0サイズ)である
が、光学系として、短尺(例えば、A4サイズ程度)の
ロッドレンズアレイを複数本(図9の例では4本:5−
1〜5−4)を一列に接続して構成されている。
The image reading apparatus according to the fifth embodiment has
Although the reading width is equal to or larger than the A3 size (for example, A0 size), a plurality of short (for example, about A4 size) rod lens arrays (four in the example of FIG.
1 to 5-4) are connected in a line.

【0064】さて、ロッドレンズアレイ5−1〜5−4
を直列に接続して使用する場合、その接続境界部におけ
るロッドレンズアレイの接続位置精度を境界部以外と同
等なレベルに確保することが難しく、結果として、境界
部に対応した部分の出力偏差が悪化する。しかし、図9
のような画素密度変換回路を用いることによって、上記
の実施の形態4で述べた原理で出力偏差を小さくするこ
とができるとともに、出力感度を向上させることができ
る。なお、画素密度変換回路として、図2、図4、図6
のいずれでもほぼ同等の効果が得られることは言うまで
もない。
Now, the rod lens arrays 5-1 to 5-4
Are used in series, it is difficult to ensure that the connection position accuracy of the rod lens array at the connection boundary is at the same level as at the boundary, and as a result, the output deviation of the portion corresponding to the boundary is reduced. Getting worse. However, FIG.
By using such a pixel density conversion circuit, the output deviation can be reduced according to the principle described in the fourth embodiment, and the output sensitivity can be improved. 2, 4 and 6 as the pixel density conversion circuit.
It goes without saying that almost the same effect can be obtained by any of the above.

【0065】以上の各実施の形態で、光源はLEDアレ
イを用いた例を示したが、他の同等の手段、例えば蛍光
灯等のランプ光源で代用してもよい。
In each of the above embodiments, an example in which an LED array is used as a light source has been described. However, other equivalent means, for example, a lamp light source such as a fluorescent lamp may be used instead.

【0066】この発明の各実施の形態に係る画像読取装
置は、画素密度変換の手段として、光電変換素子の出力
後に、スイッチドキャパシタフィルタ回路あるいは、加
算回路、あるいは積分回路を設けることにより、複数画
素の出力の合計(積分)値を出力できるようにしたもの
である。また、外部から入力されるパラメータデータに
よって、上記積分する画素数を可変することができ、結
果として縮小率(密度変換係数)を可変できるようにし
たものである。また同じく、外部から入力されるパラメ
ータデータによって、上記積分する画素のアドレスを指
定できるようにしたものである。
The image reading apparatus according to each of the embodiments of the present invention is provided with a switched capacitor filter circuit, an adding circuit, or an integrating circuit as a means for converting pixel density after outputting a photoelectric conversion element. A total (integral) value of the output of the pixel can be output. Further, the number of pixels to be integrated can be changed by parameter data input from the outside, and as a result, the reduction ratio (density conversion coefficient) can be changed. Similarly, the address of the pixel to be integrated can be designated by parameter data input from the outside.

【0067】この発明の各実施の形態によれば、情報量
の劣化を最小限に抑えつつ画素密度変換すると同時に、
出力感度が上がり、S/Nが向上するとともに、画素単
位あるいはチップ単位で発生する出力偏差を平均化する
ことにより、出力偏差を小さくすることができ、再現性
のよい画像読取装置を得ることができる。出力感度が向
上することによって、読取速度が一定の場合、光源光量
を小さくでき、コストを下げることが可能となる一方、
光源光量が一定の場合、同じコストで読取速度を上げる
ことができる。
According to each embodiment of the present invention, the pixel density conversion is performed while minimizing the deterioration of the information amount.
The output sensitivity is increased, the S / N ratio is improved, and the output deviation generated in pixel units or chip units is averaged, whereby the output deviation can be reduced, and an image reading apparatus with good reproducibility can be obtained. it can. By improving the output sensitivity, when the reading speed is constant, the light source light amount can be reduced, and the cost can be reduced.
When the light source light amount is constant, the reading speed can be increased at the same cost.

【0068】[0068]

【発明の効果】この発明に係る画像読取装置は、以上説
明したとおり、被読取媒体を照明する光源と、前記被読
取媒体からの反射光もしくは透過光を集光する光学系
と、集光された光情報を電気信号に変換する光電変換素
子と、外部から入力されるパラメータデータに基づい
て、前記光電変換素子からの任意の連続する複数画素の
出力値を加算して画素密度変換された信号を出力する画
素密度変換回路とを備えたので、情報量の劣化を最小限
に抑えつつ画素密度変換すると同時に、出力感度が上が
り、S/Nを向上することができるという効果を奏す
る。
As described above, the image reading apparatus according to the present invention comprises: a light source for illuminating a medium to be read; an optical system for collecting light reflected or transmitted from the medium to be read; A photoelectric conversion element for converting the converted optical information into an electric signal, and a pixel density converted signal obtained by adding output values of arbitrary continuous pixels from the photoelectric conversion element based on parameter data input from the outside. Is provided, the pixel density conversion is performed while minimizing the deterioration of the information amount, and at the same time, the output sensitivity is increased and the S / N can be improved.

【0069】また、この発明に係る画像読取装置は、以
上説明したとおり、前記画素密度変換回路が、前記光電
変換素子からの出力信号を、前記パラメータデータに基
づき生成された第1のサンプルホールド信号によりサン
プリングする第1のサンプルホールド回路と、前記第1
のサンプルホールド回路によりチャージされた電荷を、
前記パラメータデータに基づき生成された電荷転送信号
により1画素ずつ転送して複数画素に亙り加算する積分
器と、前記積分器による積分電圧を、前記パラメータデ
ータに基づき生成された第2のサンプルホールド信号に
よりサンプリングする第2のサンプルホールド回路とを
有するので、情報量の劣化を最小限に抑えつつ画素密度
変換すると同時に、出力感度が上がり、S/Nを向上す
ることができるという効果を奏する。
As described above, in the image reading apparatus according to the present invention, the pixel density conversion circuit converts the output signal from the photoelectric conversion element into the first sample hold signal generated based on the parameter data. A first sample and hold circuit for sampling by
The charge charged by the sample and hold circuit of
An integrator that transfers one pixel at a time by a charge transfer signal generated based on the parameter data and adds over a plurality of pixels; and a second sample and hold signal generated based on the parameter data by integrating the integrator. And the second sample-and-hold circuit, which performs sampling by the method described above, has an effect that the pixel density conversion can be performed while minimizing the deterioration of the information amount, the output sensitivity can be increased, and the S / N can be improved.

【0070】また、この発明に係る画像読取装置は、以
上説明したとおり、前記画素密度変換回路が、前記光電
変換素子からの出力信号を、前記パラメータデータに基
づき生成された第1のサンプルホールド信号によりサン
プリングする第1のサンプルホールド回路と、前記第1
のサンプルホールド回路によりチャージされた電荷を、
前記パラメータデータに基づき生成された電荷転送信号
により複数画素まとめて転送して複数画素に亙り加算す
る積分器と、前記積分器による積分電圧を、前記パラメ
ータデータに基づき生成された第2のサンプルホールド
信号によりサンプリングする第2のサンプルホールド回
路とを有するので、情報量の劣化を最小限に抑えつつ画
素密度変換すると同時に、出力感度が上がり、S/Nを
向上することができるという効果を奏する。
Further, as described above, in the image reading apparatus according to the present invention, the pixel density conversion circuit converts the output signal from the photoelectric conversion element into the first sample hold signal generated based on the parameter data. A first sample and hold circuit for sampling by
The charge charged by the sample and hold circuit of
An integrator that collectively transfers a plurality of pixels based on the charge transfer signal generated based on the parameter data and adds over a plurality of pixels; and a second sample hold generated based on the parameter data by an integrated voltage generated by the integrator. Since the second sample-and-hold circuit for sampling with a signal is provided, it is possible to convert the pixel density while minimizing the deterioration of the information amount, and at the same time, to increase the output sensitivity and improve the S / N.

【0071】また、この発明に係る画像読取装置は、以
上説明したとおり、前記画素密度変換回路が、前記光電
変換素子からの出力信号を、前記パラメータデータに基
づき生成された所定数の画素毎の第1のサンプルホール
ド信号により画素毎にサンプリングしてチャージする第
1のサンプルホールド回路と、前記第1のサンプルホー
ルド回路により画素毎にチャージされた電荷を、加算す
る加算器と、前記加算器による加算電圧を、前記パラメ
ータデータに基づき生成された第2のサンプルホールド
信号によりサンプリングする第2のサンプルホールド回
路とを有するので、情報量の劣化を最小限に抑えつつ画
素密度変換すると同時に、出力感度が上がり、S/Nを
向上することができるという効果を奏する。
Further, in the image reading apparatus according to the present invention, as described above, the pixel density conversion circuit converts the output signal from the photoelectric conversion element for each of a predetermined number of pixels generated based on the parameter data. A first sample-and-hold circuit that samples and charges for each pixel by a first sample-and-hold signal, an adder that adds the charge charged for each pixel by the first sample-and-hold circuit, A second sample-and-hold circuit for sampling the added voltage with a second sample-and-hold signal generated based on the parameter data. And the S / N can be improved.

【0072】また、この発明に係る画像読取装置は、以
上説明したとおり、前記光電変換素子が、主走査方向へ
直列接続された複数個の光電変換素子チップをもち、前
記画素密度変換回路が、隣接する光電変換素子チップに
またがった複数画素出力を加算して出力するので、画素
単位あるいはチップ単位で発生する出力偏差を平均化す
ることにより、出力偏差を小さくすることができるとい
う効果を奏する。
As described above, in the image reading apparatus according to the present invention, the photoelectric conversion element has a plurality of photoelectric conversion element chips connected in series in the main scanning direction, and the pixel density conversion circuit has Since the outputs of a plurality of pixels extending over adjacent photoelectric conversion element chips are added and output, the output deviation can be reduced by averaging the output deviation generated in pixel units or chip units.

【0073】また、この発明に係る画像読取装置は、以
上説明したとおり、前記光学系が、主走査方向に直列接
続された読取幅よりも短い複数本の集光レンズをもつの
で、画素単位あるいはチップ単位で発生する出力偏差を
平均化することにより、出力偏差を小さくすることがで
きるとともに出力感度を向上することができるという効
果を奏する。
Further, in the image reading apparatus according to the present invention, as described above, since the optical system has a plurality of condensing lenses shorter than the reading width connected in series in the main scanning direction, the pixel unit or the By averaging the output deviation generated for each chip, the output deviation can be reduced and the output sensitivity can be improved.

【0074】さらに、この発明に係る画像読取装置は、
以上説明したとおり、前記集光レンズを、正立等倍結像
可能なロッドレンズアレイとしたので、画素単位あるい
はチップ単位で発生する出力偏差を平均化することによ
り、出力偏差を小さくすることができるとともに出力感
度を向上することができるという効果を奏する。
Further, the image reading apparatus according to the present invention
As described above, since the condensing lens is a rod lens array capable of erecting an equal-magnification image, it is possible to reduce the output deviation by averaging the output deviation generated in pixel units or chip units. As a result, there is an effect that the output sensitivity can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1に係る画像読取装置
の構成を示す図である。
FIG. 1 is a diagram showing a configuration of an image reading device according to a first embodiment of the present invention.

【図2】 この発明の実施の形態1に係る画像読取装置
の画素密度変換回路の詳細構成を示す図である。
FIG. 2 is a diagram illustrating a detailed configuration of a pixel density conversion circuit of the image reading device according to the first embodiment of the present invention;

【図3】 この発明の実施の形態1に係る画像読取装置
の動作を示すタイミングチャートである。
FIG. 3 is a timing chart illustrating an operation of the image reading apparatus according to the first embodiment of the present invention.

【図4】 この発明の実施の形態2に係る画像読取装置
の画素密度変換回路の詳細構成を示す図である。
FIG. 4 is a diagram showing a detailed configuration of a pixel density conversion circuit of an image reading device according to a second embodiment of the present invention.

【図5】 この発明の実施の形態2に係る画像読取装置
の動作を示すタイミングチャートである。
FIG. 5 is a timing chart showing an operation of the image reading apparatus according to Embodiment 2 of the present invention.

【図6】 この発明の実施の形態3に係る画像読取装置
の画素密度変換回路の詳細構成を示す図である。
FIG. 6 is a diagram showing a detailed configuration of a pixel density conversion circuit of an image reading device according to a third embodiment of the present invention.

【図7】 この発明の実施の形態3に係る画像読取装置
の動作を示すタイミングチャートである。
FIG. 7 is a timing chart showing an operation of the image reading apparatus according to Embodiment 3 of the present invention.

【図8】 この発明の実施の形態4に係る画像読取装置
の動作を示すタイミングチャートである。
FIG. 8 is a timing chart showing an operation of the image reading apparatus according to Embodiment 4 of the present invention.

【図9】 この発明の実施の形態5に係る画像読取装置
の構成を示す図である。
FIG. 9 is a diagram showing a configuration of an image reading apparatus according to Embodiment 5 of the present invention.

【図10】 従来の画像読取装置の構成を示す図であ
る。
FIG. 10 is a diagram illustrating a configuration of a conventional image reading apparatus.

【図11】 従来の画像読取装置の断面構造を示す図で
ある。
FIG. 11 is a diagram illustrating a cross-sectional structure of a conventional image reading apparatus.

【図12】 従来の画像読取装置の動作を示すタイミン
グチャートである。
FIG. 12 is a timing chart showing the operation of a conventional image reading apparatus.

【符号の説明】[Explanation of symbols]

1 透明板、2 LEDチップ(発光素子)、3 LE
Dアレイ(光源)、4筐体、5 ロッドレンズアレイ
(光学系)、6 光電変換素子、7 基板、8原稿、1
1、12 光源電源端子、13、14 電源端子、71
センサ出力、72 画像クロック、73 ラインスタ
ート信号、74a、74b、74c、74d サンプル
ホールド信号、101 画素密度変換回路、102 デ
ータセレクタ、103 分周ブロックカウンタ、104
サンプルホールド信号発生器、105 画像クロック
発生器、106 クロックカウンタ、107 同期回
路、108 同期信号発生器、201、202、20
3、204、214、215、217 オペアンプ、2
05、206、207 キャパシタ、208、209、
210、211 アナログスイッチ、212、213、
216、218 抵抗。
1 Transparent plate, 2 LED chip (light emitting element), 3 LE
D array (light source), 4 housings, 5 rod lens array (optical system), 6 photoelectric conversion elements, 7 substrates, 8 originals, 1
1, 12 light source power terminal, 13, 14 power terminal, 71
Sensor output, 72 image clock, 73 line start signal, 74a, 74b, 74c, 74d sample and hold signal, 101 pixel density conversion circuit, 102 data selector, 103 dividing block counter, 104
Sample and hold signal generator, 105 image clock generator, 106 clock counter, 107 synchronization circuit, 108 synchronization signal generator, 201, 202, 20
3, 204, 214, 215, 217 operational amplifier, 2
05, 206, 207 capacitors, 208, 209,
210, 211 analog switches, 212, 213,
216, 218 resistance.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 被読取媒体を照明する光源と、 前記被読取媒体からの反射光もしくは透過光を集光する
光学系と、 集光された光情報を電気信号に変換する光電変換素子
と、 外部から入力されるパラメータデータに基づいて、前記
光電変換素子からの任意の連続する複数画素の出力値を
加算して画素密度変換された信号を出力する画素密度変
換回路とを備えたことを特徴とする画像読取装置。
1. A light source for illuminating a medium to be read, an optical system for condensing reflected light or transmitted light from the medium to be read, a photoelectric conversion element for converting collected light information into an electric signal, A pixel density conversion circuit for adding a pixel density converted signal by adding output values of arbitrary continuous pixels from the photoelectric conversion element based on parameter data input from the outside; Image reading device.
【請求項2】 前記画素密度変換回路は、 前記光電変換素子からの出力信号を、前記パラメータデ
ータに基づき生成された第1のサンプルホールド信号に
よりサンプリングする第1のサンプルホールド回路と、 前記第1のサンプルホールド回路によりチャージされた
電荷を、前記パラメータデータに基づき生成された電荷
転送信号により1画素ずつ転送して複数画素に亙り加算
する積分器と、 前記積分器による積分電圧を、前記パラメータデータに
基づき生成された第2のサンプルホールド信号によりサ
ンプリングする第2のサンプルホールド回路とを有する
ことを特徴とする請求項1記載の画像読取装置。
2. The pixel density conversion circuit, comprising: a first sample-and-hold circuit that samples an output signal from the photoelectric conversion element using a first sample-and-hold signal generated based on the parameter data; An integrator that transfers the electric charge charged by the sample and hold circuit by one pixel by a charge transfer signal generated based on the parameter data and adds over a plurality of pixels; 2. The image reading apparatus according to claim 1, further comprising: a second sample-and-hold circuit that performs sampling using a second sample-and-hold signal generated based on the second sample-and-hold signal.
【請求項3】 前記画素密度変換回路は、 前記光電変換素子からの出力信号を、前記パラメータデ
ータに基づき生成された第1のサンプルホールド信号に
よりサンプリングする第1のサンプルホールド回路と、 前記第1のサンプルホールド回路によりチャージされた
電荷を、前記パラメータデータに基づき生成された電荷
転送信号により複数画素まとめて転送して複数画素に亙
り加算する積分器と、 前記積分器による積分電圧を、前記パラメータデータに
基づき生成された第2のサンプルホールド信号によりサ
ンプリングする第2のサンプルホールド回路とを有する
ことを特徴とする請求項1記載の画像読取装置。
3. The pixel density conversion circuit, comprising: a first sample-and-hold circuit that samples an output signal from the photoelectric conversion element using a first sample-and-hold signal generated based on the parameter data; An integrator that collectively transfers a plurality of pixels by a charge transfer signal generated based on the parameter data and adds the charges charged by the sample-and-hold circuit to the plurality of pixels; 2. The image reading apparatus according to claim 1, further comprising: a second sample-and-hold circuit that performs sampling using a second sample-and-hold signal generated based on the data.
【請求項4】 前記画素密度変換回路は、 前記光電変換素子からの出力信号を、前記パラメータデ
ータに基づき生成された所定数の画素毎の第1のサンプ
ルホールド信号により画素毎にサンプリングしてチャー
ジする第1のサンプルホールド回路と、 前記第1のサンプルホールド回路により画素毎にチャー
ジされた電荷を、加算する加算器と、 前記加算器による加算電圧を、前記パラメータデータに
基づき生成された第2のサンプルホールド信号によりサ
ンプリングする第2のサンプルホールド回路とを有する
ことを特徴とする請求項1記載の画像読取装置。
4. The pixel density conversion circuit samples and charges an output signal from the photoelectric conversion element for each pixel by a first sample and hold signal for each of a predetermined number of pixels generated based on the parameter data. A first sample and hold circuit, an adder for adding the charge charged for each pixel by the first sample and hold circuit, and a second voltage generated by the adder based on the parameter data. 2. The image reading apparatus according to claim 1, further comprising: a second sample-and-hold circuit that performs sampling by the sample-and-hold signal.
【請求項5】 前記光電変換素子は、主走査方向へ直列
接続された複数個の光電変換素子チップをもち、 前記画素密度変換回路は、隣接する光電変換素子チップ
にまたがった複数画素出力を加算して出力することを特
徴とする請求項2、3又は4記載の画像読取装置。
5. The photoelectric conversion element has a plurality of photoelectric conversion element chips connected in series in a main scanning direction, and the pixel density conversion circuit adds a plurality of pixel outputs over adjacent photoelectric conversion element chips. The image reading device according to claim 2, 3 or 4, wherein the image reading device outputs the image.
【請求項6】 前記光学系は、主走査方向に直列接続さ
れた読取幅よりも短い複数本の集光レンズをもつことを
特徴とする請求項1から請求項5までのいずれかに記載
の画像読取装置。
6. The optical system according to claim 1, wherein the optical system includes a plurality of condensing lenses shorter than a reading width connected in series in the main scanning direction. Image reading device.
【請求項7】 前記集光レンズは、正立等倍結像可能な
ロッドレンズアレイであることを特徴とする請求項6記
載の画像読取装置。
7. The image reading apparatus according to claim 6, wherein the condenser lens is a rod lens array capable of forming an erect image at an equal magnification.
JP10163687A 1998-06-11 1998-06-11 Image reader Pending JPH11355516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10163687A JPH11355516A (en) 1998-06-11 1998-06-11 Image reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10163687A JPH11355516A (en) 1998-06-11 1998-06-11 Image reader

Publications (1)

Publication Number Publication Date
JPH11355516A true JPH11355516A (en) 1999-12-24

Family

ID=15778698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10163687A Pending JPH11355516A (en) 1998-06-11 1998-06-11 Image reader

Country Status (1)

Country Link
JP (1) JPH11355516A (en)

Similar Documents

Publication Publication Date Title
US4523229A (en) Shading correction device
US5654755A (en) System for determining a video offset from dark photosensors in an image sensor array
JP3947634B2 (en) High-speed CMOS image sequence correlation double sampling circuit
JP2002528970A (en) Optical imager using adaptive real-time extension of dynamic range
KR20040030972A (en) Doubling of speed in cmos sensor with column-parallel adcs
JP2000516797A (en) Image sensor spatially offset and column interpolated
US5452001A (en) Serial pixel readout scheme for butted sensor chips in multi-chip input scanner
JP3165731B2 (en) Image reading device
US4704632A (en) Electronic camera for digital processing of CCD data
JPH10336526A (en) Solid-state image-pickup device
JP4047028B2 (en) Image sensor
US20020101522A1 (en) Combined multiplexing and offset correction for an image sensor array
JPH11355516A (en) Image reader
JPH05328039A (en) Image reader
JPH10304133A (en) Correlative double sampling circuit
US7872674B2 (en) Solid-state imaging device and method of operating solid-state imaging device
JPH03274957A (en) Picture reader
US7751097B2 (en) Methods and apparatuses for changing driving sequence to output charge coupled device signal
JPH06205307A (en) Solid-state impage pickup element and adder
US5731833A (en) Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same
JP2001094740A (en) Solid-state image pickup device, its drive method and image input device
JP3000614B2 (en) CCD image sensor
JP2571644B2 (en) Image sensor
JPH0897965A (en) Close contact type image sensor
JP4101192B2 (en) Image reading apparatus and image processing apparatus