JPH11353193A - マルチプログラミング実行制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 スタック領域の容量を良好に低減でき、しか
も処理速度を向上させることのできるマルチプログラミ
ング実行制御方法を提供する。 【解決手段】 １つのスタック領域を複数の全てのタス
クで共用し、予め全てのタスクに同順位なしに優先順位
を設定しておいて、イベントの発生をタスク毎にチェッ
クし（Ｓ８）、イベントが発生していれば（Ｓ８：ＹＥ
Ｓ）そのタスクを実行する（Ｓ１２）という動作を、優
先順位の順に循環的に繰り返す（Ｓ１８，Ｓ２０）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、複数のタスクを
見かけ上同時に実行するマルチプログラミング実行制御
方法に関する。

【０００２】

【従来の技術】従来のマルチプログラミング実行制御方
法では、各タスク毎に専用のスタック領域を確保し、タ
スクを切り換える度に、スタックポインタの現在値を保
存し、かつ新たな値を設定するという、タスク切換処理
を実行していた。

【０００３】しかし、スタック領域の容量を正確に求め
ることは実際上困難であり、ある程度余裕を持って設定
する必要があるので、各タスク毎に専用のスタック領域
を確保すると、スタック領域の合計容量が大きくなって
しまい、メモリの有効利用を図れないという課題があっ
た。特に、マイクロコンピュータのようにメモリの容量
が事実上小さな値に制限される場合、マルチプログラミ
ングの実現が困難であった。

【０００４】また、各タスク毎に専用のスタック領域を
設けると、タスクを切り換える度にスタックポインタの
ためのタスク切換処理を実行する必要があり、それだけ
処理速度が遅くなるという課題もあった。

【０００５】なお、スタック領域の容量を低減させるこ
とを目的として、たとえば特開平５−１７３８１０号公
報に記載されたタスク管理方法が提案されているが、こ
の方法においては、スタック領域のうちの一部を全ての
タスクで共用しているものの、各タスク専用のスタック
領域も設定しているので、スタック領域の容量低減効果
が十分ではなく、しかもスタックポインタのためのタス
ク切換処理が必要なことから、処理速度を向上させるこ
とができない。

【０００６】

【発明の開示】本願発明は、上記した事情のもとで考え
出されたものであって、スタック領域の容量を良好に低
減でき、しかも処理速度を向上させることのできるマル
チプログラミング実行制御方法を提供することを、その
課題とする。

【０００７】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。

【０００８】本願発明の第１の側面によれば、１つのス
タック領域を複数の全てのタスクで共用し、予め前記全
てのタスクに同順位なしに優先順位を設定しておいて、
イベントの発生をタスク毎にチェックし、イベントが発
生していればそのタスクを実行するという動作を、前記
優先順位の順に循環的に繰り返すことを特徴とする、マ
ルチプログラミング実行制御方法が提供される。

【０００９】好ましい実施形態によれば、タスクの実行
中に割込が発生すれば、その時点で実行中のタスクの処
理を一旦中断し、新たに、イベントの発生をタスク毎に
チェックし、イベントが発生していればそのタスクを実
行するという動作を、前記優先順位の順に一巡させ、割
込処理が終了すれば、割込発生時に中断したタスクの実
行を再開し、前記優先順位の順にタスクの処理を循環的
に繰り返す動作に戻る。

【００１０】他の好ましい実施形態によれば、割込処理
におけるタスクの実行中に新たな割込が発生すれば、そ
の時点で実行中のタスクの処理を一旦中断し、新たに、
イベントの発生をタスク毎にチェックし、イベントが発
生していればそのタスクを実行するという動作を、前記
優先順位の順に一巡させ、新たな割込処理が終了すれ
ば、新たな割込の発生時に中断したタスクの実行を再開
して前の割込処理に戻る。

【００１１】本願発明によれば、実行すべき全ての複数
のタスクに同順位なしに優先順位を設定し、実行すべき
タスクを優先順位の順に循環的に処理するので、１つの
スタック領域を全てのタスクで共用できる。したがっ
て、スタック領域の容量を小さく設定でき、メモリの有
効利用を図れる。この結果、マイクロコンピュータのよ
うにメモリの容量が極めて少ない場合でも、マルチプロ
グラミングを実現できる。しかも、タスクの切換時にお
けるスタックポインタのためのタスク切換処理が不要に
なるので、処理速度を向上させることができる。

【００１２】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。

【００１３】

【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。

【００１４】図１は、本願発明に係るマルチプログラミ
ング実行制御方法を採用したマイクロコンピュータの概
略回路ブロック図であって、このマイクロコンピュータ
は、ＣＰＵ１、ＲＯＭ２、ＲＡＭ３、およびインターフ
ェイス回路４を備えている。これらＣＰＵ１、ＲＯＭ
２、ＲＡＭ３、およびインターフェイス回路４は、バス
線により相互に接続されている。バス線には、データバ
ス、アドレスバス、およびコントロールバスが含まれ
る。

【００１５】ＣＰＵ（central processing unit ）１
は、ＲＯＭ２に格納されたプログラムに基づいて動作す
ることにより、インターフェイス回路４を介して入力さ
れる入力情報に適切な処理を施し、各種の出力情報をイ
ンターフェイス回路４を介して出力する。ＲＯＭ（read
only memory）２は、ＣＰＵ１を動作させるためのプロ
グラムや各種の初期設定値などを記憶している。ＲＡＭ
（random access memory）３は、ＣＰＵ１にワーク領域
を提供するとともに、各種のデータを記憶する。インタ
ーフェイス回路４は、図外のセンサ、操作部のキースイ
ッチ群、ディスプレイ装置、あるいはプリンタなどとＣ
ＰＵ１との間のデータの入出力を制御する。

【００１６】本実施形態において、タスクとは、独立し
た仕事内容毎に分けたプログラムの構成単位で、外部か
らの事象待ちおよび事象発生により状態遷移を伴うもの
をいう。これらのタスクは、同順位なしに優先順位が決
められており、タスクの番号が小さいものほど優先順位
が上位である。

【００１７】タスクは、休止状態と実行状態と待ち状態
との３つの状態のうちのいずれかを取り得る。休止状態
とは、後述のタスク制御ブロックに登録されているが、
動作には関与しない状態である。実行状態とは、そのタ
スクが動作している状態をいう。待ち状態とは、自タス
クへのイベントが発生するまで、待機している状態をい
う。

【００１８】各タスクは、システムコールにより各種の
サービスを受けることができる。システムコールには、
タスク起動、タスク終了、イベント設定、イベント消
去、タイマ設定、タイマ消去、周期タイマ割込Ｉ／Ｏハ
ンドラ設定、周期タイマ割込Ｉ／Ｏハンドラ消去、メモ
リプールの初期化、固定長メモリブロック獲得、固定長
メモリブロック返却、可変長メモリブロック獲得、およ
び可変長メモリブロック返却などがある。これらのシス
テムコールの内容については、後述する。

【００１９】図２は、ＲＡＭ３の所定領域に確保された
タスク制御ブロックの概念説明図であって、これらタス
ク制御ブロック１１は、たとえば２０〜３０程度のタス
クの数に応じて設定され、各タスク毎に１個のタスク制
御ブロック１１が割り当てられる。

【００２０】図３は、タスク制御ブロック１１の詳細説
明図であって、これらタスク制御ブロック１１は、それ
ぞれ１６バイトである。各タスク制御ブロック１１の相
対アドレスの第０番地すなわち第０バイトは、タスクの
ステータスであり、「０」が休止状態、「１」が待機状
態、「２」が実行状態である。第１バイトは、休止要求
フラグである。第２および第３バイトは、先頭イベント
制御ブロック（ＥＣＢ）の先頭アドレスを表すポンイタ
であり、イベントの発生がなければ「０」である。この
ポインタは、タスク制御ブロック１１とイベント制御ブ
ロックとが同一の論理セグメントに存在していることか
ら、論理セグメントの先頭番地からの２バイトオフセッ
トとして表現されている。第４および第５バイトは、最
終イベント制御ブロック（ＥＣＢ）の先頭アドレスを表
すポンイタであり、イベントの発生がなければ「０」で
ある。このポインタは、タスク制御ブロック１１とイベ
ント制御ブロックとが同一の論理セグメントに存在して
いることから、論理セグメントの先頭番地からの２バイ
トオフセットとして表現されている。第６〜第９バイト
は、タスク初期化処理のプログラムが格納されている先
頭アドレスを表すポインタであり、４バイトの絶対アド
レスで表現される。第１０〜第１３バイトは、タスクの
プログラムが格納されている先頭アドレスを表すポイン
タであり、４バイトの絶対アドレスで表現される。第１
４および第１５バイトは、予備の領域である。なお、イ
ベント制御ブロックについては、後に詳述する。

【００２１】図４は、ＲＡＭ３の所定領域に確保された
固定長メモリブロックの概念説明図であって、これら固
定長メモリブロック１２は、それぞれ１６バイトであっ
て、たとえば１０２４個設定される。

【００２２】図５は、固定長メモリブロック１２の詳細
説明図であって、未使用の固定長メモリブロック１２
は、第０バイトが、後方の未使用の固定長メモリブロッ
ク１２の先頭アドレスを表すポインタとして使用され
る。このポインタは、全ての固定長メモリブロック１２
が同一の論理セグメントに設定されることから、２バイ
トオフセットで構成される。

【００２３】図６は、ＲＡＭ３の所定領域に確保された
可変長メモリプールの概念説明図であって、この可変長
メモリプール１３は、所定バイト数の領域を使用可能で
ある。この可変長メモリプール１３は、８バイトのメモ
リ制御ブロック１４と任意バイト数の可変長メモリブロ
ック１５とにより構成されており、それらの個数は任意
に変動する。

【００２４】図７は、可変長メモリプール１３の詳細説
明図であって、１個の可変長メモリブロック１５に対し
て１個のメモリ制御ブロック１４が設定される。メモリ
制御ブロック１４は、第０および第１バイトが、前方の
メモリ制御ブロック（ＭＣＢ）の先頭アドレスを表すポ
インタであり、このポインタは、可変長メモリプール１
３が単一の論理セグメントに設定されることから、２バ
イトオフセットで構成される。もちろん、先頭のメモリ
制御ブロック１４には前方のメモリ制御ブロック１４が
存在しないので、先頭のメモリ制御ブロック１４の第０
および第１バイトにはオール「０」のデータが格納され
る。第２および第３バイトは、後方のメモリ制御ブロッ
ク（ＭＣＢ）の先頭アドレスを表すポインタであり、こ
のポインタも２バイトオフセットで構成される。もちろ
ん、最終のメモリ制御ブロック１４には後方のメモリ制
御ブロック１４が存在しないので、最終のメモリ制御ブ
ロック１４の第２および第３バイトにはオール「０」の
データが格納される。第４バイトは、可変長メモリブロ
ック１５が使用中であるか否かを表す使用中フラグであ
る。第５バイトは、可変長メモリブロック１５のヘッダ
部分が正常であるか否かをチェックするためのチェック
マークであって、所定値が書き込まれる。第６および第
７バイトは、可変長メモリブロック１５のバイト数を表
すメモリブロック長である。

【００２５】図８は、ＲＡＭ３の所定領域に確保された
イベント制御ブロックの概念説明図であって、これらイ
ベント制御ブロック１６は、それぞれ１６バイトであ
る。これらイベント制御ブロック１６は、システムコー
ルによって固定長メモリブロック１２が取得され、その
固定長メモリブロック１２がイベント制御ブロック１６
として使用されることにより実現される。

【００２６】図９は、イベント制御ブロック１６の詳細
説明図であって、第０バイトおよび第１バイトは、イベ
ントを特定するためのイベントＩＤである。第２および
第３バイトは、前方のイベント制御ブロック（ＥＣＢ）
の先頭アドレスを表すポンイタである。このポインタ
は、全てのイベント制御ブロック１６が単一の論理セグ
メントに存在していることから、２バイトオフセットで
構成される。もちろん、先頭のイベント制御ブロック１
６には前方のイベント制御ブロック１６が存在しないの
で、先頭のイベント制御ブロック１６の第２および第３
バイトにはオール「０」のデータが格納される。第４お
よび第５バイトは、後方のイベント制御ブロック（ＥＣ
Ｂ）の先頭アドレスを表すポンイタである。このポイン
タも、２バイトオフセットで構成される。もちろん、最
終のイベント制御ブロック１６には後方のイベント制御
ブロック１６が存在しないので、最終のイベント制御ブ
ロック１６の第４および第５バイトにはオール「０」の
データが格納される。第６および第７バイトは、付加デ
ータのバイト数を表す付加データ長であり、付加データ
が無い場合は「０」が格納される。第８および第９バイ
トは、付加データの先頭アドレスを表すポインタであ
り、付加データが無い場合は「０」が格納される。この
ポインタは、イベント制御ブロック１６と可変長メモリ
プール１３とが同一の論理セグメントに設定されること
から、２バイトオフセットで構成される。すなわち、付
加データは可変長メモリプール１３の可変長メモリブロ
ック１５に格納される。第１０〜第１４バイトは、付加
情報である。第１５バイトは、タスクを特定するための
タスク番号である。

【００２７】図１０は、ＲＡＭ３の所定領域に確保され
たタイママネージャ制御ブロックの概念説明図であっ
て、これらタイママネージャ制御ブロック１７は、それ
ぞれ１６バイトである。これらタイママネージャ制御ブ
ロック１７は、システムコールによって固定長メモリブ
ロック１２が取得され、その固定長メモリブロック１２
がタイママネージャ制御ブロック１７として使用される
ことにより実現される。

【００２８】図１１は、タイママネージャ制御ブロック
１７の詳細説明図であって、第０バイトおよび第１バイ
トは、イベントを特定するためのイベントＩＤである。
第２および第３バイトは、前方のタイママネージャ制御
ブロック（ＴＭＣＢ）の先頭アドレスを表すポンイタで
ある。このポインタは、全てのタイママネージャ制御ブ
ロック１７が単一の論理セグメントに存在していること
から、２バイトオフセットで構成される。もちろん、先
頭のタイママネージャ制御ブロック１７には前方のタイ
ママネージャ制御ブロック１７が存在しないので、先頭
のタイママネージャ制御ブロック１７の第２および第３
バイトにはオール「０」のデータが格納される。第４お
よび第５バイトは、後方のタイママネージャ制御ブロッ
ク（ＴＭＣＢ）の先頭アドレスを表すポンイタである。
このポインタも、２バイトオフセットで構成される。も
ちろん、最終のタイママネージャ制御ブロック１７には
後方のタイママネージャ制御ブロック１７が存在しない
ので、最終のタイママネージャ制御ブロック１７の第４
および第５バイトにはオール「０」のデータが格納され
る。第６および第７バイトは、１〜６５５３５を設定可
能なタイマカウンタである。このタイマカウンタは、タ
イマ設定のシステムコールにより初期設定値がセットさ
れ、周期タイマ割込毎にディクリメントされて、「０」
になれば該当タスクに対してイベントが通知される。し
たがって、５ｍｓｅｃの周期タイマ割込であれば、５ｍ
ｓｅｃ〜３２７．６７５ｓｅｃのタイマ監視が可能であ
る。第８〜第１４バイトは、予備の領域である。第１５
バイトは、イベント発行先のタスクを特定するためのイ
ベント発行先タスク番号である。

【００２９】図１２は、ＲＡＭ３の所定領域に確保され
た周期タイマ割込Ｉ／Ｏハンドラ制御ブロックの概念説
明図であって、これら周期タイマ割込Ｉ／Ｏハンドラ制
御ブロック１８は、それぞれ１６バイトである。これら
周期タイマ割込Ｉ／Ｏハンドラ制御ブロック１８は、シ
ステムコールによって固定長メモリブロック１２が取得
され、その固定長メモリブロック１２が周期タイマ割込
Ｉ／Ｏハンドラ制御ブロック１８として使用されること
により実現される。

【００３０】図１３は、周期タイマ割込Ｉ／Ｏハンドラ
制御ブロック１８の詳細説明図であって、第０バイト
は、タイマカウンタである。このタイマカウンタは、周
期タイマ割込Ｉ／Ｏハンドラ設定のシステムコール時お
よびタイムアップ時に第１バイトのタイムアップカウン
ト値がコピーされ、周期タイマ割込毎にディクリメント
されて、カウント値が０になれば、該当Ｉ／Ｏハンドラ
が呼び出される。第１バイトは、タイムアップカウント
値である。このタイムアップカウント値は、正確に述べ
れば、第０バイトのタイマカウンタの初期設定値であっ
て、１〜２５５を設定可能である。したがって、５ｍｓ
ｅｃの周期タイマ割込であれば、Ｉ／Ｏハンドラは５ｍ
ｓｅｃ〜１２７５ｍｓｅｃの実行周期となる。第２およ
び第３バイトは、前方の周期タイマ割込Ｉ／Ｏハンドラ
制御ブロック（ＨＣＢ）の先頭アドレスを表すポンイタ
である。このポインタは、全ての周期タイマ割込Ｉ／Ｏ
ハンドラ制御ブロック１８が単一の論理セグメントに存
在していることから、２バイトオフセットで構成され
る。もちろん、先頭の周期タイマ割込Ｉ／Ｏハンドラ制
御ブロック１８には前方の周期タイマ割込Ｉ／Ｏハンド
ラ制御ブロック１８が存在しないので、先頭の周期タイ
マ割込Ｉ／Ｏハンドラ制御ブロック１８の第２および第
３バイトにはオール「０」のデータが格納される。第４
および第５バイトは、後方の周期タイマ割込Ｉ／Ｏハン
ドラ制御ブロック（ＨＣＢ）の先頭アドレスを表すポン
イタである。このポインタも、２バイトオフセットで構
成される。もちろん、最終の周期タイマ割込Ｉ／Ｏハン
ドラ制御ブロック１８には後方の周期タイマ割込Ｉ／Ｏ
ハンドラ制御ブロック１８が存在しないので、最終の周
期タイマ割込Ｉ／Ｏハンドラ制御ブロック１８の第４お
よび第５バイトにはオール「０」のデータが格納され
る。第６〜第９バイトは、Ｉ／Ｏハンドラ初期化処理の
プログラムが格納されている先頭アドレスを表すポイン
タであり、絶対アドレスで構成される。第１０〜第１３
バイトは、Ｉ／Ｏハンドラのプログラムが格納されてい
る先頭アドレスを表すポインタであり、絶対アドレスで
構成される。第１４および第１５バイトは、予備の領域
である。

【００３１】次に、各システムコールの内容について述
べる。タスク起動が呼び出されると、ＣＰＵ１は、指定
タスクのタスク制御ブロック１１の第０バイトを参照
し、ステータスが休止状態であれば、第６〜第９番地の
ポインタを参照して指定タスクの初期化処理を実行し、
ステータスを待ち状態にする。指定タスクのステータス
が既に待ち状態あるいは実行状態であれば、何もしな
い。ここでいう指定タスクは、呼び出したタスク以外の
タスク、すなわち他タスクのうち指定されたものであ
る。

【００３２】タスク終了が呼び出されると、ＣＰＵ１
は、指定タスクのタスク制御ブロック１１の第０バイト
を参照し、ステータスが待ち状態であれば、休止状態に
する。指定タスクが既に休止状態であれば、何もしな
い。指定タスクのステータスが実行状態であれば、第１
バイトの休止要求フラグをオンにする。ここでいう指定
タスクは、呼び出したタスクあるいはそれ以外のタス
ク、すなわち自タスクあるいは他タスクのうち指定され
たものである。

【００３３】イベント設定が呼び出されると、ＣＰＵ１
は、メモリプールから固定長メモリブロック１２を獲得
し、イベントＩＤ、付加情報、メッセージ、指定タスク
の番号などを必要に応じて書き込むことにより、イベン
ト制御ブロック１６を生成する。

【００３４】イベント消去が呼び出されると、ＣＰＵ１
は、第１５バイトに指定タスクの番号が書き込まれてい
る全てのイベント制御ブロック１６の内容を消去し、固
定長メモリブロック１２の状態に戻して、この固定長メ
モリブロック１２を返却する。これに伴って、残りのイ
ベント制御ブロック１６の第２〜第５バイトのポインタ
を適切に書き換える。

【００３５】タイマ設定が呼び出されると、ＣＰＵ１
は、固定長メモリブロック１２を獲得し、指定タスクの
番号、イベントＩＤ、タイマカウンタの初期設定値など
を書き込むことにより、タイママネージャ制御ブロック
１７を生成する。

【００３６】タイマ消去が呼び出されると、ＣＰＵ１
は、指定されたタイママネージャ制御ブロック１７の内
容を消去し、固定長メモリブロック１２の状態に戻し
て、この固定長メモリブロック１２を返却する。これに
伴って、残りのタイママネージャ制御ブロック１７の第
２〜第５バイトのポインタを適切に書き換える。

【００３７】周期タイマ割込Ｉ／Ｏハンドラ設定が呼び
出されると、ＣＰＵ１は、固定長メモリブロック１２を
獲得し、タイマカウンタの初期設定値および各種のポイ
ンタを書き込むことにより、周期タイマ割込Ｉ／Ｏハン
ドラ制御ブロック１８を生成する。そして、第６〜第９
番地のポインタを参照してＩ／Ｏハンドラの初期化処理
を実行する。

【００３８】周期タイマ割込Ｉ／Ｏハンドラ消去が呼び
出されると、ＣＰＵ１は、指定された周期タイマ割込Ｉ
／Ｏハンドラ制御ブロック１８の内容を消去し、固定長
メモリブロック１２の状態に戻して、この固定長メモリ
ブロック１２を返却する。これに伴って、残りの周期タ
イマ割込Ｉ／Ｏハンドラ制御ブロック１８の第２〜第５
バイトのポインタを適切に書き換える。

【００３９】メモリプールの初期化が呼び出されると、
ＣＰＵ１は、固定長メモリブロック１２および可変長メ
モリプール１３として使用されるヒープ領域をクリア
し、固定長メモリブロック１２や可変長メモリプール１
３のポインタなどを初期化する。

【００４０】固定長メモリブロック獲得が呼び出される
と、ＣＰＵ１は、固定長メモリブロック１２用のヒープ
領域から１つの固定長メモリブロック１２を獲得する。
すなわち、その固定長メモリブロック１２を使用中の状
態にする。

【００４１】固定長メモリブロック返却が呼び出される
と、ＣＰＵ１は、指定された固定長メモリブロック１２
を返却する。すなわち、その固定長メモリブロック１２
を未使用の状態にする。

【００４２】可変長メモリブロック獲得が呼び出される
と、ＣＰＵ１は、可変長メモリブロック１５用のヒープ
領域から指定サイズの可変長メモリブロック１５を獲得
する。すなわち、その可変長メモリブロック１５を使用
中の状態にする。

【００４３】可変長メモリブロック返却が呼び出される
と、ＣＰＵ１は、指定された可変長メモリブロック１５
を返却する。すなわち、その可変長メモリブロック１５
を未使用の状態にする。

【００４４】図１４は、非割込処理用ディスパッチャの
動作を説明するフローチャートであって、ＣＰＵ１は、
非割込時には非割込処理用ディスパッチャのプログラム
を実行する。すなわち、タスク番号を表す変数を０に設
定し（Ｓ１）、割込許可の状態にする（Ｓ２）。そし
て、タスク番号が優先順位の付与されたタスク数よりも
小さいか否かを判断する（Ｓ３）。すなわち、優先順位
の付与された全てのタスクの処理が一巡したかどうかを
調べる。

【００４５】タスク番号が優先順位の付与されたタスク
数よりも小さければ（Ｓ３：ＹＥＳ）、未処理のタスク
が残存しているということなので、そのタスク番号のタ
スク状態を処理すべく、割込禁止の状態にする（Ｓ
４）。そして、タスク番号を表す変数に対応するタスク
が休止状態であるか否かを判断する（Ｓ５）。具体的に
は、該当タスクのタスク制御ブロック１１の第０バイト
の内容であるステータスを参照して、タスクが休止状態
であるかどうかを調べる。

【００４６】タスクが休止状態でなければ（Ｓ５：Ｎ
Ｏ）、待ち状態であるか否かを判断する（Ｓ６）。具体
的には、該当タスクのタスク制御ブロック１１の第０バ
イトの内容であるステータスを参照して、タスクが待ち
状態であるかどうかを調べる。

【００４７】待ち状態であれば（Ｓ６：ＹＥＳ）、イベ
ント制御ブロック１６の有無を判断する（Ｓ７）。

【００４８】イベント制御ブロック１６が存在すれば
（Ｓ７：ＹＥＳ）、ＥＣＢチェインの有無を判断する
（Ｓ８）。具体的には、イベント制御ブロック１６の第
１５バイトの内容であるタスク番号を参照して、該当タ
スクが処理すべきイベントに対応するイベント制御ブロ
ック１６があるかどうかを調べる。

【００４９】該当タスクの番号が第１５バイトに書き込
まれているイベント制御ブロック１６が存在すれば（Ｓ
８：ＹＥＳ）、そのイベント制御ブロック１６をＥＣＢ
チェインから切り離す（Ｓ９）。具体的には、該当する
イベント制御ブロック１６のうちの先頭のイベント制御
ブロック１６の第２〜第５バイトのポインタを消去し、
それに伴って他のイベント制御ブロック１６の第２〜第
５バイトのポインタを適切に書き換える。そして、該当
タスクのタスク制御ブロック１１のステータスを実行状
態にセットする（Ｓ１０）。具体的には、タスク制御ブ
ロック１１の第０バイトを「２」に書き換える。そし
て、割込許可状態にし（Ｓ１１）、該当するタスクを実
行する（Ｓ１２）。具体的には、タスク制御ブロック１
１の第１０〜第１３バイトを参照して、そのポインタに
よって示されたアドレスから実行を開始する。タスクの
実行を終了すれば、割込禁止状態にし（Ｓ１３）、休止
要求が有るか否かを判断する（Ｓ１４）。具体的には、
タスク制御ブロック１１の第１バイトを参照し、自タス
クあるいは他タスクのシステムコールにより休止要求フ
ラグがオンにセットされているかどうかを調べる。

【００５０】休止要求がなければ（Ｓ１４：ＮＯ）、タ
スク制御ブロック１１の第０バイトのステータスを待ち
状態すなわち「１」にセットし（Ｓ１５）、Ｓ８に戻っ
て次のイベントの処理を開始する。

【００５１】かくして、休止要求が発生しなければ、該
当タスクは自タスクについて発生しているイベントを順
次処理していく。イベントの処理中に周期タイマ割込が
発生すれば、割込の解除後に、イベントの処理を再開す
る。

【００５２】Ｓ１４において、休止要求があれば（Ｓ１
４：ＹＥＳ）、タスク制御ブロック１１の第０バイトの
ステータスを休止状態すなわち「１」に書き換え（Ｓ１
６）、第１バイトの休止要求フラグをオフにし（Ｓ１
７）、タスク番号を表す変数に１を加算して（Ｓ１
８）、Ｓ２に戻る。

【００５３】Ｓ８において、該当タスクの番号が第１５
バイトに書き込まれているイベント制御ブロック１６が
存在しなければ（Ｓ８：ＮＯ）、該当タスクについてイ
ベントの処理が全て終了したか、あるいは該当タスクに
ついてイベントが発生しなかったということなので、Ｓ
１８に進む。

【００５４】Ｓ７において、イベント制御ブロック１６
が存在しなければ（Ｓ７：ＮＯ）、Ｓ１８に進む。

【００５５】Ｓ６において、待ち状態でなけば（Ｓ６：
ＮＯ）、休止状態でも待ち状態でもないということであ
り、異常が発生していると考えられるので、暴走検出時
における所定の処理を実行し（Ｓ１９）、非割込処理用
ディスパッチャのルーチンを終了する。

【００５６】Ｓ５において、休止状態であれば（Ｓ５：
ＹＥＳ）、イベントの発生の有無を調べることなく、Ｓ
１８に進んで次のタスクの処理を行う。

【００５７】Ｓ３において、タスク番号が優先順位の付
与されたタスク数よりも小さくなければ（Ｓ３：Ｎ
Ｏ）、全てのタスクの処理が一巡したということなの
で、タスク番号を表す変数を０に戻して（Ｓ２０）、Ｓ
４に進む。すなわち、最も優先順位の高いタスクから順
に再度処理を行う。なお、Ｓ３およびＳ２０の処理期間
を割込可能にしているのは、タスクの実行中以外のとき
にも周期タイマ割込を可能にするためである。このよう
にすれば、イベントの発生がないときにも周期タイマ割
込が可能になる。

【００５８】図１５は、周期タイマ割込処理の手順を説
明するフローチャートであって、ＣＰＵ１は、たとえば
５ｍｓｅｃ毎にこの処理を実行する。先ず、割込禁止状
態にし（Ｓ２１）、ＣＰＵ１のレジスタファイルの内容
をＲＡＭ３の所定領域により実現されているスタック領
域に退避させて（Ｓ２２）、ＣＰＵ１に内蔵されている
割込コントロール回路に割込終了コマンドを通知する
（Ｓ２３）。割込コントロール回路は、ＣＰＵ１とは別
のＩＣ（integrated circuit）によって実現されていて
もよい。そして、タイママネージャを実行し（Ｓ２
４）、周期タイマ割込Ｉ／Ｏハンドラマネージャを実行
して（Ｓ２５）、割込処理用ディスパッチャを実行する
（Ｓ２６）。そして、スタック領域に退避させた内容を
ＣＰＵ１のレジスタファイルに書き戻し（Ｓ２７）、割
込許可状態にして（Ｓ２８）、周期タイマ割込処理を終
了する。

【００５９】図１６は、図１５のＳ２４におけるタイマ
マネージャの処理手順を説明するフローチャートであっ
て、先ず、タイママネージャ制御ブロック１７の有無を
判断する（Ｓ３１）。

【００６０】タイママネージャ制御ブロック１７が存在
すれば（Ｓ３１：ＹＥＳ）、先頭のタイママネージャ制
御ブロック１７の第６および第７バイトのタイマカウン
タを１だけディクリメントする（Ｓ３２）。そして、タ
イマカウンタのカウント値が０であるか否かを判断する
（Ｓ３３）。

【００６１】タイマカウンタのカウント値が０であれば
（Ｓ３３：ＹＥＳ）、現在のタイママネージャ制御ブロ
ックＴＭＣＢのチェインを切り離す（Ｓ３４）。具体的
には、処理中のタイママネージャ制御ブロック１７の第
２〜第５バイトのポインタを消去し、それに伴って他の
タイママネージャ制御ブロック１７の第２〜第５バイト
のポインタを適切に変更する。そして、処理中のタイマ
マネージャ制御ブロック１７を、第１５バイトのイベン
ト発行先タスク番号に対応するタスク制御ブロック１１
のＥＣＢポインタにチェインする（Ｓ３５）。具体的に
は、そのタイママネージャ制御ブロック１７の第２〜第
５バイトのポインタを適切に変更するとともに、それに
伴ってイベント制御ブロック１６の第２〜第５バイトの
ポインタを適切に変更することにより、そのタイママネ
ージャ制御ブロック１７をイベント制御ブロック１６と
して取り扱う。通常は、最後尾のイベント制御ブロック
１６の後にチェインするので、最後尾のイベント制御ブ
ロック１６の第４および第５バイトのポインタを変更す
ることになる。そして、後方のタイママネージャ制御ブ
ロック１７が存在するか否かを判断する（Ｓ３６）。

【００６２】後方のタイママネージャ制御ブロック１７
が存在すれば（Ｓ３６：ＹＥＳ）、Ｓ３２に戻ってその
タイママネージャ制御ブロック１７の処理を開始する。

【００６３】Ｓ３６において、後方のタイママネージャ
制御ブロック１７が存在しなければ（Ｓ３６：ＮＯ）、
タイママネージャの処理を終了する。

【００６４】Ｓ３３において、タイマカウンタのカウン
ト値が０でなければ（Ｓ３３：ＮＯ）、Ｓ３６に進む。

【００６５】Ｓ３１において、タイママネージャ制御ブ
ロック１７が存在しなければ（Ｓ３１：ＮＯ）、タイマ
マネージャの処理を終了する。

【００６６】図１７は、図１５のＳ２５における周期タ
イマ割込Ｉ／Ｏハンドラマネージャの処理手順を説明す
るフローチャートであって、先ず、周期タイマ割込Ｉ／
Ｏハンドラ制御ブロック１８の有無を判断する（Ｓ４
１）。

【００６７】周期タイマ割込Ｉ／Ｏハンドラ制御ブロッ
ク１８が存在すれば（Ｓ４１：ＹＥＳ）、先頭の周期タ
イマ割込Ｉ／Ｏハンドラ制御ブロック１８の第０バイト
のタイマカウンタを１だけディクリメントする（Ｓ４
２）。そして、タイマカウンタのカウント値が０である
か否かを判断する（Ｓ４３）。

【００６８】タイマカウンタのカウント値が０であれば
（Ｓ４３：ＹＥＳ）、周期タイマ割込Ｉ／Ｏハンドラ制
御ブロック１８の第１０〜第１３バイトのポインタを参
照して、Ｉ／Ｏハンドラを実行する（Ｓ４４）。実行が
終了すれば、周期タイマ割込Ｉ／Ｏハンドラ制御ブロッ
ク１８の第１バイトのタイムアップカウント値を第０バ
イトのタイマカウンタに書き込む（Ｓ４５）。そして、
後方の周期タイマ割込Ｉ／Ｏハンドラ制御ブロック１８
が存在するか否かを判断する（Ｓ４６）。

【００６９】後方の周期タイマ割込Ｉ／Ｏハンドラ制御
ブロック１８が存在すれば（Ｓ４６：ＹＥＳ）、Ｓ４２
に戻ってその周期タイマ割込Ｉ／Ｏハンドラ制御ブロッ
ク１８の処理を開始する。

【００７０】Ｓ４６において、後方の周期タイマ割込Ｉ
／Ｏハンドラ制御ブロック１８が存在しなければ（Ｓ４
６：ＮＯ）、周期タイマ割込Ｉ／Ｏハンドラマネージャ
の処理を終了する。

【００７１】Ｓ４３において、タイマカウンタのカウン
ト値が０でなければ（Ｓ４３：ＮＯ）、Ｓ４６に進む。

【００７２】Ｓ４１において、周期タイマ割込Ｉ／Ｏハ
ンドラ制御ブロック１８が存在しなければ（Ｓ４１：Ｎ
Ｏ）、周期タイマ割込Ｉ／Ｏハンドラマネージャの処理
を終了する。

【００７３】図１８は、図１５のＳ２６における割込処
理用ディスパッチャの動作を説明するフローチャートで
あって、先ず、タスク番号を表す変数を０に設定し（Ｓ
５１）、タスク番号が優先順位の付与されたタスク数よ
りも小さいか否かを判断する（Ｓ５２）。すなわち、優
先順位の付与された全てのタスクの処理が一巡したかど
うかを調べる。

【００７４】タスク番号が優先順位の付与されたタスク
数よりも小さければ（Ｓ５２：ＹＥＳ）、未処理のタス
クが残存しているということなので、そのタスク番号の
タスクを処理すべく、そのタスクが休止状態であるか否
かを判断する（Ｓ５３）。具体的には、該当タスクのタ
スク制御ブロック１１の第０バイトの内容であるステー
タスを参照して、タスクが休止状態であるかどうかを調
べる。

【００７５】タスクが休止状態でなければ（Ｓ５３：Ｎ
Ｏ）、待ち状態であるか否かを判断する（Ｓ５４）。具
体的には、該当タスクのタスク制御ブロック１１の第０
バイトの内容であるステータスを参照して、タスクが待
ち状態であるかどうかを調べる。

【００７６】待ち状態であれば（Ｓ５４：ＹＥＳ）、イ
ベント制御ブロック１６の有無を判断する（Ｓ５５）。

【００７７】イベント制御ブロック１６が存在すれば
（Ｓ５５：ＹＥＳ）、ＥＣＢチェインの有無を判断する
（Ｓ５６）。具体的には、イベント制御ブロック１６の
第１５バイトの内容であるタスク番号を参照して、該当
タスクが処理すべきイベントに対応するイベント制御ブ
ロック１６があるかどうかを調べる。

【００７８】該当タスクの番号が第１５バイトに書き込
まれているイベント制御ブロック１６が存在すれば（Ｓ
５６：ＹＥＳ）、そのイベント制御ブロック１６をＥＣ
Ｂチェインから切り離す（Ｓ５７）。具体的には、該当
するイベント制御ブロック１６のうちの先頭のイベント
制御ブロック１６の第２〜第５バイトのポインタを消去
し、それに伴って他のイベント制御ブロック１６の第２
〜第５バイトのポインタを適切に書き換える。そして、
該当タスクのタスク制御ブロック１１のステータスを実
行状態にセットする（Ｓ５８）。具体的には、タスク制
御ブロック１１の第０バイトを「２」に書き換える。そ
して、割込許可状態にし（Ｓ５９）、該当するタスクを
実行する（Ｓ６０）。具体的には、タスク制御ブロック
１１の第１０〜第１３バイトを参照して、そのポインタ
によって示されたアドレスから実行を開始する。タスク
の実行を終了すれば、割込禁止状態にし（Ｓ６１）、休
止要求が有るか否かを判断する（Ｓ６２）。具体的に
は、タスク制御ブロック１１の第１バイトを参照し、自
タスクあるいは他タスクのシステムコールにより休止要
求フラグがオンにセットされているかどうかを調べる。
なお、Ｓ６０の処理期間を割込可能にしているのは、周
期タイマ割込による多重割込を行いマルチタスクを実現
するためである。

【００７９】休止要求がなければ（Ｓ６２：ＮＯ）、タ
スク制御ブロック１１の第０バイトのステータスを待ち
状態すなわち「１」にセットし（Ｓ６３）、Ｓ５６に戻
って次のイベントの処理を開始する。

【００８０】かくして、休止要求が発生しなければ、該
当タスクは自タスクについて発生しているイベントを順
次処理していく。イベントの処理中に周期タイマ割込が
発生すれば、割込の解除後に、イベントの処理を継続す
る。すなわち、多重割込を認めている。ただし、非割込
時のようにタスクをエンドレスに処理することはなく、
イベント発生のチェックを含むタスクの処理は一巡で終
了する。

【００８１】Ｓ６２において、休止要求があれば（Ｓ６
２：ＹＥＳ）、タスク制御ブロック１１の第０バイトの
ステータスを休止状態すなわち「１」に書き換え（Ｓ６
４）、第１バイトの休止要求フラグをオフにし（Ｓ６
５）、タスク番号を表す変数に１を加算して（Ｓ６
６）、Ｓ５２に戻る。

【００８２】Ｓ５６において、該当タスクの番号が第１
５バイトに書き込まれているイベント制御ブロック１６
が存在しなければ（Ｓ５６：ＮＯ）、該当タスクについ
てイベントの処理が全て終了したか、あるいは該当タス
クについてイベントが発生しなかったということなの
で、Ｓ６６に進む。

【００８３】Ｓ５５において、イベント制御ブロック１
６が存在しなければ（Ｓ５５：ＮＯ）、Ｓ６６に進む。

【００８４】Ｓ５４において、該当タスクが待ち状態で
なけば（Ｓ５４：ＮＯ）、実行状態であるか否かを判断
する（Ｓ６７）。具体的には、該当タスクのタスク制御
ブロック１１の第０バイトの内容であるステータスを参
照して、タスクが実行状態であるかどうかを調べる。

【００８５】実行状態でなければ（Ｓ６７：ＮＯ）、休
止状態でも待ち状態でも実行状態でもないということで
あり、異常が発生していると考えられるので、暴走検出
時における所定の処理を実行し（Ｓ６８）、割込処理用
ディスパッチャのルーチンを終了する。

【００８６】Ｓ６７において、実行状態であれば（Ｓ６
７：ＹＥＳ）、割込処理用ディスパッチャのルーチンを
終了する。

【００８７】Ｓ５３において、休止状態であれば（Ｓ５
３：ＹＥＳ）、イベントの発生の有無を調べることな
く、Ｓ６６に進んで次のタスクの処理を行う。

【００８８】Ｓ５２において、タスク番号が優先順位の
付与されたタスク数よりも小さくなければ（Ｓ５２：Ｎ
Ｏ）、全てのタスクの処理が一巡したということなの
で、割込処理用ディスパッチャのルーチンを終了する。

【００８９】図１９は、タスクの実行状態の一例を説明
する説明図であって、ＣＰＵ１が上記のフローチャート
に基づいて動作することにより、たとえば図１９に示す
ような順序でタスクが実行される。すなわち、タスク
Ｂ，Ｅ，Ｆにイベントが発生したとすると、タスクの優
先順位の順にイベントの発生が順次チェックされて、タ
スクＢの実行終了後にタスクＥが実行され、タスクＥの
実行終了後にタスクＦが実行される。ここで、タスクＥ
の実行によりタスクＡにイベントが発生したとする。

【００９０】そして、タスクＦの実行中に周期タイマ割
込が発生すると、タスクＦの実行が中断され、タイママ
ネージャによる処理が行われた後、周期タイマ割込Ｉ／
Ｏハンドラマネージャによる処理が行われる。ここで、
タイママネージャによる処理によってタスクＣにイベン
トが発生したとする。周期タイマ割込Ｉ／Ｏハンドラマ
ネージャによる処理の後、割込処理用ディスパッチャに
より、優先順位の最も高いタスクＡから順にイベントの
発生がチェックされ、先ず、周期タイマ割込の発生前に
タスクＥの実行によりイベントが発生したタスクＡが実
行される。このタスクＡの実行によりタスクＤにイベン
トが発生したとする。次に、タイママネージャによって
イベントの発生したタスクＣが実行される。そして、タ
スクＡの実行によりイベントの発生したタスクＤが実行
される。

【００９１】タスクＤの実行中に周期タイマ割込が発生
すると、タスクＤの実行が中断され、タイママネージャ
による処理が行われた後、周期タイマ割込Ｉ／Ｏハンド
ラマネージャによる処理が行われる。すなわち、多重割
込処理が実行される。ここで、周期タイマ割込Ｉ／Ｏハ
ンドラマネージャによる処理によってタスクＢにイベン
トが発生したとする。周期タイマ割込Ｉ／Ｏハンドラマ
ネージャによる処理の後、割込処理用ディスパッチャに
より、優先順位の最も高いタスクＡから順にイベントの
発生がチェックされ、周期タイマ割込Ｉ／Ｏハンドラマ
ネージャによってイベントの発生したタスクＢが実行さ
れる。

【００９２】タスクＢを除けば、実行を中断しているタ
スクＦおよびタスクＤ以外にイベントの発生しているタ
スクは存在しないので、タスクＢの実行終了により多重
割込状態が解消され、前の周期タイマ割込中に中断して
いたタスクＤの実行が再開される。そして、タスクＤの
実行終了により割込状態が解消され、最初の周期タイマ
割込により中断していたタスクＦの実行が再開される。
ここで、タスクＦの実行によってタスクＢにイベントが
発生したとする。タスクＦの実行終了時には、既に非割
込処理用ディスパッチャによる処理に戻っているので、
タスクＦよりも優先順位の低いタスクが存在しないこと
から、最も優先順位の高いタスクＡから順にイベントの
発生がチェックされ、タスクＦの実行によりイベントの
発生したタスクＡが実行される。

【００９３】このように、非割込状態において、優先順
位の高い順にイベントの発生をチェックしてイベントの
発生しているタスクを順次実行し、また、割込が発生し
た場合、それが多重割込か否かに係わらず、実行中のタ
スクがあればその実行を一時中断し、割込の発生した時
点で再度優先順位の高い順にイベントの発生をチェック
してイベントの発生しているタスクを順次実行してい
き、その実行の終了後に、割込により中断したタスクの
実行を再開するので、多重割込を許容しつつ、全てのタ
スクでスタック領域を共用できる。

【００９４】したがって、スタック領域を提供するＲＡ
Ｍ３の容量を極力有効に利用でき、マイクロコンピュー
タなどのようにＲＡＭ３の容量を事実上大きくできない
場合にも、マルチプログラミングを実現できる。

【００９５】しかも、全てのタスクでスタック領域を共
用できることから、タスクを切り換える度にスタックポ
インタのためのタスク切換処理を実行するという動作が
不要になり、処理速度を良好に向上させることができ
る。

【００９６】さらには、全てのタスクでスタック領域を
共用しつつも、多重割込を許容できることから、タイマ
動作を確実に行うことができるなど、処理性能を低下さ
せることもない。

【図面の簡単な説明】

【図１】本願発明に係るマルチプログラミング実行制御
方法を採用したマイクロコンピュータの概略回路ブロッ
ク図である。

【図２】図１に示すＲＡＭの所定領域に確保されたタス
ク制御ブロックの概念説明図である。

【図３】図２に示すタスク制御ブロックの詳細説明図で
ある。

【図４】図１に示すＲＡＭの所定領域に確保された固定
長メモリブロックの概念説明図である。

【図５】図４に示す固定長メモリブロックの詳細説明図
である。

【図６】図１に示すＲＡＭの所定領域に確保された可変
長メモリプールの概念説明図である。

【図７】図６に示す可変長メモリプールの詳細説明図で
ある。

【図８】図１に示すＲＡＭの所定領域に確保されたイベ
ント制御ブロックの概念説明図である。

【図９】図８に示すイベント制御ブロックの詳細説明図
である。

【図１０】図１に示すＲＡＭの所定領域に確保されたタ
イママネージャ制御ブロックの概念説明図である。

【図１１】図１０に示すタイママネージャ制御ブロック
の詳細説明図である。

【図１２】図１に示すＲＡＭの所定領域に確保された周
期タイマ割込Ｉ／Ｏハンドラ制御ブロックの概念説明図
である。

【図１３】図１２に示す周期タイマ割込Ｉ／Ｏハンドラ
制御ブロックの詳細説明図である。

【図１４】非割込処理用ディスパッチャの動作を説明す
るフローチャートである。

【図１５】周期タイマ割込処理の手順を説明するフロー
チャートである。

【図１６】タイママネージャの処理手順を説明するフロ
ーチャートである。

【図１７】周期タイマ割込Ｉ／Ｏハンドラマネージャの
処理手順を説明するフローチャートである。

【図１８】割込処理用ディスパッチャの動作を説明する
フローチャートである。

【図１９】タスクの実行状態の一例を説明する説明図で
ある。

【符号の説明】

１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ４ インターフェイス回路 １１ タスク制御ブロック １２ 固定長メモリブロック １３ 可変長メモリプール １４ メモリ制御ブロック １５ 可変長メモリブロック １６ イベント制御ブロック １７ タイママネージャ制御ブロック １８ 周期タイマ割込Ｉ／Ｏハンドラ制御ブロック

Claims (3)

【特許請求の範囲】
1. 【請求項１】 １つのスタック領域を複数の全てのタス
   クで共用し、 予め前記全てのタスクに同順位なしに優先順位を設定し
   ておいて、 イベントの発生をタスク毎にチェックし、イベントが発
   生していればそのタスクを実行するという動作を、前記
   優先順位の順に循環的に繰り返すことを特徴とする、マ
   ルチプログラミング実行制御方法。
2. 【請求項２】 タスクの実行中に割込が発生すれば、そ
   の時点で実行中のタスクの処理を一旦中断し、新たに、
   イベントの発生をタスク毎にチェックし、イベントが発
   生していればそのタスクを実行するという動作を、前記
   優先順位の順に一巡させ、 割込処理が終了すれば、割込発生時に中断したタスクの
   実行を再開し、前記優先順位の順にタスクの処理を循環
   的に繰り返す動作に戻る、請求項１に記載のマルチプロ
   グラミング実行制御方法。
3. 【請求項３】 割込処理におけるタスクの実行中に新た
   な割込が発生すれば、その時点で実行中のタスクの処理
   を一旦中断し、新たに、イベントの発生をタスク毎にチ
   ェックし、イベントが発生していればそのタスクを実行
   するという動作を、前記優先順位の順に一巡させ、 新たな割込処理が終了すれば、新たな割込の発生時に中
   断したタスクの実行を再開して前の割込処理に戻る、請
   求項２に記載のマルチプログラミング実行制御方法。