JPH11352520A - Active drive device - Google Patents

Active drive device

Info

Publication number
JPH11352520A
JPH11352520A JP10173838A JP17383898A JPH11352520A JP H11352520 A JPH11352520 A JP H11352520A JP 10173838 A JP10173838 A JP 10173838A JP 17383898 A JP17383898 A JP 17383898A JP H11352520 A JPH11352520 A JP H11352520A
Authority
JP
Japan
Prior art keywords
lines
gate
line
pixel electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP10173838A
Other languages
Japanese (ja)
Inventor
Shinji Danjo
信二 檀上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP10173838A priority Critical patent/JPH11352520A/en
Publication of JPH11352520A publication Critical patent/JPH11352520A/en
Abandoned legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an active drive device in which opening ratios of pixels are high and a high-density mounting is possible and satisfactory yield is to be obtained. SOLUTION: This device is provided with plural pairs of two line pairs of gate lines, and pixel electrodes 13 forming a train are arranged between gate lines 12n A, 12n B forming pairs. Gate electrodes 12G and storage capacitance electrode parts 12C are formed, so as to be alternately projected toward pixel electrodes forming the train from the gate lines 12n A, and the storage capacitance electrode parts 12C and the gate electrodes 12G are alternately formed so as to become alternate with those of the gate lines 12n A from the gate lines 12n B on the other sides. Drain lines 15 are formed at rate of one line with respect to pixel electrodes 13 of adjacent two rows. A signal voltage is impressed on the pixel electrodes 13 of both sides of the drain lines 15 with different timings. Since an area occupied by signal lines is reduced by half in this manner, numerical apertures of pixels can be enhanced by an amount equivalent to the reduced area, and moreover, manufacturing yield is enhanced by reducing the number of lines of the signal lines and the mounting of driver ICs is facilitated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はアクティブ駆動装
置に関し、さらに詳しくは、アクティブ素子に薄膜トラ
ンジスタ(以下、TFTという)を用いたアクティブ駆
動装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active driver, and more particularly, to an active driver using a thin film transistor (hereinafter, referred to as a TFT) as an active element.

【0002】[0002]

【従来の技術】従来のアクティブ駆動装置は、液晶表示
パネル等の表示装置に利用され、図4に示すような構造
のものが知られている。図4は、TFTや画素電極など
が形成された所謂TFT基板の要部平面図である。液晶
表示パネルは、相対向するTFT基板とコモン基板との
間に液晶を封止して構成されている。TFT基板におい
ては、例えばガラスでなる後透明基板の上に、走査線と
してのゲートライン1Gと補助容量電極1Cとが同一金
属膜をエッチングすることにより所定のパターンをなす
ように形成されている。これらゲートライン1Gと補助
容量電極1Cが形成された表示領域の全面には、絶縁膜
が形成され、その上にマトリクス状をなすように画素電
極2がITO(indium tin oxide)またはIn23(Z
nO)m(但しm>0)で形成されている。この画素電
極2は、補助容量電極1Cに3辺で重なるように配置さ
れている。ゲートライン1Gの所定位置には、ゲート絶
縁膜を介して半導体層3が形成され、この半導体層3に
画素電極2と接続するソース電極4と、信号線としてド
レインライン5に接続されたドレイン電極5Dと、が形
成されており、TFT6が構成されている。このような
従来の液晶表示装置を等価回路で示すと図5に示す通り
である。同図に示すように、従来のアクティブ駆動装置
では、1画素あたりの構成要素として、ゲートライン1
G、ドレインライン5、TFT6、液晶画素容量CL、
補助容量Cs、共通電極7、及び補助容量電極1Cがあ
る。
2. Description of the Related Art A conventional active drive device is used for a display device such as a liquid crystal display panel, and has a structure as shown in FIG. FIG. 4 is a plan view of a main part of a so-called TFT substrate on which TFTs, pixel electrodes, and the like are formed. The liquid crystal display panel is configured by sealing liquid crystal between a TFT substrate and a common substrate facing each other. In the TFT substrate, a gate line 1G as a scanning line and an auxiliary capacitance electrode 1C are formed on a transparent substrate made of, for example, glass so as to form a predetermined pattern by etching the same metal film. An insulating film is formed on the entire surface of the display region in which the gate line 1G and the auxiliary capacitance electrode 1C are formed, and the pixel electrode 2 is formed on the insulating film so as to form a matrix by ITO (indium tin oxide) or In 2 O 3. (Z
nO) m (where m> 0). The pixel electrode 2 is disposed so as to overlap the auxiliary capacitance electrode 1C on three sides. At a predetermined position of the gate line 1G, a semiconductor layer 3 is formed via a gate insulating film, and a source electrode 4 connected to the pixel electrode 2 on the semiconductor layer 3 and a drain electrode connected to a drain line 5 as a signal line. 5D are formed, and the TFT 6 is formed. FIG. 5 shows an equivalent circuit of such a conventional liquid crystal display device. As shown in FIG. 1, in the conventional active driving device, the gate line 1 is used as a component per pixel.
G, drain line 5, TFT6, liquid crystal pixel capacitance CL,
There is an auxiliary capacitance Cs, a common electrode 7, and an auxiliary capacitance electrode 1C.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のアクティブ駆動装置では、上述したように1
画素あたりの構成要素として、ゲートライン1G、ドレ
インライン5、TFT6、液晶画素容量CL、補助容量
Cs、共通電極7、及び画素電極2の3辺に重なる補助
容量電極1Cを有するため、高精細化(狭ピッチ)で高
開口率を実現しようとした場合、各パターンの最小寸法
サイズ、最小間隔などの制約があった。また、TFT基
板において各種配線数が多いため、高精細化を進めた場
合、歩留まりの確保や高密度実装が困難となるという問
題があった。
However, in such a conventional active drive device, as described above, one of
Since the pixel has a gate line 1G, a drain line 5, a TFT 6, a liquid crystal pixel capacitance CL, an auxiliary capacitance Cs, a common electrode 7, and an auxiliary capacitance electrode 1C overlapping three sides of the pixel electrode 2, higher definition is achieved. When an attempt is made to achieve a high aperture ratio with a (narrow pitch), there are restrictions such as the minimum size and the minimum interval of each pattern. In addition, since there are a large number of various wirings in a TFT substrate, there is a problem that it is difficult to secure a yield and to perform high-density mounting when a higher definition is promoted.

【0004】この発明は、画素の開口率が高く、高密度
実装が可能で歩留まりの良好なアクティブ駆動装置を提
供することを目的としている。
An object of the present invention is to provide an active drive device having a high aperture ratio of pixels, enabling high-density mounting, and having a good yield.

【0005】[0005]

【課題を解決するための手段】請求項1記載の発明は、
基板に複数の画素電極が配置され、各走査線と各信号線
とが交差する部分に、それぞれ対応する前記画素電極に
接続されたスイッチング素子が配置されたアクティブ駆
動装置であって、前記走査線は、平行をなす2本を1対
として複数対が平行に形成されると共に、それぞれの対
をなす2本の前記走査線間に、当該走査線の延在方向に
沿って1列をなす複数の前記画素電極が配置され、且つ
前記各信号線は、前記走査線の延在方向に相隣接する2
つの画素電極と接続されていることを特徴としている。
According to the first aspect of the present invention,
An active drive device, wherein a plurality of pixel electrodes are arranged on a substrate, and switching elements connected to the corresponding pixel electrodes are arranged at intersections of each scanning line and each signal line, wherein the scanning line A plurality of pairs are formed in parallel with one pair of two parallel lines, and a plurality of pairs are formed between the two paired scanning lines in a row along the extending direction of the scanning lines. Are arranged, and each of the signal lines is adjacent to each other in an extending direction of the scanning line.
It is characterized by being connected to two pixel electrodes.

【0006】請求項1記載の発明では、信号線が列をな
す画素電極の相隣接する2つ対して1本の割合で形成さ
れているため、即ち配置された画素電極の2行に対して
信号線が1本でよいため、信号線の占有する面積を半減
することができる。このため、削減された面積分だけ画
素の開口率の向上を図ることが可能になる。また、信号
線の本数を減少させることにより、製造歩留まりを向上
でき、ドライバICの実装を容易にできる。
According to the first aspect of the present invention, the signal line is formed at a ratio of one to two adjacent pixel electrodes in a column, that is, for two rows of the arranged pixel electrodes. Since only one signal line is required, the area occupied by the signal line can be reduced by half. Therefore, the aperture ratio of the pixel can be improved by the reduced area. Further, by reducing the number of signal lines, the manufacturing yield can be improved, and the mounting of the driver IC can be facilitated.

【0007】請求項2記載の発明は、請求項1記載のア
クティブ駆動装置であって、前記走査線はゲートライン
であり、前記信号線はソースラインまたはドレインライ
ンであり、前記スイッチング素子は薄膜トランジスタで
あることを特徴としている。
According to a second aspect of the present invention, in the active driving device according to the first aspect, the scanning line is a gate line, the signal line is a source line or a drain line, and the switching element is a thin film transistor. It is characterized by having.

【0008】請求項3記載の発明は、請求項2記載のア
クティブ駆動装置であって、対をなす前記ゲートライン
どうしは、両ゲートラインで挟まれる前記画素電極毎
に、一方の前記ゲートラインにゲート電極が形成され他
方の前記ゲートラインに当該画素電極と絶縁膜を介して
部分的に重なる蓄積容量電極部が形成されており、各ゲ
ートラインでは前記画素電極の列に沿って前記ゲート電
極と前記蓄積容量電極部とが、交互に形成されているこ
とを特徴としている。
According to a third aspect of the present invention, in the active driving device according to the second aspect, the paired gate lines are connected to one of the gate lines for each of the pixel electrodes sandwiched between the two gate lines. A gate electrode is formed, and a storage capacitor electrode portion that partially overlaps with the pixel electrode via an insulating film is formed on the other gate line, and the gate electrode and the gate electrode are arranged along a column of the pixel electrode at each gate line. The storage capacitor electrode portion is formed alternately.

【0009】請求項3記載の発明では、1画素電極に着
目した場合、対をなすゲートラインの一方が蓄積容量電
極部として作用し、他方がゲート電極として作用する。
According to the third aspect of the invention, when attention is paid to one pixel electrode, one of the paired gate lines functions as a storage capacitor electrode portion, and the other functions as a gate electrode.

【0010】請求項4記載の発明は、請求項1〜請求項
3のいずれかに記載のアクティブ駆動装置であって、前
記信号線には、当該信号線の両側に位置する前記スイッ
チング素子に対して時間分割で信号電圧が印加されるこ
とを特徴としている。
According to a fourth aspect of the present invention, there is provided the active driving device according to any one of the first to third aspects, wherein the signal line is connected to the switching elements located on both sides of the signal line. And the signal voltage is applied in a time division manner.

【0011】請求項4記載の発明では、上記した作用に
加えて、信号線が半減したにも拘わらず信号線に印加す
る信号電圧を時間分割することで、表示に必要な画素電
極をすべて表示させることが可能となる。
According to the fourth aspect of the present invention, in addition to the above-described operation, all the pixel electrodes required for display are displayed by dividing the signal voltage applied to the signal lines even though the signal lines are halved. It is possible to do.

【0012】[0012]

【発明の実施の形態】以下、この発明に係るアクティブ
駆動装置の詳細を図面に示す実施形態に基づいて説明す
る。図1は本発明の実施形態のアクティブ駆動装置を示
す要部平面図であり、図2は本実施形態のアクティブ駆
動装置をTFT基板として用いた液晶表示パネルの等価
回路図であり、図3(a)は従来の液晶表示パネルの駆
動タイミングチャートと図3(b)は本実施形態の液晶
表示パネルの駆動タイミングチャートとを比較して示し
ている。なお、液晶表示パネルのTFT基板に対向する
コモン基板側の構造は従来と同様の構成であるためその
説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of an active drive device according to the present invention will be described below based on embodiments shown in the drawings. FIG. 1 is a plan view of a main part showing an active driving device according to an embodiment of the present invention. FIG. 2 is an equivalent circuit diagram of a liquid crystal display panel using the active driving device of the present embodiment as a TFT substrate. FIG. 3A is a comparison between a driving timing chart of the conventional liquid crystal display panel and FIG. 3B is a comparison between a driving timing chart of the liquid crystal display panel of the present embodiment. The structure of the liquid crystal display panel on the side of the common substrate facing the TFT substrate has the same configuration as that of the related art, and a description thereof will be omitted.

【0013】図1を用いてTFT基板側の構成を説明す
る。ガラスでなるTFT基板11の上に、互いに平行な
対をなすゲートライン12nA、12nB(nは自然数)が
複数対、互いに平行に形成されている。同図に示すよう
に、互いに隣り合うゲートラインの対どうしの隣接する
ゲートライン12(n-1)Bとゲートライン12nAとは、近
接して形成されている。これらゲートラインは、TFT
基板11の上に成膜した導電性膜をフォトリソグラフィ
ー技術を用いて同時に形成される。なお、これらゲート
ラインは、図示しないゲート絶縁膜で覆われている。
The configuration on the TFT substrate side will be described with reference to FIG. On a TFT substrate 11 made of glass, a plurality of pairs of gate lines 12 nA and 12 nB (n is a natural number) which are parallel to each other are formed in parallel with each other. As shown in the figure, an adjacent gate line 12 (n-1) B and a gate line 12 nA of a pair of adjacent gate lines are formed close to each other. These gate lines are TFT
The conductive film formed on the substrate 11 is formed at the same time by using photolithography technology. These gate lines are covered with a gate insulating film (not shown).

【0014】また、それぞれの対をなすゲートラインど
うしの間には、透明なITOでなる、略長方形状の画素
電極13がゲートラインの延在方向に沿って1列をなす
ように配置されている。それぞれの対をなすゲートライ
ンからは、これらのラインに挟まれた列をなす画素電極
13へ向けて交互にゲート電極12Gと蓄積容量電極部
12Cが突出するように形成されており、1つの画素電
極13に着目したときに、図1に示すように、対を構成
する一方のゲートライン12nAからゲート電極12Gが
突出している場合には、他方のゲートライン12nBから
蓄積容量電極部12Cが突出し、逆に一方のゲートライ
ン12nAから蓄積容量電極部12Cが突出している場合
には、他方のゲートライン12nBからゲート電極12G
が突出するようになっている。なお、蓄積容量電極部1
2Cは、これが属するゲートラインに近接する、画素電
極13の一辺の縁部に、絶縁膜を介して重なるように形
成されている。
A substantially rectangular pixel electrode 13 made of transparent ITO is arranged between each pair of gate lines so as to form a line along the direction in which the gate lines extend. I have. From each pair of gate lines, a gate electrode 12G and a storage capacitor electrode portion 12C are formed so as to alternately project toward a pixel electrode 13 forming a column sandwiched between these lines. When focusing on the electrode 13, as shown in FIG. 1, when the gate electrode 12G protrudes from one of the gate lines 12 nA forming the pair, the storage capacitor electrode section 12C is formed from the other gate line 12 nB. If the storage capacitor electrode portion 12C protrudes from the one gate line 12 nA and conversely, if the storage capacitor electrode portion 12C protrudes from the other gate line 12 nA, the gate electrode 12G will protrude from the other gate line 12 nB.
Are projected. Note that the storage capacitor electrode unit 1
2C is formed so as to overlap with an edge of one side of the pixel electrode 13 close to the gate line to which it belongs via an insulating film.

【0015】さらに、ゲートラインと交差する方向に
は、信号線としての複数のドレインライン15が形成さ
れている。特に、本実施形態では、ドレインライン15
の両側に位置する同一列の2つの画素電極13に対応す
る半導体層14のドレイン領域に接続するように突出す
るドレイン電極15D、15Dが各画素列毎に形成され
ている。このため、ドレインライン15は、列方向に並
ぶ2つの画素電極13、13に対して1本の割合で配置
・形成されている。また、各半導体層14のソース領域
には、それぞれの半導体層14が対応する画素電極13
に接続するソース電極16が接続されている。この結
果、ゲート電極12Gと、図示しないゲート絶縁膜と、
半導体層14と、ソース電極16と、ドレイン電極15
Dとで、それぞれの画素電極13のスイッチング素子と
してのTFT17が構成されている。
Further, a plurality of drain lines 15 as signal lines are formed in a direction intersecting with the gate lines. In particular, in the present embodiment, the drain line 15
Drain electrodes 15D, 15D protruding to be connected to the drain regions of the semiconductor layer 14 corresponding to the two pixel electrodes 13 on the same column located on both sides of the pixel column are formed for each pixel column. For this reason, the drain line 15 is arranged and formed at a ratio of one to two pixel electrodes 13 arranged in the column direction. The source region of each semiconductor layer 14 has a pixel electrode 13 corresponding to each semiconductor layer 14.
Is connected to the source electrode 16. As a result, the gate electrode 12G, a gate insulating film (not shown),
Semiconductor layer 14, source electrode 16, and drain electrode 15
D constitutes a TFT 17 as a switching element of each pixel electrode 13.

【0016】以上、TFT基板11側の構成を説明した
が、コモン基板側の構造は従来と同様の構成であり、両
基板の対向面には配向膜が形成され、両基板をシール材
を介して貼り合わせて液晶を封止することにより本実施
形態の液晶表示パネルが構成されている。また、本実施
形態の液晶表示パネルでは、カラーフィルタや偏光板な
どが適宜配置されている。
Although the structure on the TFT substrate 11 side has been described above, the structure on the common substrate side is the same as that of the related art. An alignment film is formed on the opposing surfaces of both substrates, and the two substrates are interposed with a sealant therebetween. The liquid crystal display panel of the present embodiment is configured by sealing the liquid crystal by bonding together. Further, in the liquid crystal display panel of the present embodiment, a color filter, a polarizing plate, and the like are appropriately arranged.

【0017】図2は本実施形態の液晶表示パネルの等価
回路図である。同図中、符号18はコモン基板側のコモ
ン電極(VCOM)、19は液晶画素容量(CLC)、20
は蓄積容量(CS)を示している。同図に示すように、
本実施形態では、1本のドレインライン15を両側の画
素で共有する構造である。また、蓄積容量20は、図1
に示すように隣りのゲートラインに形成した蓄積容量電
極部12C、ゲート絶縁膜、及び蓄積容量電極部12C
に重なるゲート電極13から構成される。
FIG. 2 is an equivalent circuit diagram of the liquid crystal display panel of the present embodiment. In the figure, reference numeral 18 denotes a common electrode (V COM ) on the common substrate side, 19 denotes a liquid crystal pixel capacitance (C LC ), 20
Indicates a storage capacity (C S ). As shown in the figure,
This embodiment has a structure in which one drain line 15 is shared by pixels on both sides. In addition, the storage capacity 20 corresponds to FIG.
As shown in FIG. 3, the storage capacitor electrode portion 12C formed on the adjacent gate line, the gate insulating film, and the storage capacitor electrode portion 12C
And a gate electrode 13 overlapping the gate electrode 13.

【0018】次に、図3に示すタイミングチャートを用
いて本実施形態の液晶表示パネルの駆動方法について従
来の液晶表示パネルの駆動方法と対比して説明する。ま
ず、従来の図5に示す構成の液晶表示パネルにおいて
は、あるゲートラインとあるドレインラインとを選ぶと
その組み合わせは1つしかなかったため、図3(a)に
示すように、ゲートラインを単純マトリクスと同様に時
間分割して走査している。この走査のタイミングを合わ
せて選択されたゲートラインに対応するドレインライン
群にデータ信号電圧が印加されるようになっている。本
実施形態では、同一のソースライン15で両側が画素に
書込みを行うため、図3(b)に示すように、ドレイン
ラインを時間分割による駆動を行う。即ち、従来のゲー
トライン1G(n-1)に対応するドレインライン5のデー
タ信号の立ち上げから立ち下げ上げまでの期間に、ゲー
トライン12(n-1)Aの信号とゲートライン12(n-1)B
信号の2つを順次立ち上げ、これらのタイミングに合わ
せてドレインライン15に画素の駆動状態に合わせた信
号電圧をそれぞれ入力する。次の対をなすゲートライン
12nA、12nBにおいても同様の駆動動作を行わせる。
このように、逐次、対をなすゲートラインを走査し、こ
のときのタイミングに合わせてすべのドレインラインに
それぞれの画素の駆動状態に応じた電圧を印加していけ
ば、必要な画素をすべて表示することが可能となる。こ
のようにして1フレームを表示し、それを繰り返して動
画を表示させることができる。
Next, a driving method of the liquid crystal display panel of the present embodiment will be described in comparison with a conventional driving method of the liquid crystal display panel, using a timing chart shown in FIG. First, in the conventional liquid crystal display panel having the configuration shown in FIG. 5, when a certain gate line and a certain drain line are selected, there is only one combination. Therefore, as shown in FIG. Scanning is performed in a time-division manner as in the case of the matrix. The data signal voltage is applied to the drain line group corresponding to the gate line selected in synchronization with the scanning timing. In the present embodiment, since the same source line 15 is used to write data to the pixels on both sides, as shown in FIG. 3B, the drain line is driven by time division. That is, during the period from the rise to the fall of the data signal of the drain line 5 corresponding to the conventional gate line 1G (n-1) , the signal of the gate line 12 (n-1) A and the gate line 12 (n -1) Two signals of B are sequentially raised, and a signal voltage corresponding to the driving state of the pixel is input to the drain line 15 at each of these timings. The same driving operation is performed on the next pair of gate lines 12 nA and 12 nB .
In this way, by sequentially scanning a pair of gate lines and applying a voltage according to the driving state of each pixel to all drain lines at the timing at this time, all necessary pixels are displayed. It is possible to do. In this manner, one frame is displayed, and a moving image can be displayed by repeating the display.

【0019】本実施形態では、このような駆動方法をと
ることにより、ドレインライン15が同列の2画素あた
り1本で済むことになり、ドレインライン数を従来の半
分に減らすことができる。また、従来のような補助容量
電極ラインを設ける必要がないため、これらの減少分の
面積を画素開口部に割り当てることや、画素面積を縮小
させたときの配線密度を緩和させることができる。この
ため、本実施形態では、液晶表示パネルの高開口率化を
可能とし、特に高精細化した場合の開口率の低下を抑制
することができるという利点がある。また、ドレインラ
イン15の数を半減させたことにより、ドレインドライ
バと画素とを結ぶ結線数も半減でき、製造歩留まりの向
上や高密度実装が可能となるなどの利点がある。
In the present embodiment, by adopting such a driving method, only one drain line 15 is required for two pixels in the same column, and the number of drain lines can be reduced to half of the conventional one. Further, since it is not necessary to provide an auxiliary capacitance electrode line as in the related art, the reduced area can be allocated to the pixel opening, and the wiring density when the pixel area is reduced can be reduced. For this reason, in the present embodiment, there is an advantage that the aperture ratio of the liquid crystal display panel can be increased, and a decrease in the aperture ratio particularly when the definition is increased can be suppressed. Also, by reducing the number of the drain lines 15 by half, the number of connections between the drain driver and the pixel can be reduced by half, and there are advantages such as improvement in manufacturing yield and high-density mounting.

【0020】以上、実施形態について説明したが、本発
明はこれに限定されるものではなく、構成の要旨に付随
する各種の変更が可能である。
Although the embodiments have been described above, the present invention is not limited to these embodiments, and various changes accompanying the gist of the configuration are possible.

【0021】[0021]

【発明の効果】以上の説明から明らかなように、この発
明によれば、画素の開口率を向上できると共に、高精細
な表示を行うことのできるアクティブ駆動装置を実現で
きるという効果がある。また、電極配線の点数を大幅に
削減できるため、歩留まりを向上させることができる。
As is apparent from the above description, according to the present invention, there is an effect that an aperture ratio of a pixel can be improved and an active driving device capable of performing high-definition display can be realized. Further, since the number of electrode wirings can be significantly reduced, the yield can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るアクティブ駆動装置の実施形態を
示す要部平面図。
FIG. 1 is a main part plan view showing an embodiment of an active drive device according to the present invention.

【図2】本実施形態のアクティブ駆動装置を用いた液晶
表示パネルの等価回路図。
FIG. 2 is an equivalent circuit diagram of a liquid crystal display panel using the active driving device of the embodiment.

【図3】(a)は従来の液晶表示パネルの駆動波形を示
すタイミングチャートであり、(b)は本実施形態の液
晶表示パネルの駆動波形を示すタイミングチャート。
3A is a timing chart showing a driving waveform of a conventional liquid crystal display panel, and FIG. 3B is a timing chart showing a driving waveform of a liquid crystal display panel of the present embodiment.

【図4】従来のアクティブ駆動装置の要部平面図。FIG. 4 is a plan view of a main part of a conventional active drive device.

【図5】従来の液晶表示装置の等価回路図。FIG. 5 is an equivalent circuit diagram of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

11 TFT基板 12 ゲートライン 12G ゲート電極 12C 蓄積容量電極部 13 画素電極 15 ドレインライン 17 TFT DESCRIPTION OF SYMBOLS 11 TFT substrate 12 Gate line 12G Gate electrode 12C Storage capacitor electrode part 13 Pixel electrode 15 Drain line 17 TFT

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板に複数の画素電極が配置され、各走
査線と各信号線とが交差する部分に、それぞれ対応する
前記画素電極に接続されたスイッチング素子が配置され
たアクティブ駆動装置であって、 前記走査線は、平行をなす2本を1対として複数対が平
行に形成されると共に、それぞれの対をなす2本の前記
走査線間に、当該走査線の延在方向に沿って1列をなす
複数の前記画素電極が配置され、且つ前記各信号線は、
前記走査線の延在方向に相隣接する2つの画素電極と接
続されていることを特徴とするアクティブ駆動装置。
1. An active driving device comprising: a plurality of pixel electrodes arranged on a substrate; and switching elements connected to the corresponding pixel electrodes arranged at intersections of each scanning line and each signal line. A plurality of pairs of the scanning lines are formed in parallel with one pair of the two parallel lines, and between the two pairs of the scanning lines, along the extending direction of the scanning lines. A plurality of the pixel electrodes forming one column are arranged, and each of the signal lines is
An active driving device, wherein the active driving device is connected to two pixel electrodes adjacent to each other in the direction in which the scanning lines extend.
【請求項2】 前記走査線はゲートラインであり、前記
信号線はソースラインまたはドレインラインであり、前
記スイッチング素子は薄膜トランジスタであることを特
徴とする請求項1記載のアクティブ駆動装置。
2. The active driving device according to claim 1, wherein the scanning line is a gate line, the signal line is a source line or a drain line, and the switching element is a thin film transistor.
【請求項3】 対をなす前記ゲートラインどうしは、両
ゲートラインで挟まれる前記画素電極毎に、一方の前記
ゲートラインにゲート電極が形成され他方の前記ゲート
ラインに当該画素電極と絶縁膜を介して部分的に重なる
蓄積容量電極部が形成されており、各ゲートラインでは
前記画素電極の列に沿って前記ゲート電極と前記蓄積容
量電極部とが、交互に形成されていることを特徴とする
請求項2記載のアクティブ駆動装置。
3. A pair of the gate lines, wherein, for each of the pixel electrodes sandwiched between the two gate lines, a gate electrode is formed on one of the gate lines and the pixel electrode and an insulating film are formed on the other of the gate lines. A storage capacitor electrode portion that partially overlaps with the gate electrode, and the gate electrode and the storage capacitor electrode portion are alternately formed along the columns of the pixel electrodes in each gate line. The active drive device according to claim 2.
【請求項4】 前記信号線には、当該信号線の両側に位
置する前記スイッチング素子に対して時間分割で信号電
圧が印加されることを特徴とする請求項1〜請求項3の
いずれかに記載のアクティブ駆動装置。
4. The signal line according to claim 1, wherein a signal voltage is applied to the switching elements located on both sides of the signal line in a time division manner. An active drive as described.
JP10173838A 1998-06-08 1998-06-08 Active drive device Abandoned JPH11352520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10173838A JPH11352520A (en) 1998-06-08 1998-06-08 Active drive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10173838A JPH11352520A (en) 1998-06-08 1998-06-08 Active drive device

Publications (1)

Publication Number Publication Date
JPH11352520A true JPH11352520A (en) 1999-12-24

Family

ID=15968104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10173838A Abandoned JPH11352520A (en) 1998-06-08 1998-06-08 Active drive device

Country Status (1)

Country Link
JP (1) JPH11352520A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201315A (en) * 2005-01-18 2006-08-03 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
CN1296762C (en) * 2004-07-22 2007-01-24 友达光电股份有限公司 Display panel and its producing method
KR100827081B1 (en) 2005-11-16 2008-05-02 세이코 엡슨 가부시키가이샤 Liquid crystal device and projector
KR100844804B1 (en) * 2001-10-19 2008-07-07 엘지디스플레이 주식회사 Array substrate of liquid crystal display panel
JP2011065153A (en) * 2009-09-18 2011-03-31 Chi Mei Electronics Corp Pixel array and driving method of the same, and display panel having the pixel array
JP2011232443A (en) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp Liquid crystal display device
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
KR101321218B1 (en) * 2010-12-22 2013-10-23 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft substrate and method for manufacture thereof
CN104898343A (en) * 2015-06-30 2015-09-09 重庆京东方光电科技有限公司 Array substrate, display panel and display device
US9761613B2 (en) 2010-12-22 2017-09-12 Beijing Boe Optoelectronics Technology Co., Ltd. TFT array substrate and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242420A (en) * 1988-04-25 1990-02-13 Hitachi Ltd Display device and liquid crystal display device
JPH0338689A (en) * 1989-07-05 1991-02-19 Nec Corp Liquid crystal display device
JPH1073843A (en) * 1996-08-30 1998-03-17 Nec Corp Active matrix type liquid crystal display device
JPH10111492A (en) * 1996-10-04 1998-04-28 Texas Instr Japan Ltd Liquid crystal display device, and liquid crystal display method
JPH10142578A (en) * 1996-11-15 1998-05-29 Furontetsuku:Kk Active matrix type liquid crystal display device
JPH10171412A (en) * 1996-12-09 1998-06-26 Nec Corp Active matrix type liquid crystal display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242420A (en) * 1988-04-25 1990-02-13 Hitachi Ltd Display device and liquid crystal display device
JPH0338689A (en) * 1989-07-05 1991-02-19 Nec Corp Liquid crystal display device
JPH1073843A (en) * 1996-08-30 1998-03-17 Nec Corp Active matrix type liquid crystal display device
JPH10111492A (en) * 1996-10-04 1998-04-28 Texas Instr Japan Ltd Liquid crystal display device, and liquid crystal display method
JPH10142578A (en) * 1996-11-15 1998-05-29 Furontetsuku:Kk Active matrix type liquid crystal display device
JPH10171412A (en) * 1996-12-09 1998-06-26 Nec Corp Active matrix type liquid crystal display device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844804B1 (en) * 2001-10-19 2008-07-07 엘지디스플레이 주식회사 Array substrate of liquid crystal display panel
CN1296762C (en) * 2004-07-22 2007-01-24 友达光电股份有限公司 Display panel and its producing method
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
JP2006201315A (en) * 2005-01-18 2006-08-03 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
KR100827081B1 (en) 2005-11-16 2008-05-02 세이코 엡슨 가부시키가이샤 Liquid crystal device and projector
JP2011065153A (en) * 2009-09-18 2011-03-31 Chi Mei Electronics Corp Pixel array and driving method of the same, and display panel having the pixel array
JP2011232443A (en) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp Liquid crystal display device
KR101321218B1 (en) * 2010-12-22 2013-10-23 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft substrate and method for manufacture thereof
US9761613B2 (en) 2010-12-22 2017-09-12 Beijing Boe Optoelectronics Technology Co., Ltd. TFT array substrate and manufacturing method thereof
CN104898343A (en) * 2015-06-30 2015-09-09 重庆京东方光电科技有限公司 Array substrate, display panel and display device
WO2017000505A1 (en) * 2015-06-30 2017-01-05 Boe Technology Group Co., Ltd. Array substrate, display panel, display device and electronic device
US9885930B2 (en) 2015-06-30 2018-02-06 Boe Technology Group Co., Ltd. Array substrate, display panel, display device and electronic device

Similar Documents

Publication Publication Date Title
JP3291249B2 (en) Active matrix type liquid crystal display device and substrate used therefor
JP3349935B2 (en) Active matrix type liquid crystal display
KR100704817B1 (en) Liquid crystal panel and liquid crystal display device
JP4049162B2 (en) Electro-optical device and electronic apparatus
US10852591B2 (en) Image display device
US5457553A (en) Thin-film transistor panel with reduced number of capacitor lines
JP5153011B2 (en) Liquid crystal display
JPH05241124A (en) Liquid crystal display device
KR20080039024A (en) Display apparatus
JP2003202592A (en) Liquid crystal display panel
JP3305259B2 (en) Active matrix type liquid crystal display device and substrate used therefor
JPH11352520A (en) Active drive device
JPH0614154B2 (en) LCD matrix panel
JP4198485B2 (en) Electrode substrate for display device
JP3352944B2 (en) Active matrix type liquid crystal display device and substrate used therefor
JPH10293324A (en) Liquid crystal display element
JP3649635B2 (en) Active matrix display device
JP3316335B2 (en) Liquid crystal display
JP3158587B2 (en) Thin film transistor panel
KR101227133B1 (en) Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type
JP3405432B2 (en) Liquid crystal display
JP2005077483A (en) Electrooptical device and electronic appliance
JP3221628B2 (en) Liquid crystal display
JPH1090718A (en) Liquid crystal display device
JP2001183698A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20051228