JPH11352514A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH11352514A JPH11352514A JP16049898A JP16049898A JPH11352514A JP H11352514 A JPH11352514 A JP H11352514A JP 16049898 A JP16049898 A JP 16049898A JP 16049898 A JP16049898 A JP 16049898A JP H11352514 A JPH11352514 A JP H11352514A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- liquid crystal
- crystal display
- display device
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は液晶表示装置に関す
る。[0001] The present invention relates to a liquid crystal display device.
【０００２】[0002]
【従来の技術】液晶表示装置は、液晶を介して互いに対
向配置される透明基板を外囲器とし、該液晶の広がり方
向に多数の画素が形成されて表示部を構成している。2. Description of the Related Art In a liquid crystal display device, a display portion is formed by forming a plurality of pixels in a direction in which the liquid crystal spreads, with a transparent substrate disposed to face each other via a liquid crystal as an envelope.
【０００３】そして、該透明基板の液晶側の面には各画
素ごとに所定の電界を発生させる電子回路が組み込まれ
ている。An electronic circuit for generating a predetermined electric field for each pixel is built in a surface of the transparent substrate on the liquid crystal side.
【０００４】すなわち、この電子回路によって所定の電
界が発生された画素は、その液晶の光透過率が変化し、
たとえば一方の透明基板側から該液晶を介して他方の透
明基板側へ通過させる光の量を制御させることができる
ようになっている。That is, in a pixel in which a predetermined electric field is generated by this electronic circuit, the light transmittance of the liquid crystal changes,
For example, the amount of light passing from one transparent substrate side to the other transparent substrate side via the liquid crystal can be controlled.
【０００５】ここで、前記電子回路は、いわゆるフォト
リソグラフィ技術による選択エッチングによって形成さ
れるそれぞれ所定のパターンの複数の導電層および絶縁
層が積層された構造によって構成されたものとなってい
る。Here, the electronic circuit has a structure in which a plurality of conductive layers and insulating layers each having a predetermined pattern formed by selective etching by a so-called photolithography technique are laminated.
【０００６】このため、導電層および絶縁層の各層は、
それらが精度よいアライメントで形成されることが要求
される。Therefore, each of the conductive layer and the insulating layer is
It is required that they be formed with high precision alignment.
【０００７】従来では、透明基板の表示部を除く周辺の
４角にそれぞれアラインメント用の位置決めマーク（以
下、アライメントマークと称する場合がある。）を形成
し、このアライメントマークを所定パターンの各層をフ
ォトリソグラフィ技術による選択エッチングで順次形成
する際の基準としている。Conventionally, alignment positioning marks (hereinafter, sometimes referred to as alignment marks) are respectively formed at four corners of a transparent substrate except for a display portion, and the alignment marks are formed by photolithography of each layer of a predetermined pattern. This is used as a reference when sequentially forming by selective etching using a lithography technique.
【０００８】[0008]
【発明が解決しようとする課題】しかし、近年における
液晶表示装置の表示部の精細化および大型化の傾向にと
もない、上述したアライメントマークを基準にして所定
パターンの各層を形成した場合、充分なアライメントが
達成できないという不都合が指摘されるに到っている。However, with the recent trend toward finer and larger display sections of liquid crystal display devices, if each layer having a predetermined pattern is formed on the basis of the above-described alignment marks, sufficient alignment is required. The inconvenience that it cannot be achieved has been pointed out.
【０００９】このことは、上述したような表示部の精細
化および大型化の傾向とともに、表示部の輝度むらの防
止に関しても注目が注がれるが、充分なアライメントが
達成できない場合、各画素間におけるアライメトのずれ
が輝度むらの大きな発生原因となってしまう。Although attention has been paid to the prevention of uneven brightness of the display unit as well as the tendency of the display unit to be finer and larger, as described above, if sufficient alignment cannot be achieved, the distance between each pixel is reduced. In this case, the misalignment in the above causes a large cause of uneven brightness.
【００１０】また、透明基板の表示部を除く周辺の４角
にアライメントマークを形成することは、そのアライメ
ントマークを回避して形成する表示部の面積を狭めてし
まうことになることも指摘されるに到った。It is also pointed out that the formation of alignment marks at the four corners of the transparent substrate except for the display portion leads to a reduction in the area of the display portion formed avoiding the alignment mark. Reached.
【００１１】本発明はこのような事情に基づいてなされ
たもので、その目的は、充分なアライメントの達成を図
った液晶表示装置を提供することにある。The present invention has been made in view of such circumstances, and an object of the present invention is to provide a liquid crystal display device which achieves sufficient alignment.
【００１２】また、他の目的は、表示部の面積の拡大を
図った液晶表示装置を提供することにある。Another object is to provide a liquid crystal display device in which the area of the display section is enlarged.
【００１３】[0013]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【００１４】手段１．すなわち、液晶を介して互いに対
向配置される各透明基板のうち一方の透明基板の液晶側
の面の各画素領域に、走査信号線への走査信号の供給に
よって駆動されるスイッチング素子と、このスイッチン
グ素子を介して映像信号線からの映像信号が供給される
画素電極とが形成されている液晶表示装置において、各
画素領域にアライメントずれを認識する手段が設けられ
ていることを特徴とするものである。 Means 1. That is, a switching element driven by supply of a scanning signal to a scanning signal line is provided in each pixel region on a liquid crystal side surface of one of the transparent substrates disposed opposite to each other via a liquid crystal. In a liquid crystal display device having a pixel electrode to which a video signal is supplied from a video signal line via an element, a means for recognizing misalignment is provided in each pixel region. is there.
【００１５】手段２．アライメントずれを認識する手段
としての各パターンは、アライメント用の位置決めマー
クとして適用されることを特徴とするものである。 Means 2. Each pattern as means for recognizing misalignment is applied as a positioning mark for alignment.
【００１６】このように構成した液晶表示装置は、各画
素領域ごとにアライメトずれを認識する手段が設けられ
ていることから、各画素ごとのアライメントずれを分析
しその対策を講じることによって、充分なアライメント
を達成することができるようになるとともに、各画素間
におけるアライメントずれを回避できるようになる。Since the liquid crystal display device thus constructed is provided with a means for recognizing misalignment in each pixel region, it is sufficient to analyze the misalignment of each pixel and take measures against it. Alignment can be achieved, and misalignment between pixels can be avoided.
【００１７】また、アライメントずれを認識する手段は
アライメントマークとして適用することができ、このよ
うにした場合、従来のように透明基板の表示部を除く周
辺の４角にアライメントマークを形成する必要がなくな
る。したがって、表示部の面積の拡大を図ることができ
るようになる。The means for recognizing misalignment can be applied as an alignment mark. In such a case, it is necessary to form alignment marks at four corners around the transparent substrate except for the display portion as in the conventional case. Disappears. Therefore, the area of the display section can be increased.
【００１８】[0018]
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the liquid crystal display device according to the present invention will be described below with reference to the drawings.
【００１９】〔実施例１〕ＴＦＴ基板の全体構成 まず、図１は、液晶を介して互いに対向配置される一対
の透明基板のうち一方の透明基板、いわゆるＴＦＴ基板
ＴＦＴＳＵＢと称される透明基板の液晶側の面の構成を
示す平面図である。なお、ＴＦＴ基板ＴＦＴＳＵＢと対
向配置される他の透明基板は図示していないが、図中一
点鎖線の個所を外輪郭として対向配置され、その液晶側
の面には画素ごとに共通な共通電極（透明電極）が形成
されているとともに、対応する画素領域毎にカラーフィ
ルタが形成されている。Embodiment 1 Overall Structure of TFT Substrate First, FIG. 1 shows one of a pair of transparent substrates disposed opposite each other via a liquid crystal, that is, a transparent substrate called a TFT substrate TFTSUB. It is a top view which shows the structure of the liquid crystal side surface. Although other transparent substrates opposed to the TFT substrate TFTSUB are not shown, they are arranged facing each other with the dashed line in the figure as an outer contour, and the liquid crystal side surface has a common electrode (common) for each pixel. A transparent electrode is formed, and a color filter is formed for each corresponding pixel region.
【００２０】このようなＴＦＴ基板ＴＦＴＳＵＢの面に
は、まず、図中ｘ方向に延在しｙ方向に並設された走査
信号配線Ｇ０〜Ｇｉ〜Ｇｎが形成されている。これら各
走査信号配線Ｇ０〜Ｇｉ〜Ｇｎのそれぞれの一端（図中
左側）には、ＴＦＴ基板ＴＦＴＳＵＢの辺部にてその端
子部ＧＰＡＤが備えられている。これら各端子部ＧＰＡ
Ｄは、走査信号を供給するためにたとえば外付けの駆動
回路に接続される端子部となるものである。First, on the surface of such a TFT substrate TFTSUB, scanning signal lines G0 to Gi to Gn are formed which extend in the x direction in the figure and are arranged in parallel in the y direction. At one end (left side in the figure) of each of the scanning signal lines G0 to Gi to Gn, a terminal portion GPAD is provided at a side portion of the TFT substrate TFTSUB. These terminals GPA
D is a terminal unit connected to, for example, an external drive circuit for supplying a scanning signal.
【００２１】さらに、これら各走査信号配線Ｇ０〜Ｇｉ
〜Ｇｎと層間絶縁膜を介して図中ｙ方向に延在しｘ方向
に並設された映像信号配線Ｄ１〜Ｄｊ〜Ｄｍが形成され
ている。Further, each of the scanning signal lines G0 to Gi
Gn and video signal wirings D1 to Dj to Dm extending in the y direction in the drawing and juxtaposed in the x direction via an interlayer insulating film.
【００２２】これら各映像信号配線Ｄ１〜Ｄｊ〜Ｄｍの
それぞれの一端（図中上側）には、ＴＦＴ基板ＴＦＴＳ
ＵＢの辺部にてその端子部ＤＰＡＤが備えられている。
これら各端子部ＤＰＡＤは、映像信号を供給するための
たとえば外付けの駆動回路に接続される端子部となるも
のである。At one end (upper side in the figure) of each of these video signal wirings D1 to Dj to Dm, a TFT substrate TFTS
A terminal portion DPAD is provided at a side portion of the UB.
Each of these terminal portions DPAD is a terminal portion connected to, for example, an external drive circuit for supplying a video signal.
【００２３】各走査信号配線Ｇ０〜Ｇｉ〜Ｇｎと各映像
信号配線Ｄ１〜Ｄｉ〜Ｄｍによって囲まれた領域のそれ
ぞれは画素領域を構成し、これら各画素領域（１，
１）、（１，２）、…、（２，１）、（２，２）、…、
（ｍ，ｎ）の集合によって表示部（図中点線で囲まれる
部分）を構成するようになっている。この表示部におけ
る各画素領域の詳細な構成は後に詳述する。Each of the regions surrounded by each of the scanning signal lines G0 to Gi to Gn and each of the video signal lines D1 to Di to Dm constitutes a pixel region.
1), (1, 2), ..., (2, 1), (2, 2), ...,
A set of (m, n) constitutes a display unit (a part surrounded by a dotted line in the figure). The detailed configuration of each pixel region in the display unit will be described later.
【００２４】各画素領域の構成 これら各画素領域（１，１）、（１，２）、…、（ｍ，
ｎ）のそれぞれは図２に示すように構成されている。以
下、製造工程順に各構成部材を説明する。 Configuration of each pixel region These pixel regions (1, 1), (1, 2),.
Each of n) is configured as shown in FIG. Hereinafter, each component will be described in the order of the manufacturing process.
【００２５】同図において、まず、ＴＦＴ基板ＴＦＴＳ
ＵＢ上に走査信号配線Ｇｉ、Ｇｉ＋１が図中ｘ方向に延
在されかつ互いに離間されて形成されている。この走査
信号配線Ｇｉ、Ｇｉ＋１の材料としては特に限定される
ことはないが、この実施例では、たとえばＣｒとＭｏと
の合金層を用いている。In the figure, first, a TFT substrate TFTS
The scanning signal lines Gi and Gi + 1 are formed on the UB so as to extend in the x direction in the drawing and to be separated from each other. The material of the scanning signal lines Gi and Gi + 1 is not particularly limited, but in this embodiment, for example, an alloy layer of Cr and Mo is used.
【００２６】そして、この走査信号配線Ｇｉ、Ｇｉ＋１
と同一の材料から構成され、かつこの走査信号配線Ｇ
ｉ、Ｇｉ＋１と同時に形成される遮光膜２が形成されて
いる。この遮光膜２は、後に詳述するが、ＴＦＴ基板Ｔ
ＦＴＳＵＢと対向配置される他の基板に形成される遮光
膜とともに、いわゆるブラックマトリックス層を形成す
るようになっている。The scanning signal lines Gi, Gi + 1
And the scanning signal line G
A light shielding film 2 formed simultaneously with i and Gi + 1 is formed. The light-shielding film 2 will be described in detail later.
A so-called black matrix layer is formed together with a light-shielding film formed on another substrate disposed to face the FTSUB.
【００２７】このように、各基板のそれぞれにブラック
マトリックス層を構成する遮光膜を別個に形成している
のは、一方の基板に対する他方の基板のアライメントを
正確かつ容易にするためである。The reason why the light-shielding film constituting the black matrix layer is separately formed on each of the substrates as described above is to make accurate and easy alignment of one substrate with the other substrate.
【００２８】そして、このように走査信号配線Ｇｉ、Ｇ
ｉ＋１および遮光膜２が形成されたＴＦＴ基板ＴＦＴＳ
ＵＢの上面には該走査信号配線Ｇｉ、Ｇｉ＋１および遮
光膜２をも被って第１絶縁膜３（図３、図４、図７参
照）がたとえば窒化シリコン膜によって形成されてい
る。Then, the scanning signal lines Gi, G
TFT substrate TFTS on which i + 1 and light shielding film 2 are formed
On the upper surface of the UB, a first insulating film 3 (see FIGS. 3, 4, and 7) is formed of, for example, a silicon nitride film so as to cover the scanning signal lines Gi and Gi + 1 and the light shielding film 2.
【００２９】この第１絶縁膜３は、前記走査信号配線Ｇ
ｉ、Ｇｉ＋１の後述する映像信号配線Ｄｊ、Ｄｊ＋１と
の交差部においては層間絶縁膜として、後述する薄膜ト
ランジスタＴＦＴの形成領域ではそのゲート酸化膜とし
て、また、後述する付加容量素子Ｃａｄｄの形成領域で
はその誘電体膜として機能するようになっている。The first insulating film 3 is formed on the scanning signal line G
At the intersections of i and Gi + 1 with video signal wirings Dj and Dj + 1, which will be described later, as an interlayer insulating film, as a gate oxide film in a region where a later-described thin film transistor TFT is formed, and as a gate oxide film in a region where a later-described additional capacitance element Cadd is formed. It functions as a dielectric film.
【００３０】この第１絶縁膜３上であって、前記走査信
号配線Ｇｉ＋１（図中下側の走査信号配線）の一部と重
畳する部分は、いわゆる逆スタガ構造の薄膜トランジス
タＴＦＴが形成される領域となっており、この領域には
たとえばアモルファスＳｉ（ａ−Ｓｉ）からなる半導体
層５が形成されている。On the first insulating film 3, a portion overlapping with a part of the scanning signal wiring Gi + 1 (the lower scanning signal wiring in the drawing) is a region where a so-called inverted staggered thin film transistor TFT is formed. In this region, a semiconductor layer 5 made of, for example, amorphous Si (a-Si) is formed.
【００３１】この半導体層５の上面にドレイン電極６お
よびソース電極７をそれぞれ離間させて形成することに
より、前記走査信号配線Ｇｉ＋１の一部をゲート電極と
する薄膜トランジスタＴＦＴが形成されることになる
が、これら各電極は映像信号配線Ｄｊ、Ｄｊ＋１の形成
時に同時に形成されるようになっている。By forming the drain electrode 6 and the source electrode 7 on the upper surface of the semiconductor layer 5 so as to be separated from each other, a thin film transistor TFT having a part of the scanning signal wiring Gi + 1 as a gate electrode is formed. These electrodes are formed at the same time when the video signal wirings Dj and Dj + 1 are formed.
【００３２】すなわち、映像信号配線Ｄｊは図中ｙ方向
に延在されて形成され、たとえばＣｒとＭｏとの合金層
から構成されている。That is, the video signal wiring Dj is formed to extend in the y direction in the figure, and is made of, for example, an alloy layer of Cr and Mo.
【００３３】薄膜トランジスタＴＦＴのドレイン電極６
はこの映像信号配線Ｄｊの一部が延在されて形成される
ことによって形成され、また、同時に、後述する画素電
極１２との導通を図るべくソース電極７が形成されてい
る。The drain electrode 6 of the thin film transistor TFT
Is formed by extending a part of the video signal wiring Dj, and at the same time, a source electrode 7 is formed to conduct with a pixel electrode 12 described later.
【００３４】なお、この映像信号配線Ｄｊは、前記走査
信号配線Ｇｉ＋１との層間絶縁の信頼性の向上を図るた
め、その交差部において前記薄膜トランジスタＴＦＴの
半導体層５と同時に形成される半導体層５’上に形成さ
れるようになっている。In order to improve the reliability of interlayer insulation between the video signal wiring Dj and the scanning signal wiring Gi + 1, a semiconductor layer 5 'formed simultaneously with the semiconductor layer 5 of the thin film transistor TFT at an intersection thereof. It is formed on top.
【００３５】また、この実施例では、前記半導体層５、
５’の表面の全域にはドレイン電極６およびソース電極
７とのオーミックコンタクトをとるためのたとえばＮ型
不純物層がドープされたコンタクト層が形成され、前記
各電極６、７を形成した後に該各電極６、７をマスクと
して該コンタクト層をエッチングするようにして、該コ
ンタクト層を各電極６、７の下層に残存させるようにな
っている。In this embodiment, the semiconductor layer 5
A contact layer doped with, for example, an N-type impurity layer for making ohmic contact with the drain electrode 6 and the source electrode 7 is formed on the entire surface of the surface 5 ′. The contact layer is etched using the electrodes 6 and 7 as a mask, so that the contact layer is left under the electrodes 6 and 7.
【００３６】そして、このように加工されたＴＦＴ基板
ＴＦＴＳＵＢの上面には、その全域に及んでたとえば窒
化シリコン膜からなる第２絶縁膜１０（図３、図４、図
７参照）が形成されている。この第２絶縁膜１０は薄膜
トランジスタＴＦＴと液晶との直接の接触を回避して該
薄膜トランジスタＴＦＴの特性劣化を防止する保護膜と
しての機能を有するようになっている。A second insulating film 10 (see FIGS. 3, 4 and 7) made of, for example, a silicon nitride film is formed on the upper surface of the TFT substrate TFTSUB thus processed. I have. The second insulating film 10 has a function as a protective film for avoiding direct contact between the thin film transistor TFT and the liquid crystal and preventing deterioration in characteristics of the thin film transistor TFT.
【００３７】さらに、この第２絶縁膜１０の上面には、
画素電極１２がたとえばＩＴＯ（Indium-Tin-Oxide）か
らなる透明導電材によって形成され、その一部は、第２
絶縁膜１０に形成したコンタクトホール１４を通して前
記ソース電極７の延在部に接続されている。Further, on the upper surface of the second insulating film 10,
The pixel electrode 12 is formed of a transparent conductive material made of, for example, ITO (Indium-Tin-Oxide), and a part thereof is
The source electrode 7 is connected to the extension of the source electrode 7 through a contact hole 14 formed in the insulating film 10.
【００３８】このような画素電極１２は、それを第２絶
縁膜１０の上面に形成することによって映像信号配線Ｄ
ｊ、Ｄｊ＋１との電気的接触を憂えることがないので、
その面積を大きくできいわゆる開口率を向上させること
ができる効果を有するようになる。By forming such a pixel electrode 12 on the upper surface of the second insulating film 10, the video signal wiring D
j, Dj + 1 electrical contact,
This has the effect that the area can be increased and the so-called aperture ratio can be improved.
【００３９】なお、画素電極１２はその一部が延在され
て、図中の薄膜トランジスタＴＦＴをオンさせるための
映像信号配線Ｇｉ＋１と隣接する他の映像信号配線Ｇｉ
に重畳されて、前記第１絶縁膜３及び第２絶縁膜１０を
誘電体膜とする付加容量素子Ｃａｄｄが構成されてい
る。この付加容量素子Ｃａｄｄは、薄膜トランジスタＴ
ＦＴがオフした際に、画素電極ＩＴＯに映像信号が長く
蓄積させるため等の目的で設けられたものである。The pixel electrode 12 is partially extended, and another video signal wiring Gi adjacent to the video signal wiring Gi + 1 for turning on the thin film transistor TFT in the figure.
To form an additional capacitive element Cadd using the first insulating film 3 and the second insulating film 10 as dielectric films. This additional capacitance element Cadd is a thin film transistor T
This is provided for the purpose of, for example, storing a long video signal in the pixel electrode ITO when the FT is turned off.
【００４０】ソース電極の延在部の詳細構成 図３（ａ）は、図２に示す薄膜トランジスタおよびその
近傍の拡大平面図を示し、同図（ｂ）は同図（ａ）のｂ
−ｂ線における断面図を示している。The detailed block diagram 3 of the extending portion of the source electrode (a) is an enlarged plan view of a thin film transistor and the vicinity thereof shown in FIG. 2, b in FIG. (B) the figure (a)
FIG. 4 shows a cross-sectional view taken along line -b.
【００４１】同図（ａ）、（ｂ）において、透明基板Ｔ
ＦＴＳＵＢ上にたとえば矩形状からなる第１導電層２１
が形成されている。この第１導電層２１は走査信号配線
Ｇｉ、Ｇｉ＋１と同材料からなり、該走査信号配線Ｇ
ｉ、Ｇｉ＋１の形成と同時に形成されるようになってい
る。In FIGS. 6A and 6B, the transparent substrate T
First conductive layer 21 having a rectangular shape, for example, on FTSUB
Are formed. The first conductive layer 21 is made of the same material as the scanning signal lines Gi and Gi + 1.
It is formed simultaneously with the formation of i, Gi + 1.
【００４２】そして、この第１導電層２１の上面には、
この第１導電層２１をも被って第１絶縁膜３が形成され
ている。この第１絶縁膜３は、上述した第１絶縁膜３と
同一のものである。Then, on the upper surface of the first conductive layer 21,
The first insulating film 3 is formed so as to cover the first conductive layer 21 as well. This first insulating film 3 is the same as the first insulating film 3 described above.
【００４３】さらに、この第１絶縁膜３の上面には矩形
状からなる半導体層２２が形成されている。この半導体
層２２はその中心が前記第１導電層２１の中心とほぼ一
致づけられて形成され、該第１導電層２１よりもたとえ
ば小さく形成されている。Further, a semiconductor layer 22 having a rectangular shape is formed on the upper surface of the first insulating film 3. The center of the semiconductor layer 22 is formed substantially in line with the center of the first conductive layer 21, and is formed, for example, smaller than the first conductive layer 21.
【００４４】この半導体層２２は、薄膜トランジスタＴ
ＦＴの半導体層５（および５’も含む）の形成と同時に
形成されるようになっている。The semiconductor layer 22 is formed of a thin film transistor T
It is formed simultaneously with the formation of the FT semiconductor layer 5 (including 5 ′).
【００４５】そして、この半導体層２２上にはこの半導
体層２２をも被って第２導電膜２３が形成されている。
この第２導電膜２３は、薄膜トランジスタＴＦＴのソー
ス電極７の延在部として機能し、後述する画素電極１２
と接続される部分となっている。A second conductive film 23 is formed on the semiconductor layer 22 so as to cover the semiconductor layer 22.
The second conductive film 23 functions as an extension of the source electrode 7 of the thin-film transistor TFT, and serves as a pixel electrode 12 described later.
It is the part connected with.
【００４６】そして、この第２導電膜２３はその輪郭が
矩形状をなし、その中心は前記半導体層２２の中心とほ
ぼ一致づけられて形成されている。The outline of the second conductive film 23 has a rectangular shape, and the center of the second conductive film 23 is formed so as to substantially coincide with the center of the semiconductor layer 22.
【００４７】さらに、この第２導電層２３の上面には、
この第２導電膜２３をも被って第２絶縁膜１０が形成さ
れている。この第２絶縁膜２３は、上述した第２絶縁膜
１０と同一のものである。Further, on the upper surface of the second conductive layer 23,
The second insulating film 10 is formed so as to cover the second conductive film 23 as well. The second insulating film 23 is the same as the second insulating film 10 described above.
【００４８】そして、この第２絶縁膜１０は、矩形状か
らなるコンタクトホール（スルホール）１０’が形成さ
れ、このコンタクトホール１０’はその中心が前記半導
体層２２の中心とほぼ一致づけられて形成され、該コン
タクトホール１０’よりもたとえば小さく形成されてい
る。The second insulating film 10 is formed with a rectangular contact hole (through hole) 10 ′, and the center of the contact hole 10 ′ is substantially aligned with the center of the semiconductor layer 22. For example, it is formed smaller than the contact hole 10 '.
【００４９】そして、この第２絶縁膜１０の上面には画
素電極１２が形成され、この画素電極１２は前記第２絶
縁層１０に形成されたコンタクトホール１０’を介して
第２導電層２３、すなわち薄膜トランジスタＴＦＴのソ
ース電極７の延在部と接続されるようになっている。The pixel electrode 12 is formed on the upper surface of the second insulating film 10, and the pixel electrode 12 is connected to the second conductive layer 23 through the contact hole 10 ′ formed in the second insulating layer 10. That is, it is connected to the extension of the source electrode 7 of the thin film transistor TFT.
【００５０】このように構成された薄膜トランジスタＴ
ＦＴのソース電極７の延在部２３には、同図に示すよう
に、走査信号配線Ｇｉ、Ｇｉ＋１と同時に形成される第
１導電層２１の輪郭（パターン）、薄膜トランジスタＴ
ＦＴの半導体層５と同時に形成される半導体層２２の輪
郭（パターン）、映像信号配線Ｄｊ、Ｄｊ＋１と同時に
形成される第２導電層２３の輪郭（パターン）が目視で
き、しかも、それらはそれぞれの中心をほぼ同じにして
相似形をなすように配置されている。The thin film transistor T thus constructed
As shown in the figure, the extension (23) of the first conductive layer 21 formed simultaneously with the scanning signal lines Gi and Gi + 1 and the thin film transistor T
The outline (pattern) of the semiconductor layer 22 formed simultaneously with the FT semiconductor layer 5 and the outline (pattern) of the second conductive layer 23 formed simultaneously with the video signal wirings Dj and Dj + 1 can be visually observed. The centers are almost the same, and are arranged so as to form a similar shape.
【００５１】このため、これらのパターンの認識によっ
て、それらのアライメントのずれがどれだけ生じている
かを画素ごとに認識することにができるようになる。Therefore, by recognizing these patterns, it is possible to recognize for each pixel how much the misalignment has occurred.
【００５２】このことは、後にそれらのアライメントの
ずれを分析および解析することによって、その対策を講
ずることができ、各画素の走査信号配線Ｇｉ、Ｇｉ＋
１、半導体層５、および映像信号配線Ｄｊ、Ｄｊ＋１に
おけるアライメントのずれを防止できるようになる。This problem can be solved by analyzing and analyzing the deviation of the alignment later, and the scanning signal wiring Gi, Gi + of each pixel can be taken.
1, the semiconductor layer 5 and the video signal wirings Dj and Dj + 1 can be prevented from being out of alignment.
【００５３】付加容量素子の詳細構成 図４（ａ）は、図２に示した付加容量素子Ｃａｄｄの部
分を拡大して示した図で、そのｂ−ｂ線における断面図
を図４（ｂ）に示している。[0053] additional capacitance detailed block diagram of the device. 4 (a), a diagram showing an enlarged portion of the additional capacitor Cadd shown in FIG. 2, FIG sectional view along the line b-b 4 (b) Is shown in
【００５４】同図（ａ）、（ｂ）において、透明基板Ｔ
ＦＴＳＵＢ上に形成された走査信号配線Ｇｉにたとえば
矩形状のスルホール３１が形成されている。In FIGS. 9A and 9B, the transparent substrate T
For example, a rectangular through hole 31 is formed in the scanning signal line Gi formed on the FTSUB.
【００５５】そして、この走査信号配線Ｇｉの上面に
は、該スルホール３１をも被って第１絶縁膜３が形成さ
れている。この第１絶縁膜３は、上述した第１絶縁膜３
と同一のものである。The first insulating film 3 is formed on the upper surface of the scanning signal wiring Gi so as to cover the through hole 31. This first insulating film 3 is the same as the first insulating film 3 described above.
Is the same as
【００５６】さらに、この第１絶縁膜３の上面には第２
絶縁膜１０が形成されている。この第２絶縁膜１０は、
上述した第２絶縁膜１０と同一のものである。Further, a second insulating film 3 is formed on the upper surface of the first insulating film 3.
An insulating film 10 is formed. This second insulating film 10
This is the same as the second insulating film 10 described above.
【００５７】そして、この第２絶縁膜１０の上面には画
素電極１２の延在部３２が前記走査信号配線Ｇｉに重畳
されるようにして形成され、この延在部３２にはスルホ
ール３３が形成されている。このスルホール３３は矩形
状からなり、その中心は前記走査信号配線Ｇｉのスルホ
ール３１の中心とほぼ一致づけられ、かつ、該走査信号
配線Ｇｉのスルホール３１よりもたとえば小さく形成さ
れている。An extension 32 of the pixel electrode 12 is formed on the upper surface of the second insulating film 10 so as to overlap the scanning signal line Gi, and a through hole 33 is formed in the extension 32. Have been. The through hole 33 is formed in a rectangular shape, and the center thereof is substantially coincident with the center of the through hole 31 of the scanning signal wiring Gi, and is formed, for example, smaller than the through hole 31 of the scanning signal wiring Gi.
【００５８】このように形成された容量素子Ｃａｄｄの
部分には、同図に示されるように、走査信号配線Ｇｉの
スルホール３１の輪郭（パターン）および画素電極１２
の延在部３２のスルホール３３の輪郭（パターン）が目
視でき、それらはそれぞれの中心をほぼ同じにして相似
形をなすように配置されている。As shown in the figure, the outline (pattern) of the through hole 31 of the scanning signal line Gi and the pixel electrode 12 are formed in the portion of the capacitive element Cadd thus formed.
The outlines (patterns) of the through holes 33 of the extending portions 32 can be visually observed, and they are arranged so as to have similar shapes with their centers being substantially the same.
【００５９】このため、これらのパターンの認識によっ
て、それらのアライメントのずれがどれだけ生じている
かを認識することにができるようになる。Thus, by recognizing these patterns, it is possible to recognize how much the misalignment has occurred.
【００６０】このことは、後にそれらのアライメントの
ずれを分析および解析することによって、その対策を講
ずることができ、走査信号配線Ｇｉおよび画素電極１２
におけるアライメントのずれを防止できるようになる。This problem can be solved by analyzing and analyzing the deviation of the alignment later, and the countermeasure can be taken.
Misalignment can be prevented.
【００６１】そして、図３および図４に示した各アライ
メントのずれを認識する手段によって、正確なアライメ
ントを要する各層、すなわち、走査信号配線Ｇ０、…、
Ｇｉ、、…、Ｇｎ、半導体層５、５’、映像信号配線Ｄ
１、…、Ｄｊ、…、Ｄｍ、第２絶縁膜１０、および画素
電極１２のそれぞれのアライメントのずれを容易に認識
することができるようになる。Then, by means for recognizing the misalignment of each alignment shown in FIGS. 3 and 4, each layer requiring accurate alignment, that is, the scanning signal lines G0,.
, Gn, the semiconductor layers 5, 5 ', and the video signal wiring D
, Dj,..., Dm, the second insulating film 10 and the pixel electrode 12 can be easily recognized as being out of alignment.
【００６２】ここで、上述した方法で各画素におけるア
ライメントのずれを防止できることによる顕著な効果を
以下説明する。Here, the remarkable effects of preventing the misalignment of each pixel by the above-described method will be described below.
【００６３】図５は、図２のVI−VI線における断面図
である。走査信号配線Ｄｊと同時に形成される遮光膜２
と、この遮光膜２上に一部重畳して形成される画素電極
１２とのアライメントが充分でない場合、遮光膜２と画
素電極１２の重畳領域における面積は各画素ごとに異な
ってしまうことになる。FIG. 5 is a sectional view taken along line VI-VI of FIG. Light shielding film 2 formed simultaneously with scanning signal wiring Dj
When the alignment with the pixel electrode 12 formed to partially overlap the light-shielding film 2 is not sufficient, the area of the overlap region of the light-shielding film 2 and the pixel electrode 12 differs for each pixel. .
【００６４】この場合、映像信号配線Ｄｊと画素電極１
２との間に前記遮光膜２を介して（Ｃ1＋Ｃ2）の容量が
形成され、このうち特にＣ2の容量が各画素によって異
なってしまうため、映像信号配線Ｄｊと各画素電極１２
との間の容量が異なることになる。In this case, the video signal wiring Dj and the pixel electrode 1
(C 1 + C 2 ) is formed between the pixel electrode 12 and the pixel electrode 12 because the capacitance of C 2 is different for each pixel.
Will be different.
【００６５】このようになった場合、図６に示すよう
に、薄膜トランジスタＴＦＴがオフした場合、画素電極
１２に印加されている映像信号の電位差は若干低く（Δ
Ｖ）なってそのまま蓄積されるようになるが、その蓄積
される電位差が各画素ごとにばらつきが生じて輝度むら
の原因となる。In this case, as shown in FIG. 6, when the thin film transistor TFT is turned off, the potential difference of the video signal applied to the pixel electrode 12 is slightly lower (Δ
V) and accumulates as it is, but the accumulated potential difference varies from pixel to pixel and causes uneven brightness.
【００６６】このことから、上述した実施例のように構
成することによって、遮光膜２に対して重畳される画素
電極１２の面積は、各画素ごとに等しくでき、表示の輝
度むらの発生を防止することができるようになる。From the above, by configuring as in the above-described embodiment, the area of the pixel electrode 12 superimposed on the light-shielding film 2 can be made equal for each pixel, and the occurrence of display luminance unevenness can be prevented. Will be able to
【００６７】また、同様に、図３において、薄膜トラ
ンジスタＴＦＴのソース電極７のゲート信号配線Ｇｉ＋
１に対して重畳する面積は、該薄膜トランジスタＴＦＴ
のＣｇｓに影響され、これが各画素ごとにばらつきが生
じることによって輝度むらの原因となる。Similarly, in FIG. 3, the gate signal line Gi + of the source electrode 7 of the thin film transistor TFT is formed.
1 is the area of the thin film transistor TFT
, Which causes variations in each pixel, which causes uneven brightness.
【００６８】このため、走査信号配線Ｇ０、…、Ｇｉ、
…、Ｇｎと、映像信号配線Ｄ１、…、Ｄｊ、…、Ｄｍと
のアライメントを正確に行い得ることによって、各画素
毎に薄膜トランジスタＴＦＴのソース電極７のゲート信
号配線Ｇｉ＋１に対して重畳する面積を均一化すること
ができるようになる。For this reason, the scanning signal lines G0,.
, Gn and the video signal wirings D1,..., Dj,..., Dm can be accurately aligned, so that the area overlapping the gate signal wiring Gi + 1 of the source electrode 7 of the thin film transistor TFT for each pixel is reduced. It can be made uniform.
【００６９】〔実施例２〕図７（ａ）は、走査信号配線
Ｇｉ＋１と映像信号配線Ｄｊとの交差部の拡大した平面
図を示すものである。同図（ａ）のｂ−ｂ線における断
面図を同図（ｂ）に示している。[Embodiment 2] FIG. 7A is an enlarged plan view of an intersection between a scanning signal line Gi + 1 and a video signal line Dj. FIG. 2B is a cross-sectional view taken along line bb in FIG.
【００７０】まず、透明基板ＴＦＴＳＵＢ面にｘ方向に
延在して形成される走査信号配線Ｇｉ＋１がある。そし
て、この走査信号配線Ｇｉ＋１の後述する映像信号配線
Ｄｊと交差する個所に矩形状のスルホール４１が形成さ
れている。First, there is a scanning signal wiring Gi + 1 formed on the surface of the transparent substrate TFTSUB so as to extend in the x direction. Then, a rectangular through hole 41 is formed at a portion of the scanning signal line Gi + 1 that intersects a video signal line Dj described later.
【００７１】このスルホール４１は、図２に示した走査
信号配線Ｇｉ＋１にも形成され、該走査信号配線Ｇｉ＋
１と交差して形成される映像信号配線Ｄｊとの間で層間
絶縁膜を通してショートが生じた場合の修復手段として
形成されている。The through hole 41 is also formed in the scanning signal line Gi + 1 shown in FIG.
1 is formed as a repair means when a short circuit occurs between the pixel signal line Dj and the video signal line Dj through the interlayer insulating film.
【００７２】すなわち、前記スルホール４１によって経
路が２つに分岐された走査信号配線の一方において映像
信号配線とショートが生じた場合に、該一方の走査信号
配線のショート個所を間にした２個所の部分をたとえば
レーザ光線で切断し、他方の走査信号配線のみを信号配
線と機能させるようになっている。That is, when a short-circuit occurs with the video signal wiring in one of the scanning signal wirings whose path is branched into two by the through hole 41, the two short-circuited parts of the one scanning signal wiring are interposed. The portion is cut by, for example, a laser beam, and only the other scanning signal wiring functions as a signal wiring.
【００７３】しかし、この走査信号配線Ｇｉ＋１に形成
されたスルホール４１は、本実施例の場合、アライメン
トのずれを認識する手段の一つを兼ねたものとなってい
る。However, in this embodiment, the through hole 41 formed in the scanning signal line Gi + 1 also serves as one of means for recognizing a misalignment.
【００７４】そして、このように形成された走査信号配
線Ｇｉ＋１をも被って第１絶縁膜３が形成され、この第
１絶縁膜３の上面には半導体層５’が形成されている。
この半導体層５’は薄膜トランジスタＴＦＴの半導体層
５が延在されて形成されたもので、後述の映像信号配線
Ｄｊの交差部にまで及んで形成されている。Then, a first insulating film 3 is formed so as to cover the scanning signal wiring Gi + 1 thus formed, and a semiconductor layer 5 ′ is formed on the upper surface of the first insulating film 3.
The semiconductor layer 5 'is formed by extending the semiconductor layer 5 of the thin film transistor TFT, and extends to an intersection of a video signal wiring Dj described later.
【００７５】このような半導体層５’を形成することに
より、後述の映像信号配線Ｄｊの走査信号配線に対する
層間絶縁の機能を向上させるようになっている。By forming such a semiconductor layer 5 ', the function of interlayer insulation of the video signal wiring Dj with respect to the scanning signal wiring described later is improved.
【００７６】そして、この半導体層５’にはスルホール
４３が形成されている。このスルホール４３はその中心
が走査信号配線Ｇｉ＋１に形成された前記スルホール４
１の中心とほぼ一致づけられており、かつ該スルホール
４１よりも小さな相似形をなしている。A through hole 43 is formed in the semiconductor layer 5 '. The through hole 43 has a center formed on the scanning signal wiring Gi + 1.
1 and is similar to the through hole 41 and has a similar shape.
【００７７】さらに、映像信号配線Ｄｊがｙ方向に延在
して形成され、この映像信号線Ｄｊにもスルホール４５
が形成されている。このスルホール４５はその中心が半
導体層５’に形成された前記スルホール４３の中心とほ
ぼ一致づけられ、かつ該スルホール４３よりも小さな相
似形をなしている。Further, a video signal line Dj is formed extending in the y direction.
Are formed. The center of the through hole 45 is substantially coincident with the center of the through hole 43 formed in the semiconductor layer 5 ′, and has a similar shape smaller than the through hole 43.
【００７８】そして、このように構成された透明基板Ｔ
ＦＴＳＵＢの表面には第２絶縁膜１０が形成され、この
第２絶縁膜１０の上面には画素電極１２が形成されてい
る。Then, the transparent substrate T thus configured
A second insulating film 10 is formed on the surface of the FTSUB, and a pixel electrode 12 is formed on the upper surface of the second insulating film 10.
【００７９】このように形成された走査信号配線Ｇｉ＋
１と映像信号配線Ｄｊとの交差部には、同図に示される
ように、走査信号配線Ｇｉ＋１のスルホール４３の輪郭
（パターン）、半導体層５’のスルホール４５の輪郭
（パターン）、および映像信号配線Ｄｊのスルホール４
５の輪郭（パターン）が目視でき、それらはそれぞれの
中心をほぼ同じにして相似形をなすように配置されてい
る。The scanning signal wiring Gi + thus formed is
1, the outline (pattern) of the through hole 43 of the scanning signal wiring Gi + 1, the outline (pattern) of the through hole 45 of the semiconductor layer 5 ', and the video signal Through hole 4 of wiring Dj
Five outlines (patterns) can be visually observed, and they are arranged so as to have similar shapes with their centers substantially the same.
【００８０】このため、これらのパターンの認識によっ
て、それらのアライメントのずれがどれだけ生じている
かを認識することにができるようになる。Therefore, by recognizing these patterns, it is possible to recognize how much the misalignment has occurred.
【００８１】このことは、後にそれらのアライメントの
ずれを分析および解析することによって、その対策を講
ずることができ、走査信号線Ｇ０、…、Ｇｉ、…、Ｇ
ｎ、半導体層５、５’、および映像信号線Ｄ１、…、Ｄ
ｊ、…、Ｄｍにおけるアライメントのずれを防止できる
ようになる。This problem can be solved by analyzing and analyzing the deviation of the alignment later, and the scanning signal lines G0,..., Gi,.
n, the semiconductor layers 5, 5 ′, and the video signal lines D1,.
, Dm can be prevented from being out of alignment.
【００８２】このような構成は、図３に示した構成とと
もに、各画素内に組み込むようにしてもよいし、また、
図３に示した構成の代わりに、各画素内に組み込むよう
にしてもよい。Such a configuration may be incorporated in each pixel together with the configuration shown in FIG.
Instead of the configuration shown in FIG. 3, it may be incorporated in each pixel.
【００８３】〔他の実施例〕上述した実施例では、アラ
イメントのずれを認識する手段は、各層に形成された輪
郭あるいはスルホールのパターンとし、このパターンは
矩形状にしたものである。[Other Embodiments] In the above-described embodiments, the means for recognizing misalignment is a pattern of contours or through holes formed in each layer, and this pattern is rectangular.
【００８４】しかし、この形状に限定されないことはい
うまでもない。上下左右方向のアライメントずれを認識
するためには、たとえば十字形、星型形等であってもで
きることから、これらの形状であってもよい。However, it is needless to say that the present invention is not limited to this shape. In order to recognize the misalignment in the vertical and horizontal directions, for example, a cross shape or a star shape can be used.
【００８５】また、アライメントのずれは、必ずしも上
下左右方向全てにわたって行う必要がないことはいうま
でもない。たとえば上下方向のみ、あるいは左右方向の
みにおいてアライメントを正確に行う場合があるからで
ある。この場合、輪郭あるいはスルホールのパターンと
しては、たとえば棒状のようなものであってもよいこと
から、このようにしてもよいことはいうまでもない。Needless to say, it is not always necessary to perform the misalignment in all of the vertical and horizontal directions. This is because, for example, the alignment may be accurately performed only in the vertical direction or only in the horizontal direction. In this case, the contour or the through hole pattern may be, for example, a bar-like pattern.
【００８６】また、上述した液晶表示装置は、透明基板
上に、走査信号配線、第１絶縁膜、半導体層、映像信号
配線、第２絶縁膜、および画素電極が順次積層される構
造のものについて説明したものである。The above-mentioned liquid crystal display device has a structure in which a scanning signal wiring, a first insulating film, a semiconductor layer, a video signal wiring, a second insulating film, and a pixel electrode are sequentially laminated on a transparent substrate. It is explained.
【００８７】しかし、このような積層構造を有するもの
に限られないことはいうまでもない。たとえば走査信号
配線と画素電極とが同層に位置づけられた液晶表示装置
にも適用できるからである。However, it is needless to say that the present invention is not limited to the one having such a laminated structure. This is because, for example, the present invention can be applied to a liquid crystal display device in which a scanning signal wiring and a pixel electrode are positioned in the same layer.
【００８８】要は、各画素領域にアライメントのずれの
対象となる各層の重畳する領域に、それら各層に形成さ
れた輪郭あるいはスルホールを形成し、これら輪郭ある
いはスルホールの相対的ずれを認識できれば、それらの
各層のアライメトのずれを容易に認識でき、正確なアラ
イメントを行うための対策が講じられるからである。The point is that contours or through-holes formed in each layer are formed in a region where each layer to be misaligned overlaps with each pixel region, and if the relative displacement of these contours or through-holes can be recognized, the This is because the misalignment of each layer can be easily recognized, and measures are taken to perform accurate alignment.
【００８９】この観点からすると、いわゆる横電界方式
の液晶表示装置、すなわち、液晶を介して互いに対向配
置される透明基板の一方の透明基板の液晶側の各画素領
域に、互いに離間されて配置された表示電極と基準電極
とが形成され、これら各電極の間に発生する電界（基板
に対してほぼ平行になることから横電界方式と称される
所以となっている）によって、該各電極の間を透過する
光に対する液晶の光透過率を制御する液晶表示装置にも
適用できることはもちろんである。From this viewpoint, a so-called horizontal electric field type liquid crystal display device, that is, a liquid crystal side of one of the transparent substrates arranged to face each other with the liquid crystal interposed therebetween, is arranged so as to be separated from each other on the liquid crystal side. A display electrode and a reference electrode are formed, and the electric field generated between these electrodes (because it is almost parallel to the substrate, which is the reason why it is called a lateral electric field method), is used to form each of these electrodes. It is needless to say that the present invention can be applied to a liquid crystal display device that controls the light transmittance of the liquid crystal with respect to the light passing therethrough.
【００９０】さらに、上述した実施例では、アライメン
トのずれを認識できる手段について説明したものであ
る。しかし、上述した各パターンをアライメント用マー
クとして用い、各層のアライメントを正確に行うように
してもよいことはもちろんである。Further, in the above-described embodiment, the means for recognizing the misalignment has been described. However, it is a matter of course that each layer described above may be used as an alignment mark to accurately align each layer.
【００９１】[0091]
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、充分なアライメン
トの達成を図ることができるようになる。As is apparent from the above description,
According to the liquid crystal display device of the present invention, it is possible to achieve sufficient alignment.
【００９２】また、表示部の面積の拡大を図ることがで
きるようになる。Further, the area of the display section can be increased.
【図１】本発明による液晶表示装置の一実施例を示す全
体構成図である。FIG. 1 is an overall configuration diagram showing one embodiment of a liquid crystal display device according to the present invention.
【図２】本発明による液晶表示装置の画素構成の一実施
例を示す構成図である。FIG. 2 is a configuration diagram showing one embodiment of a pixel configuration of a liquid crystal display device according to the present invention.
【図３】本発明による液晶表示装置の画素構成の一部の
拡大した構成図である。FIG. 3 is a partially enlarged configuration diagram of a pixel configuration of a liquid crystal display device according to the present invention.
【図４】本発明による液晶表示装置の画素構成の他の部
分の拡大した構成図である。FIG. 4 is an enlarged configuration diagram of another portion of the pixel configuration of the liquid crystal display device according to the present invention.
【図５】本発明の効果を説明するための説明図である。FIG. 5 is an explanatory diagram for explaining an effect of the present invention.
【図６】本発明の効果を説明するための説明図である。FIG. 6 is an explanatory diagram for explaining an effect of the present invention.
【図７】本発明による液晶表示装置の他の実施例を示す
要部構成図である。FIG. 7 is a main part configuration diagram showing another embodiment of the liquid crystal display device according to the present invention.
Ｇ０、…、Ｇｉ、…、Ｇｎ……走査信号配線、Ｄ１、
…、Ｄｊ、…、Ｄｍ……映像信号配線、２……遮光膜、
ＴＦＴ……薄膜トランジスタ、５、５’……半導体層、
６……ドレイン電極、７……ソース電極、１２……画素
電極、Ｃａｄｄ……付加容量素子。G0, ..., Gi, ..., Gn ... scanning signal wiring, D1,
, Dj, ..., Dm ... video signal wiring, 2 ... light shielding film,
TFT: thin film transistor, 5 5 ′: semiconductor layer,
6 ... Drain electrode, 7 ... Source electrode, 12 ... Pixel electrode, Cadd ... Additional capacitance element.
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成１０年９月８日[Submission date] September 8, 1998
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００５７[Correction target item name] 0057
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００５７】そして、この第２絶縁膜１０の上面には画
素電極１２の延在部３２が前記走査信号配線Ｇｉに重畳
されるようにして形成され、この延在部３２にはスルホ
ール３３が形成されている。このスルホール３３は矩形
状からなり、その中心は前記走査信号配線Ｇｉのスルホ
ール３１の中心とほぼ一致づけられ、かつ、該走査信号
配線Ｇｉのスルホール３１よりもたとえば大きく形成さ
れている。An extension 32 of the pixel electrode 12 is formed on the upper surface of the second insulating film 10 so as to overlap the scanning signal line Gi, and a through hole 33 is formed in the extension 32. Have been. The through hole 33 has a rectangular shape, and the center thereof is substantially coincident with the center of the through hole 31 of the scanning signal wiring Gi, and is formed, for example, larger than the through hole 31 of the scanning signal wiring Gi.
【手続補正２】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００５９[Correction target item name] 0059
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００５９】このため、これらのパターンの認識によっ
て、それらのアライメントのずれがどれだけ生じている
かを認識することができるようになる。[0059] For this reason, by the recognition of these patterns, so if the deviation of these alignment occurs only how it is and this recognizes.
【手続補正３】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００８０[Correction target item name] 0080
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００８０】このため、これらのパターンの認識によっ
て、それらのアライメントのずれがどれだけ生じている
かを認識することができるようになる。[0080] Therefore, by the recognition of these patterns, so that if the deviation of these alignment occurs much can and this recognized.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００８４[Correction target item name]
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００８４】しかし、この形状に限定されないことはい
うまでもない。上下左右方向のアライメントずれを認識
するためには、たとえば十字形状、星型形状等であって
もできることから、これらの形状であってもよい。However, it is needless to say that the present invention is not limited to this shape. In order to recognize the misalignment in the vertical and horizontal directions, for example, a cross shape or a star shape can be used.
【手続補正５】[Procedure amendment 5]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図４[Correction target item name] Fig. 4
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図４】 FIG. 4
【手続補正６】[Procedure amendment 6]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図５[Correction target item name] Fig. 5
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図５】 FIG. 5
Claims (10)
明基板のうち一方の透明基板の液晶側の面の各画素領域
に、走査信号線への走査信号の供給によって駆動される
スイッチング素子と、このスイッチング素子を介して映
像信号線からの映像信号が供給される画素電極とが形成
されている液晶表示装置において、 各画素領域にアライメントずれを認識する手段が設けら
れていることを特徴とする液晶表示装置。A switching element driven by a supply of a scanning signal to a scanning signal line in each pixel region on a liquid crystal side surface of one of the transparent substrates disposed opposite to each other via a liquid crystal; In a liquid crystal display device in which a pixel electrode to which a video signal from a video signal line is supplied via the switching element is formed, a means for recognizing misalignment is provided in each pixel region. Liquid crystal display device.
る手段は、各画素領域にアライメントのずれの対象とな
る各層の重畳する領域に、それら各層に形成された輪郭
あるいはスルホールによって構成されていることを特徴
とする請求項１記載の液晶表示装置。2. The means for recognizing misalignment of the transparent substrate surface is constituted by a contour or through hole formed in each layer in a region where each layer to be misaligned in each pixel region overlaps each other. The liquid crystal display device according to claim 1, wherein:
中心がほぼ一致づけられた相似形からなることを特徴す
る請求項２記載の液晶表示装置。3. The liquid crystal display device according to claim 2, wherein the contours and through holes of each layer have similar shapes whose centers are substantially matched.
る手段は、前記透明基板側から、少なくとも、走査信号
線の材料と同材料からなる第１導電層、スイッチング素
子の半導体層の材料と同材料からなる半導体層、スイッ
チング素子のソース電極の材料と同材料からなる第２導
電層、スルホールが形成された絶縁膜が積層されて形成
され、 前記第１導電層、半導体層、第２導電層、絶縁膜のスル
ホールのパターンずれによってアライメントずれを認識
できるように構成されていることを特徴とする請求項１
記載の液晶表示装置。4. A means for recognizing misalignment of a transparent substrate surface includes, from the transparent substrate side, at least a first conductive layer made of the same material as a material of a scanning signal line and a material same as a material of a semiconductor layer of a switching element. A first conductive layer, a semiconductor layer, a second conductive layer, and a second conductive layer made of the same material as the source electrode of the switching element, and an insulating film formed with through holes. 2. The structure according to claim 1, wherein the misalignment can be recognized by the misalignment of the through hole pattern of the insulating film.
The liquid crystal display device as described in the above.
２導電層の輪郭、絶縁膜のスルホールの輪郭のそれぞれ
の中心はほぼ一致していることを特徴とする請求項４記
載の液晶表示装置。5. The outline of the first conductive layer, the outline of the semiconductor layer, the outline of the second conductive layer, and the center of the outline of the through hole of the insulating film, respectively, substantially coincide with each other. Liquid crystal display.
る手段は、前記透明基板側から、スルホールが形成され
た走査信号線、スルホールが形成された画素電極が積層
されて形成され、 前記走査信号線のスルホール、画素電極のスルホールの
パターンずれによってアライメントずれを認識できるよ
うに構成されていることを特徴とする請求項１記載の液
晶表示装置。6. A means for recognizing misalignment of a transparent substrate surface is formed by stacking a scanning signal line having a through hole and a pixel electrode having a through hole from the transparent substrate side; 2. The liquid crystal display device according to claim 1, wherein an alignment deviation can be recognized by a pattern deviation of the through hole of the pixel electrode and the through hole of the pixel electrode.
極のスルホールの輪郭のそれぞれの中心はほぼ一致して
いることを特徴する請求項６記載の液晶表示装置。7. The liquid crystal display device according to claim 6, wherein the respective centers of the outline of the through hole of the scanning signal line and the outline of the through hole of the pixel electrode substantially coincide with each other.
る手段は、スルホールが形成された走査信号線、スルホ
ールが形成された半導体層、スルホールが形成された映
像信号線が積層されて形成され、 走査信号線のスルホール、半導体層のスルホール、映像
信号線のスルホールのパターンずれによってアライメン
トずれを認識できるように構成されていることを特徴す
る請求項１記載の液晶表示装置。8. The means for recognizing misalignment of the transparent substrate surface is formed by laminating a scanning signal line having a through hole, a semiconductor layer having a through hole, and a video signal line having a through hole. 2. The liquid crystal display device according to claim 1, wherein an alignment shift can be recognized by a pattern shift of a through hole of a signal line, a through hole of a semiconductor layer, and a through hole of a video signal line.
層のスルホールの輪郭、映像信号線のスルホールの輪郭
のそれぞれの中心はほぼ一致していることを特徴とする
請求項６記載の液晶表示装置。9. The liquid crystal display device according to claim 6, wherein the respective centers of the outline of the through hole of the scanning signal line, the outline of the through hole of the semiconductor layer, and the outline of the through hole of the video signal line substantially coincide with each other. .
ての各パターンは、アライメント用の位置決めマークと
して適用されることを特徴とする請求項１、２、４、
６、８のうちいずれか記載の液晶表示装置。10. A method according to claim 1, wherein each pattern as means for recognizing misalignment is applied as a positioning mark for alignment.
9. The liquid crystal display device according to any one of items 6 and 8.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16049898A JP4212148B2 (en) | 1998-06-09 | 1998-06-09 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16049898A JP4212148B2 (en) | 1998-06-09 | 1998-06-09 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11352514A true JPH11352514A (en) | 1999-12-24 |
| JP4212148B2 JP4212148B2 (en) | 2009-01-21 |
Family
ID=15716245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16049898A Expired - Fee Related JP4212148B2 (en) | 1998-06-09 | 1998-06-09 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4212148B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250958A (en) * | 1999-12-28 | 2001-09-14 | Nec Corp | Active matrix substrate and method of manufacturing the same |
| JP2002162644A (en) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | Liquid crystal display device |
| JP2002311455A (en) * | 2001-04-17 | 2002-10-23 | Nec Corp | Active matrix liquid crystal display and its manufacturing method |
| WO2015104806A1 (en) * | 2014-01-08 | 2015-07-16 | 堺ディスプレイプロダクト株式会社 | Active matrix substrate manufacturing method, active matrix substrate, and display device |
-
1998
- 1998-06-09 JP JP16049898A patent/JP4212148B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250958A (en) * | 1999-12-28 | 2001-09-14 | Nec Corp | Active matrix substrate and method of manufacturing the same |
| JP2002162644A (en) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | Liquid crystal display device |
| US7986289B2 (en) | 2000-11-27 | 2011-07-26 | Hitachi, Ltd. | Liquid crystal display device |
| JP2002311455A (en) * | 2001-04-17 | 2002-10-23 | Nec Corp | Active matrix liquid crystal display and its manufacturing method |
| WO2015104806A1 (en) * | 2014-01-08 | 2015-07-16 | 堺ディスプレイプロダクト株式会社 | Active matrix substrate manufacturing method, active matrix substrate, and display device |
| CN105900001A (en) * | 2014-01-08 | 2016-08-24 | 堺显示器制品株式会社 | Active matrix substrate manufacturing method, active matrix substrate, and display device |
| JP6006889B2 (en) * | 2014-01-08 | 2016-10-12 | 堺ディスプレイプロダクト株式会社 | Active matrix substrate manufacturing method, active matrix substrate, and display device |
| CN105900001B (en) * | 2014-01-08 | 2017-12-29 | 堺显示器制品株式会社 | The manufacture method and display device of active-matrix substrate, active-matrix substrate |
| US10115746B2 (en) | 2014-01-08 | 2018-10-30 | Sakai Display Products Corporation | Manufacturing method for active matrix substrate, active matrix substrate and display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4212148B2 (en) | 2009-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100250853B1 (en) | Array circuit board and manufacturing method for display | |
| US7339564B2 (en) | Liquid crystal display device | |
| US5943106A (en) | Liquid crystal display with branched of auxiliary capacitor pattern and its manufacture method | |
| US9069220B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US7113246B2 (en) | Image display having internal wiring with multi-layer structure and manufacturing method thereof having particular wiring connection | |
| US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| KR100632830B1 (en) | Display device and method for manufacturing the same | |
| US6798442B1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| JPH10339880A (en) | Liquid crystal display device | |
| US8264630B2 (en) | Active matrix substrate and liquid crystal display device | |
| KR100549158B1 (en) | Image display device | |
| US7847907B2 (en) | Display substrate, method of fabricating the same, and liquid crystal display device having the same | |
| KR100324913B1 (en) | Array substrate for display device and method for manufacturing the same | |
| JP4212148B2 (en) | Liquid crystal display | |
| KR20050074288A (en) | Liquid crystal display apparatus and fabrication method of the same | |
| KR100514672B1 (en) | Liquid crystal display, method of manufacturing the liquid crystal display, and electronic equipment | |
| KR20020050021A (en) | array panel of liquid crystal display and manufacturing method thereof | |
| KR20020011574A (en) | array panel for liquid crystal display and fabricating method of the same | |
| KR100720084B1 (en) | Thin film transistor substrate for liquid crystal display | |
| KR100878233B1 (en) | Thin film transistor array panels | |
| KR20070061976A (en) | Liquid crystal display device and manufacturing for thereof | |
| KR20040055250A (en) | Liquid crystal display device for preventing point defect and fabricating method thereof | |
| KR20060061003A (en) | Liquid crystal display device | |
| KR20050110959A (en) | Thin film transistor array panel | |
| KR20050005669A (en) | Thin film transistor array panel and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |