JPH11332235A - Multiple-output switching power supply device - Google Patents
Multiple-output switching power supply deviceInfo
- Publication number
- JPH11332235A JPH11332235A JP12738398A JP12738398A JPH11332235A JP H11332235 A JPH11332235 A JP H11332235A JP 12738398 A JP12738398 A JP 12738398A JP 12738398 A JP12738398 A JP 12738398A JP H11332235 A JPH11332235 A JP H11332235A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- output
- circuit
- main switch
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、産業用や民生用の
電子機器に直流安定化電圧を供給する多出力スイッチン
グ電源装置に関する。The present invention relates to a multi-output switching power supply for supplying a stabilized DC voltage to industrial and consumer electronic equipment.
【0002】[0002]
【従来の技術】図5は従来の多出力スイッチング電源装
置であり、一例としてプラス・マイナス出力型(双極出
力型)のフライバックコンバータの回路を簡略化して示
している。このフライバックコンバータの一次側回路
は、トランス3の一次巻線3aとMOS−FET等を用
いた主スイッチ素子2を直列接続し、二次側回路は、ト
ランス3の2つの二次巻線3b,3cの各々に、整流ダ
イオード8,9及び平滑コンデンサ10,11で構成さ
れる整流回路を各々設け、プラス出力端子14p、コモ
ン出力端子14c及びマイナス出力端子14nを取出し
ている。2. Description of the Related Art FIG. 5 shows a conventional multi-output switching power supply device, in which the circuit of a flyback converter of a plus / minus output type (bipolar output type) is simplified as an example. The primary circuit of this flyback converter has a primary winding 3a of a transformer 3 and a main switch element 2 using a MOS-FET or the like connected in series, and the secondary circuit has two secondary windings 3b of the transformer 3. , 3c is provided with a rectifier circuit composed of rectifier diodes 8, 9 and smoothing capacitors 10, 11, respectively, to take out a plus output terminal 14p, a common output terminal 14c, and a minus output terminal 14n.
【0003】主スイッチ素子2は、2つの整流回路の各
出力電圧Vout1,Vout2の合成電圧(Vout1+Vout2)
を誤差増幅器12で検出して駆動回路13で監視し、合
成出力電圧が規定電圧となるように主スイッチ素子2の
オン期間を制御している。フライバックコンバータの動
作は、主スイッチ2がオンの時に、入力電圧源1からト
ランス3の一次巻線3aに電流を流してトランス3にエ
ネルギーを蓄積し、主スイッチ素子2がオフ時に二次巻
線3b,3cから整流ダイオード8,9を通して出力に
エネルギーを供給する。The main switch element 2 is a composite voltage (Vout1 + Vout2) of the output voltages Vout1 and Vout2 of the two rectifier circuits.
Is detected by the error amplifier 12 and monitored by the drive circuit 13, and the ON period of the main switch element 2 is controlled so that the combined output voltage becomes a specified voltage. The operation of the flyback converter is as follows. When the main switch 2 is turned on, a current flows from the input voltage source 1 to the primary winding 3a of the transformer 3 to store energy in the transformer 3, and when the main switch element 2 is turned off, the secondary winding is turned off. Energy is supplied to the output from lines 3b, 3c through rectifier diodes 8,9.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の多出力スイッチング電源装置にあっては、例
えばプラス出力端子14pとコモン出力端子14cに負
荷を接続して片側だけ電流を流す場合、又はプラス出力
端子14p、コモン出力端子14c及びマイナス出力端
子14nを負荷に接続していて出力電流にアンバランス
が生じた場合、トランス3の漏れインダクタンスや回路
パターンなどの寄生インダクタンスを合成した寄生イン
ダクタンス6,7によって発生する電圧降下が大きくな
るため、電流を流していないか又は電流の少ない側の出
力電圧が上昇し、電流を流しているか又は電流の多い側
の出力電圧が減少し、出力電圧が変動が大きくなる。However, in such a conventional multi-output switching power supply, for example, when a load is connected to the plus output terminal 14p and the common output terminal 14c to allow current to flow only on one side, or When the plus output terminal 14p, the common output terminal 14c, and the minus output terminal 14n are connected to a load and an imbalance occurs in the output current, the parasitic inductance 6, which is a combination of the parasitic inductance such as the leakage inductance of the transformer 3 and the circuit pattern, is used. 7, the output voltage on the side where no current is flowing or on which the current is low increases, and the output voltage on the side where current is flowing or on which the current is high decreases, and the output voltage fluctuates. Becomes larger.
【0005】図6は、主スイッチ素子2のオフに同期し
て流れるトランス3の二次巻線3b,3cの電流波形で
ある。ここでトランス3の漏れインダクタンスと回路パ
ターン等に依存した寄生インダクタンスを合成した寄生
インダクタンスの値をLeとすると、寄生インダクタン
スLeで発生する電圧降下Veは、次式で示される。 Ve=Le×(di/dt) (1) 但し、Le:トランスの漏れインダクタンスとパターン
などの寄生インダクタンスの合成値 Ve:合成寄生インダクタンスLeで発生する電圧降下 di/dt:合成寄生インダクタンスLeに流れる電流波形
の傾き(電流の時間変化率) この(1)式から、寄生インダクタンスLeで発生する
電圧降下Veは、電流波形の傾きに依存しており、スイ
ッチ素子2がオフの時、トランス二次側電流iの電流波
形は急激に立ち上がることから(di/dt)が大きく
なり、合成寄生インダクタンスLeの電圧降下Veが増
加する。FIG. 6 shows a current waveform of the secondary windings 3b and 3c of the transformer 3 flowing in synchronization with the turning off of the main switch element 2. Here, assuming that the value of the parasitic inductance obtained by combining the leakage inductance of the transformer 3 and the parasitic inductance depending on the circuit pattern and the like is Le, the voltage drop Ve generated by the parasitic inductance Le is expressed by the following equation. Ve = Le × (di / dt) (1) where, Le: a composite value of the leakage inductance of the transformer and a parasitic inductance such as a pattern Ve: a voltage drop generated by the composite parasitic inductance Le di / dt: flows through the composite parasitic inductance Le From the equation (1), the voltage drop Ve generated by the parasitic inductance Le depends on the gradient of the current waveform. When the switch element 2 is off, the transformer secondary Since the current waveform of the side current i sharply rises, (di / dt) increases, and the voltage drop Ve of the combined parasitic inductance Le increases.
【0006】図7は、図5のフライバックコンバータに
おける出力電流と出力電圧の関係を示す。図5の駆動回
路13は、誤差増幅器12で2つの出力電圧Vout1,V
out2の合成電圧(Vout1+Vout2)を検出して規定電圧
となるように主スイッチ素子2のオン期間を制御してい
る。ここでは出力電圧Vout1が高く、出力電圧Vout2が
低い場合を例にとっている。FIG. 7 shows the relationship between output current and output voltage in the flyback converter of FIG. The drive circuit 13 of FIG. 5 uses the error amplifier 12 to output two output voltages Vout1 and Vout1.
The combined voltage (Vout1 + Vout2) of out2 is detected, and the ON period of the main switch element 2 is controlled so as to become a specified voltage. Here, a case where the output voltage Vout1 is high and the output voltage Vout2 is low is taken as an example.
【0007】出力電流Iout1は負荷に流れ出す電流であ
り、出力電流Iout2は負荷から流込む電流である。出力
電流Iout1とIout2にアンバランスが生じても、Iout1
とIout2がある程度流れている場合は、出力電圧Vout
1,Vout2はほとんど変動しない。しかし、出力電流Io
ut1,Iout2にアンバランスが生じ、かつIout1又はIo
ut2の電流がある電流値より小さい場合は、寄生インダ
クタンスLeの電圧降下Veを軽負荷側の出力がピーク
ホールドしてしまう。The output current Iout1 is a current flowing out of the load, and the output current Iout2 is a current flowing out of the load. Even if the output currents Iout1 and Iout2 become unbalanced, Iout1
And Iout2 flows to some extent, the output voltage Vout
1, Vout2 hardly fluctuates. However, the output current Io
Unbalance occurs in ut1 and Iout2, and Iout1 or Io
When the current of ut2 is smaller than a certain current value, the output on the light load side peak-holds the voltage drop Ve of the parasitic inductance Le.
【0008】このときトランス3の漏れインダクタンス
や回路パターンなどの寄生インダクタンスを合成した合
成寄生インダクタンス6,7によって発生する電圧降下
による変動で、電流が少ない方の出力電圧Vout1 は上昇
し、合成出力電圧(Vout +Vout2)を一定に保つため
に電流の多い出力電圧Vout2が減少し、各出力電圧Vou
t1、Vout2の変動が大きくなる。At this time, the output voltage Vout1 with the smaller current rises due to the fluctuation due to the voltage drop generated by the combined parasitic inductances 6 and 7 that combine the parasitic inductance such as the leakage inductance of the transformer 3 and the circuit pattern, and the combined output voltage In order to keep (Vout + Vout2) constant, the output voltage Vout2 having a large current decreases, and each output voltage Vou
The fluctuations of t1 and Vout2 increase.
【0009】このような出力電圧の変動をもたらす寄生
インダクタンス6,7の電圧降下Veは、出力電流が大
きくなればなるほど大きくなるため、数十ワット程度ま
での小容量の電源にしか使用することができない。本発
明は、出力電流にアンバランスを生じた場合のトランス
二次側回路の寄生インダクタンスによる電圧降下を小さ
くして出力電圧の変動を抑え、容量の大きな電源として
使用できる多出力スイッチング電源を提供することを目
的とする。Since the voltage drop Ve of the parasitic inductances 6 and 7 causing such output voltage fluctuations increases as the output current increases, it can be used only for a small-capacity power supply of about several tens of watts. Can not. The present invention provides a multi-output switching power supply that can be used as a large-capacity power supply by reducing a voltage drop due to a parasitic inductance of a transformer secondary-side circuit when an imbalance occurs in an output current, suppressing a change in output voltage. The purpose is to:
【0010】[0010]
【課題を解決するための手段】この目的を達成するため
本発明は次のように構成する。まず本発明は、入力直流
電源に対しトランスの一次巻線と主スイッチ素子を直列
接続した一次側回路と、トランスの複数の二次巻線を直
列接続すると共に各二次巻線毎に整流平滑回路を設けて
出力する二次側回路と、整流回路の各出力電圧の合成電
圧を監視して主スイッチ素子のオン期間を制御する駆動
回路とを有し、主スイッチ素子がオン時にトランスの一
次巻線にエネルギーを蓄え、主スイッチ素子がオフ時に
はトランスの二次側巻線から出力にエネルギーを放出す
る多出力スイッチング電源装置を対象とする。In order to achieve this object, the present invention is configured as follows. First, the present invention relates to a primary circuit in which a primary winding of a transformer and a main switch element are connected in series to an input DC power supply, a plurality of secondary windings of the transformer are connected in series, and rectification and smoothing are performed for each secondary winding. A secondary circuit for providing and outputting a circuit; and a drive circuit for monitoring the combined voltage of the output voltages of the rectifier circuits and controlling the ON period of the main switch element. A multi-output switching power supply device that stores energy in a winding and discharges energy from a secondary winding of a transformer to an output when a main switch element is turned off.
【0011】このような多出力スイッチング電源装置に
つき本発明は、主スイッチ素子がオフ時に前記二次側回
路に流れる電流波形の増加割合を抑制する二次電流抑制
回路を設けたことを特徴とする。この二次電流抑制回路
は、主スイッチ素子のオン時にはオフとなり主スイッチ
素子がオフ時にはオンとなる副スイッチ素子とコンデン
サの直列回路を、トランスの一次巻線と並列に接続した
ことを特徴とする。In the multi-output switching power supply device according to the present invention, a secondary current suppressing circuit for suppressing an increase rate of a current waveform flowing in the secondary circuit when the main switch element is turned off is provided. . This secondary current suppression circuit is characterized in that a series circuit of a sub-switch element and a capacitor which is turned off when the main switch element is turned on and turned on when the main switch element is turned off is connected in parallel with the primary winding of the transformer. .
【0012】また本発明の別の形態の二次電流抑制回路
は、駆動回路により主スイッチ素子のオン時にはオフと
なり主スイッチ素子がオフ時にはオンとなる副スイッチ
素子とコンデンサの直列回路を、前記主スイッチ素子と
並列に接続したことを特徴とする。このような本発明の
多出力スイッチング電源装置によれば、主スイッチ素子
をオフしてトランスに蓄積したエネルギーを二次側に放
出する際に、副スイッチ素子をオンしてクランプ用のコ
ンデンサを充放電させることで、二次側に流れる電流波
形の傾きを小さくして寄生インダクタンスに発生する電
圧降下の影響をほとんどなくし、出力電流にアンバラン
スが生じても安定な出力電圧が得られるようにする。A secondary current suppressing circuit according to another aspect of the present invention includes a series circuit of a sub-switch element and a capacitor, which is turned off when the main switch element is turned on and turned on when the main switch element is turned off, by the driving circuit. The switching element is connected in parallel. According to such a multi-output switching power supply device of the present invention, when the main switch element is turned off and the energy stored in the transformer is released to the secondary side, the sub-switch element is turned on and the capacitor for clamping is charged. By discharging, the slope of the current waveform flowing to the secondary side is reduced, and the effect of the voltage drop that occurs on the parasitic inductance is almost eliminated, so that a stable output voltage can be obtained even if an imbalance occurs in the output current. .
【0013】このように出力電流にアンバランスが生じ
ても出力電圧の変動はほとんどないため、数百ワット程
度までの多出力電源に利用できる。As described above, even if the output current is unbalanced, the output voltage hardly fluctuates, so that it can be used for a multi-output power supply up to several hundred watts.
【0014】[0014]
【発明の実施の形態】図1は本発明による多出力スイッ
チング電源装置の第1実施形態であり、プラス・マイナ
ス出力型のフライバックコンバータを例にとっている。
図1において、本発明の多出力スイッチング電源装置と
なるプラス・マイナス出力型のフライバックコンバータ
は、一次側回路として入力直流電源1に対しトランス3
の一次巻線3aとMOS−FETなどを用いた主スイッ
チ素子2を直列接続している。フライバックコンバータ
の二次側回路はトランス3に設けた2つの二次巻線3
b,3cを中点タップで直列接続し、中点タップをコモ
ン出力端子14cに接続し、更に二次巻線3b,3cに
対し整流ダイオード8,9及び平滑コンデンサ10,1
1を接続して、それぞれ整流回路を構成している。FIG. 1 shows a first embodiment of a multi-output switching power supply according to the present invention, taking a flyback converter of a plus / minus output type as an example.
In FIG. 1, a flyback converter of a plus / minus output type serving as a multi-output switching power supply device of the present invention has a transformer 3 connected to an input DC power supply 1 as a primary side circuit.
The primary winding 3a and the main switch element 2 using a MOS-FET or the like are connected in series. The secondary circuit of the flyback converter includes two secondary windings 3 provided in the transformer 3.
b, 3c are connected in series with a midpoint tap, the midpoint tap is connected to a common output terminal 14c, and rectifier diodes 8, 9 and smoothing capacitors 10, 1 are connected to the secondary windings 3b, 3c.
1 are connected to each other to form a rectifier circuit.
【0015】主スイッチ素子2のスイッチングは駆動回
路13で行われ、駆動回路13には誤差増幅器12で検
出した二次巻線3b,3cの各出力電圧Vout1,Vout2
の合成電圧(Vout1+Vout2)を入力している。即ち、
誤差増幅器12の一方にはプラス出力端子14p側が接
続され、他方にはマイナス出力端子14n側が接続され
ている。駆動回路13は誤差増幅器12で検出した合成
電圧(Vout1+Vout2)が規定の一定電圧となるよう
に、主スイッチ素子2のオン・オフ制御におけるオン期
間を制御する。The switching of the main switch element 2 is performed by a drive circuit 13, and the drive circuit 13 outputs the output voltages Vout1, Vout2 of the secondary windings 3b, 3c detected by the error amplifier 12.
(Vout1 + Vout2). That is,
One of the error amplifiers 12 is connected to the plus output terminal 14p, and the other is connected to the minus output terminal 14n. The drive circuit 13 controls the ON period in the ON / OFF control of the main switch element 2 so that the composite voltage (Vout1 + Vout2) detected by the error amplifier 12 becomes a specified constant voltage.
【0016】このようなプラス・マイナス出力型のフラ
イバックコンバータに対し、本発明にあっては、新たに
二次電流抑制回路16を一次側回路に設けている。二次
電流抑制回路16は、トランス3の一次巻線3aと並列
に、副スイッチ素子4とクランプコンデンサ5の直列回
路を接続している。副スイッチ素子4は駆動回路13か
らの制御信号E2によりオン・オフ制御される。即ち、
副スイッチ素子4は主スイッチ素子2がオンのときオ
フ、主スイッチ素子2がオフのときオンされる。このた
め、副スイッチ素子4に対する駆動回路13からの制御
信号E2は主スイッチ素子2に対する制御信号E1の反
転信号となる。In the present invention, a secondary current suppressing circuit 16 is newly provided in the primary circuit for such a plus / minus output flyback converter. The secondary current suppression circuit 16 connects a series circuit of the sub-switch element 4 and the clamp capacitor 5 in parallel with the primary winding 3a of the transformer 3. The sub-switch element 4 is turned on / off by a control signal E2 from the drive circuit 13. That is,
The sub-switch element 4 is turned off when the main switch element 2 is on, and turned on when the main switch element 2 is off. Therefore, the control signal E2 from the drive circuit 13 for the sub-switch element 4 becomes an inverted signal of the control signal E1 for the main switch element 2.
【0017】次に図1の第1実施形態の動作を説明す
る。駆動回路13は、誤差増幅器12で検出した出力側
の合成電圧(Vout1+Vout2)が一定の電圧となるよう
に、主スイッチ素子2のオン期間を制御するようにオ
ン、オフ制御のための制御信号E1を出力する。主スイ
ッチ素子2がオンのとき入力直流電源1からトランス3
の一次巻線3aに電流が流れ、トランス3にエネルギー
が蓄積される。Next, the operation of the first embodiment shown in FIG. 1 will be described. The drive circuit 13 controls the ON / OFF control of the main switch element 2 so that the composite voltage (Vout1 + Vout2) on the output side detected by the error amplifier 12 becomes a constant voltage. Is output. When the main switch element 2 is on, the input DC power supply 1
Current flows through the primary winding 3a, and energy is stored in the transformer 3.
【0018】主スイッチ素子2がオフのときにはトラン
ス3に蓄積されたエネルギーが二次巻線3b,3cのそ
れぞれより整流ダイオード8,9を通って放出され、平
滑コンデンサ10,11で平滑されると同時に、出力端
子14p,14c,14nに接続している負荷側に供給
される。ここでトランス3の二次側回路には、トランス
3の漏れインダクタンスや回路パターンなどのインダク
タンスなどによる寄生インダクタンス6,7が図示のよ
うに存在している。このため、主スイッチ素子2をオフ
したときのトランス3からのエネルギー放出の際に二次
巻線3b,3cに流れる電流は、寄生インダクタンス
6,7を通ることで、それぞれ電圧降下を生ずる。When the main switch element 2 is off, the energy stored in the transformer 3 is released from the secondary windings 3b and 3c through the rectifier diodes 8 and 9, respectively, and is smoothed by the smoothing capacitors 10 and 11. At the same time, the power is supplied to the load connected to the output terminals 14p, 14c, and 14n. Here, in the secondary circuit of the transformer 3, parasitic inductances 6 and 7 due to the leakage inductance of the transformer 3 and the inductance of the circuit pattern and the like are present as shown in the figure. Therefore, when the main switch element 2 is turned off and the energy is released from the transformer 3, the current flowing through the secondary windings 3 b and 3 c passes through the parasitic inductances 6 and 7, causing a voltage drop.
【0019】このときの寄生インダクタンス6,7の電
圧降下は、前記(1)式のように、寄生インダクタンス
6,7の値Leと電流波形の傾き(di/dt)に比例
する。このようなトランス3の二次側回路に存在する寄
生インダクタンス6,7に起因した出力電圧の変動を抑
制するため、一次側回路に二次電流抑制回路16を設け
ている。At this time, the voltage drop of the parasitic inductances 6 and 7 is proportional to the value Le of the parasitic inductances 6 and 7 and the gradient (di / dt) of the current waveform as shown in the above equation (1). In order to suppress the fluctuation of the output voltage due to the parasitic inductances 6 and 7 existing in the secondary circuit of the transformer 3, a secondary current suppression circuit 16 is provided in the primary circuit.
【0020】二次電流抑制回路16は、主スイッチ素子
2がオンしているトランス3にエネルギーを蓄積する際
には副スイッチ素子4はオフとなって動作を停止してい
る。主スイッチ素子2がオフとなってトランス3から出
力にエネルギーを放出すると、このとき副スイッチ素子
4はオンとする。副スイッチ素子4がオンすると、トラ
ンス3に蓄えたエネルギーによるクランプコンデンサ5
の充放電でトランス3の二次側に対するエネルギー放出
が抑制される。When the secondary current suppressing circuit 16 stores energy in the transformer 3 in which the main switch element 2 is on, the sub switch element 4 is turned off and stops operating. When the main switch element 2 is turned off and energy is discharged from the transformer 3 to the output, the sub switch element 4 is turned on at this time. When the sub-switch element 4 is turned on, the clamp capacitor 5 due to the energy stored in the transformer 3
And discharge of energy to the secondary side of the transformer 3 is suppressed.
【0021】このため、主スイッチ素子2をオフしたと
きのトランス3の二次巻線3b,3cに流れる電流波形
の増加の傾き(di/dt)が小さくなり、これによっ
て(1)式で与えられる寄生インダクタンス6,7の電
圧降下を小さくすることができる。図2は、図1の第1
実施形態における主スイッチ素子2のオン・オフに伴う
トランス3の二次側電流iの電流波形であり、実線が本
発明による電流波形、破線が従来の電流波形である。For this reason, the gradient (di / dt) of the increase in the current waveform flowing through the secondary windings 3b and 3c of the transformer 3 when the main switch element 2 is turned off is reduced, and this is given by the equation (1). The voltage drop of the parasitic inductances 6 and 7 can be reduced. FIG. 2 is a first view of FIG.
The current waveform of the secondary current i of the transformer 3 accompanying the on / off of the main switch element 2 in the embodiment is shown, the solid line is the current waveform according to the present invention, and the broken line is the conventional current waveform.
【0022】このトランス3の二次側電流iの電流波形
から明らかなように、図1の第1実施形態にあっては、
主スイッチ素子2のオフ時にオンしてクランプコンデン
サ5をトランス3の一次巻線3aに並列接続する二次電
流抑制回路16を設けたことで、このときトランス3の
二次側に流れる電流iの電流波形の傾き(di/dt)
を破線の従来例に比べ十分小さくでき、その結果、寄生
インダクタンス6,7に発生する電圧降下を大幅に減少
させることができる。As is apparent from the current waveform of the secondary current i of the transformer 3, in the first embodiment shown in FIG.
By providing the secondary current suppressing circuit 16 that turns on when the main switch element 2 is turned off and connects the clamp capacitor 5 in parallel with the primary winding 3a of the transformer 3, the current i flowing through the secondary side of the transformer 3 at this time is reduced. Current waveform slope (di / dt)
Can be made sufficiently smaller than the conventional example indicated by the broken line, and as a result, the voltage drop occurring in the parasitic inductances 6 and 7 can be greatly reduced.
【0023】このようにトランス3の二次側に存在する
寄生インダクタンス6,7での電圧降下を大幅に減少で
きると、プラス出力端子14pとコモン端子14c、及
びマイナス出力端子14nとコモン端子14c間に接続
している負荷に対する出力電流Iout1,Iout2の電流バ
ランスが崩れた場合にも、寄生インダクタンス6,7の
電圧降下が大幅に減少しているために、これに起因した
出力電圧Vout1,Vout2の変動もほとんどない状態に抑
えることができる。As described above, when the voltage drop at the parasitic inductances 6 and 7 existing on the secondary side of the transformer 3 can be greatly reduced, the positive output terminal 14p and the common terminal 14c and the negative output terminal 14n and the common terminal 14c Even if the current balance between the output currents Iout1 and Iout2 with respect to the load connected to the load is lost, since the voltage drops of the parasitic inductances 6 and 7 are greatly reduced, the output voltages Vout1 and Vout2 due to this are reduced. It can be suppressed to a state where there is almost no fluctuation.
【0024】これによって図3のように、駆動回路13
は誤差増幅器12で2つの出力電圧Vout1,Vout2の合
成電圧(Vout1+Vout2)を検出して一定電圧となるよ
うに主スイッチ素子2のオン期間を制御していても、出
力電流Iout1が少ない領域で出力電流Iout2との間に電
流アンバランスを発生しても、これによる出力電圧Vou
t1,Vout2の変動はなく、従来、破線のように変動して
いたものを実線のようにほぼ一定に保つことができる。Thus, as shown in FIG.
Is output in a region where the output current Iout1 is small even if the error amplifier 12 detects the combined voltage (Vout1 + Vout2) of the two output voltages Vout1 and Vout2 and controls the ON period of the main switch element 2 so as to be constant. Even if a current imbalance occurs with the current Iout2, the output voltage Vou
There is no change in t1 and Vout2, and what has conventionally fluctuated as shown by the broken line can be kept almost constant as shown by the solid line.
【0025】従って、二次側回路の寄生インダクタンス
6,7の電圧降下に起因した電流バランスが崩れた際の
出力電圧の変動がほとんどないため、従来、数十ワット
程度までの小容量しか実現できなかった図1のプラス・
マイナス出力型のフライバックコンバータの容量を、数
百ワット程度までの多出力スイッチング電源装置に拡大
できる。Therefore, since the output voltage does not fluctuate when the current balance is lost due to the voltage drop of the parasitic inductances 6 and 7 of the secondary circuit, only a small capacity of about several tens of watts can be realized conventionally. There was no plus in Figure 1
The capacity of the negative output type flyback converter can be expanded to a multi-output switching power supply of up to about several hundred watts.
【0026】図4は本発明による多出力スイッチング電
源装置の第2実施形態であり、図1の実施形態と同様、
プラス・マイナス出力型のフライバックコンバータを例
にとっている。図4の第2実施形態において、フライバ
ックコンバータは図1の実施形態と同様、一次側回路は
入力直流電源1に対しトランス3の一次巻線3aと主ス
イッチ素子2を直列接続しており、また二次側回路はト
ランス3の二次巻線3b,3cに対し整流ダイオード
8,9を介して平滑コンデンサ10,11を接続し、多
出力のためにプラス出力端子14p、コモン出力端子1
4c、及びマイナス出力端子14nを設けている。FIG. 4 shows a second embodiment of a multi-output switching power supply according to the present invention.
A flyback converter of plus / minus output type is taken as an example. In the second embodiment of FIG. 4, the flyback converter has a primary side circuit in which a primary winding 3a of a transformer 3 and a main switch element 2 are connected in series to an input DC power supply 1, as in the embodiment of FIG. The secondary side circuit connects the smoothing capacitors 10 and 11 to the secondary windings 3b and 3c of the transformer 3 via the rectifier diodes 8 and 9 to provide a plus output terminal 14p and a common output terminal 1 for multiple outputs.
4c and a negative output terminal 14n.
【0027】更に誤差増幅器12によって出力の合成電
圧(Vout1+Vout2)を検出し、駆動回路13でこの合
成電圧(Vout1+Vout2)が一定電圧となるように主ス
イッチ素子2のオン・オフ制御におけるオン期間を制御
している。このようなフライバックコンバータに対し、
第2実施形態にあっては、主スイッチ素子2と並列に二
次電流抑制回路16を設けている。即ち二次電流抑制回
路16は、副スイッチ素子4とクランプコンデンサ5の
直列回路を主スイッチ素子2と並列に接続している。副
スイッチ素子4に対しては主スイッチ素子2の制御信号
E1を反転した制御信号E2が与えられており、主スイ
ッチ素子2がオンのとき副スイッチ素子4はオフ、主ス
イッチ素子2がオフのとき副スイッチ素子4はオンとな
る。Further, the combined voltage (Vout1 + Vout2) of the output is detected by the error amplifier 12, and the drive circuit 13 controls the ON period in the on / off control of the main switch element 2 so that the combined voltage (Vout1 + Vout2) becomes a constant voltage. doing. For such a flyback converter,
In the second embodiment, a secondary current suppression circuit 16 is provided in parallel with the main switch element 2. That is, the secondary current suppression circuit 16 connects a series circuit of the sub-switch element 4 and the clamp capacitor 5 in parallel with the main switch element 2. The control signal E2 obtained by inverting the control signal E1 of the main switch element 2 is supplied to the sub switch element 4. When the main switch element 2 is on, the sub switch element 4 is off and the main switch element 2 is off. At this time, the sub-switch element 4 is turned on.
【0028】この図4の第2実施形態にあっても、主ス
イッチ素子2がオフとなってトランス3に蓄積したエネ
ルギーを二次側に放出するとき、副スイッチ素子4がオ
ンとなり、トランス3に蓄積したエネルギーでクランプ
コンデンサ5を充放電し、このクランプコンデンサ5の
充放電によってトランス3の二次巻線3b,3cに流れ
る電流の増加即ち傾きを、図2のトランス3の二次側電
流iの実線の電流波形のように破線の従来の電流波形に
対し小さくし、二次側に存在する寄生インダクタンス
6,7に発生している電圧降下を大幅に減少させる。In the second embodiment shown in FIG. 4, when the main switch element 2 is turned off and the energy stored in the transformer 3 is released to the secondary side, the sub switch element 4 is turned on and the transformer 3 is turned on. The clamp capacitor 5 is charged / discharged with the energy accumulated in the secondary winding 3b, 3c of the transformer 3 due to the charging / discharging of the clamp capacitor 5, and the increase or gradient of the current flowing through the secondary winding 3b of the transformer 3 in FIG. As compared with the conventional current waveform indicated by the broken line as in the current waveform indicated by the solid line i, the voltage drop occurring in the parasitic inductances 6 and 7 existing on the secondary side is greatly reduced.
【0029】このような二次電流抑制回路16による寄
生インダクタンス6,7の電圧降下の大幅な低減によ
り、出力電流Iout1,Iout2に電流アンバランスを起こ
しても、これによって出力電圧Vout1,Vout2はほとん
ど変動せず、図3の実線のような特性を得ることがで
き、結果として数百ワット程度までの多出力スイッチン
グ電源装置として使用できる。Even if the output currents Iout1 and Iout2 are imbalanced by such a drastic reduction of the voltage drop of the parasitic inductances 6 and 7 by the secondary current suppression circuit 16, the output voltages Vout1 and Vout2 are almost completely reduced. The characteristics as shown by the solid line in FIG. 3 can be obtained without variation, and as a result, the device can be used as a multi-output switching power supply up to about several hundred watts.
【0030】尚、上記の実施形態はプラス出力とマイナ
ス出力を出す2出力のスイッチング電源装置を例にとる
ものであったが、トランス3に対する二次側回路を複数
系統増加させることで任意の出力数とすることができ
る。また本発明は上記の実施形態に限定されず、目的と
利点を損なわない範囲での適宜の変形を含む。In the above embodiment, a two-output switching power supply device that outputs a plus output and a minus output is taken as an example. However, an arbitrary output can be obtained by increasing the number of secondary circuits for the transformer 3 by a plurality of systems. It can be a number. In addition, the present invention is not limited to the above embodiments, and includes appropriate modifications without impairing the objects and advantages.
【0031】[0031]
【発明の効果】以上説明してきたように本発明によれ
ば、主スイッチ素子をオフしてトランスに蓄積したエネ
ルギーを二次側に放出する際に、副スイッチ素子をオン
してトランスのエネルギーをクランプ用のコンデンサに
対し充放電させることで、二次側に流れる電流波形の傾
き(増加率)を小さくして二次側に生じている寄生イン
ダクタンスに発生する電圧降下を小さくし、多出力によ
る出力電流にアンバランスを生じても出力電圧に変動を
ほとんど起こさず、これによって、従来、電源容量が数
十ワット程度が限度であったものを数百ワット程度まで
の多出力スイッチング電源に拡大することができる。As described above, according to the present invention, when the main switch element is turned off and the energy stored in the transformer is released to the secondary side, the sub switch element is turned on to reduce the energy of the transformer. By charging / discharging the clamp capacitor, the gradient (increase rate) of the current waveform flowing to the secondary side is reduced, and the voltage drop generated in the parasitic inductance generated on the secondary side is reduced. Even if the output current is unbalanced, the output voltage hardly fluctuates, thereby expanding the power supply capacity from the limit of several tens of watts to a multi-output switching power supply of several hundred watts. be able to.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の第1実施形態の回路図FIG. 1 is a circuit diagram of a first embodiment of the present invention.
【図2】図1における主スイッチ素子のオン・オフに伴
うトランス二次側電流波形のタイムチャートFIG. 2 is a time chart of a transformer secondary-side current waveform accompanying turning on / off of a main switch element in FIG. 1;
【図3】図1における負荷と出力電圧の特性図FIG. 3 is a characteristic diagram of a load and an output voltage in FIG. 1;
【図4】本発明の第2実施形態の回路図FIG. 4 is a circuit diagram of a second embodiment of the present invention.
【図5】従来装置の回路図FIG. 5 is a circuit diagram of a conventional device.
【図6】図5の従来装置における主スイッチ素子のオン
・オフに伴うトランス二次側電流波形のタイムチャート6 is a time chart of a transformer secondary-side current waveform associated with turning on / off a main switch element in the conventional device of FIG. 5;
【図7】図5の従来装置における負荷と出力電圧の特性
図7 is a characteristic diagram of a load and an output voltage in the conventional device of FIG.
1:入力直流電源 2:主スイッチ素子 3:トランス 3a:一次巻線 3b,3c:二次巻線 4:副スイッチ素子 5:クランプコンデンサ 6,7:寄生インダクタンス 8,9:整流ダイオード 10,11:平滑コンデンサ 12:誤差増幅器 13:制御駆動回路 14p:プラス出力端子 14c:コモン出力端子 14n:マイナス出力端子 16:二次電流抑制回路 1: Input DC power supply 2: Main switch element 3: Transformer 3a: Primary winding 3b, 3c: Secondary winding 4: Sub-switch element 5: Clamp capacitor 6, 7: Parasitic inductance 8, 9: Rectifying diode 10, 11 : Smoothing capacitor 12: Error amplifier 13: Control drive circuit 14 p: Positive output terminal 14 c: Common output terminal 14 n: Negative output terminal 16: Secondary current suppression circuit
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成10年5月19日[Submission date] May 19, 1998
【手続補正1】[Procedure amendment 1]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図4[Correction target item name] Fig. 4
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図4】 FIG. 4
Claims (3)
主スイッチ素子を直列接続した一次側回路と、前記トラ
ンスの複数の二次巻線を直列接続すると共に各二次巻線
毎に整流平滑回路を設けて出力する二次側回路と、前記
整流回路の各出力電圧の合成電圧を監視して前記主スイ
ッチ素子のオン期間を制御する駆動回路とを有し、前記
主スイッチ素子がオン時に前記トランスの一次巻線にエ
ネルギーを蓄え、前記主スイッチ素子がオフ時には前記
トランスの二次側巻線から出力にエネルギーを放出する
多出力スイッチング電源装置に於いて、 前記主スイッチ素子がオフ時に前記二次側回路に流れる
電流波形の増加割合を抑制する二次電流抑制回路を設け
たことを特徴とする多出力スイッチング電源装置。1. A primary circuit in which a primary winding of a transformer and a main switch element are connected in series to an input DC power supply, a plurality of secondary windings of the transformer are connected in series, and rectification is performed for each secondary winding. A secondary circuit for providing a smoothing circuit for output, and a drive circuit for monitoring a combined voltage of the output voltages of the rectifier circuits and controlling an ON period of the main switch element, wherein the main switch element is turned on. In a multi-output switching power supply device that stores energy in the primary winding of the transformer and discharges energy from the secondary winding of the transformer to the output when the main switch element is off, when the main switch element is off. A multi-output switching power supply device comprising a secondary current suppressing circuit for suppressing an increase rate of a current waveform flowing in the secondary circuit.
置に於いて、前記二次電流抑制回路は、前記駆動回路に
より前記主スイッチ素子のオン時にはオフとなり、前記
主スイッチ素子がオフ時にはオンとなる副スイッチ素子
とコンデンサの直列回路を、前記トランスの一次巻線と
並列に接続したことを特徴とする多出力スイッチング電
源装置。2. The multi-output switching power supply according to claim 1, wherein the secondary current suppressing circuit is turned off when the main switching element is turned on by the driving circuit, and is turned on when the main switching element is turned off. A multi-output switching power supply, wherein a series circuit of a sub-switch element and a capacitor is connected in parallel with a primary winding of the transformer.
置に於いて、前記二次電流抑制回路は、前記駆動回路に
より前記主スイッチ素子のオン時にはオフとなり、前記
主スイッチ素子がオフ時にはオンとなる副スイッチとコ
ンデンサの直列回路を、前記主スイッチ素子と並列に接
続したことを特徴とする多出力スイッチング電源装置。3. The multi-output switching power supply according to claim 1, wherein the secondary current suppressing circuit is turned off when the main switch element is turned on by the drive circuit, and is turned on when the main switch element is turned off. A multi-output switching power supply device, wherein a series circuit of a sub-switch and a capacitor is connected in parallel with the main switch element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12738398A JPH11332235A (en) | 1998-05-11 | 1998-05-11 | Multiple-output switching power supply device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12738398A JPH11332235A (en) | 1998-05-11 | 1998-05-11 | Multiple-output switching power supply device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11332235A true JPH11332235A (en) | 1999-11-30 |
Family
ID=14958642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12738398A Pending JPH11332235A (en) | 1998-05-11 | 1998-05-11 | Multiple-output switching power supply device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11332235A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012170793A (en) * | 2011-02-24 | 2012-09-10 | Ge Medical Systems Global Technology Co Llc | Power circuit for ultrasound image display device and ultrasound image display device |
CN110677048A (en) * | 2019-10-11 | 2020-01-10 | 西安西电电力系统有限公司 | Bipolar direct current transformer, and control method and device thereof |
-
1998
- 1998-05-11 JP JP12738398A patent/JPH11332235A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012170793A (en) * | 2011-02-24 | 2012-09-10 | Ge Medical Systems Global Technology Co Llc | Power circuit for ultrasound image display device and ultrasound image display device |
CN110677048A (en) * | 2019-10-11 | 2020-01-10 | 西安西电电力系统有限公司 | Bipolar direct current transformer, and control method and device thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5856916A (en) | Assembly set including a static converter with controlled switch and control circuit | |
US5508903A (en) | Interleaved DC to DC flyback converters with reduced current and voltage stresses | |
US7061212B2 (en) | Circuit for maintaining hold-up time while reducing bulk capacitor size and improving efficiency in a power supply | |
US20060013024A1 (en) | Rectifier circuit having a power factor correction | |
JP3465673B2 (en) | Switching power supply | |
US5982642A (en) | Pulsed power supply of switched-mode power supplies | |
JPS6013469A (en) | Dc/dc converter | |
US4745535A (en) | Ringing choke type DC/DC converter | |
US8755200B2 (en) | Single stage power conversion unit with circuit to smooth and holdup DC output voltage | |
EP0683936A1 (en) | Control circuit for a switching dc-dc power converter including a controlled magnetic core flux resetting technique for output regulation | |
US5343378A (en) | Power circuit | |
JPH05336752A (en) | Switching regulator | |
US11356029B2 (en) | Rectifying circuit and switched-mode power supply incorporating rectifying circuit | |
EP1009094A2 (en) | Switching power supply apparatus | |
JP2006158073A (en) | Charging/discharging method for capacitor and power conversion equipment | |
JPH11332235A (en) | Multiple-output switching power supply device | |
JP3159261B2 (en) | Snubber circuit and switching power supply using the same | |
US7092260B2 (en) | Short-circuiting rectifier for a switched-mode power supply | |
JP2000060113A (en) | Boost converter having reduced output voltage and its operating method | |
CA2214217C (en) | Switching power supply apparatus | |
JPH0340757A (en) | Switching power source device | |
JPH07284271A (en) | Switching power supply apparatus | |
JP3562385B2 (en) | Forward converter | |
JP7128388B1 (en) | resonant power circuit | |
JPH04285468A (en) | Switching regulator |