JP2012170793A - Power circuit for ultrasound image display device and ultrasound image display device - Google Patents
Power circuit for ultrasound image display device and ultrasound image display device Download PDFInfo
- Publication number
- JP2012170793A JP2012170793A JP2011038985A JP2011038985A JP2012170793A JP 2012170793 A JP2012170793 A JP 2012170793A JP 2011038985 A JP2011038985 A JP 2011038985A JP 2011038985 A JP2011038985 A JP 2011038985A JP 2012170793 A JP2012170793 A JP 2012170793A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- positive
- feedback
- negative
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002604 ultrasonography Methods 0.000 title abstract 6
- 238000004804 winding Methods 0.000 claims abstract description 74
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000001939 inductive effect Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 13
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
Description
本発明は、超音波画像表示装置用電源回路及び超音波画像表示装置に関する。 The present invention relates to a power supply circuit for an ultrasonic image display device and an ultrasonic image display device.
超音波を送信して得られたエコー信号に基づく超音波画像を表示させる超音波画像表示装置では、圧電材料からなる超音波振動子に電圧を印加してこれを振動させることにより、超音波を送信している。従って、前記超音波画像表示装置には、超音波の送信電力を供給する電源回路が設けられている。この電源回路として、従来は例えばフライバックコンバータ回路が用いられている(例えば、特許文献1参照)。 In an ultrasonic image display device that displays an ultrasonic image based on an echo signal obtained by transmitting an ultrasonic wave, a voltage is applied to an ultrasonic vibrator made of a piezoelectric material to vibrate the ultrasonic wave. Sending. Therefore, the ultrasonic image display apparatus is provided with a power supply circuit that supplies ultrasonic transmission power. Conventionally, for example, a flyback converter circuit is used as the power supply circuit (see, for example, Patent Document 1).
前記フライバックコンバータ回路を構成するトランスの二次側巻線としては、第一の二次側巻線と第二の二次側巻線とを有しており、これら第一及び第二の二次側巻線において、超音波の送信エネルギーに用いられる正と負の電圧が生成される。 The secondary winding of the transformer constituting the flyback converter circuit includes a first secondary winding and a second secondary winding. These first and second secondary windings are included. In the secondary winding, positive and negative voltages used for ultrasonic transmission energy are generated.
安定した超音波の送信パルスを発生させるためには、正と負の電圧として、絶対値が同じ電圧が生成されることが望ましい(正負電圧の対称性)。しかし、トランスの構造上、前記第一の二次側巻線と前記第二の二次側巻線とでインダクタンスが異なり、正の電圧と負の電圧の正確な対称性を実現することが困難であった。 In order to generate a stable ultrasonic transmission pulse, it is desirable to generate a voltage having the same absolute value as a positive and negative voltage (symmetry of positive and negative voltages). However, due to the structure of the transformer, the inductance differs between the first secondary winding and the second secondary winding, and it is difficult to realize an exact symmetry between the positive voltage and the negative voltage. Met.
また、超音波画像表示装置用電源回路として、正の電圧を発生させる電源回路からなる正電圧発生部と、負の電圧を発生させる電源回路からなる負電圧発生部とを有する場合がある。この場合、正電圧発生部と負電圧発生部とで、発生した電圧にばらつきが生じて、正の電圧と負の電圧の正確な対称性を実現できない場合もあった。 In some cases, the power supply circuit for an ultrasonic image display device includes a positive voltage generation unit including a power supply circuit that generates a positive voltage and a negative voltage generation unit including a power supply circuit that generates a negative voltage. In this case, the generated voltage varies between the positive voltage generation unit and the negative voltage generation unit, and there is a case where accurate symmetry between the positive voltage and the negative voltage cannot be realized.
上述の課題を解決するためになされた一の観点の発明は、二次側の巻線が、直列に接続された第一の二次側巻線と第二の二次側巻線とからなるトランスと、前記第一の二次側巻線における前記第二の二次側巻線とは反対側の端部と接続され、超音波の送信エネルギーに用いられる正の電圧を出力する正側出力ラインと、前記第二の二次側巻線における前記第一の二次側巻線側とは反対側の端部と接続され、超音波の送信エネルギーに用いられる負の電圧を出力する負側出力ラインと、前記トランスの一次側巻線の入力電圧をオンオフすることにより、前記正の電圧及び前記負の電圧を誘起させるスイッチング素子と、前記正の電圧又は前記負の電圧が所定の電圧になるように、前記スイッチング素子のオンオフを制御するスイッチング制御部と、前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧と前記負の電圧の絶対値が等しくなる電圧を、前記第一の二次側巻線と前記第二の二次側巻線との間にフィードバックするフィードバック回路と、を備えることを特徴とする超音波画像表示装置用電源回路である。 In one aspect of the invention made in order to solve the above-described problem, the secondary winding is composed of a first secondary winding and a second secondary winding connected in series. A positive output connected to the transformer and an end of the first secondary winding opposite to the second secondary winding and outputs a positive voltage used for ultrasonic transmission energy The negative side that is connected to the line and the end of the second secondary winding opposite to the first secondary winding and outputs a negative voltage used for ultrasonic transmission energy A switching element that induces the positive voltage and the negative voltage by turning on and off an input voltage of an output line and a primary side winding of the transformer, and the positive voltage or the negative voltage becomes a predetermined voltage. A switching control unit for controlling on / off of the switching element Based on the voltage difference between the positive voltage and the negative voltage, a voltage at which the absolute values of the positive voltage and the negative voltage are equal to each other is obtained from the first secondary winding and the second second voltage. A power supply circuit for an ultrasonic image display device, comprising: a feedback circuit that feeds back between the secondary windings.
また、他の観点の発明は、超音波の送信エネルギーに用いられる正の電圧を発生させる正電圧発生部と、超音波の送信エネルギーに用いられる負の電圧を発生させる負電圧発生部と、前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧及び前記負の電圧の絶対値が等しくなる電圧を、前記正電圧発生部及び前記負電圧発生部の少なくともいずれか一方にフィードバックするフィードバック回路と、を備えることを特徴とする超音波画像表示装置用電源回路である。 In another aspect of the invention, a positive voltage generator that generates a positive voltage used for ultrasonic transmission energy, a negative voltage generator that generates a negative voltage used for ultrasonic transmission energy, Based on the voltage difference between the positive voltage and the negative voltage, a voltage at which the absolute values of the positive voltage and the negative voltage are equal is applied to at least one of the positive voltage generator and the negative voltage generator. A power supply circuit for an ultrasonic image display device, comprising: a feedback circuit for feeding back.
上記一の観点の発明によれば、前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧と前記負の電圧の絶対値が等しくなる電圧が、前記第一の二次側巻線と前記第二の二次側巻線との間にフィードバックされる。これにより、正の電圧と負の電圧の正確な対称性を実現することができる。 According to the first aspect of the invention, based on a voltage difference between the positive voltage and the negative voltage, a voltage at which an absolute value of the positive voltage and the negative voltage is equal is the first secondary voltage. Feedback is provided between the side winding and the second secondary winding. Thereby, the exact symmetry of a positive voltage and a negative voltage is realizable.
また、他の観点の発明によれば、前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧及び前記負の電圧の絶対値が等しくなる電圧が、前記正電圧発生部及び前記負電圧発生部の少なくともいずれか一方にフィードバックされる。これにより、正の電圧と負の電圧の正確な対称性を実現することができる。 According to another aspect of the invention, a voltage at which the absolute values of the positive voltage and the negative voltage are equal based on a voltage difference between the positive voltage and the negative voltage is the positive voltage generator. And feedback to at least one of the negative voltage generator. Thereby, the exact symmetry of a positive voltage and a negative voltage is realizable.
以下、本発明の実施形態について図面に基づいて詳細に説明する。
(第一実施形態)
先ず、第一実施形態について図1〜図8に基づいて説明する。図1に示すように、超音波画像表示装置100は、超音波プローブ101、送受信部102、超音波画像処理部103、表示制御部104、表示部105、操作部106及び制御部107を有している。また、前記超音波画像表示装置100は、電源回路1を有している。この電源回路1は、本発明に係る超音波画像表示装置用電源回路の実施の形態の一例である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
First, a first embodiment will be described with reference to FIGS. As shown in FIG. 1, the ultrasonic
前記超音波プローブ101は、超音波の送受信を行なう超音波振動子101aが複数設けられている。この超音波振動子101aに電圧が印加されて超音波が送信される。
The
前記送受信部102は、前記超音波振動子を駆動させる。また、前記送受信部102は、超音波のエコー信号の整相加算を行なって音線毎のエコー信号を形成する。前記送受信部102には、超音波の送信エネルギーに用いられる正負の電圧±HVが前記電源回路1から供給される。
The transmission /
前記超音波画像処理部103は、前記送受信部102からのエコー信号に対し、超音波画像を作成するための処理を行なう。例えば、前記超音波画像処理部103は、対数圧縮処理、包絡線検波処理などからなるBモード処理や、直交検波処理、フィルタ処理などからなるカラードプラ(color doppler)処理などを行なう。
The ultrasonic
前記表示制御部104は、前記超音波画像処理部103で処理された信号を、スキャンコンバータ(scan converter)によって走査変換して、超音波画像データを作成する。そして、前記表示制御部104は、前記超音波画像データに基づく超音波画像を前記表示部105に表示させる。
The
前記表示部105は、LCD(Liquid Crystal Display)やCRT(Cathode Ray Tube)などで構成される。前記操作部106は、操作者が指示や情報を入力するためのキーボード及びポインティングデバイス(図示省略)などを含んで構成されている。
The
前記制御部107は、CPU(Central Processing Unit)を有して構成される。この制御部107は、図示しない記憶部に記憶された制御プログラムを読み出し、前記超音波画像表示装置100の各部における機能を実行させる。
The
次に、前記電源回路1について、図2に基づいて説明する。図2に示すように、前記電源回路1は、電源2、トランス3、スイッチング素子4、フィードバック回路5を備えている。
Next, the
前記トランス3は、一次側巻線6と第一の二次側巻線7及び第二の二次側巻線8とで構成されている。前記第一の二次側巻線7及び前記第二の二次側巻線8は、直列に接続されている。そして、前記第一の二次側巻線7における前記第二の二次側巻線8側とは反対側の端部に、正側出力ライン9が接続されている。また、前記第二の二次側巻線8における前記第一の二次側巻線7側とは反対側の端部に、負側出力ライン10が接続されている。前記正側出力ライン9には、前記正の電圧+HVが出力される。また、前記負側出力ライン10には、前記負の電圧−HVが出力される。前記トランス3は、本発明におけるトランスの実施の形態の一例である。また、前記正側出力ライン9は、本発明における正側出力ラインの実施の形態の一例であり、前記負側出力ライン10は、本発明における正側出力ラインの実施の形態の一例である。
The
前記スイッチング素子4は、MOS−FET(Metal−Oxide−Semiconductor Field−Effect Transistor)により構成されている。このスイッチング素子4をオンすることにより、前記電源2の電圧が前記一次側巻線6に入力される。そして、前記スイッチング素子4のスイッチング動作により、前記一次側巻線6の入力電圧をオンオフすることにより、前記第一の二次側巻線7及び前記第二の二次側巻線8に電圧が誘起され、この誘起電圧が、正負の電圧±HVとして前記正側出力ライン9及び前記負側出力ライン10に出力される。前記スイッチング素子4は、本発明におけるスイッチング素子の実施の形態の一例である。
The switching element 4 is configured by a MOS-FET (Metal-Oxide-Semiconductor Field-Effect Transistor). By turning on the switching element 4, the voltage of the
前記スイッチング素子4のスイッチング動作は、コントロール部11により制御される。このコントロール部11は、IC(Integrated Circuit)を含んで構成され、前記正側出力ライン9の正の電圧+HVに基づいて、この正の電圧+HVが所定の電圧になるように、前記スイッチング素子4をフィードバック制御する。より詳細には、前記コントロール部11には基準電圧(指示電圧)Vref(本例では、Vref>0)も入力される。ただし、基準電圧Vrefは、前記コントロール部11の内部で生成されてもよい。前記コントロール部11は、この基準電圧Vrefと前記正側出力ライン9側から入力される電圧とを比較し、比較結果に基づいて、前記正の電圧+HVが所望の電圧(後述の電圧hv)になるように、前記スイッチング素子4の制御を行なう。前記コントロール部11は、本発明におけるスイッチング制御部の実施の形態の一例である。
The switching operation of the switching element 4 is controlled by the
ちなみに、前記コントロール部11には、前記正の電圧+HVをそのまま入力するのではなく、この正の電圧+HVが抵抗(図示省略)によって分圧された電圧が入力されてもよい。
Incidentally, the positive voltage + HV may not be input as it is to the
前記正側出力ライン9にはダイオードD1が設けられ、前記負側出力ライン10にはダイオードD2が設けられている。また、前記正側出力ライン9及び前記負側出力ライン10の間には、コンデンサC1,C2が接続されている。このコンデンサC1,C2の間はグランド(ground)と接続されている。
The
前記フィードバック回路5は、本発明におけるフィードバック回路の実施の形態の一例であり、積分器12、抵抗R1,R2及び保護回路13を有している。前記抵抗R1,R2は前記正側出力ライン9及び前記負側出力ライン10の間に直列接続されている。本例では、前記抵抗R1と前記抵抗R2の抵抗値は等しいものとする。前記抵抗R1,R2の間は、前記積分器12を構成するオペアンプOpの反転入力(−)と入力ライン14を介して接続されている。この入力ライン14により、正の電圧+HV及び負の電圧−HVの電圧差(前記抵抗R1,R2の抵抗値に応じた分圧)が前記反転入力(−)に入力される。
The
前記オペアンプOpの出力ライン15は、前記第一の二次側巻線7及び前記第二の二次側巻線8の間に接続されている。ちなみに、符号C3は、前記積分器12を構成するコンデンサである。
The
前記出力ライン15には、前記正の電圧+HVと前記負の電圧−HVの絶対値が等しくなる電圧が出力される。詳細は後述する。
The
前記保護回路13は、前記出力ライン15と接続されている。前記保護回路13は、前記トランス3における入力電圧のオンオフによるノイズ(サージ(surge)ノイズ(noise))から前記前記オペアンプOpを保護する。前記保護回路13は、前記出力ライン15と接続された正の電源+LV及び負の電源−LV、前記正の電源+LVと前記出力ライン15との間に接続されたダイオードD3、前記正の電源−LVと前記出力ライン15との間に接続されたダイオードD4を含んで構成される。
The
前記ダイオードD1は、前記出力ライン15から前記正の電源+LVへ電流を流す向きで接続されている。また、前記ダイオードD2は、前記出力ライン15から前記負の電源−LVへマイナスの電流を流す向きで接続されている。ここで、前記正の電源+LVと前記負の電源−LVは、前記オペアンプOpの駆動電圧と同じ大きさの電圧を発生させる。従って、前記トランス3から前記出力ライン15へのサージ電流が、前記正の電源+LV側又は前記負の電源−LV側に流れ、前記オペアンプOpを保護することができる。
The diode D1 is connected in such a direction that current flows from the
ちなみに、前記正負の電源±LVの電圧及び前記オペアンプOpの駆動電圧は、前記正負の電圧±HVよりも低い電圧に設定されている。 Incidentally, the voltage of the positive / negative power supply ± LV and the driving voltage of the operational amplifier Op are set to a voltage lower than the positive / negative voltage ± HV.
次に、前記電源回路1の動作について説明する。前記コントロール部11は、前記スイッチング素子4をオンオフさせて、前記一次側巻線6の入力電圧をオンオフさせる。これにより、前記一次側巻線6と前記第一の二次側巻線7との巻線比に応じた電圧が前記第一の二次側巻線7の両端に誘起され、前記一次側巻線6と前記第二の二次巻線8との巻線比に応じた電圧が前記第二の二次側巻線8の両端に誘起され、前記正側出力ライン14及び前記負側出力ライン15に正負の電圧±HVが出力される。
Next, the operation of the
前記第一の二次側巻線7の両端の誘起電圧を+eとし、前記第二の二次側巻線8の両端の誘起電圧を−eとする。図3に示すように、前記出力ライン14の電位がグランドである場合、+eが前記正の電圧+HVとなり、−eが前記負の電圧−HVとなる(ただし、e>0)。
The induced voltage at both ends of the first secondary winding 7 is + e, and the induced voltage at both ends of the second secondary winding 8 is -e. As shown in FIG. 3, when the potential of the
前記コントロール部11は、前記正側出力ライン9の正の電圧+HVに基づいて、この正の電圧+HVが所定の電圧hv(hv>0、例えば、hv=100)になるように前記スイッチング素子4をフィードバック制御する。
Based on the positive voltage + HV of the
ここで、前記第一の二次側巻線7及び前記第二の二次側巻線8のインダクタンスの比がa:bであるとする。前記出力ライン14の電位がグランドである場合、図4に示すように、前記正の電圧+HVを+eとすると、前記負の電圧−HV(前記誘起電圧−e)は、−{(b/a)×e}となり、|+HV|≠|−HV|となる。
Here, it is assumed that the inductance ratio of the first secondary winding 7 and the second secondary winding 8 is a: b. When the potential of the
そして、このように前記正側出力ライン9の電圧(正の電圧+HV)の絶対値と前記負側出力ライン10の電圧(負の電圧−HV)の絶対値とが異なる値になると、前記抵抗R1又は前記抵抗R2を流れる電流が変化する。具体的に説明すると、前記抵抗R1を流れる電流をIR1、前記抵抗R2を流れる電流をIR2とすると、仮に|+HV|=|−HV|=hvであった場合、図5に示すように、IR1=IR2=iとなる。 When the absolute value of the voltage of the positive output line 9 (positive voltage + HV) and the absolute value of the voltage of the negative output line 10 (negative voltage −HV) are different from each other, the resistance The current flowing through R1 or the resistor R2 changes. Specifically, assuming that the current flowing through the resistor R1 is I R1 and the current flowing through the resistor R2 is I R2 , if | + HV | = | −HV | = hv, as shown in FIG. , I R1 = I R2 = i.
また、+HV=hvであり、−HV=−hv−Δxである場合(|+HV|<|−HV|)、図6に示すように、IR1=i、IR2=i+Δiとなり、前記コンデンサC3に、前記出力ライン15から前記入力ライン14へ向かう方向の電流Δiが流れる。
When + HV = hv and −HV = −hv−Δx (| + HV | <| −HV |), as shown in FIG. 6, I R1 = i, I R2 = i + Δi, and the capacitor C3 In addition, a current Δi in a direction from the
さらに、+HV=hvであり、−HV=−hv+Δxである場合(|+HV|>|−HV|)、図7に示すように、IR1=i、IR2=i−Δiとなり、前記コンデンサC3に、前記入力ライン14から前記出力ライン15へ向かう方向の電流Δiが流れる。
Further, when + HV = hv and −HV = −hv + Δx (| + HV |> | −HV |), as shown in FIG. 7, I R1 = i, I R2 = i−Δi, and the capacitor C3 In addition, a current Δi in a direction from the
上述のように、前記コンデンサC3を流れる電流が生じるので、前記入力ライン14と前記出力ライン15との間に電位差が生じ、前記出力ライン15の電圧が変化する。具体的には、図6の場合は前記出力ライン15の電圧は高くなり、図7の場合は前記出力ライン15の電圧は低くなる。そして、前記出力ライン15の電圧は、前記積分器12の作用により、図8に示すように、最終的に|+HV|=|−HV|=|hv|となるような電圧yに落ち着く。具体的には、y=[{(b/a)−1}/{(b/a)+1}]×hvである
As described above, since a current flowing through the capacitor C3 is generated, a potential difference is generated between the
以上説明したように、前記第一の二次側巻線7の誘起電圧+eの絶対値|+e|と前記第二の二次側巻線8の誘起電圧−eの絶対値|−e|とでばらつきがあっても(|+e|≠|−e|)、電圧差が前記フィードバック回路によって前記第一及び前記第二の二次側巻線7,8の間にフィードバックされ、前記積分器12の作用により、前記出力ライン15の電圧がyになり、|+HV|=|−HV|=|hv|となる。従って、正の電圧と負の電圧の正確な対称性を実現することができる。
As described above, the absolute value | + e | of the induced voltage + e of the first secondary winding 7 and the absolute value | -e | of the induced voltage −e of the second secondary winding 8 Even if there is a variation (| + e | ≠ | −e |), the voltage difference is fed back between the first and second
(第二実施形態)
次に、第二実施形態について図9及び図10に基づいて説明する。ただし、前記各実施形態と同一の構成については、同一の符号を付して説明を省略する。
(Second embodiment)
Next, 2nd embodiment is described based on FIG.9 and FIG.10. However, the same components as those of the above-described embodiments are denoted by the same reference numerals and description thereof is omitted.
第二実施形態の電源回路20は、図9に示すように正電圧発生部21、負電圧発生部22及びフィードバック回路5′を備える。前記正電圧発生部21には正側出力ライン23が接続され、前記負電圧発生部22には負側出力ライン24が接続されている。また、前記正電圧発生部21及び前記負電圧発生部22には、基準電圧入力ライン25が接続されている。この基準電圧入力ライン25は、本発明における基準電圧入力ラインの実施の形態の一例である。さらに、前記フィードバック回路5′の出力ライン15は、正電圧発生部21と接続されている。
The
前記正電圧発生部21は、図10に示すように、第一電源回路26を有している。この第一電源回路26は公知構成の電源回路であり、詳細な構成は省略する。前記第一電源回路26は、所定の電圧から前記正の電圧+HVを発生し、これを前記正側出力ライン23に出力する。前記正電圧発生部21は、本発明における正電圧発生部の実施の形態の一例である。
The
前記第一電源回路26は、コントロール部261を有する。このコントロール部261は、ICを含んで構成される。前記コントロール部261には、前記基準電圧入力ライン25から、基準電圧Vrefが補正された電圧(後述のVref′)入力される。また、前記コントロール部261には、前記正側出力ライン23と接続されたフィードバック電圧入力ライン27から、フィードバック電圧が入力される。前記コントロール部261は、補正後の前記基準電圧Vref′と前記フィードバック電圧とを比較し、比較結果に基づいて、前記正の電圧+HVが|−HV|と等しい電圧になるように前記第一電源回路26をフィードバック制御する。前記コントロール部261は、本発明における制御部の実施の形態の一例である。
The first
ちなみに、前記フィードバック電圧入力ライン27は本発明におけるフィードバック電圧入力ラインの実施の形態の一例である。
Incidentally, the feedback
前記正電圧発生部21への前記基準電圧入力ライン25には、加算器28が接続されている。この加算器28には、前記フィードバック回路5′から電圧が入力され、前記正の電圧+HVの絶対値と前記負の電圧−HVの絶対値とが等しくなるように前記基準電圧Vrefを補正する。前記加算器28は、本発明における補正部の実施の形態の一例である。詳細は後述する。
An
前記負電圧発生部22は、第二電源回路29を有している。この第二電源回路29も公知構成の電源回路であり、詳細な説明は省略する。前記第二電源回路29は、所定の電圧から前記負の電圧−HVを発生し、これを前記負側出力ライン24に出力する。前記負電圧発生部22は、本発明における負電圧発生部の実施の形態の一例である。
The
前記第二電源回路29は、コントロール部291を有する。このコントロール部291は、ICを含んで構成される。前記コントロール部291には、前記基準電圧入力ライン25から基準電圧Vrefが入力される。また、前記コントロール部291には、前記負側出力ライン24と接続されたフィードバック電圧入力ライン30から、フィードバック電圧が入力される。前記コントロール部291は、前記基準電圧Vrefと前記フィードバック電圧とを比較し、比較結果に基づいて、前記負の電圧−HVが所望の電圧になるように前記第二電源回路29をフィードバック制御する。
The second
ちなみに、前記基準電圧Vrefが正である場合、前記コントロール部291は前記基準電圧Vrefの符号を反転した電圧と前記負の電圧−HVとの比較を行なう。 Incidentally, when the reference voltage V ref is positive, the control unit 291 compares a voltage obtained by inverting the sign of the reference voltage V ref with the negative voltage −HV.
前記積分器12からの前記出力ライン15は、前記加算器28と接続されている。ちなみに、前記フィードバック回路5′は、前記保護回路13を有していない。
The
本例の電源回路20の動作について説明する。本例の電源回路20においては、前記正電圧発生部21は前記正の電圧+HVを出力する。また、前記負電圧発生部22は前記負の電圧−HVを出力する。理想的な状態においては、前記正の電圧+HVの絶対値と前記負の電圧−HVの絶対値は、ともに所望の電圧で等しくなる(|+HV|=|−HV|)。しかし、実際には、所望の電圧とは異なる大きさの電圧が出力され、|+HV|≠|−HV|となる場合がある。この場合、前記積分器12の作用により前記基準電圧Vrefが補正され、補正後の基準電圧Vref′が前記正電圧発生部21のコントロール部261に入力されて、前記正の電圧+HVの絶対値が前記負の電圧−HVの絶対値と等しくなる。
The operation of the
詳しく説明すると、例えば、|+HV|<|−HV|の状態になると、前記図6で説明したように、前記出力ライン15の電圧がΔz高くなる。そして、前記基準電圧Vrefに対して、Δzが前記加算器28で加算され、前記コントロール部261には、補正された基準電圧Vref′として、Vref′=Vref+Δzが入力される。このように基準電圧が上昇すると、前記コントロール部261は前記正の電圧+HVが上昇するように、前記第一電源回路26を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|+HV|=|−HV|となる基準電圧Vref′が得られる電圧に落ち着く。これにより、前記正の電圧+HVが上昇して前記負の電圧−HVの絶対値と等しくなる(|+HV|=|−HV|)。
More specifically, for example, when the state of | + HV | <| −HV | is reached, the voltage of the
一方、|+HV|>|−HV|の状態になると、前記図7で説明したように、前記出力ライン15の電圧がΔz低くなる。従って、−Δzが前記加算器28で加算され(すなわち、Δzが減算され)、前記コントロール部261には、補正された基準電圧Vref′として、Vref′=Vref−Δzが入力される。このように基準電圧が下降すると、前記コントロール部261は前記正の電圧+HVが下降するように、前記第一電源回路26を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|+HV|=|−HV|となる基準電圧Vref′が得られる電圧に落ち着く。これにより、前記正の電圧+HVが下降して前記負の電圧−HVの絶対値と等しくなる(|+HV|=|−HV|)。
On the other hand, when the state becomes | + HV |> | −HV |, the voltage of the
以上説明した本例によれば、前記正の電圧+HV及び前記負の電圧−HVの絶対値がばらついても、前記コントロール部261に入力される基準電圧Vrefが補正されて、前記正の電圧+HVの絶対値が前記負の電圧−HVの絶対値と等しくなるように上昇又は下降する。従って、正の電圧と負の電圧の正確な対称性を実現することができる。 According to this example described above, even if the absolute values of the positive voltage + HV and the negative voltage −HV vary, the reference voltage V ref input to the control unit 261 is corrected, and the positive voltage The absolute value of + HV is increased or decreased so as to be equal to the absolute value of the negative voltage −HV. Therefore, accurate symmetry between the positive voltage and the negative voltage can be realized.
次に、第二実施形態の変形例について説明する。この変形例では、図11に示すように、前記加算器28の代わりに、前記フィードバック電圧入力ライン27に減算器31が設けられている。そして、前記出力ライン15は前記減算器31と接続されている。従って、前記コントロール部261には、基準電圧Vrefがそのまま入力される一方で、前記減算器31によって補正されたフィードバック電圧が入力される。前記コントロール部261は、補正されたフィードバック電圧と前記基準電圧Vrefとを比較して前記第一電源回路26の制御を行なう。前記減算器31は、本発明における補正部の実施の形態の一例である。
Next, a modification of the second embodiment will be described. In this modification, as shown in FIG. 11, a
この変形例では、|+HV|<|−HV|の状態になり、前記出力ライン15の電圧がΔz高くなると、フィードバック電圧+FVに対して、Δzが前記減算器31において減算され、前記コントロール部261には、補正されたフィードバック電圧として、+FV−Δzが入力される。このようにフィードバック電圧が下降すると、前記コントロール部261は、前記正の電圧+HVが上昇するように、前記第一電源回路26を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|+HV|=|−HV|となるフィードバック電圧が得られる電圧に落ち着く。これにより、前記正の電圧+HVが上昇して前記負の電圧−HVの絶対値と等しくなる(|+HV|=|−HV|)。
In this modification, when the state of | + HV | <| −HV | is reached and the voltage of the
一方、|+HV|>|−HV|の状態になり、前記出力ライン15の電圧がΔz低くなると、フィードバック電圧+FVに対して、−Δzが前記減算器31において減算され(すなわち、Δzが加算される)、前記コントロール部261には、補正されたフィードバック電圧として、+FV+Δzが入力される。このようにフィードバック電圧が上昇すると、前記コントロール部261は、前記正の電圧+HVが下降するように、前記第一電源回路26を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|+HV|=|−HV|となるフィードバック電圧が得られる電圧に落ち着く。これにより、前記正の電圧+HVが下降して前記負の電圧−HVの絶対値と等しくなる(|+HV|=|−HV|)。
On the other hand, when the state of | + HV |> | −HV | is reached and the voltage of the
この変形例では、前記正の電圧+HV及び前記負の電圧−HVの絶対値がばらついても、前記コントロール部261に入力されるフィードバック電圧が補正されて、前記正の電圧+HVの絶対値が前記負の電圧−HVの絶対値と等しくなるように上昇又は下降する。従って、正の電圧と負の電圧の正確な対称性を実現することができる。 In this modification, even if the absolute values of the positive voltage + HV and the negative voltage −HV vary, the feedback voltage input to the control unit 261 is corrected, and the absolute value of the positive voltage + HV is changed to the absolute value of the positive voltage + HV. The negative voltage rises or falls to be equal to the absolute value of HV. Therefore, accurate symmetry between the positive voltage and the negative voltage can be realized.
(第三実施形態)
次に、第三実施形態について図12及び図13に基づいて説明する。ただし、前記各実施形態と同一の構成については、同一の符号を付して説明を省略する。
(Third embodiment)
Next, a third embodiment will be described with reference to FIGS. However, the same components as those of the above-described embodiments are denoted by the same reference numerals and description thereof is omitted.
第三実施形態の電源回路40では、前記フィードバック回路5′の出力ライン15が前記負電圧発生部22と接続されている。より詳細には、前記第二電源回路29への基準電圧入力ライン25に減算器41が設けられており、前記出力ライン15は前記減算器41と接続されている。従って、前記コントロール部291には、前記減算器41において補正された基準電圧Vref′が入力される。そして、前記コントロール部291は、前記基準電圧Vref′の符号を反転した電圧と前記フィードバック電圧とを比較して前記第二電源回路29を制御する。前記減算器41は、本発明における補正部の実施の形態の一例である。
In the
本例の電源回路40では、|+HV|<|−HV|の状態になり、前記出力ライン15の電圧がΔz高くなると、基準電圧Vrefに対して、Δzが前記減算器41において減算され、前記コントロール部291には、補正された基準電圧Vref′として、Vref′=Vref−Δzが入力される。このように基準電圧が下降すると、前記コントロール部291は前記負の電圧−HVが上昇するように(|−HV|が小さくなるように)、前記第二電源回路29を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|+HV|=|−HV|となる基準電圧Vref′が得られる電圧に落ち着く。これにより、|−HV|が小さくなって、前記正の電圧+HVの絶対値と等しくなる(|+HV|=|−HV|)。
In the
一方、|+HV|>|−HV|の状態になり、前記出力ライン15の電圧がΔz低くなると、基準電圧Vrefに対して、−Δzが前記減算器41において減算され(すなわち、Δzが加算され)、前記コントロール部291には、補正された基準電圧Vref′として、Vref′=Vref+Δzが入力される。このように基準電圧が上昇すると、前記コントロール部291は前記負の電圧−HVが下降するように(|−HV|が大きくなるように)、前記第二電源回路29を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|+HV|=|−HV|となる基準電圧Vref′が得られる電圧に落ち着く。これにより、|−HV|が大きくなって、前記正の電圧+HVの絶対値と等しくなる(|+HV|=|−HV|)。
On the other hand, when the state becomes | + HV |> | −HV | and the voltage of the
以上説明した本例によれば、前記正の電圧+HV及び前記負の電圧−HVの絶対値がばらついても、前記コントロール部291に入力される基準電圧Vrefが補正されて、前記負の電圧−HVの絶対値が前記正の電圧+HVの絶対値と等しくなるように上昇又は下降する。従って、正の電圧と負の電圧の正確な対称性を実現することができる。 According to the present example described above, even if the absolute values of the positive voltage + HV and the negative voltage -HV vary, the reference voltage V ref input to the control unit 291 is corrected, and the negative voltage The absolute value of −HV is increased or decreased so as to be equal to the absolute value of the positive voltage + HV. Therefore, accurate symmetry between the positive voltage and the negative voltage can be realized.
次に、第三実施形態の変形例について説明する。この変形例では、図14に示すように、前記減算器41の代わりに、前記フィードバック電圧入力ライン27に減算器42が設けられている。そして、前記出力ライン15は前記加算器42と接続されている。従って、前記コントロール部291には、基準電圧Vrefがそのまま入力される一方で、前記減算器42によって補正されたフィードバック電圧が入力される。前記コントロール部291は、補正されたフィードバック電圧と前記基準電圧Vrefとを比較して前記第二電源回路29の制御を行なう。前記減算器42は、本発明における補正部の実施の形態の一例である。
Next, a modification of the third embodiment will be described. In this modification, as shown in FIG. 14, a
この変形例では、|+HV|<|−HV|の状態になり、前記出力ライン15の電圧がΔz高くなると、フィードバック電圧−FVに対して、Δzが前記減算器42において減算され、前記コントロール部291には、補正されたフィードバック電圧として、−FV−Δzが入力される。このようにフィードバック電圧が下降すると(すなわちフィードバックされる負の電圧の絶対値|−HV|が大きくなると)、前記コントロール部291は、前記負の電圧−HVが上昇するように(|−HV|が小さくなるように)、前記第二電源回路29を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|+HV|=|−HV|となるフィードバック電圧が得られる電圧に落ち着く。これにより、|−HV|が大きくなって前記正の電圧+HVの絶対値と等しくなる(|+HV|=|−HV|)。
In this modification, when the state of | + HV | <| −HV | is reached and the voltage of the
一方、|+HV|>|−HV|の状態になり、前記出力ライン15の電圧がΔz低くなると、フィードバック電圧−FVに対して、−Δzが前記減算器31において減算され(すなわち、Δzが加算される)、前記コントロール部291には、補正されたフィードバック電圧として、−FV+Δzが入力される。このようにフィードバック電圧が上昇すると(すなわち、フィードバックされる負の電圧の絶対値|−HV|が小さくなると)、前記コントロール部291は、前記負の電圧−HVが下降するように(|−HV|が大きくなるように)、前記第二電源回路29を制御する。そして、前記出力ライン15の電圧は、前記積分器12の作用により、最終的に|+HV|=|−HV|となるフィードバック電圧が得られる電圧に落ち着く。これにより、|−HV|が大きくなって前記正の電圧+HVの絶対値と等しくなる(|+HV|=|−HV|)。
On the other hand, when the state of | + HV |> | −HV | is reached and the voltage of the
この変形例では、前記正の電圧+HV及び前記負の電圧−HVの絶対値がばらついても、前記コントロール部291に入力されるフィードバック電圧が補正されて、前記負の電圧−HVの絶対値が前記正の電圧+HVの絶対値と等しくなるように上昇又は下降する。従って、正の電圧と負の電圧の正確な対称性を実現することができる。 In this modification, even if the absolute values of the positive voltage + HV and the negative voltage −HV vary, the feedback voltage input to the control unit 291 is corrected so that the absolute value of the negative voltage −HV is It rises or falls to be equal to the absolute value of the positive voltage + HV. Therefore, accurate symmetry between the positive voltage and the negative voltage can be realized.
(第四実施形態)
次に、第四実施形態について図15〜図17に基づいて説明する。ただし、前記各実施形態と同一の構成については、同一の符号を付して説明を省略する。
(Fourth embodiment)
Next, a fourth embodiment will be described with reference to FIGS. However, the same components as those of the above-described embodiments are denoted by the same reference numerals and description thereof is omitted.
第四実施形態の電源回路50では、前記出力ライン15が前記正電圧発生部21及び前記負電圧発生部22と接続されている。前記出力ライン15は、図16に示すように、前記基準電圧入力ライン25と接続されていてもよいし、図17に示すように、前記フィードバック電圧入力ライン27,30と接続されていてもよい。
In the
図16の場合、前記第一電源回路26への基準電圧入力ライン25に設けられた加算器28において、前記出力ライン15の電圧が基準電圧Vrefに対して加算される。また、前記第二電源回路29への基準電圧入力ライン25に設けられた減算器41において、前記出力ライン15の電圧が基準電圧Vrefに対して減算される。これにより、正の電圧+HV及び負の電圧−HVの絶対値がばらついていても(|+HV|≠|−HV|)、前記コントロール部261,291への前記基準電圧が補正され、|+HV|と|−HV|は、これら|+HV|及び|−HV|の中間の電圧に落ち着いて、|+HV|=|−HV|になる。
In the case of FIG. 16, in the
図17の場合、前記フィードバック電圧入力ライン27に設けられた減算器31において、前記出力ライン15の電圧がフィードバック電圧+FVに対して減算される。また、前記フィードバック電圧入力ライン30に設けられた減算器42において、前記出力ライン15の電圧がフィードバック電圧−FVに対して減算される。これにより、正の電圧+HV及び負の電圧−HVの絶対値がばらついていても(|+HV|≠|−HV|)、前記コントロール部261,291へのフィードバック電圧が補正され、|+HV|と|−HV|は、これら|+HV|及び|−HV|の中間の電圧に落ち着いて、|+HV|=|−HV|になる。
In the case of FIG. 17, in the
以上、本発明を前記実施形態によって説明したが、本発明はその主旨を変更しない範囲で種々変更実施可能なことはもちろんである。例えば、第一実施形態の電源回路1において、図18に示すように、グランドと接続された抵抗R3を、前記抵抗R1,R2の間に接続してもよい。この抵抗R3により、前記入力ライン14の電圧が、前記抵抗R3を接続しない場合と比べて低くなり、前記積分器12に入力される電圧を調節することができる。
As mentioned above, although this invention was demonstrated by the said embodiment, of course, this invention can be variously implemented in the range which does not change the main point. For example, in the
1,20,40,50 電源回路
3 トランス
4 スイッチング素子
5,5′ フィードバック回路
6 一次側巻線
7 第一の二次側巻線
8 第二の二次側巻線
9,23 正側出力ライン
10,24 負側出力ライン
11 コントロール部(スイッチング制御部)
12 積分器
13 保護回路
15 出力ライン
21 正電圧発生部
22 負電圧発生部
25 基準電圧入力ライン
27,30 フィードバック電圧入力ライン
28 加算器(補正部)
31,41,42 減算器(補正部)
261 コントロール部(制御部)
291 コントロール部
1, 20, 40, 50
12
31, 41, 42 Subtractor (correction unit)
261 Control unit (control unit)
291 Control unit
Claims (12)
前記第一の二次側巻線における前記第二の二次側巻線とは反対側の端部と接続され、超音波の送信エネルギーに用いられる正の電圧を出力する正側出力ラインと、
前記第二の二次側巻線における前記第一の二次側巻線側とは反対側の端部と接続され、超音波の送信エネルギーに用いられる負の電圧を出力する負側出力ラインと、
前記トランスの一次側巻線の入力電圧をオンオフすることにより、前記正の電圧及び前記負の電圧を誘起させるスイッチング素子と、
前記正の電圧又は前記負の電圧が所定の電圧になるように、前記スイッチング素子のオンオフを制御するスイッチング制御部と、
前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧と前記負の電圧の絶対値が等しくなる電圧を、前記第一の二次側巻線と前記第二の二次側巻線との間にフィードバックするフィードバック回路と、
を備えることを特徴とする超音波画像表示装置用電源回路。 A transformer in which a secondary winding is composed of a first secondary winding and a second secondary winding connected in series;
A positive output line connected to an end of the first secondary winding opposite to the second secondary winding and outputting a positive voltage used for ultrasonic transmission energy;
A negative output line connected to an end of the second secondary winding opposite to the first secondary winding, and outputting a negative voltage used for ultrasonic transmission energy; ,
A switching element for inducing the positive voltage and the negative voltage by turning on and off the input voltage of the primary winding of the transformer;
A switching control unit for controlling on / off of the switching element so that the positive voltage or the negative voltage becomes a predetermined voltage;
Based on the voltage difference between the positive voltage and the negative voltage, a voltage at which the absolute values of the positive voltage and the negative voltage are equal to each other is obtained by using the first secondary winding and the second secondary. A feedback circuit that feeds back between the side windings;
A power supply circuit for an ultrasonic image display device.
超音波の送信エネルギーに用いられる負の電圧を発生させる負電圧発生部と、
前記正の電圧及び前記負の電圧の電圧差に基づいて、前記正の電圧及び前記負の電圧の絶対値が等しくなる電圧を、前記正電圧発生部及び前記負電圧発生部の少なくともいずれか一方にフィードバックするフィードバック回路と、
を備えることを特徴とする超音波画像表示装置用電源回路。 A positive voltage generator for generating a positive voltage used for ultrasonic transmission energy;
A negative voltage generator for generating a negative voltage used for ultrasonic transmission energy;
Based on the voltage difference between the positive voltage and the negative voltage, a voltage at which the absolute values of the positive voltage and the negative voltage are equal is set to at least one of the positive voltage generator and the negative voltage generator. A feedback circuit that feeds back to
A power supply circuit for an ultrasonic image display device.
該制御部には、基準電圧入力ラインからの基準電圧が入力されるとともに、前記正の電圧を出力する正側出力ラインと接続されたフィードバック電圧入力ラインからフィードバック電圧が入力され、
前記制御部は、前記基準電圧と前記フィードバック電圧とを比較して、前記正の電圧が前記所定の電圧となるように前記正電圧発生部をフィードバック制御する
ことを特徴とする請求項2に記載の超音波画像表示装置用電源回路。 The positive voltage generator includes a controller that controls the positive voltage to a predetermined voltage,
A reference voltage from a reference voltage input line is input to the control unit, and a feedback voltage is input from a feedback voltage input line connected to a positive output line that outputs the positive voltage.
The control unit compares the reference voltage and the feedback voltage, and feedback-controls the positive voltage generation unit so that the positive voltage becomes the predetermined voltage. Power supply circuit for ultrasonic image display apparatus.
該制御部には、基準電圧入力ラインからの基準電圧が入力されるとともに、前記負の電圧を出力する負側出力ラインと接続されたフィードバック電圧入力ラインからフィードバック電圧が入力され、
前記制御部は、前記基準電圧と前記フィードバック電圧とを比較して、前記正の電圧が前記所定の電圧となるように前記正電圧発生部をフィードバック制御する
ことを特徴とする請求項2又は3に記載の超音波画像表示装置用電源回路。 The negative voltage generator has a controller that controls the negative voltage to a predetermined voltage,
A reference voltage from a reference voltage input line is input to the control unit, and a feedback voltage is input from a feedback voltage input line connected to the negative output line that outputs the negative voltage,
The control unit compares the reference voltage with the feedback voltage, and feedback-controls the positive voltage generation unit so that the positive voltage becomes the predetermined voltage. A power supply circuit for an ultrasonic image display device according to claim 1.
前記フィードバック回路から前記補正部に入力される電圧は、前記正の電圧及び前記負の電圧の絶対値が等しくなるように基準電圧が補正される電圧である
ことを特徴とする請求項5に記載の超音波画像表示装置用電源回路。 The reference voltage input line is provided with a correction unit that receives the voltage from the feedback circuit and corrects the reference voltage,
The voltage input to the correction unit from the feedback circuit is a voltage whose reference voltage is corrected so that absolute values of the positive voltage and the negative voltage are equal to each other. Power supply circuit for ultrasonic image display apparatus.
前記フィードバック回路から前記補正部に入力される電圧は、前記正の電圧及び前記負の電圧の絶対値が等しくなるようにフィードバック電圧が補正される電圧である
ことを特徴とする請求項5に記載の超音波画像表示装置用電源回路。 The feedback voltage input line is provided with a correction unit that receives the voltage from the feedback circuit and corrects the feedback voltage.
The voltage input to the correction unit from the feedback circuit is a voltage whose feedback voltage is corrected so that absolute values of the positive voltage and the negative voltage are equal to each other. Power supply circuit for ultrasonic image display apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038985A JP5805961B2 (en) | 2011-02-24 | 2011-02-24 | Power supply circuit for ultrasonic image display device and ultrasonic image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038985A JP5805961B2 (en) | 2011-02-24 | 2011-02-24 | Power supply circuit for ultrasonic image display device and ultrasonic image display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012170793A true JP2012170793A (en) | 2012-09-10 |
JP5805961B2 JP5805961B2 (en) | 2015-11-10 |
Family
ID=46974226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011038985A Active JP5805961B2 (en) | 2011-02-24 | 2011-02-24 | Power supply circuit for ultrasonic image display device and ultrasonic image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5805961B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015116332A (en) * | 2013-12-18 | 2015-06-25 | 株式会社東芝 | Ultrasonic probe and ultrasonic diagnostic device |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62203556A (en) * | 1986-02-28 | 1987-09-08 | Nec Corp | Multioutput switching regulator circuit |
JPH01278265A (en) * | 1988-04-28 | 1989-11-08 | Yokogawa Electric Corp | Control circuit for positive/negative output switching power source |
JPH01286778A (en) * | 1988-05-10 | 1989-11-17 | Murata Mfg Co Ltd | Dc bias ac power source circuit |
JPH0383111A (en) * | 1989-08-28 | 1991-04-09 | Shimadzu Corp | Pulser power source |
JPH04108207U (en) * | 1991-03-05 | 1992-09-18 | オンキヨー株式会社 | Positive and negative dual power supply circuit |
JPH0539189U (en) * | 1991-10-18 | 1993-05-25 | 新電元工業株式会社 | Active power circuit of switching power supply |
JPH0723987U (en) * | 1993-10-07 | 1995-05-02 | 日本電気精器株式会社 | Output voltage control circuit in step-up chopper circuit with ± DC dual power supply output |
JPH08305451A (en) * | 1995-04-27 | 1996-11-22 | Samsung Electron Co Ltd | Balancing circuit of power supply |
JPH11332235A (en) * | 1998-05-11 | 1999-11-30 | Cosel Co Ltd | Multiple-output switching power supply device |
JP2003111408A (en) * | 2001-09-04 | 2003-04-11 | Koninkl Philips Electronics Nv | Adjusting device for resonant converter |
JP2004236869A (en) * | 2003-02-06 | 2004-08-26 | Ge Medical Systems Global Technology Co Llc | Ultrasonographic apparatus |
JP2009240063A (en) * | 2008-03-27 | 2009-10-15 | Renesas Technology Corp | Semiconductor device and power supply using the same |
JP2010066860A (en) * | 2008-09-09 | 2010-03-25 | Yokogawa Electric Corp | High-voltage power supply unit |
-
2011
- 2011-02-24 JP JP2011038985A patent/JP5805961B2/en active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62203556A (en) * | 1986-02-28 | 1987-09-08 | Nec Corp | Multioutput switching regulator circuit |
JPH01278265A (en) * | 1988-04-28 | 1989-11-08 | Yokogawa Electric Corp | Control circuit for positive/negative output switching power source |
JPH01286778A (en) * | 1988-05-10 | 1989-11-17 | Murata Mfg Co Ltd | Dc bias ac power source circuit |
JPH0383111A (en) * | 1989-08-28 | 1991-04-09 | Shimadzu Corp | Pulser power source |
JPH04108207U (en) * | 1991-03-05 | 1992-09-18 | オンキヨー株式会社 | Positive and negative dual power supply circuit |
JPH0539189U (en) * | 1991-10-18 | 1993-05-25 | 新電元工業株式会社 | Active power circuit of switching power supply |
JPH0723987U (en) * | 1993-10-07 | 1995-05-02 | 日本電気精器株式会社 | Output voltage control circuit in step-up chopper circuit with ± DC dual power supply output |
JPH08305451A (en) * | 1995-04-27 | 1996-11-22 | Samsung Electron Co Ltd | Balancing circuit of power supply |
JPH11332235A (en) * | 1998-05-11 | 1999-11-30 | Cosel Co Ltd | Multiple-output switching power supply device |
JP2003111408A (en) * | 2001-09-04 | 2003-04-11 | Koninkl Philips Electronics Nv | Adjusting device for resonant converter |
JP2004236869A (en) * | 2003-02-06 | 2004-08-26 | Ge Medical Systems Global Technology Co Llc | Ultrasonographic apparatus |
JP2009240063A (en) * | 2008-03-27 | 2009-10-15 | Renesas Technology Corp | Semiconductor device and power supply using the same |
JP2010066860A (en) * | 2008-09-09 | 2010-03-25 | Yokogawa Electric Corp | High-voltage power supply unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015116332A (en) * | 2013-12-18 | 2015-06-25 | 株式会社東芝 | Ultrasonic probe and ultrasonic diagnostic device |
Also Published As
Publication number | Publication date |
---|---|
JP5805961B2 (en) | 2015-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5477946B2 (en) | Voltage generation circuit and ultrasonic diagnostic apparatus | |
JP5384491B2 (en) | Ultrasonic diagnostic equipment | |
JP6106681B2 (en) | Ultrasonic transducer drive circuit and ultrasonic image display device | |
KR20100020922A (en) | Ultrasonic imaging apparatus | |
US20100331703A1 (en) | Ultrasound transducer drive circuit and ultrasound diagnostic apparatus | |
KR20120090832A (en) | Ultrasonic image display apparatus power circuit and ultrasonic image display apparatus | |
JP2009180670A (en) | Underwater sensor | |
JP5805961B2 (en) | Power supply circuit for ultrasonic image display device and ultrasonic image display device | |
WO2014203778A1 (en) | Ultrasonic diagnostic device and ultrasonic probe | |
JP6800928B2 (en) | Dielectric elastomer vibration system and power supply | |
JP2006266740A (en) | Ultrasonic sonar device | |
JP6342227B2 (en) | Ultrasonic diagnostic equipment | |
US11013496B2 (en) | Ultrasound diagnostic apparatus | |
JP6301114B2 (en) | Ultrasonic diagnostic equipment | |
JP5718152B2 (en) | Ultrasonic probe, ultrasonic diagnostic equipment | |
JP5913019B2 (en) | Ultrasonic diagnostic equipment | |
TW416222B (en) | Circuit for stabilizing a screen voltage of a video display apparatus | |
KR100966873B1 (en) | Apparatus for Generating High Voltage using Piezo Electric Transformer | |
JP5895459B2 (en) | Ultrasound diagnostic imaging equipment | |
JP3416633B2 (en) | High voltage square wave generator | |
JP4757093B2 (en) | Ultrasonic diagnostic equipment | |
JP5002363B2 (en) | Ultrasonic diagnostic apparatus and transformer circuit | |
JP2008073137A (en) | Ultrasonic diagnostic equipment and ultrasonic probe | |
JP2006015071A (en) | Ultrasonic diagnostic apparatus | |
JP2005116694A (en) | Piezoelectric transformer drive device and piezoelectric transformer driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20131127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150323 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150609 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150714 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5805961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |