JPH11330921A - Voltage-controlled oscillator - Google Patents

Voltage-controlled oscillator

Info

Publication number
JPH11330921A
JPH11330921A JP10132466A JP13246698A JPH11330921A JP H11330921 A JPH11330921 A JP H11330921A JP 10132466 A JP10132466 A JP 10132466A JP 13246698 A JP13246698 A JP 13246698A JP H11330921 A JPH11330921 A JP H11330921A
Authority
JP
Japan
Prior art keywords
transistor
circuit
power supply
drive
inverters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10132466A
Other languages
Japanese (ja)
Inventor
Danichi Komatsu
壇一 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10132466A priority Critical patent/JPH11330921A/en
Publication of JPH11330921A publication Critical patent/JPH11330921A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain the voltage-controlled oscillator which eases the temperature dependency of a limit oscillation frequency. SOLUTION: Pch transistors(TR) 12a to 12e and Nch TRs 13a to 13e are provided with, Pch TRs 21a to 21e and Nch TRs 22a to 22e for varying current supply capability and the driving capability is detected from the temperature of the Pch TRs to control whether the Pch TRs 21a to 21e and Nch TRs 22a to 22e are made effective or ineffective; when the temperature is high and the driving capability is low, the driving capability can be increased and the temperature dependency of the limit oscillation frequency is eased.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、位相同期ループ
に用いられる電圧制御発振器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage controlled oscillator used in a phase locked loop.

【0002】[0002]

【従来の技術】図1は従来の位相同期ループを示すブロ
ック構成図であり、図において、1は外部から入力され
る外部入力クロックと電圧制御発振器4からの出力を分
周器5により任意に分周したクロックとの位相および周
波数を比較する位相周波数比較器(以下、PFDと言
う)、2はPFD1からの出力に応じた電圧を発生させ
るチャージポンプ(以下、CPと言う)、3は抵抗と容
量から成り、CP2により発生された電圧を安定させる
ローパスフィルタ(以下、LPFと言う)、4はCP2
からの出力を制御電圧として、その制御電圧に応じた発
振周波数を出力する電圧制御発振器(以下、VCOと言
う)、5はVCO4からの発振周波数を任意に分周した
り逓倍したりして外部入力クロックと同期の取れたクロ
ックを生成する分周器である。
2. Description of the Related Art FIG. 1 is a block diagram showing a conventional phase locked loop. In FIG. 1, reference numeral 1 designates an external input clock input from the outside and an output from a voltage controlled oscillator 4 arbitrarily by a frequency divider 5. A phase frequency comparator (hereinafter, referred to as PFD) that compares the phase and frequency with the frequency-divided clock, 2 is a charge pump (hereinafter, referred to as CP) that generates a voltage corresponding to the output from PFD 1, and 3 is a resistor. And a capacitor, and a low-pass filter (hereinafter referred to as an LPF) for stabilizing the voltage generated by CP2.
A voltage-controlled oscillator (hereinafter referred to as a VCO) that outputs an oscillation frequency corresponding to the control voltage using the output from the VCO as a control voltage, and 5 externally divides or multiplies the oscillation frequency from the VCO 4 arbitrarily. This is a frequency divider that generates a clock synchronized with the input clock.

【0003】図7は従来の電圧制御発振器を示す回路図
であり、図において、11a〜11eはPchトランジ
スタとNchトランジスタとを対にしたインバータであ
り、図では5段のインバータ回路を示したものである。
また、各インバータ11a〜11eの入力および出力を
リング状に接続してリングオシレータを構成している。
12,13は制御電圧Vcntを供給するPchトラン
ジスタおよびNchトランジスタ、14は周波数制御範
囲を変更するNchトランジスタである。12a〜12
eは各インバータ11a〜11eの電源側に設けられ、
制御電圧Vcntに応じて作動するPchトランジス
タ、13a〜13eは各インバータ11a〜11eの接
地側に設けられ、制御電圧Vcntに応じて作動するN
chトランジスタ、14a〜14eは各インバータ11
a〜11eの接地側に設けられ、電源供給によって作動
し、各インバータ11a〜11eに供給される電流を増
加させることによって周波数制御範囲を変更するNch
トランジスタである。
FIG. 7 is a circuit diagram showing a conventional voltage controlled oscillator. In the figure, reference numerals 11a to 11e denote inverters in which a Pch transistor and an Nch transistor are paired, and FIG. 7 shows a five-stage inverter circuit. It is.
The input and output of each of the inverters 11a to 11e are connected in a ring to form a ring oscillator.
Reference numerals 12 and 13 denote Pch transistors and Nch transistors for supplying the control voltage Vcnt, and 14 denotes an Nch transistor for changing the frequency control range. 12a-12
e is provided on the power supply side of each of the inverters 11a to 11e,
Pch transistors 13a to 13e that operate according to the control voltage Vcnt are provided on the ground side of the inverters 11a to 11e, and operate according to the control voltage Vcnt.
channel transistors 14a to 14e are connected to each inverter 11
Nch, which is provided on the ground side of a to 11e and operates by power supply, and changes the frequency control range by increasing the current supplied to each of inverters 11a to 11e.
It is a transistor.

【0004】次に動作について説明する。図7におい
て、制御電圧Vcntが低いとNchトランジスタ13
a〜13eがオフに近い状態であり、インバータ11a
〜11eヘの電流供給が少なく、逆に制御電圧Vcnt
が高いとNchトランジスタ13a〜13eがオン状態
になり、インバータ11a〜11eヘの電流供給が多く
なる。Pchトランジスタ12a〜12eについても同
様である。ここで、インバータ11a〜11eヘの電流
供給が多ければ多いほど、インバータ11a〜11eの
出力波形は俊敏になり、結果的に発振周波数も高くな
る。以上のように、VCOは制御電圧Vcntの値によ
り、出力発振周波数が一律に決まり、制御電圧Vcnt
が高くなればなるほど、発振周波数が高くなるという特
性を持つ。
Next, the operation will be described. In FIG. 7, when the control voltage Vcnt is low, the Nch transistor 13
a to 13e are almost off, and the inverter 11a
To 11e, the control voltage Vcnt
Is high, the Nch transistors 13a to 13e are turned on, and the current supply to the inverters 11a to 11e increases. The same applies to the Pch transistors 12a to 12e. Here, as the current supply to the inverters 11a to 11e increases, the output waveforms of the inverters 11a to 11e become more agile, and as a result, the oscillation frequency also increases. As described above, the output oscillation frequency of the VCO is uniformly determined by the value of the control voltage Vcnt, and the control voltage Vcnt
The higher the value, the higher the oscillation frequency.

【0005】図6は制御電圧Vcnt−出力発振周波数
fOSC特性を示す特性図であり、上述したように、制
御電圧Vcntが高くなれば出力発振周波数fOSCも
高くなるという特性であるが、温度によって限界発振周
波数(図6の右部のように特性が平坦になった値)が大
きく違うという特性を持つ。これは温度が高いほどトラ
ンジスタの抵抗成分が大きくなり、ドライブ能力が低下
するからである。
FIG. 6 is a characteristic diagram showing the control voltage Vcnt-output oscillation frequency fOSC characteristic. As described above, the output oscillation frequency fOSC increases as the control voltage Vcnt increases. The oscillation frequency (value at which the characteristic is flat as shown in the right part of FIG. 6) is greatly different. This is because the higher the temperature, the larger the resistance component of the transistor, and the lower the driving capability.

【0006】[0006]

【発明が解決しようとする課題】従来の電圧制御発振器
は以上のように構成されているので、図1に示したよう
なVCO4を使用する位相同期ループ(以下、PLL回
路と言う)は、任意の逓倍(分周)クロックを生成でき
るが、それには当然VCO4で発振可能な周波数という
前提がある。上述したように、VCO4は温度によって
限界発振周波数が大きく違うという特性を持つため、所
望の周波数に対し温度マージンを十分に考慮しなければ
ならない。しかし、それならば十分マージンをとればい
いのかと言うと一概にはそうとは言いきれない。インバ
ータ11a〜11eの段数を少なくするとか、インバー
タ11a〜11eのドライブ能力を高める等、限界発振
周波数が高くなるよう設計すると図6で示した特性の矢
印部分の傾きが大きくなり、制御電圧Vcntの少しの
振れにより、出力発振周波数fOSCが大きく変化して
しまう。即ち、PFD1により外部入力クロックとの同
期をとる際の追従特性が悪くなるといった悪影響、ま
た、インバータ11a〜11eのドライブ能力が必要以
上に高いと無駄に電流を消費するといった悪影響がでる
などの課題があった。
Since the conventional voltage controlled oscillator is configured as described above, a phase locked loop (hereinafter, referred to as a PLL circuit) using the VCO 4 as shown in FIG. 1 is optional. Can be generated, which naturally has the premise that the frequency can be oscillated by the VCO 4. As described above, since the VCO 4 has the characteristic that the critical oscillation frequency greatly differs depending on the temperature, it is necessary to sufficiently consider the temperature margin for the desired frequency. However, if that is the case, it is not always possible to take a sufficient margin. If the limit oscillation frequency is designed to be high, for example, by reducing the number of stages of the inverters 11a to 11e or increasing the drive capability of the inverters 11a to 11e, the slope of the arrow portion of the characteristic shown in FIG. The output oscillation frequency fOSC greatly changes due to a slight swing. In other words, the PFD 1 has an adverse effect such that the following characteristic when synchronizing with an external input clock is deteriorated, and an adverse effect such as unnecessary current consumption occurs when the drive capability of the inverters 11a to 11e is higher than necessary. was there.

【0007】この発明は上記のような課題を解決するた
めになされたもので、限界発振周波数の温度依存性を緩
和する電圧制御発振器を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to obtain a voltage-controlled oscillator that alleviates the temperature dependence of a limit oscillation frequency.

【0008】[0008]

【課題を解決するための手段】この発明に係る電圧制御
発振器は、温度上昇による各インバータのトランジスタ
のドライブ能力の低下を検出するドライブ能力検出回路
と、そのドライブ能力の低下の検出に応じてトランジス
タのドライブ能力を高めるドライブ能力制御回路とを備
えたものである。
SUMMARY OF THE INVENTION A voltage controlled oscillator according to the present invention includes a drive capability detection circuit for detecting a decrease in drive capability of a transistor of each inverter due to a rise in temperature, and a transistor in response to the detection of the decrease in drive capability. And a drive capability control circuit for increasing the drive capability of the drive.

【0009】この発明に係る電圧制御発振器は、各イン
バータの電源側および接地側に、且つ各第1電源供給ト
ランジスタに並列に設けられ制御電圧に応じて作動する
第2電源供給トランジスタと、各第2電源供給トランジ
スタと各インバータとの間に設けられた開閉器と、温度
上昇によるトランジスタのドライブ能力の低下に応じて
各開閉器を閉成するドライブ能力検出回路とを備えたも
のである。
A voltage controlled oscillator according to the present invention is provided on a power supply side and a ground side of each inverter, and in parallel with each first power supply transistor, a second power supply transistor which operates according to a control voltage, and a second power supply transistor. (2) A switch provided between the power supply transistor and each inverter, and a drive capability detection circuit for closing each switch in response to a decrease in the drive capability of the transistor due to a rise in temperature.

【0010】この発明に係る電圧制御発振器は、第1リ
ングオシレータおよび第2リングオシレータと、第1リ
ングオシレータの最終段インバータの出力と第2リング
オシレータの初段インバータの入力との間に設けられた
第1開閉器と、第1リングオシレータの第1帰還回路と
第2リングオシレータの第2帰還回路との間に設けられ
た第2開閉器と、第1リングオシレータの最終段インバ
ータの出力と第1帰還回路との間に設けられた第3開閉
器と、温度上昇によるトランジスタのドライブ能力の低
下に応じて第1および第2開閉器を開成すると共に第3
開閉器を閉成するドライブ能力検出回路とを備えたもの
である。
A voltage-controlled oscillator according to the present invention is provided between a first ring oscillator and a second ring oscillator, and between an output of a last-stage inverter of the first ring oscillator and an input of a first-stage inverter of the second ring oscillator. A first switch; a second switch provided between a first feedback circuit of the first ring oscillator and a second feedback circuit of the second ring oscillator; A third switch provided between the first feedback circuit and the first feedback circuit;
And a drive capability detection circuit for closing the switch.

【0011】この発明に係る電圧制御発振器は、ドライ
ブ能力検出回路に、ドライブ能力検出トランジスタと抵
抗器との直列回路と、その直列回路の接続点に接続さ
れ、温度上昇によるドライブ能力検出トランジスタのド
ライブ能力の低下点を作動点とする第1インバータ回路
とを備えたものである。
A voltage controlled oscillator according to the present invention is connected to a drive capacity detection circuit, a series circuit of a drive capacity detection transistor and a resistor, and connected to a connection point of the series circuit. And a first inverter circuit having an operation point at a point where the capacity decreases.

【0012】この発明に係る電圧制御発振器は、ドライ
ブ能力検出回路に、制御電圧−出力発振周波数特性にお
いて温度上昇によるトランジスタのドライブ能力の低下
によって特性が変化する制御電圧値を作動点とし、制御
電圧がその制御電圧値に達した場合に作動する第2イン
バータ回路とを備えたものである。
In the voltage controlled oscillator according to the present invention, the driving capability detection circuit uses the control voltage value, the characteristic of which changes as the driving capability of the transistor decreases due to temperature rise in the control voltage-output oscillation frequency characteristic, as an operating point, And a second inverter circuit that operates when the control voltage value is reached.

【0013】[0013]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による位
相同期ループを示すブロック構成図であり、図におい
て、1は外部から入力される外部入力クロックと電圧制
御発振器4からの出力を分周器5により任意に分周した
クロックとの位相および周波数を比較する位相周波数比
較器(以下、PFDと言う)、2はPFD1からの出力
に応じた電圧を発生させるチャージポンプ(以下、CP
と言う)、3は抵抗と容量から成り、CP2により発生
された電圧を安定させるローパスフィルタ(以下、LP
Fと言う)、4はCP2からの出力を制御電圧として、
その制御電圧に応じた発振周波数を出力する電圧制御発
振器(以下、VCOと言う)、5はVCO4からの発振
周波数を任意に分周したり逓倍したりして外部入力クロ
ックと同期の取れたクロックを生成する分周器である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a block diagram showing a phase locked loop according to Embodiment 1 of the present invention. In FIG. 1, reference numeral 1 designates an external input clock input from the outside and an output from a voltage controlled oscillator 4 by a frequency divider 5 as desired. A phase frequency comparator (hereinafter, referred to as PFD) for comparing the phase and frequency with the clock divided by 2 is a charge pump (hereinafter, referred to as CP) that generates a voltage corresponding to the output from PFD1.
3) is composed of a resistor and a capacitor, and is a low-pass filter (hereinafter, LP) for stabilizing the voltage generated by CP2.
4 is the output from CP2 as the control voltage,
A voltage controlled oscillator (hereinafter referred to as a VCO) 5 which outputs an oscillation frequency corresponding to the control voltage, 5 is a clock synchronized with an external input clock by arbitrarily dividing or multiplying the oscillation frequency from the VCO 4 Is generated by the frequency divider.

【0014】図2はこの発明の実施の形態1による電圧
制御発振器を示す回路図であり、図において、11a〜
11eはPchトランジスタとNchトランジスタとを
対にしたインバータであり、図では5段のインバータ回
路のうち中間3段を省略して示したものである。また、
各インバータ11a〜11eの入力および出力をリング
状に接続してリングオシレータを構成している。12,
13は制御電圧Vcntを供給するPchトランジスタ
およびNchトランジスタ、14は周波数制御範囲を変
更するNchトランジスタである。12a〜12eは各
インバータ11a〜11eの電源側に設けられ、制御電
圧Vcntに応じて作動するPchトランジスタ(第1
電源供給トランジスタ)、13a〜13eは各インバー
タ11a〜11eの接地側に設けられ、制御電圧Vcn
tに応じて作動するNchトランジスタ(第1電源供給
トランジスタ)、14a〜14eは各インバータ11a
〜11eの接地側に設けられ、電源供給によって作動
し、各インバータ11a〜11eに供給される電流を増
加させることによって周波数制御範囲を変更するNch
トランジスタである。また、21a〜21eは各インバ
ータ11a〜11eの電源側に設けられ、且つ各Pch
トランジスタ12b〜12eに並列に設けられ、制御電
圧Vcntに応じて作動するPchトランジスタ(第2
電源供給トランジスタ)、22a〜22eは各インバー
タ11a〜11eの接地側に設けられ、且つ各Nchト
ランジスタ13b〜13eに並列に設けられ、制御電圧
Vcntに応じて作動するNchトランジスタ(第2電
源供給トランジスタ)、23a〜23eはインバータ1
1a〜11eとPchトランジスタ21a〜21eとの
間に設けられたトランスミッションゲート(開閉器)、
24a〜24eはインバータ11a〜11eとNchト
ランジスタ22a〜22eとの間に設けられたトランス
ミッションゲート(開閉器)、25a〜25eは制御信
号aを入力するインバータ回路である。尚、Pchトラ
ンジスタ21a〜21e,Nchトランジスタ22a〜
22eおよびトランスミッションゲート23a〜23
e,24a〜24eにより、ドライブ能力制御回路を構
成する。
FIG. 2 is a circuit diagram showing a voltage controlled oscillator according to the first embodiment of the present invention.
Reference numeral 11e denotes an inverter in which a Pch transistor and an Nch transistor are paired. In the drawing, three intermediate stages are omitted from the five-stage inverter circuit. Also,
The input and output of each of the inverters 11a to 11e are connected in a ring to form a ring oscillator. 12,
13 is a Pch transistor and an Nch transistor for supplying the control voltage Vcnt, and 14 is an Nch transistor for changing the frequency control range. 12a to 12e are provided on the power supply side of each of the inverters 11a to 11e, and operate according to the control voltage Vcnt.
Power supply transistors), 13a to 13e are provided on the ground side of each of the inverters 11a to 11e, and control voltage Vcn
The Nch transistors (first power supply transistors) 14a to 14e which operate according to the respective inverters 11a
Ne, which are provided on the ground side of the inverters 11a to 11e, operate by power supply, and change the frequency control range by increasing the current supplied to each of the inverters 11a to 11e.
It is a transistor. Also, 21a to 21e are provided on the power supply side of each of the inverters 11a to 11e, and each Pch
A Pch transistor (the second transistor) is provided in parallel with the transistors 12b to 12e and operates according to the control voltage Vcnt.
Power supply transistors), 22a to 22e are provided on the ground side of the inverters 11a to 11e and provided in parallel with the Nch transistors 13b to 13e, and are Nch transistors (second power supply transistors) that operate according to the control voltage Vcnt. ), 23a to 23e are inverters 1
A transmission gate (switch) provided between 1a to 11e and Pch transistors 21a to 21e;
24a to 24e are transmission gates (switches) provided between the inverters 11a to 11e and the Nch transistors 22a to 22e, and 25a to 25e are inverter circuits for inputting a control signal a. The Pch transistors 21a to 21e and the Nch transistors 22a to 22e
22e and transmission gates 23a-23
e, 24a to 24e constitute a drive capacity control circuit.

【0015】図3はこの発明の実施の形態1によるドラ
イブ能力検出回路を示す回路図であり、図において、3
1は温度上昇によるドライブ能力を検出するPchトラ
ンジスタ(ドライブ能力検出トランジスタ)、32はそ
のPchトランジスタ31に直列接続された抵抗器(ド
ライブ能力検出回路)、33は温度上昇によるPchト
ランジスタ31のドライブ能力の低下点を作動点とする
インバータ回路(第1インバータ回路)である。また、
34〜38はインバータ回路33の出力をリセット解除
時にラッチするラッチ回路であり、34はNchトラン
ジスタ、35〜38はインバータ回路、39,40はト
ランスミッションゲートである。
FIG. 3 is a circuit diagram showing a drive capability detecting circuit according to the first embodiment of the present invention.
1 is a Pch transistor (drive capability detection transistor) for detecting the drive capability due to temperature rise, 32 is a resistor (drive capability detection circuit) connected in series to the Pch transistor 31, and 33 is the drive capability of the Pch transistor 31 due to temperature rise. Is an inverter circuit (first inverter circuit) having an operating point at the point of decrease. Also,
Reference numerals 34 to 38 denote latch circuits for latching the output of the inverter circuit 33 at the time of reset release, 34 denotes an Nch transistor, 35 to 38 denote inverter circuits, and 39 and 40 denote transmission gates.

【0016】次に動作について説明する。図2におい
て、Pchトランジスタ21a〜21eおよびNchト
ランジスタ22a〜22eは、従来技術の図7に比べて
追加されたもので、Pchトランジスタ12a〜12e
およびNchトランジスタ13a〜13eの電流供給能
力(インバータのドライブ能力)を変更するために設け
たものである。また、トランスミッションゲート23a
〜23e,24a〜24eは、制御信号aによって、開
閉されるように構成されている。この制御信号aは、図
3に示されたドライブ能力検出回路からの出力であり、
温度が高くなりドライブ能力が低くなった場合に“H”
を出力するような信号である。この制御信号aが“H”
で入力されている時は、トランスミッションゲート23
a〜23e,24a〜24eが閉状態となり、Pchト
ランジスタ21a〜21eおよびNchトランジスタ2
2a〜22eが有効になるため、Pchトランジスタ1
2a〜12eおよびNchトランジスタ13a〜13e
の電流供給能力を補うことができる。反対に制御信号a
が“L”で入力されている時は、トランスミッションゲ
ート23a〜23e,24a〜24eが開状態となり、
Pchトランジスタ21a〜21eおよびNchトラン
ジスタ22a〜22eが無効になるため、Pchトラン
ジスタ12a〜12eおよびNchトランジスタ13a
〜13eだけの電流供給能力となる。このことにより、
温度が高くドライブ能力が低下している場合は、ドライ
ブ能力を高めることができるという効果が得られる。
Next, the operation will be described. In FIG. 2, Pch transistors 21a to 21e and Nch transistors 22a to 22e are added as compared with FIG.
And for changing the current supply capability (drive capability of the inverter) of the Nch transistors 13a to 13e. Also, the transmission gate 23a
To 23e and 24a to 24e are configured to be opened and closed by a control signal a. This control signal a is an output from the drive capability detection circuit shown in FIG.
"H" when the temperature rises and the drive capacity decreases
Is output. This control signal a is "H"
When the transmission gate 23
a to 23e and 24a to 24e are closed, and the Pch transistors 21a to 21e and the Nch transistor 2
Since 2a to 22e become effective, the Pch transistor 1
2a to 12e and Nch transistors 13a to 13e
Current supply capability. Conversely, control signal a
Is input at "L", the transmission gates 23a to 23e and 24a to 24e are opened,
Since the Pch transistors 21a to 21e and the Nch transistors 22a to 22e become invalid, the Pch transistors 12a to 12e and the Nch transistor 13a
The current supply capacity is only 13e. This allows
When the temperature is high and the drive capacity is reduced, the effect that the drive capacity can be increased is obtained.

【0017】次に図3に示したドライブ能力検出回路の
動作について説明する。このドライブ能力検出回路で
は、Pchトランジスタ31の温度によるドライブ能力
を検出して制御信号aを発生する構成を取っており、P
chトランジスタ31のドライブ能力が低下すると、そ
のPchトランジスタ31のオン抵抗が上昇し、抵抗器
32との抵抗分割によりインバータ回路33に入力され
る電圧値が低下する。そのインバータ回路33では、そ
のインバータ回路33のしきい値より入力される電圧値
が低い場合は、“H”を出力する。後段はインバータ回
路33の出力をリセット解除時にラッチするラッチ回路
であり、ドライブ能力の検出はリセット解除時のみとす
るためものである。これはPLL回路が動作中に周波数
が変化するのを防ぐためのものである。また、Nchト
ランジスタ34は、このラッチ回路の初期値(リセット
時)の値を決めるために挿入しているものである。この
ようにして、インバータ回路38よりドライブ能力が低
下すると“H”の制御信号aを出力することができる。
Next, the operation of the drive capability detection circuit shown in FIG. 3 will be described. This drive capability detection circuit has a configuration in which the drive capability based on the temperature of the Pch transistor 31 is detected to generate a control signal a.
When the drive capability of the channel transistor 31 decreases, the on-resistance of the Pch transistor 31 increases, and the voltage input to the inverter circuit 33 decreases due to resistance division with the resistor 32. The inverter circuit 33 outputs “H” when the input voltage value is lower than the threshold value of the inverter circuit 33. The latter stage is a latch circuit that latches the output of the inverter circuit 33 when the reset is released, and the drive capability is detected only when the reset is released. This is to prevent the frequency from changing during the operation of the PLL circuit. The Nch transistor 34 is inserted to determine the initial value (at the time of reset) of the latch circuit. In this way, when the drive capacity is reduced by the inverter circuit 38, the control signal a of "H" can be output.

【0018】尚、上記実施の形態1では、1つのインバ
ータ回路33と1つの並列トランジスタを設け、温度に
よるドライブ能力が高いか低いかによって1つのその並
列トランジスタを有効にするか無効にするかを制御した
が、複数のインバータ回路と複数の並列トランジスタを
設け、温度によるドライブ能力を段階的に分けて複数の
それら並列トランジスタを段階的に有効にするか無効に
するかを制御すれば、さらに、きめ細かな制御が実現で
きる。また、上記実施の形態1では、並列トランジスタ
を全ての電源供給用のトランジスタに設けたが、制御条
件に応じて部分的に並列トランジスタを設けるものであ
っても良い。
In the first embodiment, one inverter circuit 33 and one parallel transistor are provided, and it is determined whether the one parallel transistor is enabled or disabled depending on whether the driving capability based on temperature is high or low. Although the control is performed, if a plurality of inverter circuits and a plurality of parallel transistors are provided, and the drive capability according to temperature is divided in stages to control whether to enable or disable the plurality of parallel transistors in stages, furthermore, Fine control can be realized. Further, in the first embodiment, the parallel transistors are provided for all the power supply transistors, but the parallel transistors may be provided partially according to the control conditions.

【0019】以上のように、この実施の形態1によれ
ば、Pchトランジスタ12a〜12eおよびNchト
ランジスタ13a〜13eに、電流供給能力を変更する
ためのPchトランジスタ21a〜21eおよびNch
トランジスタ22a〜22eを設け、Pchトランジス
タ31の温度によるドライブ能力を検出して、その制御
信号aにより上記Pchトランジスタ21a〜21eお
よびNchトランジスタ22a〜22eを有効にするか
無効にするかを制御するように構成したので、温度が高
くドライブ能力が低下している場合は、ドライブ能力を
高めことができ、図6で示した制御電圧Vcnt−出力
発振周波数fOSC特性の矢印部分の傾きが大きくなる
ことはなく、PFD1により外部入力クロックとの同期
をとる際の追従特性を良好にし、また、インバータ11
a〜11eによる消費電流が無駄に高くなることを防止
することができるという効果が得られる。
As described above, according to the first embodiment, Pch transistors 12a to 12e and Nch transistors 13a to 13e are provided with Pch transistors 21a to 21e and Nch transistors for changing the current supply capability.
Transistors 22a to 22e are provided to detect the drive capability of the Pch transistor 31 depending on the temperature, and to control whether the Pch transistors 21a to 21e and the Nch transistors 22a to 22e are enabled or disabled by a control signal a. Therefore, when the temperature is high and the driving capability is lowered, the driving capability can be increased, and the inclination of the arrow portion of the control voltage Vcnt-output oscillation frequency fOSC characteristic shown in FIG. The tracking characteristic when synchronizing with an external input clock by the PFD 1 is improved.
The effect is obtained that the current consumption by a to 11e can be prevented from becoming unnecessarily high.

【0020】実施の形態2.図4はこの発明の実施の形
態2による電圧制御発振器を示す回路図であり、図にお
いて、11a〜11gはPchトランジスタとNchト
ランジスタとを対にしたインバータであり、ここで、イ
ンバータ11a〜11eにより第1リングオシレータを
構成し、インバータ11f,11gにより第2リングオ
シレータを構成する。12a〜12gは各インバータ1
1a〜11gの電源側に設けられ、制御電圧Vcntに
応じて作動するPchトランジスタ(第1電源供給トラ
ンジスタ)、13a〜13gは各インバータ11a〜1
1gの接地側に設けられ、制御電圧Vcntに応じて作
動するNchトランジスタ(第1電源供給トランジス
タ)、14a〜14gは各インバータ11a〜11gの
接地側に設けられ、電源供給によって作動し、各インバ
ータ11a〜11gに供給される電流を増加させること
によって周波数制御範囲を変更するNchトランジスタ
である。また、41は第1帰還回路、42は第2帰還回
路、43aは最終段のインバータ11eの出力と初段の
インバータ11fの入力との間に設けられたトランスミ
ッションゲート(第1開閉器)、43bは第2帰還回路
42中に設けられたトランスミッションゲート(第2開
閉器)、43cは第1帰還回路41中に設けられたトラ
ンスミッションゲート(第3開閉器)、44は制御信号
aを反転するインバータ回路である。尚、インバータ1
1f,11g,Pchトランジスタ12f,12g,N
chトランジスタ13f,13g,トランスミッション
ゲート43a〜43c,インバータ回路44により、ド
ライブ能力制御回路を構成する。
Embodiment 2 FIG. 4 is a circuit diagram showing a voltage controlled oscillator according to a second embodiment of the present invention. In the figure, reference numerals 11a to 11g denote inverters each of which is a pair of a Pch transistor and an Nch transistor. A first ring oscillator is configured, and a second ring oscillator is configured by the inverters 11f and 11g. 12a to 12g are each inverter 1
Pch transistors (first power supply transistors) which are provided on the power supply side of 1a to 11g and operate according to the control voltage Vcnt, 13a to 13g are inverters 11a to 1g, respectively.
Nch transistors (first power supply transistors) 14a to 14g, which are provided on the ground side of 1g and operate according to the control voltage Vcnt, are provided on the ground side of the inverters 11a to 11g, operate by power supply, An Nch transistor that changes the frequency control range by increasing the current supplied to 11a to 11g. 41 is a first feedback circuit, 42 is a second feedback circuit, 43a is a transmission gate (first switch) provided between the output of the last-stage inverter 11e and the input of the first-stage inverter 11f, and 43b is A transmission gate (second switch) provided in the second feedback circuit 42, a transmission gate (third switch) 43c provided in the first feedback circuit 41, and an inverter circuit 44 for inverting the control signal a are provided. It is. Inverter 1
1f, 11g, Pch transistors 12f, 12g, N
The drive capability control circuit is constituted by the channel transistors 13f and 13g, the transmission gates 43a to 43c, and the inverter circuit 44.

【0021】次に動作について説明する。図4におい
て、トランスミッションゲート43a〜43cは、制御
信号aが“L”の時、トランスミッションゲート43
a,43bは閉状態、トランスミッションゲート43c
は開状態であり、第2帰還回路42が選択されている。
制御信号aが“H”の時は反対で、トランスミッション
ゲート43a,43bは開状態、トランスミッションゲ
ート43cは閉状態であり、第1帰還回路41が選択さ
れている。即ち、温度が高くドライブ能力が低下してい
る場合は制御信号aが“H”で、リングオシレータの段
数が減り限界発進周波数を高めるという効果が得られ
る。
Next, the operation will be described. In FIG. 4, when the control signal a is "L", the transmission gates 43a to 43c
a, 43b are closed, transmission gate 43c
Is open, and the second feedback circuit 42 is selected.
When the control signal a is "H", the opposite is true, the transmission gates 43a and 43b are open, the transmission gate 43c is closed, and the first feedback circuit 41 is selected. That is, when the temperature is high and the drive capability is reduced, the control signal a is "H", and the effect is obtained that the number of stages of the ring oscillator decreases and the limit starting frequency is increased.

【0022】尚、上記実施の形態2では、リングオシレ
ータの増減する段数を2段としたが、制御条件に応じて
偶数段で何段であっても良い。また、上記実施の形態1
でも説明したように、温度によるドライブ能力を段階的
に分けてリングオシレータの増減する段数を段階的に制
御すれば、さらに、きめ細かな制御が実現できる。
In the second embodiment, the number of stages of the ring oscillator is increased or decreased. However, any number of even stages may be used depending on the control conditions. Embodiment 1
However, as described above, finer control can be realized by controlling the number of stages of the ring oscillator to be increased or decreased stepwise by dividing the drive capability according to the temperature stepwise.

【0023】以上のように、この実施の形態2によれ
ば、インバータ11f,11g,Pchトランジスタ1
2f,12g,Nchトランジスタ13f,13g,1
4f,14g,トランスミッションゲート43a〜43
c,インバータ回路44により、ドライブ能力制御回路
を構成し、温度が高くドライブ能力が低下している場合
はリングオシレータの段数を減少させるように構成した
ので、温度が高くドライブ能力が低下している場合は、
ドライブ能力を高めることができ、図6で示した制御電
圧Vcnt−出力発振周波数fOSC特性の矢印部分の
傾きが大きくなることはなく、PFD1により外部入力
クロックとの同期をとる際の追従特性を良好にし、ま
た、インバータ11a〜11eによる消費電流が無駄に
高くなることを防止することができるという効果が得ら
れる。
As described above, according to the second embodiment, the inverters 11f, 11g, the Pch transistor 1
2f, 12g, Nch transistors 13f, 13g, 1
4f, 14g, transmission gates 43a to 43
(c) A drive capacity control circuit is constituted by the inverter circuit 44, and when the temperature is high and the drive capacity is reduced, the number of stages of the ring oscillator is reduced. If
The drive capability can be increased, the inclination of the arrow portion of the control voltage Vcnt-output oscillation frequency fOSC characteristic shown in FIG. 6 does not increase, and the tracking characteristic when synchronizing with the external input clock is improved by the PFD1. In addition, it is possible to prevent the current consumption of the inverters 11a to 11e from being unnecessarily high.

【0024】実施の形態3.図5はこの発明の実施の形
態3によるドライブ能力検出回路を示す回路図であり、
図において、51は制御電圧−出力発振周波数特性にお
いて温度上昇によるトランジスタのドライブ能力の低下
によって特性が変化する制御電圧値を作動点とし、制御
電圧がその制御電圧値に達した場合に作動するインバー
タ回路(第2インバータ回路)である。その他の構成
は、実施の形態1の図3で示した構成と同一なので同一
符号を付して重複する説明を省略する。
Embodiment 3 FIG. FIG. 5 is a circuit diagram showing a drive capability detection circuit according to Embodiment 3 of the present invention.
In the figure, reference numeral 51 denotes an operation point at which a control voltage value whose characteristic changes due to a decrease in the drive capability of a transistor due to a rise in temperature in a control voltage-output oscillation frequency characteristic is an operation point, and an inverter that operates when the control voltage reaches the control voltage value Circuit (second inverter circuit). The other configuration is the same as the configuration shown in FIG. 3 of the first embodiment, so that the same reference numerals are given and the duplicate description will be omitted.

【0025】次に動作について説明する。図5は図3に
対してドライブ能力の検出を制御電圧Vcntによって
行うように変更したものである。これは図6の制御電圧
Vcnt−出力発振周波数fOSC特性からも分かるよ
うに、制御電圧Vcntが矢印範囲付近までは、特性の
温度依存性が無いのに対して、制御電圧Vcntが矢印
範囲よりも大きくなった場合に特性の温度依存性が大き
くなってしまうという性質を利用するものである。図5
において、インバータ回路51の動作点をその特性の温
度依存性が大きくなってしまう制御電圧Vcntに設定
する。インバータ回路51では制御電圧Vcntがその
作動点に達した場合に“L”出力し、制御信号aとして
“L”出力する。従って、図2および図4におけるトラ
ンスミッションゲート23a〜23e,24a〜24
e,トランスミッションゲート43a〜43cは上記実
施の形態1および実施の形態2に示した動作と逆の動作
になるように設定する。このように、ドライブ能力検出
回路を簡単な構成で実現することができる効果がある。
Next, the operation will be described. FIG. 5 is different from FIG. 3 in that the detection of the drive capability is performed by the control voltage Vcnt. As can be seen from the control voltage Vcnt-output oscillation frequency fOSC characteristic in FIG. 6, the characteristic has no temperature dependence until the control voltage Vcnt is near the arrow range, whereas the control voltage Vcnt is higher than the arrow range. It utilizes the property that the temperature dependence of the characteristics increases when the size increases. FIG.
In, the operating point of the inverter circuit 51 is set to the control voltage Vcnt at which the temperature dependence of the characteristic becomes large. When the control voltage Vcnt reaches the operating point, the inverter circuit 51 outputs “L” and outputs “L” as the control signal a. Therefore, the transmission gates 23a to 23e and 24a to 24 in FIGS.
e, the transmission gates 43a to 43c are set so as to operate in the opposite manner to the operation described in the first and second embodiments. Thus, there is an effect that the drive capability detection circuit can be realized with a simple configuration.

【0026】尚、上記実施の形態3では、1つのインバ
ータ回路51を設けたが、制御電圧Vcntの変化に応
じて段階的に分けて作動するインバータ回路を複数設け
ても良い。
In the third embodiment, one inverter circuit 51 is provided. However, a plurality of inverter circuits that operate stepwise according to a change in the control voltage Vcnt may be provided.

【0027】以上のように、この実施の形態3によれ
ば、ドライブ能力検出回路を、作動点が制御電圧−出力
発振周波数特性の温度依存性が大きくなってしまう制御
電圧Vcntに設定されたインバータ回路51によって
構成したので、ドライブ能力検出回路を簡単な構成で実
現することができる効果がある。
As described above, according to the third embodiment, the drive capability detection circuit is controlled by the inverter whose operating point is set to the control voltage Vcnt at which the temperature dependence of the control voltage-output oscillation frequency characteristic becomes large. The configuration using the circuit 51 has an effect that the drive capability detection circuit can be realized with a simple configuration.

【0028】[0028]

【発明の効果】以上のように、この発明によれば、ドラ
イブ能力の低下の検出に応じてトランジスタのドライブ
能力を高め、限界発振周波数の温度依存性を緩和するこ
とができる効果がある。
As described above, according to the present invention, there is an effect that the drive capability of the transistor is increased in response to the detection of the decrease in drive capability, and the temperature dependence of the limit oscillation frequency can be reduced.

【0029】この発明によれば、温度上昇によるトラン
ジスタのドライブ能力の低下に応じて第2電源供給トラ
ンジスタを有効にし、ドライブ能力を高めることがで
き、限界発振周波数の温度依存性を緩和することができ
る効果がある。
According to the present invention, the second power supply transistor can be made effective in response to a decrease in the drive capability of the transistor due to a rise in temperature, the drive capability can be increased, and the temperature dependence of the limit oscillation frequency can be reduced. There is an effect that can be done.

【0030】この発明によれば、温度上昇によるトラン
ジスタのドライブ能力の低下に応じて第2リングオシレ
ータを切り離し、インバータの段数を低下させるので、
温度上昇時の限界発振周波数を高めることができ、限界
発振周波数の温度依存性を緩和することができる効果が
ある。
According to the present invention, the second ring oscillator is disconnected in response to a decrease in the drive capability of the transistor due to a rise in temperature, and the number of inverter stages is reduced.
There is an effect that the limit oscillation frequency at the time of temperature rise can be increased, and the temperature dependence of the limit oscillation frequency can be reduced.

【0031】この発明によれば、ドライブ能力検出トラ
ンジスタにより、実際のトランジスタのドライブ能力の
低下を検出することができ、精度の高い制御が実現でき
る効果がある。
According to the present invention, it is possible to detect a decrease in the actual drive capability of the transistor by the drive capability detection transistor, and it is possible to realize highly accurate control.

【0032】この発明によれば、第2インバータ回路だ
けにより、ドライブ能力の低下を検出することができ、
簡単な構成で実現することができる効果がある。
According to the present invention, a decrease in drive capability can be detected only by the second inverter circuit.
There is an effect that can be realized with a simple configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 従来およびこの発明の実施の形態1による位
相同期ループを示すブロック構成図である。
FIG. 1 is a block diagram showing a conventional and a phase locked loop according to a first embodiment of the present invention.

【図2】 この発明の実施の形態1による電圧制御発振
器を示す回路図である。
FIG. 2 is a circuit diagram showing a voltage controlled oscillator according to Embodiment 1 of the present invention.

【図3】 この発明の実施の形態1によるドライブ能力
検出回路を示す回路図である。
FIG. 3 is a circuit diagram showing a drive capability detection circuit according to the first embodiment of the present invention.

【図4】 この発明の実施の形態2による電圧制御発振
器を示す回路図である。
FIG. 4 is a circuit diagram showing a voltage controlled oscillator according to a second embodiment of the present invention.

【図5】 この発明の実施の形態3によるドライブ能力
検出回路を示す回路図である。
FIG. 5 is a circuit diagram showing a drive capability detection circuit according to a third embodiment of the present invention.

【図6】 制御電圧Vcnt−出力発振周波数fOSC
特性を示す特性図である。
FIG. 6 shows control voltage Vcnt-output oscillation frequency fOSC
It is a characteristic view showing a characteristic.

【図7】 従来の電圧制御発振器を示す回路図である。FIG. 7 is a circuit diagram showing a conventional voltage controlled oscillator.

【符号の説明】[Explanation of symbols]

11a〜11e インバータ(第1リングオシレー
タ)、11f,11g インバータ(ドライブ能力制御
回路,第2リングオシレータ)、12a〜12ePch
トランジスタ(第1電源供給トランジスタ)、12f,
12g Pchトランジスタ(ドライブ能力制御回路,
第1電源供給トランジスタ)、13a〜13e Nch
トランジスタ(第1電源供給トランジスタ)、13f,
13g Nchトランジスタ(ドライブ能力制御回路,
第1電源供給トランジスタ)、21a〜21e Pch
トランジスタ(ドライブ能力制御回路,第2電源供給ト
ランジスタ)、22a〜22e Nchトランジスタ
(ドライブ能力制御回路,第2電源供給トランジス
タ)、23a〜23e,24a〜24e トランスミッ
ションゲート(ドライブ能力制御回路,開閉器)、31
Pchトランジスタ(ドライブ能力検出回路,ドライ
ブ能力検出トランジスタ)、32 抵抗器(ドライブ能
力検出回路)、33 インバータ回路(ドライブ能力検
出回路,第1インバータ回路)、41 第1帰還回路、
42 第2帰還回路、43a トランスミッションゲー
ト(ドライブ能力制御回路,第1開閉器)、43b ト
ランスミッションゲート(ドライブ能力制御回路,第2
開閉器)、43c トランスミッションゲート(ドライ
ブ能力制御回路,第3開閉器)、44 インバータ回路
(ドライブ能力制御回路)、51 インバータ回路(ド
ライブ能力検出回路,第2インバータ回路)。
11a-11e Inverter (first ring oscillator), 11f, 11g Inverter (drive capacity control circuit, second ring oscillator), 12a-12ePch
Transistors (first power supply transistors), 12f,
12g Pch transistor (drive capacity control circuit,
1st power supply transistor), 13a to 13e Nch
Transistors (first power supply transistors), 13f,
13g Nch transistor (drive capacity control circuit,
1st power supply transistor), 21a-21e Pch
Transistors (drive capacity control circuit, second power supply transistor), 22a to 22e Nch transistors (drive capacity control circuit, second power supply transistor), 23a to 23e, 24a to 24e Transmission gates (drive capacity control circuit, switch) , 31
Pch transistor (drive ability detection circuit, drive ability detection transistor), 32 resistor (drive ability detection circuit), 33 inverter circuit (drive ability detection circuit, first inverter circuit), 41 first feedback circuit,
42 second feedback circuit, 43a transmission gate (drive capacity control circuit, first switch), 43b transmission gate (drive capacity control circuit, second switch)
Switch 43g, transmission gate (drive capacity control circuit, third switch), 44 inverter circuit (drive capacity control circuit), 51 inverter circuit (drive capacity detection circuit, second inverter circuit).

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 トランジスタから成る複数段の各インバ
ータの入力および出力をリング状に接続したリングオシ
レータと、上記各インバータの電源側および接地側にそ
れぞれ設けられ制御電圧に応じて作動する第1電源供給
トランジスタと、温度上昇による上記トランジスタのド
ライブ能力の低下を検出するドライブ能力検出回路と、
そのドライブ能力検出回路によるドライブ能力の低下の
検出に応じて上記トランジスタのドライブ能力を高める
ドライブ能力制御回路とを備えた電圧制御発振器。
1. A ring oscillator in which the input and output of each of a plurality of inverters each comprising a transistor are connected in a ring shape, and a first power supply provided on each of a power supply side and a ground side of each of the inverters and operated according to a control voltage. A supply transistor, and a drive capability detection circuit that detects a decrease in drive capability of the transistor due to a rise in temperature,
A voltage controlled oscillator comprising: a drive capability control circuit that increases the drive capability of the transistor in response to detection of a decrease in drive capability by the drive capability detection circuit.
【請求項2】 トランジスタから成る複数段の各インバ
ータの入力および出力をリング状に接続したリングオシ
レータと、上記各インバータの電源側および接地側にそ
れぞれ設けられ制御電圧に応じて作動する第1電源供給
トランジスタと、上記各インバータの電源側および接地
側に、且つ上記各第1電源供給トランジスタに並列にそ
れぞれ設けられ制御電圧に応じて作動する第2電源供給
トランジスタと、それら各第2電源供給トランジスタと
上記各インバータとの間にそれぞれ設けられた開閉器
と、温度上昇による上記トランジスタのドライブ能力の
低下に応じて上記各開閉器を閉成するドライブ能力検出
回路とを備えた位相同期ループに用いられる電圧制御発
振器。
2. A ring oscillator in which the input and output of each of a plurality of inverters composed of transistors are connected in a ring shape, and a first power supply provided on each of a power supply side and a ground side of each of the inverters and operated according to a control voltage. A supply transistor, a second power supply transistor provided on each of the power supply side and the ground side of each of the inverters and in parallel with each of the first power supply transistors, and operated in accordance with a control voltage, and each of the second power supply transistors And a drive capacity detection circuit that closes each of the switches in response to a decrease in the drive capacity of the transistor due to a rise in temperature. Voltage controlled oscillator.
【請求項3】 トランジスタから成る複数段の各インバ
ータの入力および出力をリング状に接続した第1リング
オシレータと、トランジスタから成る複数段の各インバ
ータの入力および出力をリング状に接続した第2リング
オシレータと、上記第1および第2リングオシレータの
各インバータの電源側および接地側にそれぞれ設けられ
制御電圧に応じて作動する第1電源供給トランジスタ
と、上記第1リングオシレータの最終段インバータの出
力と上記第2リングオシレータの初段インバータの入力
との間に設けられた第1開閉器と、上記第1リングオシ
レータの第1帰還回路と上記第2リングオシレータの第
2帰還回路との間に設けられた第2開閉器と、上記第1
リングオシレータの最終段インバータの出力と上記第1
帰還回路との間に設けられた第3開閉器と、温度上昇に
よる上記トランジスタのドライブ能力の低下に応じて上
記第1および第2開閉器を開成すると共に上記第3開閉
器を閉成するドライブ能力検出回路とを備えた電圧制御
発振器。
3. A first ring oscillator in which the input and output of each of a plurality of inverters formed of transistors are connected in a ring, and a second ring in which the input and output of each of a plurality of inverters formed of transistors are connected in a ring. An oscillator, a first power supply transistor provided on each of a power supply side and a ground side of each of the inverters of the first and second ring oscillators and operated according to a control voltage, and an output of a last-stage inverter of the first ring oscillator; A first switch provided between the input of the first-stage inverter of the second ring oscillator and a first switch provided between the first feedback circuit of the first ring oscillator and the second feedback circuit of the second ring oscillator; The second switch, and the first switch
The output of the last-stage inverter of the ring oscillator and the first
A third switch provided between the first switch and the feedback circuit; and a drive for opening the first and second switches and closing the third switch in response to a decrease in the drive capability of the transistor due to a rise in temperature. A voltage controlled oscillator including a capability detection circuit.
【請求項4】 ドライブ能力検出回路は、ドライブ能力
検出トランジスタと抵抗器との直列回路と、その直列回
路の接続点に接続され、温度上昇による上記ドライブ能
力検出トランジスタのドライブ能力の低下点を作動点と
する第1インバータ回路とを備えたことを特徴とする請
求項1から請求項3のうちのいずれか1項記載の電圧制
御発振器。
4. A drive capacity detection circuit is connected to a series circuit of a drive capacity detection transistor and a resistor, and is connected to a connection point of the series circuit, and operates a drop point of the drive capacity of the drive capacity detection transistor due to a rise in temperature. The voltage controlled oscillator according to any one of claims 1 to 3, further comprising a first inverter circuit serving as a point.
【請求項5】 ドライブ能力検出回路は、制御電圧−出
力発振周波数特性において温度上昇によるトランジスタ
のドライブ能力の低下によって特性が変化する制御電圧
値を作動点とし、制御電圧がその制御電圧値に達した場
合に作動する第2インバータ回路とを備えたことを特徴
とする請求項1から請求項3のうちのいずれか1項記載
の電圧制御発振器。
5. The drive capability detection circuit sets an operation point to a control voltage value at which characteristics of a control voltage-output oscillation frequency characteristic change due to a decrease in drive capability of a transistor due to a rise in temperature, and the control voltage reaches the control voltage value. The voltage controlled oscillator according to any one of claims 1 to 3, further comprising a second inverter circuit that operates when the voltage is controlled.
JP10132466A 1998-05-14 1998-05-14 Voltage-controlled oscillator Pending JPH11330921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10132466A JPH11330921A (en) 1998-05-14 1998-05-14 Voltage-controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10132466A JPH11330921A (en) 1998-05-14 1998-05-14 Voltage-controlled oscillator

Publications (1)

Publication Number Publication Date
JPH11330921A true JPH11330921A (en) 1999-11-30

Family

ID=15082041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10132466A Pending JPH11330921A (en) 1998-05-14 1998-05-14 Voltage-controlled oscillator

Country Status (1)

Country Link
JP (1) JPH11330921A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006118284A1 (en) * 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Pll circuit and semiconductor device having the same
JP2011109327A (en) * 2009-11-16 2011-06-02 Canon Inc Signal processor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006118284A1 (en) * 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Pll circuit and semiconductor device having the same
US7800455B2 (en) 2005-04-27 2010-09-21 Semiconductor Energy Laboratories Co., Ltd. PLL circuit and semiconductor device having the same
US8120435B2 (en) 2005-04-27 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. PLL circuit and semiconductor device having the same
US8547179B2 (en) 2005-04-27 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. PLL circuit and semiconductor device having the same
JP2011109327A (en) * 2009-11-16 2011-06-02 Canon Inc Signal processor

Similar Documents

Publication Publication Date Title
US6960949B2 (en) Charge pump circuit and PLL circuit using same
JP5022445B2 (en) Spread spectrum clock generator
US7855933B2 (en) Clock synchronization circuit and operation method thereof
US7265637B2 (en) Startup/yank circuit for self-biased phase-locked loops
JP3119205B2 (en) PLL circuit
US7271619B2 (en) Charge pump circuit reducing noise and charge error and PLL circuit using the same
US7719331B2 (en) PLL circuit
KR101082724B1 (en) 2 system and method for coarse tuning a phase locked looppll synthesizer using 2-pi slip detection
JP4270339B2 (en) PLL circuit and automatic bias adjustment circuit used therefor
US7292078B2 (en) Phase locked loop integrated circuits having fast locking characteristics and methods of operating same
JP3984245B2 (en) Phase lock loop and method for detecting lock situation in phase lock loop
JP4504580B2 (en) Multiplication PLL circuit
JP2002280898A (en) Pll frequency synthesizer
US7511580B2 (en) Charge pump circuit with dynamic current biasing for phase locked loop
JPH11330921A (en) Voltage-controlled oscillator
JP2012034212A (en) Phase-locked loop circuit
JP3656155B2 (en) Frequency synthesizer using multiple phase-locked loops
EP1538451B1 (en) Phase -locked loop with a programmable frequency detector
US20030214330A1 (en) Phase-locked loop circuit
JP2001339298A (en) Pll circuit and its control method
JP4082507B2 (en) Phase synchronization circuit
JP2012231447A (en) Phase-locked loop circuit
JP2000224035A (en) Pll circuit
KR100761127B1 (en) Circuit for phase locked loop
JPH11195982A (en) Pll circuit