JPH11328036A - Ic card - Google Patents

Ic card

Info

Publication number
JPH11328036A
JPH11328036A JP10138075A JP13807598A JPH11328036A JP H11328036 A JPH11328036 A JP H11328036A JP 10138075 A JP10138075 A JP 10138075A JP 13807598 A JP13807598 A JP 13807598A JP H11328036 A JPH11328036 A JP H11328036A
Authority
JP
Japan
Prior art keywords
battery
chip
card
integrated circuit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10138075A
Other languages
Japanese (ja)
Other versions
JP3641135B2 (en
Inventor
Manabu Henmi
学 逸見
Shigeo Ogawa
重男 小川
Shinichi Ofuji
晋一 大藤
Hideyuki Unno
秀之 海野
Masahiko Maeda
正彦 前田
Tadao Takeda
忠雄 竹田
Masaaki Tanno
雅明 丹野
Koji Ban
弘司 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13807598A priority Critical patent/JP3641135B2/en
Publication of JPH11328036A publication Critical patent/JPH11328036A/en
Application granted granted Critical
Publication of JP3641135B2 publication Critical patent/JP3641135B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)
  • Storage Device Security (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent information stored in the memory of an integrated circuit from being read by a third person. SOLUTION: An integrated circuit 5 including a memory where information is stored is mounted on an IC chip 2, and a processing operation is performed in the integrated circuit 5 by a first battery 3. A capacitor 13 where electric energy to erase information in the memory is stored is connected in parallel to a second battery 4 which erases information in the memory. A voltage detection circuit 14a which turns on a switching transistor 14b connected between the capacitor 13 and the integrated circuit 5 is provided between the first battery 3 and the integrated circuit 5. First and second batteries 3 and 4 are thin film lithium cells, and the second battery 3 and the IC chip 2 are tightly covered with the first battery 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、暗号情報等によっ
て読み出し可能な情報が格納された不揮発性メモリを備
えたICカードに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC card having a non-volatile memory in which information readable by encryption or the like is stored.

【0002】[0002]

【従来の技術】図9は従来のICカードの一例を示し、
(a)はICカードに搭載されている集積回路のレイア
ウトを示す図、(b)はICカードの断面図である。こ
れらの図において、6は不揮発性メモリである強誘電体
メモリ、7は読み出し専用メモリ(ROM)、8は中央
演算回路(CPU)、9は揮発性のランダムアクセスメ
モリ(RAM)であって、これらの素子6,7,8,9
によって形成された集積回路5がシリコン基板上に搭載
されICチップ2が形成され、ICチップ2には、電気
信号を介して外部と交信するためのアルミニウムの電極
10が設けられている。
2. Description of the Related Art FIG. 9 shows an example of a conventional IC card.
FIG. 2A is a diagram illustrating a layout of an integrated circuit mounted on an IC card, and FIG. 2B is a cross-sectional view of the IC card. In these figures, 6 is a ferroelectric memory which is a nonvolatile memory, 7 is a read only memory (ROM), 8 is a central processing circuit (CPU), 9 is a volatile random access memory (RAM), These elements 6, 7, 8, 9
Is formed on a silicon substrate to form an IC chip 2. The IC chip 2 is provided with an aluminum electrode 10 for communicating with the outside via electric signals.

【0003】同図(b)において、30は基体であっ
て、この基体30上に設けられた金属パッド31とIC
チップ2の電極10とが金バンプ32を介して接続され
ることにより、ICチップ2は基体30上に固定されて
いる。ICチップ2は、エポキシ樹脂やポリイミド等の
樹脂によって形成された防御膜33によって覆われ、防
御膜33と基体30との空間には、異方性伝導膜34が
充填されている。このICチップ2において、セキュリ
ティに不可欠なパスワードや、現金の金額等の重要な情
報は、強誘電体メモリ6内に格納されており、外部から
の電気信号の読み出しや書き込みは電気信号の暗号情報
によって行うようにしている。したがって、ICチップ
2が前後上下を基体30と防御膜33に覆われているこ
とにより、暗号情報を知らない限り、強誘電体メモリ6
内に格納されている情報を読み出すことは不可能になっ
ている。
In FIG. 1B, reference numeral 30 denotes a base, and a metal pad 31 provided on the base 30 and an IC
The IC chip 2 is fixed on the base 30 by connecting the electrodes 10 of the chip 2 via the gold bumps 32. The IC chip 2 is covered with a protective film 33 formed of a resin such as an epoxy resin or a polyimide, and a space between the protective film 33 and the base 30 is filled with an anisotropic conductive film 34. In this IC chip 2, important information such as a password and cash amount, which are indispensable for security, are stored in the ferroelectric memory 6, and reading and writing of an electric signal from the outside are performed by encryption of the electric signal. To do it. Therefore, since the IC chip 2 is covered by the base 30 and the protective film 33 on the front, rear, top and bottom, unless the cryptographic information is known, the ferroelectric memory 6
It is impossible to read the information stored in the.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
た従来のICカードにおいては、防御膜33を機械的あ
るいは化学的に破壊することは困難なことではなく、破
壊されることによって強誘電体メモリ6内の情報を読み
出されるおそれがあった。
However, in the above-described conventional IC card, it is not difficult to destroy the protective film 33 mechanically or chemically, but by destroying the protective film 33, There was a risk of reading the information inside.

【0005】本発明は上記した従来の問題に鑑みなされ
たものであり、その目的とするところは、集積回路のメ
モリに格納された情報を第三者に読み出されるのを防止
したICカードを提供することにある。
The present invention has been made in view of the above-mentioned conventional problems, and has as its object to provide an IC card in which information stored in a memory of an integrated circuit is prevented from being read by a third party. Is to do.

【0006】[0006]

【課題を解決するための手段】この目的を達成するため
に、本発明に係るICカードは、情報が格納された不揮
発性メモリを含む集積回路が搭載されたICチップと、
このICチップの一部に接続された第1の電池とを備え
たICカードにおいて、前記不揮発性メモリに格納され
た情報を消去する電気エネルギーを蓄えるための第2の
電池と、この第2の電池と不揮発性メモリとの間に介在
するスイッチと、前記第1の電池の異常を検出し前記ス
イッチをオンにする電圧検出回路とを備え、前記第1お
よび第2の電池を薄膜電池とするとともに、前記第1の
電池を二つ折りしこの第1の電池によって前記集積回路
および第2の電池を密閉状態として覆ったものである。
したがって、第1の電池を破壊し、集積回路を露呈させ
ようとすると、電圧検出回路によって検出され、第2の
電池によって蓄えられた電気エネルギーによって不揮発
性メモリに格納された情報が消去される。
In order to achieve the above object, an IC card according to the present invention comprises: an IC chip on which an integrated circuit including a nonvolatile memory storing information is mounted;
In an IC card including a first battery connected to a part of the IC chip, a second battery for storing electric energy for erasing information stored in the nonvolatile memory; A switch interposed between the battery and the non-volatile memory; and a voltage detection circuit for detecting an abnormality of the first battery and turning on the switch, wherein the first and second batteries are thin-film batteries. At the same time, the first battery is folded in two, and the integrated circuit and the second battery are covered with the first battery in a sealed state.
Therefore, when the first battery is destroyed and the integrated circuit is to be exposed, information detected by the voltage detection circuit and stored in the nonvolatile memory by the electric energy stored by the second battery is erased.

【0007】[0007]

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。図1(a)は本発明に係るICカー
ドを分解して示す斜視図、(b)は同じく組み付けた状
態における底面図、図2(a)は図1(b)におけるII
(a)-II(a) 線断面図、(b)は同じく等価回路図
である。これらの図において、上述した図9に示す従来
技術において説明した構成と同一もしくは同等の部材に
は同一の符号を付し詳細な説明は適宜省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings. FIG. 1A is an exploded perspective view showing an IC card according to the present invention, FIG. 1B is a bottom view in a state where the IC card is similarly assembled, and FIG. 2A is II in FIG.
(A) -II (a) sectional view, and (b) is an equivalent circuit diagram. In these figures, the same or equivalent members as those described in the related art shown in FIG. 9 described above are denoted by the same reference numerals, and detailed description will be appropriately omitted.

【0008】図1(a)において、全体を符号1で示す
ICカードは、ICチップ2と細長い長方形状に形成さ
れた薄膜型のリチウム電池としての第1および第2の電
池3,4とによって構成されている。ICチップ2の左
右両端部には、アルミニウムによって形成された二対の
電極11a,11bおよび電極12a,12bが形成さ
れており、コンデンサ13および後述する電圧検出回路
14aとスイッチトランジスタ14bからなる電圧検出
部14が設けられている。
In FIG. 1A, an IC card generally designated by reference numeral 1 comprises an IC chip 2 and first and second batteries 3 and 4 as thin-film lithium batteries formed in an elongated rectangular shape. It is configured. Two pairs of electrodes 11a and 11b and electrodes 12a and 12b made of aluminum are formed at both left and right ends of the IC chip 2, and a capacitor 13 and a voltage detection circuit composed of a voltage detection circuit 14a and a switch transistor 14b which will be described later. A part 14 is provided.

【0009】第1の電池3は、表裏に正極部3aと負極
部3bとがそれぞれ形成され、略中央部が二つ折りに折
り畳まれているとともに、一端が折り返され折り返し部
3cが形成されている。第2の電池4は、表裏に正極部
4aと負極部4bとがそれぞれ形成され、一端が折り返
され折り返し部4cが形成されている。
The first battery 3 has a positive electrode portion 3a and a negative electrode portion 3b formed on the front and back, respectively, a substantially central portion is folded in two, and one end is folded to form a folded portion 3c. . The second battery 4 has a positive electrode part 4a and a negative electrode part 4b formed on the front and back, respectively, and has one end folded to form a folded part 4c.

【0010】以下、このような構成のICカードの組立
方法を説明する。まず、第2の電池4の負極部4bをI
Cチップ2の電極12bに接続するとともに、折り返し
部4cの正極部4aを電極12aに接続するようにし
て、第2の電池4をICチップ2の表面側(集積回路5
の搭載側)に密着させて固定する。次に、二つ折りした
第1の電池3によってICチップ2と第2の電池4を挟
むようにして、第1の電池3の負極部3bをICチップ
2の電極11bに接続するとともに、折り返し部3cの
正極部3aを電極11aに接続し、第1の電池3をIC
チップ2と第2の電池4とに密着させて固定する。
Hereinafter, a method of assembling the IC card having such a configuration will be described. First, the negative electrode portion 4b of the second battery 4 is
The second battery 4 is connected to the electrode 12b of the C chip 2 and the positive electrode 4a of the folded portion 4c is connected to the electrode 12a.
On the mounting side). Next, the negative electrode portion 3b of the first battery 3 is connected to the electrode 11b of the IC chip 2 so that the IC chip 2 and the second battery 4 are sandwiched by the folded first battery 3, and the folded portion 3c The positive electrode 3a is connected to the electrode 11a, and the first battery 3 is connected to an IC
The chip 2 and the second battery 4 are fixed in close contact with each other.

【0011】このように組み立てられたICカード1に
おいては、同図(b)に示すように、第2の電池4とI
Cチップ2とは、電極10を除く領域が、第1の電池3
によって密閉された状態で覆われる。また、図2(a)
に示すように、二つ折りされた第1の電池3、第2の電
池4、ICチップ2が積層状態に固定されているので、
ICカード1の厚さL1は、第1の電池3の2枚分の厚
みと、第2の電池4の2枚分の厚みと、ICチップ2の
厚みを加算した値になる。
In the IC card 1 assembled as described above, as shown in FIG.
The area other than the electrode 10 is the first chip 3
Covered in a sealed state. FIG. 2 (a)
As shown in the figure, the folded first battery 3, the second battery 4, and the IC chip 2 are fixed in a stacked state.
The thickness L1 of the IC card 1 is a value obtained by adding the thickness of the first battery 3, the thickness of the second battery 4, and the thickness of the IC chip 2.

【0012】図2(b)において、14は電圧検出部で
あって、第1の電池3の電圧を監視する機能を有する電
圧検出回路14aと、この電圧検出回路14aの異常検
出によって閉じるスイッチ用トランジスタ14bとから
構成されている。すなわち、第1の電池3は、電圧検出
部14の電圧検出回路14aを介してICチップ2の一
部に接続されており、電圧検出回路14aによって第1
の電池3は常時監視されている。第2の電池4と並列に
コンデンサ13が接続され、これら第2の電池およびコ
ンデンサ13は、通常はオフ状態(ノーマリーオフ)の
スイッチ用トランジスタ14bを介して集積回路5に接
続されている。したがって、通常はスイッチ用トランジ
スタ14bはオフになっているので、コンデンサ13に
電気エネルギーが蓄えられる。一方、第1の電池3に異
常が発生した場合には、電圧検出回路14aによってそ
の異常が検出され、スイッチ用トランジスタ14bをオ
ンにするので、コンデンサ13に蓄えられた電気エネル
ギーにより強誘電体メモリ6内に格納されていた情報が
消去される。
In FIG. 2B, reference numeral 14 denotes a voltage detector, which is a voltage detecting circuit 14a having a function of monitoring the voltage of the first battery 3, and a switch for closing the voltage detecting circuit 14a when the voltage detecting circuit 14a detects an abnormality. And a transistor 14b. That is, the first battery 3 is connected to a part of the IC chip 2 via the voltage detection circuit 14a of the voltage detection unit 14, and the first battery 3 is connected to the first battery 3 by the voltage detection circuit 14a.
Is constantly monitored. The capacitor 13 is connected in parallel with the second battery 4, and the second battery and the capacitor 13 are connected to the integrated circuit 5 via the normally-off (normally off) switching transistor 14 b. Therefore, the switching transistor 14b is normally off, so that electric energy is stored in the capacitor 13. On the other hand, when an abnormality occurs in the first battery 3, the abnormality is detected by the voltage detection circuit 14 a and the switching transistor 14 b is turned on, so the electric energy stored in the capacitor 13 makes use of the ferroelectric memory. The information stored in 6 is erased.

【0013】したがって、不正使用を目的としてICチ
ップ2の素子領域(パターン面)を観察しようとして、
第1の電池3の折り返し部3cにおいてICチップ2を
露出させようとした場合、第1の電池3の正極部3aと
ICチップ2の電極11aとの電気的接続が断たれる。
このため、電圧検出回路14aがこれを検出し、スイッ
チ用トランジスタ14bをオンとし、コンデンサ13に
蓄えられた電気エネルギーにより強誘電体メモリ6内に
格納されていた情報を消去する。また、単に、第1の電
池3を破損させた場合にも、第1の電池3の電圧が降下
するので、電圧検出回路14aがこれを検出し、強誘電
体メモリ6内に格納されていた情報が消去される。この
ため、強誘電体メモリ6内に格納された情報が守られる
ので、機密保持が確実になるとともに、情報の改竄を防
止することもできる。また、第1および第2の電池3,
4の正極部3a,4aとICチップ2の電極11a,1
2aとの接続を両電池3,4の折り返し部3c,4cを
介して行うようにしたので、接続部が外部から目視でき
ない構造になっている。このため、第三者による不正を
困難とし、機密保持がより確実になる。
Therefore, in order to observe the element region (pattern surface) of the IC chip 2 for the purpose of unauthorized use,
When the IC chip 2 is to be exposed at the folded portion 3c of the first battery 3, the electrical connection between the positive electrode portion 3a of the first battery 3 and the electrode 11a of the IC chip 2 is cut off.
Therefore, the voltage detection circuit 14a detects this, turns on the switching transistor 14b, and erases the information stored in the ferroelectric memory 6 by the electric energy stored in the capacitor 13. In addition, even when the first battery 3 is simply damaged, the voltage of the first battery 3 drops. Therefore, the voltage detection circuit 14a detects this and stores the voltage in the ferroelectric memory 6. Information is erased. For this reason, the information stored in the ferroelectric memory 6 is protected, so that confidentiality is ensured and the information can be prevented from being falsified. In addition, the first and second batteries 3,
4 and the electrodes 11a, 1 of the IC chip 2
Since the connection with the battery 2a is made via the folded portions 3c and 4c of the batteries 3 and 4, the connection is not visible from the outside. This makes it difficult for a third party to commit fraud and secures confidentiality.

【0014】図3および図4は、本発明の第2の実施の
形態を示すもので、図3(a)はICチップと第2の電
池を分解して示す斜視図、(b)はICカード全体を分
解して示す斜視図、図4(a)はICカードの底面図、
(b)は(a)におけるIV(b)-IV(b) 線断面図で
ある。この第2の実施の形態が、上述した第1の実施の
形態と異なる点は、第2の電池4の正極部4aとICチ
ップ2の電極12aとの接続構造にある。すなわち、第
2の電池4の一端4cを折り返すことなく、第2の電池
4を平坦状に形成し、この一端4cとICチップ2の電
極12aとを、薄片状の導電材によって側面視クランク
状に形成した接続片20によって接続したものである。
このように第2の電池4の一端4cを折り返すことない
ため、ICカード1の厚さL2を、上述したL1よりも
電池4の略1枚分だけ薄く形成することが可能になる。
なお、図示を省略しているが、接続片20と第1の電池
3の負極部3bとの間に絶縁膜が形成されている。
FIGS. 3 and 4 show a second embodiment of the present invention. FIG. 3A is an exploded perspective view showing an IC chip and a second battery, and FIG. FIG. 4A is a bottom view of the IC card, and FIG.
(B) is a sectional view taken along the line IV (b) -IV (b) in (a). The second embodiment differs from the first embodiment in the connection structure between the positive electrode portion 4a of the second battery 4 and the electrode 12a of the IC chip 2. That is, the second battery 4 is formed flat without folding the one end 4c of the second battery 4, and the one end 4c and the electrode 12a of the IC chip 2 are formed into a crank shape in a side view by a thin conductive material. Are connected by the connecting piece 20 formed in the above.
Since the one end 4c of the second battery 4 is not folded back in this way, the thickness L2 of the IC card 1 can be made thinner by approximately one battery 4 than the above-described L1.
Although not shown, an insulating film is formed between the connection piece 20 and the negative electrode portion 3b of the first battery 3.

【0015】図5および図6は、本発明の第3の実施の
形態を示すもので、図5(a)はICチップと第2の電
池を分解して示す斜視図、(b)はICカード全体を分
解して示す斜視図、図6(a)はICカードの底面図、
(b)は(a)におけるVI(b)-VI(b) 線断面図で
ある。この第3の実施の形態が、上述した第2の実施の
形態と異なる点は、第1の電池3の正極部3aとICチ
ップ2の電極11aとの接続構造にある。すなわち、第
1の電池3の一端3cを折り返すことなく、第1の電池
3を平坦状に形成し、この第1の電池3の一端3cとI
Cチップ2の電極11aとを、薄片状の導電材によって
側面視クランク状に形成された接続片21によって接続
したものである。このように構成したことにより、IC
カード1の厚さL3を、上述した第2の実施の形態のL
2と同様に、L1よりも電池4の略1枚分だけ薄く形成
することが可能になる。
FIGS. 5 and 6 show a third embodiment of the present invention. FIG. 5A is an exploded perspective view showing an IC chip and a second battery, and FIG. FIG. 6 (a) is a bottom view of the IC card, and FIG.
(B) is a sectional view taken along the line VI (b) -VI (b) in (a). The difference between the third embodiment and the above-described second embodiment lies in the connection structure between the positive electrode portion 3a of the first battery 3 and the electrode 11a of the IC chip 2. That is, the first battery 3 is formed flat without folding back one end 3c of the first battery 3, and one end 3c of the first battery 3 is
The electrode 11a of the C chip 2 is connected by a connecting piece 21 formed in a side view crank shape by a thin conductive material. With this configuration, the IC
The thickness L3 of the card 1 is set to the value L of the second embodiment.
As in the case of No. 2, the battery can be formed to be thinner than L1 by about one sheet of the battery 4.

【0016】図7および図8は、本発明の第4の実施の
形態を示すもので、図7(a)はICチップと第2の電
池を分解して示す斜視図、(b)はICカード全体を分
解して示す斜視図、図8(a)はICカードの底面図、
(b)は(a)における VIII(b)-VIII(b)線断面
図である。この第4の実施の形態においては、不揮発性
メモリ6をフラッシュメモリとしたものであって、フラ
ッシュメモリとした場合には、書き換えに必要な電圧が
12〜15Vであるために、第2の電池4を4層とした
ものである。すなわち、第2の電池4に3個の電池4
1,42,43を、それぞれの正極部と負極部とを接続
するように重ね合わせ、第2の電池4の正極部4aとI
Cチップ2の電極12aとを接続片22を介して接続し
たものである。
FIGS. 7 and 8 show a fourth embodiment of the present invention. FIG. 7A is an exploded perspective view showing an IC chip and a second battery, and FIG. FIG. 8 (a) is a bottom view of the IC card, and FIG.
(B) is a sectional view taken along line VIII (b) -VIII (b) in (a). In the fourth embodiment, the nonvolatile memory 6 is a flash memory. When the nonvolatile memory 6 is a flash memory, the voltage required for rewriting is 12 to 15 V. 4 has four layers. That is, three batteries 4 are added to the second battery 4.
1, 42, and 43 are overlapped so as to connect the respective positive and negative electrode portions, and the positive electrode portion 4a of the second battery 4 and I
The electrode 12 a of the C chip 2 is connected via a connection piece 22.

【0017】また、この第4の実施の形態においては、
第1の電池3を二つ折りすることなく、ICチップ2の
集積回路の搭載側のみを覆うようにICチップ2に固定
している。すなわち、第2の電池4と3個の電池41,
42,43を覆うようにして、第1の電池3の一端側の
正極部3aを、接続片23を介してICチップ2の電極
11aに接続するとともに、他端側の負極部3bをIC
チップ2の電極11bに接続している。この第4の実施
の形態のICカード1の厚さL4は、ICチップ2の厚
みと、第2の電池4の4枚分の厚みと、第1の電池3の
厚みと、接続片22の厚みを加算した値になる。
Further, in the fourth embodiment,
The first battery 3 is fixed to the IC chip 2 so as to cover only the integrated circuit mounting side of the IC chip 2 without folding the first battery 3 in two. That is, the second battery 4 and the three batteries 41,
The positive electrode 3a at one end of the first battery 3 is connected to the electrode 11a of the IC chip 2 via the connection piece 23 so as to cover the first and second batteries 42 and 43, and the negative electrode 3b at the other end is connected to the IC.
It is connected to the electrode 11b of the chip 2. The thickness L4 of the IC card 1 according to the fourth embodiment includes the thickness of the IC chip 2, the thickness of four second batteries 4, the thickness of the first battery 3, and the thickness of the connection piece 22. It is the value obtained by adding the thickness.

【0018】なお、この第4の実施の形態においては、
第2の電池4に3個の電池41,42,43を重ね合わ
せたが、集積回路5内に昇圧回路を設ければ、第2の電
池4を1個のみとしてもよい。その場合には、ICカー
ド1の厚さL4は、ICチップ2の厚みと、第2の電池
4の厚みと、第1の電池3の厚みと、接続片22の厚み
を加算した値になる。
In the fourth embodiment,
Although three batteries 41, 42, and 43 are superimposed on the second battery 4, only one second battery 4 may be provided if a booster circuit is provided in the integrated circuit 5. In that case, the thickness L4 of the IC card 1 is a value obtained by adding the thickness of the IC chip 2, the thickness of the second battery 4, the thickness of the first battery 3, and the thickness of the connection piece 22. .

【0019】[0019]

【実施例】第1の電池3および第2の電池4の厚みを
0.1mmとし、ICチップ2の厚みを0.05mmと
したことにより、第1の実施例におけるICカードの厚
さL1は、0.45mm(L1=0.1mm×4+0.
05mm)になる。第2の実施の形態においては、接続
片20の厚みを0.01mmとし、接続片20と第1の
電池3との間に0.01mmの厚みの絶縁膜を設けてい
るため、L2は0.37mm(L2=0.1mm×3+
0.05mm+0.02mm)になる。第3の実施の形
態においては、L3は、0.37mm(L3=0.1m
m×3+0.05mm+0.02mm)になる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS By setting the thickness of the first battery 3 and the second battery 4 to 0.1 mm and the thickness of the IC chip 2 to 0.05 mm, the thickness L1 of the IC card in the first embodiment becomes , 0.45 mm (L1 = 0.1 mm × 4 + 0.
05 mm). In the second embodiment, the thickness of the connection piece 20 is set to 0.01 mm, and an insulating film having a thickness of 0.01 mm is provided between the connection piece 20 and the first battery 3. .37 mm (L2 = 0.1 mm × 3 +
0.05 mm + 0.02 mm). In the third embodiment, L3 is 0.37 mm (L3 = 0.1 m
m × 3 + 0.05 mm + 0.02 mm).

【0020】不揮発性メモリ6として強誘電体メモリを
使用した第1ないし第3の実施の形態においては、書き
換えに必要な電圧は、3〜5Vなので、第2の電池4の
電圧3.0〜3.6Vをそのまま使ってもよいが、第2
の電池4を2層にして、電圧を6.0〜7.2Vとして
使ってもよく、その場合には、L1は0.55mm、L
2,L3は0.47mmになる。
In the first to third embodiments using a ferroelectric memory as the non-volatile memory 6, the voltage required for rewriting is 3 to 5 V, so the voltage of the second battery 4 is 3.0 to 5 V. You may use 3.6V as it is,
Battery 4 in two layers and a voltage of 6.0 to 7.2 V may be used, in which case L1 is 0.55 mm and L
2, L3 becomes 0.47 mm.

【0021】第4の実施の形態においては、L4は0.
57mm(L4=0.1mm×5+0.05mm+0.
02mm)になる。また、昇圧回路を設けて第2の電池
4を1枚とした場合には、L4は0.27mmになる。
上述した全ての実施例は、ICカードの厚さの規格値
0.76mmの範囲内に収まっている。
In the fourth embodiment, L4 is equal to 0.
57 mm (L4 = 0.1 mm × 5 + 0.05 mm + 0.
02 mm). When the booster circuit is provided and the second battery 4 is made into one sheet, L4 is 0.27 mm.
All of the above-described embodiments fall within the range of the standard value of the thickness of the IC card of 0.76 mm.

【0022】1M(メガ)ビットの強誘電体メモリを消
去するのに必要な電気量から算定すると、コンデンサ1
3の面積は1mm2 程度でよい。また、第1の電池3お
よび第2の電池4は不正使用防止用のセキュリティ専用
の電池であって、集積回路5の動作用としては容量に限
度がある。このことを考慮して、第1の電池3および第
2の電池4の容量(約1mAh/cm2) とすると、電
池の面積は36〜100mm2 でも充分であるが、それ
以上の面積であればさらに良い。また、第1の電池3お
よび第2の電池4は、通常の集積回路5の動作用として
は使われないため、消耗がきわめて少ない。また、コン
デンサ13をMOS型キャパシタとし、絶縁膜を熱酸化
膜(SiO2)としたことにより、コンデンサ13のリ
ーク電流もきわめて小さく、コンデンサ13を充電した
後、第2の電池4を外して放電特性を調査した結果、半
年経過した段階でもコンデンサ13の電気エネルギーの
90%以上が保持されていることが確認された。
Calculating from the amount of electricity required to erase a 1M (mega) bit ferroelectric memory, the capacitor 1
The area of 3 may be about 1 mm 2 . The first battery 3 and the second battery 4 are dedicated to security for preventing unauthorized use, and have a limited capacity for operation of the integrated circuit 5. Taking this into consideration, assuming that the capacities of the first battery 3 and the second battery 4 (about 1 mAh / cm 2 ), a battery area of 36 to 100 mm 2 is sufficient, but any area larger than that is sufficient. Even better. In addition, the first battery 3 and the second battery 4 are not used for the operation of the normal integrated circuit 5, and therefore consume very little. Further, since the capacitor 13 is a MOS type capacitor and the insulating film is a thermal oxide film (SiO 2 ), the leakage current of the capacitor 13 is extremely small. After the capacitor 13 is charged, the second battery 4 is removed and discharged. As a result of examining the characteristics, it was confirmed that 90% or more of the electric energy of the capacitor 13 was retained even after a lapse of six months.

【0023】なお、本実施の形態においては、第1の電
池3の正極部3aと負極部3bとを全体的に露呈させた
ままの状態としたが、不都合な導通を回避するために、
必要に応じて表面を絶縁膜によってコーティングし、被
覆してもよい。また、電圧検出回路14aによって閉じ
るスイッチ14bをトランジスタとしたが、これに限定
されず、厚みがきわめて薄く形成されたものであれば、
機械的スイッチでもよい。また、第1および第2の電池
3,4をリチウム電池としたが、これに限定されず、要
は薄型でかつ折り畳み可能であれば他の電池でもよい。
In this embodiment, the positive electrode portion 3a and the negative electrode portion 3b of the first battery 3 are entirely exposed, but in order to avoid inconvenient conduction,
The surface may be coated with an insulating film if necessary. Further, although the switch 14b closed by the voltage detection circuit 14a is a transistor, the invention is not limited to this. If the switch 14b is formed to be extremely thin,
It may be a mechanical switch. Although the first and second batteries 3 and 4 are lithium batteries, the invention is not limited to this, and other batteries may be used as long as they are thin and foldable.

【0024】[0024]

【発明の効果】以上説明したように請求項1記載の発明
によれば、メモリ内に格納された情報が守られるので、
機密保持が確実になるとともに、情報の改竄も防止され
る。
As described above, according to the first aspect of the present invention, the information stored in the memory is protected.
The confidentiality is ensured, and the information is prevented from being falsified.

【0025】また、請求項2記載の発明によれば、電池
と集積回路の電極との接続部が目視できないように折り
返し部によって覆われるので、機密保持がより確実にな
る。
According to the second aspect of the present invention, the connection between the battery and the electrode of the integrated circuit is covered by the folded portion so as not to be seen, so that the security is more securely maintained.

【0026】また、請求項3記載の発明によれば、IC
カードの薄型化が図られる。
According to the third aspect of the present invention, an IC
The card can be made thinner.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 (a)は本発明に係るICカードを分解して
示す斜視図、(b)は組み付けた状態における底面図で
ある。
FIG. 1A is an exploded perspective view showing an IC card according to the present invention, and FIG. 1B is a bottom view in an assembled state.

【図2】 (a)は図1(b)におけるII(a)-II
(a) 線断面図、(b)は本発明に係るICカードの
等価回路図である。
FIG. 2 (a) is II (a) -II in FIG. 1 (b).
(A) is a sectional view of the line, and (b) is an equivalent circuit diagram of the IC card according to the present invention.

【図3】 本発明の第2の実施の形態を示すもので、
(a)はICチップと第2の電池を分解して示す斜視
図、(b)はICカード全体を分解して示す斜視図であ
る。
FIG. 3 shows a second embodiment of the present invention.
(A) is an exploded perspective view showing an IC chip and a second battery, and (b) is an exploded perspective view showing the entire IC card.

【図4】 本発明の第2の実施の形態を示すもので、
(a)はICカードの底面図、(b)は(a)における
IV(b)-IV(b)線断面図である。
FIG. 4 shows a second embodiment of the present invention.
(A) is a bottom view of the IC card, and (b) is in (a).
FIG. 4 is a sectional view taken along line IV (b) -IV (b).

【図5】 本発明の第3の実施の形態を示すもので、
(a)はICチップと第2の電池を分解して示す斜視
図、(b)はICカード全体を分解して示す斜視図であ
る。
FIG. 5 shows a third embodiment of the present invention;
(A) is an exploded perspective view showing an IC chip and a second battery, and (b) is an exploded perspective view showing the entire IC card.

【図6】 本発明の第3の実施の形態を示すもので、
(a)はICカードの底面図、(b)は(a)における
VI(b)-VI(b)線断面図である。
FIG. 6 shows a third embodiment of the present invention,
(A) is a bottom view of the IC card, and (b) is in (a).
FIG. 6 is a sectional view taken along line VI (b) -VI (b).

【図7】 本発明の第3の実施の形態を示すもので、
(a)はICチップと第2の電池を分解して示す斜視
図、(b)はICカード全体を分解して示す斜視図であ
る。
FIG. 7 shows a third embodiment of the present invention,
(A) is an exploded perspective view showing an IC chip and a second battery, and (b) is an exploded perspective view showing the entire IC card.

【図8】 本発明の第3の実施の形態を示すもので、
(a)はICカードの底面図、(b)は(a)における
VIII(b)-VIII(b)線断面図である。
FIG. 8 shows a third embodiment of the present invention,
(A) is a bottom view of the IC card, and (b) is in (a).
FIG. 8 is a sectional view taken along line VIII (b) -VIII (b).

【図9】 従来のICカードを示し、(a)はICカー
ドに搭載されている集積回路のレイアウトを示す図、
(b)はICカードの断面図である。
9A and 9B show a conventional IC card, and FIG. 9A shows a layout of an integrated circuit mounted on the IC card;
(B) is a sectional view of the IC card.

【符号の説明】[Explanation of symbols]

1…ICカード、2…ICチップ、3…第1の電池、3
a,4a…正極部、3b,4b…負極部、4…第2の電
池、5…集積回路、6…強誘電体メモリ、11a,11
b,12a,12b…電極、13…コンデンサ、14…
電圧検出部、14a…電圧検出回路、14b…スイッチ
用トランジスタ、20,21,22,23…接続片。
DESCRIPTION OF SYMBOLS 1 ... IC card, 2 ... IC chip, 3 ... First battery, 3
a, 4a: Positive electrode section, 3b, 4b: Negative electrode section, 4: Second battery, 5: Integrated circuit, 6: Ferroelectric memory, 11a, 11
b, 12a, 12b ... electrodes, 13 ... capacitors, 14 ...
Voltage detecting unit, 14a: voltage detecting circuit, 14b: switching transistor, 20, 21, 22, 23 ... connecting piece.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 海野 秀之 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 前田 正彦 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 竹田 忠雄 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 丹野 雅明 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 伴 弘司 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hideyuki Umino 3-19-2 Nishishinjuku, Shinjuku-ku, Tokyo Japan Telegraph and Telephone Corporation (72) Inventor Masahiko Maeda 3-9-1, Nishishinjuku, Shinjuku-ku, Tokyo No. Nippon Telegraph and Telephone Corporation (72) Inventor Tadao Takeda 3-19-2 Nishi-Shinjuku, Shinjuku-ku, Tokyo Nippon Telegraph and Telephone Corporation (72) Masaaki Tanno 3-2-1, Nishi-Shinjuku, Shinjuku-ku, Tokyo No. Nippon Telegraph and Telephone Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 情報が格納された不揮発性メモリを含む
集積回路が搭載されたICチップと、このICチップの
一部と接続された第1の電池とを備えたICカードにお
いて、前記不揮発性メモリに格納された情報を消去する
電気エネルギーを蓄えるための第2の電池と、この第2
の電池と不揮発性メモリとの間に介在するスイッチと、
前記第1の電池の異常を検出し前記スイッチをオンにす
る電圧検出回路とを備え、前記第1および第2の電池を
薄膜電池とするとともに、前記第1の電池を二つ折りし
この第1の電池によって前記集積回路および第2の電池
を密閉状態として覆ったことを特徴とするICカード。
1. An IC card comprising: an IC chip on which an integrated circuit including a nonvolatile memory storing information is mounted; and a first battery connected to a part of the IC chip. A second battery for storing electrical energy for erasing information stored in the memory;
A switch interposed between the battery and the nonvolatile memory,
A voltage detection circuit for detecting an abnormality of the first battery and turning on the switch, wherein the first and second batteries are thin-film batteries, and the first battery is folded in two. An integrated circuit card, wherein the integrated circuit and the second battery are covered in a sealed state by the battery.
【請求項2】 請求項1記載のICカードにおいて、第
1および第2の電池の一端を折り返し、これら折り返し
部とICチップ上に形成した集積回路の電極とを接続し
たことを特徴とするICカード。
2. The IC card according to claim 1, wherein one ends of the first and second batteries are folded back, and the folded portions are connected to electrodes of an integrated circuit formed on the IC chip. card.
【請求項3】 請求項1記載のICカードにおいて、第
1の電池と第2の電池の少なくともいずれか一方と集積
回路の電極とを薄片状の接続片を介して接続したことを
特徴とするICカード。
3. The IC card according to claim 1, wherein at least one of the first battery and the second battery and an electrode of the integrated circuit are connected via a flaky connection piece. IC card.
JP13807598A 1998-05-20 1998-05-20 IC card Expired - Fee Related JP3641135B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13807598A JP3641135B2 (en) 1998-05-20 1998-05-20 IC card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13807598A JP3641135B2 (en) 1998-05-20 1998-05-20 IC card

Publications (2)

Publication Number Publication Date
JPH11328036A true JPH11328036A (en) 1999-11-30
JP3641135B2 JP3641135B2 (en) 2005-04-20

Family

ID=15213385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13807598A Expired - Fee Related JP3641135B2 (en) 1998-05-20 1998-05-20 IC card

Country Status (1)

Country Link
JP (1) JP3641135B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1227435A2 (en) * 2001-01-18 2002-07-31 Microbatterie GmbH Thin electronic chip card with energy storage means
EP1465279A1 (en) * 2003-03-15 2004-10-06 Orga Kartensysteme GmbH Thin film battery as body of a chip card
US7342834B2 (en) 2005-10-13 2008-03-11 Fujitsu Limited Data storage having injected hot carriers and erasable when selectively exposed to ambient light radiation
US7477544B2 (en) 2005-09-20 2009-01-13 Fujitsu Limited Storage device
US7614565B2 (en) 2005-08-19 2009-11-10 Fujistu Limited Semiconductor device and control method in semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1227435A2 (en) * 2001-01-18 2002-07-31 Microbatterie GmbH Thin electronic chip card with energy storage means
EP1227435A3 (en) * 2001-01-18 2002-12-18 Microbatterie GmbH Thin electronic chip card with energy storage means
EP1465279A1 (en) * 2003-03-15 2004-10-06 Orga Kartensysteme GmbH Thin film battery as body of a chip card
US7614565B2 (en) 2005-08-19 2009-11-10 Fujistu Limited Semiconductor device and control method in semiconductor device
US7477544B2 (en) 2005-09-20 2009-01-13 Fujitsu Limited Storage device
US7342834B2 (en) 2005-10-13 2008-03-11 Fujitsu Limited Data storage having injected hot carriers and erasable when selectively exposed to ambient light radiation
US7505316B2 (en) 2005-10-13 2009-03-17 Fujitsu Limited Data storage having function to protect stored data

Also Published As

Publication number Publication date
JP3641135B2 (en) 2005-04-20

Similar Documents

Publication Publication Date Title
US6802008B1 (en) IC card and IC chip module
KR100480654B1 (en) Semiconductor memory for secure data storage
KR100668347B1 (en) Semiconductor memory device having a metal insulator transition film resistor
JP4769398B2 (en) Microcontroller protected against current attack
JP3037191B2 (en) Semiconductor device
JPH11328036A (en) Ic card
KR900003754B1 (en) Portable memory medium
JP3592929B2 (en) Self-destructive semiconductor device
JP3217326B2 (en) Ferroelectric memory with electromagnetic shielding structure
KR20040005425A (en) Memory device having one transistor and one resistant material as data storing means and method of driving the same
JP3641182B2 (en) Self-destructive semiconductor device
JP3480675B2 (en) IC card
JP2002503006A (en) Integrated circuit device secured by attenuation of electronic signature
JP3563593B2 (en) IC card
JP2000181804A (en) Self-destruction type semi-conductor device
JP2001195307A (en) Semiconductor device
JP3725696B2 (en) Self-destructive semiconductor device
JP3420944B2 (en) Self-destructive semiconductor device
US6002609A (en) Semiconductor device having a security circuit for preventing illegal access
JP2755781B2 (en) Semiconductor memory device and method of manufacturing the same
US5737180A (en) Ferroelectric capacitor structure
JP3725695B2 (en) Self-destructive semiconductor device
JP3369296B2 (en) MOS type capacitor
JP3725705B2 (en) Self-destructive semiconductor device
JP2005202719A (en) Ic card capable of erasing specific information after passage of prescribed time

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees