JPH11312141A

JPH11312141A - バス・ブリッジ

Info

Publication number: JPH11312141A
Application number: JP11041607A
Authority: JP
Inventors: Sharma Debendra Das; ディベンドラ・ダス・シャーマ
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1998-03-19
Filing date: 1999-02-19
Publication date: 1999-11-09
Anticipated expiration: 2019-02-19
Also published as: EP0944001A2; DE69936679T2; JP4248661B2; US6076130A; DE69936679D1; EP0944001B1; EP0944001A3

Abstract

(57)【要約】【課題】所望の順位付けを維持しながら、異なるタイプ
のトランザクションを１つのバスから他のバスへ効率的
に転送するバス・ブリッジを提供する。【解決手段】他のタイプに飛び越され得るトランザクシ
ョンが共通待ち行列を経由することなく直接飛び越し待
ち行列に記憶される。順序づけを維持するため、ロック
およびキーという１ビット・フィールドがそれぞれの待
ち行列の各エントリに備えられる。トランザクションが
飛び越し待ち行列に記憶される時、少くとも１つのエン
トリが共通待ち行列にあって先行エントリが共通待ち行
列に記憶されていれば、対応するロック・ビットは１に
され、同時に、共通待ち行列の先頭にあるエントリのキ
ー・ビットは１に変更される。ロックセットされている
飛び越し待ち行列エントリは、キー・ビットが１である
対応する共通待ち行列エントリが取り出されるまで、取
り出されることはできない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には，コン
ピュータ・システムに関するもので、特に、順位づけ制
約を持つトランザクションを経路指定するメカニズムに
関するものである。

【０００２】

【従来の技術】相互に連結されるコンピュータ・ネット
ワークにおいて、諸装置はトランザクションを介して通
信する。トランザクションは１つまたは複数のパケット
を含み、何らかの意味のある情報を搬送する。例えば、
マルチプロセッサ・ネットワークにおけるＣＰＵは、
「詮索応答」トランザクションで詮索要求に応答する。
相互接続構造における１つのパケットは、一般的には、
固定数の転送またはサイクルから成る。異なるトランザ
クションは、異なる数のパケットを必要とする。

【０００３】異なるタイプのトランザクションの流れ
は、順位づけ制約によって制御される。この制約は、あ
らゆるトランザクションに関する相互の順位づけ関係を
指定する。ある種のトランザクション・タイプは、前進
を保証するため他のトランザクション・タイプを飛び越
えることを必要とし、また、別のトランザクション・タ
イプは、順位を保証するため他のトランザクション・タ
イプを飛び越えることを禁じられる。典型的には、この
ような順位づけ規則は、トランザクション・タイプのあ
らゆるペアの間の順位づけ関係を指定する順位づけテー
ブルによって提供される。

【０００４】トランザクション・タイプの任意のペアＰ
およびＱに関して、順位付けテーブルは、ＰがＱを飛び
越えなければならないか、あるいは、ＰがＱを飛び越え
てはならないか、あるいは、ＰがＱを飛び越えても問題
ではないかを指定する。同様に、テーブルにおける別の
エントリは、ＱがＰを飛び越えることができるか指定す
る。"PCI Local Bus Specification, Rev.2.1, PCI Spe
cial Interest Group,Portland, OR, June 1995"のＰＣ
Ｉローカル・バス仕様における順位付けテーブルにこの
ような順位づけ制約の例を見ることができる。順序づけ
規則は、伝統的には、共通待ち行列にすべての到来トラ
ンザクションを書き込むことによって実施される。飛び
越し可能なトランザクションが共通待ち行列の先頭へ移
動する時、それは独立した別の飛び越し待ち行列(また
は待ち行列体系)に書き込まれる。

【０００５】図４は、２つのＰＣＩバス、Ａ４２および
Ｂ４３を接続するＰＣＩ間ブリッジ４１にＰＣＩトラン
ザクションのサブセットを実施する典型的従来技術構成
４０を示している。この構成は、ポストされるメモリー
書込み(すなわちＰＭＷ)および遅延される読み取り要求
(すなわちＤＲＲ)という２つのタイプのＰＣＩトランザ
クションを取り扱う。ＰＭＷトランザクションは、デッ
ドロックを避けるために前のＤＲＲトランザクションを
飛び越すことを要求される。しかしながら、ＤＲＲトラ
ンザクションは、順序づけモデルに従わなければなら
ず、ＰＭＷトランザクションを飛び越えることは許され
ない。ＰＣＩバスＡ４２からＰＣＩバス・ブリッジ４１
に到着するトランザクションは、これらの制約を維持す
ような形態で待ち行列に書き込まれる必要がある。

【０００６】従って、この手法は、ＤＲＲトランザクシ
ョンだけのための飛び越え待ち行列４４とＰＭＷおよび
ＤＲＲトランザクションが書き込まれる共通待ち行列４
５という２つの待ち行列を使用する。ＰＣＩバスＡから
のＤＲＲおよびＰＭＷトランザクションの両者は共通待
ち行列４５に記憶される。ＤＲＲトランザクションが共
通待ち行列の先頭に達すると、それは、飛び越え待ち行
列４４に書き込まれる。そのＤＲＲの後にＰＭＷがあれ
ば、そのＰＭＷは、ＤＲＲを飛び越えて、ＰＣＩバスＢ
４３上に送り出されることができる。ＰＭＷのすべてが
送り出された後、ＤＲＲは送出される。

【０００７】

【発明が解決しようとする課題】このような構成の問題
は、この構成がＰＣＩ仕様の順序づけ必要条件に合致し
ているとはいえ、ＰＣＩバスＢ４３の利用可能なバンド
幅を十分活用していないため処理性能を低下させる点で
ある。ＤＲＲトランザクションが共通待ち行列から飛び
越し待ち行列へ書き込まれる時ＰＣＩバスＢの利用度は
十分でなくなる。ＦＩＦＯ構造である共通待ち行列は、
ＤＲＲトランザクションが飛び越え待ち行列に書き込ま
れつつある時後続のＰＭＷトランザクションをＰＣＩバ
スへ送り出すことができない。このように、従来技術の
構成は、ＰＣＩバスＢ上で利用できる最大限のバンド幅
を達成することができない。

【０００８】この構成のもう１つの問題は、共通待ち行
列のサイズが大きい必要があるという点である。特定タ
イプの大きいトランザクションは多量の記憶空間を必要
とする。これらの大きいトランザクションは待ち行列に
入れられず、直ちにバスに送出されることが理想的であ
る。しかしながら、順序づけを維持するため、これらの
トランザクションは、他のトランザクションとともに共
通待ち行列に納められなければならない。

【０００９】従って、順序づけを維持しながら、上述の
ような処理性能隘路を除去し、共通待ち行列の所要のサ
イズを減少させるメカニズムに対する必要性が当業界に
存在する。

【００１０】

【課題を解決するための手段】上記課題を解決する本発
明のシステムおよび方法は、飛び越し可能トランザクシ
ョンを共通待ち行列を通過させることなく、ソースにお
いて飛び越し待ち行列(または待ち行列体系)へ書き込む
メカニズムを使用する。このメカニズムは付加的制御論
理を用いて順序づけを維持する。従って、共通待ち行列
は飛び越し待ち行列にトランザクションを供給しない。

【００１１】トランザクションを書き込む時点で、制御
論理はトランザクションが飛び越し可能か否か判断し
て、飛び越し可能なトランザクションであれば、それを
直接飛び越し待ち行列に記憶する。トランザクションが
飛び越し可能でない場合、制御論理はそのトランザクシ
ョンを共通待ち行列に書き込む。このメカニズムは、異
なる待ち行列に記憶された異なるトランザクションの間
の順序づけを維持するため、待ち行列内で付加的フィー
ルドを使用する。この付加されるフィールドは、特定の
トランザクションが別のトランザクションの前に到来し
たか後に到来したかを判別する。各トランザクション
は、順序づけを維持するために使用される付加ビットと
共に記憶される。付加ビット・フィールドは、各トラン
ザクションに対して１つのフィールドであり、共通待ち
行列および飛び越し待ち行列の両方に存在する。

【００１２】このようなメカニズムを備える本発明の利
点として、共通待ち行列と飛び越し待ち行列を分岐する
ことによる処理性能向上、飛び越し待ち行列への直接書
き込み、飛び越しトランザクションの１回だけの書き込
みによる資源利用度の向上、および、飛び越しトランザ
クションを記憶しないことによる共通待ち行列サイズの
減少を通しての流れ制御の減少による処理性能の向上が
あげられる。

【００１３】

【発明の実施の形態】図１は、２つのＰＣＩバス１２、
１３を接続するＰＣＩ間ブリッジ１１上でＰＣＩトラン
ザクションを実施する本発明の構成１０を示している。
この構成は、ポストされるメモリー書込み(すなわちＰ
ＭＷ)および遅延される読み取り要求(すなわちＤＲＲ)
という２つのタイプのＰＣＩトランザクションを取り扱
う。ＰＭＷトランザクションは、デッドロックを避ける
ため前のＤＲＲトランザクションを飛び越すことを要求
される。しかしながら、ＤＲＲトランザクションは、順
序づけモデルに従わなければならず、ＰＭＷトランザク
ションを飛び越えることは許されない。ＰＣＩバス１２
からＰＣＩバス・ブリッジ１１に到着するトランザクシ
ョンは、これらの制約を維持すような形態で待ち行列に
書き込まれる必要がある。

【００１４】従って、この手法は、ＤＲＲトランザクシ
ョンだけのための飛び越え待ち行列１４とＰＭＷトラン
ザクションが書き込まれる共通待ち行列１５という２つ
の待ち行列を使用する。制御論理(図示されていない)
が、どの待ち行列に特定のトランザクションが記憶され
ているか判断する。ＰＭＷおよびＤＲＲという２つのト
ランザクションは例示の目的のためのものである点注意
されるべきである。本発明のメカニズムは、いかなるプ
ロトコルのいかなる数のトランザクション・タイプに関
しても適用することができる。更に、用語「待ち行列」
はＦＩＦＯ(先入れ先出し)構造を意味する点にも注意す
る必要がある。

【００１５】図１は、ブリッジ１１に、Ｔ０、Ｔ１、Ｔ
２、Ｔ３、Ｔ４、Ｔ５およびＴ６という一連のトランザ
クションがこの順番で到着していることを示している。
Ｔ０、Ｔ３、Ｔ４およびＴ６はＤＲＲトランザクション
で、従って、飛び越し可能であり、飛び越し待ち行列１
４に書き込まれる。Ｔ１、Ｔ２およびＴ５はＰＭＷトラ
ンザクションであり、共通待ち行列１５に書き込まれ
る。本メカニズムは、異なる待ち行列における異なるト
ランザクションの間の順序づけを維持するため、タグ１
６、１７を使用する。順序づけは、各トランザクション
のエントリ位置によって各待ち行列の範囲内で維持され
る。例えば、共通待ち行列１５において、Ｔ１は先頭に
あり、Ｔ２およびＴ５はその順番でＴ１の後にある。同
じように、飛び越し待ち行列１４に関して、Ｔ３、Ｔ４
およびＴ６はそれぞれの順番で記憶される。このよう
に、タグ１６および１７は、待ち行列の間の順序を維持
し、各待ち行列の先頭にあるどちらのエントリが相対的
に以前のトランザクションであるかを標示する。

【００１６】図１に示されるように、タグは共通待ち行
列１５における最新のトランザクションのエントリ位置
である。かくして、Ｔ０が飛び越し待ち行列に書き込ま
れる時、共通待ち行列は空きであるので、Ｔ０には０と
いうタグをつけられる。次に、Ｔ１およびＴ２が共通待
ち行列１５に書き込まれ、それぞれ１および２というタ
グをつけられる。Ｔ３が飛び越し待ち行列１４に到来す
る時、共通待ち行列における最新のエントリは２という
タグを持つＴ２であるので、Ｔ３には２というタグがつ
けられる。同様に、Ｔ４が飛び越し待ち行列１４に到来
する時、共通待ち行列における最新のエントリはまだな
お２というタグを持つＴ２であるので、Ｔ４にも２とい
うタグがつけられる。次に、Ｔ５は共通待ち行列に書き
込まれ、３というタグを付けられる。従って、Ｔ６が飛
び越し待ち行列１４に到来する時、共通待ち行列におけ
る最新のエントリは３というタグを持つＴ５であるの
で、Ｔ６には３というタグがつけられる。

【００１７】タグ番号は、ある特定のＤＲＲトランザク
ションの送出が試みられる前に送出されなければならな
いＰＭＷトランザクションの番号を標示する。例えば、
Ｔ０は０というタグを持っているので、Ｔ０が送出され
る前にいかなるＰＭＷトランザクションも送出してはな
らないことを標示する。しかしながら、ＤＲＲトランザ
クションの送出が試みられる前に送出できるＰＭＷが存
在する。Ｔ３およびＴ４は２つのＰＭＷトランザクショ
ンＴ１およびＴ２が送出されるまで待機しなければなら
ず、Ｔ６は３つのＰＭＷトランザクションの送出を待
つ。注意されるべき点であるが、いずれかのＤＲＲトラ
ンザクションが送出される前にすべてのＰＭＷトランザ
クションを送出することができる。なぜなら、書き込み
は読み取りを飛び越すが、読み取りは書き込みを飛び越
すことはできない。かくして、フロー制御規則は次の通
りとなる。すなわち、読み取りすなわち飛び越し待ち行
列からのエントリは、そのタグが書込みすなわち共通待
ち行列の先頭の書込みタグ値より小さい場合あるいは共
通待ち行列が空の場合に、送出される。

【００１８】従って、Ｔ０は、そのタグが書込み待ち行
列１５の先頭のＴ１トランザクションのタグ値の１より
小さいので、読み取り待ち行列１４から最初に取り出さ
れる。しかしながら、読み取りは飛び越されることこと
ができるという点を強調して、Ｔ１が最初に取り出され
ると仮定することもできる。この規則は、特定のエント
リに関して読取りが最新の値を常に取り出すことを保証
する点に注意する必要がある。すなわち、もしも読み取
りが書き込みを飛び越すとすれば、読み取りは古い値を
読むことになる。次に、２というタグを持つＴ２が送り
出される。このようにして、書込み待ち行列は３という
タグを持つ１つのエントリＴ５だけを持つ。次に、Ｔ０
が読み取り待ち行列から取り出される。制御論理(図示
されていない)は、書き込み待ち行列の先頭にある３と
いうタグを持つＴ５のタグとＴ０のタグを比較する。Ｔ
０のタグがＴ５のタグより小さいので、Ｔ０を送り出す
ことができる。Ｔ３およびＴ４は、それらのタグがＴ５
のタグより小さいので、送り出すことができる。制御論
理は、また、送出されるべき最新の書き込みトランザク
ションのタグを読み取りトランザクションのタグと比較
し、読み取りトランザクションのタグが送出される書き
込みトランザクションのタグより小さいか否かを判断し
て、小さい場合読み取りトランザクションが送り出され
る。Ｔ６は、そのタグがＴ５のタグと等しいので、Ｔ５
が送出されるまで、取り出すことはできない。Ｔ５が送
出された後、制御論理はＴ６を解放する。読み取りトラ
ンザクションの取り出しが試みられる前に送出されなけ
ればならない書き込みトランザクションの番号をタグが
標示する点に注意する必要がある。

【００１９】注意すべき点であるが、各書き込みトラン
ザクションが到着する毎に、逐次増加するタグの値が割
り当てられるように、図１のタグは増加し続ける。従っ
て、タグのサイズを制限するため、単一ビット構成を使
用する。図２は、図１の構成の単一ビット版２０の待ち
行列記憶を示す。トランザクションのシーケンスは図１
と同じものである。図１のタグは、ここでは、キーおよ
びロックと呼ばれる。キー・ビット２１は書込みすなわ
ち共通待ち行列１５と関連し、ロック・ビット２２は読
み取りすなわち飛び越し待ち行列１４と関連する。この
ように、各トランザクションは、記憶される待ち行列に
応じてロックまたはキーのいずれかの関連タグ・ビット
を持つ。読み取りトランザクション上でのロックされた
ビットすなわち１というタグは、書き込みトランザクシ
ョンが取り出されるまで読み取りトランザクションが取
り出されることを防止する。

【００２０】例えば、図２の(Ｇ)に示されるように、Ｔ
０はロック・ビットを持っていないので、いつでも取り
出されることができる。Ｔ１はキー・ビットを持ってい
ないので、Ｔ１に続く読み取りトランザクションはな
い。読み取りＴ３は書き込みＴ２に引き続くトランザク
ションであるので、Ｔ２はキー・ビットを持ち、Ｔ３は
ロック・ビットを持つ。従って、Ｔ２が取り出されるま
で、Ｔ３は取り出されることはできない。読み取りがロ
ックされる毎に、キーが対応する書き込みに挿入される
点に注意する必要がある。読み取りＴ４は、Ｔ２によっ
てロックされている読み取りＴ３に引き続いているの
で、ロックされていない。従って、Ｔ４はＴ２が取り出
されるまで、取り出されることはできない。読み取りＴ
６は書き込みＴ５に引き続くトランザクションであるの
で、Ｔ５はキー・ビットを持ち、Ｔ６はロック・ビット
を持つ。従って、Ｔ５が取り出されるまで、Ｔ６は取り
出されることはできない。

【００２１】このように、流れ制御は、書込みすなわち
共通待ち行列から読み取りすなわち飛び越し待ち行列へ
切り替えが行われる度毎に、切り替えに先行するトラン
ザクションにキーがつけられ、後続のトランザクション
にロックがかけられるというものである。注意すべき点
であるが、この制御は、切り替えの時点で書き込みすな
わち共通待ち行列にエントリがあると仮定する。ない場
合には、タグ値にゼロが書き込まれる。

【００２２】図２の(Ａ)において、トランザクションＴ
０が読み取り待ち行列に記憶される。書き込み待ち行列
が空であり切り替えが行われなかったので、ロック・ビ
ット・タグは０である。図２の(Ｂ)において、トランザ
クションＴ１が書込み待ち行列１５に記憶される。書き
込みから読み取りへの切り替えが行われなかったので、
キー・ビット・タグは０である。図２の(Ｃ)において、
トランザクションＴ２が書込み待ち行列１５に記憶され
る。書き込みから読み取りへの切り替えが行われなかっ
たので、キー・ビット・タグは０である。

【００２３】図２の(Ｄ)において、トランザクションＴ
３が読み取り待ち行列１４に記憶される。書き込み待ち
行列にエントリがある間に書き込みから読み取りへの切
り替えが行われたので、Ｔ２のキー・ビットは１に変更
され、Ｔ３のロック・ビットには１というタグが付けら
る。このように、Ｔ３のロックはＴ２が取り出される前
にＴ３が取り出されることを防止する。図２の(Ｅ)にお
いて、トランザクションＴ４が読み取り待ち行列１４に
記憶される。書き込みから読み取りへの切り替えが行わ
れなかったので、Ｔ４のロック・ビットは０というタグ
をつけられる。Ｔ３のロックはＴ２が取り出される前に
Ｔ４が取り出されることを防止する点に注意する必要が
ある。

【００２４】図２の(Ｆ)において、トランザクションＴ
５が書込み待ち行列１５に記憶される。書き込みから読
み取りへの切り替えが行われなかったので、Ｔ５のキー
・ビット・タグは０である。図２の(Ｇ)において、トラ
ンザクションＴ６が読み取り待ち行列１４に記憶され
る。書込み待ち行列にエントリがある間に書き込みから
読み取りへの切り替えが行われたので、Ｔ５のキー・ビ
ットは１に変更され、Ｔ６のロック・ビットには１とい
うタグが付けらる。このように、Ｔ６のロックはＴ５が
取り出される前にＴ６が取り出されることを防止する。

【００２５】図３は、図１の単一ビット版構成３０の記
憶動作を示すものであるが、記憶動作と共に行われる取
り出し動作をも含んでいる。取り出し決定は、トランザ
クションの宛先における待ち行列空間のような外的因子
に従って、制御論理(図示されていない)によって行われ
る。トランザクションのシーケンスは図１および図２と
同じものである。図３はキー・レジスタ３１を含む。キ
ー・レジスタ３１は、書き込みトランザクションに関し
て取り出されたキーのカウントを維持する。１というキ
ーを持つ書き込みトランザクションが取り出される毎に
キー・レジスターは増分され、１というロックを持つ読
み取りトランザクションが取り出される毎にキー・レジ
スタは減分される。

【００２６】図３の構成は、次のような規則に従って動
作する。但し、この規則はいかなるシステムにおいても
使用することができる。

【００２７】規則１：１にセットされたキーを持つ共通
待ち行列のトランザクションが取り出される時、キーは
解放される。キー・レジスタすなわちカウントは１増分
される。

【００２８】規則２：飛び越し待ち行列のトランザクシ
ョンは、ロックされてないすなわちロック＝０であるか
またはキー・レジスタが０を超えていれば、取り出され
ることができる状態にあるとみなされる。

【００２９】規則３：飛び越し待ち行列のトランザクシ
ョンは、規則２で定義に従って取り出される状態にある
場合にのみ、待ち行列から取り出される。

【００３０】規則４：飛び越し待ち行列のトランザクシ
ョンが取り出される時、キー・レジスターはｌ減分され
る。

【００３１】規則５：キー・レジスタは起動時に０に設
定される。

【００３２】図３の(Ａ)に示されるように、トランザク
ションＴ０が読み取り待ち行列に記憶される。書き込み
待ち行列が空であり切り替えが行われなかったので、ロ
ック・ビット・タグは０である。キーもロックも取り出
されなかったので、レジスタ・キーは初期設定のまま０
である。図３の(Ｂ)において、トランザクションＴ１が
書き込み待ち行列１５に記憶される。切り替えが行われ
なかったので、キー・ビット・タグは０である。図３の
(Ｃ)において、トランザクションＴ２が書き込み待ち行
列１５に記憶される。切り替えが行われなかったので、
キー・ビット・タグは０である。図３の(Ｄ)において、
トランザクションＴ１が取り出される。Ｔ１のキーは１
でないので、キー・レジスタ３１は０のままとされる。
図３の(Ｅ)において、トランザクションＴ３が読み取り
待ち行列１４に記憶される。エントリが書き込み待ち行
列にある間に書き込み待ち行列から読み取り待ち行列の
記憶への切り替えが行われたので、Ｔ２のキー・ビット
は１に変更され、Ｔ３のロック・ビットに１というタグ
がつけられる。従って、Ｔ３のロックは、Ｔ２が取り出
される前にＴ３が取り出されることを防止する。

【００３３】図３の(Ｆ)において、トランザクションＴ
４が読み取り待ち行列１４に記憶される。書き込み待ち
行列から読み取り待ち行列への切り替えが行われなかっ
たので、Ｔ４のロック・ビットは０である。Ｔ３のロッ
クは、Ｔ２が取り出される前にＴ４が取り出されること
を防止する点注意する必要がある。図３の(Ｇ)におい
て、トランザクションＴ２が取り出される。Ｔ２のキー
は１であったので、キー・レジスタ３１は１増分され
る。図３の(Ｈ)において、トランザクションＴ０が取り
出される。Ｔ０はロックされていなかったので、キー・
レジスタは１のままとされる。

【００３４】図３の(Ｉ)において、トランザクションＴ
３が取り出される。Ｔ３はロックされていたので、キー
・レジスタは１減分され、０とされる。図３の(Ｊ)にお
いて、トランザクションＴ５が書き込み待ち行列１５に
記憶される。切り替えが行われなかったので、Ｔ５のキ
ー・ビットは０というタグがつけられる。図３の(Ｋ)に
おいて、トランザクションＴ５が取り出される。Ｔ５に
キーはつけられていなかったので、キー・レジスタ３１
は０のままとされる。図３の(Ｌ)において、トランザク
ションＴ６が読み取り待ち行列１４に記憶される。切り
替えが行われたが、書き込み待ち行列が空であるので、
Ｔ６のロック・ビットは０である。図３の(Ｍ)および
(Ｎ)におて、トランザクションＴ４およびＴ６がそれぞ
れ取り出される。

【００３５】注意すべき点であるが、図２および図３に
示されるシーケンスは例示のためのものにすぎず、待ち
行列の記憶および取り出しは、順序づけおよび飛び越し
規則が守られる限り、多くの異なるシーケンスで発生さ
せることが可能である。

【００３６】また、本発明のメカニズムは、単一の共通
の待ち行列と複数の飛び越し待ち行列という形態につい
ても動作する。その場合、飛び越し待ち行列の各々は特
定のトランザクションを保有する。どのトランザクショ
ンがどのトランザクションを飛び越すことができるかと
いうことに関する対応する規則が、制御論理に含められ
なければならない。制御論理のテーブルは、トランザク
ションＴiおよびＴjというあらゆるペアに関して、Ｔi
がＴjを飛び越すことができるか、ＴiがＴjを飛び越す
ことができないか、ＴiがＴjを飛び越すことができるか
できないか問題でないか、などの詳細を記述する。メカ
ニズムは、飛び越し待ち行列の各々毎に共通待ち行列に
別々のキー・ビットを用意する。このように、図２およ
び図３の書き込み待ち行列は、各読み取り待ち行列に対
して１つずつ、複数のキー・ビット・エントリを持つ。
各読み取り待ち行列は単一のロック・ビットを持つ。こ
のようにして、書き込み待ち行列の単一エントリが、読
み取り待ち行列における複数の読み取りすなわち飛び越
しエントリの取り出しを制御する。

【００３７】更に注意すべき点であるが、本発明のメカ
ニズムは、複数の共通待ち行列と単一の飛び越し待ち行
列という構成についても動作する。メカニズムは、共通
待ち行列の各々に対して飛び越し待ち行列に別々のロッ
ク・ビットを用意する。すなわち、図２および図３の書
き込み待ち行列の各々は単一のキー・ビット・エントリ
を持ち、一方、読み取り待ち行列は、書き込み待ち行列
の各々毎に１つ、複数のロック・ビット・エントリを持
つ。従って、飛び越されるトランザクションの各々は、
読み取り待ち行列から取り出しの前に書き込み待ち行列
のトランザクションが取り出されることを保証する。

【００３８】更にまた、本発明のメカニズムは、複数の
共通待ち行列と複数の飛び越し待ち行列という構成につ
いても動作する。１つの共通待ち行列に対応する各飛び
越し待ち行列に関して１つのペアのロック・キー待ち行
列が必要とされる。本発明のメカニズムは、また、１つ
または複数の飛び越し待ち行列を持つ共通待ち行列がよ
り高いレベルの別の１つの共通待ち行列に供給されるよ
うな階層構造においても動作する。そのようなケースで
は、より低いレベルの共通の待ち行列および飛び越し待
ち行列の出力が、より高いレベルの共通待ち行列および
飛び越し待ち行列に記憶される。

【００３９】以上本発明の特定の実施形態を記述した
が、上述された概念および特定の実施形態は本発明の同
じ目的を達成するため他の構造を設計および修正する基
礎として容易に活用することができることは当業者に認
められることであろう。

【００４０】本発明には、例として次のような実施様態
が含まれる。

【００４１】（１）第１のバスを第２のバスに接続さ
せ、複数のタイプのトランザクションを含む一連のトラ
ンザクションを第１のバスから第２のバスへ転送するバ
ス・ブリッジであって、上記複数のタイプのトランザク
ションのうちの少くとも１つの別のタイプのトランザク
ションによって飛び越され得る１つの特定タイプの少く
とも１つのトランザクションを記憶する第１の待ち行列
と、上記少くとも１つの別のタイプの少なくとも１つの
トランザクションを記憶する第２の待ち行列と、を備
え、上記少くとも１つの特定タイプのトランザクション
が上記第１のバスから上記第１の待ち行列へ直接送られ
る、バス・ブリッジ。

【００４２】（２）１つのタグ・レジスタが上記第１の
待ち行列の各エントリに関連づけられている複数タグ・
レジスタの第１セットと、１つのタグ・レジスタが上記
第２の待ち行列の各エントリに関連づけられている複数
タグ・レジスタの第２セットと、を更に備える上記
（１）に記載のバス・ブリッジ。

【００４３】（３）バス・ブリッジに記憶されているト
ランザクションがフロー制御に従って上記第２のバスへ
取り出される、上記（２）に記載のバス・ブリッジ。

【００４４】（４）上記流れ制御が、上記複数のトラン
ザクション・タイプのうちのどのトランザクション・タ
イプが、上記複数のトランザクション・タイプのうちの
他のトランザクション・タイプを飛び越えることができ
るかを定義する規則を含む、上記（３）に記載のバス・
ブリッジ。

【００４５】（５）上記第２のタグ・レジスタ・セット
の各タグ・レジスタはキー・ビットおよび非キー・ビッ
トを記憶し、第２の待ち行列に記憶される特定のトラン
ザクションに関する上記第２セットの１つの特定のタグ
・レジスタが非キー・ビットを持ち、上記特定のタグ・
レジスタに関連する特定トランザクションに後続するト
ランザクションが上記第１の待ち行列に記憶され、か
つ、上記後続トランザクションが記憶される時該特定ト
ランザクションが上記第２の待ち行列に存在する場合、
上記特定のタグ・レジスタのビットがキー・ビットに変
更される、上記（２）に記載のバス・ブリッジ。

【００４６】（６）上記第２のタグ・レジスタ・セット
の各タグ・レジスタはキー・ビットおよび非キー・ビッ
トを記憶し、上記第１のタグ・レジスタ・セットの各タ
グ・レジスタはロック・ビットおよびロック解放ビット
を記憶し、第１の待ち行列に記憶される特定トランザク
ションに先行して第２の待ち行列に記憶されているトラ
ンザクションがキー・ビットを含むタグ・レジスタを持
ち、かつ、該特定トランザクションが第１の待ち行列に
記憶される時上記先行トランザクションが上記第２の待
ち行列に存在する場合、第１の待ち行列に記憶される特
定のトランザクションに関する上記第１セットの１つの
特定のタグ・レジスタがロック・ビットを持ち、そうで
ない場合、ロック解放ビットを持つ、上記（２）に記載
のバス・ブリッジ。

【００４７】（７）上記第１のタグ・レジスタ・セット
の各タグ・レジスタはロック・ビットおよびロック解放
ビットを記憶し、第１の待ち行列に記憶される特定トラ
ンザクションに先行して第２の待ち行列に記憶されてい
るトランザクションがキー・ビットを含むタグ・レジス
タを持ち、かつ、該特定トランザクションが第１の待ち
行列に記憶される時上記先行トランザクションが上記第
２の待ち行列に存在する場合、第１の待ち行列に記憶さ
れる特定のトランザクションに関する上記第１セットの
１つの特定のタグ・レジスタがロック・ビットを持ち、
そうでない場合、ロック解放ビットを持つ、上記（５）
に記載のバス・ブリッジ。

【００４８】（８）タグ・レジスタにロック・ビットを
有して上記第１の待ち行列に記憶されている１つ特定の
トランザクションは、タグ・レジスタにキー・ビットを
有して上記第２の待ち行列に記憶されている別のトラン
ザクションが上記第２のバスへ取り出されるまでは、上
記第２のバスへ取り出されることを禁じられる、上記
（７）に記載のバス・ブリッジ。

【００４９】（９）タグ・レジスタにキー・ビットを持
って取り出されたトランザクションの数、および、タグ
・レジスタにロック・ビットを持って取り出されたトラ
ンザクションの数の両方を追跡するキー・レジスタを更
に備える、上記（８）に記載のバス・ブリッジ。

【００５０】（１０）上記キー・レジスタが、タグ・レ
ジスタにキー・ビットを持って取り出されるトランザク
ションの各々毎に増分され、タグ・レジスタにロック・
ビットを持って取り出されるトランザクションの各々毎
に減分される、上記（９）に記載のバス・ブリッジ。

【００５１】

【発明の効果】本発明は、共通待ち行列と飛び越し待ち
行列を分岐することによって、バス・ブリッジの処理性
能向上および資源利用度の向上を実現する。

【図面の簡単な説明】

【図１】２つのＰＣＩバスを接続するＰＣＩ間ブリッジ
上でＰＣＩトランザクションを実施する本発明の構成を
示すブロック図である。

【図２】図１の構成の単一ビット版にトランザクション
を書き込むシーケンスを示すブロック図である。

【図３】図１の構成の単一ビット版との間でトランザク
ションを書き込みおよび取り出しするシーケンスを示す
ブロック図である。

【図４】２つのＰＣＩバスを接続するＰＣＩ間ブリッジ
上でＰＣＩトランザクションを実施する従来技術の構成
を示すブロック図である。

【符号の説明】

１０バス・ブリッジ１２第１のバス１３第２のバス１４第１の待ち行列または飛び越し待ち行列１５第２の待ち行列または共通待ち行列

Claims

【特許請求の範囲】

【請求項１】第１のバスを第２のバスに接続させ、複数
のタイプのトランザクションを含む一連のトランザクシ
ョンを第１のバスから第２のバスへ転送するバス・ブリ
ッジであって、上記複数のタイプのトランザクションのうちの少くとも
１つの別のタイプのトランザクションによって飛び越さ
れ得る１つの特定タイプの少くとも１つのトランザクシ
ョンを記憶する第１の待ち行列と、上記少くとも１つの別のタイプの少なくとも１つのトラ
ンザクションを記憶する第２の待ち行列と、を備え、上記少くとも１つの特定タイプのトランザクションが上
記第１のバスから上記第１の待ち行列へ直接送られる、バス・ブリッジ。