JPH11312084A - プロセッサおよびプログラム生成装置 - Google Patents

Abstract

(57)【要約】 【課題】 プロセッサの高性能化を図るためには、命令
の解読より前の段階で何らかの先行処理を行う必要があ
るが、組み込み等でよく使われる可変長命令体系のプロ
セッサの場合には、命令の先頭位置を決定する必要があ
り、その為には前回の命令フェッチの状態を保存する命
令フェッチ状態保存器１６３１が必要となり、かつ、そ
の状態は分岐発生時にリセット制御する必要があるな
ど、ハードウェアが増加したりクリティカルパスが発生
するという問題があるだけでなく、制御的にも複雑でバ
グ発生の要因にも成り得るという問題がある。 【解決手段】 可変命令語長の命令列を実行するプロセ
ッサであって、前記命令列に含まれ、操作を記述する命
令語を解読する命令解読器と、前記命令語とは排他的
に、かつ一定間隔毎に前記命令列に含まれる、命令の位
置情報を取り出す命令位置取得手段とを備えることを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、命令の解読処理を
軽減するプロセッサ、プログラム生成装置および記録媒
体に関するものである。

【０００２】

【従来の技術】近年、電子技術及び情報処理技術の発展
によりマイクロプロセッサの性能が向上し、あらゆる機
器に組み込まれ広く利用されている。その様なプロセッ
サでは、パイプライン処理により高い性能を達成してい
る。パイプライン処理とは命令の処理を複数に分割し、
それらを時間的にずらして別の命令を並列に処理するも
のである。特に組み込み用途の場合には、コードサイズ
の増加を抑制する目的で可変命令語長の命令体系を採用
する必要があるが、可変命令語長の命令は命令解読が複
雑となるために、命令解読を複数のパイプラインに分割
して行う事が多い。

【０００３】図１６は第１の従来技術における命令のフ
ォーマットである。従来技術の命令は、２１ビットを単
位として（以下ユニットと表現する）同図（ａ）に示す
１ユニットで構成される命令と同図（ｂ）に示す２ユニ
ットで構成される命令の２種類の命令を持ち、２つの命
令はそれぞれの命令の先頭の０ビット目の命令フォーマ
ット情報１０１の値で区別されており、０ビット目が０
の時には１ユニット命令を、０ビット目が１の時には２
ユニット命令を示す。またこれらの命令は、メモリ上で
は（ｃ）に示すように、１回のフェッチ幅である６４ビ
ットの中に３ユニット入れた形で格納されている。

【０００４】図１７は第１の従来技術におけるプロセッ
サのブロック図である。本プロセッサは、サイクル毎に
２命令を同時実行するプロセッサであり、分岐先は必ず
命令フェッチ単位の先頭であるとする。

【０００５】メモリシステム２１０から供給される命令
列３２１は、命令供給発行部１６２０に入力される。

【０００６】命令供給発行部１６２０では、固定長命令
変換器１６２２によって可変命令語長命令から解読の容
易な固定長命令へ変換される。変換された固定長命令は
命令バッファ２２３によって一時的に蓄えられ、命令解
読部２３０からの要求に従って２命令ずつ命令レジスタ
２２４に供給される。命令レジスタ２２４に格納された
２つの命令は、命令解読部２３０へ供給される。命令解
読部２３０では、２つの命令解読器２３３、２３４が命
令を解読する。命令実行部２４０では、２つの演算器２
４３、２４４により演算が行われる。

【０００７】図１８は固定長命令変換器１６２２の詳細
図である。命令フェッチ状態保存器１６３１は、通常は
前回の命令フェッチと今回の命令フェッチを命令が跨い
でいるかどうかの状態を保存している。命令が跨いでい
ない場合には今回の命令フェッチの先頭と命令の先頭が
一致している事を、跨いでいる場合には今回の命令フェ
ッチの先頭は２ユニットで構成される命令の後半１ユニ
ットであることを示している。また、分岐が発生した場
合には、命令実行部２１内のＰＣ制御部２４２から命令
フェッチ制御部１６２１経由で命令フェッチに同期して
命令フェッチ状態保存器１６３１へ分岐が発生したこと
が伝えられる。この場合には、命令フェッチ状態保存器
１６３１の値は、命令が跨いでいない状態に初期化さ
れ、命令フェッチの先頭が命令の先頭となることを示
す。第２先頭検出器３２２ｂは命令フェッチ状態保存器
１６３１、および、先頭のユニット３２１ａの先頭ビッ
トの情報から２つ目のユニット３２１ｂが命令の先頭か
どうかを判断する。同様に、第３先頭検出器３２２ｃは
第２先頭検出器３２２ｂ、および、２つ目のユニット３
２１ｂの先頭ビットの情報から３つ目のユニット３２１
ｃが命令の先頭かどうかを判断する。最後に次状態発生
器１６２２ｄは第３先頭検出器３２２ｃ、および、３つ
目のユニット３２１ｃの先頭ビットの情報から３２１ｃ
から始まる命令が今回の命令フェッチで終わるかどうか
を判断し、結果を命令フェッチ状態保存器１６３１に保
存すると共に、命令フェッチで終わらない場合には一時
保存レジスタ３２３へ３つ目のユニット３２１ｃを保存
する。

【０００８】ＭＩＸａ３２４ａは、今回の命令フェッチ
が命令の途中から始まっていた場合には、一時保存レジ
スタ３２３に格納した命令の前半部分と命令の後半部分
である３２１ａの値を連結したものを、３２１ａが命令
の先頭で１ユニットで終わる命令であった場合には、図
４（ａ）の様に、３２１ａの値と１ユニット分の意味の
無いデータを出力したものを、３２１ａが命令の先頭で
２ユニットで終わる命令であった場合には、図４（ｂ）
の様に、３２１ａの値と３２１ｂの値を連結したものを
命令バッファ２２３に出力し、それ以外の場合には何も
出力しない。

【０００９】同様に、ＭＩＸｂ３２４ｂは、３２１ｂが
命令の先頭で１ユニットで終わる命令であった場合に
は、３２１ｂの値と１ユニット分の意味の無いデータを
連結したものを、３２１ｂが命令の先頭で２ユニットで
終わる命令であった場合には、３２１ｂの値と３２１ｃ
の値を連結したものを命令バッファ２２３に出力し、そ
れ以外の場合には何も出力しない。

【００１０】同様に、ＭＩＸｃ３２４ｃは、３２１ｃが
命令の先頭で１ユニットで終わる命令であった場合に
は、３２１ｃの値と１ユニット分の意味の無いデータを
連結したものを命令バッファ２２３へ出力し、それ以外
の場合には何も出力しない。

【００１１】また、次状態発生器１６２２ｄは、今回の
命令フェッチと次回の命令フェッチを命令が跨いでいる
かどうかの情報を命令フェッチ状態保存器１６３１に出
力するとともに、跨いでいる場合には一時保存レジスタ
３２３に命令の先頭を保存させる。

【００１２】固定長命令変換器１６２２から命令バッフ
ァ２２３へは、最大６ユニットの命令３２５が供給され
る。

【００１３】命令列変換器３３２は、命令バッファ２２
３に毎回供給される最大６ユニットの命令３２５を、４
ユニットずつ、ＦＩＦＯ部３３３に入力する。

【００１４】ＦＩＦＯ部３３３は、命令解読部２３０の
要求に従って４ユニットの命令を命令レジスタ２２４へ
出力する。

【００１５】

【発明が解決しようとする課題】この様に、プロセッサ
の高性能化を図るためには、命令の解読より前の段階で
何らかの先行処理を行う必要があるが、組み込み等でよ
く使われる可変命令語長の命令体系のプロセッサの場合
には、命令の先頭位置を決定する必要があり、その為に
は前回の命令フェッチの状態を保存する命令フェッチ状
態保存器１６３１が必要となり、かつ、その状態は分岐
発生時にリセット制御する必要があるなど、ハードウェ
アが増加したりクリティカルパスが発生するという問題
があるだけでなく、制御的にも複雑でバグ発生の要因に
も成り得るという問題がある。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に、請求項１、２記載の発明は、命令中に配置された情
報を元に可変長命令を固定長命令に変換するプロセッサ
である。これにより、簡単なプロセッサの構成で可変長
命令を実行できる。

【００１７】また、請求項３、４記載の発明は、命令中
に配置された情報を元に命令セットを切り換えるプロセ
ッサである。これにより、命令セットを切り換える命令
を使用しなくても済むため、コードサイズが小さくでき
る。

【００１８】さらに、請求項５、６記載の発明は、命令
中に配置された情報を元にキャッシュに対するライトア
クセスがミスであった場合に主記憶装置のみを書き換え
るかまたはキャッシュメモリのみを書き換えるかを切り
換えるプロセッサである。これにより、より効率的なキ
ャッシュ制御ができる。

【００１９】

【発明の実施の形態】以下、本発明に係るプロセッサ、
プログラム生成装置、及び記録媒体の実施の形態につい
て、図面を用いて詳細に説明する。

【００２０】（第１の実施の形態） （命令フォーマット）図１は、本発明の第１の実施の形
態におけるプロセッサの命令フォーマットである。

【００２１】本プロセッサは、２１ビットを単位として
（以下ユニットと表現する）、同図（ａ）に示す１ユニ
ットで構成される命令と同図（ｂ）に示す２ユニットで
構成される２種類の命令を持ち、２つの命令はそれぞれ
の命令の先頭である０ビット目にある命令フォーマット
情報ビット１０１の値で区別されており、０ビット目が
０の時には１ユニット命令を、０ビット目が１の時には
２ユニット命令を示す。またこれらの命令は、メモリ上
では同図（ｃ）、（ｄ）に示すように、１回のフェッチ
幅である６４ビットの中に３ユニットの命令と、フェッ
チ単位内の最初のユニットが命令の先頭かどうかを示す
命令の先頭情報１０２を格納したことになっている。

【００２２】同図（ｃ）の様に命令の先頭情報１０２が
１の時には命令の先頭が最初のユニットに存在すること
を、同図（ｄ）に示す様に０の時には命令の後半が最初
のユニットに存在することを示している。

【００２３】（プロセッサのハードウェア構成）図２は
本発明の第１の実施の形態におけるプロセッサのブロッ
ク図である。

【００２４】本プロセッサは、２命令が同時実行可能な
プロセッサであり、分岐先は必ず命令フェッチ単位の先
頭であるとする。

【００２５】２１０は命令列を格納しているメモリシス
テム、２２０は命令フェッチから固定長命令への変換ま
でを担当する命令供給発行部、２２１は命令フェッチを
制御する命令フェッチ制御部、２２２は命令フェッチし
た可変長命令を固定長命令に変換する固定長命令変換
器、２２３は固定長命令をバッファリングする命令バッ
ファ、２２４は解読する命令を格納する命令レジスタ、
２３０は命令解読全般を行う命令解読部、２３１は命令
解読を制御する命令発行制御部、２３２は命令を解読す
る命令解読器、２３３は命令を解読する第１命令解読
器、２３４は命令を解読する第２命令解読器、２４０は
解読結果に従って命令を実行する命令実行部、２４１は
命令実行を制御する命令実行制御部、２４２は分岐関係
を担当するＰＣ制御部、２４３は第１演算器、２４４は
第２演算器、２４５はレジスタを格納するレジスタファ
イルである。

【００２６】図３は、命令供給発行部２２０の詳細ブロ
ック図である。３２１はメモリシステムから供給される
６４ビットの命令フェッチデータ、３２１ａは命令フェ
ッチデータ３２１中の１つ目のユニットのデータ、３２
１ｂは命令フェッチデータ３２１中の２つ目のユニット
のデータ、３２１ｃは命令フェッチデータ３２１中の３
つ目のユニットのデータ、３２１ｄは命令フェッチデー
タ３２１中の命令の位置情報ビット、３２２ｂは２つ目
のユニットのデータ３２１ｂが命令の先頭かどうかを判
断する第２先頭検出器、３２２ｃは３つ目のユニットの
データ３２１ｃが命令の先頭かどうかを判断する第３先
頭検出器、３２２ｄは次の命令フェッチの１つ目のユニ
ットのデータ３２１ａが命令の先頭かどうかを判断する
次状態発生器、３２３は今回の命令フェッチ内にある命
令の後半が次回の命令フェッチに存在する場合に命令の
前半を格納する一時保存レジスタ、３２４ａは１つ目の
ユニットが末尾、あるいは、先頭の時に２ユニットの固
定長命令３２５ａを出力するＭＩＸａ、３２４ｂは２つ
目のユニットが先頭の時に２ユニットの固定長命令３２
５ｂを出力するＭＩＸｂ、３２４ｃは３つ目のユニット
が１ユニット命令の先頭の時に２ユニットの固定長命令
３２５ｃを出力するＭＩＸｃ、３３１は命令バッファを
制御する命令バッファ制御部、３３２は固定長命令変換
器２２２の出力する６ユニットの命令を２ユニット命令
の連続に変換する命令列変換器、３３３は命令をためる
ＦＩＦＯである。

【００２７】以上の様に構成された本発明の第１の実施
の形態のプロセッサについて、以下、その動作を説明す
る。

【００２８】メモリシステム２１０から供給される命令
列３２１は、命令供給発行部２２０に入力される。命令
供給発行部内では、固定長命令変換器２２２によって可
変長命令から解読の容易な固定長命令へ変換される。変
換された固定長命令は命令バッファ２２３によって一時
的に蓄えられ、命令解読部２３０からの要求に従って２
命令ずつ命令レジスタ２２４に供給される。命令レジス
タ２２４に格納された２つの命令列は、命令解読部２３
０へ供給される。命令解読部２３０では、２つの命令解
読器２３３、２３４が命令を解読する。命令実行部２４
０では、２つの演算器２４３、２４４により演算が行わ
れる。

【００２９】（固定長命令変換器の詳細な構成）以下に
固定長命令への変換器の詳細を述べる。

【００３０】命令フェッチデータ３２１中の命令位置情
報ビット３２１ｄは、前回の命令フェッチと今回の命令
フェッチで命令が跨いでいたかどうかの状態を保存して
いる。命令が跨いでいない場合には今回の命令フェッチ
の先頭と命令の先頭が一致している事を、跨いでいる場
合には今回の命令フェッチの先頭は２ユニットで構成さ
れる命令の後半１ユニットであることを示している。

【００３１】第２先頭検出器３２２ｂは命令フェッチデ
ータ３２１中の命令位置情報ビット３２１ｄ、および、
先頭のユニット３２１ａの先頭ビットの情報から２つ目
のユニット３２１ｂが命令の先頭かどうかを判断する。

【００３２】同様に、第３先頭検出器３２２ｃは第２先
頭検出器３２２ｂ、および、２つ目のユニット３２１ｂ
の先頭ビットの情報から３つ目のユニット３２１ｃが命
令の先頭かどうかを判断する。最後に次状態発生器３２
２ｄは第３先頭検出器３２２ｃ、および、３つ目のユニ
ット３２１ｃの先頭ビットの情報から３２１ｃから始ま
る命令が今回の命令フェッチで終わるかどうかを判断
し、命令フェッチで終わらない場合には一時保存レジス
タ３２３へ３つ目のユニット３２１ｃを保存する。

【００３３】ＭＩＸａ３２４ａは、今回の命令フェッチ
が命令の途中から始まっていた場合には、一時保存レジ
スタ３２３に格納した命令の前半部分と命令の後半部分
である３２１ａの値を連結したものを、３２１ａが命令
の先頭で１ユニットで終わる命令であった場合には、図
４（ａ）の様に、３２１ａの値と１ユニット分の意味の
無いデータを連結したものを、３２１ａが命令の先頭で
２ユニットで終わる命令であった場合には、図４（ｂ）
の様に、３２１ａの値と３２１ｂの値を連結したものを
命令バッファ２２３に出力し、それ以外の場合には何も
出力しない。

【００３４】同様に、ＭＩＸｂ３２４ｂは、３２１ｂが
命令の先頭で１ユニットで終わる命令であった場合に
は、３２１ｂの値と１ユニット分の意味の無いデータを
連結したものを、３２１ｂが命令の先頭で２ユニットで
終わる命令であった場合には、３２１ｂの値と３２１ｃ
の値を連結したものを命令バッファへ２２３に出力し、
それ以外の場合には何も出力しない。

【００３５】同様に、ＭＩＸｃ３２４ｃは、３２１ｃが
命令の先頭で１ユニットで終わる命令であった場合に
は、３２１ｃの値と１ユニット分の意味の無いデータを
連結したものを命令バッファ２２３へ出力し、それ以外
の場合には何も出力しない。

【００３６】（命令列変換器、ＦＩＦＯの詳細な構成）
図７は命令列変換器の動作を説明する表である。

【００３７】命令列変換器３３２内部には常時０ユニッ
ト、あるいは、２ユニットの命令列が存在している。

【００３８】命令列変換器３３２は、固定長命令変換器
から２ユニット、あるいは４ユニット、あるいは６ユニ
ットの命令を受け取る。

【００３９】命令を受け取った結果、４ユニット以上の
命令が用意された時には命令列変換器３３２は、ＦＩＦ
Ｏ３３３へ４ユニットの命令を出力する。４ユニット未
満の命令が存在する時には、ＦＩＦＯ３３３へは出力せ
ずに命令列変換器３３２に保存する。

【００４０】ＦＩＦＯ３３３は、内部に用意された命令
を、命令解読部２３０からの要求に従って４ユニットず
つ命令レジスタ２２４へ出力する。

【００４１】（プロセッサの動作）次に具体的な命令を
解読実行した場合の本プロセッサの動作について説明す
る。

【００４２】図５（ｃ）は本発明の第１の実施の形態に
おけるプログラムの例である。本プログラム例では、０
ｘ１０００番地（”０ｘ”は１６進数を表す。以下同
様。）から１ユニットで構成されたａｄｄ ｒ０，ｒ１
命令、２ユニットで構成されたａｄｄ ０ｘ１２３４，
ｒ２命令、ａｄｄ ０ｘ２３４５，ｒ３命令、ｓｕｂ
０ｘ３４５６，ｒ４命令、１ユニットで構成されたｎｏ
ｐ命令、ｃｍｐｒ１，ｒ２命令、ｓｕｂ ｒ３，ｒ４命
令、ｓｕｂ ｒ５，ｒ６命令、ｓｕｂｒ６，ｒ７命令が
続くとする。この命令列中で、０ｘ１００４番地の命令
フェッチは次の命令フェッチに命令が続いているので、
命令の位置情報ビット１０２は０に、それ以外は１にな
る（本来、バイナリの機械語命令だが、ここではニモニ
ック表記している）。

【００４３】０ｘ１０００番地への分岐命令を検出する
と、命令実行制御部２４１はＰＣ制御部２４２に分岐の
指令を出力する。ＰＣ制御部２４２は命令フェッチ制御
部２２１へ分岐命令を出力し、ＩＡバス２１１へ分岐ア
ドレスを出力する。メモリシステム２１０はＩＡバス２
１１に対応した命令列６４ビットをＩＤバス２１２へ出
力し、命令供給発行部２２０内の固定長命令変換器２２
２が受け取る。

【００４４】固定長命令変換器２２２では、まず、命令
フェッチデータ中の命令の先頭情報ビット１０２が１で
あることから、１つ目のユニットのデータ３２１ａが命
令の先頭であることがわかる。また、第２先頭検出器３
２２ｂでは、３２１ａが命令の先頭であることと、１つ
目のユニット３２１ａの先頭ビットが０であることか
ら、２つ目のユニットも命令の先頭であることがわか
る。同じ様にして、第３先頭検出器３２２ｃでは、３２
１ｂが命令の先頭であることと、２つ目のユニット３２
１ｂの先頭ビットが１であることから、３つ目のユニッ
トは２つ目のユニットを先頭とする命令の後半である事
がわかる。最後に、次状態発生器３２２ｄでは、３２１
ｃが命令の末尾である事から３つ目のユニット３２１ｃ
の先頭ビットを見るまでもなく、３つ目のユニットで命
令が終っている事が分かるので、一時保存レジスタ３２
３には３つ目のユニットのデータ３２１ｃを保存する必
要はない事がわかる。

【００４５】また、ＭＩＸａ３２４ａは、１つ目のユニ
ットのデータ３２１ａが命令の先頭であり、かつ１ユニ
ット命令である事から、命令データ３２１ａと意味の無
いデータ２１ビットを連結したものを命令バッファ２２
３に出力する。同様に、ＭＩＸｂ３２４ｂは、２つ目の
データ３２１ｂが命令の先頭であり、２ユニット命令の
先頭であることから、命令データ３２１ｂと３２１ｃを
連結したものを命令バッファ２２３へ出力する。同様に
ＭＩＸｃ３２４ｃは、３つ目のデータ３２１ｃが２ユニ
ット命令の後半である事から、何も出力しない。

【００４６】これにより、０ｘ１０００番地の命令フェ
ッチにより命令バッファへは、図６（ａ１）及び図６
（ｂ１）及び図６（ｃ１）の様に４ユニットの命令が命
令バッファ２２３に出力される。

【００４７】次に、０ｘ１００４番地の命令フェッチを
行う。同様の処理を行うことによって、ＭＩＸａ３２４
ａは、２ユニット命令の先頭であるので、１つ目のユニ
ットのデータ３２１ａと２つ目のユニットのデータ３２
１ｂを連結して命令バッファ２２３へ出力する。ＭＩＸ
ｂ３２４ｂは、２ユニット命令の後半であるので、何も
出力しない。ＭＩＸｃ３２４ｃは、２ユニット命令の前
半であるので、何も出力しない。次状態発生器３２２ｄ
は、３２１ｃが次命令の前半であるので、３２１ｃのデ
ータを一時保存レジスタ３２３へ保存する。

【００４８】これによって、０ｘ１００４番地の命令フ
ェッチにより命令バッファへは、図６（ａ２）及び図６
（ｂ２）及び図６（ｃ２）の様に２ユニットの命令が命
令バッファ２２３に出力される。

【００４９】次に、０ｘ１００８番地の命令フェッチを
行う。同様の処理を行うことによって、ＭＩＸａ３２４
ａは、２ユニット命令の後半であるので、一時保存レジ
スタ３２３に保存した前半の命令と１つ目のユニットの
データ３２１ａを連結して命令バッファ２２３へ出力す
る。ＭＩＸｂ３２４ｂは、１ユニット命令なので、２ユ
ニット目のデータ３２１ｂと２１ビットの意味のないデ
ータを連結して命令バッファ２２３へ出力する。ＭＩＸ
ｃ３２４ｃは、３つ目のユニットが１ユニット命令であ
るので、３ユニット目のデータ３２１ｃと２１ビットの
意味のないデータを連結して命令バッファ２２３へ出力
する。

【００５０】これによって、０ｘ１００８番地の命令フ
ェッチにより命令バッファへは、図６（ａ３）及び図６
（ｂ３）及び図６（ｃ３）の様に６ユニットの命令が命
令バッファ２２３に出力される。

【００５１】同様の処理によって、０ｘ１００ｃ番地の
命令フェッチにより命令バッファへは、図６（ａ４）及
び図６（ｂ４）及び図６（ｃ４）の様に６ユニットの命
令が命令バッファ２２３に出力される。

【００５２】命令解読部２３０では、固定長命令変換器
２２２によって固定長命令に変換された命令を命令バッ
ファ２２３や命令レジスタ２２４を経由して２命令ずつ
解読を行う。

【００５３】（プログラム生成装置の構成）図１４は本
発明の第１の実施の形態におけるプログラム生成装置の
ブロック図である。

【００５４】１４１０は命令の位置情報を付加する前の
ソースプログラム格納手段、１４２０は３ユニット毎の
グループに分ける命令抽出手段、１４３０は命令がグル
ープを跨いでいるかどうかを判別する先頭位置情報生成
手段、１４４０はグループ化された命令列と先頭位置情
報を合成する命令列生成手段、１４５０は生成した命令
列を格納する命令列格納手段である。

【００５５】以上の様に構成された本発明の第１の実施
の形態のプログラム生成装置について、以下、その動作
を説明する。

【００５６】ソースプログラム格納手段１４１０には、
１ユニットあるいは、２ユニットで構成されるソースプ
ログラムが格納されている。命令抽出手段１４２０は、
ソースプログラムをソースプログラム格納手段１４１０
から取得し、それぞれ３ユニットで構成されるグループ
に分割する。先頭位置情報生成手段１４３０は、命令抽
出手段１４２０が出力するグループに分割された命令を
取得し、グループの先頭が命令の先頭と一致しているか
どうかを判断し、一致している場合には１を、一致して
いないときには０の値を出力する。命令列生成手段１４
４０は命令抽出手段１４２０の出力と先頭位置情報生成
手段１４３０の出力を合成して位置情報を付加した命令
列を出力する。

【００５７】（プログラム生成装置の動作）次に具体的
な命令を解読実行した場合の本命令列生成装置の動作に
ついて説明する。

【００５８】図５（ａ）および（ｂ）は本発明の第１の
実施の形態におけるプログラム生成装置の入力プログラ
ムと出力されるプログラムの例である。

【００５９】ソースプログラム格納手段１４１０には、
同図（ａ）に示す、１ユニットで構成されたａｄｄ ｒ
０，ｒ１命令、２ユニットで構成されたａｄｄ ０ｘ１
２３４，ｒ２命令、ａｄｄ ０ｘ１２３４５，ｒ３命
令、ｓｕｂ ０ｘ３４５６，ｒ４命令、１ユニットで構
成されたｎｏｐ命令、ｃｍｐ ｒ１，ｒ２命令、ｓｕｂ
ｒ３，ｒ４命令と、ｓｕｂ ｒ５，ｒ６命令、ｓｕｂ
ｒ６，ｒ７命令が格納されている。

【００６０】命令抽出手段１４２０は、ソースプログラ
ム格納手段１４１０に格納されたソースプログラムから
図５（ｂ１）の様に３ユニットの命令ａｄｄ ｒ０，ｒ
１命令と２ユニットで構成されたａｄｄ ０ｘ１２３
４，ｒ２命令を抽出し、先頭位置情報生成手段１４３０
及び命令列生成手段１４４０に出力する。

【００６１】先頭位置情報生成手段１４３０では、命令
抽出手段１４２０から３ユニットの命令を受け取ると、
その先頭のユニットが命令の先頭であるかどうかを判断
する。ａｄｄ ｒ０，ｒ１命令は命令の先頭であるので
１を出力する。

【００６２】命令列生成手段１４４０は、命令抽出手段
１４２０が出力する３ユニットの命令及び先頭位置情報
生成手段１４３０が出力する１ビットの値１を合成し
て、６４ビットの命令列を出力する。

【００６３】次に、同様にして、命令抽出手段１４２０
は、図５（ｂ２）の様にａｄｄ ０ｘ２３４５，ｒ３命
令と、ｓｕｂ ０ｘ３４５６，ｒ４命令の前半の３ユニ
ットを出力し、先頭のユニットはａｄｄ ０ｘ２３４
５，ｒ３命令命令の先頭であるので、先頭位置情報生成
手段１４３０は１を出力する。

【００６４】次に、同様にして、命令抽出手段１４２０
は、図５（ｂ３）の様にｓｕｂ ０ｘ３４５６，ｒ４命
令の後半と、１ユニットで構成されたｎｏｐ命令の３ユ
ニットを出力し、先頭のユニットはｓｕｂ ０ｘ３４５
６，ｒ４命令の後半であるので、先頭位置情報生成手段
１４３０は０を出力する。

【００６５】以上の処理を繰り返すことによって、命令
列生成手段１４４０は命令位置情報を付加した命令列を
出力する。

【００６６】図５（ｃ）は、図５（ｂ）の命令列に命令
位置情報を付加した命令列である。 （第２の実施の形態） （命令フォーマット）図８は、本発明の第２の実施の形
態におけるプロセッサの命令フォーマットである。

【００６７】本プロセッサは、２つの命令セットを有し
ている。同図（ａ）は２１ビット固定長命令で構成され
る第１の命令セットであり、同図（ｂ）は６３ビット固
定長命令で構成される第２の命令セットである。

【００６８】２つの命令セットは、６４ビットの命令フ
ェッチ毎単位内に存在する命令セット選択情報で選択さ
れる。

【００６９】同図（ｃ）は、１ビットの命令セット選択
情報ＦＭが０の場合の、３個の第１の命令セットで構成
される３命令列であり、同図（ｄ）は、１ビットの命令
セット選択ビットＦＭが１の場合の、１個の第２の命令
セットで構成される命令列である。

【００７０】図９は、本発明の第２の実施の形態におけ
るプロセッサの構成図である。９１０は命令列を格納し
ているメモリシステム、９２０は命令フェッチした命令
を命令レジスタに格納する命令供給発行部、９２１は命
令フェッチを制御する命令フェッチ制御部、９２４は解
読する命令を格納する命令レジスタ、９３０は命令解読
全般を行う命令解読部、９３１は命令解読を制御する命
令発行制御部、９３２は命令を解読する命令解読器、９
３３ａは２１ビットの命令３つで構成される命令列を解
読する第１命令解読器、９３３ｂは６３ビットの命令１
つで構成される命令列を解読する第２命令解読器、９３
５はいずれかの命令解読器の解読結果を選択するＭＵ
Ｘ、９３６は命令セットを決定する命令セット選択器、
９４０は解読結果に従って命令を実行する命令実行部、
９４１は命令実行を制御する命令実行制御部、９４２は
分岐関係を担当するＰＣ制御部、９４３は演算器、９４
５はレジスタを格納するレジスタファイルである。

【００７１】以上の様に構成された本発明の第２の実施
の形態のプロセッサについて、以下、その動作を説明す
る。

【００７２】メモリシステム９１０から供給される命令
列は、命令供給発行部９２０に入力される。命令供給発
行部内では、命令解読部９３０からの要求に従って６４
ビットずつ命令レジスタ９２４に供給される。命令レジ
スタ９２４に格納された命令列は、命令解読部９３０へ
供給される。命令解読部９３０では、６４ビットの命令
を２種類の命令列として、第１命令解読器９３３ａと第
２命令解読器９３３ｂによって解読を行う。命令セット
選択器９３６は２つの解読結果のうちどちらかを決定
し、その情報によりＭＵＸ９３５は２つの解読結果のう
ちの１つを選択する。命令実行部９４０では、演算器９
４３により演算が行われる。

【００７３】（命令解読器の詳細な構成）以下に命令解
読器の詳細を述べる。

【００７４】命令供給発行部９２０から供給された６４
ビットの命令列は、第１命令解読器９３３ａ及び第２命
令解読器９３３ｂによって解読される。

【００７５】第１命令解読器９３３ａでは、６４ビット
の命令列の内の最初の２１ビットを解読しマイクロ命令
９３４ａを出力する。

【００７６】第２命令解読器９３３ｂでは、６４ビット
の命令列の内の６３ビットを解読しマイクロ命令９３４
ｂを出力する。

【００７７】命令セット選択器９３６では、６４ビット
の命令列の内の１ビットの命令セット選択情報を用いて
命令セットの選択を行う。命令セット選択情報が０の時
には、現在命令レジスタ９２４に格納されている命令は
第１の命令セットの命令３つで構成されていることを、
命令セット選択情報が１の時には、現在命令レジスタ９
２４に格納されている命令は第２の命令セットの命令１
つで構成されていることを示す。ＭＵＸ９３５は、命令
セット選択器９３６が選択した命令セット情報を用い
て、第１命令解読器９３３ａの出力するマイクロ命令９
３４ａあるいは、第２命令解読器９３３ｂの出力するマ
イクロ命令９３４ｂのどちらかを選択する。これによっ
て命令解読器９３２は、命令レジスタ９２４に格納され
た命令列を正しい命令として解読し、命令実行部９４０
へ演算命令を発行する。

【００７８】また、命令セット選択器９３６が第１の命
令セットを選択した場合、第１命令解読器９３３ａは続
けて命令レジスタ９２４に格納されている、残りの２つ
の第１の命令セットの命令の解読を行ない、命令実行部
へマイクロ命令９３４ａを出力する。

【００７９】（プロセッサの動作）次に具体的な命令を
解読実行した場合の本プロセッサの動作について説明す
る。

【００８０】図１０（ｃ１）および（ｃ２）は本発明の
第２の実施の形態におけるプログラムの例である。

【００８１】０ｘ１０００番地から第１の命令セットの
命令である、ａｄｄ１ ｒ０，ｒ０命令、ｓｕｂ１ ｒ
２，ｒ１命令、ｃｍｐ１ ｒ４，ｒ１命令が続き、０ｘ
１００４番地から第２の命令セットの命令である、ａｄ
ｄ２ ｒ５，ｒ６命令、ｓｕｂ２ ｒ７，ｒ６命令、ｃ
ｍｐ２ ｒ９，ｒ６命令、ｊｍｐ２ ０ｘ２０００命令
が続き、離れて０ｘ２０００番地からは第１の命令セッ
トの命令である、ｍｕｌ１ ｒ０，ｒ１命令、ｄｉｖ１
ｒ２，ｒ３命令、ｓｕｂ１ ｒ１，ｒ２命令が続くと
する。この命令列中で、０ｘ１０００、及び０ｘ２００
０番地の命令フェッチは第１の命令セットの命令が格納
されているので命令セット選択情報は０に、それ以外は
第２の命令セットの命令が格納されているので１になる
（本来バイナリの機械語命令だが、ここではニモニック
で表記している。また、ａｄｄ１命令とｓｕｂ２命令の
機械語が同じであるという様に、命令セットが異なると
同一の機械語に異なる命令が割り当てられる事もある
し、ａｄｄ１命令とａｄｄ２命令が同じ機械語であると
いう様に、命令セットが異なっても同一の命令は同一の
機械語に割り当てられることもある。）。

【００８２】０ｘ１０００番地への分岐命令を検出する
と、命令実行制御部９４１はＰＣ制御部９４２に分岐の
指令を出力する。ＰＣ制御部９４２は命令フェッチ制御
部９２１へ分岐命令を出力し、ＩＡバス９１１へ分岐ア
ドレスを出力する。メモリシステム９１０はＩＡバス９
１１に対応した０ｘ１０００番地から始まる命令列６４
ビットをＩＤバス９１２へ出力し、命令供給発行部９２
０内の命令レジスタ９２４が受け取る。

【００８３】命令解読器９３２内の第１命令解読器９３
３ａは、命令レジスタ９２４の先頭２１ビット９２５ａ
を参照してａｄｄ１ ｒ０，ｒ０命令を解読、第２命令
解読器９３３ｂは、命令レジスタ９２４の先頭６３ビッ
ト９２５ａ、９２５ｂ、９２５ｃを参照して解読を行
い、それぞれマイクロ命令９３４ａ及びマイクロ命令９
３４ｂを出力する。同時に、命令セット選択器９３６は
命令レジスタ９２４を参照し、命令セット選択情報が０
である事から命令セットが第１の命令セットであること
を決定する。ＭＵＸ９３５は、第１命令解読器９３３ａ
の出力するマイクロ命令９３４ａを選択するので、命令
実行部９４０ではａｄｄ１ ｒ０，ｒ０命令が実行され
る。

【００８４】続いて、第１の命令セットを選択している
ので、第１命令解読器９３３ａは続けて命令レジスタ９
２４に格納されている、残りの２つの第１の命令セット
の命令の解読を行ない、命令実行部９４０へマイクロ命
令９３４ａを出力する。これによって、ｓｕｂ１ ｒ
２，ｒ１命令、ｃｍｐ１ ｒ４，ｒ１命令が実行され
る。

【００８５】次に、０ｘ１００４番地の命令を実行す
る。命令レジスタ９２４に格納される０ｘ１００４番地
の命令フェッチデータの命令セット選択情報は１である
ので、第２の命令セットとして、ａｄｄ２ ｒ５，ｒ６
命令が解読され、命令実行部９４０で実行される。

【００８６】同様にして、０ｘ１００８番地は、第２の
命令セットであるｓｕｂ２ ｒ７，ｒ６命令が、０ｘ１
００ｃ番地は第２の命令セットであるｃｍｐ２ ｒ９，
ｒ６命令が、０ｘ１０１０番地は第２の命令セットであ
るｊｍｐ２ ０ｘ２０００命令が、分岐先の０ｘ２００
０番地は、第１の命令セットであるｍｕｌ１ ｒ０，ｒ
１命令、ｄｉｖ１ ｒ２，ｒ３命令、ｓｕｂ１ ｒ１，
ｒ２命令が実行される。

【００８７】（プログラム生成装置の構成）図１５は本
発明の第２の実施の形態におけるプログラム生成装置の
ブロック図である。

【００８８】１６１０は命令の位置情報を付加する前の
ソースプログラム格納手段、１６２０は３ユニット毎の
グループに分ける命令抽出手段、１６３０は命令がどち
らの命令セットに属しているかの情報を生成する命令セ
ット選択情報生成手段、１６４０はグループ化された命
令列と命令セット選択情報を合成する命令列生成手段、
１６５０は生成した命令列を格納する命令列格納手段で
ある。

【００８９】以上の様に構成された本発明の第２の実施
の形態のプログラム生成装置について、以下、その動作
を説明する。

【００９０】ソースプログラム格納手段１６１０には、
１ユニットで構成される第１の命令セットに属する命
令、及び、３ユニットで構成される第２の命令セットに
属する命令のソースプログラムが格納されている。命令
抽出手段１６２０は、ソースプログラムをソースプログ
ラム格納手段１６１０から取得し、それぞれ３ユニット
で構成されるグループに分割する。命令セット選択情報
生成手段１６３０は、命令抽出手段１６２０が出力する
グループに分割された命令を取得し、グループ内の命令
がどちらの命令セットに属しているかを判断し、第１の
命令セットに属している時には０を、第２の命令セット
に属しているときには１の値を出力する。命令列生成手
段１６４０は命令抽出手段１６２０の出力と命令セット
選択情報生成手段１６３０の出力を合成して命令セット
選択情報を付加した命令列を出力する。

【００９１】（プログラム生成装置の動作）次に具体的
な命令を解読実行した場合の本命令列生成装置の動作に
ついて説明する。

【００９２】図１０（ａ）および（ｂ）は本発明の第２
の実施の形態におけるプログラム生成装置の入力プログ
ラムと出力されるプログラムの例である。

【００９３】ソースプログラム格納手段１６１０には、
同図（ａ）に示す、第１の命令セットの命令である、ａ
ｄｄ１ ｒ０，ｒ０命令、ｓｕｂ１ ｒ２，ｒ１命令、
ｃｍｐ１ ｒ４，ｒ１命令が続いて、第２の命令セット
の命令である、ａｄｄ２ ｒ５，ｒ６命令、ｓｕｂ２
ｒ７，ｒ６命令、ｃｍｐ２ ｒ９，ｒ６命令、ｊｍｐ２
０ｘ２０００命令が続くとする。

【００９４】命令抽出手段１６２０は、ソースプログラ
ム格納手段１６１０に格納されたソースプログラムから
図１０（ｂ１）の様に３ユニット分の命令である、第１
の命令セットの命令である、ａｄｄ１ ｒ０，ｒ０命
令、ｓｕｂ１ ｒ２，ｒ１命令、ｃｍｐ１ ｒ４，ｒ１
命令を抽出し、命令セット選択情報生成手段１６３０及
び命令列生成手段１６４０に出力する。

【００９５】命令セット選択情報生成手段１６３０で
は、命令抽出手段１６２０から３ユニットの命令を受け
取ると、命令列がどちらの命令セットに属するかを判断
する。これら３ユニットの命令は第１の命令セットであ
るので０を出力する。

【００９６】命令列生成手段１６４０は、命令抽出手段
１６２０が出力する３ユニットの命令及び命令セット選
択情報生成手段１６３０が出力する１ビットの値０を合
成して、６４ビットの命令列を出力する。

【００９７】次に、同様にして、命令抽出手段１６２０
は、図１０（ｂ２）の様に第２の命令セットの命令であ
る、ａｄｄ２ ｒ５，ｒ６命令の３ユニットを出力し、
該当ユニットは第２の命令セットに属する命令であるの
で、命令セット選択情報生成手段１６３０は１を出力す
る。

【００９８】以上の処理を繰り返すことによって、命令
列生成手段１６４０は命令セット選択情報を付加した命
令列を出力する。

【００９９】図１０（ｃ１）は、図１０（ｂ）の命令列
に命令セット選択情報を付加した命令列である。

【０１００】（従来の命令セット選択方式の課題）この
様に従来の命令セット選択方式では、プログラムカウン
タ１８３０に実装されたＴビットによって命令セットの
選択を行うが、１バイト単位の命令を持つプロセッサで
はこの方式は使用できないという問題がある。また、命
令セットの選択は実行時のプログラムカウンタ１８３０
の値によってのみ決まり、実際に動作させないと命令セ
ットは決定できないため、例えば０ｘ１０００番地の命
令列を見た時にそれがどちらの命令セットなのかを判断
することができず、機械語レベルでのデバッグに困難が
あったり、例えば０ｘ１００１に分岐命令を記述するな
ど、プログラマの間違いで第１の命令セットで記述され
たプログラムに、最下位ビットが１の分岐アドレスで分
岐した場合に動作の保証ができないという問題がある。

【０１０１】また、公開特許公報特開平８−４４５５７
号に従来例として記載されているＶＡＸ１１コンピュー
ターの様に、プロセッサステータスレジスタに実装した
命令セット切り替えレジスタへの書込によって命令セッ
トを選択する方式では、プロセッサステータスレジスタ
に書き込む命令が必要となるので、プログラムが余分に
必要とされ、プログラム領域が肥大したり、書込処理に
よりプロセッサの性能が低下してしまうという問題があ
る。また通常のレジスタ書込は、例えばライトバックス
テージの様な、命令の解読よりも後のパイプラインステ
ージで行われるために、プロセッサステータスレジスタ
への書き込み命令の解読と、プロセッサステータスレジ
スタへの実際の書き込みの間に時間差が発生してしまう
ため、命令セットの切替えが高速に行えないという問題
もある。

【０１０２】（第３の実施の形態） （命令フォーマット）図１１は、本発明の第３の実施の
形態におけるプロセッサの命令フォーマットである。

【０１０３】本プロセッサは、同図（ａ）に示すよう
に、２１ビットを単位とした固定長命令形式となってい
る。６４ビットの命令フェッチ単位は、２１ビットの３
つの命令と１ビットの命令キャッシュ制御情報で構成さ
れる。命令キャッシュ制御情報が０の時は、その命令フ
ェッチ単位に含まれる命令をキャッシュに登録しない事
を、１の時は、その命令フェッチ単位に含まれる命令を
キャッシュに登録する制御を示す。同図（ｂ）は、命令
キャッシュ制御情報が０の場合で、命令フェッチ単位に
含まれる３つの命令は命令キャッシュに登録しない事を
示す。同図（ｃ）は、命令キャッシュ制御情報が１の場
合で、命令フェッチ単位に含まれる３つの命令は命令キ
ャッシュに登録する事を示す。

【０１０４】（プロセッサのハードウェア構成）図１２
は本発明の第３の実施の形態におけるプロセッサのブロ
ック図である。

【０１０５】１２１０は命令列を格納しているメモリシ
ステム、１２５０は命令列に対するキャッシュを制御す
る命令キャッシュ装置、１２５２は命令列を命令キャッ
シュ装置１２５０に登録するかどうかを判断する命令キ
ャッシュ制御解読器、１２５３は命令キャッシュ、１２
２０はメモリシステム１２１０或いは命令キャッシュ装
置１２５０から命令を得る命令供給発行部、１２２１は
命令フェッチを制御する命令フェッチ制御部、１２２４
は解読する命令を格納する命令レジスタ、１２３０は命
令解読全般を行う命令解読部、１２３１は命令解読を制
御する命令発行制御部、１２３２は命令を解読する命令
解読器、１２４０は解読結果に従って命令を実行する命
令実行部、１２４１は命令実行を制御する命令実行制御
部、１２４２は分岐関係を担当するＰＣ制御部、１２４
３は演算器、１２４５はレジスタを格納するレジスタフ
ァイルである。

【０１０６】以上の様に構成された本発明の第３の実施
の形態のプロセッサについて、以下、その動作を説明す
る。

【０１０７】命令フェッチ制御部１２２１から命令フェ
ッチアドレスが発行されると、命令キャッシュ装置１２
５０は該当する命令が命令キャッシュ１２５３に格納さ
れているかを確認し、命令キャッシュ１２５３に格納さ
れていない場合には、メモリシステム１２１０へＩＡバ
ス１２１１を通じて命令フェッチアドレスを出力する。

【０１０８】メモリシステム１２１０はＩＤバス１２１
２を通じて命令列を命令キャッシュ装置１２５０へ供給
する。

【０１０９】命令キャッシュ装置１２５０では、命令キ
ャッシュ制御解読器１２５２は命令列の内の命令キャッ
シュ制御情報を解読し、命令キャッシュ制御情報が１の
時には命令キャッシュ１２５３への登録を行い、命令キ
ャッシュ情報が０の時には命令キャッシュ１２５３への
登録を行わない。

【０１１０】命令キャッシュ装置１２５０はメモリシス
テム１２１０或いは命令キャッシュ１２５３のいずれか
に格納された命令列をＣＤバス１２５５を介して命令供
給発行部１２２０に供給する。

【０１１１】命令供給発行部１２２０では、命令解読部
１２３０からの要求に従って６４ビットずつ命令レジス
タ１２２４に命令列を供給する。命令レジスタ１２２４
に格納された命令列は、命令解読部１２３０へ供給され
る。命令解読部１２３０では、６４ビットの命令を３つ
の２１ビット命令として、命令解読器１２３２によって
解読を行う。

【０１１２】命令実行部１２４０では、演算器１２４３
により演算が行われる。 （プロセッサの動作）次に具体的な命令を解読実行した
場合の本プロセッサの動作について説明する。

【０１１３】図１３は本発明の第３の実施の形態におけ
るプログラムの例である。このプログラムは、割り込み
処理プログラムの様な通常プログラムの流れとは異な
り、本プログラムに分岐して来た時、命令キャッシュに
は本プログラムは格納されていない状況を想定してい
る。

【０１１４】本プログラム例では、０ｘ１０００番地か
らｃｌｒ ｒ１命令、 ｍｏｖ ｉｍｍ，ｒ４命令、ｍ
ｏｖ ｒ５，ｒ０命令、ｍｏｖ （ｒ０），ｒ３命令、
ｍｕｌ ｒ３，ｒ４命令、ａｄｄ ｒ４，ｒ１命令、ｓ
ｕｂ ｉｍｍ，ｒ０命令、ｃｍｐ ｒ１，ｒ０命令、ｂ
ｎｅ ０ｘ１００４命令、ｒｔｉ命令が配置されてお
り、この命令列中、０ｘ１００４番地及び０ｘ１００８
番地に格納されている６つの命令は内部で繰り返して実
行されるのに対して、ほかの命令は１度しか実行されな
い。この為、０ｘ１００４番地及び０ｘ１００８番地に
格納されている命令は命令キャッシュに登録した方が効
率が高いので命令キャッシュ制御情報は１に、それ以外
の命令キャッシュ情報は０に設定されている。

【０１１５】割り込み等の要因により、０ｘ１０００番
地への分岐命令を検出すると、命令実行制御部１２４１
はＰＣ制御部１２４２に分岐の指令を出力する。ＰＣ制
御部１２４２は命令フェッチ制御部１２２１へ分岐命令
を出力し、ＣＡバス１２５４へ分岐アドレスを出力す
る。

【０１１６】命令キャッシュ１２５３にはこれらのプロ
グラムは格納されていないので、命令キャッシュ装置１
２５０はＩＡバス１２１１を通じてメモリシステム１２
１０から命令列を要求する。メモリシステム１２１０は
命令列をＩＤバス１２１２を通じて命令キャッシュ装置
１２５０へ供給する。

【０１１７】命令キャッシュ装置１２５０は、命令列を
ＣＤバス１２５５を介して命令供給発行部１２２０内の
命令レジスタ１２２４へ供給する。また、キャッシュ制
御解読器１２５２は命令列の内の命令キャッシュ制御情
報を解読し、命令キャッシュ制御情報が０であることか
ら、命令キャッシュ１２５３への登録を行わない。

【０１１８】命令解読器１２３２は、命令レジスタ１２
２４の命令を２１ビットずつ、ｃｌｒ ｒ１命令、 ｍ
ｏｖ ｉｍｍ，ｒ４命令、ｍｏｖ ｒ５，ｒ０命令とし
て解読し、命令実行部１２４０は演算を行う。

【０１１９】同様にして、０ｘ１００４番地及び０ｘ１
００８番地の６つの命令の実行を行う。これらの命令列
は命令キャッシュ制御情報が１に設定されているので、
メモリシステム１２１０から命令フェッチすると同時
に、命令キャッシュ装置１２５０では命令キャッシュ１
２５３への登録が行われる。これによってｍｏｖ （ｒ
０），ｒ３命令、ｍｕｌ ｒ３，ｒ４命令、ａｄｄ ｒ
４，ｒ１命令、ｓｕｂｉｍｍ，ｒ０命令、ｃｍｐ ｒ
１，ｒ０命令、ｂｎｅ ０ｘ１００４命令が解読、実行
されると同時に、命令キャッシュ１２５３への登録が行
われる。

【０１２０】次に、再度０ｘ１００４番地及び０ｘ１０
０８番地の６つの命令を実行する場合、これらの命令列
は命令キャッシュ１２５３に既に格納されているので、
メモリシステム１２１０にアクセスすることなく、高速
に実行される。

【０１２１】最後に、０ｘ１００ｃ番地のｒｔｉ命令を
実行する場合には、０ｘ１０００番地の命令を実行する
場合と同じく、メモリシステム１２１０から命令列を獲
得して実行するが、命令キャッシュ１２５３への登録は
行わない。

【０１２２】（従来のキャッシュ制御方式の課題）公開
特許公報特開平８−４４５５７号に従来例として記載さ
れているＶＡＸ１１コンピューターの様に、プロセッサ
ステータスレジスタに実装したキャッシュ制御レジスタ
への書込によってキャッシュの登録や参照などの動作を
制御する方式では、プロセッサステータスレジスタに書
き込む命令が必要となるので、プログラムが余分に必要
とされ、プログラム領域が肥大したり、書込処理により
プロセッサの性能が低下してしまうという問題がある。
また通常のレジスタ書込は、例えばライトバックステー
ジの様な、解読ステージよりも後のパイプラインステー
ジで行われるために、プロセッサステータスレジスタへ
の書き込み命令の解読と、プロセッサステータスレジス
タへの実際の書き込みの間に時間差が発生してしまうた
め、キャッシュの制御が高速に行えないという問題もあ
る。

【０１２３】以上で添付図面を参照して本発明の図示し
た実施の形態について説明したが、本発明はこれら実施
の形態のみに限定されるものではなく、当業者であれば
特許請求の範囲に記載した発明の要旨から逸脱すること
なく、種々の変形及び変更が可能であると理解すべきで
ある。

【０１２４】第１の実施の形態に関して、本実施の形態
では命令フェッチ幅や命令長を規定したがそれらを特に
限定するものではない。

【０１２５】また、命令位置情報を、格納する単位を命
令フェッチ幅としたが、この単位は、一定間隔、あるい
は分岐先の命令毎であれば特に限定しない、例えば、命
令フェッチ幅や、命令フェッチ幅の整数倍や、命令フェ
ッチ幅の整数分の１であっても構わない。

【０１２６】また、命令位置情報は、前記単位に必ず存
在する必要は無く、例えば、分岐先を含む単位のみに存
在していたり、分岐先を含む単位の次の単位のみに存在
していたり、分岐命令を含む単位や、メモリアクセス命
令を含む単位にのみ存在していたりしても構わない。

【０１２７】また、命令の位置情報を、単位の中で最低
位の番地に位置する命令の位置情報としたが、この位置
情報は、単位の中で最低位の番地の命令が命令のどの部
分であるかという情報でも構わないし、また、単位内に
含まれる全ての命令の位置情報であっても構わない。

【０１２８】また、命令の位置情報を、可変語長命令か
ら固定長への変換に用いたが、この情報を何に利用する
かは特に限定しない。例えば、解読時の処理の負荷分散
を目的とした前解読処理であっても構わないし、分岐命
令の分岐先を予測する分岐予測や、先行投機実行の為に
使用しても構わない。

【０１２９】また、ソースプログラム格納手段が扱うデ
ータは、ニモニックであっても機械語であっても構わな
いし、Ｃ言語の様な高級言語であっても構わない。

【０１３０】また、命令抽出手段は、３ユニット毎の固
定長を抽出したが、固定長の長さは何でも構わないし、
また、分岐先の命令語の間隔に対応した長さの命令を抽
出する機能であっても構わない。

【０１３１】また、命令列格納手段は、具体的に何であ
るかは限定しない。例えば、フロッピーディスクやハー
ドディスクや、光ディスクなどの媒体であっても構わな
い。

【０１３２】第２の実施の形態に関して、本実施の形態
では命令フェッチ幅や命令長を規定したがそれらを特に
限定するものではない。

【０１３３】また、命令セット選択情報を、格納する単
位を命令フェッチ幅としたが、この単位は、一定間隔あ
るいは分岐先の命令毎であれば特に限定しない、例え
ば、命令フェッチ幅や、命令フェッチ幅の整数倍や、命
令フェッチ幅の整数分の１であっても構わない。

【０１３４】また、命令セット選択情報は、前記単位に
必ず存在する必要は無く、例えば、分岐先を含む単位の
みに存在していたり、分岐先を含む単位の次の単位のみ
に存在していたり、分岐命令を含む単位や、メモリアク
セス命令を含む単位にのみ存在していたりしても構わな
い。

【０１３５】また、命令セット選択情報を、解読器の出
力するマイクロ命令の無効化に用いたが、この情報を何
に利用するかは特に限定しない。例えば、解読器に入力
する命令列の無効化処理に使っても構わないし、解読器
の動作状態の制御に使用しても構わない。

【０１３６】また、命令セットを固定長命令としたが、
それらを限定するものではない。例えば、全て可変長命
令であっても構わないし、混在であっても構わない。ま
た、可変長命令の場合には、命令の先頭あるいは末尾が
格納されている単位の命令セット選択情報であっても構
わない。

【０１３７】また、ソースプログラム格納手段が扱うデ
ータは、ニモニックであっても機械語であっても構わな
いし、Ｃ言語の様な高級言語であっても構わない。

【０１３８】また、命令抽出手段は、３ユニット毎の固
定長の命令列を抽出したが、固定長の長さは何でも構わ
ないし、また、分岐先の命令語の間隔に対応した可変の
長さの命令列を抽出する機能であっても構わない。

【０１３９】また、命令列格納手段は、具体的に何であ
るかは限定しない。例えば、フロッピーディスクやハー
ドディスクや、光ディスクなどの媒体であっても構わな
い。

【０１４０】第３の実施の形態に関して、本実施の形態
では命令フェッチ幅や命令長を規定したがそれらを特に
限定するものではない。

【０１４１】また、キャッシュ制御情報を、格納する単
位を命令フェッチ幅としたが、この単位は、一定間隔あ
るいは分岐先の命令毎であれば特に限定しない、例え
ば、命令フェッチ幅や、命令フェッチ幅の整数倍や、命
令フェッチ幅の整数分の１であっても構わない。

【０１４２】また、キャッシュ制御情報は、前記単位に
必ず存在する必要は無く、例えば、分岐先を含む単位の
みに存在していたり、分岐先を含む単位の次の単位のみ
に存在していたり、分岐命令を含む単位や、メモリアク
セス命令を含む単位にのみ存在していたりしても構わな
い。

【０１４３】また、キャッシュ制御情報を、命令列の命
令キャッシュへの登録制御に用いたが、命令キャッシュ
へのアクセス制御であっても構わないし、データキャッ
シュへの登録制御やアクセス制御であっても構わない。

【０１４４】また、命令セットを固定長命令としたが、
それらを限定するものではない。例えば、全て可変長命
令であっても構わないし、混在であっても構わない。ま
た、可変長命令の場合には、命令の先頭あるいは末尾が
格納されている単位の命令セット選択情報であっても構
わない。

【０１４５】また、制御情報は、キャッシュ制御情報に
限定しない。具体的には、先行命令フェッチ制御であっ
たり、割り込み制御であったり、ＭＭＵに対する制御情
報であったりしても構わない。先行命令フェッチの場合
には、先行命令フェッチの一時禁止情報であったり、命
令フェッチした命令列を一時的に格納する命令バッファ
の格納バイト数をソフトウェア的に制御するものであっ
たり、先行命令フェッチのフェッチバス幅であったりし
ても構わない。割り込み制御情報の場合には、割り込み
禁止情報であったり、割り込み禁止レベル情報であった
りしても構わない。また、単一の制御情報ではなく、複
数の制御情報を混在させても構わない。混在するときに
は、同一単位内に混在させても構わないし、単位毎に異
なる制御情報を組み込む形式にしても構わない。

【０１４６】また、制御情報は、現在の単位に対する制
御情報であっても構わないし、次の単位に対する制御情
報であっても構わない。

【０１４７】

【発明の効果】以上の説明から明らかなように、本発明
は、命令中に付加情報を配置し、この情報に基づいて制
御することによりプロセッサの構造を簡単にするもので
ある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるプロセッサ
の命令フォーマットおよび、命令フェッチ時の命令列の
並びを示す図

【図２】本発明の第１の実施の形態におけるプロセッサ
のブロック構成図

【図３】本発明の第１の実施の形態における命令供給発
行部のブロック構成図

【図４】本発明の第１の実施の形態における固定長命令
変換器の出力フォーマットを示す図

【図５】本発明の第１の実施の形態におけるプログラム
を示す図

【図６】本発明の第１の実施の形態におけるプログラム
を変換した固定長命令を示す図

【図７】本発明の第１の実施の形態における命令列変換
器の動作の説明図

【図８】本発明の第２の実施の形態におけるプロセッサ
の命令フォーマットおよび、命令フェッチ時の命令列の
並びを示す図

【図９】本発明の第２の実施の形態におけるプロセッサ
のブロック構成図

【図１０】本発明の第２の実施の形態におけるプログラ
ムを示す図

【図１１】本発明の第３の実施の形態におけるプロセッ
サの命令フォーマットおよび、命令フェッチ時の命令列
の並びを示す図

【図１２】本発明の第３の実施の形態におけるプロセッ
サのブロック構成図

【図１３】本発明の第３の実施の形態におけるプログラ
ムを示す図

【図１４】本発明の第１の実施の形態におけるプログラ
ム生成装置のブロック構成図

【図１５】本発明の第２の実施の形態におけるプログラ
ム生成装置のブロック構成図

【図１６】従来のプロセッサの命令フォーマットおよ
び、命令フェッチ時の命令列の並びを示す図

【図１７】従来のプロセッサのブロック構成図

【図１８】従来のプロセッサにおける命令供給発行部の
ブロック構成図

【図１９】従来におけるプログラムを示す図

【符号の説明】

１０１ 命令フォーマット情報 １０２ 命令の先頭情報 ２１０ メモリシステム ２２０ 命令供給発行部 ２２１ 命令フェッチ制御部 ２２２ 固定長命令変換器 ２２３ 命令バッファ ２２４ 命令レジスタ ２３０ 命令解読部 ２３１ 命令発行制御部 ２３２ 命令解読器 ２３３ 第１命令解読器 ２３４ 第２命令解読器 ２４０ 命令実行部 ２４１ 命令実行制御部 ２４２ ＰＣ制御部 ２４３ 第１演算器 ２４４ 第２演算器 ２４５ レジスタファイル ９１０ 命令列を格納しているメモリシステム ９２０ 命令フェッチした命令を命令レジスタに格納す
る命令供給発行部 ９２１ 命令フェッチを制御する命令フェッチ制御部 ９２４ 解読する命令を格納する命令レジスタ ９３０ 命令解読全般を行う命令解読部 ９３１ 命令解読を制御する命令発行制御部 ９３２ 命令を解読する命令解読器 ９３３ａ ２１ビットの命令３つで構成される命令列を
解読する第１命令解読器 ９３３ｂ ６３ビットの命令１つで構成される命令列を
解読する第２命令解読器 ９３５ いずれかの命令解読器の解読結果を選択するＭ
ＵＸ ９３６ 命令セットを決定する命令セット選択器 ９４０ 解読結果にしたがって命令を実行する命令実行
部 ９４１ 命令実行を制御する命令実行制御部 ９４２ 分岐関係を担当するＰＣ制御部 ９４３ 演算器 ９４５ レジスタを格納するレジスタファイル １２１０ 命令列を格納しているメモリシステム １２２０ メモリシステム１２１０或いは命令キャッシ
ュ装置１２５０から命令を得る命令供給発行部 １２２１ 命令フェッチを制御する命令フェッチ制御部 １２２４ 解読する命令を格納する命令レジスタ １２３０ 命令解読全般を行う命令解読部 １２３１ 命令解読を制御する命令発行制御部 １２３２ 命令を解読する命令解読器 １２４０ 解読結果にしたがって命令を実行する命令実
行部 １２４１ 命令実行を制御する命令実行制御部 １２４２ 分岐関係を担当するＰＣ制御部 １２４３ 演算器 １２４５ レジスタを格納するレジスタファイル １２５０ 命令列に対するキャッシュを制御する命令キ
ャッシュ装置 １２５２ 命令列を命令キャッシュ装置１２５０に登録
するかどうかを判断するキャッシュ制御解読器 １２５３ 命令キャッシュ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数のユニットからなる可変長命令を並
   列実行するプロセッサであって、 前記命令中には前記最初のユニットが命令の先頭である
   か否かを示す情報が配置されており、前記情報に基づい
   て可変長命令を固定長命令に変換して実行することを特
   徴とするプロセッサ。
2. 【請求項２】 可変命令語長の命令列を生成するプログ
   ラム生成装置であって、入力されたプログラムから一定
   の長さの命令語を抽出する命令抽出手段と、前記命令抽
   出手段により抽出された前記命令語の位置情報を生成す
   る位置情報生成手段と、前記命令抽出手段により抽出さ
   れた前記命令語と、前記位置情報生成手段により生成さ
   れた前記位置情報とを合成して前記命令列を生成する命
   令列生成手段とを備えることを特徴とするプログラム生
   成装置。
3. 【請求項３】 複数の固定長のユニットからなる命令を
   可変長命令として並列実行するプロセッサであって、 前記命令中には前記命令がどの命令セットに属するかを
   示す命令セット選択情報が配置されており、前記情報に
   基づいて命令セットを切り換えることを特徴とするプロ
   セッサ。
4. 【請求項４】 複数の命令セットからなる命令列を生成
   するプログラム生成装置であって、入力されたプログラ
   ムから一定の長さの命令語を抽出する命令抽出手段と、
   前記命令抽出手段により抽出された前記命令語がどの前
   記命令セットに属するかを規定する命令セット選択情報
   を生成する命令セット選択情報生成手段と、前記命令抽
   出手段により抽出された前記命令語と、前記命令セット
   選択情報生成手段により生成された前記命令セット選択
   情報とを合成して前記命令列を生成する命令列生成手段
   とを備えることを特徴とするプログラム生成装置。
5. 【請求項５】 複数の固定長のユニットからなる命令を
   可変長命令として並列実行するプロセッサであって、 前記命令中には前記キャッシュに対するライトアクセス
   がミスであった場合に主記憶装置のみを書き換えるかま
   たはキャッシュメモリのみを書き換えるかの情報が配置
   されており、この情報に基づいてキャッシュに対するラ
   イトアクセスがミスであった場合主記憶装置のみを書き
   換えるかまたはキャッシュメモリのみを書き換えるかの
   切り換えを行うことを特徴とするプロセッサ。
6. 【請求項６】 命令列を生成するプログラム生成装置で
   あって、入力されたプログラムから一定の長さの命令語
   を抽出する命令抽出手段と、前記命令抽出手段により抽
   出された前記命令語に対するキャッシュ制御を規定する
   キャッシュ制御情報を生成するキャッシュ制御情報生成
   手段と、前記命令抽出手段により抽出された前記命令語
   と、前記キャッシュ制御情報生成手段により生成された
   前記キャッシュ制御情報とを合成して前記命令列を生成
   する命令列生成手段とを備えることを特徴とするプログ
   ラム生成装置。