JPH11306217A - 計算機支援消費電力解析方法及び消費電力解析装置並びにそのプログラムが格納された記憶媒体 - Google Patents
計算機支援消費電力解析方法及び消費電力解析装置並びにそのプログラムが格納された記憶媒体Info
- Publication number
- JPH11306217A JPH11306217A JP10106002A JP10600298A JPH11306217A JP H11306217 A JPH11306217 A JP H11306217A JP 10106002 A JP10106002 A JP 10106002A JP 10600298 A JP10600298 A JP 10600298A JP H11306217 A JPH11306217 A JP H11306217A
- Authority
- JP
- Japan
- Prior art keywords
- transition
- module
- output
- power consumption
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】設計された回路に関する消費電力をより精度よ
く解析する。 【解決手段】 回路１０を複数のモジュール１１〜１３
に分割したときの各モジュールについて、回路１０に対
する入力Ａ、Ｂ及びＣの各々の、連続する２期間の遷移
ＬＬ、ＬＨ、ＨＬ及びＨＨ（Ｌ及びＨはそれぞれ低レベ
ル及び高レベル）の発現率である遷移率を決定する。次
に、モジュール１１について、入力Ａの遷移ＬＬ、Ｌ
Ｈ、ＨＬ及びＨＨと入力Ｂの遷移ＬＬ、ＬＨ、ＨＬ及び
ＨＨとの組み合わせの各々を積事象として、その遷移率
を、モジュール１１の対応する出力Ｘの遷移率として算
出する。次に、モジュール１１の出力Ｘの遷移ＬＬ、Ｌ
Ｈ、ＨＬ及びＨＨの各々について、対応する該積事象の
遷移率の総和を、モジュール１１の出力Ｘの該遷移の遷
移率として算出する。
く解析する。 【解決手段】 回路１０を複数のモジュール１１〜１３
に分割したときの各モジュールについて、回路１０に対
する入力Ａ、Ｂ及びＣの各々の、連続する２期間の遷移
ＬＬ、ＬＨ、ＨＬ及びＨＨ（Ｌ及びＨはそれぞれ低レベ
ル及び高レベル）の発現率である遷移率を決定する。次
に、モジュール１１について、入力Ａの遷移ＬＬ、Ｌ
Ｈ、ＨＬ及びＨＨと入力Ｂの遷移ＬＬ、ＬＨ、ＨＬ及び
ＨＨとの組み合わせの各々を積事象として、その遷移率
を、モジュール１１の対応する出力Ｘの遷移率として算
出する。次に、モジュール１１の出力Ｘの遷移ＬＬ、Ｌ
Ｈ、ＨＬ及びＨＨの各々について、対応する該積事象の
遷移率の総和を、モジュール１１の出力Ｘの該遷移の遷
移率として算出する。
Description
【０００１】
【発明の属する技術分野】本発明は、設計された回路に
対する計算機支援消費電力解析方法及び消費電力解析装
置並びにそのプログラムが格納された記憶媒体に関す
る。
対する計算機支援消費電力解析方法及び消費電力解析装
置並びにそのプログラムが格納された記憶媒体に関す
る。
【０００２】
【従来の技術】設計されたＬＳＩ回路の消費電力は、回
路内の各素子について信号変化に対する消費エネルギー
を算出しておき、シミュレーションにおいて、回路の入
力端子にテストパターンを与え、回路内の各ノードの論
理レベルが単位時間当たりに変化する回数を求め、各素
子の消費エネルギーの総和を求めることにより、見積も
ることができる。
路内の各素子について信号変化に対する消費エネルギー
を算出しておき、シミュレーションにおいて、回路の入
力端子にテストパターンを与え、回路内の各ノードの論
理レベルが単位時間当たりに変化する回数を求め、各素
子の消費エネルギーの総和を求めることにより、見積も
ることができる。
【０００３】しかし、回路規模やテストパターンが多く
なるに従い、テストパターン作成時間及びシミュレーシ
ョン時間が長くなってきた。そこで、特開平８−６９８
０号公報では、回路内の各ノードの信号が変化する率を
算出し、これに基づいて回路内配線の消費電力の解析を
行っている。この方法を、回路内のモジュールとして図
６（Ａ）に示すナンドゲート１に適用した場合を、以下
に説明する。
なるに従い、テストパターン作成時間及びシミュレーシ
ョン時間が長くなってきた。そこで、特開平８−６９８
０号公報では、回路内の各ノードの信号が変化する率を
算出し、これに基づいて回路内配線の消費電力の解析を
行っている。この方法を、回路内のモジュールとして図
６（Ａ）に示すナンドゲート１に適用した場合を、以下
に説明する。
【０００４】図６（Ｂ）は、ナンドゲート１の入力をＡ
及びＢ、出力をＸとしたときのナンドゲート１の真理値
表である。図６（Ｃ）は、入力Ａがランダムな値である
と仮定したときの、入力Ａに対する出力Ｘの確率（Ｐ
率）を示し、図６（Ｄ）は同様に、入力Ｂがランダムな
値であると仮定したときの、入力Ｂに対する出力ＸのＰ
率を示している。
及びＢ、出力をＸとしたときのナンドゲート１の真理値
表である。図６（Ｃ）は、入力Ａがランダムな値である
と仮定したときの、入力Ａに対する出力Ｘの確率（Ｐ
率）を示し、図６（Ｄ）は同様に、入力Ｂがランダムな
値であると仮定したときの、入力Ｂに対する出力ＸのＰ
率を示している。
【０００５】図６（Ｃ）から、入力Ａの値が変化したと
きに、出力Ｘの値が変化する率ＰｖＯａは、 ＰｖＯａ＝２×｛（０×１／４＋（１／２）×１／
４）｝＝１／４ となる。同様に、入力Ｂの値が変化したときに、出力Ｘ
の値が変化する率ＰｖＯｂは、 ＰｖＯｂ＝２×｛（０×１／４＋（１／２）×１／
４）｝＝１／４ となる。
きに、出力Ｘの値が変化する率ＰｖＯａは、 ＰｖＯａ＝２×｛（０×１／４＋（１／２）×１／
４）｝＝１／４ となる。同様に、入力Ｂの値が変化したときに、出力Ｘ
の値が変化する率ＰｖＯｂは、 ＰｖＯｂ＝２×｛（０×１／４＋（１／２）×１／
４）｝＝１／４ となる。
【０００６】ここで、低レベルと高レベルの一方から他
方へ遷移する率は、変化がある場合及びない場合がそれ
ぞれ２通りであることから、入力Ａ及びＢの各々につい
て１／２である。以上から、出力Ｘの変化率ＰｖＯｘ
は、 ＰＶＯＸ＝ＰｖＯａ×１／２＋ＰｖＯｂ×１／２＝（１
／４）×１／２＋（１／４）×１／２＝１／４ となる。
方へ遷移する率は、変化がある場合及びない場合がそれ
ぞれ２通りであることから、入力Ａ及びＢの各々につい
て１／２である。以上から、出力Ｘの変化率ＰｖＯｘ
は、 ＰＶＯＸ＝ＰｖＯａ×１／２＋ＰｖＯｂ×１／２＝（１
／４）×１／２＋（１／４）×１／２＝１／４ となる。
【０００７】
【発明が解決しようとする課題】しかし、このようにし
て求めたモジュールの出力信号が変化する率は、相互に
関連した事象を独立事象の如く取り扱っているため誤差
が大きく、回路の消費電力見積もり結果についても誤差
が大きくなる。本発明の目的は、このような問題点に鑑
み、設計された回路に関する消費電力をより精度よく解
析することが可能な計算機支援消費電力解析方法及び消
費電力解析装置並びにそのプログラムが格納された記憶
媒体を提供することにある。
て求めたモジュールの出力信号が変化する率は、相互に
関連した事象を独立事象の如く取り扱っているため誤差
が大きく、回路の消費電力見積もり結果についても誤差
が大きくなる。本発明の目的は、このような問題点に鑑
み、設計された回路に関する消費電力をより精度よく解
析することが可能な計算機支援消費電力解析方法及び消
費電力解析装置並びにそのプログラムが格納された記憶
媒体を提供することにある。
【０００８】
【課題を解決するための手段及びその作用効果】請求項
１では、設計された回路に関する消費電力を解析する計
算機支援消費電力解析方法において、回路を複数のモジ
ュールに分割したときの各モジュールについて、該回路
に対する各入力の、連続する２期間の遷移ＬＬ、ＬＨ、
ＨＬ及びＨＨ（Ｌ及びＨはそれぞれ低レベル及び高レベ
ル）の発現率である遷移率に基づき、該モジュールの各
入力の遷移の全ての組み合わせの各々を積事象としてそ
の遷移率を、該モジュールの対応する出力の遷移率とし
て算出し、該モジュールの出力の各遷移について該積事
象の遷移率の総和を、該モジュールの出力の該遷移の遷
移率として算出する。
１では、設計された回路に関する消費電力を解析する計
算機支援消費電力解析方法において、回路を複数のモジ
ュールに分割したときの各モジュールについて、該回路
に対する各入力の、連続する２期間の遷移ＬＬ、ＬＨ、
ＨＬ及びＨＨ（Ｌ及びＨはそれぞれ低レベル及び高レベ
ル）の発現率である遷移率に基づき、該モジュールの各
入力の遷移の全ての組み合わせの各々を積事象としてそ
の遷移率を、該モジュールの対応する出力の遷移率とし
て算出し、該モジュールの出力の各遷移について該積事
象の遷移率の総和を、該モジュールの出力の該遷移の遷
移率として算出する。
【０００９】この計算機支援消費電力解析方法によれ
ば、モジュールの各入力の遷移の全ての組み合わせを考
慮しているので、設計された回路に関する消費電力を従
来例よりも精度よく解析することが可能であるという効
果を奏し、回路設計の信頼性向上に寄与するところが大
きい。請求項２の計算機支援消費電力解析方法では、請
求項１において、上記回路に対する各入力の遷移率を決
定し、該回路の入力側から出力側へ順に、該モジュール
の順番を決定し、該順番に従って該モジュールの出力の
上記遷移率を算出する。
ば、モジュールの各入力の遷移の全ての組み合わせを考
慮しているので、設計された回路に関する消費電力を従
来例よりも精度よく解析することが可能であるという効
果を奏し、回路設計の信頼性向上に寄与するところが大
きい。請求項２の計算機支援消費電力解析方法では、請
求項１において、上記回路に対する各入力の遷移率を決
定し、該回路の入力側から出力側へ順に、該モジュール
の順番を決定し、該順番に従って該モジュールの出力の
上記遷移率を算出する。
【００１０】請求項３の計算機支援消費電力解析方法で
は、請求項２において、上記モジュールの出力がそれよ
り入力側のモジュールの入力としてフィードバックされ
ている場合には、出力の遷移率が該入力に影響する全て
のモジュールについて、算出された該遷移率の変動が許
容誤差範囲内に収まるまで、該遷移率を繰り返し算出す
る。
は、請求項２において、上記モジュールの出力がそれよ
り入力側のモジュールの入力としてフィードバックされ
ている場合には、出力の遷移率が該入力に影響する全て
のモジュールについて、算出された該遷移率の変動が許
容誤差範囲内に収まるまで、該遷移率を繰り返し算出す
る。
【００１１】この計算機支援消費電力解析方法によれ
ば、回路中にフィードバックループが存在しても、回路
に関する消費電力を精度よく解析することが可能である
という効果を奏する。請求項４の計算機支援消費電力解
析方法では、請求項１乃至３のいずれか１つにおいて、
上記回路に対する各入力の遷移率及び算出された上記複
数のモジュールの各々の出力の遷移率に基づき、各モジ
ュールの平均消費電力を見積もる。
ば、回路中にフィードバックループが存在しても、回路
に関する消費電力を精度よく解析することが可能である
という効果を奏する。請求項４の計算機支援消費電力解
析方法では、請求項１乃至３のいずれか１つにおいて、
上記回路に対する各入力の遷移率及び算出された上記複
数のモジュールの各々の出力の遷移率に基づき、各モジ
ュールの平均消費電力を見積もる。
【００１２】請求項５の計算機支援消費電力解析方法で
は、請求項１乃至３のいずれか１つにおいて、上記回路
に対する各入力の遷移率及び算出された上記複数のモジ
ュールの各々の出力の遷移率に基づき、モジュール間配
線の平均消費電力を見積もる。請求項６では、設計され
た回路に関する消費電力を解析する計算機を備えた消費
電力解析装置において、該計算機では、回路を複数のモ
ジュールに分割したときの各モジュールについて、該回
路に対する各入力の、連続する２期間の遷移ＬＬ、Ｌ
Ｈ、ＨＬ及びＨＨ（Ｌ及びＨはそれぞれ低レベル及び高
レベル）の発現率である遷移率に基づき、該モジュール
の各入力の遷移の全ての組み合わせの各々を積事象とし
てその遷移率を、該モジュールの対応する出力の遷移率
として算出し、該モジュールの出力の各遷移について該
積事象の遷移率の総和を、該モジュールの出力の該遷移
の遷移率として算出する。
は、請求項１乃至３のいずれか１つにおいて、上記回路
に対する各入力の遷移率及び算出された上記複数のモジ
ュールの各々の出力の遷移率に基づき、モジュール間配
線の平均消費電力を見積もる。請求項６では、設計され
た回路に関する消費電力を解析する計算機を備えた消費
電力解析装置において、該計算機では、回路を複数のモ
ジュールに分割したときの各モジュールについて、該回
路に対する各入力の、連続する２期間の遷移ＬＬ、Ｌ
Ｈ、ＨＬ及びＨＨ（Ｌ及びＨはそれぞれ低レベル及び高
レベル）の発現率である遷移率に基づき、該モジュール
の各入力の遷移の全ての組み合わせの各々を積事象とし
てその遷移率を、該モジュールの対応する出力の遷移率
として算出し、該モジュールの出力の各遷移について該
積事象の遷移率の総和を、該モジュールの出力の該遷移
の遷移率として算出する。
【００１３】請求項７の記憶媒体では、請求項６の計算
機で実行されるプログラムが格納されている。
機で実行されるプログラムが格納されている。
【００１４】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。図１は、計算機支援消費電力解析
方法に用いられる遷移率算出手順を示す。説明の簡単化
のために、算出対象回路として、図２に示すような回路
１０を考える。
実施形態を説明する。図１は、計算機支援消費電力解析
方法に用いられる遷移率算出手順を示す。説明の簡単化
のために、算出対象回路として、図２に示すような回路
１０を考える。
【００１５】ここで、低レベルをＬ、高レベルをＨで表
し、連続する２期間、例えば２クロックサイクルで、レ
ベルｉからレベルｊへの遷移ｉ→ｊ（ｉ及びｊが同一レ
ベルの場合も遷移に含める）を遷移ｉｊと表すと、４つ
の遷移ＬＬ，ＬＨ、ＨＬ及びＨＨがある。各遷移の発現
率を遷移率と称する。 （Ｓ１）回路１０に対する各入力Ａ、Ｂ及びＣの各遷移
について遷移率を決定する。
し、連続する２期間、例えば２クロックサイクルで、レ
ベルｉからレベルｊへの遷移ｉ→ｊ（ｉ及びｊが同一レ
ベルの場合も遷移に含める）を遷移ｉｊと表すと、４つ
の遷移ＬＬ，ＬＨ、ＨＬ及びＨＨがある。各遷移の発現
率を遷移率と称する。 （Ｓ１）回路１０に対する各入力Ａ、Ｂ及びＣの各遷移
について遷移率を決定する。
【００１６】例えば、回路の入力パターンを想定して各
遷移の遷移率を求める。クロックのように変化が規則的
である場合には、その規則から容易に遷移率を定めるこ
とができる。入力がランダムで各遷移の遷移率が等しい
と考えられる場合には、各遷移の遷移率を０．２５とす
る。 （Ｓ２）回路を、消費エネルギーが入出力端の信号遷移
により定まるモジュールに分割する。例えば図２におい
て、回路１０を、ナンドゲート１１、ノアゲート１２及
びインバータ１３の各モジュールに分割する。
遷移の遷移率を求める。クロックのように変化が規則的
である場合には、その規則から容易に遷移率を定めるこ
とができる。入力がランダムで各遷移の遷移率が等しい
と考えられる場合には、各遷移の遷移率を０．２５とす
る。 （Ｓ２）回路を、消費エネルギーが入出力端の信号遷移
により定まるモジュールに分割する。例えば図２におい
て、回路１０を、ナンドゲート１１、ノアゲート１２及
びインバータ１３の各モジュールに分割する。
【００１７】（Ｓ３）モジュールの順番を決定する。モ
ジュールの出力の遷移率が順次求まるように、信号の下
流側から上流側へ向かって、ナンドゲート１１、ノアゲ
ート１２及びインバータ１３の順とする。回路１０につ
いて、入力Ａ及びＢの遷移率から出力Ｘの遷移率が求ま
ると、これと入力Ｃの遷移率とからノアゲート１２の出
力Ｙの遷移率が求まり、この出力Ｙからインバータ１３
の出力Ｚの遷移率が求まる。
ジュールの出力の遷移率が順次求まるように、信号の下
流側から上流側へ向かって、ナンドゲート１１、ノアゲ
ート１２及びインバータ１３の順とする。回路１０につ
いて、入力Ａ及びＢの遷移率から出力Ｘの遷移率が求ま
ると、これと入力Ｃの遷移率とからノアゲート１２の出
力Ｙの遷移率が求まり、この出力Ｙからインバータ１３
の出力Ｚの遷移率が求まる。
【００１８】一般に、分割されたｎ個のモジュールの算
出順がｉ番目のものを第ｉモジュールとする。 （Ｓ４）第ｉモジュールの出力遷移率を後述のようにし
て算出する。ｉの初期値は１である。 （Ｓ５）ｉ＝ｎであれば処理を終了し、そうでなければ
ｉを１だけインクリメントしてステップＳ４へ戻る。
出順がｉ番目のものを第ｉモジュールとする。 （Ｓ４）第ｉモジュールの出力遷移率を後述のようにし
て算出する。ｉの初期値は１である。 （Ｓ５）ｉ＝ｎであれば処理を終了し、そうでなければ
ｉを１だけインクリメントしてステップＳ４へ戻る。
【００１９】次に、ナンドゲート１１の出力Ｘの遷移Ｌ
Ｌ，ＬＨ、ＨＬ及びＨＨの各々についての遷移率算出方
法を説明する。入力Ａの４つの遷移ＬＬ，ＬＨ、ＨＬ及
びＨＨと入力Ｂの４つの遷移ＬＬ，ＬＨ、ＨＬ及びＨＨ
との組み合わせは１６通りあり、その各々について出力
Ｘの遷移が定まる。これを図３（Ｂ）に示す。図４は、
積事象Ｐ１〜Ｐ８を論理ゲートの記号で表したものであ
る。
Ｌ，ＬＨ、ＨＬ及びＨＨの各々についての遷移率算出方
法を説明する。入力Ａの４つの遷移ＬＬ，ＬＨ、ＨＬ及
びＨＨと入力Ｂの４つの遷移ＬＬ，ＬＨ、ＨＬ及びＨＨ
との組み合わせは１６通りあり、その各々について出力
Ｘの遷移が定まる。これを図３（Ｂ）に示す。図４は、
積事象Ｐ１〜Ｐ８を論理ゲートの記号で表したものであ
る。
【００２０】例えば積事象Ｐ１は、入力Ａの遷移がＬＬ
であり、入力Ｂの遷移がＬＬであり、この場合、出力Ｘ
の遷移はＨＨとなる。この場合の出力Ｘの遷移率は、図
３（Ａ）から０．２×０．２＝０．０４となる。図３
（Ｂ）の積事象Ｐ１〜Ｐ１６の各々について、このよう
にして求めた遷移率を図３（Ｃ）に示す。図３（Ｂ）に
おいて、出力Ｘの遷移がＨＨとなるのは、積事象Ｐ１〜
Ｐ５、Ｐ８、Ｐ９、Ｐ１３及び１４であり、これらの和
事象の遷移率は、図３（Ｃ）から、 ０．０４＋０．０４＋０．０８＋０．０４＋０．０８＋
０．０８＋０．０２＋０．０６＋０．０６＝０．５ となる。このようにして求めた出力Ｘの各遷移での遷移
率を、図３（Ｄ）に示す。
であり、入力Ｂの遷移がＬＬであり、この場合、出力Ｘ
の遷移はＨＨとなる。この場合の出力Ｘの遷移率は、図
３（Ａ）から０．２×０．２＝０．０４となる。図３
（Ｂ）の積事象Ｐ１〜Ｐ１６の各々について、このよう
にして求めた遷移率を図３（Ｃ）に示す。図３（Ｂ）に
おいて、出力Ｘの遷移がＨＨとなるのは、積事象Ｐ１〜
Ｐ５、Ｐ８、Ｐ９、Ｐ１３及び１４であり、これらの和
事象の遷移率は、図３（Ｃ）から、 ０．０４＋０．０４＋０．０８＋０．０４＋０．０８＋
０．０８＋０．０２＋０．０６＋０．０６＝０．５ となる。このようにして求めた出力Ｘの各遷移での遷移
率を、図３（Ｄ）に示す。
【００２１】図１のステップＳ１において、図２の回路
１０の入力Ａ〜Ｃに対する各遷移の遷移率をいずれも
０．２５として上述の算出方法により出力Ｘ、Ｙ及びＺ
の各遷移の遷移率を算出した結果をそれぞれ図５（Ａ）
〜（Ｃ）に示す。入力Ａ〜Ｃに対する各遷移の遷移率
と、出力Ｘ、Ｙ及びＺの各遷移の遷移率とで、全てのモ
ジュール１１〜１３の入力出力端及び配線の各遷移にお
ける遷移率が定まる。
１０の入力Ａ〜Ｃに対する各遷移の遷移率をいずれも
０．２５として上述の算出方法により出力Ｘ、Ｙ及びＺ
の各遷移の遷移率を算出した結果をそれぞれ図５（Ａ）
〜（Ｃ）に示す。入力Ａ〜Ｃに対する各遷移の遷移率
と、出力Ｘ、Ｙ及びＺの各遷移の遷移率とで、全てのモ
ジュール１１〜１３の入力出力端及び配線の各遷移にお
ける遷移率が定まる。
【００２２】例えばナンドゲート１１の平均消費電力
は、入力Ａ、Ｂ及び出力Ｘの各々の遷移ＬＨ及びＨＬの
消費エネルギーを計算しておき、その各々に、該当する
遷移率と周波数とを乗じ、それらの和を求めることによ
り得られる。ノアゲート１２及びインバータ１３につい
ても同様である。各モジュールの平均消費電力の総和を
求めることにより、回路１０内の全モジュールの平均消
費電力が見積もられる。回路又はその一部領域において
平均消費電力が所定値より大きい場合には、回路素子を
変更したり、設計変更したりする。
は、入力Ａ、Ｂ及び出力Ｘの各々の遷移ＬＨ及びＨＬの
消費エネルギーを計算しておき、その各々に、該当する
遷移率と周波数とを乗じ、それらの和を求めることによ
り得られる。ノアゲート１２及びインバータ１３につい
ても同様である。各モジュールの平均消費電力の総和を
求めることにより、回路１０内の全モジュールの平均消
費電力が見積もられる。回路又はその一部領域において
平均消費電力が所定値より大きい場合には、回路素子を
変更したり、設計変更したりする。
【００２３】遷移率の他の利用方法としては、回路内の
各配線の消費エネルギーを上記同様にして求めておき、
それらの総和を求め、これが所定値以上となれば配線設
計を変更する。上述の従来例の説明において求めたナン
ドゲート１の出力Ｘが変化する率１／４は、本実施形態
の図３（Ｂ）において出力ＸがＬＨ又はＨＬと変化する
率６／１６＝３／８に対応しており、両者は１／８だけ
異なる。従来法では、それぞれの入力変化が排他的に起
きるかのように変化率を算出しているのに対し、本実施
形態では、各入力値に対する出力の変化を正確に考慮し
ているので、本実施形態のほうが従来例よりもより正確
な結果を与える。
各配線の消費エネルギーを上記同様にして求めておき、
それらの総和を求め、これが所定値以上となれば配線設
計を変更する。上述の従来例の説明において求めたナン
ドゲート１の出力Ｘが変化する率１／４は、本実施形態
の図３（Ｂ）において出力ＸがＬＨ又はＨＬと変化する
率６／１６＝３／８に対応しており、両者は１／８だけ
異なる。従来法では、それぞれの入力変化が排他的に起
きるかのように変化率を算出しているのに対し、本実施
形態では、各入力値に対する出力の変化を正確に考慮し
ているので、本実施形態のほうが従来例よりもより正確
な結果を与える。
【００２４】なお、モジュールは、基本論理ゲートに限
定されず、その消費エネルギーが入出力端の信号遷移に
より概略定まるものであればよい。
定されず、その消費エネルギーが入出力端の信号遷移に
より概略定まるものであればよい。
【図１】本発明の一実施形態の計算機支援消費電力解析
方法に用いられる遷移率算出手順を示す概略フローチャ
ートである。
方法に用いられる遷移率算出手順を示す概略フローチャ
ートである。
【図２】図１の算出対象回路の簡単な例を示す図であ
る。
る。
【図３】図２中のナンドゲートの出力遷移率算出を説明
するための図である。
するための図である。
【図４】図３（Ｂ）の積事象Ｐ１〜Ｐ８を論理ゲートの
記号で表した図である。
記号で表した図である。
【図５】（Ａ）〜（Ｃ）はそれぞれ図２の回路の各入力
に対する各遷移の遷移率がいずれも０．２５である場合
のナンドゲート、ノアゲート及びインバータの出力遷移
率算出結果を示す図である。
に対する各遷移の遷移率がいずれも０．２５である場合
のナンドゲート、ノアゲート及びインバータの出力遷移
率算出結果を示す図である。
【図６】モジュールの出力が変化する率を算出する従来
法の説明図である。
法の説明図である。
１０ 回路 １１ ナンドゲート １２ ノアゲート １３ インバータ Ａ〜Ｃ 入力 Ｘ〜Ｚ 出力
Claims (7)
- 【請求項１】 設計された回路に関する消費電力を解析
する計算機支援消費電力解析方法において、 回路を複数のモジュールに分割したときの各モジュール
について、該回路に対する各入力の、連続する２期間の
遷移ＬＬ、ＬＨ、ＨＬ及びＨＨの発現率である遷移率に
基づき、該モジュールの各入力の遷移の全ての組み合わ
せの各々を積事象としてその遷移率を、該モジュールの
対応する出力の遷移率として算出し、該モジュールの出
力の各遷移について該積事象の遷移率の総和を、該モジ
ュールの出力の該遷移の遷移率として算出する、 ことを特徴とする計算機支援消費電力解析方法。 - 【請求項２】 上記回路に対する各入力の遷移率を決定
し、 該回路の入力側から出力側へ順に、該モジュールの順番
を決定し、 該順番に従って該モジュールの出力の上記遷移率を算出
する、 ことを特徴とする請求項１記載の計算機支援消費電力解
析方法。 - 【請求項３】 上記モジュールの出力がそれより入力側
のモジュールの入力としてフィードバックされている場
合には、出力の遷移率が該入力に影響する全てのモジュ
ールについて、算出された該遷移率の変動が許容誤差範
囲内に収まるまで、該遷移率を繰り返し算出する、 ことを特徴とする請求項２記載の計算機支援消費電力解
析方法。 - 【請求項４】 上記回路に対する各入力の遷移率及び算
出された上記複数のモジュールの各々の出力の遷移率に
基づき、各モジュールの平均消費電力を見積もることを
特徴とする請求項１乃至３のいずれか１つに記載の計算
機支援消費電力解析方法。 - 【請求項５】 上記回路に対する各入力の遷移率及び算
出された上記複数のモジュールの各々の出力の遷移率に
基づき、モジュール間配線の平均消費電力を見積もるこ
とを特徴とする請求項１乃至３のいずれか１つに記載の
計算機支援消費電力解析方法。 - 【請求項６】 設計された回路に関する消費電力を解析
する計算機を備えた消費電力解析装置において、該計算
機では、 回路を複数のモジュールに分割したときの各モジュール
について、該回路に対する各入力の、連続する２期間の
遷移ＬＬ、ＬＨ、ＨＬ及びＨＨの発現率である遷移率に
基づき、該モジュールの各入力の遷移の全ての組み合わ
せの各々を積事象としてその遷移率を、該モジュールの
対応する出力の遷移率として算出し、該モジュールの出
力の各遷移について該積事象の遷移率の総和を、該モジ
ュールの出力の該遷移の遷移率として算出する、 ことを特徴とする消費電力解析装置。 - 【請求項７】 請求項６の計算機で実行されるプログラ
ムが格納されていることを特徴とする記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10106002A JPH11306217A (ja) | 1998-04-16 | 1998-04-16 | 計算機支援消費電力解析方法及び消費電力解析装置並びにそのプログラムが格納された記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10106002A JPH11306217A (ja) | 1998-04-16 | 1998-04-16 | 計算機支援消費電力解析方法及び消費電力解析装置並びにそのプログラムが格納された記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11306217A true JPH11306217A (ja) | 1999-11-05 |
Family
ID=14422496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10106002A Withdrawn JPH11306217A (ja) | 1998-04-16 | 1998-04-16 | 計算機支援消費電力解析方法及び消費電力解析装置並びにそのプログラムが格納された記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11306217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205270A (ja) * | 2008-02-26 | 2009-09-10 | Fujitsu Ltd | 消費電力見積もり方法、消費電力見積もり装置、および消費電力見積もりプログラム |
-
1998
- 1998-04-16 JP JP10106002A patent/JPH11306217A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205270A (ja) * | 2008-02-26 | 2009-09-10 | Fujitsu Ltd | 消費電力見積もり方法、消費電力見積もり装置、および消費電力見積もりプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7117466B2 (en) | System and method for correlated process pessimism removal for static timing analysis | |
| US8719742B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
| US7555740B2 (en) | Method and system for evaluating statistical sensitivity credit in path-based hybrid multi-corner static timing analysis | |
| US6278964B1 (en) | Hot carrier effect simulation for integrated circuits | |
| US8418107B2 (en) | Performing statistical timing analysis with non-separable statistical and deterministic variations | |
| Najm | Low-pass filter for computing the transition density in digital circuits | |
| JP4973241B2 (ja) | メッシュ回路のタイミングの不確定性を判定するための方法及び装置 | |
| CN111898335A (zh) | 一种电路可靠性分析方法 | |
| US5761097A (en) | Logic timing analysis for multiple-clock designs | |
| US8813006B1 (en) | Accelerated characterization of circuits for within-die process variations | |
| JP2006154951A (ja) | 検証方法及び検証装置 | |
| JPH11306217A (ja) | 計算機支援消費電力解析方法及び消費電力解析装置並びにそのプログラムが格納された記憶媒体 | |
| JP2005141434A (ja) | 集積回路のタイミング検証システム、タイミング検証プログラム | |
| US10372851B2 (en) | Independently projecting a canonical clock | |
| CN116050332A (zh) | 可感知动态电源噪声的静态时序分析方法及装置 | |
| US10740522B1 (en) | Apparatus and method of operating timing analysis considering multi-input switching | |
| US6625783B2 (en) | State machine, semiconductor device using state machine, and method of design thereof | |
| EP3293883A1 (en) | Programmable logic device, method for verifying error of programmable logic device, and method for forming circuit of programmable logic device | |
| US6715135B2 (en) | Formal verification method | |
| Hamad et al. | Efficient multilevel formal analysis and estimation of design vulnerability to single event transients | |
| JP2000099561A (ja) | 半導体装置の電源電圧変動解析装置 | |
| Duggirala et al. | On the theory of stochastic processors | |
| CN112134557B (zh) | 基于脉冲锁存器时序监测的宽电压自适应调节系统及方法 | |
| Wang et al. | Potential slack budgeting with clock skew optimization | |
| Kazma et al. | Investigating the efficiency and accuracy of a data type reduction technique for soft error analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |