JPH11298125A - Surface mounting land - Google Patents

Surface mounting land

Info

Publication number
JPH11298125A
JPH11298125A JP10500998A JP10500998A JPH11298125A JP H11298125 A JPH11298125 A JP H11298125A JP 10500998 A JP10500998 A JP 10500998A JP 10500998 A JP10500998 A JP 10500998A JP H11298125 A JPH11298125 A JP H11298125A
Authority
JP
Japan
Prior art keywords
land
surface mounting
lead
wide portion
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10500998A
Other languages
Japanese (ja)
Inventor
Toru Muramatsu
徹 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP10500998A priority Critical patent/JPH11298125A/en
Publication of JPH11298125A publication Critical patent/JPH11298125A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a surface mounting land for preventing occurrence of a bridge between leads related to a surface mounting integrated circuit such as QFP(quad flap package). SOLUTION: A land 102 comprises a land main body 206 and first and second wide parts 208 and 210 which are wider than the land main body 206, with the land main body 206 provided at center, while the first and second wide parts 208 and 210 are provided on the both ends. When a lead 204 is jointed with solder to the land 102, a part from a tip end part 212 of the lead 204 to a first clinch part 214 is made to hit the land main body 206 of the land 102 and the first wide part 208, with a melted solder concentrating on the tip end part 212 and the first clinch part 214, resulting in expansion to the first wide part 208 and second wide part 210 for solidification to form a front fillet and a back fillet.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、クオードフラット
パッケージ(QFP)などの表面実装用集積回路を搭載
するための回路基板面上に設けられる表面実装用ランド
に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a surface mounting land provided on a circuit board for mounting a surface mounting integrated circuit such as a quad flat package (QFP).

【0002】[0002]

【従来の技術】図6は、表面実装用集積回路の一つであ
るクオードフラットパッケージ(QFP)のリードに対
応して、回路基板面上に設けられる従来の表面実装用ラ
ンド60の配列形状の一例を示す平面図である。従来の
表面実装用ランド60は、多数のランド62が回路基板
面上にそれぞれ平行に配列されており、その形状は細長
い長方形である。また、それぞれのランド間隔はQFP
のリード間隔に依り、多くの場合約1mm以下と非常に
狭い。
2. Description of the Related Art FIG. 6 shows an arrangement of a conventional surface mounting land 60 provided on a circuit board surface corresponding to a lead of a quad flat package (QFP) which is one of surface mounting integrated circuits. It is a top view showing an example. The conventional land 60 for surface mounting has a large number of lands 62 arranged in parallel on the circuit board surface, and has a long and narrow rectangular shape. In addition, each land interval is QFP
In many cases, the distance is very narrow, about 1 mm or less.

【0003】図7は、それぞれのランド62にQFPの
リード70が半田72によって接合された状態を示す説
明図である。以下に、リード70をランド62に半田接
合する方法を説明する。
FIG. 7 is an explanatory view showing a state in which a lead 70 of a QFP is joined to each land 62 by solder 72. Hereinafter, a method of soldering the lead 70 to the land 62 will be described.

【0004】初めに各ランド62上にクリーム半田を一
定厚に印刷塗布し、このクリーム半田を介してランド6
2上にQFPのリード70を載置する。このようにQF
Pが載置された状態で、全体をリフロー炉の中を通すこ
とによってリフロー加熱する。すると、リフロー加熱さ
れたクリーム半田中の半田が溶融され、ランド62とQ
FPのリード70とが半田接合される。
[0004] First, cream solder is printed and applied to each land 62 at a constant thickness, and the lands 6 are applied via the cream solder.
The lead 70 of the QFP is placed on 2. Thus QF
In the state where P is placed, reflow heating is performed by passing the whole through a reflow furnace. Then, the solder in the reflow-heated cream solder is melted, and the land 62 and Q
The lead 70 of the FP is soldered.

【0005】しかしながら、半田接合の際、上記従来例
の表面実装用ランド60はランド間隔が1mm以下と非
常に狭いため、クリーム半田が多量に塗布されている場
合は、図8に示されているように、クリーム半田が溶融
された際にランド62間にブリッジ80が発生してしま
うという問題点がある。特に、半田72が最も集まるリ
ード70のクリンチ部74では、半田72の表面張力が
多く残るためブリッジ80が発生しやすい。
[0005] However, during soldering, the surface mounting lands 60 of the above-mentioned conventional example have a very narrow land spacing of 1 mm or less. Therefore, FIG. 8 shows a case where a large amount of cream solder is applied. As described above, there is a problem that the bridge 80 is generated between the lands 62 when the cream solder is melted. In particular, at the clinch portion 74 of the lead 70 where the solder 72 collects most, the bridge 80 is likely to occur because the surface tension of the solder 72 remains large.

【0006】そこで、このようなブリッジの発生を防止
するために、特開平6−268360号公報および特開
平7−147479号公報に開示されているような、幅
広部を設けた表面実装用ランドが提案されている。特開
平6−268360号公報のランドは、ランド本体の一
部分に円形の幅広面部を設けたものであり、特開平7−
147479号公報のランドは、ランドをティアドロッ
プ形状とし、このティアドロップ形状のランドを互い違
いに配置したものである。
In order to prevent the occurrence of such a bridge, a surface mounting land provided with a wide portion as disclosed in JP-A-6-268360 and JP-A-7-147479 has been proposed. Proposed. The land disclosed in Japanese Patent Application Laid-Open No. 6-268360 has a circular wide surface provided in a part of the land body.
The land disclosed in 147479 has a land in a teardrop shape, and the lands having the teardrop shape are alternately arranged.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述の
公報のランドにおいても、半田の表面張力のためにブリ
ッジの発生を完全には防止できない。よって、リード間
に生ずるブリッジの防止を従来技術よりも高い精度で実
現でき、半田接合の信頼性をさらに向上させることが可
能な表面実装用ランドが望まれる。
However, even in the land disclosed in the above publication, the occurrence of bridges cannot be completely prevented due to the surface tension of the solder. Therefore, a surface mounting land capable of preventing bridges between leads from being realized with higher accuracy than the conventional technology and further improving the reliability of solder bonding is desired.

【0008】本発明は上記事情に鑑みてなされたもの
で、クオードフラットパッケージ(QFP)などの表面
実装用集積回路において、リード間に生ずるブリッジを
従来技術よりも高い精度で防止することができ、半田接
合の信頼性を向上させることが可能な表面実装用ランド
を提供することを目的とする。
The present invention has been made in view of the above circumstances, and in a surface mount integrated circuit such as a quad flat package (QFP), a bridge generated between leads can be prevented with higher accuracy than in the prior art. An object of the present invention is to provide a surface mounting land capable of improving the reliability of solder bonding.

【0009】[0009]

【課題を解決するための手段】上記課題を達成するため
に、請求項1記載の発明は、表面実装用集積回路のリー
ドが半田付けされる表面実装用ランドにおいて、 前記
リードの形状に対応して細長く形成されたランド本体
と、前記ランド本体のより幅広く形成された少なくとも
一つの幅広部とを具備し、 前記表面実装用集積回路を
実装した状態で、前記ランド本体に当接する前記リード
の先端部側にある屈曲部が前記ランド本体と前記幅広部
との境界より前記幅広部側に位置する表面実装用ランド
である。
According to a first aspect of the present invention, there is provided a surface mounting land to which a lead of a surface mounting integrated circuit is soldered, the land corresponding to the shape of the lead. A land body that is elongated in shape and at least one wide portion that is wider than the land body, and the tip of the lead that comes into contact with the land body when the surface-mount integrated circuit is mounted. The bent portion on the portion side is the surface mounting land located on the wide portion side from the boundary between the land main body and the wide portion.

【0010】上記構成では、ランド本体と幅広部との境
界に位置する屈曲部の幅広部側に半田が集中するため、
リード間に生ずるブリッジが防止される。また、リード
と表面実装用ランドとの半田接合において、高い信頼性
が得られる。
In the above configuration, since the solder concentrates on the wide portion side of the bent portion located at the boundary between the land body and the wide portion,
Bridges between the leads are prevented. In addition, high reliability is obtained in the solder bonding between the lead and the land for surface mounting.

【0011】また、請求項2記載の発明は、前記幅広部
として前記ランド本体の両端にそれぞれ第1の幅広部お
よび第2の幅広部が位置する請求項1記載の表面実装用
ランドである。
The invention according to claim 2 is the land for surface mounting according to claim 1, wherein a first wide portion and a second wide portion are located at both ends of the land body as the wide portion.

【0012】また、請求項3記載の発明は、前記屈曲部
が前記ランド本体と前記第2の幅広部との境界に位置
し、前記リードの前記先端部から前記屈曲部にかけての
部分が前記ランド本体と前記第1の幅広部とにわたって
接合する請求項2記載の表面実装用ランドである。
In the invention according to a third aspect, the bent portion is located at a boundary between the land main body and the second wide portion, and a portion from the distal end portion of the lead to the bent portion is the land. The surface mounting land according to claim 2, wherein the land is joined over the main body and the first wide portion.

【0013】本発明の請求項2および請求項3に係る上
記構成では、溶融した半田が流れる際、第1の幅広部お
よび第2の幅広部の二方向に流れ、第1の幅広部および
第2の幅広部周辺に半田が集中するためブリッジ発生の
恐れがなく、かつ確実に半田接合される。
In the above configuration according to the second and third aspects of the present invention, when the molten solder flows, it flows in the two directions of the first wide portion and the second wide portion, and the first wide portion and the second wide portion. Since the solder is concentrated around the wide portion 2, there is no risk of bridging, and the solder is securely joined.

【0014】また、請求項4記載の発明は、前記幅広部
の幅が前記ランド本体の幅の1.2倍から1.4倍であ
る請求項1記載の表面実装用ランドである。
According to a fourth aspect of the invention, there is provided the surface mounting land according to the first aspect, wherein the width of the wide portion is 1.2 to 1.4 times the width of the land body.

【0015】上記構成では、溶融した半田が表面張力に
より自然に幅広部に流れる。
In the above configuration, the molten solder flows naturally to the wide portion due to surface tension.

【0016】[0016]

【発明の実施の形態】以下、半田接合のために用いられ
る回路基板面上の表面実装用ランドに関わる、本発明の
実施の形態を図面を参照して説明する。図1は、本発明
の一実施形態に係る、表面実装用集積回路の一つである
クオードフラットパッケージ(QFP)のリードに対応
した、表面実装用ランド10の配列形状を示す平面図で
ある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention relating to a surface mounting land on a circuit board used for solder bonding will be described below with reference to the drawings. FIG. 1 is a plan view showing an arrangement of surface mounting lands 10 corresponding to leads of a quad flat package (QFP) which is one of surface mounting integrated circuits according to an embodiment of the present invention.

【0017】表面実装用ランド100は、プリント配線
基板等の回路基板面上に設けられ、多数のランド102
が方形を描くように、回路基板面上にそれぞれ平行に配
列されており、それぞれのランド102の間隔は表面実
装用ランド100に載置されるQFPのリード間隔に依
り、多くの場合約1mm以下と非常に狭くなっている。
The surface mounting lands 100 are provided on the surface of a circuit board such as a printed wiring board.
Are arranged in parallel on the circuit board surface so as to draw a square, and the interval between the lands 102 depends on the lead interval of the QFP mounted on the surface mounting land 100, and is about 1 mm or less in many cases. And is very narrow.

【0018】図2は、QFP200のランド102の形
状とQFP本体202より延出したリード204との相
対位置を示す説明図である。ランド102は、ランド本
体206と、ランド本体206の両端に形成されたラン
ド本体206より幅の広い第1の幅広部208および第
2の幅広部210とから構成されている。但し、本実施
形態では、図1の外辺側の幅広部を第1の幅広部20
8、図1の内辺側の幅広部を第2の幅広部210とす
る。また、ランド本体206の幅はリード102の幅と
同等もしくは狭く形成されており、第1の幅広部208
および第2の幅広部210はランド本体206よりも広
く形成されている。
FIG. 2 is an explanatory view showing the relative position between the shape of the land 102 of the QFP 200 and the lead 204 extending from the QFP main body 202. The land 102 includes a land main body 206 and a first wide portion 208 and a second wide portion 210 formed at both ends of the land main body 206 and wider than the land main body 206. However, in the present embodiment, the wide portion on the outer side in FIG.
8. The wide portion on the inner side in FIG. 1 is referred to as a second wide portion 210. Further, the width of the land body 206 is formed to be equal to or narrower than the width of the lead 102, and the first wide portion 208 is formed.
The second wide portion 210 is formed wider than the land body 206.

【0019】より具体的には、ランド本体206の幅は
約0.25〜0.3mmであり、第1の幅広部208お
よび第2の幅広部210の幅は、ランド本体206の約
1.2倍から1.4倍となっている。
More specifically, the width of the land body 206 is approximately 0.25 to 0.3 mm, and the width of the first wide portion 208 and the second wide portion 210 is approximately 1. It is 2 to 1.4 times.

【0020】QFP200のリード204はガルウイン
グ型であり、リード204の先端部212側に第1の屈
曲部214(以下、第1のクリンチ部と称す)が、そし
てQFP本体202側に第2の屈曲部216(以下、第
2のクリンチ部と称す)が設けられている。また、リー
ド204とランド102とが半田接合されるときは、リ
ード204の先端部212から第1のクリンチ部214
にかけての部分と、ランド102のランド本体206お
よび第1の幅広部208とが当接するように接合され
る。
The lead 204 of the QFP 200 is a gull-wing type, and has a first bent portion 214 (hereinafter, referred to as a first clinch portion) on the tip portion 212 side of the lead 204 and a second bent portion on the QFP main body 202 side. A portion 216 (hereinafter, referred to as a second clinch portion) is provided. When the lead 204 and the land 102 are soldered, the first clinch portion 214
, The land main body 206 of the land 102 and the first wide portion 208 are joined so as to be in contact with each other.

【0021】このとき図2に示すように、第1のクリン
チ部214がランド本体206と第2の幅広部210と
の境界に位置し、先端部212が第1の幅広部208の
中間に位置する。
At this time, as shown in FIG. 2, the first clinch portion 214 is located at the boundary between the land main body 206 and the second wide portion 210, and the distal end portion 212 is located at the middle of the first wide portion 208. I do.

【0022】次に、QFP200の表面実装において、
ランド102とリード204とを半田接合する工程を説
明する。図3はランド102とリード204とが半田接
合される前の状態を示す断面図であり、図4はランド1
02とリード204とが半田接合された状態を示す断面
図であり、図5は図4の上面図である。
Next, in the surface mounting of the QFP 200,
The step of soldering the land 102 and the lead 204 will be described. FIG. 3 is a sectional view showing a state before the land 102 and the lead 204 are joined by soldering, and FIG.
FIG. 5 is a cross-sectional view showing a state where the lead wire 02 and the lead 204 are soldered, and FIG. 5 is a top view of FIG.

【0023】クリーム半田302を一定厚に印刷塗布し
たランド102上に、図2に示された位置でリード20
4が配置されるようQFP200を搭載する。この状態
が図3に示されている。この図3の状態の回路基板30
4およびQFP200をリフロー炉の中に通し、リフロ
ー加熱すると、クリーム半田302が溶融する。このと
き溶融した半田は、表面張力によってリード204とラ
ンド102との当接部分の両端、すなわちリード204
の先端部212および第1のクリンチ部214周辺に集
中する。
The lead 20 is placed on the land 102 on which the cream solder 302 is applied by printing at a constant thickness at the position shown in FIG.
The QFP 200 is mounted so that the QFP 4 is arranged. This state is shown in FIG. The circuit board 30 in the state of FIG.
4 and the QFP 200 are passed through a reflow furnace and heated by reflow, whereby the cream solder 302 is melted. At this time, the molten solder is applied to both ends of the contact portion between the lead 204 and the land 102 due to surface tension, that is, the lead 204
In the vicinity of the front end portion 212 and the first clinch portion 214.

【0024】但し、本明細書では、リード204の先端
部212に集中した半田をフロントフィレット404、
第1クリンチ部214周辺に集中した半田をバックフィ
レット406と呼ぶ。
However, in this specification, the solder concentrated at the tip 212 of the lead 204 is applied to the front fillet 404,
The solder concentrated around the first clinch portion 214 is called a back fillet 406.

【0025】そして図4および図5に示されるように、
溶融して先端部212および第1のクリンチ部214に
集中した半田は、表面張力によって第1の幅広部208
および第2の幅広部210に広がった後、凝固するた
め、リード204は凝固した半田402によってランド
102にしっかりと半田接合され、回路基板304とQ
FP200とが電気的、機械的に接続される。
As shown in FIGS. 4 and 5,
The solder that has been melted and concentrated on the tip portion 212 and the first clinch portion 214 is subjected to the first wide portion 208 by surface tension.
After spreading to the second wide portion 210 and solidifying, the lead 204 is firmly soldered to the land 102 by the solidified solder 402, and the circuit board 304 and the Q
The FP 200 is electrically and mechanically connected.

【0026】このようにして、第1の幅広部208およ
び第2の幅広部210における表面張力が解消されるた
め、ランド102間に発生するブリッジ発生率が飛躍的
に下がる。また、QFPの半田付け信頼性は、半田量の
最も多いバックフィレット406によって決定すること
から、全てのリード204の第1のクリンチ部214周
辺においてバックフィレット406が形成されリード2
04とランド102とが接合される本発明においては、
半田接合において高い信頼性を得ることができる。
As described above, since the surface tension in the first wide portion 208 and the second wide portion 210 is eliminated, the rate of occurrence of bridges generated between the lands 102 is drastically reduced. Further, since the soldering reliability of the QFP is determined by the back fillet 406 having the largest amount of solder, the back fillet 406 is formed around the first clinch portion 214 of all the leads 204 and the lead 2 is formed.
In the present invention where the land 04 and the land 102 are joined,
High reliability can be obtained in solder joining.

【0027】また、フロントフィレット404はリード
204とランド102とをしっかりと半田接合させる目
的の他に、該半田接合の確認を画像検査等によって行う
ときに活用される。半田の流れ特性を考えたとき、半田
は溶融の際、第1の幅広部208および第2の幅広部2
10の二方向に流れるため、フロントフィレット404
が確実に存在していることが確認できればバックフィレ
ット406も高い確率で存在していると予想される。従
って、半田付けの良否を画像検査する際には、フロント
フィレット404を確認することで接合状態を調べるこ
とができる。
The front fillet 404 is used not only for the purpose of firmly joining the lead 204 and the land 102 with solder, but also for confirming the solder joint by image inspection or the like. Considering the flow characteristics of the solder, when the solder is melted, the first wide portion 208 and the second wide portion 2
10, the front fillet 404
Is confirmed to be present, it is expected that the back fillet 406 also exists with a high probability. Therefore, when performing an image inspection on the quality of soldering, the bonding state can be checked by checking the front fillet 404.

【0028】なお、発明の実施の形態の説明中では、表
面実装用集積回路としてQFPを例として取り上げた
が、他にSOP(Small Outline Package)やQFJ(Q
uad Flat J-leaded Package)等を実装する表面実装用
ランドに適用しても良い。
In the description of the embodiments of the present invention, QFP is taken as an example of the surface mount integrated circuit. However, SOP (Small Outline Package) and QFJ (Q
It may be applied to a land for surface mounting on which a uad Flat J-leaded Package) is mounted.

【0029】[0029]

【発明の効果】上述のように、本発明の表面実装用ラン
ドによれば、ランド本体とこの両端にランド本体よりも
広く形成された幅広部を設け、表面実装用集積回路のリ
ードの屈曲部をランド本体と一方の幅広部との境界に位
置させて、リードと表面実装用ランドとを半田接合する
ようにしたため、半田不良をなくし、リード間に生じる
ブリッジを防止できるという効果がある。これは、半田
とQFPのリードとの半田接合の信頼性向上に大きく貢
献するものである。
As described above, according to the surface mounting land of the present invention, the land body and the wide portions formed wider than the land body at both ends are provided, and the bent portion of the lead of the surface mounting integrated circuit is provided. Is positioned at the boundary between the land body and one of the wide portions, and the leads and the surface mounting lands are joined by solder. Therefore, there is an effect that a solder defect is eliminated and a bridge generated between the leads can be prevented. This greatly contributes to improving the reliability of the solder joint between the solder and the lead of the QFP.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係る表面実装用ランドの
配列形状を示す平面図である。
FIG. 1 is a plan view showing an arrangement of surface mounting lands according to an embodiment of the present invention.

【図2】ランドの形状とリードとの相対位置を示す説明
図である。
FIG. 2 is an explanatory diagram showing a relative position between a land shape and a lead.

【図3】ランドとリードとが半田接合される前の状態を
示す断面図である。
FIG. 3 is a sectional view showing a state before a land and a lead are joined by soldering.

【図4】ランドとリードとが半田接合された状態を示す
断面図である。
FIG. 4 is a cross-sectional view showing a state where a land and a lead are joined by soldering.

【図5】図4の上面図である。FIG. 5 is a top view of FIG. 4;

【図6】従来の表面実装用ランドの配列形状を示す平面
図である。
FIG. 6 is a plan view showing an arrangement of conventional surface mounting lands.

【図7】ランドにリードが半田によって接合された状態
を示す説明図である。
FIG. 7 is an explanatory view showing a state where leads are joined to lands by soldering.

【図8】従来の表面実装用ランドのランド間に発生した
ブリッジを示す説明図である。
FIG. 8 is an explanatory view showing a bridge generated between lands of a conventional surface mounting land.

【符号の説明】[Explanation of symbols]

100 表面実装用ランド 102 ランド 200 QFP 202 QFP本体 204 リード 206 ランド本体 208 第1の幅広部 210 第2の幅広部 212 先端部 214 第1のクリンチ部 216 第2のクリンチ部 302 クリーム半田 304 回路基板 402 半田 404 フロントフィレット 406 バックフィレット REFERENCE SIGNS LIST 100 Surface mounting land 102 Land 200 QFP 202 QFP main body 204 Lead 206 Land main body 208 First wide portion 210 Second wide portion 212 End portion 214 First clinch portion 216 Second clinch portion 302 Cream solder 304 Circuit board 402 Solder 404 Front fillet 406 Back fillet

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 表面実装用集積回路のリードが半田付け
される表面実装用ランドにおいて、 前記リードの形状に対応して細長く形成されたランド本
体と、前記ランド本体のより幅広く形成された少なくと
も一つの幅広部とを具備し、 前記表面実装用集積回路を実装した状態で、前記ランド
本体に当接する前記リードの先端部側にある屈曲部が前
記ランド本体と前記幅広部との境界より前記幅広部側に
位置するように形成したことを特徴とする表面実装用ラ
ンド。
1. A surface mounting land to which a lead of a surface mounting integrated circuit is soldered, wherein: a land body elongated in correspondence with a shape of the lead; and at least one land formed wider than the land body. A bent portion on the tip end side of the lead abutting on the land body in a state where the surface mounting integrated circuit is mounted, the bent portion being wider than a boundary between the land body and the wide portion. A land for surface mounting, characterized in that it is formed so as to be located on the side of a part.
【請求項2】 前記幅広部として前記ランド本体の両端
にそれぞれ第1の幅広部および第2の幅広部が位置する
ことを特徴とする請求項1記載の表面実装用ランド。
2. The surface mounting land according to claim 1, wherein a first wide portion and a second wide portion are located at both ends of the land body as the wide portion.
【請求項3】 前記リードの前記屈曲部が前記ランド本
体と前記第2の幅広部との境界に位置し、前記リードの
前記先端部から前記屈曲部にかけての部分が前記ランド
本体と前記第1の幅広部とにわたって接合するように形
成されることを特徴とする請求項2記載の表面実装用ラ
ンド。
3. The bent portion of the lead is located at a boundary between the land main body and the second wide portion, and a portion from the tip to the bent portion of the lead is formed between the land main body and the first wide portion. The land for surface mounting according to claim 2, wherein the land is formed so as to be joined to the wide portion of the land.
【請求項4】 前記幅広部の幅が前記ランド本体の幅の
1.2倍から1.4倍であることを特徴とする請求項1
記載の表面実装用ランド。
4. The width of the wide portion is 1.2 to 1.4 times the width of the land body.
Land for surface mounting as described.
JP10500998A 1998-04-15 1998-04-15 Surface mounting land Pending JPH11298125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10500998A JPH11298125A (en) 1998-04-15 1998-04-15 Surface mounting land

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10500998A JPH11298125A (en) 1998-04-15 1998-04-15 Surface mounting land

Publications (1)

Publication Number Publication Date
JPH11298125A true JPH11298125A (en) 1999-10-29

Family

ID=14396084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10500998A Pending JPH11298125A (en) 1998-04-15 1998-04-15 Surface mounting land

Country Status (1)

Country Link
JP (1) JPH11298125A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013221861A (en) * 2012-04-17 2013-10-28 Omron Corp Inspection method of wetted state of solder, automatic appearance inspection device and substrate inspection system using the same
JP2016058453A (en) * 2014-09-05 2016-04-21 三菱電機株式会社 Wiring board, motor, electrical apparatus and air conditioner
JP2017188554A (en) * 2016-04-05 2017-10-12 三菱電機株式会社 Circuit board, circuit board device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013221861A (en) * 2012-04-17 2013-10-28 Omron Corp Inspection method of wetted state of solder, automatic appearance inspection device and substrate inspection system using the same
JP2016058453A (en) * 2014-09-05 2016-04-21 三菱電機株式会社 Wiring board, motor, electrical apparatus and air conditioner
JP2017188554A (en) * 2016-04-05 2017-10-12 三菱電機株式会社 Circuit board, circuit board device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2000058739A (en) Semiconductor device and lead frame for using manufacture thereof
JPH11298125A (en) Surface mounting land
JP2017069333A (en) Printed circuit board
JPH0823147A (en) Connecting structure for circuit board
JPH11145367A (en) Lead terminal of component to be mounted on surface
JP4137782B2 (en) Lead frame, surface-mount semiconductor device using the lead frame, and electronic device having the surface-mount semiconductor device mounted on a circuit board
JP2595881B2 (en) Method for fixing lead terminals of surface mount type integrated circuit package
JP3200613B2 (en) Electronic component soldering method
JP3048236B2 (en) Electronic components
JPH066021A (en) Pattern configuration for soldering land
JP2000315852A (en) Circuit board
JPH06334320A (en) Mounting method for electronic component
JP2914980B2 (en) Surface mounting structure of multi-terminal electronic components
JP4421199B2 (en) Semiconductor device, electronic apparatus using the same, and method for manufacturing semiconductor device
JP2001077522A (en) Method of mounting electronic component
JPH06334322A (en) Reflow soldering method and metal mask
JPH0936527A (en) Electronic component, manufacture of electronic component and soldering of board and electronic component
JPH06350005A (en) Semiconductor integrated circuit device
JPH04142095A (en) Connecting structure for member
JPH0435917B2 (en)
JPH06334090A (en) Lead structure of resin sealed semiconductor device and manufacture thereof
JP2873758B2 (en) Mounting method and mounting structure of film carrier
JPH0722742A (en) Soldering method for printed wiring board
JPH0265295A (en) Printed board
JPH09283900A (en) Mounting method of substrate and electronic parts

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031226

A131 Notification of reasons for refusal

Effective date: 20040121

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040319

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20040623

Free format text: JAPANESE INTERMEDIATE CODE: A02