JPH1127476A - Solid-state image pickup device - Google Patents

Solid-state image pickup device

Info

Publication number
JPH1127476A
JPH1127476A JP9176646A JP17664697A JPH1127476A JP H1127476 A JPH1127476 A JP H1127476A JP 9176646 A JP9176646 A JP 9176646A JP 17664697 A JP17664697 A JP 17664697A JP H1127476 A JPH1127476 A JP H1127476A
Authority
JP
Japan
Prior art keywords
sensor
unit
charge
transfer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9176646A
Other languages
Japanese (ja)
Inventor
Toshiaki Azuma
俊明 東
Minoru Yasuda
実 安田
Yasuto Maki
康人 真城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9176646A priority Critical patent/JPH1127476A/en
Publication of JPH1127476A publication Critical patent/JPH1127476A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a solid-state image pickup device that has an over flow control function even in the case that a sensor section has a potential step difference decreasing in its read-out direction. SOLUTION: In a CCD linear sensor having a sensor structure longer in its read-out direction and having a potential gradient decreasing in the read direction, a potential barrier to determine a charge amount processed by each memory section 13c is formed in the vicinity of each memory section 13c in a plurality of vertical transmission paths 13 through which signal charges of each sensor section 11 are transferred, and an overflow control gate electrode 19 is provided on an upper part of the potential barrier. Signal charges exceeding the potential barrier under the overflow control gate electrode 19 are swept out to a drain section 17b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は固体撮像装置に関
し、特にセンサ部(光電変換素子)の横方向に電荷排出
部を形成してなるいわゆる横型オーバーフロードレイン
構造を持つ固体撮像装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device, and more particularly to a solid-state imaging device having a so-called horizontal overflow drain structure in which a charge discharging portion is formed in a lateral direction of a sensor section (photoelectric conversion element).

【0002】[0002]

【従来の技術】この種の固体撮像装置の一例として、C
CD(Charge Coupled Device) リニアセンサを図4に示
す。同図において、センサ部101が直線状に多数配列
されてなるセンサ列102の一方側には、読み出しゲー
ト部103を介して各センサ部101から読み出された
信号電荷をセンサ列102の配列方向に転送する電荷転
送部104が設けられ、その反対側には電荷排出ゲート
部105および電荷排出部106からなるオーバーフロ
ードレイン構造が設けられている。電荷転送部104に
よって転送された信号電荷は、電荷電圧変換部107で
電圧に変換され、バッファ108を介して出力端子10
9から図示せぬ信号処理系へ出力される。図5に、図4
のX‐Y断面のポテンシャル分布を示す。
2. Description of the Related Art As an example of this type of solid-state imaging device, C
FIG. 4 shows a CD (Charge Coupled Device) linear sensor. In the figure, on one side of a sensor array 102 in which a large number of sensor units 101 are linearly arranged, signal charges read from each sensor unit 101 via a read gate unit 103 are arranged in the direction in which the sensor arrays 102 are arranged. Is provided, and on the opposite side, an overflow drain structure including a charge discharging gate 105 and a charge discharging unit 106 is provided. The signal charge transferred by the charge transfer unit 104 is converted into a voltage by the charge-voltage conversion unit 107, and is output via the buffer 108 to the output terminal 10.
9 to a signal processing system (not shown). FIG.
3 shows a potential distribution in the XY section of FIG.

【0003】上記構成の従来のCCDリニアセンサにお
いて、センサ部101での光電変換によってセンサ部1
01に蓄積される電荷量が電荷排出ゲート部105のポ
テンシャル障壁を越えた場合には、その越えた分の信号
電荷が電荷排出ゲート部105を介して電荷排出ドレイ
ン部106に排出される。
In the conventional CCD linear sensor having the above-described configuration, the photoelectric conversion in the sensor 101
When the amount of electric charge stored in 01 exceeds the potential barrier of the charge discharging gate unit 105, the excess signal charge is discharged to the charge discharging drain unit 106 via the charge discharging gate unit 105.

【0004】信号電荷の読み出し時は、読み出しゲート
部103の読み出しゲート電極111に読み出しゲート
パルスφROGを印加し、読み出しゲート電極111の
下のポテンシャルを浅い状態から深い状態に変化させる
ことにより、各センサ部101に蓄積された信号電荷を
読み出す。そして、電荷転送部104の転送方向に配列
された転送ゲート電極112に例えば2相のシフトパル
スφH1,φH2を与えることにより、信号電荷を読み
出しゲート電極111の下から読み出しかつ転送する。
At the time of reading signal charges, a read gate pulse φROG is applied to the read gate electrode 111 of the read gate section 103, and the potential under the read gate electrode 111 is changed from a shallow state to a deep state, whereby each sensor is read. The signal charges stored in the unit 101 are read. Then, by applying, for example, two-phase shift pulses φH1 and φH2 to the transfer gate electrodes 112 arranged in the transfer direction of the charge transfer unit 104, the signal charges are read out from below the readout gate electrode 111 and transferred.

【0005】[0005]

【発明が解決しようとする課題】ところで、バーコード
読取り用センサやカメラのAF(Automatic Focussing)
センサなどとして用いられるCCDリニアセンサでは、
感度向上などを目的として、信号電荷の読み出し方向に
長いセンサ構造が採用されている。このようなセンサ構
造を有するCCDリニアセンサに、上述した如き横型オ
ーバーフロードレイン構造を持たせた場合には、センサ
長に起因する読み出し不良による読み出し残像が問題に
なってくる。この問題に対しては、信号電荷の読み出し
時間を長く設定することにより軽減することができる
が、これはリニアセンサの仕様条件を制約することにな
る。
By the way, bar code reading sensors and camera AF (Automatic Focussing)
In CCD linear sensors used as sensors, etc.,
For the purpose of improving the sensitivity and the like, a sensor structure that is long in a signal charge reading direction is employed. When a CCD linear sensor having such a sensor structure is provided with the horizontal overflow drain structure as described above, a read afterimage due to a read failure due to the sensor length becomes a problem. This problem can be alleviated by setting a longer signal charge read time, but this limits the specification conditions of the linear sensor.

【0006】そのために、センサ部101の構造上の対
策として、図6のポテンシャル図に示すように、センサ
部101内に信号電荷の読み出し方向においてポテンシ
ャル段差を設け、センサ部101内に信号電荷の読み出
し方向に向けて下る階段状のポテンシャル勾配を付ける
ことにより、信号電荷を読み出し易くし、センサ長に起
因する読み出し残像を抑えるという方法が考えられる。
As a countermeasure for the structure of the sensor unit 101, a potential step is provided in the sensor unit 101 in the signal charge reading direction as shown in the potential diagram of FIG. A method is conceivable in which a signal charge is easily read by providing a step-like potential gradient that goes down in the read direction, and read afterimage caused by the sensor length is suppressed.

【0007】しかしながら、この方法を採用する場合に
は、センサ部101からの信号電荷の読み出し不良をな
くすことはできるが、センサ部101内のポテンシャル
段差のために、センサ列102に関して電荷転送部10
4と反対側に電荷排出ドレイン部106を配した横型オ
ーバーフロードレイン構造だとオーバーフロー障壁電位
の制御が困難となり、オーバーフローコントロール機能
を持たせることができないという問題がある。
However, when this method is employed, it is possible to eliminate the reading failure of the signal charges from the sensor unit 101, but due to the potential step in the sensor unit 101, the charge transfer unit 10
In the case of the horizontal overflow drain structure in which the charge discharge drain portion 106 is disposed on the side opposite to the above, it is difficult to control the overflow barrier potential, and there is a problem that the overflow control function cannot be provided.

【0008】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、センサ部内にその読
み出し方向に向けて下るポテンシャル段差を付けた場合
であっても、オーバーフローコントロール機能を持たせ
ることが可能な固体撮像装置を提供することにある。
The present invention has been made in view of the above-mentioned problem, and an object of the present invention is to provide an overflow control function even when a potential step is formed in a sensor section in a reading direction. An object of the present invention is to provide a solid-state imaging device that can be provided.

【0009】[0009]

【課題を解決するための手段】本発明による固体撮像装
置は、複数のセンサ部が配列されてなるセンサ列と、こ
のセンサ列の配列方向に信号電荷を転送する電荷転送部
と、センサ列の各センサ部で光電変換された信号電荷を
各センサ部ごとに電荷転送部に転送する複数の転送路
と、この複数の転送路内の途中の転送部の近傍に設けら
れてその転送部の取り扱い電荷量を越える信号電荷を排
出する電荷排出部とを備えた構成となっている。
According to the present invention, there is provided a solid-state imaging device comprising: a sensor array in which a plurality of sensor units are arrayed; a charge transfer unit for transferring signal charges in an array direction of the sensor arrays; A plurality of transfer paths for transferring the signal charges photoelectrically converted by each sensor section to the charge transfer section for each sensor section, and handling of the transfer sections provided near the transfer section in the middle of the plurality of transfer paths. And a charge discharging unit for discharging signal charges exceeding the charge amount.

【0010】上記構成の固体撮像装置において、複数の
転送路は、センサ列の各センサ部で光電変換された信号
電荷を各センサ部ごとに電荷転送部に転送する。このと
き、複数の転送路内の途中の転送部において、ここに転
送された信号電荷の電荷量がその転送部の取り扱い電荷
量を越えると、その越えた分の信号電荷は電荷排出部に
よって掃き捨てられる。これにより、信号電荷のオーバ
ーフローがなくなり、隣り合う画素の信号電荷同士が混
ざり合うなどの問題がなくなる。
In the solid-state imaging device having the above-described configuration, the plurality of transfer paths transfer the signal charges photoelectrically converted by each sensor unit of the sensor array to the charge transfer unit for each sensor unit. At this time, if the amount of signal charge transferred here exceeds the amount of charge handled by the transfer unit in the transfer unit in the middle of the plurality of transfer paths, the excess signal charge is swept by the charge discharge unit. Discarded. As a result, overflow of signal charges is eliminated, and problems such as mixing of signal charges of adjacent pixels are eliminated.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。図1は、AFセンサな
どとして用いられるCCDリニアセンサに適用された本
発明の一実施形態を示す概略平面構造図である。なお、
本実施形態に係るCCDリニアセンサは、直線状に多数
配列されたセンサ部をその配列方向において複数のブロ
ックに分割し、各ブロックごとに信号電荷の蓄積時間を
任意に設定可能な構成を採るものとする。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic plan view showing an embodiment of the present invention applied to a CCD linear sensor used as an AF sensor or the like. In addition,
The CCD linear sensor according to this embodiment adopts a configuration in which a large number of linearly arranged sensor units are divided into a plurality of blocks in the arrangement direction, and the accumulation time of signal charges can be arbitrarily set for each block. And

【0012】図1において、センサ部11が直線状に多
数配列されてセンサ列12を構成している。センサ部1
1は、フォトダイオードなどの光電変換素子からなり、
受光面への入射光をその光量に応じた電荷量の信号電
荷に変換して蓄積する。このセンサ部11は、感度向上
などを目的として、信号電荷の読み出し方向(図の上下
方向)に長いセンサ構造となっている。しかも、センサ
長に起因する読み出し残像を抑えるために、センサ部1
1内に信号電荷の読み出し方向においてポテンシャル段
差を設け、センサ部11内にその読み出し方向に向けて
下る階段状のポテンシャル勾配を付けたセンサ構造を採
っている(図6を参照)。
In FIG. 1, a large number of sensor units 11 are linearly arranged to form a sensor array 12. Sensor part 1
1 comprises a photoelectric conversion element such as a photodiode,
The light incident on the light receiving surface is converted into a signal charge having a charge amount corresponding to the light amount and stored. The sensor unit 11 has a sensor structure that is long in a signal charge readout direction (up and down direction in the figure) for the purpose of improving sensitivity and the like. In addition, in order to suppress read-out afterimages caused by the sensor length, the sensor unit 1
1, a potential difference is provided in the signal charge readout direction, and a sensor structure is provided in the sensor unit 11 with a step-like potential gradient falling in the readout direction (see FIG. 6).

【0013】センサ列12の一方側には、センサ部11
の長手方向に延在する垂直転送路13が各センサ部11
ごとに形成されている。そして、センサ列12と各垂直
転送路13の間には第1読み出しゲート電極14が設け
られており、この第1読み出しゲート電極14に第1読
み出しゲートパルスφROG1が印加されることによ
り、各センサ部11に蓄積された信号電荷が第1読み出
しゲート電極14の下を通して各垂直転送路13に読み
出されることになる。
On one side of the sensor array 12, a sensor section 11 is provided.
The vertical transfer path 13 extending in the longitudinal direction of the
Each is formed. A first read gate electrode 14 is provided between the sensor array 12 and each vertical transfer path 13. When a first read gate pulse φROG1 is applied to the first read gate electrode 14, each sensor is The signal charges stored in the section 11 are read out to the respective vertical transfer paths 13 under the first readout gate electrode 14.

【0014】なお、図1には、第1読み出しゲート電極
14が連続する1つの電極であるが如くに示している
が、本実施形態に係るCCDリニアセンサは、多数配列
されたセンサ部11をその配列方向において複数のブロ
ックに分割し、各ブロックごとに信号電荷の蓄積時間を
変える構成を採る必要があることから、各ブロックごと
にセンサ部11から信号電荷を読み出すタイミングを異
ならせるために、第1読み出しゲート電極14も各ブロ
ックごとに独立に形成され、各ゲート電極ごとに異なる
タイミングで読み出しゲートパルスが印加されるものと
する。
Although FIG. 1 shows the first readout gate electrode 14 as one continuous electrode, the CCD linear sensor according to the present embodiment has a large number of sensor units 11 arranged. In order to divide the signal charge from the sensor unit 11 for each block, it is necessary to divide the signal charge from the sensor unit 11 for each block. The first read gate electrode 14 is also formed independently for each block, and a read gate pulse is applied at a different timing for each gate electrode.

【0015】垂直転送路13は、センサ部11から読み
出され信号電荷を受ける第1バッファ部13aと、この
第1バッファ部13aに連続する第2バッファ部13b
と、この第2バッファ13bに連続し、センサ部11か
ら読み出された信号電荷を一時的に保持するメモリ部1
3cとから構成されている。この垂直転送路13におい
て、第1,第2バッファ部13a,13bの間には第1
転送ゲート電極15が設けられ、第2バッファ部13b
とメモリ部13cの間には第2転送ゲート電極16が設
けられている。
The vertical transfer path 13 includes a first buffer section 13a which receives a signal charge read from the sensor section 11, and a second buffer section 13b which is continuous with the first buffer section 13a.
And a memory unit 1 that is continuous with the second buffer 13b and temporarily holds signal charges read from the sensor unit 11.
3c. In this vertical transfer path 13, the first and second buffer sections 13 a and 13 b
A transfer gate electrode 15 is provided, and the second buffer unit 13b
The second transfer gate electrode 16 is provided between the first transfer gate electrode 16 and the memory unit 13c.

【0016】そして、第1転送ゲート電極15に第1転
送ゲートパルスφV1が印加されることで、センサ部1
1から第1バッファ部13aに読み出された信号電荷が
第2バッファ部13bに転送される。また、第2転送ゲ
ート電極16に第2転送ゲートパルスφV2が印加され
ることで、第1バッファ部13aから第2バッファ部1
3bに転送された信号電荷がさらにメモリ部13cに転
送される。
When the first transfer gate pulse φV1 is applied to the first transfer gate electrode 15, the sensor unit 1
The signal charges read from 1 to the first buffer unit 13a are transferred to the second buffer unit 13b. Further, when the second transfer gate pulse φV2 is applied to the second transfer gate electrode 16, the second buffer unit 1
The signal charges transferred to 3b are further transferred to the memory unit 13c.

【0017】メモリ部13cは、多数配列されたセンサ
部11をその配列方向において複数のブロックに分割
し、各ブロックごとに信号電荷の蓄積時間を変える場合
に、蓄積時間の短いブロック内の各センサ部11の信号
電荷が先に読み出されることから、この先に読み出され
た信号電荷を蓄積時間の最も長いブロック内の各センサ
部11の信号電荷を読み出すまでの期間に亘って保持し
ておくために設けられたものである。
The memory unit 13c divides a large number of sensor units 11 into a plurality of blocks in the arrangement direction, and changes the accumulation time of signal charges for each block. Since the signal charges of the unit 11 are read first, the previously read signal charges are held for a period until the signal charges of the sensor units 11 in the block having the longest accumulation time are read. It is provided in.

【0018】また、各垂直転送路13の第1バッファ部
13a相互間の領域で、例えばセンサ部11間の境界線
の延長線上には、信号電荷を排出するためのドレイン部
17が形成されている。そして、これらドレイン部17
のうち、1つおきのドレイン部17aとその両側の第1
バッファ部13aの間には、シャッターゲート電極18
が設けられている。
A drain portion 17 for discharging signal charges is formed in a region between the first buffer portions 13a of each vertical transfer path 13, for example, on an extension of a boundary between the sensor portions 11. I have. And these drain portions 17
Out of every other drain portion 17a and the first
A shutter gate electrode 18 is provided between the buffer portions 13a.
Is provided.

【0019】このシャッターゲート電極18にシャッタ
ーゲートパルスφSGを印加することにより、各垂直転
送路13の第1バッファ部13aに読み出された信号電
荷は全てシャッターゲート電極18の下を通して各ドレ
イン部17aに排出される。すなわち、第1読み出しゲ
ート電極14に第1読み出しゲートパルスφROG1を
印加したとき、同時にシャッターゲート電極18にシャ
ッターゲートパルスφSGを印加することで、各センサ
部11の信号電荷を一斉にドレイン部17aに掃き捨て
る電子シャッターを実現できる。
By applying the shutter gate pulse φSG to the shutter gate electrode 18, all the signal charges read out to the first buffer section 13 a of each vertical transfer path 13 pass under the shutter gate electrode 18 and each drain section 17 a Is discharged. That is, when the first readout gate pulse φROG1 is applied to the first readout gate electrode 14 and the shutter gate pulse φSG is applied to the shutter gate electrode 18 at the same time, the signal charges of the sensor units 11 are simultaneously transmitted to the drain unit 17a. An electronic shutter that can be swept away can be realized.

【0020】また、垂直転送路13に関して、シャッタ
ーゲート電極18が設けられた領域と反対側の領域に
は、メモリ部13cに隣接してオーバーフローコントロ
ールゲート電極19が設けられている。このオーバーフ
ローコントロールゲート電極19は、例えば第2転送ゲ
ート電極16と一体的に形成されている。この場合は、
第2転送ゲートパルスφV2がオーバーフローコントロ
ールゲートパルスφOFCGとしての機能をも持つ。
In the vertical transfer path 13, an overflow control gate electrode 19 is provided adjacent to the memory section 13c in a region opposite to the region where the shutter gate electrode 18 is provided. The overflow control gate electrode 19 is formed integrally with, for example, the second transfer gate electrode 16. in this case,
The second transfer gate pulse φV2 also has a function as an overflow control gate pulse φOFCG.

【0021】なお、必ずしも、オーバーフローコントロ
ールゲート電極19は第2転送ゲート電極16と一体の
電極構造である必要はない。ただし、オーバーフローコ
ントロールゲート電極19の下のポテンシャルは、後述
するように、第2転送ゲート電極16の下のポテンシャ
ルと同期して上下動する必要があることから、オーバー
フローコントロールゲート電極19を第2転送ゲート電
極16と一体の電極構造とし、同じゲートパルスを印加
する方が有利である。
The overflow control gate electrode 19 does not necessarily need to have an electrode structure integral with the second transfer gate electrode 16. However, since the potential below the overflow control gate electrode 19 needs to move up and down in synchronization with the potential below the second transfer gate electrode 16 as described later, the potential of the overflow control gate electrode 19 is changed to the second transfer potential. It is more advantageous to form the electrode structure integral with the gate electrode 16 and apply the same gate pulse.

【0022】オーバーフローコントロールゲート電極1
9の下のポテンシャル障壁22(図3(B)を参照)
は、メモリ部13cの取り扱い電荷量に対応した高さに
設定されている。すなわち、メモリ部13cに転送され
た信号電荷の電荷量がメモリ部13cの取り扱い電荷量
を越える場合には、その越えた分の電荷がオーバーフロ
ーコントロールゲート電極19の下のポテンシャル障壁
22を越えるようになっている。
Overflow control gate electrode 1
Potential barrier 22 below 9 (see FIG. 3B)
Is set to a height corresponding to the amount of charge handled by the memory unit 13c. That is, when the amount of signal charge transferred to the memory unit 13c exceeds the amount of charge handled by the memory unit 13c, the amount of the excess charge exceeds the potential barrier 22 below the overflow control gate electrode 19. Has become.

【0023】このオーバーフローコントロールゲート電
極19が設けられた領域には、ドレイン部17aとは異
なるドレイン部17bが存在する。そして、このドレイ
ン部17bが存在する領域は、メモリ部13cの横から
ドレイン部17bに向けて下るポテンシャル勾配となっ
ている。このポテンシャル勾配の作用により、オーバー
フローコントロールゲート電極19の下のポテンシャル
障壁22を越えた電荷は、垂直転送路13相互間の領域
を移動してドレイン部17bに排出されるようになって
いる(横型オーバーフロードレイン構造)。
In the region where the overflow control gate electrode 19 is provided, there is a drain portion 17b different from the drain portion 17a. The region where the drain portion 17b exists has a potential gradient that falls from the side of the memory portion 13c toward the drain portion 17b. Due to the action of this potential gradient, the charges that have passed through the potential barrier 22 below the overflow control gate electrode 19 move between the vertical transfer paths 13 and are discharged to the drain portion 17b (horizontal type). Overflow drain structure).

【0024】垂直転送路13のセンサ列12と反対側に
は、水平電荷転送部20が隣接して設けられている。ま
た、垂直転送路13の各メモリ部13cと水平電荷転送
部20の間には、第2読み出しゲート電極21が設けら
れている。この第2読み出しゲート電極21に第2読み
出しゲートパルスφROG2が印加されることで、各メ
モリ部13cに蓄積された信号電荷が一斉に水平電荷転
送部20に読み出されることになる。
A horizontal charge transfer section 20 is provided adjacent to the vertical transfer path 13 on the side opposite to the sensor array 12. In addition, a second read gate electrode 21 is provided between each memory unit 13 c and the horizontal charge transfer unit 20 in the vertical transfer path 13. By applying the second readout gate pulse φROG2 to the second readout gate electrode 21, the signal charges accumulated in each memory unit 13c are read out to the horizontal charge transfer unit 20 at the same time.

【0025】水平電荷転送部20は例えば2層の電極構
造となっており、水平転送パルスφH1,φH2によっ
て2相駆動されることにより、垂直転送路13の各メモ
リ部13cから移された信号電荷を順次水平転送する。
水平転送された信号電荷は、電荷電圧変換部(図示せ
ず)で電圧に変換されて出力される。
The horizontal charge transfer section 20 has, for example, a two-layer electrode structure, and is driven in two phases by horizontal transfer pulses φH1 and φH2 to thereby transfer signal charges transferred from each memory section 13c of the vertical transfer path 13. Are sequentially transferred horizontally.
The horizontally transferred signal charge is converted into a voltage by a charge-voltage converter (not shown) and output.

【0026】次に、上記構成の本実施形態に係るCCD
リニアセンサにおいて、第1読み出しゲート電極14、
第1転送ゲート電極15および第2転送ゲート電極16
/オーバーフローコントロールゲート電極19に、図2
に示す第1読み出しゲートパルスφROG1、第1転送
ゲートパルスφV1および第2転送ゲートパルスφV2
/オーバーフローコントロールゲートパルスφOFCG
を印加した場合の動作について、図3(A),(B)の
ポテンシャル図を参照して以下に説明する。
Next, the CCD according to the present embodiment having the above configuration will be described.
In the linear sensor, the first readout gate electrode 14,
First transfer gate electrode 15 and second transfer gate electrode 16
/ Overflow control gate electrode 19
, A first transfer gate pulse φV1, and a second transfer gate pulse φV2.
/ Overflow control gate pulse φOFCG
The operation in the case where is applied will be described below with reference to the potential diagrams of FIGS. 3 (A) and 3 (B).

【0027】ここで、図3(A),(B)は、図1のX
‐X′線断面およびY‐Y′線断面のポテンシャル分布
をそれぞれ示している。なお、図1においては、第1読
み出しゲート電極14、第1転送ゲート電極15および
第2転送ゲート電極16/オーバーフローコントロール
ゲート電極19の各電極を、幅の狭い構造のものとして
模式的に示したが、実際には、図3(A),(B)に示
すように、相互にオーバーラップする程度に幅が広い電
極構造となっている。
Here, FIGS. 3A and 3B correspond to X in FIG.
The potential distribution on the -X 'line section and the YY' line section are shown, respectively. In FIG. 1, each of the first readout gate electrode 14, the first transfer gate electrode 15, and the second transfer gate electrode 16 / overflow control gate electrode 19 is schematically shown as having a narrow structure. However, in actuality, as shown in FIGS. 3A and 3B, the electrode structure is wide enough to overlap each other.

【0028】図2において、第1読み出しゲートパルス
φROG1の立ち下がりタイミングから次のパルスの立
ち下がりタイミングまでの期間が、センサ部11で光電
変換が行われ、かつ信号電荷が蓄積される蓄積期間であ
る。このセンサ部11に蓄積された信号電荷は、第1読
み出しゲートパルスφROG1が立ち上がることによ
り、第1読み出しゲート電極14の下のポテンシャルが
深くなるため、垂直転送部13の第1バッファ部13a
に読み出される。
In FIG. 2, a period from the fall timing of the first read gate pulse φROG1 to the fall timing of the next pulse is an accumulation period in which photoelectric conversion is performed in the sensor unit 11 and signal charges are accumulated. is there. The signal charge stored in the sensor unit 11 is increased by the rise of the first read gate pulse φROG1 and the potential under the first read gate electrode 14 is deepened.
Is read out.

【0029】この読み出された信号電荷は、第1読み出
しゲートパルスφROG1が立ち下がり、これに同期し
て第1,第2転送ゲートパルスφV1,φV2が立ち上
がることにより、第1バッファ部13aに読み出された
信号電荷は、第2バッファ部13bを介してメモリ部1
3cに転送される。そして、第1転送ゲートパルスφV
1が立ち下がることで、メモリ部13cへの信号電荷の
転送が完了する。
The read signal charges are read into the first buffer section 13a by the fall of the first read gate pulse φROG1 and the rise of the first and second transfer gate pulses φV1 and φV2 in synchronization with the fall. The output signal charges are transferred to the memory unit 1 via the second buffer unit 13b.
3c. Then, the first transfer gate pulse φV
When 1 falls, the transfer of the signal charge to the memory unit 13c is completed.

【0030】メモリ部13cにおいては、先述したよう
に、第2転送ゲート電極16が実際には幅の広い電極で
あることから、この第2転送ゲート電極16に高レベル
の第2転送ゲートパルスφV2が印加されることで、メ
モリ部13cの全体のポテンシャルが深くなる。これに
より、メモリ部13cの取り扱い電荷量を決めるポテン
シャル障壁22との間のポテンシャル差が広がってしま
う。すなわち、当該ポテンシャル障壁22のポテンシャ
ルが高くなったのと等価となり、メモリ部13cの取り
扱い電荷量が初期設定量よりも多くなってしまう。
In the memory section 13c, as described above, since the second transfer gate electrode 16 is actually a wide electrode, a high-level second transfer gate pulse φV2 is applied to the second transfer gate electrode 16. Is applied, the overall potential of the memory section 13c is deepened. As a result, the potential difference between the memory unit 13c and the potential barrier 22 that determines the amount of electric charge handled increases. That is, this is equivalent to an increase in the potential of the potential barrier 22, and the amount of charge handled by the memory unit 13c becomes larger than the initially set amount.

【0031】そこで、本実施形態では、メモリ部13c
の取り扱い電荷量を決めるポテンシャル障壁22の上方
に、オーバーフローコントロールゲート電極19を配
し、このオーバーフローコントロールゲート電極19に
も、第2転送ゲートパルスφV2をオーバーフローコン
トロールゲートパルスφOFCGとして印加するように
している。
Therefore, in the present embodiment, the memory unit 13c
The overflow control gate electrode 19 is disposed above the potential barrier 22 that determines the amount of charge to be handled, and the second transfer gate pulse φV2 is also applied to the overflow control gate electrode 19 as the overflow control gate pulse φOFCG. .

【0032】これにより、メモリ部13cのポテンシャ
ルの上下動に追従してポテンシャル障壁22のポテンシ
ャルも上下動するため、メモリ部13cとポテンシャル
障壁22の相対的なポテンシャルは、第2転送ゲートパ
ルスφV2の印加/非印加にかかわらず常に一定とな
り、ポテンシャル障壁22によってメモリ部13cの取
り扱い電荷量は常に初期設定量に維持される。
As a result, the potential of the potential barrier 22 also moves up and down following the up and down movement of the potential of the memory section 13c. Therefore, the relative potential between the memory section 13c and the potential barrier 22 becomes equal to the second transfer gate pulse φV2. Irrespective of the application / non-application, the voltage is always constant, and the amount of electric charges handled by the memory section 13c is always maintained at the initially set amount by the potential barrier 22.

【0033】そして、メモリ部13cにおいて、信号電
荷量がその取り扱い電荷量を越え、オーバーフローした
場合は、そのオーバーフロー分の信号電荷はオーバーフ
ローコントロールゲート電極19の下のポテンシャル障
壁22を越え、さらに垂直転送路13相互間の領域に形
成されたポテンシャル勾配23(図3(B)を参照)を
通してドレイン部17bに掃き捨てられる。これによ
り、メモリ部13cにおける信号電荷のオーバーフロー
を抑制できることになる。
In the memory section 13c, when the signal charge exceeds the handling charge and overflows, the signal charge corresponding to the overflow exceeds the potential barrier 22 below the overflow control gate electrode 19, and is further transferred vertically. Through the potential gradient 23 (see FIG. 3 (B)) formed in the region between the paths 13, it is swept away by the drain portion 17 b. Thereby, it is possible to suppress the overflow of the signal charges in the memory section 13c.

【0034】上述したように、各センサ部11の信号電
荷を水平電荷転送部20に転送する垂直転送路13内の
途中の転送部、例えばメモリ部13cの近傍にそのメモ
リ部13cの取り扱い電荷量を決めるポテンシャル障壁
22を形成し、このポテンシャル障壁22を越えた信号
電荷をポテンシャル勾配23を通してドレイン部17b
に掃き捨てるようにしたことにより、読み出し方向に長
いセンサ構造を持ち、かつ読み出し方向に向けて下るポ
テンシャル勾配を有するCCDリニアセンサにおいて
も、オーバーフローコントロール機能を持たせることが
できるため、オーバーフローを無くすことができる。
As described above, the amount of charge handled by the memory unit 13c is located in the vicinity of a transfer unit, for example, the memory unit 13c in the vertical transfer path 13 for transferring the signal charges of each sensor unit 11 to the horizontal charge transfer unit 20. Is formed, and a signal charge exceeding the potential barrier 22 is passed through a potential gradient 23 to form a drain portion 17b.
In the CCD linear sensor that has a long sensor structure in the readout direction and has a potential gradient falling in the readout direction, the overflow control function can be provided, thereby eliminating overflow. Can be.

【0035】また、オーバーフロー用のドレイン部17
bを、電子シャッター用のドレイン部17aと同じ位置
に形成したことで、これらドレイン部17a,17bに
ドレイン電圧を供給するための配線(図示せず)を共通
にすることができるという利点がある。しかも、オーバ
ーフロー用のドレイン部17bを、隣り合う2つのセン
サ部11,11に対して1個ずつ設けたことにより、セ
ンサ部11ごとに1個ずつ設ける場合よりも省スペース
化が図れるため、デバイスの小型化に有利な構造とな
る。
The overflow drain section 17 is also provided.
By forming b at the same position as the drain portion 17a for the electronic shutter, there is an advantage that a wiring (not shown) for supplying a drain voltage to the drain portions 17a and 17b can be shared. . In addition, since one overflow drain portion 17b is provided for each of the two adjacent sensor portions 11 and 11, space saving can be achieved as compared with the case where one overflow portion is provided for each sensor portion 11. This is a structure that is advantageous for miniaturization.

【0036】[0036]

【発明の効果】以上説明したように、本発明によれば、
複数のセンサ部が配列されてなるセンサ列と、このセン
サ列の配列方向に信号電荷を転送する電荷転送部と、各
センサ部で光電変換された信号電荷を電荷転送部に転送
する複数の転送路とを備えた固体撮像装置において、信
号電荷の読み出し側に形成された複数の転送路内の途中
の転送部の近傍に電荷排出部を設け、その転送部の取り
扱い電荷量を越える信号電荷を排出するようにしたこと
により、読み出し方向に長いセンサ構造を持ち、かつ読
み出し方向に向けて下るポテンシャル勾配を有する場合
であっても、オーバーフローコントロール機能を持たせ
ることができることになる。
As described above, according to the present invention,
A sensor array in which a plurality of sensor units are arranged, a charge transfer unit that transfers signal charges in an array direction of the sensor arrays, and a plurality of transfers that transfer signal charges photoelectrically converted in each sensor unit to the charge transfer unit A charge discharging section is provided in the vicinity of a transfer section in the middle of a plurality of transfer paths formed on the signal charge readout side, and a signal charge exceeding the charge amount handled by the transfer section is provided in the solid-state imaging device having the transfer path. By discharging, even if the sensor has a long sensor structure in the reading direction and has a potential gradient falling in the reading direction, the overflow control function can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を示す概略平面構造図であ
る。
FIG. 1 is a schematic plan view showing an embodiment of the present invention.

【図2】本実施形態に係る動作説明のためのタイミング
チャートである。
FIG. 2 is a timing chart for explaining an operation according to the embodiment.

【図3】図1のX‐X′線断面のポテンシャル分布
(A)およびY‐Y′線断面のポテンシャル分布(B)
をそれぞれ示すポテンシャル図である。
FIG. 3 shows a potential distribution (A) in a section taken along line XX ′ in FIG. 1 and a potential distribution (B) in a section taken along line YY ′ in FIG.
FIG.

【図4】横型オーバーフロードレイン構造を持つCCD
リニアセンサの従来例を示す概略構成図である。
FIG. 4 is a CCD having a horizontal overflow drain structure.
FIG. 7 is a schematic configuration diagram illustrating a conventional example of a linear sensor.

【図5】図4のX‐Y線断面のポテンシャル図である。FIG. 5 is a potential diagram of a cross section taken along line XY of FIG. 4;

【図6】従来の課題を説明するためのポテンシャル図で
ある。
FIG. 6 is a potential diagram for explaining a conventional problem.

【符号の説明】[Explanation of symbols]

11…センサ部、12…センサ列、13…垂直転送路、
13c…メモリ部、14…第1読み出しゲート電極、1
5…第1転送ゲート電極、16…第2転送ゲート電極、
17a…電子シャッター用ドレイン部、17b…オーバ
ーフロー用ドレイン部、18…電子シャッターゲート電
極、19…オーバーフローコントロールゲート電極、2
0…水平電荷転送部、21…第2読み出しゲート電極
11 sensor part, 12 sensor row, 13 vertical transfer path,
13c: memory unit, 14: first read gate electrode, 1
5 ... first transfer gate electrode, 16 ... second transfer gate electrode,
17a: drain portion for electronic shutter, 17b: drain portion for overflow, 18: gate electrode for electronic shutter, 19: overflow control gate electrode, 2
0: horizontal charge transfer section, 21: second readout gate electrode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 複数のセンサ部が配列されてなるセンサ
列と、 前記センサ列の配列方向に信号電荷を転送する電荷転送
部と、 前記センサ列の各センサ部で光電変換された信号電荷を
各センサ部ごとに前記電荷転送部に転送する複数の転送
路と、 前記複数の転送路内の途中の転送部の近傍に設けられて
その転送部の取り扱い電荷量を越える信号電荷を排出す
る電荷排出部とを備えたことを特徴とする固体撮像装
置。
1. A sensor array in which a plurality of sensor units are arranged; a charge transfer unit that transfers signal charges in an array direction of the sensor arrays; and a signal charge photoelectrically converted by each sensor unit in the sensor array. A plurality of transfer paths for transferring to the charge transfer section for each sensor section; and a charge provided near the transfer section in the middle of the plurality of transfer paths to discharge a signal charge exceeding a charge amount handled by the transfer section. A solid-state imaging device comprising a discharge unit.
【請求項2】 前記センサ部は、その読み出し方向に長
いセンサ構造を持つとともに、読み出し方向に向けて下
るポテンシャル勾配を有することを特徴とする請求項1
記載の固体撮像装置。
2. The sensor unit according to claim 1, wherein the sensor unit has a sensor structure that is long in a readout direction and has a potential gradient that decreases in the readout direction.
The solid-state imaging device according to claim 1.
【請求項3】 前記複数の転送路内の途中の転送部は、
前記センサ部から読み出された信号電荷を一時的に格納
するメモリ部であることを特徴とする請求項1記載の固
体撮像装置。
3. The transfer unit in the middle of the plurality of transfer paths,
The solid-state imaging device according to claim 1, wherein the solid-state imaging device is a memory unit that temporarily stores signal charges read from the sensor unit.
【請求項4】 前記電荷排出部は、前記複数の転送路相
互間の領域に設けられたドレイン部と、前記メモリ部に
隣接して形成されたポテンシャル障壁と、前記メモリ部
に転送された信号電荷のうち前記ポテンシャル障壁を越
えた信号電荷を前記ドレイン部に導くポテンシャル勾配
とからなることを特徴とする請求項3記載の固体撮像装
置。
4. The charge discharging unit includes a drain unit provided in a region between the plurality of transfer paths, a potential barrier formed adjacent to the memory unit, and a signal transferred to the memory unit. 4. The solid-state imaging device according to claim 3, further comprising: a potential gradient that guides a signal charge that exceeds the potential barrier among the charges to the drain portion.
【請求項5】 前記ドレイン部は、前記センサ列の隣り
合う2つの受光部に対して1個設けられたことを特徴と
する請求項4記載の固体撮像装置。
5. The solid-state imaging device according to claim 4, wherein one drain portion is provided for two adjacent light receiving portions of the sensor row.
JP9176646A 1997-07-02 1997-07-02 Solid-state image pickup device Pending JPH1127476A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9176646A JPH1127476A (en) 1997-07-02 1997-07-02 Solid-state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9176646A JPH1127476A (en) 1997-07-02 1997-07-02 Solid-state image pickup device

Publications (1)

Publication Number Publication Date
JPH1127476A true JPH1127476A (en) 1999-01-29

Family

ID=16017228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9176646A Pending JPH1127476A (en) 1997-07-02 1997-07-02 Solid-state image pickup device

Country Status (1)

Country Link
JP (1) JPH1127476A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009119573A1 (en) * 2008-03-25 2009-10-01 浜松ホトニクス株式会社 Solid-state imaging device
JP2009272333A (en) * 2008-04-30 2009-11-19 Hamamatsu Photonics Kk Solid state imaging device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009119573A1 (en) * 2008-03-25 2009-10-01 浜松ホトニクス株式会社 Solid-state imaging device
JP2009231768A (en) * 2008-03-25 2009-10-08 Hamamatsu Photonics Kk Solid-state imaging device
EP2273551A1 (en) * 2008-03-25 2011-01-12 Hamamatsu Photonics K.K. Solid-state imaging device
CN101981698A (en) * 2008-03-25 2011-02-23 浜松光子学株式会社 Solid-state imaging device
EP2273551A4 (en) * 2008-03-25 2012-05-02 Hamamatsu Photonics Kk Solid-state imaging device
US8415604B2 (en) 2008-03-25 2013-04-09 Hamamatsu Photonics K.K. Solid-state imaging device
JP2009272333A (en) * 2008-04-30 2009-11-19 Hamamatsu Photonics Kk Solid state imaging device
US8446500B2 (en) 2008-04-30 2013-05-21 Hamamatsu Photonics K.K. Solid-state imaging device having photoelectric converting portions and first and second transfer portions

Similar Documents

Publication Publication Date Title
US7430006B2 (en) Charge transfer device and a driving method thereof and a driving method for solid-state image sensing device
JP4329128B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and camera
EP0732748B1 (en) Solid-state image sensing device and its driving method
US6982751B1 (en) Solid-state imaging apparatus, its driving method, and camera system
JP2662455B2 (en) Solid-state imaging device
EP0712238B1 (en) Solid-state image pickup device and method of driving the same
US4811068A (en) Charge transfer device
EP1058313B1 (en) Solid-state imaging device
KR950010204B1 (en) Solid state image sensor
KR100274077B1 (en) Charge coupled device
US5426317A (en) Frame interline transfer CCD imager
US20080106623A1 (en) Solid-state imaging device and imaging apparatus
KR100707144B1 (en) Solid state imaging device
JPH1127476A (en) Solid-state image pickup device
US5382978A (en) Method for driving two-dimensional CCD imaging device
WO2011004562A1 (en) Solid-state image pickup element and method for driving same
US20070262365A1 (en) Solid-state imaging device and method of driving the same
JP2000069375A (en) Inter-line transfer type solid-state image pickup device
JP4759450B2 (en) Method for driving CCD solid-state imaging device and CCD solid-state imaging device
JP2987844B2 (en) Solid-state imaging device and driving method thereof
JPH10271395A (en) Solid-state image-pickup device and drive method therefor
JPH11331706A (en) Solid-state image-pickup element, its drive method and camera system
JP2009111427A (en) Solid-state imaging apparatus, method of driving the same, and camera utilizing the same
JP2004173216A (en) Line image sensor
JP2009239433A (en) Method of driving solid-state imaging apparatus