JPH11261647A - ルータ及び最長一致検索装置 - Google Patents

Abstract

(57)【要約】 【課題】 最長一致データの検索を高速に行えると共
に、エントリーデータの拡張にも容易に対応可能とす
る。 【解決手段】 一次検索装置１１〜１３はそれぞれ、原
検索データを各エントリーデータと比較し、一致するも
ののうちでマスク以外の部分がもっとも長いエントリー
データに対応するマスクデータを出力する。これらのマ
スクデータは、論理和回路２１によって論理和がとられ
る。ＣＡＭ３１〜３３には、アドレスデータと演算装置
２０の出力データとを並べたデータとが入力され、対応
するエントリーデータがあったときに、ＣＡＭ３１〜３
３は、連想記憶されているデータを出力する。ＣＡＭ３
１〜３３の出力データは、ワイヤードＯＲがとられて最
終結果アドレス（最長一致データ）となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ルータ及び最長一
致検索装置に関し、特にＩＰルータと呼ばれるパケット
交換装置に適用するのに好適なものに関する。

【０００２】

【従来の技術】ＩＰルータと呼ばれるパケット交換装置
（以下、従来の技術の説明中において単に「ルータ」と
いう）は、入力されたパケットに付されている最終出力
先のアドレスから次の出力先を決定し、該決定した出力
先にパケットを出力する。このパケットの出力先は、パ
ケットに付されているアドレスに対して最長一致検索デ
ータを検索することによって決定される。

【０００３】このような最長一致データの検索の方法と
して、例えば、ユニックスマガジン１９９７年４月号の
「カーネルを読もう（８）」の記事として記載されてい
るように、図２０に示すRadix Treeを用いたものが知ら
れている。この方法では、Radix Treeの経路を辿ること
によって、最長一致データと対応するマスクデータを容
易に得ることができる。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来例では、最長一致データの検索をソフトウェアによっ
て実現しているために、処理に時間がかかるという問題
があった。すなわち、このようなルータを待ち行列モデ
ルとして見た場合に、平均サービス時間が非常に大きい
ため、応答時間が大きくなる。このため、従来例のルー
タでは、特にトラフィックの大きいルータにおいてパケ
ットの伝送に遅延が生じるという問題点があった。

【０００５】これに対して、上記のようにソフトウェア
処理しているのと同一の処理を行う論理回路をハードウ
ェアによって構成して、最長一致データを高速に検索す
ることも理論的には可能である。

【０００６】しかしながら、このように最長一致検索装
置をハードウェアによって構成する場合は、エントリー
データの追加に対して結線を変えなければならないの
で、エントリーデータの拡張が困難であり、とりわけコ
スト的な問題から実現性に乏しかった。

【０００７】本発明は、上記従来例の問題点を解消する
ためになされたものであり、最長一致データの検索を高
速に行えると共に、エントリーデータの拡張にも容易に
対応することができる最長一致検索装置を提供すること
を目的とする。

【０００８】本発明は、また、このような最長一致検索
装置を適用することによって、入力されたパケットを適
切な出力先へ高速に出力することができるルータを提供
することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかる最長一致検索装置は、
マスクされた第１のエントリーデータと該第１のエント
リーデータに対応するマスクデータとを対応付けてそれ
ぞれ少なくとも１つ記憶し、外部から入力された検索す
べきデータと一致する第１のエントリーデータのうちで
マスク以外の部分が最も長いものに対応するマスクデー
タをそれぞれ出力する複数個の一次検索装置と、前記複
数個の一次検索装置から出力されたマスクデータのうち
でマスク以外の部分が最も長いマスクデータを出力する
演算装置と、前記第１のエントリーデータと前記マスク
データとを並べた第２のエントリーデータに前記第１の
エントリーデータを連想させて記憶し、前記検索すべき
データと前記演算装置から出力されたマスクデータとを
並べたデータを入力して対応する第１のエントリーデー
タを出力する、少なくとも１つからなる連想メモリと、
を備えることを特徴とする。

【００１０】上記最長一致検索装置においてデータの検
索に用いるための第１のエントリーデータを追加したい
場合には、各一次検索装置の容量がいっぱいであって
も、新たな一次検索装置を追加し、さらに連想メモリに
第２のエントリーデータと第１のエントリーデータとを
追加することによって対応できる。連想メモリの容量が
いっぱいの場合には、連想メモリの数を追加することに
よってエントリーデータの追加に対して対応できる。ま
た、上記最長一致検索装置は、各構成要素がハードウェ
アによって構成可能なため、最長一致データの検索を高
速に行えると共に、エントリーデータの拡張にも容易に
対応することができる。

【００１１】上記最長一致検索装置において、前記演算
装置は、前記複数の一次検索装置のそれぞれから出力さ
れたマスクデータの論理和をとる論理和回路によって構
成されたものとすることができる。

【００１２】また、前記演算装置は、前記複数の一次検
索装置のそれぞれから出力されたマスクデータの最大値
を求める最大値回路によって構成されたものとすること
ができる。

【００１３】上記目的を達成するため、本発明の第２の
観点にかかる最長一致検索装置は、マスクされた第１の
エントリーデータと該第１のエントリーデータに対応す
るマスクデータとを対応付けてそれぞれ少なくとも１つ
記憶し、外部から入力された検索すべきデータと一致す
る第１のエントリーデータのうちでマスク以外の部分が
最も長いものに対応するマスクデータをそれぞれ出力す
る複数個の一次検索装置と、前記複数個の一次検索装置
から出力されたマスクデータのうちでマスク以外の部分
が最も長いマスクデータを求め、該求めたマスクデータ
と一致すマスクデータを出力している前記複数の一次検
索装置に対応してイネーブル信号を出力する演算装置
と、それぞれ対応する前記複数個の一次検索装置に記憶
されている第１のエントリーデータに該第１のエントリ
ーデータを連想させて記憶し、前記検索すべきデータを
入力して対応する第１のエントリーデータを出力する複
数の連想メモリと、を備えることを特徴とする。

【００１４】上記最長一致検索装置においてデータの検
索に用いるためのエントリーデータを追加したい場合に
は、各一次検索装置の容量がいっぱいであっても、新た
な一次検索装置を追加し、さらに連想メモリに同じエン
トリーデータを追加することによって対応できる。ま
た、連想メモリの容量がいっぱいの場合には、連想メモ
リの数を追加することによってエントリーデータの追加
に対して対応できる。また、上記最長一致検索装置は、
各構成要素がハードウェアによって構成可能なため、最
長一致データの検索を高速に行えると共に、エントリー
データの拡張にも容易に対応することができる。

【００１５】上記目的を達成するため、本発明の第３の
観点にかかる最長一致検索装置は、マスクされたエント
リーデータと該エントリーデータに対応するマスクデー
タとをそれぞれ少なくとも１つ記憶し、外部から入力さ
れた検索すべきデータと一致するエントリーデータのう
ちでマスク以外の部分が最も長いものに対応するマスク
データをそれぞれ出力し、前記出力されたマスクデータ
に対応するエントリーデータをさらに出力する複数個の
一次検索装置と、前記複数個の一次検索装置から出力さ
れたマスクデータのうちでマスク以外の部分が最も長い
マスクデータに対応する前記複数個の一次検索装置から
出力されたエントリーデータを出力する演算装置と、を
備えることを特徴とする。

【００１６】上記最長一致検索装置においてデータの検
索に用いるためのエントリーデータを追加したい場合に
は、各一次検索装置の容量がいっぱいであっても、新た
な一次検索装置を追加し、追加した一次検索装置を演算
装置と接続することによって対応できる。また、上記最
長一致検索装置は、各構成要素がハードウェアによって
構成可能なため、最長一致データの検索を高速に行える
と共に、エントリーデータの拡張にも容易に対応するこ
とができる。

【００１７】上記目的を達成するため、本発明の第４の
観点にかかる最長一致検索装置は、マスクされたエント
リーデータと該エントリーデータに対応する第１のマス
クデータとをそれぞれ少なくとも１つ記憶し、外部から
入力された検索すべきデータと一致するエントリーデー
タのうちでマスク以外の部分が最も長いものに対応する
第１のマスクデータをそれぞれ出力し、入力された第２
のマスクデータに対応するエントリーデータをさらに出
力する複数個の一次検索装置と、前記複数個の一次検索
装置から出力された第１のマスクデータのうちでマスク
以外の部分が最も長いものを前記複数個の一次検索装置
のそれぞれに入力する前記第２のマスクデータとして出
力する第１の演算装置と、前記複数個の一次検索装置か
ら出力されたエントリーデータのうちで前記第１の演算
装置が出力した前記第２のマスクデータに対応するもの
を出力する第２の演算装置と、を備えることを特徴とす
る。

【００１８】上記最長一致検索装置においてデータの検
索に用いるためのエントリーデータを追加したい場合に
は、各一次検索装置の容量がいっぱいであっても、新た
な一次検索装置を追加し、追加した一次検索装置を演算
装置と接続することによって対応できる。また、上記最
長一致検索装置は、各構成要素がハードウェアによって
構成可能なため、最長一致データの検索を高速に行える
と共に、エントリーデータの拡張にも容易に対応するこ
とができる。

【００１９】上記目的を達成するため、本発明の第５の
観点にかかる最長一致検索装置は、マスクされたエント
リーデータと該エントリーデータに対応する第１のマス
クデータとをそれぞれ少なくとも１つ記憶し、外部から
入力された検索すべきデータと一致するエントリーデー
タのうちでマスク以外の部分が最も長いものに対応する
第１のマスクデータをそれぞれ出力し、入力された第２
のマスクデータに対応するエントリーデータをさらに出
力する複数個の一次検索装置と、前記複数個の一次検索
装置から出力された第１のマスクデータの論理和をとっ
て、前記複数個の一次検索装置のそれぞれに入力する前
記第２のマスクデータとして出力する第１の論理和回路
と、前記複数個の一次検索装置から出力されたエントリ
ーデータの論理和をとる第２の論理和回路と、を備える
ことを特徴とする。

【００２０】上記第５の観点にかかる最長一致検索装置
において、例えば、前記第１、第２の論理和回路はそれ
ぞれ、出力線の対応するビット毎を直接つないだワイヤ
ード論理和回路によって構成されたものとすることがで
きる。

【００２１】上記最長一致検索装置においてデータの検
索に用いるためのエントリーデータを追加したい場合に
は、各一次検索装置の容量がいっぱいであっても、新た
な一次検索装置を追加することによって対応できる。し
かも、前記第１、第２の論理和回路をワイヤード論理和
回路によって構成すれば、一次検索装置の数がいくつに
なっても、エントリーデータの拡張が容易になる。ま
た、上記最長一致検索装置は、各構成要素がハードウェ
アによって構成可能なため、最長一致データの検索を高
速に行えると共に、エントリーデータの拡張にも容易に
対応することができる。

【００２２】上記目的を達成するため、本発明の第６の
観点にかかる最長一致検索装置は、マスクされたエント
リーデータと該エントリーデータに対応する第１のマス
クデータとをそれぞれ少なくとも１つ記憶し、第１のク
ロックに応答して外部から入力された検索すべきデータ
と一致するエントリーデータのうちでマスク以外の部分
が最も長いものに対応する第１のマスクデータをそれぞ
れ出力し、第２のクロックに応答して入力された第２の
マスクデータに対応するエントリーデータをさらに出力
する複数個の一次検索装置と、前記複数個の一次検索装
置から出力された第１のマスクデータのうちでマスク以
外の部分が最も長いものを、前記複数個の一次検索装置
のそれぞれに入力する前記第２のマスクデータとして前
記第１のクロックに応答して出力する第１の演算装置
と、前記複数個の一次検索装置から出力されたエントリ
ーデータのうちでマスク以外の部分が最も長いものを、
前記第２のクロックに応答して出力する第２の演算装置
と、を備えることを特徴とする。

【００２３】上記第６の観点にかかる最長一致検索装置
において、前記第１、第２の演算装置は、同一の論理和
回路によって構成してもよい。

【００２４】上記最長一致検索装置においてデータの検
索に用いるためのエントリーデータを追加したい場合に
は、各一次検索装置の容量がいっぱいであっても、新た
な一次検索装置を追加し、追加した一次検索装置を演算
装置と接続することによって対応できる。また、上記最
長一致検索装置は、各構成要素がハードウェアによって
構成可能なため、最長一致データの検索を高速に行える
と共に、エントリーデータの拡張にも容易に対応するこ
とができる。

【００２５】上記目的を達成するため、本発明の第７の
観点にかかるルータは、外部から入力されたパケットか
ら、該パケットに付されているアドレスデータを抽出す
るアドレスデータ抽出回路と、マスクされた第１のエン
トリーデータと該第１のエントリーデータに対応するマ
スクデータとを対応付けてそれぞれ少なくとも１つ記憶
し、前記アドレスデータ抽出回路が抽出したアドレスデ
ータと一致する第１のエントリーデータのうちでマスク
以外の部分が最も長いものに対応するマスクデータをそ
れぞれ出力する複数個の一次検索装置と、前記複数個の
一次検索装置から出力されたマスクデータのうちでマス
ク以外の部分が最も長いマスクデータを出力する演算装
置と、前記第１のエントリーデータと前記マスクデータ
とを並べた第２のエントリーデータに前記第１のエント
リーデータを連想させて記憶し、前記検索すべきデータ
と前記演算装置から出力されたマスクデータとを並べた
データを入力して対応する第１のエントリーデータを出
力する、少なくとも１つからなる連想メモリと、前記連
想メモリから出力された第１のエントリーデータに従っ
て出力先を切り換えて、前記パケットを出力するスイッ
チ回路と、を備えることを特徴とする。

【００２６】上記目的を達成するため、本発明の第８の
観点にかかるルータは、外部から入力されたパケットか
ら、該パケットに付されているアドレスデータを抽出す
るアドレスデータ抽出回路と、マスクされたエントリー
データと該エントリーデータに対応するマスクデータと
を対応付けてそれぞれ少なくとも１つ記憶し、前記アド
レスデータ抽出回路が抽出したアドレスデータと一致す
るエントリーデータのうちでマスク以外の部分が最も長
いものに対応するマスクデータをそれぞれ出力する複数
個の一次検索装置と、前記複数個の一次検索装置から出
力されたマスクデータのうちでマスク以外の部分が最も
長いマスクデータを求め、該求めたマスクデータと一致
すマスクデータを出力している前記複数の一次検索装置
に対応してイネーブル信号を出力する演算装置と、それ
ぞれ対応する前記複数個の一次検索装置に記憶されてい
るエントリーデータに該エントリーデータを連想させて
記憶し、前記検索すべきデータを入力して対応するエン
トリーデータを出力する複数の連想メモリと、前記連想
メモリから出力されたエントリーデータに従って出力先
を切り換えて、前記パケットを出力するスイッチ回路
と、を備えることを特徴とする。

【００２７】上記目的を達成するため、本発明の第９の
観点にかかるルータは、外部から入力されたパケットか
ら、該パケットに付されているアドレスデータを抽出す
るアドレスデータ抽出回路と、マスクされたエントリー
データと該エントリーデータに対応するマスクデータと
をそれぞれ少なくとも１つ記憶し、前記アドレスデータ
抽出回路が抽出したアドレスデータと一致するエントリ
ーデータのうちでマスク以外の部分が最も長いものに対
応するマスクデータをそれぞれ出力し、前記出力された
マスクデータに対応するエントリーデータをさらに出力
する複数個の一次検索装置と、前記複数個の一次検索装
置から出力されたマスクデータのうちでマスク以外の部
分が最も長いマスクデータに対応する前記複数個の一次
検索装置から出力されたエントリーデータを出力する演
算装置と、前記演算装置から出力されたエントリーデー
タに従って出力先を切り換えて、前記パケットを出力す
るスイッチ回路と、を備えることを特徴とする。

【００２８】上記目的を達成するため、本発明の第１０
の観点にかかるルータは、外部から入力されたパケット
から、該パケットに付されているアドレスデータを抽出
するアドレスデータ抽出回路と、マスクされたエントリ
ーデータと該エントリーデータに対応する第１のマスク
データとをそれぞれ少なくとも１つ記憶し、前記アドレ
スデータ抽出回路が抽出したアドレスデータと一致する
エントリーデータのうちでマスク以外の部分が最も長い
ものに対応する第１のマスクデータをそれぞれ出力し、
入力された第２のマスクデータに対応するエントリーデ
ータをさらに出力する複数個の一次検索装置と、前記複
数個の一次検索装置から出力された第１のマスクデータ
のうちでマスク以外の部分が最も長いものを前記複数個
の一次検索装置のそれぞれに入力する前記第２のマスク
データとして出力する第１の演算装置と、前記複数個の
一次検索装置から出力されたエントリーデータのうちで
前記第１の演算装置が出力した前記第２のマスクデータ
に対応するものを出力する第２の演算装置と、前記第２
の演算装置から出力されたエントリーデータに従って出
力先を切り換えて、前記パケットを出力するスイッチ回
路と、を備えることを特徴とする。

【００２９】上記目的を達成するため、本発明の第１１
の観点にかかるルータは、外部から入力されたパケット
から、該パケットに付されているアドレスデータを抽出
するアドレスデータ抽出回路と、マスクされたエントリ
ーデータと該エントリーデータに対応する第１のマスク
データとをそれぞれ少なくとも１つ記憶し、前記アドレ
スデータ抽出回路が抽出したアドレスデータと一致する
エントリーデータのうちでマスク以外の部分が最も長い
ものに対応する第１のマスクデータをそれぞれ出力し、
入力された第２のマスクデータに対応するエントリーデ
ータをさらに出力する複数個の一次検索装置と、前記複
数個の一次検索装置から出力された第１のマスクデータ
の論理和をとって、前記複数個の一次検索装置のそれぞ
れに入力する前記第２のマスクデータとして出力する第
１の論理和回路と、前記複数個の一次検索装置から出力
されたエントリーデータの論理和をとる第２の論理和回
路と、前記第２の論理和回路の演算結果に従って出力先
を切り換えて、前記パケットを出力するスイッチ回路
と、を備えることを特徴とする。

【００３０】上記目的を達成するため、本発明の第１２
の観点にかかるルータは、外部から入力されたパケット
から、該パケットに付されているアドレスデータを抽出
するアドレスデータ抽出回路と、マスクされたエントリ
ーデータと該エントリーデータに対応する第１のマスク
データとをそれぞれ少なくとも１つ記憶し、第１のクロ
ックに応答して前記アドレスデータ抽出回路が抽出した
アドレスデータと一致するエントリーデータのうちでマ
スク以外の部分が最も長いものに対応する第１のマスク
データをそれぞれ出力し、第２のクロックに応答して入
力された第２のマスクデータに対応するエントリーデー
タをさらに出力する複数個の一次検索装置と、前記複数
個の一次検索装置から出力された第１のマスクデータの
うちでマスク以外の部分が最も長いものを、前記複数個
の一次検索装置のそれぞれに入力する前記第２のマスク
データとして前記第１のクロックに応答して出力する第
１の演算装置と、前記複数個の一次検索装置から出力さ
れたエントリーデータのうちでマスク以外の部分が最も
長いものを、前記第２のクロックに応答して出力する第
２の演算装置と、前記第２の演算装置から出力されたエ
ントリーデータに従って出力先を切り換えて、前記パケ
ットを出力するスイッチ回路と、を備えることを特徴と
する。

【００３１】

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。

【００３２】［第１の実施の形態］この実施の形態にお
いては、説明の便宜上、最長一致検索をすべきアドレス
データは、２ビット毎に区切られた８ビットで構成さ
れ、例えば、４進表現を用いて（１，２，３，０）のよ
うに表される。このようなかっこ内表記は、以下では特
に断りが内限り、すべて４進表現されているものとす
る。また、後述するマスクは、アドレスの区切りと同じ
２ビットを単位とするものとし、後述するエントリーデ
ータ中のマスクされた２ビットを“＊”で表すものとす
る。

【００３３】図１は、この実施の形態にかかるルータが
適用されるパケット交換ネットワークの構成を示すブロ
ック図である。このネットワークには、複数のルータＲ
１、Ｒ２−１〜Ｒ２−４、Ｒ３−１〜Ｒ３−４が含まれ
る。

【００３４】ルータＲ１は、入力したパケットに付され
ている出力先のアドレスデータに対する最長一致データ
を検索し、次のルータとして検索した最長一致データに
対応するアドレスを有するルータＲ２−１〜Ｒ２−２、
Ｒ３−１〜Ｒ３−４にパケットを出力する。例えば、入
力したパケットに付されていたアドレスが（２，１，
１，１）であったときは、ルータＲ２−１〜Ｒ２−３の
いずれもパケットの出力先の方向としては正しいが、ル
ータＲ１は、最長一致データとなるアドレスを有するル
ータＲ２−３にパケットを出力する。

【００３５】図２は、この実施の形態にかかるルータＲ
１の構成を示すブロック図である。図示するように、ル
ータＲ１は、アドレス検索回路１と、ヘッダ抽出回路２
と、スイッチ３とから構成されている。

【００３６】ヘッダ抽出回路２は、入力されたパケット
のうちのアドレスが付されている部分であるヘッダを抽
出し、アドレス検索回路１に供給する。アドレス検索回
路１は、ヘッダ抽出回路２から供給されたアドレスに対
して最長一致データとなる最終結果アドレスを検索す
る。アドレス検索回路１の構成については、詳しく後述
する。スイッチ３は、アドレス検索回路１によって検索
された最終結果アドレスに従って、ヘッダ抽出回路２を
介して入力されたパケットを、ルータＲ２−１〜Ｒ２−
４、Ｒ３−１〜Ｒ３−４のいずれかに出力する。

【００３７】図３は、図２のルータ２に含まれるアドレ
ス検索回路１の構成を示すブロック図である。図示する
ように、このアドレス検索回路１は、一次検索装置１１
〜１３と、演算装置２０と、連想記憶装置（ＣＡＭ：Co
ntents Associated Memory）３１〜３３とから構成され
ている。なお、図中の各信号線は、８ビットで構成され
る。

【００３８】一次検索装置１１〜１３はそれぞれ、アド
レスデータデータがマスクされたエントリーデータと、
各エントリーデータに対応するマスクデータとを格納す
る。一次検索装置１１〜１３はそれぞれ、後述するよう
に入力されたアドレスデータ（原検索データ）を各エン
トリーデータと比較し、一致するもののうちでマスク以
外の部分がもっとも長いエントリーデータに対応するマ
スクデータを出力する。

【００３９】この実施の形態において、一次検索装置１
１には、エントリーデータとして（３，２，＊，＊）と
（２，２，２，＊）とが、これらのエントリーデータに
対応するマスクデータとして（３，３，０，０）と
（３，３，３，０）とが、格納されているものとする。
一次検索装置１２には、エントリーデータとして（３，
＊，＊，＊）と（２，２，＊，＊）とが、マスクデータ
として（３，０，０，０）と（３，３，０，０）とが、
格納されているものとする。一次検索装置１３には、エ
ントリーデータとして（３，２，１，＊）と（２，＊，
＊，＊）とが、マスクデータとして（３，３，３，０）
と（３，０，０，０）とが、格納されているものとす
る。

【００４０】演算装置２０は、一次検索装置１１〜１３
の出力線の対応するビット毎を直接つないだワイヤード
ＯＲ回路によって構成されている。例えば、一次検索装
置１１〜１３の出力データがそれぞれ、（３，３，３，
０）、（３，３，０，０）、（３，０，０，０）である
時は、演算装置２０の出力データは、（３，３，３，
０）となる。

【００４１】ＣＡＭ３１〜３３はそれぞれ、一次検索装
置１１〜１３に格納されたエントリーデータ（上位）と
マスクデータ（下位）とを並べたデータを、エントリー
データとして記憶する。ＣＡＭ３１〜３３はそれぞれ、
これらのエントリーデータから連想されて出力されるデ
ータとして、対応する一次検索装置１１〜１３のエント
リーデータを記憶する。ＣＡＭ３１〜３３には、アドレ
スデータと演算装置２０の出力データとを並べたデータ
とが入力され、対応するエントリーデータがあったとき
に、ＣＡＭ３１〜３３は、連想記憶されているデータを
出力する。ＣＡＭ３１〜３３の出力データは、ワイヤー
ドＯＲがとられて最終結果アドレス（最長一致データ）
となる。

【００４２】この実施の形態において、ＣＡＭ３１は、
（３，２，＊，＊，３，３，０，０）と（２，２，２，
＊，３，３，３，０）をエントリーデータとして記憶
し、それぞれに対応して（３，２，＊，＊）と（２，
２，２，＊）とを連想記憶する。ＣＡＭ３２は、（３，
＊，＊，＊，３，０，０，０）と（２，２，＊，＊，
３，３，０，０）をエントリーデータとして記憶し、そ
れぞれに対応して（３，＊，＊，＊）と（２，２，＊，
＊）とを連想記憶する。ＣＡＭ３３は、（３，２，１，
＊，３，３，３，０）と（２，＊，＊，＊，３，０，
０，０）をエントリーデータとして記憶し、それぞれに
対応して（３，２，１，＊）と（２，＊，＊，＊）とを
連想記憶する。

【００４３】以下、この実施の形態にかかるルータＲ１
の動作について、説明する。ルータＲ１に入力されたパ
ケットは、まず、ヘッダ抽出回路２に供給される。ヘッ
ダ抽出回路２は、入力されたパケットをそのままスイッ
チ３に出力し、また、パケットのヘッダであるアドレス
データを抽出する。抽出されたアドレスデータは、アド
レス検索回路１に入力される。

【００４４】こうしてアドレス検索回路１に入力された
アドレスデータが、例えば、（３，２，１，０）である
場合、アドレス検索回路１は、このアドレスデータを原
検索データとして、図４に示すように動作する。

【００４５】原検索データである（３，２，１，０）
は、一次検索装置１１〜１３のそれぞれに入力され、一
次検索装置１１〜１３に記憶されているエントリーデー
タと順次比較される。一次検索装置１１〜１３はそれぞ
れ、この比較の結果、原検索データに一致するエントリ
ーデータのうちのマスクなしの部分がもっとも長いエン
トリーデータに対応するマスクデータ（３，３，０，
０）、（３，０，０，０）、（３，３，３，０）を出力
する。

【００４６】一次検索装置１１〜１３のそれぞれから出
力されたマスクデータ（３，３，０，０）、（３，０，
０，０）及び（３，３，３，０）は、演算装置２０によ
って論理和がとられ、演算装置２０から（３，３，３，
０）が出力される。この演算装置２０の出力データ
（３，３，３，０）は、下位のデータとしてＣＡＭ３１
〜３３に入力される。一方、原検索データである（３，
２，１，０）が、上位のデータとしてＣＡＭ３１〜３３
に入力される。

【００４７】ＣＡＭ３１〜３３はそれぞれ、これらの上
位、下位のデータを合わせた（３，２，１，０，３，
３，３，０）を、内部に記憶しているエントリーデータ
と比較する。

【００４８】ここで、ＣＡＭ３１、３２は、（３，２，
１，０，３，３，３，０）に一致するエントリーデータ
を記憶していないため、データを出力しない。一方、Ｃ
ＡＭ３３は、（３，２，１，０，３，３，３，０）に一
致するエントリデータ（３，２，１，＊，３，３，３，
０）を記憶しているため、連想記憶されているデータ
（３，２，１，＊）を出力する。

【００４９】ＣＡＭ３１、３２からはデータが出力され
ていないため、ＣＡＭ３３の出力データ（３，２，１，
＊）は、ＣＡＭ３１、３２の出力データとワイヤードＯ
Ｒがとられても、そのまま最終結果アドレス（最長一致
データ）となり、アドレス検索回路１から出力される。

【００５０】アドレス検索回路１から最長一致データと
して（３，２，１，＊）が出力され、スイッチ３に供給
されると、スイッチ３は、ヘッダ抽出回路３から供給さ
れたパケットを、アドレス（３，２，１，＊）で示され
るルータＲ３−３に出力する。

【００５１】ところで、この実施の形態にかかるネット
ワークシステムにおいて、ルータＲ１と、アドレスが
（３，２，２，＊）であるルータＲ３−４とが新たに直
接接続されたとする。

【００５２】この場合、アドレス検索回路１に、図５に
示すように、一次検索装置１０とＣＡＭ３０とを追加す
ればよい。ここで、一次検索装置１０には、エントリー
データとして、（３，２，２，＊）をマスクデータとし
て（３，３，３，０）を記憶させる。一方、ＣＡＭ３０
には、（３，２，２，＊，３，３，３，０）をエントリ
ーデータとし、（３，２，２，＊）を連想させて記憶さ
せる。或いは、一次検索装置１１〜１３及びＣＡＭ３１
〜３３のいずれかの容量に余裕がある場合には、これら
のデータをその余裕のある部分に記憶させる。

【００５３】例えば、最終出力先のアドレスとして
（３，２，２，１）が付されていたパケットは、拡張前
の状態では、ルータＲ１から次にルータＲ３−１に出力
され、さらにルータＲ３−２、Ｒ３−４の順で出力され
ていたのに対して、拡張後の状態では、ルータＲ１から
ルータＲ３−４に直接出力されることとなる。

【００５４】以上説明したように、この実施の形態のル
ータＲ１は、アドレス検索回路１を上記のように構成す
ることによって、パケットの次の出力先となるエントリ
ーデータの追加を容易に行うことができる。

【００５５】しかも、この実施の形態のルータＲ１は、
アドレス検索回路１をハードウェアによって構成してい
るため、パケットの次の出力先を高速に決定することが
できる。

【００５６】［第２の実施の形態］この実施の形態にか
かるネットワーク、アドレスデータ及びルータは、第１
の実施の形態のものとほぼ同じに構成されているが、ア
ドレス検索回路１の構成が第１の実施の形態のものと異
なる。

【００５７】図６は、この実施の形態にかかるアドレス
検索回路１の構成を示すブロック図である。アドレス検
索回路１において、第１の実施の形態ではマスク型検索
装置１１〜１３と同数のＣＡＭ３１〜３３が設けられて
いたのに対して、この実施の形態では、図６に示すよう
にただ１つのＣＡＭ３４が設けられている。

【００５８】ＣＡＭ３４は、第１の実施の形態のＣＡＭ
３１〜３３がそれぞれ有していたエントリーデータのす
べてを有する。一次検索装置１１〜１３及び演算装置２
０は、第１の実施の形態のものと同じである。

【００５９】この実施の形態にかかるルータの動作は、
第１の実施の形態のものとほぼ同じであるが、第１の実
施の形態のようにワイヤードＯＲをとることなく、ＣＡ
Ｍ３４の出力データが最終結果アドレスとなる。

【００６０】以上説明したように、ＣＡＭ３４の容量が
一次検索装置１１〜１３の容量よりも大きければ、ＣＡ
Ｍの数を一次検索装置の数よりも少なくしても正しい最
終結果アドレス（最長一致データ）を得ることができ
る。

【００６１】［第３の実施の形態］この実施の形態にか
かるネットワーク、アドレスデータ及びルータは、第１
の実施の形態のものとほぼ同じに構成されているが、ア
ドレス検索回路１の構成が第１の実施の形態のものと異
なる。

【００６２】図７は、この実施の形態にかかるアドレス
検索回路１の構成を示すブロック図である。アドレス検
索回路１において、第１の実施の形態ではマスク型検索
装置１１〜１３と同数のＣＡＭ３１〜３３が設けられて
いたのに対して、この実施の形態では、図７に示すよう
に４つのＣＡＭ３５〜３８が設けられている。

【００６３】ＣＡＭ３５〜３８は、第１の実施の形態の
ＣＡＭ３１〜３３の３つで有していたエントリーデータ
を、それぞれに分けて有する。一次検索装置１１〜１３
及び演算装置２０は、第１の実施の形態のものと同じで
ある。

【００６４】この実施の形態にかかるルータの動作は、
第１の実施の形態のものと同じであり、ＣＡＭ３５〜３
８の出力データに対してワイヤードＯＲをとった結果
が、最終結果アドレスとなる。

【００６５】以上説明したように、一次検索装置１１〜
１３よりも小容量のＣＡＭ３５〜３８を用いても、ＣＡ
Ｍの数を一次検索装置の数よりも多くすることによって
正しい最終結果アドレス（最長一致データ）を得ること
ができる。以上第１〜第３の実施の形態で示したよう
に、一次検索装置の数とＣＡＭの数との関係は、その容
量に従って任意に設定することができる。

【００６６】［第４の実施の形態］この実施の形態にか
かるネットワーク、アドレスデータ及びルータは、第１
の実施の形態のものとほぼ同じに構成されているが、ア
ドレス検索回路１の構成が第１の実施の形態のものと異
なる。

【００６７】図８は、この実施の形態にかかるアドレス
検索回路１の構成を示すブロック図である。この実施の
形態のアドレス検索回路１では、演算装置２１の構成が
第１の実施の形態のものと異なる。ＣＡＭ４１〜４３へ
の入力データは、原検索データのみとなる。ＣＡＭ４１
が記憶するエントリーデータはそれぞれ、一次検索装置
１１〜１３が記憶するエントリーデータに一致する。

【００６８】図９は、図８の演算装置２１の構成を詳細
に示すブロック図である。演算装置２１は、図９に示す
ように、論理和回路２１ａと一致回路２１ｂとから構成
されている。

【００６９】論理和回路２１ａは、ワイヤードＯＲによ
って構成され、一次検索装置１１〜１３のそれぞれから
出力されたマスクデータの論理和をとる。一致回路２１
ｂは、一次検索装置１１〜１３の出力されたマスクデー
タと論理和回路２１ａの出力データとをそれぞれ比較
し、一致する場合にはenable信号を、一致しない場合に
はdisable信号を対応するＣＡＭ４１〜４３に出力す
る。

【００７０】ＣＡＭ４１〜４３は、enable信号が入力さ
れた場合には、原検索データと一致するエントリーデー
タに連想されて記憶されているデータを出力する。一
方、disable信号が入力された場合には、ＣＡＭ４１〜
４３は、動作が停止される。

【００７１】以下、この実施の形態にかかるルータＲ１
において、第１の実施の形態のものと異なるアドレス検
索回路１の動作について、説明する。一次検索装置１１
〜１３は、第１の実施の形態のものと同一であり、原検
索データとして（３，２，１，０）が入力されると、そ
れぞれマスクデータ（３，３，０，０）、（３，０，
０，０）、（３，３，３，０）を出力する。

【００７２】一次検索装置１１〜１３のそれぞれから出
力されたマスクデータ（３，３，０，０）、（３，０，
０，０）及び（３，３，３，０）は、演算装置２１の論
理和回路２１ａによって論理和がとられ、論理和回路２
１ａから（３，３，３，０）が出力される。論理和回路
２１ａの出力データ（３，３，３，０）は、一次検索装
置１３から出力されたマスクデータと一致し、他の一次
検索装置１１、１２から出力されたマスクデータとは一
致しない。このため、一致回路２１ｂは、ＣＡＭ４１、
４２にdisable信号を送り、ＣＡＭ４３にenable信号を
送る。

【００７３】enable信号が入力されたＣＡＭ４３は、原
検索データ（３，２，１，０）に一致するエントリーデ
ータ（３，２，１，＊）に連想記憶されているデータ
（３，２，１，＊）を出力する。一方、disable信号が
入力されたＣＡＭ４１、４２からは、動作が停止され、
何のデータも出力されない。このため、ＣＡＭ４３の出
力データ（３，２，１，＊）は、ＣＡＭ４１、４２の出
力データとワイヤードＯＲがとられても、そのまま最終
結果アドレス（最長一致データ）となり、アドレス検索
回路１から出力される。

【００７４】なお、この実施の形態にかかるアドレス検
索回路１を拡張する場合には、第１の実施の形態の場合
と同様に、一次検索装置とＣＡＭとをそれぞれ追加すれ
ばよい。

【００７５】以上説明したように、この実施の形態のル
ータＲ１においても、パケットの次の出力先となるエン
トリーデータの追加を容易に行うことができる。しか
も、アドレス検索回路１がハードウェアによって構成さ
れているため、パケットの出力先の決定が高速に行え
る。

【００７６】［第５の実施の形態］この実施の形態にか
かるネットワーク、アドレスデータ及びルータは、第１
の実施の形態のものとほぼ同じに構成されているが、ア
ドレス検索回路１の構成が第１の実施の形態のものと異
なる。

【００７７】図１０は、この実施の形態にかかるアドレ
ス検索回路１の構成を示すブロック図である。この実施
の形態のアドレス検索回路１は、図１０に示すように、
一次検索装置５１〜５３と、演算装置２２とから構成さ
れている。

【００７８】一次検索装置５１〜５３はそれぞれ、アド
レスデータデータがマスクされたエントリーデータと、
各エントリーデータに対応するマスクデータとを格納す
る。一次検索装置５１〜５３はそれぞれ、後述するよう
に入力されたアドレスデータ（原検索データ）を各エン
トリーデータと比較し、一致するもののうちでマスクな
しの部分がもっとも長いエントリーデータに対応するマ
スクデータを出力する。

【００７９】一次検索装置５１〜５３は、また、入力さ
れたアドレスデータに一致するエントリーデータのうち
で、マスク以外の部分がもっとも長いエントリーデータ
を、一致アドレスとして出力する。

【００８０】この実施の形態において、一次検索装置５
１には、エントリーデータとして（３，＊，＊，＊）と
（３，２，１，＊）とが、これらのエントリーデータに
対応するマスクデータとして（３，０，０，０）と
（３，３，３，０）とが、格納されているものとする。
一次検索装置５２には、エントリーデータとして（３，
２，＊，＊）と（３，２，０，＊）とが、マスクデータ
として（３，３，０，０）と（３，３，３，０）とが、
格納されているものとする。一次検索装置５３には、エ
ントリーデータとして（３，１，＊，＊）と（３，３，
＊，＊）とが、マスクデータとして（３，３，０，０）
と（３，３，０，０）とが、格納されているものとす
る。

【００８１】演算装置２２は、図１１に示すように、論
理和回路２２ａと、一致回路２２ｂ〜２２ｄと、論理和
回路２２ｅとから構成されている。論理和回路２２ａ
は、ワイヤードＯＲによって構成され、一次検索装置５
１〜５３のそれぞれから出力されたマスクデータの論理
和をとり、その結果を一致回路２２ｂ〜２２ｄに出力す
る。

【００８２】一致回路２２ｂ〜２２ｄは、それぞれ一次
検索装置５１〜５３から出力されたマスクデータと、論
理和回路２２ａの出力データと、一次検索回路５１〜５
３から出力された一致アドレスとの入力端子を有する。
一致回路２２ａ〜２２ｄは、一次検索装置５１〜５３か
ら出力されたマスクデータと論理和回路２２ａの出力デ
ータとを比較し、両者が一致する場合には、入力した一
致アドレスを出力する。

【００８３】論理和回路２２ｅは、ワイヤードＯＲによ
って構成され、一致回路２２ｂ〜２２ｄの出力データの
論理和をとって、最終結果アドレス（最長一致データ）
として出力する。

【００８４】以下、この実施の形態にかかるルータＲ１
において、第１の実施の形態のものと異なるアドレス検
索回路１の動作について、図１２を参照して説明する。
一次検索装置５１〜５３は、原検索データとして（３，
２，１，０）が入力されると、それぞれマスクなしの部
分がもっとも長いエントリーデータに対応するマスクデ
ータ（３，３，３，０）、（３，３，０，０）、（０，
０，０，０）を出力する。

【００８５】一次検索装置５１〜５３には、それぞれが
出力したマスクデータ（３，３，３，０）、（３，３，
０，０）、（０，０，０，０）が入力される。一次検索
装置５１、５２は、入力されたマスクデータに従って、
一致アドレス（３，２，１，＊）、（３，２，＊，＊）
を出力する。一次検索装置５３は、出力するマスクデー
タが（０，０，０，０）であり、対応するエントリーデ
ータがないため、一致アドレスを出力しない。

【００８６】一方、演算装置２２において、論理和回路
２２ａは、一次検索装置５１〜５３から出力されたマス
クデータ（３，３，３，０）、（３，３，０，０）、
（０，０，０，０）の論理和をとり、（３，３，３，
０）を比較回路２２ｂ〜２２ｄに出力する。

【００８７】比較回路２２ｂ〜２２ｄは、まず、それぞ
れ一次検索装置５１〜５３から出力されたマスクデータ
（３，３，３，０）、（３，３，０，０）、（０，０，
０，０）を、論理和回路２２ａの出力データ（３，３，
３，０）と比較する。ここで、比較回路２２ｂは、その
比較結果が一致となるので、一次検索装置５１からの一
致アドレス（３，２，１，＊）を出力する。一方、比較
回路２２ｃ、２２ｄは、その比較結果が一致とならない
ため、一次検索装置５２、５３からの一致アドレスを出
力しない。

【００８８】そして、論理和回路２２ｅを介することに
よって、比較回路２２ｂから出力された（３，２，１，
＊）が、最終結果アドレスとして出力される。

【００８９】なお、この実施の形態にかかるアドレス検
索回路１を拡張する場合には、一次検索装置を追加し、
それに合わせて演算装置２２の構成を拡張すればよい。

【００９０】以上説明したように、この実施の形態のル
ータＲ１においても、パケットの次の出力先となるエン
トリーデータの追加を容易に行うことができる。しか
も、アドレス検索回路１がハードウェアによって構成さ
れているため、パケットの出力先の決定が高速に行え
る。

【００９１】［第６の実施の形態］この実施の形態にか
かるネットワーク、アドレスデータ及びルータは、第１
の実施の形態のものとほぼ同じに構成されているが、ア
ドレス検索回路１の構成が第１の実施の形態のものと異
なる。

【００９２】図１３は、この実施の形態にかかるアドレ
ス検索回路１の構成を示すブロック図である。この実施
の形態のアドレス検索回路１は、図１３に示すように、
一次検索装置５１〜５３と、演算装置２３とから構成さ
れている。

【００９３】一次検索装置５１〜５３は、第５の実施の
形態のものと同一であるが、この実施の形態では、自身
が出力したマスクデータの代わりに、後述する演算装置
２３の論理和回路の出力データが入力される。

【００９４】演算装置２３は、図１４に示すように、論
理和回路２３ａと、最大値検出回路２３ｂと、セレクタ
２３ｃとから構成される。論理和回路２３ａは、一次検
索装置５１〜５３から出力されたマスクデータの論理和
をとって出力する。論理和回路２３ａの出力データは、
一次検索装置５１〜５３のそれぞれに入力される。この
データに基づいて、一次検索装置５１〜５３は、一致ア
ドレスを出力する。

【００９５】最大値検出回路２３ｂは、一次検索装置５
１〜５３から出力されたマスクデータのうちで、最大値
をとるものを検出し、その検出結果に対応する選択信号
をセレクタ２３ｃに出力する。セレクタ２３ｃは、最大
値検出回路２３ｂから入力された選択信号に基づいて、
一次検出装置５１〜５３のそれぞれから出力された一致
アドレスを選択して出力する。

【００９６】以下、この実施の形態にかかるルータＲ１
において、第１の実施の形態のものと異なるアドレス検
索回路１の動作について、図１５を参照して説明する。
一次検索装置５１〜５３は、原検索データとして（３，
２，１，０）が入力されると、それぞれマスクなしの部
分がもっとも長いエントリーデータに対応するマスクデ
ータ（３，３，３，０）、（３，３，０，０）、（０，
０，０，０）を出力する。

【００９７】論理和回路２３ａは、一次検索装置５１〜
５３から出力されたマスクデータ（３，３，３，０）、
（３，３，０，０）、（０，０，０，０）の論理和をと
り、（３，３，３，０）を一次検索装置５１〜５３に出
力する。一次検索装置５１はそれぞれ、入力されたマス
クデータ（３，３，３，０）に基づいて、一致アドレス
（３，２，１，＊）を出力する。一方、一次検索装置５
２、５３は、対応するエントリーデータがないため、一
致アドレスを出力しない。

【００９８】一方、最大値検出回路２３ｂは、一次検索
装置５１〜５３から出力されたマスクデータ（３，３，
３，０）、（３，３，０，０）、（０，０，０，０）の
うち（３，３，３，０）が最大値となることを検出し、
対応する選択信号をセレクタ２３ｃに出力する。この選
択信号に基づいて、セレクタ２３ｃは、一次検索装置５
１から出力された一致アドレス（３，２，１，＊）を、
最終結果アドレスとして出力する。

【００９９】なお、この実施の形態にかかるアドレス検
索回路１を拡張する場合には、一次検索装置を追加し、
それに合わせて演算装置２３の構成を拡張すればよい。

【０１００】以上説明したように、この実施の形態のル
ータＲ１においても、パケットの次の出力先となるエン
トリーデータの追加を容易に行うことができる。しか
も、アドレス検索回路１がハードウェアによって構成さ
れているため、パケットの出力先の決定が高速に行え
る。

【０１０１】［第７の実施の形態］この実施の形態にか
かるネットワーク、アドレスデータ及びルータは、第１
の実施の形態のものとほぼ同じに構成されているが、ア
ドレス検索回路１の構成が第１の実施の形態のものと異
なる。

【０１０２】図１６は、この実施の形態にかかるアドレ
ス検索回路１の構成を示すブロック図である。この実施
の形態にかかるアドレス検索回路１は、図１６に示すよ
うに、一次検索装置５１〜５３から構成されている。一
次検索装置５１〜５３は、第５の実施の形態のものと同
一である。

【０１０３】この実施の形態において、一次検索装置５
１〜５３のそれぞれから出力されたマスクデータは、ワ
イヤードＯＲ７１によって論理和がとられ、一次検索装
置５１〜５３に入力される。一次検索装置５１〜５３の
それぞれから出力された一致アドレスは、ワイヤードＯ
Ｒ７２によって論理和がとられ、最終結果アドレスとし
て出力される。

【０１０４】なお、この実施の形態にかかるアドレス検
索回路１を拡張する場合には、一次検索装置を追加し、
追加した一次検索装置を配線接続して、さらにワイヤー
ドＯＲ７１、７２によってその出力データの論理和をと
ればよい。

【０１０５】以上説明したように、この実施の形態のル
ータＲ１では、パケットの次の出力先となるエントリー
データの追加は、一次検索装置の追加と配線だけによっ
て行うことができるため、第１〜第６の実施の形態のも
のよりもさらに容易である。しかも、アドレス検索回路
１がハードウェアによって構成されているため、パケッ
トの出力先の決定が高速に行える。

【０１０６】［第８の実施の形態］この実施の形態にか
かるネットワーク、アドレスデータ及びルータは、第１
の実施の形態のものとほぼ同じに構成されているが、ア
ドレス検索回路１の構成が第１の実施の形態のものと異
なる。

【０１０７】図１７は、この実施の形態にかかるアドレ
ス検索回路１の構成を示すブロック図である。この実施
の形態のアドレス検索回路１は、図１７に示すように、
一次検索装置６１〜６３と、演算装置２４とから構成さ
れている。

【０１０８】一次検索装置６１〜６３はそれぞれ、アド
レスデータデータがマスクされたエントリーデータと、
各エントリーデータに対応するマスクデータとを格納す
る。一次検索装置６１〜６３はそれぞれ、後述するよう
に入力されたアドレスデータ（原検索データ）を各エン
トリーデータと比較し、第１のクロック（以下、クロッ
ク１という）が入力されたときに、一致するもののうち
でマスク以外の部分がもっとも長いエントリーデータに
対応するマスクデータを出力する。一次検索装置６１〜
６３は、第２のクロック（以下、クロック２という）が
入力されたときに、演算装置２４から入力されてきたデ
ータに対応するエントリーデータを出力する。

【０１０９】この実施の形態において、一次検索装置６
１〜６３にはそれぞれ、第１の実施の形態の一次検索装
置１１と同一のエントリーデータとマスクデータとが記
憶されている。

【０１１０】演算装置２４は、クロック入力端子付きの
論理和回路によって構成されている。演算装置２４は、
クロック１が入力されたときには、一次検索装置６１〜
６３の出力データの論理和をとり、一次検索装置６１〜
６３に出力する。演算装置２４は、クロック２が入力さ
れたときには、一次検索装置６１〜６３の出力データの
論理和をとり、最終結果アドレスとして出力する。

【０１１１】なお、クロック１及びクロック２の長さ
は、一次検索装置６１〜６３及び演算装置２４における
出力データの伝播遅延に比べて十分な長さがあるものと
する。

【０１１２】以下、この実施の形態にかかるルータＲ１
において、第１の実施の形態のものと異なるアドレス検
索回路１の動作について、図１８及び図１９を参照して
説明する。

【０１１３】クロック１が入力されたとき、原検索デー
タとして（３，２，１，０）が入力されると、一次検索
装置５１〜５３は、図１８に示すように、それぞれマス
クなしの部分がもっとも長いエントリーデータに対応す
るマスクデータ（３，３，３，０）、（３，３，０，
０）、（０，０，０，０）を出力する。

【０１１４】これらのマスクデータ（３，３，３，
０）、（３，３，０，０）、（０，０，０，０）は、演
算装置２４によって論理和がとられ、その演算結果であ
る（３，３，３，０）が一次検索装置６１〜６３に入力
される。

【０１１５】クロック２が入力されたときには、図１９
に示すように、一次検索装置６３は、クロック１のタイ
ミングで演算装置２４から入力されてきたデータ（３，
３，３，０）に従って、一致アドレス（３，２，１，
＊）を出力する。一方、一次検索装置６１、６２は、演
算装置２４から入力されたデータに対応し、しかも入浴
されたアドレス（原検索データ）である（３，２，１，
０）に対応するエントリーデータを記憶していないた
め、一次検索装置６１、６２からはデータが出力されな
い。このため、演算装置２４から（３，２，１，＊）が
最終結果アドレスとして出力される。

【０１１６】なお、この実施の形態にかかるアドレス検
索回路１を拡張する場合には、一次検索装置を追加し、
それに合わせて演算装置２４の構成を拡張すればよい。

【０１１７】以上説明したように、この実施の形態のル
ータＲ１においても、パケットの次の出力先となるエン
トリーデータの追加を容易に行うことができる。しか
も、アドレス検索回路１がハードウェアによって構成さ
れているため、パケットの出力先の決定が高速に行え
る。

【０１１８】［実施の形態の変形］本発明は、上記の第
１〜第８の実施の形態のものに限られず、種々の変形が
可能である。以下、上記の第１〜第８の実施の形態の変
形態様について、説明する。

【０１１９】上記の第１〜第８の実施の形態では、ワイ
ヤードＯＲによって論理和回路を構成していた。しかし
ながら、トランジスタやダイオードなどのアクティブ素
子の組み合わせによって構成した論理和回路を用いても
よい。

【０１２０】上記の第１〜第４、第８の実施の形態で
は、演算装置２１、２４に論理和回路を用いていた。し
かしながら、演算装置２１、２４には、入力データのう
ちの最大値を出力する回路や、論理積回路（負論理）を
用いてもよい。オープンドレインにしたベクトルをバス
結合して、これらのバスをプルアップしてもよい。

【０１２１】上記の第１〜第８の実施の形態では、原検
索データとなるアドレスデータは、２ビットずつに区切
られた８ビットで構成され、また、マスクデータも２ビ
ットを単位としていた。しかしながら、原検索データと
なるアドレスデータの構成ビット数は、任意である。ま
た、マスクデータも２ビットを単位とするものに限られ
ず、１ビット以上の任意のビット数を単位とすることが
できる。

【０１２２】

【発明の効果】以上説明したように、本発明によれば、
最長一致データの検索を高速に行えると共に、エントリ
ーデータの拡張にも容易に対応することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかるルータが適
用されるパケット交換ネットワークの構成を示す図であ
る。

【図２】図１のルータの構成を示すブロック図である。

【図３】本発明の第１の実施の形態にかかるアドレス検
索回路の構成を示すブロック図である。

【図４】本発明の第１の実施の形態にかかるアドレス検
索回路の動作を説明する図である。

【図５】本発明の第１の実施の形態にかかるアドレス検
索回路の拡張例を示す図である。

【図６】本発明の第２の実施の形態にかかるアドレス検
索回路の構成を示すブロック図である。

【図７】本発明の第３の実施の形態にかかるアドレス検
索回路の構成を示すブロック図である。

【図８】本発明の第４の実施の形態にかかるアドレス検
索回路の構成を示すブロック図である。

【図９】図８の演算装置の構成を示すブロック図であ
る。

【図１０】本発明の第５の実施の形態にかかるアドレス
検索回路の構成を示すブロック図である。

【図１１】図１０の演算装置の構成を示すブロック図で
ある。

【図１２】本発明の第５の実施の形態にかかるアドレス
検索回路の動作を説明する図である。

【図１３】本発明の第６の実施の形態にかかるアドレス
検索回路の構成を示すブロック図である。

【図１４】図１３の演算装置の構成を示すブロック図で
ある。

【図１５】本発明の第６の実施の形態にかかるアドレス
検索回路の動作を説明する図である。

【図１６】本発明の第７の実施の形態にかかるアドレス
検索回路の構成を示すブロック図である。

【図１７】本発明の第８の実施の形態にかかるアドレス
検索回路の構成を示すブロック図である。

【図１８】本発明の第８の実施の形態にかかるアドレス
検索回路の動作を説明する図である。

【図１９】本発明の第８の実施の形態にかかるアドレス
検索回路の動作を説明する図である。

【図２０】従来例の最長一致データの検索に用いられる
Radix Treeを説明する図である。

【符号の説明】

Ｒ１、Ｒ２−１〜Ｒ２−３、Ｒ３−１〜Ｒ３−３ ルー
タ １ アドレス検索回路 ２ ヘッダ抽出回路 ３ スイッチ １０〜１３ 一次検索装置 ２０〜２４ 演算装置 ２１ａ 論理和回路 ２１ｂ 一致回路 ２２ａ 論理和回路 ２２ｂ〜２２ｄ 一致回路 ２２ｅ 論理和回路 ２３ａ 論理和回路 ２３ｂ〜２３ｄ 一致回路 ２３ｅ 論理和回路 ３０〜３８、４１〜４３ ＣＡＭ（連想記憶装置） ５１〜５３ 一次検索装置 ６１〜６３ 一次検索装置 ７１、７２ ワイヤードＯＲ

Claims (16)

【特許請求の範囲】
1. 【請求項１】マスクされた第１のエントリーデータと該
   第１のエントリーデータに対応するマスクデータとを対
   応付けてそれぞれ少なくとも１つ記憶し、外部から入力
   された検索すべきデータと一致する第１のエントリーデ
   ータのうちでマスク以外の部分が最も長いものに対応す
   るマスクデータをそれぞれ出力する複数個の一次検索装
   置と、 前記複数個の一次検索装置から出力されたマスクデータ
   のうちでマスク以外の部分が最も長いマスクデータを出
   力する演算装置と、 前記第１のエントリーデータと前記マスクデータとを並
   べた第２のエントリーデータに前記第１のエントリーデ
   ータを連想させて記憶し、前記検索すべきデータと前記
   演算装置から出力されたマスクデータとを並べたデータ
   を入力して対応する第１のエントリーデータを出力す
   る、少なくとも１つからなる連想メモリと、を備えるこ
   とを特徴とする最長一致検索装置。
2. 【請求項２】前記演算装置は、前記複数の一次検索装置
   のそれぞれから出力されたマスクデータの論理和をとる
   論理和回路によって構成されていることを特徴とする請
   求項１に記載の最長一致検索装置。
3. 【請求項３】前記演算装置は、前記複数の一次検索装置
   のそれぞれから出力されたマスクデータの最大値を求め
   る最大値回路によって構成されていることを特徴とする
   請求項１に記載の最長一致検索装置。
4. 【請求項４】マスクされた第１のエントリーデータと該
   エントリーデータに対応するマスクデータとを対応付け
   てそれぞれ少なくとも１つ記憶し、外部から入力された
   検索すべきデータと一致するエントリーデータのうちで
   マスク以外の部分が最も長いものに対応するマスクデー
   タをそれぞれ出力する複数個の一次検索装置と、 前記複数個の一次検索装置から出力されたマスクデータ
   のうちでマスク以外の部分が最も長いマスクデータを求
   め、該求めたマスクデータと一致すマスクデータを出力
   している前記複数の一次検索装置に対応してイネーブル
   信号を出力する演算装置と、 それぞれ対応する前記複数個の一次検索装置に記憶され
   ているエントリーデータに該エントリーデータを連想さ
   せて記憶し、前記検索すべきデータを入力して対応する
   エントリーデータを出力する複数の連想メモリと、を備
   えることを特徴とする最長一致検索装置。
5. 【請求項５】マスクされたエントリーデータと該エント
   リーデータに対応するマスクデータとをそれぞれ少なく
   とも１つ記憶し、外部から入力された検索すべきデータ
   と一致するエントリーデータのうちでマスク以外の部分
   が最も長いものに対応するマスクデータをそれぞれ出力
   し、前記出力されたマスクデータに対応するエントリー
   データをさらに出力する複数個の一次検索装置と、 前記複数個の一次検索装置から出力されたマスクデータ
   のうちでマスク以外の部分が最も長いマスクデータに対
   応する前記複数個の一次検索装置から出力されたエント
   リーデータを出力する演算装置と、を備えることを特徴
   とする最長一致検索装置。
6. 【請求項６】マスクされたエントリーデータと該エント
   リーデータに対応する第１のマスクデータとをそれぞれ
   少なくとも１つ記憶し、外部から入力された検索すべき
   データと一致するエントリーデータのうちでマスク以外
   の部分が最も長いものに対応する第１のマスクデータを
   それぞれ出力し、入力された第２のマスクデータに対応
   するエントリーデータをさらに出力する複数個の一次検
   索装置と、 前記複数個の一次検索装置から出力された第１のマスク
   データのうちでマスク以外の部分が最も長いものを前記
   複数個の一次検索装置のそれぞれに入力する前記第２の
   マスクデータとして出力する第１の演算装置と、 前記複数個の一次検索装置から出力されたエントリーデ
   ータのうちで前記第１の演算装置が出力した前記第２の
   マスクデータに対応するものを出力する第２の演算装置
   と、を備えることを特徴とする最長一致検索装置。
7. 【請求項７】マスクされたエントリーデータと該エント
   リーデータに対応する第１のマスクデータとをそれぞれ
   少なくとも１つ記憶し、外部から入力された検索すべき
   データと一致するエントリーデータのうちでマスク以外
   の部分が最も長いものに対応する第１のマスクデータを
   それぞれ出力し、入力された第２のマスクデータに対応
   するエントリーデータをさらに出力する複数個の一次検
   索装置と、 前記複数個の一次検索装置から出力された第１のマスク
   データの論理和をとって、前記複数個の一次検索装置の
   それぞれに入力する前記第２のマスクデータとして出力
   する第１の論理和回路と、 前記複数個の一次検索装置から出力されたエントリーデ
   ータの論理和をとる第２の論理和回路と、を備えること
   を特徴とする最長一致検索装置。
8. 【請求項８】前記第１、第２の論理和回路はそれぞれ、
   出力線の対応するビット毎を直接つないだワイヤード論
   理和回路によって構成されていることを特徴とする請求
   項７に記載の最長一致検索装置。
9. 【請求項９】マスクされたエントリーデータと該エント
   リーデータに対応する第１のマスクデータとをそれぞれ
   少なくとも１つ記憶し、第１のクロックに応答して外部
   から入力された検索すべきデータと一致するエントリー
   データのうちでマスク以外の部分が最も長いものに対応
   する第１のマスクデータをそれぞれ出力し、第２のクロ
   ックに応答して入力された第２のマスクデータに対応す
   るエントリーデータをさらに出力する複数個の一次検索
   装置と、 前記複数個の一次検索装置から出力された第１のマスク
   データのうちでマスク以外の部分が最も長いものを、前
   記複数個の一次検索装置のそれぞれに入力する前記第２
   のマスクデータとして前記第１のクロックに応答して出
   力する第１の演算装置と、 前記複数個の一次検索装置から出力されたエントリーデ
   ータのうちでマスク以外の部分が最も長いものを、前記
   第２のクロックに応答して出力する第２の演算装置と、
   を備えることを特徴とする最長一致検索装置。
10. 【請求項１０】前記第１、第２の演算装置は、同一の論
    理和回路によって構成されていることを特徴とする請求
    項９に記載の最長一致検索装置。
11. 【請求項１１】外部から入力されたパケットから、該パ
    ケットに付されているアドレスデータを抽出するアドレ
    スデータ抽出回路と、 マスクされた第１のエントリーデータと該第１のエント
    リーデータに対応するマスクデータとを対応付けてそれ
    ぞれ少なくとも１つ記憶し、前記アドレスデータ抽出回
    路が抽出したアドレスデータと一致する第１のエントリ
    ーデータのうちでマスク以外の部分が最も長いものに対
    応するマスクデータをそれぞれ出力する複数個の一次検
    索装置と、 前記複数個の一次検索装置から出力されたマスクデータ
    のうちでマスク以外の部分が最も長いマスクデータを出
    力する演算装置と、 前記第１のエントリーデータと前記マスクデータとを並
    べた第２のエントリーデータに前記第１のエントリーデ
    ータを連想させて記憶し、前記検索すべきデータと前記
    演算装置から出力されたマスクデータとを並べたデータ
    を入力して対応する第１のエントリーデータを出力す
    る、少なくとも１つからなる連想メモリと、 前記連想メモリから出力された第１のエントリーデータ
    に従って出力先を切り換えて、前記パケットを出力する
    スイッチ回路と、を備えることを特徴とするルータ。
12. 【請求項１２】外部から入力されたパケットから、該パ
    ケットに付されているアドレスデータを抽出するアドレ
    スデータ抽出回路と、 マスクされたエントリーデータと該エントリーデータに
    対応するマスクデータとを対応付けてそれぞれ少なくと
    も１つ記憶し、前記アドレスデータ抽出回路が抽出した
    アドレスデータと一致するエントリーデータのうちでマ
    スク以外の部分が最も長いものに対応するマスクデータ
    をそれぞれ出力する複数個の一次検索装置と、 前記複数個の一次検索装置から出力されたマスクデータ
    のうちでマスク以外の部分が最も長いマスクデータを求
    め、該求めたマスクデータと一致すマスクデータを出力
    している前記複数の一次検索装置に対応してイネーブル
    信号を出力する演算装置と、 それぞれ対応する前記複数個の一次検索装置に記憶され
    ているエントリーデータに該エントリーデータを連想さ
    せて記憶し、前記検索すべきデータを入力して対応する
    エントリーデータを出力する複数の連想メモリと、 前記連想メモリから出力されたエントリーデータに従っ
    て出力先を切り換えて、前記パケットを出力するスイッ
    チ回路と、を備えることを特徴とするルータ。
13. 【請求項１３】外部から入力されたパケットから、該パ
    ケットに付されているアドレスデータを抽出するアドレ
    スデータ抽出回路と、 マスクされたエントリーデータと該エントリーデータに
    対応するマスクデータとをそれぞれ少なくとも１つ記憶
    し、前記アドレスデータ抽出回路が抽出したアドレスデ
    ータと一致するエントリーデータのうちでマスク以外の
    部分が最も長いものに対応するマスクデータをそれぞれ
    出力し、前記出力されたマスクデータに対応するエント
    リーデータをさらに出力する複数個の一次検索装置と、 前記複数個の一次検索装置から出力されたマスクデータ
    のうちでマスク以外の部分が最も長いマスクデータに対
    応する前記複数個の一次検索装置から出力されたエント
    リーデータを出力する演算装置と、 前記演算装置から出力されたエントリーデータに従って
    出力先を切り換えて、前記パケットを出力するスイッチ
    回路と、を備えることを特徴とするルータ。
14. 【請求項１４】外部から入力されたパケットから、該パ
    ケットに付されているアドレスデータを抽出するアドレ
    スデータ抽出回路と、 マスクされたエントリーデータと該エントリーデータに
    対応する第１のマスクデータとをそれぞれ少なくとも１
    つ記憶し、前記アドレスデータ抽出回路が抽出したアド
    レスデータと一致するエントリーデータのうちでマスク
    以外の部分が最も長いものに対応する第１のマスクデー
    タをそれぞれ出力し、入力された第２のマスクデータに
    対応するエントリーデータをさらに出力する複数個の一
    次検索装置と、 前記複数個の一次検索装置から出力された第１のマスク
    データのうちでマスク以外の部分が最も長いものを前記
    複数個の一次検索装置のそれぞれに入力する前記第２の
    マスクデータとして出力する第１の演算装置と、 前記複数個の一次検索装置から出力されたエントリーデ
    ータのうちで前記第１の演算装置が出力した前記第２の
    マスクデータに対応するものを出力する第２の演算装置
    と、 前記第２の演算装置から出力されたエントリーデータに
    従って出力先を切り換えて、前記パケットを出力するス
    イッチ回路と、を備えることを特徴とするルータ。
15. 【請求項１５】外部から入力されたパケットから、該パ
    ケットに付されているアドレスデータを抽出するアドレ
    スデータ抽出回路と、 マスクされたエントリーデータと該エントリーデータに
    対応する第１のマスクデータとをそれぞれ少なくとも１
    つ記憶し、前記アドレスデータ抽出回路が抽出したアド
    レスデータと一致するエントリーデータのうちでマスク
    以外の部分が最も長いものに対応する第１のマスクデー
    タをそれぞれ出力し、入力された第２のマスクデータに
    対応するエントリーデータをさらに出力する複数個の一
    次検索装置と、 前記複数個の一次検索装置から出力された第１のマスク
    データの論理和をとって、前記複数個の一次検索装置の
    それぞれに入力する前記第２のマスクデータとして出力
    する第１の論理和回路と、 前記複数個の一次検索装置から出力されたエントリーデ
    ータの論理和をとる第２の論理和回路と、 前記第２の論理和回路の演算結果に従って出力先を切り
    換えて、前記パケットを出力するスイッチ回路と、を備
    えることを特徴とするルータ。
16. 【請求項１６】外部から入力されたパケットから、該パ
    ケットに付されているアドレスデータを抽出するアドレ
    スデータ抽出回路と、 マスクされたエントリーデータと該エントリーデータに
    対応する第１のマスクデータとをそれぞれ少なくとも１
    つ記憶し、第１のクロックに応答して前記アドレスデー
    タ抽出回路が抽出したアドレスデータと一致するエント
    リーデータのうちでマスク以外の部分が最も長いものに
    対応する第１のマスクデータをそれぞれ出力し、第２の
    クロックに応答して入力された第２のマスクデータに対
    応するエントリーデータをさらに出力する複数個の一次
    検索装置と、 前記複数個の一次検索装置から出力された第１のマスク
    データのうちでマスク以外の部分が最も長いものを、前
    記複数個の一次検索装置のそれぞれに入力する前記第２
    のマスクデータとして前記第１のクロックに応答して出
    力する第１の演算装置と、 前記複数個の一次検索装置から出力されたエントリーデ
    ータのうちでマスク以外の部分が最も長いものを、前記
    第２のクロックに応答して出力する第２の演算装置と、 前記第２の演算装置から出力されたエントリーデータに
    従って出力先を切り換えて、前記パケットを出力するス
    イッチ回路と、を備えることを特徴とするルータ。