CN109981464B - 一种在fpga中实现的tcam电路结构及其匹配方法 - Google Patents

Abstract

本发明公开了一种在FPGA中实现的TCAM电路结构及其匹配方法。该电路结构为：将TCAM划分为多个基本查找单元，每个基本查找单元的存储区存储多个表项，用户根据自身需求配置TCAM的基本查找单元个数和基本查找单元存储区的表项深度。匹配方法为：在表项匹配过程中，将待匹配字段同时发送给多个并行基本查找单元；每个基本查找单元按照地址顺序依次读出所存储的表项并进行比较；基本查找单元保留最长前缀匹配结果，作为本基本查找单元的匹配结果提供给优先级译码器；选择优先级最高的最长前缀匹配结果，作为最终匹配结果输出。本发明有效降低了比较器的数量和优先级译码器的规模，从而降低了资源消耗，提高了FPGA中的资源利用率。

Description

一种在FPGA中实现的TCAM电路结构及其匹配方法

技术领域

本发明属于TCAM查找电路技术领域，特别是一种在FPGA中实现的TCAM电路结构及其匹配方法。

背景技术

在不同类型的网络设备中，查找电路被广泛使用。如在以太网交换机中，需要根据进入交换机的数据帧目的MAC地址查找其输出端口；在IP路由器中，需要根据输入IP包的目的IP地址查找其目的网段对应的输出端口；在网络安全设备中，需要进行某些关键字段的匹配查找，确定其操作行为。这些查找电路大致分为精确匹配查找和支持通配符(掩码)的查找两个基本类别。

目前，可以实现查找功能的电路类别很多，具体的电路结构和性能特点也有较大差异。内容可寻址存储器CAM(Content Addressable Memory)是目前交换机和路由器等网络设备中广泛使用的查找器件，是一类特殊的存储器件。在读操作时，与RAM这类根据输入地址读取指定存储区域内容的器件不同，CAM可根据输入的存储内容获取其存储的地址信息。TCAM与CAM不同，它可以支持通配符匹配，也就是说待查找用户信息中部分比特和TCAM中某个表项的对应比特内容相同就可以实现匹配。因此TCAM广泛应用于路由器中，是可实现高速路由查找的核心电路。

TCAM通常作为一种专用存储器件独立使用，也可以作为IP核集成在网络芯片中。随着FPGA在网络设备中的大量使用，很多情况下需要在FPGA中实现TCAM，其具有很高的查找速度，但其特殊的全并行电路结构使得其硬件资源消耗大，在FPGA中实现深度较大的TCAM硬件资源消耗大、效益低下。很多应用场合中，网络设备对查找速度要求并不高，属于中低速查找，此时采用标准的TCAM电路结构通常可以满足查找速度要求，但难以满足表容量(深度)要求。

发明内容

本发明的目的在于提供一种在FPGA中实现的TCAM电路结构及其匹配方法，从而在中低速情况下有效降低FPGA中硬件资源消耗。

实现本发明目的的技术解决方案为：一种在FPGA中实现的TCAM电路结构，将TCAM划分为多个基本查找单元，每个基本查找单元的存储区存储多个表项，用户根据自身需求配置TCAM的基本查找单元个数和基本查找单元存储区的表项深度。

进一步地，每个基本查找单元为基本查找单元，包括表项存储器和比较器，表项存储器中设置的表项数量大于1。

进一步地，所述表项存储器采用FPGA内部块RAM实现，块RAM中每个表项按照<IP地址，子网掩码>的形式进行存储。

进一步地，所述表项根据路由协议以及转发表确定写入的RAM以及写入的地址，然后通过总线写入TCAM中。

进一步地，TCAM的写入接口信号包括写入的表项cam_din、cam的写使能信号cam_wea和地址信号cam-addr。

进一步地，TCAM的输入接口还包括时钟信号clk、复位信号rstn、等待匹配的关键字comp_din、匹配请求信号comp_req，输出接口包括匹配成功的反馈信号comp_ack、匹配失败的反馈信号comp_nak、匹配结果输出comp_dout。

一种在FPGA中实现的TCAM电路结构的匹配方法，步骤如下：

步骤1、将待匹配字段同时发送给多个并行基本查找单元；

步骤2、每个基本查找单元按照地址顺序依次读出所存储的表项并进行比较；

步骤3、基本查找单元保留最长前缀匹配结果，作为本基本查找单元的匹配结果提供给优先级译码器；

步骤4、选择优先级最高的最长前缀匹配结果，作为最终匹配结果输出。

进一步地，步骤1所述将待匹配字段同时发送给多个并行基本查找单元，具体如下：

在进行匹配操作时，用户电路将待比配字段通过comp_din输入，同时将comp_req信号置1表示请求TCAM发起匹配操作；

TCAM发现用户请求后，将待匹配字段同时发送给各个并行基本查找单元。

进一步地，步骤4所述选择优先级最高的最长前缀匹配结果，作为最终匹配结果输出，具体如下：

优先级译码器从各个基本查找单元的输出结果中，选择优先级最高的最长前缀匹配结果，作为最终匹配结果通过comp_dout输出，同时将comp_ack置1表示当前输出的是匹配结果。

本发明与现有技术相比，其显著优点在于：(1)有效降低了比较器的数量和优先级译码器的规模，从而降低资源消耗；(2)用户可以根据自身需求灵活配置基本查找单元个数和基本查找单元存储区的表项深度，提高了FPGA中的资源利用率。

附图说明

图1是RAM的工作原理图。

图2是CAM的工作原理图。

图3是TCAM匹配操作方法示意图。

图4是TCAM查找结构示意图。

图5是本发明在FPGA中实现的TCAM电路结构的示意图。

图6是本发明实施例中TCAM查表电路的总体结构示意图。

图7是本发明实施例中表项匹配电路的结构示意图。

图8是本发明实施例中TCAM引脚功能示意图。

具体实施方式

下面结合附图及具体实施例对本发明作进一步详细说明。

如图1所示，RAM中一般包括clk、wea、address、din、dout等引脚，分别表示时钟、写使能、地址、数据输入和数据输出。当时钟上升沿出现时，如果wea为1，当前din上的数据被写入到addr指定的地址空间；时钟上升沿出现时，如果wea为0，则将当前addr指定存储位置的数据通过dout被读出。图1为对RAM的写操作，输入地址100，这个地址存储的值为192.168.2.100，则最后的输出结果为192.168.2.100。

内容寻址存储器CAM是目前使用最多的硬件路由查找器件，相比于普通存储器SRAM和DRAM的访问方式，CAM是将输入的关键字内容与所存储表项的内容进行并行比较，返回表项的存储地址。CAM的原理结构如图2所示，与RAM相比它多出一个comp_din，即待匹配的关键字。当wea为1的时候，同样对CAM进行写操作，将din的值写入addr所对应的位置；当wea为0的时候，可以进行匹配操作，待匹配项对CAM中存储的表项并行匹配，若某个表项匹配成功，该表象所在的地址作为结果输出。图2就是CAM的匹配操作过程，待匹配项为192.168.0.129，经过匹配发现地址1003所存的表项匹配成功，此时将1003作为结果输出。

如图3所示，TCAM中每一个表项都是以<地址，掩码>的形式保存，假设输入关键字的长度为W(对于IPv4，W＝32)，则TCAM中每个表项的地址和掩码的长度都为W。路由器中的协议处理器根据路由协议建立路由表后，根据路由表生成转发表并将其写入到TCAM中。在写入时，根据路由表中子网掩码的长度首先进行排序(按照由高到低或者由低到高的顺序，子网掩码长度越大，优先级越高)，然后将排序后的目的网络号和对应的子网掩码依次写入到TCAM中。例如，一个IP地址网络号长度为X(1≤X≤W)，则该地址对应掩码的高X比特位都为1，剩余的W-X比特都为0，此时所存储的网络号的高X位存储的是网络号，低低W-X比特可以是1或是0。

在TCAM的表项匹配过程中，TCAM将输入的IP地址和掩码“按位与”，同时将所存储的网络号和掩码“按位与”，然后对两个计算结果进行比较，如果相等表示关键字与该表项可以匹配。图4为TCAM中某一个表项的匹配操作方法，图中包括TCAM中某个表项的存储内容和输入IP地址为192.168.0.177时的具体匹配操作方法。

由于可能存在多个表项同时匹配成功的情况，因此TCAM需要能在这些匹配的表项中选取一个表项作为最后的查找结果，TCAM规定在所有匹配的表项中选取优先级最高的表项的地址作为最后的匹配结果。根据TCAM的工作机制可以看出，为了能够进行最长前缀匹配查找，需要在建立TCAM中的表项时以掩码长度为优先级排列全部表项(掩码长度相同的表项排序顺序不会影响查找结果)。TCAM的内部结构如图4所示。当输入IP地址192.168.0.177进行匹配时，可以看出同时有4项可以匹配，但索引为1的表项数值最小，具有最高优先级，经过优先级译码器后最终输出的地址为1。此后可以以1为地址对存储查找结果信息的RAM进行读操作，读出建立查找表时预先写入的查找结果，最为常见的是该IP包对应的输出端口号等信息。

根据图4给出的TCAM原理结构，本发明提出了如图5所示的在FPGA中实现的TCAM电路结构，将TCAM划分为多个基本查找单元，每个基本查找单元的存储区存储多个表项，用户根据自身需求配置TCAM的基本查找单元个数和基本查找单元存储区的表项深度。

进一步地，每个基本查找单元为基本查找单元，包括表项存储器和比较器，表项存储器中设置的表项数量大于1。

进一步地，所述表项存储器采用FPGA内部块RAM实现，块RAM中每个表项按照<IP地址，子网掩码>的形式进行存储。

进一步地，所述表项根据路由协议以及转发表确定写入的RAM以及写入的地址，然后通过总线写入TCAM中。

进一步地，TCAM的写入接口信号包括写入的表项cam_din、cam的写使能信号cam_wea和地址信号cam-addr。

进一步地，TCAM的输入接口还包括时钟信号clk、复位信号rstn、等待匹配的关键字comp_din、匹配请求信号comp_req，输出接口包括匹配成功的反馈信号comp_ack、匹配失败的反馈信号comp_nak、匹配结果输出comp_dout。

一种在FPGA中实现的TCAM电路结构的匹配方法，步骤如下：

步骤1、将待匹配字段同时发送给多个并行基本查找单元；

步骤2、每个基本查找单元按照地址顺序依次读出所存储的表项并进行比较；

步骤3、基本查找单元保留最长前缀匹配结果，作为本基本查找单元的匹配结果提供给优先级译码器；

步骤4、选择优先级最高的最长前缀匹配结果，作为最终匹配结果输出。

进一步地，步骤1所述将待匹配字段同时发送给多个并行基本查找单元，具体如下：

在进行匹配操作时，用户电路将待比配字段通过comp_din输入，同时将comp_req信号置1表示请求TCAM发起匹配操作；

TCAM发现用户请求后，将待匹配字段同时发送给各个并行基本查找单元。

进一步地，步骤4所述选择优先级最高的最长前缀匹配结果，作为最终匹配结果输出，具体如下：

优先级译码器从各个基本查找单元的输出结果中，选择优先级最高的最长前缀匹配结果，作为最终匹配结果通过comp_dout输出，同时将comp_ack置1表示当前输出的是匹配结果。

综上可知，此时每一个基本查找单元(comp_cell)所管理的存储区可以存储大于一个表项，在一个基本查找单元内部采用按照固定的顺序依次匹配，保留本单元内部优先级最高的匹配结果作为本基本查找单元的匹配结果。不同基本查找单元的匹配结果通过优先级译码器后，选择出优先级最高的表项的地址作为最终的查找结果。由于一个基本查找单元内部采用依次比较的方法，因此降低了查找速度，但采用FPGA内部块RAM作为存储单元时，可以有效降低块RAM的使用量，提高块RAM存储资源利用率。通过选择每个块RAM中存储的表项数量，用户可以在查找速度和表项深度之间进行灵活的折中，在中低速情况下，可以有效的降低FPGA中硬件资源消耗。

作为一种具体示例，图6为一个表项深度为1024的最长前缀匹配TCAM路由查表电路。在这个电路中有32个块RAM且深度都是32，匹配过程中每次对32块RAM中的某一地址并行匹配，所以完成全部表项的匹配操作需要32次匹配操作。若用户追求速度，可以增加基本查找单元的数量，减少每个基本查找单元的存储深度；若对速度没有过高要求，可以减少基本查找单元的数量，增加每个基本查找单元内部块RAM的表项存储深度。

下面结合附图及具体实施例对本发明做进一步详细描述。

实施例

下面以一个深度为1024，并行度为32的TCAM为例说明本发明的具体实施方式。在本发明的电路中，CPU中运行着路由协议，完成与周围路由器的信息交互，建立和维护路由表。然后根据路由表按照一定的算法建立转发表，并将转发表的表项存入TCAM中。

本电路中包括32个并行基本查找单元(comp_cell_uX)，如图6所示，每个基本查找单元内部结构如图7所示，TCAM的外部引脚如图8所示。在一个基本查找单元中包含一个用于存储查找表项块RAM，本例子中使用了其中的32个存储单元，地址为0到31，其中0为优先级最高的表项。块RAM中每个表项按照<IP地址，子网掩码>的形式进行存储。本发明中IP地址和子网掩码的总长度为64位，即IP地址和子网掩码的长度都是32位。

当CPU有新的表项要写入的时候会根据路由协议以及转发表确定该表项写入的RAM以及写入的地址。然后将写入信息通过总线写入到TCAM中。写入接口信号包括cam_din、cam_wea和cam-addr。其中64位的cam_din是写入的表项，即IP地址和子网掩码；32位的cam_wea每一位对应一个基本查找单元,当某一位为1时表示对对应的基本查找单元进行表项写操作。cam_addr是所选择基本查找单元内部块RAM的表项写入地址。

在进行匹配操作时，用户电路将待比配字段通过comp_din输入，同时将comp_req信号置1表示请求TCAM发起匹配操作。TCAM发现用户请求后，将待匹配字段同时发送给32个并行基本查找单元。每个并行基本查找单元按照地址0-31的顺序依次读出所存储的表项并进行比较。比较完成后，基本查找单元保留最长前缀匹配结果作为本基本查找单元的匹配结果提供给优先级译码器(低优先级优先)。优先级译码器从32个基本查找单元的输出结果中选择优先级最高的最长前缀匹配结果作为最终匹配结果通过comp_dout输出，同时将comp_ack置1表示当前输出的是匹配结果。

本发明有效降低了比较器的数量和优先级译码器的规模，从而降低了资源消耗；此外，用户可以根据自身需求灵活配置基本查找单元个数和基本查找单元存储区的表项深度，提高了FPGA中的资源利用率。

Claims (1)

1.一种在FPGA中实现的TCAM电路结构的匹配方法，其特征在于，该方法基于以下在FPGA中实现的TCAM电路结构：将TCAM划分为多个基本查找单元，每个基本查找单元的存储区存储多个表项，用户根据自身需求配置TCAM的基本查找单元个数和基本查找单元存储区的表项深度；

每个基本查找单元包括表项存储器和比较器，表项存储器中设置的表项数量大于1；

所述表项存储器采用FPGA内部块RAM实现，块RAM中每个表项按照<IP地址，子网掩码>的形式进行存储；

所述表项根据路由协议以及转发表确定写入的RAM以及写入的地址，然后通过总线写入TCAM中；

TCAM的写入接口信号包括写入的表项cam_din、cam的写使能信号cam_wea和地址信号cam-addr；

TCAM的输入接口还包括时钟信号clk、复位信号rstn、等待匹配的关键字comp_din、匹配请求信号comp_req，输出接口包括匹配成功的反馈信号comp_ack、匹配失败的反馈信号comp_nak、匹配结果输出comp_dout；

方法步骤如下：

步骤1、将待匹配字段同时发送给多个并行基本查找单元；

步骤2、每个基本查找单元按照地址顺序依次读出所存储的表项并进行比较；

步骤3、基本查找单元保留最长前缀匹配结果，作为本基本查找单元的匹配结果提供给优先级译码器；

步骤4、选择优先级最高的最长前缀匹配结果，作为最终匹配结果输出；

步骤1所述将待匹配字段同时发送给多个并行基本查找单元，具体如下：

在进行匹配操作时，用户电路将待比配字段通过comp_din输入，同时将comp_req信号置1表示请求TCAM发起匹配操作；

TCAM发现用户请求后，将待匹配字段同时发送给各个并行基本查找单元；

步骤4所述选择优先级最高的最长前缀匹配结果，作为最终匹配结果输出，具体如下：

优先级译码器从各个基本查找单元的输出结果中，选择优先级最高的最长前缀匹配结果，作为最终匹配结果通过comp_dout输出，同时将comp_ack置1表示当前输出的是匹配结果。

Images