JPH11260974A - Semiconductor device, and manufacture of semiconductor device - Google Patents

Semiconductor device, and manufacture of semiconductor device

Info

Publication number
JPH11260974A
JPH11260974A JP10060814A JP6081498A JPH11260974A JP H11260974 A JPH11260974 A JP H11260974A JP 10060814 A JP10060814 A JP 10060814A JP 6081498 A JP6081498 A JP 6081498A JP H11260974 A JPH11260974 A JP H11260974A
Authority
JP
Japan
Prior art keywords
semiconductor chip
main surface
semiconductor device
protective film
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10060814A
Other languages
Japanese (ja)
Other versions
JP3811567B2 (en
Inventor
Shinichi Sakurada
伸一 桜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP06081498A priority Critical patent/JP3811567B2/en
Publication of JPH11260974A publication Critical patent/JPH11260974A/en
Application granted granted Critical
Publication of JP3811567B2 publication Critical patent/JP3811567B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Laser Beam Processing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a clear mark by raising the mechanical strength of a semiconductor device of such structure that other main face of a semiconductor chip is exposed. SOLUTION: In a semiconductor device 1 of such a structure that other main face of a semiconductor chip 2 where a specified circuit is made in one main face, an external terminal 12 which corresponds to a plurality of electrode pads provided at one main face of the semiconductor chip and is electrically connected to it, a sealing part 14 which covers the pad, and, on the surface of the protective film 4 provided at other main face of the semiconductor chip, a mark 5 are made. Hereby, the mechanical strength of the semiconductor chip can be raised, and the mark recognition in visual inspection can be stabilized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
製造技術に関し、特に半導体チップの裏面が露出した構
造を有する半導体装置及びその製造技術に利用して有効
なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing technique therefor, and more particularly to a semiconductor device having a structure in which a back surface of a semiconductor chip is exposed and a technique for manufacturing the same.

【0002】[0002]

【従来の技術】一般に半導体装置は、半導体チップ保護
等を目的とし、その半導体チップの表面を樹脂等により
封止するように構成されている。近年、半導体装置は小
型化・薄型化が進んできており、半導体チップの裏面
(以下、他の主面という)が露出された構造を有するパ
ッケージ、例えばCSP(Chip Size Package)及びT
CP(Tape Carrier Package)等の製品化がされてい
る。このような半導体チップの他の主面が露出された構
造を有する半導体装置の構成については、例えば199
3年5月31日、日経BP社発行の「VLSIパッケー
ジング技術」上巻の139頁乃至141頁に記載されて
いる。その概要としては、電極パッド上にバンプを形成
した半導体チップをフィルムキャリア上に形成されたイ
ンナーリード接続した後、ポッティングにより半導体チ
ップの回路形成面(以下、一主面という)を樹脂により
封止する構成のものである。
2. Description of the Related Art In general, a semiconductor device is constructed so that the surface of the semiconductor chip is sealed with a resin or the like for the purpose of protecting the semiconductor chip. 2. Description of the Related Art In recent years, semiconductor devices have been reduced in size and thickness, and packages having a structure in which a back surface (hereinafter, referred to as another main surface) of a semiconductor chip is exposed, for example, CSP (Chip Size Package) and T
Products such as CP (Tape Carrier Package) have been commercialized. Regarding the configuration of a semiconductor device having a structure in which the other main surface of the semiconductor chip is exposed, for example, 199
The description is given on pages 139 to 141 of the first volume of "VLSI Packaging Technology" issued by Nikkei BP on May 31, 3rd. As an outline, after connecting a semiconductor chip having bumps formed on electrode pads to inner leads formed on a film carrier, a circuit forming surface (hereinafter, referred to as one main surface) of the semiconductor chip is sealed with resin by potting. This is a configuration of

【0003】また、このような半導体チップの他の主面
が露出した構造を有する半導体装置においては、前記半
導体装置の前記半導体チップの他の主面へマーク、例え
ば文字や記号等を形成するマーキング処理の必要性が高
くなってきている。このマーキング処理は一般にインク
による捺印によりマークを形成する方式とレーザー加工
によりマークを形成するレーザマーク方式とがあり、こ
れらの方式により半導体装置へのマークが形成されてい
る。この半導体装置へのマーキング技術としては、例え
ば1993年5月31日、日経BP社発行の「VLSI
パッケージング技術」下巻の50頁乃至51頁に記載さ
れている。
In a semiconductor device having a structure in which the other main surface of the semiconductor chip is exposed, a mark, for example, a character or a symbol, is formed on the other main surface of the semiconductor chip of the semiconductor device. The need for processing is increasing. The marking process generally includes a method of forming a mark by stamping with ink and a laser mark method of forming a mark by laser processing. A mark on a semiconductor device is formed by these methods. As a marking technique for this semiconductor device, for example, “VLSI” issued by Nikkei BP on May 31, 1993.
Packaging Technology ", Volume 50, pages 51 to 51.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
たような前記半導体チップの他の主面が露出された構造
を有する半導体装置においては、前記半導体チップの他
の主面が露出しているため、前記半導体装置の機械的強
度が弱く、前記半導体チップの搬送等により前記半導体
チップに機械的ストレスが加わると、前記半導体チップ
のカケ及びクラック等が発生し易くなるという問題があ
る。
However, in a semiconductor device having a structure in which the other main surface of the semiconductor chip is exposed as described above, since the other main surface of the semiconductor chip is exposed, When the mechanical strength of the semiconductor device is weak and a mechanical stress is applied to the semiconductor chip by transporting the semiconductor chip or the like, there is a problem that chips and cracks of the semiconductor chip are easily generated.

【0005】また、上述した半導体チップの他の主面が
露出された前記半導体装置へマークを形成する際におい
ても、前記半導体チップの他の主面にマークが形成され
るために、前記インクの捺印によるマークの形成方式或
いは前記レーザー加工によるマークの形成するレーザマ
ーク方式を用いた場合でも、前記半導体チップの他の主
面の表面状態によってマークの品質が左右されてしま
い、前記マークが不鮮明となってしまう。さらに前記イ
ンクの捺印によるマーク方式では、インク切れ或いはイ
ンクムラにより、マークの印字がかすれやにじみを発生
してしまう恐れもあり、マーク形成の作業面においても
定期的洗浄の頻度や品種の変更に伴う品種切り替えロス
時間が大きくなってしまう。
Also, when forming a mark on the semiconductor device in which the other main surface of the semiconductor chip is exposed, the mark is formed on the other main surface of the semiconductor chip. Even in the case of using a mark forming method by stamping or a laser mark method of forming a mark by the laser processing, the quality of the mark is affected by the surface condition of the other main surface of the semiconductor chip, and the mark is unclear. turn into. Further, in the mark method using the ink stamping, there is a possibility that the printing of the mark may be blurred or blurred due to ink shortage or unevenness of the ink. The type switching loss time increases.

【0006】そこで、本発明の目的は、パッケージの小
型化・薄型化を阻害することなく、半導体チップの他の
主面が露出した構造の半導体装置の機械的強度を向上
し、信頼性を向上することができる技術を提供するもの
である。
An object of the present invention is to improve the mechanical strength and reliability of a semiconductor device having a structure in which the other main surface of a semiconductor chip is exposed, without hindering the miniaturization and thinning of the package. Technology that can be used.

【0007】また、本発明の他の目的は、前記半導体チ
ップの他の主の表面状態に左右されることなく、前記半
導体チップの他の主に鮮明なマークを形成する技術を提
供するものである。
Another object of the present invention is to provide a technique for forming another mainly clear mark of the semiconductor chip without being affected by the other main surface condition of the semiconductor chip. is there.

【0008】尚、本発明の前記ならびにその他の目的と
新規な特徴は、本明細書の記述及び添付図面から明らか
になるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0009】[0009]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
The following is a brief description of an outline of a typical invention among the inventions disclosed in the present application.

【0010】すなわち、略四角形の板状で一主面に所定
の回路が形成された半導体チップの他の主面が露出した
構造の半導体装置及びその製造技術であって、前記半導
体チップの一主面に設けられた複数の電極パッドと、前
記電極パッドそれぞれに対応して設けられ、かつ前記電
極パッドと電気的に接続された複数の外部端子と、前記
半導体チップの前記電極パッドを覆う封止部と、前記半
導体チップの他の主面に設けられた保護膜とを有するも
のである。
In other words, the present invention relates to a semiconductor device having a substantially square plate shape and a structure in which another main surface of a semiconductor chip having a predetermined circuit formed on one main surface is exposed, and a manufacturing technique therefor. A plurality of electrode pads provided on a surface, a plurality of external terminals provided corresponding to each of the electrode pads, and electrically connected to the electrode pads, and a sealing covering the electrode pads of the semiconductor chip And a protective film provided on the other main surface of the semiconductor chip.

【0011】また前記半導体装置が、前記保護膜の表面
上に設けられたマークを有するものである。
Further, the semiconductor device has a mark provided on a surface of the protective film.

【0012】さらに前記マークが、レーザー加工により
前記保護膜上に形成されるものである。
Further, the mark is formed on the protective film by laser processing.

【0013】また前記半導体チップの他の主面への保護
膜の形成は、前記半導体チップが半導体ウエハの段階
で、前記半導体ウエハの他の主面に保護膜を形成し、該
半導体ウエハを個々の半導体チップ毎に切断分離するこ
とにより前記半導体チップの他の主面に保護膜を形成す
るものである。
[0013] Further, the protective film is formed on the other main surface of the semiconductor chip by forming a protective film on the other main surface of the semiconductor wafer when the semiconductor chip is a semiconductor wafer. A protective film is formed on the other main surface of the semiconductor chip by cutting and separating each semiconductor chip.

【0014】上述した手段によれば、略四角形の板状で
一主面に所定の回路が形成された半導体チップの他の主
面が露出した構造の半導体装置及びその製造技術であっ
て、前記半導体チップの一主面に設けられた複数の電極
パッドと、前記電極パッドそれぞれに対応して設けら
れ、かつ前記電極パッドと電気的に接続された複数の外
部端子と、前記半導体チップの前記電極パッドを覆う封
止部と、前記半導体チップの他の主面に設けられた保護
膜とを有するように構成したことにより、前記半導体チ
ップの機械的強度を向上することができるため、前記半
導体装置の信頼性も向上できる。
According to the above-described means, there is provided a semiconductor device having a substantially square plate shape and a structure in which another main surface of a semiconductor chip having a predetermined circuit formed on one main surface is exposed, and a manufacturing technique thereof. A plurality of electrode pads provided on one main surface of the semiconductor chip, a plurality of external terminals provided corresponding to each of the electrode pads, and electrically connected to the electrode pads; and Since the semiconductor device is configured to include a sealing portion that covers a pad and a protective film provided on another main surface of the semiconductor chip, mechanical strength of the semiconductor chip can be improved. Reliability can also be improved.

【0015】また前記半導体装置において、前記保護膜
の表面上にマークを設けるように構成することにより、
前記マークは前記半導体チップの他の主面の表面状態に
左右されることなく形成できるため、前記マークを鮮明
に表示することができ、さらには前記マークのキレ、カ
ケ等の外観不良を低減することができる。
In the semiconductor device, a mark may be provided on a surface of the protective film.
Since the mark can be formed without being affected by the surface condition of the other main surface of the semiconductor chip, the mark can be clearly displayed, and further, the appearance defect such as sharpness and chipping of the mark can be reduced. be able to.

【0016】さらに前記マークがレーザ加工により前記
保護膜上に形成することにより、前記マークのにじみ等
の外観不良を低減し、かつ品種切り替え等においてはマ
スクの交換のみであり、作業性及びフレキシブル性を向
上することができる。
Further, since the marks are formed on the protective film by laser processing, appearance defects such as bleeding of the marks are reduced, and only when changing the type, only mask replacement is required. Can be improved.

【0017】また前記半導体チップの他の主面に保護膜
を形成する際に、前記半導体チップが半導体ウエハの段
階で、前記半導体ウエハの他の主面に保護膜を形成し、
該半導体ウエハを個々の半導体チップ毎に切断分離する
ことにより前記半導体チップの他の主面に保護膜を形成
するように構成したことによって、前記粘着テープから
半導体チップをピックアップする際に突上げ針で半導体
チップの他の主面を直接的に突き上げることがなくな
り、前記半導体チップの突上げ針に起因するクラック等
の発生を低減することができる。さらに半導体チップの
搬送等に起因する機械的ストレスから半導体チップを保
護することもできる。
When forming a protective film on the other main surface of the semiconductor chip, the semiconductor chip forms a protective film on the other main surface of the semiconductor wafer at a stage of a semiconductor wafer;
The semiconductor wafer is cut and separated into individual semiconductor chips to form a protective film on the other main surface of the semiconductor chip, so that a pick-up needle is used when picking up the semiconductor chip from the adhesive tape. Therefore, the other main surface of the semiconductor chip is not directly pushed up, and the occurrence of cracks or the like due to the push-up needle of the semiconductor chip can be reduced. Further, the semiconductor chip can be protected from mechanical stress caused by the transportation of the semiconductor chip.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0019】尚、本発明の実施形態を説明するための全
図において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
In all the drawings for explaining the embodiments of the present invention, components having the same function are denoted by the same reference numerals, and
The description of the repetition is omitted.

【0020】(実施形態1)まず半導体チップの他の主
面が露出した構造を有する半導体装置としては、例えば
CSP(Chip Size Package)或いはTCP(Tape Carr
ier Package)等があり、本実施形態ではCSPの半導
体装置に適用した場合について以下図面を用いて説明す
る。
Embodiment 1 First, as a semiconductor device having a structure in which the other main surface of a semiconductor chip is exposed, for example, CSP (Chip Size Package) or TCP (Tape Carr)
In this embodiment, a case where the present invention is applied to a CSP semiconductor device will be described with reference to the drawings.

【0021】図1は本発明の一実施形態である半導体装
置を示す斜方投影図、図2は前記半導体装置の裏面側の
構成を示す概略平面図、図3は前記半導体装置の断面図
(図2A―A‘間の断面図)である。
FIG. 1 is an oblique projection view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a schematic plan view showing the structure of the back side of the semiconductor device, and FIG. FIG. 2A is a sectional view taken along the line AA ′.

【0022】本発明の一実施形態である半導体装置1
は、例えば図1乃至図3に示すようにパッケージサイズ
が半導体チップのサイズに近い小型パッケージであり、
前記半導体チップ上にバンプ電極(外部端子)が配置さ
れたfan−inタイプのCSPである。また、このよ
うなCSPは外部端子がバンプ電極で構成されているた
め、BGA(Ball Grid Array)でもある。
Semiconductor device 1 according to one embodiment of the present invention
Is a small package whose package size is close to the size of a semiconductor chip as shown in FIGS. 1 to 3, for example.
This is a fan-in type CSP in which bump electrodes (external terminals) are arranged on the semiconductor chip. Further, such a CSP is also a BGA (Ball Grid Array) since the external terminals are constituted by bump electrodes.

【0023】前記半導体装置1は半導体チップ2を有し
ており、前記半導体チップ2は略四角形の板状で、一主
面に所定の回路が形成されている。また前記半導体チッ
プ2は一主面に外部と電気的に導通するための電極パッ
ド3を有しており、前記電極パッド3は例えば前記半導
体チップ2の一対の対向する辺に沿って、その辺の近傍
位置に複数個、配置されている。また半導体チップ2は
他の主面、つまりは前記回路形成面とは反対側の面に保
護膜4を有している。前記保護膜4は例えば鎖状ポリイ
ミドの有機材料からなる塗布液を硬化させることにより
形成されるものであり、前記半導体チップ2の機械的強
度を向上できるように構成している。さらに前記半導体
チップ2の他の主面に設けられた前記保護膜4上には所
定のマーク5が形成されている。前記マーク5は例えば
商標、製品名、ロット番号等の文字により構成される。
The semiconductor device 1 has a semiconductor chip 2, and the semiconductor chip 2 has a substantially rectangular plate shape, and a predetermined circuit is formed on one main surface. The semiconductor chip 2 has, on one main surface, electrode pads 3 for electrical conduction with the outside, and the electrode pads 3 are formed, for example, along a pair of opposing sides of the semiconductor chip 2. Are arranged in the vicinity of. The semiconductor chip 2 has a protective film 4 on another main surface, that is, a surface opposite to the circuit forming surface. The protective film 4 is formed by curing a coating liquid made of, for example, an organic material of a chain polyimide, and is configured to improve the mechanical strength of the semiconductor chip 2. Further, a predetermined mark 5 is formed on the protective film 4 provided on the other main surface of the semiconductor chip 2. The mark 5 is composed of characters such as a trademark, a product name, and a lot number.

【0024】また前記半導体チップ2の前記一主面には
弾性構造を有するエラストマ(弾性体)6が接続されて
いる。この時、前記エラストマ6は前記半導体チップ2
の前記電極パッド3とその近傍を除く、前記半導体チッ
プ2の一主面上に接続されている。前記エラストマ6は
例えば3層構造、例えば多孔質フッ素樹脂或いはポリイ
ミド樹脂等の基層の上下面に接着層を設けたものであ
り、接着層により前記半導体チップ2に接着されてい
る。また前記エラストマ6の前記半導体チップの接着面
に対向する面は、後述するバンプ電極を接続するための
バンプ接着部7が複数個、形成されている。前記バンプ
接着部7は例えばCu(銅)等からなり、前記接続され
るバンプ電極に対応して例えば略円形に形成されてい
る。また前記バンプ接着部7はそれぞれ配線8を有して
おり、前記配線8を介してそれぞれリード9に電気的に
接続されている。そして前記リード9はそれぞれ対応す
る前記半導体チップ2の前記電極パッド3に接続されて
いる。従って前記半導体チップ2の電極パッド3はそれ
ぞれ前記リード9、前記配線8を介して前記バンプ接続
部7と電気的に接続されている。また前記半導体チップ
2は前記エラストマ6を介して、ポリイミド樹脂等から
なるフィルム基材10に接続されている。前記フィルム
基材10は可撓性を有しており、前記バンプ接続部7に
対応した部位にそれぞれバンプ接続用孔部11を有して
いる。そして前記バンプ接続用孔部11を通じて前記バ
ンプ接続部7にそれぞれバンプ電極12が電気的に接続
されている。前記バンプ電極12は例えばはんだ等の金
属からなり、略ボール形状に形成されている。そして前
記バンプ電極12は前記半導体チップ2の内方に格子状
に配置されている。また前記フィルム基材10は、前記
半導体チップ2の電極パッド3とその近傍位置に対応し
て開口部13を有している。そして前記開口部13から
前記半導体チップ2の前記電極パッド3と前記リード9
との接続部及びその接続部近傍にはエポキシ樹脂等から
なる封止部14が形成されている。
An elastomer (elastic body) 6 having an elastic structure is connected to the one main surface of the semiconductor chip 2. At this time, the elastomer 6 is connected to the semiconductor chip 2.
Are connected to one main surface of the semiconductor chip 2 except for the electrode pad 3 and its vicinity. The elastomer 6 has a three-layer structure, for example, provided with an adhesive layer on the upper and lower surfaces of a base layer of, for example, a porous fluororesin or a polyimide resin, and is adhered to the semiconductor chip 2 by the adhesive layer. On the surface of the elastomer 6 facing the bonding surface of the semiconductor chip, a plurality of bump bonding portions 7 for connecting bump electrodes described later are formed. The bump bonding portion 7 is made of, for example, Cu (copper), and is formed, for example, in a substantially circular shape corresponding to the connected bump electrode. Each of the bump bonding portions 7 has a wiring 8 and is electrically connected to a lead 9 via the wiring 8. The leads 9 are connected to the corresponding electrode pads 3 of the semiconductor chip 2. Therefore, the electrode pads 3 of the semiconductor chip 2 are electrically connected to the bump connection portions 7 via the leads 9 and the wirings 8, respectively. The semiconductor chip 2 is connected to a film base 10 made of a polyimide resin or the like via the elastomer 6. The film substrate 10 has flexibility, and has a hole 11 for bump connection at a portion corresponding to the bump connection portion 7. The bump electrodes 12 are electrically connected to the bump connection portions 7 through the bump connection holes 11, respectively. The bump electrode 12 is made of metal such as solder, for example, and is formed in a substantially ball shape. The bump electrodes 12 are arranged in a lattice shape inside the semiconductor chip 2. The film substrate 10 has an opening 13 corresponding to the electrode pad 3 of the semiconductor chip 2 and a position in the vicinity thereof. Then, the electrode pads 3 of the semiconductor chip 2 and the leads 9 are
A sealing portion 14 made of an epoxy resin or the like is formed at a connection portion with the connection portion and near the connection portion.

【0025】このように半導体チップ2の他の主面が露
出した構造を有する半導体装置1において、前記半導体
チップ2の他の主面に保護膜4を形成したことにより、
前記半導体装置1の機械的強度を向上することができ、
半導体装置の信頼性を向上することができる。
In the semiconductor device 1 having the structure in which the other main surface of the semiconductor chip 2 is exposed as described above, by forming the protective film 4 on the other main surface of the semiconductor chip 2,
Mechanical strength of the semiconductor device 1 can be improved,
The reliability of the semiconductor device can be improved.

【0026】また前記半導体チップ2の他の主面に前記
保護膜4を形成し、前記保護膜4に商標、製品名、ロッ
ト番号等のマーク5を形成するようにしたことにより、
前記半導体チップ2の他の主面が露出した構造の半導体
装置1において、前記マーク5を鮮明に表示することが
でき、前記マークの切れ、カケ等の外観不良を低減する
ことができる。
Further, the protection film 4 is formed on the other main surface of the semiconductor chip 2, and marks 5 such as a trademark, a product name, and a lot number are formed on the protection film 4,
In the semiconductor device 1 having a structure in which the other main surface of the semiconductor chip 2 is exposed, the mark 5 can be clearly displayed, and appearance defects such as cut of the mark and chipping can be reduced.

【0027】次に本発明の一実施形態である半導体装置
の製造方法について、以下図面を用いて説明する。
Next, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.

【0028】図4は本実施形態の半導体装置の製造フロ
ーを示す図、図5(a)〜(d)は前記半導体装置に搭
載される保護膜付きの半導体チップの組立を示す断面
図、図6及び図7はエラストマ付きのフィルムキャリア
の構成を示す図、図8及び図9は半導体チップの貼り付
けられた前記フィルムキャリアを示す図、図10はイン
ナーリード接続されたフィルムキャリアを示す断面図、
図11は樹脂封止された前記フィルムキャリアを示す断
面図、図12及び図13はバンプ形成された前記フィル
ムキャリアを示す図、図14は半導体装置へのマーク形
成処理を示す概略図である。
FIG. 4 is a view showing a manufacturing flow of the semiconductor device according to the present embodiment, and FIGS. 5A to 5D are sectional views showing an assembly of a semiconductor chip with a protective film mounted on the semiconductor device. 6 and 7 are views showing a structure of a film carrier with an elastomer, FIGS. 8 and 9 are views showing the film carrier to which a semiconductor chip is attached, and FIG. 10 is a cross-sectional view showing a film carrier connected to inner leads. ,
11 is a cross-sectional view showing the resin-sealed film carrier, FIGS. 12 and 13 are diagrams showing the bump-formed film carrier, and FIG. 14 is a schematic diagram showing a mark forming process on a semiconductor device.

【0029】本発明の一実施形態である半導体装置は例
えば図4に示す製造フローに沿って製造される。
A semiconductor device according to an embodiment of the present invention is manufactured, for example, according to a manufacturing flow shown in FIG.

【0030】まず半導体装置1の製造に用いられる半導
体チップ2は、例えば単結晶引上げ法等により形成され
た円筒状のSi(シリコン)のインゴットをスライシン
グすることにより得られる円板状の基板の一主面に所定
の回路を形成した半導体ウエハを所定の回路毎に切断す
ることによって得られる略四角形で板状の個片である。
First, a semiconductor chip 2 used for manufacturing the semiconductor device 1 is formed by slicing a cylindrical Si (silicon) ingot formed by, for example, a single crystal pulling method or the like. This is a substantially square and plate-shaped piece obtained by cutting a semiconductor wafer having a predetermined circuit formed on a main surface into predetermined circuits.

【0031】図5(a)は半導体ウエハ15の一部断面
図であり、一枚の半導体ウエハ15に複数の半導体チッ
プ2が形成されている。前記半導体チップ2の一主面に
は複数の電極パッド3が形成されており、前記電極パッ
ド3は前記半導体チップの一対の対向する辺の近傍にそ
れぞれ配置されている。そして前記所定の回路の形成さ
れた半導体ウエハ15は、例えば一主面を保護した状態
等で、例えばスピンナーにより鎖状ポリイミドの有機材
料等からなる塗布液を回転塗布される。そして回転塗布
された塗布液は、図5(b)に示すように前記半導体ウ
エハ15の他の主面全面に均一に塗布される。前記塗布
液の塗布された半導体ウエハ15は所定の温度、例えば
200〜400℃でキュアベークされることにより、前
記塗布液は硬化されて前記半導体ウエハ15の他の主面
に均一な保護膜4が形成される。
FIG. 5A is a partial sectional view of the semiconductor wafer 15, and a plurality of semiconductor chips 2 are formed on one semiconductor wafer 15. A plurality of electrode pads 3 are formed on one main surface of the semiconductor chip 2, and the electrode pads 3 are respectively arranged near a pair of opposite sides of the semiconductor chip. The semiconductor wafer 15 on which the predetermined circuit is formed is spin-coated with, for example, a coating liquid composed of an organic material such as a chain polyimide by a spinner, for example, while protecting one main surface. The spin-coated application liquid is uniformly applied to the entire other main surface of the semiconductor wafer 15 as shown in FIG. The semiconductor wafer 15 coated with the coating liquid is cured and baked at a predetermined temperature, for example, 200 to 400 ° C., so that the coating liquid is cured and a uniform protective film 4 is formed on the other main surface of the semiconductor wafer 15. It is formed.

【0032】前記保護膜4の形成された前記半導体ウエ
ハ15は例えば図示しないリング状の枠部材に貼り渡さ
れた粘着テープ16上に図5(c)に示すように貼り付
けられる。前記粘着テープ16は例えば紫外線照射によ
り接着力が低下する特性を持つUVテープが用いられ
る。前記粘着テープ16に貼り付けられた半導体ウエハ
15は高速回転状態のダイシングブレードによりダイシ
ングされ、前記半導体ウエハ15が前記半導体チップ2
毎に切断分離される。この時、前記半導体ウエハ15の
他の主面に形成された前記保護膜4も前記半導体チップ
2と一体的に切断される。
The semiconductor wafer 15 on which the protective film 4 is formed is attached, for example, on an adhesive tape 16 attached to a ring-shaped frame member (not shown) as shown in FIG. As the pressure-sensitive adhesive tape 16, for example, a UV tape having a property that the adhesive strength is reduced by irradiation with ultraviolet rays is used. The semiconductor wafer 15 attached to the adhesive tape 16 is diced by a dicing blade in a high-speed rotation state, and the semiconductor wafer 15 is
It is cut and separated every time. At this time, the protection film 4 formed on the other main surface of the semiconductor wafer 15 is also cut integrally with the semiconductor chip 2.

【0033】前記半導体チップ2毎に切断された前記半
導体ウエハ15は、ピックアップ装置等により前記半導
体チップ2が順次ピックアップされる。前記ピックアッ
プ処理は例えば半導体ウエハ15を貼り付けた粘着テー
プ16に紫外線を照射し、前記粘着テープ16の接着力
を低下させた後、この粘着テープ16の半導体ウエハ搭
載面の反対側から突上げ針を用いて、当該ピックアップ
する半導体チップ2の他の主面を突き上げる。前記突き
上げられた半導体チップ2は前記保護膜4と一体的に前
記粘着テープ16から剥離させる。
The semiconductor chips 15 cut into each of the semiconductor chips 2 are sequentially picked up by a pickup device or the like. The pick-up process is performed, for example, by irradiating an ultraviolet ray to the adhesive tape 16 to which the semiconductor wafer 15 is adhered to reduce the adhesive force of the adhesive tape 16 and then pushing up the needle from the side opposite to the semiconductor wafer mounting surface of the adhesive tape 16. Is used to push up another main surface of the semiconductor chip 2 to be picked up. The protruded semiconductor chip 2 is peeled off from the adhesive tape 16 integrally with the protective film 4.

【0034】前記粘着テープ16から剥離された半導体
チップ2はその上方に配置されたコレットに真空吸着さ
れ、図5(d)に示すような他の主面に保護膜4を有す
る半導体チップ2が得られる。
The semiconductor chip 2 peeled off from the adhesive tape 16 is vacuum-sucked by a collet disposed above the semiconductor chip 2, and the semiconductor chip 2 having the protective film 4 on another main surface as shown in FIG. can get.

【0035】このように予め半導体チップ2の他の主面
に保護膜4を形成したことにより、前記粘着テープ16
から半導体チップ2をピックアップする際に突上げ針で
半導体チップの他の主面を直接的に突き上げることがな
くなり、半導体チップの他の主面への前記突上げ針によ
るキズ等の発生を減少できる。そのため半導体チップが
加熱された際に半導体チップのキズに起因して発生する
クラック等も減少できる。さらに半導体装置の製造にお
いて前記半導体チップ或いは半導体チップの搭載された
フィルムキャリア等の搬送、工程間の搬送の際に生じる
機械的ストレスから前記半導体チップを保護することが
でき、前記搬送に起因する半導体チップへのクラックの
発生等も低減できる。
By forming the protective film 4 on the other main surface of the semiconductor chip 2 in advance, the adhesive tape 16
When the semiconductor chip 2 is picked up from above, the push-up needle does not directly push up the other main surface of the semiconductor chip, and the occurrence of scratches and the like on the other main surface of the semiconductor chip by the push-up needle can be reduced. . Therefore, cracks and the like generated due to scratches of the semiconductor chip when the semiconductor chip is heated can be reduced. Further, in the manufacture of a semiconductor device, the semiconductor chip or a film carrier on which the semiconductor chip is mounted can be transported, and the semiconductor chip can be protected from mechanical stress generated during transport between processes, and the semiconductor caused by the transport can be protected. The occurrence of cracks in chips can be reduced.

【0036】そして前記他の主面に保護膜4を有した半
導体チップ2は、予め準備されたエラストマ付きフィル
ムキャリア18に搭載される。
The semiconductor chip 2 having the protective film 4 on the other main surface is mounted on a previously prepared elastomer-equipped film carrier 18.

【0037】前記エラストマ付きフィルムキャリア18
の単位フレームは例えば図6及び図7に示されており、
一単位の前記フィルムキャリア18が一定の間隔で連続
的に配列されている。前記フィルムキャリア18はポリ
イミド樹脂からなるフィルム基材10により形成されて
おり、前記フィルムキャリア18の搬送方向に沿って、
前記フィルム基材10の端部近傍にスプロケットホール
19が一定の間隔で複数個形成されている。この一定の
間隔で形成された前記スプロケットホール19により前
記帯状のフィルムキャリア18を間欠的に搬送すること
ができる。また前記フィルムキャリア18は、該フィル
ムキャリア18に貼り付けられる前記半導体チップ2の
電極パッド3の位置に対応して、所定の大きさの開口部
13が形成されている。本実施形態における半導体チッ
プ2は一対の対向する辺の近傍にそれぞれ複数の電極パ
ッド3が形成されており、前記開口部13はそれぞれの
辺に設けられた複数の電極パッド3に対応して略四角形
の形状に開口されている。そして前記半導体チップ2の
電極パッド3の配置に対応して形成された開口部13か
らインナーリード接続が行えるように構成されている。
The above-mentioned film carrier with elastomer 18
Are shown in FIGS. 6 and 7, for example.
One unit of the film carrier 18 is continuously arranged at a constant interval. The film carrier 18 is formed of a film substrate 10 made of a polyimide resin, and along the transport direction of the film carrier 18,
A plurality of sprocket holes 19 are formed at regular intervals near the end of the film base 10. The strip-shaped film carrier 18 can be intermittently conveyed by the sprocket holes 19 formed at regular intervals. The film carrier 18 has an opening 13 of a predetermined size corresponding to the position of the electrode pad 3 of the semiconductor chip 2 attached to the film carrier 18. In the semiconductor chip 2 of the present embodiment, a plurality of electrode pads 3 are formed in the vicinity of a pair of opposed sides, respectively, and the openings 13 are substantially corresponding to the plurality of electrode pads 3 provided on each side. It is open in a square shape. Then, the configuration is such that an inner lead connection can be made from an opening 13 formed corresponding to the arrangement of the electrode pads 3 of the semiconductor chip 2.

【0038】また前記フィルムキャリア18は、前記搭
載される半導体チップ2の電極パッド3近傍を除く部位
に対応して該フィルムキャリア18の裏面側にバンプ接
続部7が複数個形成されている。前記バンプ接続部7は
略円形状に形成され、所定の間隔で格子状に配置されて
いる。また前記複数の前記バンプ接続部7はそれぞれ配
線8を介して、前記リード9へ電気的に接続されてい
る。前記バンプ接続部7、配線8及び前記リード9は一
体的に形成されており、前記リード9の他端は前記フィ
ルムキャリア18の開口部13に延在しており、前記半
導体チップ2の電極パッド3の上方に配置される。そし
て前記フィルムキャリア18にはそれぞれの前記バンプ
接続部7に対応して複数のバンプ接続用孔部11が形成
されており、前記バンプ接続用孔部11にはバンプが配
置され、前記金属バンプが前記バンプ接続部7と電気的
に接続されるように構成している。
The film carrier 18 has a plurality of bump connection portions 7 formed on the back surface of the film carrier 18 corresponding to portions except for the vicinity of the electrode pads 3 of the semiconductor chip 2 to be mounted. The bump connection portions 7 are formed in a substantially circular shape, and are arranged in a grid at predetermined intervals. Further, the plurality of bump connection portions 7 are electrically connected to the leads 9 via wirings 8, respectively. The bump connection part 7, the wiring 8 and the lead 9 are integrally formed, and the other end of the lead 9 extends to the opening 13 of the film carrier 18, and the electrode pad of the semiconductor chip 2 is formed. 3 above. A plurality of bump connection holes 11 are formed in the film carrier 18 corresponding to the respective bump connection portions 7, and bumps are arranged in the bump connection holes 11, and the metal bumps are formed. It is configured to be electrically connected to the bump connection part 7.

【0039】さらに前記フィルムキャリア18は、少な
くとも前記開口部13を除く前記半導体チップ2の搭載
位置にエラストマ(弾性体)6が接続されている。前記
エラストマ6は例えば三層構造に構成されており、前記
エラストマ6の前記接着層によりフィルムキャリア18
に接続されてエラストマ付きのフィルムキャリアを構成
している。このようなエラストマ付きフィルムキャリア
が準備される。
Further, the film carrier 18 has an elastomer (elastic body) 6 connected to at least the mounting position of the semiconductor chip 2 except for the opening 13. The elastomer 6 has a three-layer structure, for example, and the film carrier 18 is formed by the adhesive layer of the elastomer 6.
To form a film carrier with an elastomer. A film carrier with such an elastomer is prepared.

【0040】次に、前記準備したエラストマ付きフィル
ムキャリアには半導体チップの貼り付けが行われる。
Next, a semiconductor chip is attached to the prepared film carrier with elastomer.

【0041】前記半導体チップの貼り付けは、前記フィ
ルムキャリア18に接着された前記エラストマ6に、前
記保護膜4が形成された半導体チップ2を図8及び図9
に示すように接着される。前記半導体チップ2の貼り付
けは前記半導体チップ2の前記電極パッド3が前記フィ
ルムキャリア18の前記開口部13に配置され、かつ前
記電極パッド3に対応してそれぞれ前記リード9が配置
されるようにフェイスダウンボンディングに貼り付けら
れる。この時、前記半導体チップ2は前記エラストマ6
の接着層により前記フィルムキャリア18に接着固定さ
れる。
The semiconductor chip is attached by attaching the semiconductor chip 2 having the protective film 4 formed on the elastomer 6 adhered to the film carrier 18 as shown in FIGS.
Are bonded as shown in FIG. The semiconductor chip 2 is attached so that the electrode pads 3 of the semiconductor chip 2 are arranged in the openings 13 of the film carrier 18 and the leads 9 are arranged corresponding to the electrode pads 3 respectively. Affixed to face down bonding. At this time, the semiconductor chip 2 is attached to the elastomer 6
Is fixed to the film carrier 18 by the adhesive layer.

【0042】前記半導体チップ2の搭載されたフィルム
キャリア18はインナーリード接続工程に移行される。
The film carrier 18 on which the semiconductor chip 2 is mounted is shifted to an inner lead connection step.

【0043】インナーリード接続工程では前記半導体チ
ップ2を搭載したフィルムキャリア18は、図10に示
すように前記リードが例えばシングルポイントボンディ
ング法等により前記半導体チップの電極パッドに接続さ
れる。この接続は前記フィルムキャリア18の前記開口
部13からボンディングツールにより前記それぞれのリ
ード9をその対応する電極パッド3へ一点ずつ超音波熱
圧着することにより行われる。
In the inner lead connecting step, the leads of the film carrier 18 on which the semiconductor chip 2 is mounted are connected to the electrode pads of the semiconductor chip by, for example, a single point bonding method as shown in FIG. This connection is performed by ultrasonic thermocompression bonding of the respective leads 9 to the corresponding electrode pads 3 one by one from the opening 13 of the film carrier 18 by a bonding tool.

【0044】次に全てのリード9と電極パッド3とのイ
ンナーリード接続が終了したフィルムキャリア18は樹
脂封止工程に移行される。
Next, the film carrier 18 in which all the leads 9 and the electrode pads 3 have been connected to the inner leads is transferred to a resin sealing step.

【0045】前記樹脂封止工程では前記フィルムキャリ
ア18が所定の部位に搬送され、ディスペンサ等により
封止樹脂が塗布され、前記フィルムキャリア18に封止
部14を形成する。前記封止樹脂は例えばエポキシ樹脂
等からなり、前記フィルムキャリア18の開口部13か
らディスペンサにより塗布される。そして前記塗布され
た封止樹脂は、少なくとも前記リード9と前記電極パッ
ド3との接続部、及びその接続部近傍の前記半導体チッ
プ2の一帯に塗布される。この時、前記開口部13から
塗布された封止樹脂は前記フィルム基材10と前記半導
体チップ2との間にブリッジした状態となる。そして前
記封止樹脂が塗布された前記フィルムキャリア18は所
定の温度でキュアベークされることにより、図11に示
すように前記封止樹脂が硬化され、前記半導体チップの
電極パッドを覆う封止部14が形成される。
In the resin sealing step, the film carrier 18 is conveyed to a predetermined portion, and a sealing resin is applied by a dispenser or the like to form a sealing portion 14 in the film carrier 18. The sealing resin is made of, for example, an epoxy resin, and is applied from the opening 13 of the film carrier 18 by a dispenser. Then, the applied sealing resin is applied to at least a connection portion between the lead 9 and the electrode pad 3 and an area of the semiconductor chip 2 near the connection portion. At this time, the sealing resin applied from the opening 13 is in a state of being bridged between the film substrate 10 and the semiconductor chip 2. Then, the film carrier 18 coated with the sealing resin is cured and baked at a predetermined temperature to cure the sealing resin as shown in FIG. Is formed.

【0046】次に前記封止部14が形成された前記フィ
ルムキャリア18はバンプ形成工程に移行される。
Next, the film carrier 18 on which the sealing portion 14 is formed is shifted to a bump forming step.

【0047】バンプ形成工程では予め形成された金属ボ
ールが準備されており、前記金属ボールが前記フィルム
キャリア18のバンプ接続用孔部11から前記バンプ接
続部7に供給される。そして全ての前記バンプ接続用孔
部11に前記金属ボールが供給された前記フィルムキャ
リア18は所定の条件でリフローされる。これにより、
前記金属ボールが前記バンプ接続部7に電気的に接続さ
れ、図12及び図13に示すように前記フィルムキャリ
ア18にバンプ電極12が形成される。そして前記半導
体チップ2の電極パッド3は前記リード9、前記配線
8、前記バンプ接続部7を介して前記バンプ電極18に
電気的に接続される。
In the bump formation step, a metal ball formed in advance is prepared, and the metal ball is supplied to the bump connection portion 7 from the bump connection hole 11 of the film carrier 18. Then, the film carrier 18 in which the metal balls are supplied to all the bump connection holes 11 is reflowed under predetermined conditions. This allows
The metal ball is electrically connected to the bump connection part 7, and the bump electrode 12 is formed on the film carrier 18 as shown in FIGS. The electrode pad 3 of the semiconductor chip 2 is electrically connected to the bump electrode 18 via the lead 9, the wiring 8, and the bump connection 7.

【0048】次に前記バンプ電極12が形成された前記
フィルムキャリア18はマーク工程に移行される。
Next, the film carrier 18 on which the bump electrodes 12 are formed is shifted to a marking step.

【0049】前記マーク工程では間欠的に搬送されてく
るフィルムキャリア18の前記半導体装置1に搭載され
た半導体チップ2の他の主面に設けられた前記保護膜4
にマーク5、例えば商標、製品名、ロット番号等の文字
や記号を形成するものであり、本実施形態においては例
えば図14に示すように構成されたレーザマーク方式に
よりマーク5が形成される。レーザマーク方式では例え
ばレーザ発振器20として、YAG(Yttrium Aluminum
Garnet)レーザが用いられている。そして、前記レー
ザ発振器20より発進されたレーザ光21は例えば反射
鏡22を介してマスク23に到達される。前記マスク2
3としては例えばガラスマスクが用いられ、前記マスク
23には半導体装置1に形成される文字等が配列されて
いる。そして、前記マスク23は駆動機構等により移動
されることにより、前記マスク23に配列された文字か
ら所定の文字を選択することができる。このようにマス
ク23に配列された文字を切り替えることによって、半
導体装置1に所望の文字を順次印字することができるよ
うに構成されている。そして前記マスク23を通った前
記レーザ光21は結像レンズ24により前記半導体装置
1の前記半導体チップ2の他の主面に形成された前記保
護膜4上に結像され、前記半導体装置1の前記保護膜4
上に所定のマーク5が印字される。
In the mark step, the protective film 4 provided on the other main surface of the semiconductor chip 2 mounted on the semiconductor device 1 of the film carrier 18 intermittently conveyed.
In the present embodiment, the mark 5 is formed by, for example, a laser mark method configured as shown in FIG. 14, for example, a trademark, a product name, a lot number, and the like. In the laser mark method, for example, YAG (Yttrium Aluminum
Garnet) lasers are used. Then, the laser light 21 emitted from the laser oscillator 20 reaches the mask 23 via, for example, a reflecting mirror 22. The mask 2
For example, a glass mask is used as 3, and characters formed on the semiconductor device 1 are arranged on the mask 23. The mask 23 is moved by a driving mechanism or the like, so that a predetermined character can be selected from the characters arranged on the mask 23. By switching the characters arranged on the mask 23 in this manner, a desired character can be sequentially printed on the semiconductor device 1. The laser beam 21 passing through the mask 23 is imaged by the imaging lens 24 on the protective film 4 formed on the other main surface of the semiconductor chip 2 of the semiconductor device 1. The protective film 4
A predetermined mark 5 is printed thereon.

【0050】このように半導体チップの他の主面が露出
した半導体装置において、前記半導体チップ2の他の主
面に保護膜4を形成し、前記保護膜4上にマーク5を形
成することによって、前記マーク5は前記半導体チップ
2の他の主面の表面状態に左右されることなく、前記半
導体装置に鮮明なマークを形成することができる。さら
に前記半導体装置に鮮明なマークを形成できるため、前
記マークキレ、カケ等のマーク起因の外観不良を低減す
ることが可能となり、半導体装置製造の歩留まりが向上
し、製造コストの低減を図ることができる。また前記半
導体チップの他の主面に形成された前記保護膜4が有色
で構成することにより、印字されたマークがより鮮明に
形成される。またレーザーマーク方式でマークを形成し
たことにより、マークのにじみ等の外観不良を低減し、
照射されるレーザによる半導体チップへのストレスも低
減することができる。さらにレーザーマーク方式でマー
クを形成したことにより、品種切り替え等においてはマ
スクの交換のみであり、作業性及びフレキシブル性を向
上できる。
In the semiconductor device in which the other main surface of the semiconductor chip is exposed as described above, a protective film 4 is formed on the other main surface of the semiconductor chip 2, and a mark 5 is formed on the protective film 4. The mark 5 can form a clear mark on the semiconductor device without being affected by the surface condition of the other main surface of the semiconductor chip 2. Further, since a clear mark can be formed on the semiconductor device, it is possible to reduce the appearance defect caused by the mark such as the mark break, chipping, etc., thereby improving the yield of semiconductor device manufacturing and reducing the manufacturing cost. . In addition, by forming the protective film 4 formed on the other main surface of the semiconductor chip with a color, a printed mark is formed more clearly. In addition, by forming marks with the laser mark method, appearance defects such as bleeding of marks are reduced,
Stress applied to the semiconductor chip by the irradiated laser can also be reduced. Further, since marks are formed by the laser mark method, the workability and flexibility can be improved by only changing the mask when changing the product type.

【0051】次に前記マーク5の形成が完了したフィル
ムキャリア18上の半導体装置1は切断工程に移行さ
れ、個々の半導体装置1に切断されることにより、図1
乃至図3に示すような露出した半導体チップ2の他の主
面に保護膜4を有し、かつ前記保護膜4にマーク5が形
成された半導体装置1が得られる。
Next, the semiconductor device 1 on the film carrier 18 on which the formation of the mark 5 has been completed is shifted to a cutting step, and is cut into individual semiconductor devices 1 so that the semiconductor device 1 shown in FIG.
As shown in FIG. 3, the semiconductor device 1 having the protection film 4 on the other main surface of the exposed semiconductor chip 2 and having the mark 5 formed on the protection film 4 is obtained.

【0052】(実施形態2)次に本発明の他の実施形態
である半導体装置の製造方法について、以下図面を用い
て説明する。
Embodiment 2 Next, a method of manufacturing a semiconductor device according to another embodiment of the present invention will be described with reference to the drawings.

【0053】本実施形態では、上述した実施形態1と同
様に、例えばFan−inタイプのCSPの製造方法に
適用した場合について説明する。
In the present embodiment, as in the case of the first embodiment, a case where the present invention is applied to, for example, a method of manufacturing a Fan-in type CSP will be described.

【0054】図15は本発明の他の実施形態を示す半導
体装置の製造フローを示す図、図16及び図17は本実
施形態のフィルムキャリアへのチップ貼り付け工程を示
す図、図18は本実施形態のインナーリード接続工程を
示す断面図、図19は本実施形態の封止工程を示す断面
図、図20は本実施形態のバンプ形成工程を示す断面
図、図21は本実施形態の半導体チップの他の主面への
保護膜形成工程を示す断面図である。
FIG. 15 is a view showing a manufacturing flow of a semiconductor device according to another embodiment of the present invention, FIGS. 16 and 17 are views showing a step of attaching a chip to a film carrier of this embodiment, and FIG. FIG. 19 is a sectional view showing a sealing step of the present embodiment, FIG. 20 is a sectional view showing a bump forming step of the present embodiment, and FIG. 21 is a semiconductor of the present embodiment. FIG. 9 is a cross-sectional view showing a step of forming a protective film on another main surface of the chip.

【0055】本発明の他の一実施形態である半導体装置
の製造方法は例えば図15に示す製造フローに沿って行
われる。
A method of manufacturing a semiconductor device according to another embodiment of the present invention is performed, for example, according to a manufacturing flow shown in FIG.

【0056】まず半導体装置の製造に用いられる半導体
チップ2は、例えば単結晶引上げ法等により形成された
円筒状のSiのインゴットをスライシングすることによ
り得られる円板状の基板の一主面に所定の回路を形成し
た半導体ウエハ15を所定の回路毎に切断することによ
って、略四角形で板状の半導体チップ2が形成される。
前記半導体チップ2の一主面には複数の電極パッド3が
前記半導体チップ2の一対の対向する辺の近傍にそれぞ
れ配置されている。
First, a semiconductor chip 2 used for manufacturing a semiconductor device has a predetermined surface on a disk-shaped substrate obtained by slicing a cylindrical Si ingot formed by, for example, a single crystal pulling method. By cutting the semiconductor wafer 15 on which the circuit is formed into predetermined circuits, the semiconductor chip 2 having a substantially square plate shape is formed.
A plurality of electrode pads 3 are arranged on one main surface of the semiconductor chip 2 in the vicinity of a pair of opposed sides of the semiconductor chip 2.

【0057】そして前記実施形態1と同様に、図4及び
図5に示すような前記エラストマ付きフィルムキャリア
18が準備されている。前記エラストマ付きフィルムキ
ャリアの構成は前記実施形態1と同様のため説明は省略
する。
As in the first embodiment, the elastomer-equipped film carrier 18 as shown in FIGS. 4 and 5 is prepared. The configuration of the elastomer-equipped film carrier is the same as in the first embodiment, and a description thereof will be omitted.

【0058】次に、前記準備したエラストマ付きフィル
ムキャリアには半導体チップの貼り付けが行われる。
Next, a semiconductor chip is attached to the prepared film carrier with elastomer.

【0059】前記半導体チップ2の貼り付けは、前記フ
ィルムキャリア18に接着された前記エラストマ6に前
記半導体チップを図16及び図17に示すように接着さ
れる。前記半導体チップ2は前記電極パッド3が前記フ
ィルムキャリア18の前記開口部13に配置され、かつ
前記電極パッド3に対応してそれぞれ前記リード9が配
置されるようにフェイスダウンボンディングに貼り付け
られる。この時、前記半導体チップ2は前記エラストマ
6の接着層により前記フィルムキャリア18に接着固定
される。
In attaching the semiconductor chip 2, the semiconductor chip is adhered to the elastomer 6 adhered to the film carrier 18 as shown in FIGS. The semiconductor chip 2 is attached by face-down bonding such that the electrode pads 3 are arranged in the openings 13 of the film carrier 18 and the leads 9 are arranged corresponding to the electrode pads 3. At this time, the semiconductor chip 2 is bonded and fixed to the film carrier 18 by the adhesive layer of the elastomer 6.

【0060】次に前記半導体チップ2の搭載されたフィ
ルムキャリア18はインナーリード接続工程に移行さ
れ、前記半導体チップ2を搭載したフィルムキャリア1
8は図18に示すように前記リードを前記電極パッドへ
例えばシングルポイントボンディング法により接続す
る。
Next, the film carrier 18 on which the semiconductor chip 2 is mounted is transferred to an inner lead connection step, and the film carrier 1 on which the semiconductor chip 2 is mounted is mounted.
8 connects the lead to the electrode pad by, for example, a single point bonding method as shown in FIG.

【0061】そして全てのリード9と電極パッド3との
インナーリード接続が終了したフィルムキャリア18は
樹脂封止工程に移行され、前記フィルムキャリア18の
所定の部位にディスペンサ等により封止樹脂が塗布さ
れ、前記塗布された封止樹脂は少なくとも前記リード9
と前記電極パッド3との接続部、及びその接続部近傍の
前記半導体チップ2の一帯に塗布される。この時、前記
開口部13から塗布された封止樹脂は実施例1と同様
に、前記フィルム基材10と前記半導体チップ2との間
にブリッジした状態となる。そして前記封止樹脂が塗布
された前記フィルムキャリア18は所定の温度でキュア
ベークされ、図19に示すように前記封止樹脂が硬化さ
れ、前記半導体チップの電極パッドを覆う封止部14が
形成される。
Then, the film carrier 18 in which all the leads 9 and the electrode pads 3 have been connected to the inner leads is transferred to a resin sealing step, and a predetermined portion of the film carrier 18 is coated with a sealing resin by a dispenser or the like. , The applied sealing resin is at least the lead 9
Is applied to a connection portion between the semiconductor chip 2 and the electrode pad 3 and an area around the semiconductor chip 2 near the connection portion. At this time, the sealing resin applied from the opening 13 is in a state of being bridged between the film substrate 10 and the semiconductor chip 2 as in the first embodiment. Then, the film carrier 18 coated with the sealing resin is cured and baked at a predetermined temperature, and the sealing resin is cured as shown in FIG. 19 to form a sealing portion 14 covering the electrode pads of the semiconductor chip. You.

【0062】前記封止部14が形成された前記フィルム
キャリア18はバンプ形成工程に移行される。バンプ形
成工程では前記フィルムキャリア18に予め形成された
金属ボールがそれぞれの前記バンプ搭載孔11から前記
バンプ接続部7に供給される。そして全ての前記バンプ
接続用孔部11に前記金属ボールが供給された前記フィ
ルムキャリア18は所定の条件でリフローされ、図20
に示すように前記バンプ接続部7にバンプ電極12が形
成される。
The film carrier 18 on which the sealing portion 14 has been formed is shifted to a bump forming step. In the bump forming step, metal balls formed in advance on the film carrier 18 are supplied to the bump connection portions 7 from the respective bump mounting holes 11. Then, the film carrier 18 in which the metal balls are supplied to all the bump connection holes 11 is reflowed under predetermined conditions, and FIG.
A bump electrode 12 is formed on the bump connection part 7 as shown in FIG.

【0063】次に前記バンプ電極12が形成された前記
フィルムキャリア18は前記半導体チップ2の他の主面
に保護膜4が形成される。
Next, the protective film 4 is formed on the other main surface of the semiconductor chip 2 of the film carrier 18 on which the bump electrodes 12 are formed.

【0064】前記保護膜4は例えば鎖状ポリイミドの有
機材料等からなる塗布液25を半導体チップ2の他の主
面に塗布することにより形成されており、前記塗布液は
図21に示すようにディスペンサ26を移動させながら
塗布する描画方式で形成されている。前記半導体チップ
2の他の主面に塗布された塗布液25は均一に広がる。
その後、前記前記半導体チップ2の他の面に塗布液25
が塗布された半導体装置1は所定の温度でキュアベーク
されることにより、前記塗布液は硬化されて前記半導体
装置1に搭載された半導体チップ2の他の主面に保護膜
4が形成される。
The protective film 4 is formed by applying a coating liquid 25 made of, for example, an organic material such as a chain polyimide on the other main surface of the semiconductor chip 2, and the coating liquid is formed as shown in FIG. It is formed by a drawing method in which coating is performed while moving the dispenser 26. The coating liquid 25 applied to the other main surface of the semiconductor chip 2 spreads uniformly.
Then, the coating liquid 25 is applied to the other surface of the semiconductor chip 2.
The semiconductor device 1 on which the semiconductor chip 1 is applied is cured and baked at a predetermined temperature, so that the coating liquid is cured, and the protective film 4 is formed on the other main surface of the semiconductor chip 2 mounted on the semiconductor device 1.

【0065】そして前記半導体チップ2の他の主面に保
護膜4が形成された半導体装置1はマーク工程に移行さ
れ、前記保護膜4上にマーク5が形成される。前記マー
ク5の形成は前記実施形態1と同様に例えばレーザマー
ク方式により所定のマーク5が半導体装置1に形成され
る。
The semiconductor device 1 in which the protective film 4 is formed on the other main surface of the semiconductor chip 2 is shifted to a mark step, and a mark 5 is formed on the protective film 4. In the formation of the mark 5, a predetermined mark 5 is formed on the semiconductor device 1 by, for example, a laser mark method as in the first embodiment.

【0066】このように前記マーク工程の前に、前記半
導体チップの他の主面に保護膜4を形成し、前記保護膜
4上にマーク5を形成することによって、本実施形態に
おいても前記マーク5は前記半導体チップの他の主面の
表面状態に左右されることなく、前記半導体装置に鮮明
なマークを形成することができる。前記半導体装置に鮮
明なマークを形成できるため、前記マークキレ、カケ、
にじみ等のマーク起因の外観不良を低減することが可能
となる。さらに半導体装置の組立て段階で保護膜4を形
成するように構成したことにより、半導体装置の組立ラ
インのみで本発明を適用可能となる。
As described above, before the marking step, the protective film 4 is formed on the other main surface of the semiconductor chip, and the mark 5 is formed on the protective film 4. 5 can form a clear mark on the semiconductor device without being affected by the surface condition of the other main surface of the semiconductor chip. Since a clear mark can be formed on the semiconductor device, the mark sharpness, chipping,
It is possible to reduce appearance defects caused by marks such as bleeding. Further, since the protection film 4 is formed at the stage of assembling the semiconductor device, the present invention can be applied only to the assembly line of the semiconductor device.

【0067】そして前記マーク5が形成された半導体装
置1は切断工程に移行され、前記フィルムキャリア18
から個々の半導体装置1に切断することにより、図1及
び図2に示すような半導体チップ2の他の主面に保護膜
4を有し、かつ前記保護膜4にマーク5が形成された半
導体装置1が得られる。
Then, the semiconductor device 1 on which the mark 5 is formed is shifted to a cutting step, where the film carrier 18 is formed.
1 and 2, the semiconductor chip 2 has a protective film 4 on another main surface as shown in FIGS. 1 and 2, and a mark 5 is formed on the protective film 4. The device 1 is obtained.

【0068】以上、本発明者によってなされた発明を実
施形態に基づき具体的に説明したが、本発明は上記実施
形態に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、本実施形態ではfan−inタイプのCSPに適用
した場合について具体的に説明したが、半導体チップの
他の主面が露出した構造を有する半導体装置であればど
のようなものでもよく、例えば図22に示すように外部
端子がリードで構成されているTCPの半導体装置、或
いはfan−outタイプのCSP、BGA等の半導体
装置に種々適用可能である。
As described above, the invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and can be variously modified without departing from the gist thereof. Needless to say. For example, in this embodiment, a case where the present invention is applied to a fan-in type CSP is specifically described. However, any semiconductor device having a structure in which the other main surface of the semiconductor chip is exposed may be used. As shown in FIG. 22, the present invention is variously applicable to a TCP semiconductor device in which external terminals are formed of leads, or a semiconductor device such as a fan-out type CSP or BGA.

【0069】また本実施形態では半導体ウエハの段階、
或いはバンプ電極形成後のフィルムキャリアの段階で保
護膜を形成する場合について説明したが、これに限定さ
れるものではなく、例えば半導体装置毎にフィルムキャ
リアを切断した段階等でもよい。
In the present embodiment, the stage of the semiconductor wafer
Alternatively, the case where the protective film is formed at the stage of the film carrier after the formation of the bump electrode has been described. However, the present invention is not limited to this. For example, the stage may be such that the film carrier is cut for each semiconductor device.

【0070】さらに本実施形態では前記保護膜を塗布す
ることにより形成する場合について説明したが、例えば
保護基板を接着剤等により前記半導体チップの他の主面
に貼付ける、或いは予めマークが形成された保護基板を
接着剤等により前記半導体チップの他の主面に貼り付け
ることにより前記保護膜を形成するように構成してもよ
い。
Further, in this embodiment, the case where the protective film is formed by applying the protective film has been described. However, for example, a protective substrate is attached to the other main surface of the semiconductor chip with an adhesive or the like, or a mark is formed in advance. Alternatively, the protection film may be formed by attaching the protection substrate to another main surface of the semiconductor chip with an adhesive or the like.

【0071】また本実施形態では半導体チップの他の主
面が露出した構造を有する半導体装置において、前記半
導体チップの他の主面に形成された保護膜に、レーザマ
ーク方式を用いて、所定のマークを形成する場合につい
て説明したが、例えばインク方式によりマークを形成す
る等、前記半導体チップの他の主面に形成された保護膜
にマークを形成できるものであれば、どのような構成で
も良い。
Further, in this embodiment, in a semiconductor device having a structure in which the other main surface of the semiconductor chip is exposed, a protective film formed on the other main surface of the semiconductor chip is formed by using a laser mark method by a predetermined method. Although the case of forming the mark has been described, any configuration may be used as long as the mark can be formed on the protective film formed on the other main surface of the semiconductor chip, for example, the mark is formed by an ink method. .

【0072】さらに本実施形態ではマークとして、商
標、製品名、ロット番号等を形成する場合について説明
したが、前記保護膜上に形成される文字及び図等であれ
ばどのようなものでもよく、例えば半導体チップ或いは
半導体装置の位置決め用のマークを形成してもよい。
Further, in the present embodiment, the case of forming a trademark, a product name, a lot number, etc. as a mark has been described. However, any mark, figure, etc. formed on the protective film may be used. For example, a mark for positioning a semiconductor chip or a semiconductor device may be formed.

【0073】[0073]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0074】すなわち、略四角形の板状で一主面に所定
の回路が形成された半導体チップの他の主面が露出した
構造の半導体装置において、前記半導体チップの一主面
に設けられた複数の電極パッドと、前記電極パッドそれ
ぞれに対応して設けられ、かつ前記電極パッドと電気的
に接続された複数の外部端子と、前記電極パッドを覆う
封止部と、前記半導体チップの他の主面に設けられた保
護膜とを有し、前記保護膜の表面上に所定のマークを形
成したことにより、前記半導体チップの機械的強度を向
上し、前記半導体装置の信頼性を向上することができ
る。さらに前記半導体チップの他の主面に保護膜を形成
し、前記保護膜上にマークを形成することにより、前記
マークを鮮明に表示することができ、前記半導体装置の
品質向上及び外観検査におけるマーク認識の安定化を図
ることができる。また前記半導体チップの他の主面の表
面状態に左右されことなく、マークの外観不良を低減で
き、半導体装置の歩留まりを向上することができる。
That is, in a semiconductor device having a substantially quadrangular plate-like structure in which another main surface of a semiconductor chip having a predetermined circuit formed on one main surface is exposed, a plurality of semiconductor chips provided on one main surface of the semiconductor chip are provided. An electrode pad, a plurality of external terminals provided corresponding to each of the electrode pads, and electrically connected to the electrode pad, a sealing portion covering the electrode pad, and other main terminals of the semiconductor chip. Having a protective film provided on the surface, and forming a predetermined mark on the surface of the protective film, thereby improving the mechanical strength of the semiconductor chip and improving the reliability of the semiconductor device. it can. Further, by forming a protective film on the other main surface of the semiconductor chip and forming a mark on the protective film, the mark can be clearly displayed, and the mark in the quality improvement and appearance inspection of the semiconductor device can be improved. Recognition can be stabilized. Further, the appearance defect of the mark can be reduced without depending on the surface condition of the other main surface of the semiconductor chip, and the yield of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態である半導体装置の概略構
成を示す斜方投影図である。
FIG. 1 is an oblique projection view illustrating a schematic configuration of a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施形態である半導体装置を示す平
面図である。
FIG. 2 is a plan view showing a semiconductor device according to one embodiment of the present invention.

【図3】本発明の一実施形態である半導体装置の図2A
−A‘間断面図である。
FIG. 3A shows a semiconductor device according to an embodiment of the present invention;
It is sectional drawing between -A '.

【図4】本発明の一実施形態である半導体装置の製造方
法を示すプロセスフローである。
FIG. 4 is a process flow showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図5】本発明の一実施形態である半導体装置に用いら
れる保護膜付きの半導体チップの形成処理を示す断面図
である。
FIG. 5 is a cross-sectional view showing a process of forming a semiconductor chip with a protective film used in the semiconductor device according to one embodiment of the present invention.

【図6】半導体装置の製造に用いられるエラストマ付き
フィルムキャリアの構成を示す平面図である。
FIG. 6 is a plan view showing a configuration of an elastomer-equipped film carrier used for manufacturing a semiconductor device.

【図7】半導体装置の製造に用いられるエラストマ付き
フィルムキャリアの図6B−B‘間断面図である。
FIG. 7 is a cross-sectional view taken along the line BB ′ of FIG. 6 of the film carrier with an elastomer used for manufacturing a semiconductor device.

【図8】本発明の一実施形態である半導体装置の半導体
チップの貼り付け工程を示す平面図である。
FIG. 8 is a plan view showing a step of attaching a semiconductor chip of a semiconductor device according to an embodiment of the present invention.

【図9】本発明の一実施形態である半導体装置の半導体
チップの貼り付け工程を示す図8C−C‘間断面図であ
る。
FIG. 9 is a cross-sectional view taken along the line CC ′ of FIG. 8 illustrating a step of attaching a semiconductor chip of the semiconductor device according to the embodiment of the present invention;

【図10】本発明の一実施形態である半導体装置のイン
ナーリード接続を示す断面図である。
FIG. 10 is a sectional view showing an inner lead connection of the semiconductor device according to one embodiment of the present invention;

【図11】本発明の一実施形態である半導体装置の樹脂
封止を示す断面図である。
FIG. 11 is a cross-sectional view illustrating resin sealing of a semiconductor device according to an embodiment of the present invention.

【図12】本発明の一実施形態である半導体装置のバン
プ形成工程を示す平面図である。
FIG. 12 is a plan view showing a bump forming step of the semiconductor device according to one embodiment of the present invention;

【図13】本発明の一実施形態である半導体装置のバン
プ形成工程を示す図12D−D‘間断面図である。
FIG. 13 is a cross-sectional view taken along the line DD ′ of FIG. 12, illustrating a bump forming step of the semiconductor device according to the embodiment of the present invention;

【図14】本発明の一実施形態である半導体装置のマー
ク形成工程を示す概略構成図である。
FIG. 14 is a schematic configuration diagram illustrating a mark forming step of the semiconductor device according to one embodiment of the present invention;

【図15】本発明の他の実施形態である半導体装置の製
造方法を示すプロセスフローである。
FIG. 15 is a process flow showing a method for manufacturing a semiconductor device according to another embodiment of the present invention.

【図16】本発明の他の実施形態である半導体装置の半
導体チップの貼り付け工程を示す平面図である。
FIG. 16 is a plan view showing a step of attaching a semiconductor chip of a semiconductor device according to another embodiment of the present invention.

【図17】本発明の他の実施形態である半導体装置の半
導体チップの貼り付け工程を示す図16E―E‘間断面
図である。
FIG. 17 is a sectional view taken along the line EE ′ of FIG. 16 showing a step of attaching a semiconductor chip of a semiconductor device according to another embodiment of the present invention;

【図18】本発明の他の実施形態である半導体装置のイ
ンナーリード接続を示す断面図である。
FIG. 18 is a cross-sectional view showing an inner lead connection of a semiconductor device according to another embodiment of the present invention.

【図19】本発明の他の実施形態である半導体装置の樹
脂封止を示す断面図である。
FIG. 19 is a cross-sectional view illustrating resin sealing of a semiconductor device according to another embodiment of the present invention.

【図20】本発明の他の実施形態である半導体装置のバ
ンプ形成工程を示す断面図である。
FIG. 20 is a cross-sectional view showing a bump forming step of a semiconductor device according to another embodiment of the present invention.

【図21】本発明の他の実施形態である半導体装置の保
護膜形成フローを示す断面図である。
FIG. 21 is a sectional view illustrating a flow of forming a protective film of a semiconductor device according to another embodiment of the present invention.

【図22】本発明をTCPに適用した場合の一例を示す
断面図である。
FIG. 22 is a cross-sectional view showing an example when the present invention is applied to TCP.

【符号の説明】[Explanation of symbols]

1…半導体装置、2…半導体チップ、3…電極パッド、
4…保護膜、5…マーク、6…エラストマ(弾性体)、
7…バンプ接続部、8…配線、9…リード、10…フィ
ルム基材、11…バンプ接続用孔部、12…バンプ電極
(外部端子)、13…開口部、14…封止部、15…半
導体ウエハ、16…粘着テープ、17…ダイシングライ
ン、18…フィルムキャリア、19…スプロケットホー
ル、20…レーザ発振器、21…レーザ光、22…反射
鏡、23…マスク、24…結像レンズ、25…塗布液、
26…ディスペンサ、
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Semiconductor chip, 3 ... Electrode pad,
4 ... Protective film, 5 ... Mark, 6 ... Elastomer (elastic body),
7 Bump connection portion, 8 Wiring, 9 Lead, 10 Film base, 11 Bump connection hole, 12 Bump electrode (external terminal), 13 Opening, 14 Sealing portion, 15 Semiconductor wafer, 16 adhesive tape, 17 dicing line, 18 film carrier, 19 sprocket hole, 20 laser oscillator, 21 laser light, 22 reflecting mirror, 23 mask, 24 imaging lens, 25 imaging lens Coating liquid,
26 ... Dispenser,

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】略四角形の板状で一主面に所定の回路が形
成された半導体チップの他の主面が露出した構造を有す
る半導体装置であって、前記半導体チップの一主面に設
けられた複数の電極パッドと、前記電極パッドそれぞれ
に対応して設けられ、かつ前記電極パッドと電気的に接
続された複数の外部端子と、前記電極パッドを覆う封止
部と、前記半導体チップの他の主面に設けられた保護膜
とを有することを特徴とする半導体装置。
1. A semiconductor device having a structure in which another main surface of a semiconductor chip in which a predetermined circuit is formed on one main surface and which is formed in a substantially quadrangular plate is exposed on one main surface of the semiconductor chip. A plurality of electrode pads, a plurality of external terminals provided corresponding to each of the electrode pads, and a plurality of external terminals electrically connected to the electrode pads, a sealing portion covering the electrode pads, A semiconductor device, comprising: a protective film provided on another main surface.
【請求項2】前記保護膜の表面上に設けられたマークを
有することを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, further comprising a mark provided on a surface of said protective film.
【請求項3】前記保護膜は、ポリイミド系樹脂からなる
ことを特徴とする請求項1記載の半導体装置。
3. The semiconductor device according to claim 1, wherein said protective film is made of a polyimide resin.
【請求項4】略四角形の板状で一主面に所定の回路が形
成された半導体チップの他の主面が露出した構造を有す
る半導体装置の製造方法であって、前記半導体チップの
一主面に設けられた複数の電極パッドと該電極パッドに
対応して設けられた複数の外部端子とを電気的に接続す
る工程と、前記半導体チップの前記電極パッドを覆う封
止部を形成する工程と、前記半導体チップの他の主面に
保護膜を形成する工程とを有することを特徴とする半導
体装置の製造方法。
4. A method of manufacturing a semiconductor device having a structure in which another main surface of a semiconductor chip having a predetermined circuit formed on one main surface and having a substantially square plate shape and another main surface is exposed, Electrically connecting a plurality of electrode pads provided on the surface to a plurality of external terminals provided corresponding to the electrode pads, and forming a sealing portion covering the electrode pads of the semiconductor chip And a step of forming a protective film on another main surface of the semiconductor chip.
【請求項5】前記半導体チップの他の主面に形成された
保護膜上にマークを形成する工程を有することを特徴と
する請求項4記載の半導体装置の製造方法。
5. The method according to claim 4, further comprising the step of forming a mark on a protective film formed on another main surface of said semiconductor chip.
【請求項6】前記マークが、レーザー加工により前記保
護膜上に形成されていることを特徴とする請求項5記載
の半導体装置の製造方法。
6. The method according to claim 5, wherein said mark is formed on said protective film by laser processing.
【請求項7】前記半導体チップの他の主面に保護膜を形
成する工程は、前記半導体チップが半導体ウエハの段階
で、前記半導体ウエハの他の主面に保護膜を形成し、該
半導体ウエハを個々の半導体チップ毎に切断分離するこ
とにより前記半導体チップの他の主面に保護膜を形成す
ることを特徴とする請求項4或いは請求項5記載の半導
体装置の製造方法。
7. The step of forming a protective film on the other main surface of the semiconductor chip, the step of forming a protective film on the other main surface of the semiconductor wafer when the semiconductor chip is a semiconductor wafer, 6. The method according to claim 4, wherein a protective film is formed on another main surface of the semiconductor chip by cutting and separating the semiconductor chip for each semiconductor chip.
【請求項8】前記保護膜が、ポリイミド系樹脂により形
成されること特徴とする請求項4記載の半導体装置の製
造方法。
8. The method according to claim 4, wherein said protective film is formed of a polyimide resin.
JP06081498A 1998-03-12 1998-03-12 Manufacturing method of semiconductor device Expired - Fee Related JP3811567B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06081498A JP3811567B2 (en) 1998-03-12 1998-03-12 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06081498A JP3811567B2 (en) 1998-03-12 1998-03-12 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPH11260974A true JPH11260974A (en) 1999-09-24
JP3811567B2 JP3811567B2 (en) 2006-08-23

Family

ID=13153207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06081498A Expired - Fee Related JP3811567B2 (en) 1998-03-12 1998-03-12 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3811567B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580152B2 (en) 2001-08-21 2003-06-17 Oki Electric Industry Co., Ltd. Semiconductor with plural side faces
US6646325B2 (en) 2001-08-21 2003-11-11 Oki Electric Industry Co, Ltd. Semiconductor device having a step-like section on the back side of the substrate, and method for manufacturing the same
KR100849181B1 (en) * 2007-04-12 2008-07-30 삼성전자주식회사 Semiconductor package, fabricating method thereof, and molding apparatus and molding method for fabricating the same
JP2010212724A (en) * 2010-05-17 2010-09-24 Rohm Co Ltd Semiconductor device
JP2012099849A (en) * 2012-01-16 2012-05-24 Renesas Electronics Corp Resin seal type semiconductor device
KR101152452B1 (en) * 2004-11-12 2012-06-01 린텍 가부시키가이샤 Marking method and sheet for both protective film forming and dicing
JP2013005099A (en) * 2011-06-14 2013-01-07 Nippon Dempa Kogyo Co Ltd Piezoelectric device and manufacturing method of the same
JP2013171878A (en) * 2012-02-17 2013-09-02 New Japan Radio Co Ltd Power semiconductor device and manufacturing method thereof
USRE45931E1 (en) 1999-11-29 2016-03-15 Renesas Electronics Corporation Method of manufacturing a semiconductor device
CN112575297A (en) * 2019-09-27 2021-03-30 芝浦机械电子装置株式会社 Film forming apparatus and embedding processing apparatus

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE45931E1 (en) 1999-11-29 2016-03-15 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US6580152B2 (en) 2001-08-21 2003-06-17 Oki Electric Industry Co., Ltd. Semiconductor with plural side faces
US6646325B2 (en) 2001-08-21 2003-11-11 Oki Electric Industry Co, Ltd. Semiconductor device having a step-like section on the back side of the substrate, and method for manufacturing the same
US6885109B2 (en) 2001-08-21 2005-04-26 Oki Electric Industry Co., Ltd. Semiconductor device having a step-like section on the back side of the substrate, and method for manufacturing the same
KR101152452B1 (en) * 2004-11-12 2012-06-01 린텍 가부시키가이샤 Marking method and sheet for both protective film forming and dicing
KR100849181B1 (en) * 2007-04-12 2008-07-30 삼성전자주식회사 Semiconductor package, fabricating method thereof, and molding apparatus and molding method for fabricating the same
JP2010212724A (en) * 2010-05-17 2010-09-24 Rohm Co Ltd Semiconductor device
JP2013005099A (en) * 2011-06-14 2013-01-07 Nippon Dempa Kogyo Co Ltd Piezoelectric device and manufacturing method of the same
JP2012099849A (en) * 2012-01-16 2012-05-24 Renesas Electronics Corp Resin seal type semiconductor device
JP2013171878A (en) * 2012-02-17 2013-09-02 New Japan Radio Co Ltd Power semiconductor device and manufacturing method thereof
CN112575297A (en) * 2019-09-27 2021-03-30 芝浦机械电子装置株式会社 Film forming apparatus and embedding processing apparatus
CN112575297B (en) * 2019-09-27 2023-02-24 芝浦机械电子装置株式会社 Film forming apparatus and embedding processing apparatus

Also Published As

Publication number Publication date
JP3811567B2 (en) 2006-08-23

Similar Documents

Publication Publication Date Title
JP4757398B2 (en) Manufacturing method of semiconductor device
US8048781B2 (en) Methods and systems for packaging integrated circuits
US7476565B2 (en) Method for forming filling paste structure of WL package
US6916686B2 (en) Method of manufacturing a semiconductor device
US20060138674A1 (en) Method for fabricating thermally enhanced semiconductor package
KR20050084598A (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7528054B2 (en) Semiconductor component with a thin semiconductor chip and a stiff wiring substrate, and methods for producing and further processing of thin semiconductor chips
US6204566B1 (en) Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures
JP2007048920A (en) Method of manufacturing semiconductor device
US6574858B1 (en) Method of manufacturing a chip package
JP2002093830A (en) Manufacturing method of chip-like electronic component, and manufacturing method of pseudo-wafer used for the manufacturing method
US5789820A (en) Method for manufacturing heat radiating resin-molded semiconductor device
JP3811567B2 (en) Manufacturing method of semiconductor device
KR100206026B1 (en) Semiconductor integrated circuit device
US20070117259A1 (en) Semiconductor component and method of manufacture
JP2002110862A (en) Semiconductor device and its manufacturing method
JP2004235612A (en) Method of manufacturing semiconductor device
JPH0562980A (en) Semiconductor device and manufacture thereof
US20220344231A1 (en) Flip chip package unit and associated packaging method
JP3418106B2 (en) Semiconductor device and manufacturing method thereof
JPH09116251A (en) Method and structure for fitting semiconductor bare chip
JP2000349114A (en) Semiconductor device and manufacture thereof
JP2002050720A (en) Manufacturing method of semiconductor device
JPH11204577A (en) Manufacture of semiconductor device
US20030214019A1 (en) Packaging system for semiconductor devices

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060420

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060420

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060529

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060420

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees