JPH11251639A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device

Info

Publication number
JPH11251639A
JPH11251639A JP6483598A JP6483598A JPH11251639A JP H11251639 A JPH11251639 A JP H11251639A JP 6483598 A JP6483598 A JP 6483598A JP 6483598 A JP6483598 A JP 6483598A JP H11251639 A JPH11251639 A JP H11251639A
Authority
JP
Japan
Prior art keywords
light
light emitting
light extraction
electrode
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6483598A
Other languages
Japanese (ja)
Inventor
Yasuhiro Konishi
康弘 小西
Hiroshi Imamoto
浩史 今本
Masashi Yanagase
雅司 柳ケ瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP6483598A priority Critical patent/JPH11251639A/en
Publication of JPH11251639A publication Critical patent/JPH11251639A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase an effective solid angle, by providing one electrode in a region other than the ligh ttaking-out surface out of the whole surface in a light taking-out side, by providing the other electrode on a surface opposite to the light taking-out side, and by bending the light taking-out surface in a projection shape. SOLUTION: N- and p-GaAs layers 3 and 4 are formed on an n-GaAs substrate 2, electrode films 8 and 9 are formed on the upper surface of the layer 4 and the lower surface of the substrate 2, the electrode film 8 is etched, and a p-side electrode 5 is formed. A wafer is subjected to dicing for separating for each chip 10 and the surface is etched, thus bending a light taking-out surface 6. Since the light taking-out surface 6 is set to a projection curved surface, light that is emitted in the active layer 3 for reaching the light taking-out surface 6 can nearly vertically enter the surface 6 within an effective solid angle. More specifically, the effective solid can be increased.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体発光素子に関
する。特に、本発明は、光通信または光情報処理などの
分野で重要となっている発光ダイオード(LED)や面
発光型レーザー(LD)等の半導体発光素子に関する。
[0001] The present invention relates to a semiconductor light emitting device. In particular, the present invention relates to a semiconductor light emitting device such as a light emitting diode (LED) or a surface emitting laser (LD), which is important in fields such as optical communication or optical information processing.

【0002】[0002]

【従来の技術】(第1の従来例)図8は従来の発光ダイ
オード51の構造を示す概略断面図である。これは、n
型半導体層52(例えば、n−GaAs層)の上にp型
半導体層53(例えば、p−GaAs層)を積層し、p
型半導体層53の表面中央部にp側電極54を形成し、
n型半導体層52の下面全面にn側電極56を形成した
ものである。しかして、p側電極54とn側電極56の
間に電圧を印加すると、p側電極54から、p型半導体
層53とn型半導体層52の接合領域(以下、活性層と
いう)のうちp側電極54と対向する領域に電流が注入
され、その領域で発光する。こうして発光した光は、p
型半導体層53のp側電極54が形成されていない領域
(以下、光取り出し面55という)から外部へ出射され
る。
2. Description of the Related Art (First Conventional Example) FIG. 8 is a schematic sectional view showing the structure of a conventional light emitting diode 51. This is n
A p-type semiconductor layer 53 (for example, a p-GaAs layer) is stacked on the p-type semiconductor layer 52 (for example, an n-GaAs layer), and
Forming a p-side electrode 54 at the center of the surface of the type semiconductor layer 53;
The n-side electrode 56 is formed on the entire lower surface of the n-type semiconductor layer 52. Thus, when a voltage is applied between the p-side electrode 54 and the n-side electrode 56, the p-side electrode 54 generates a p-type electrode in a junction region (hereinafter referred to as an active layer) between the p-type semiconductor layer 53 and the n-type semiconductor layer 52. A current is injected into a region facing the side electrode 54, and light is emitted in that region. The light thus emitted is p
The light is emitted from a region of the type semiconductor layer 53 where the p-side electrode 54 is not formed (hereinafter, referred to as a light extraction surface 55).

【0003】しかしながら、このような発光ダイオード
51にあっては、光取り出し面55が平坦に形成されて
いたので、光取り出し面55における空気とp型半導体
層53との屈折率差により、図8に示すように活性層か
ら出た光は光取り出し面55で全反射し、外部へ取り出
されなくなる。このため、図8のような構造の発光ダイ
オード51にあっては、素子内部での発光量に対して素
子外部へ取り出せる光量が非常に小さくなっていた。
However, in such a light emitting diode 51, since the light extraction surface 55 is formed flat, a difference in the refractive index between the air and the p-type semiconductor layer 53 on the light extraction surface 55 causes the light extraction surface 55 to have the structure shown in FIG. As shown in (1), light emitted from the active layer is totally reflected by the light extraction surface 55 and is not extracted to the outside. For this reason, in the light emitting diode 51 having the structure as shown in FIG. 8, the amount of light that can be extracted to the outside of the device is extremely small with respect to the amount of light emitted inside the device.

【0004】例えば、光取り出し面が平坦なAlGaA
s層からなるAlGaAs系の発光ダイオードの光取り
出し効率を求めるとつぎのようになる。活性層で発光
し、光取り出し面に達した光のうち、外部へ取り出され
る光は、有効立体角内の光だけである。これは、フレネ
ルの反射の法則により求まり、Al0.5Ga0.5Asの屈
折率が3.3、空気の屈折率が1.0と仮定すると、有効
立体角はθ=arcsin(1/3.3)=17.6°が求ま
る。発光ダイオードの有効光取り出し効率ηは、1−co
sθで求まるから、この場合の有効取り出し効率は、η
=4.7%となる。つまり、活性層で発光して光取りだ
し面に達した光のうち、外部へ取り出される光はわずか
4.7%に過ぎない。
For example, AlGaAs having a flat light extraction surface
The light extraction efficiency of an AlGaAs-based light emitting diode composed of the s layer is obtained as follows. Of the light emitted from the active layer and reaching the light extraction surface, the light extracted outside is only light within the effective solid angle. This is obtained by the Fresnel reflection law. Assuming that the refractive index of Al 0.5 Ga 0.5 As is 3.3 and the refractive index of air is 1.0, the effective solid angle is θ = arcsin (1 / 3.3). = 17.6 ° is obtained. The effective light extraction efficiency η of the light emitting diode is 1-co
sθ, the effective extraction efficiency in this case is η
= 4.7%. That is, only 4.7% of the light emitted from the active layer and reaching the light extraction surface is extracted to the outside.

【0005】このような事情から、外部へより大きな光
量を取り出すことができる、つまり光取り出し効率が高
く、高出力で、かつ安価な発光ダイオードが従来より望
まれている。
[0005] Under such circumstances, there has been a demand for a light emitting diode which can extract a larger amount of light to the outside, that is, has a high light extraction efficiency, a high output, and is inexpensive.

【0006】(第2の従来例)このような光取り出し面
における光の全反射は、光取り出し面における半導体材
料と空気との屈折率の違いだけでなく、光取り出し面の
表面形状にもよる。そこで、発光ダイオードの光取り出
し面を粗面加工することで有効立体角を大きくし、結果
的に光取りだし効率を向上させることが試みられてい
る。
(Second Conventional Example) Such total reflection of light on the light extraction surface depends not only on the difference in the refractive index between the semiconductor material and air on the light extraction surface but also on the surface shape of the light extraction surface. . Therefore, attempts have been made to increase the effective solid angle by roughening the light extraction surface of the light emitting diode, thereby improving the light extraction efficiency.

【0007】これは、特開平3−163883号公報に
示されているように、リン酸:過酸化水素:水=3:
1:21の溶液などに数分間浸すことにより、p型半導
体層の光取り出し面を粗面加工する方法である。この方
法では、図9に示すように、ミクロに見ると光取り出し
面55に様々な角度を有する凹凸58が形成されるの
で、有効立体角が大きくなり、発光ダイオード57の光
取り出し効率がを向上する。
[0007] As shown in Japanese Patent Application Laid-Open No. Hei 3-163883, phosphoric acid: hydrogen peroxide: water = 3:
In this method, the light extraction surface of the p-type semiconductor layer is roughened by immersing it in a 1:21 solution or the like for several minutes. In this method, as shown in FIG. 9, when viewed microscopically, irregularities 58 having various angles are formed on the light extraction surface 55, so that the effective solid angle is increased and the light extraction efficiency of the light emitting diode 57 is improved. I do.

【0008】しかしながら、通常、発光ダイオードのチ
ップは樹脂ポッティングされるので、このような構造の
発光ダイオード57では、ポッティング用樹脂によって
光取り出し面55の凹凸58が埋ってしまい、粗面加工
した効果が低減し、光取り出し効率をあまり高くするこ
とができなかった。
However, since the chip of the light emitting diode is usually potted with resin, in the light emitting diode 57 having such a structure, the unevenness 58 of the light extraction surface 55 is filled with the potting resin, and the effect of rough surface processing is obtained. And the light extraction efficiency could not be increased so much.

【0009】(第3の従来例)また、特開平3−162
78号公報に開示されている方法では、図10に示すよ
うに、n型半導体層52の下面にp側電極54とn側電
極56を形成し、p型半導体層53の上面に形成した光
取り出し面55をエッチングによって曲率を持ったドー
ム形状に加工している。このような発光ダイオード59
では、光取り出し面55に曲率を持たせることによって
有効立体角を大きくし、光取り出し効率を向上させよう
としている。また、このような発光ダイオード59で
は、樹脂ポッティングによる影響は少なくなる。
(Third conventional example) Japanese Patent Laid-Open No. 3-162
According to the method disclosed in Japanese Patent Publication No. 78-78, a p-side electrode 54 and an n-side electrode 56 are formed on the lower surface of an n-type semiconductor layer 52, and the light is formed on the upper surface of the p-type semiconductor layer 53, as shown in FIG. The extraction surface 55 is processed into a dome shape having a curvature by etching. Such a light emitting diode 59
In Japanese Patent Application Laid-Open No. H11-157, the effective solid angle is increased by giving the light extraction surface 55 a curvature to improve the light extraction efficiency. Further, in such a light emitting diode 59, the influence of resin potting is reduced.

【0010】しかし、この発光ダイオード59では、n
型半導体層52の下面にn側電極56とp側電極54と
を設けているので、製造プロセスにおいて、n型半導体
層52の下面に電極膜を形成した後、電極膜をp側電極
54とn側電極56とに分離しなければならず、高精度
の加工が必要であった。また、p側電極54やn側電極
56にボンディングワイヤを結線する場合にも、p側電
極54とn側電極56が接近しているので、高い実装精
度が必要であった。このため、製造工程が複雑になって
コストが高くついていた。
However, in this light emitting diode 59, n
Since the n-side electrode 56 and the p-side electrode 54 are provided on the lower surface of the n-type semiconductor layer 52, an electrode film is formed on the lower surface of the n-type semiconductor layer 52 in the manufacturing process. It must be separated from the n-side electrode 56, and high-precision processing is required. Also, when a bonding wire is connected to the p-side electrode 54 or the n-side electrode 56, high mounting accuracy is required because the p-side electrode 54 and the n-side electrode 56 are close to each other. For this reason, the manufacturing process is complicated and the cost is high.

【0011】[0011]

【発明が解決しようとする課題】本発明は叙上の従来例
の欠点に鑑みてなされたものであり、その目的とすると
ころは、光取り出し効率が高く、しかも簡易に製造する
ことができてコストも安価にすることができる半導体発
光素子を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks of the prior art, and has as its object to achieve high light extraction efficiency and easy production. An object of the present invention is to provide a semiconductor light emitting device that can be manufactured at low cost.

【0012】[0012]

【発明の開示】請求項1に記載の半導体発光素子は、P
N接合を有し、当該接合面で発光した光を光取り出し面
から外部へ取り出すようにした面出射型の半導体発光素
子において、光取り出し側の面のうち前記光取り出し面
を除く領域に一方の電極を設け、光取り出し側と反対面
に他方の電極を設け、前記光取り出し面を凸状に湾曲さ
せたことを特徴としている。
DISCLOSURE OF THE INVENTION The semiconductor light emitting device according to claim 1 has a P
In a surface-emitting type semiconductor light-emitting element having an N-junction and emitting light emitted at the bonding surface to the outside from the light extraction surface, one of the surfaces on the light extraction side is provided in a region excluding the light extraction surface. An electrode is provided, and the other electrode is provided on a surface opposite to a light extraction side, and the light extraction surface is curved in a convex shape.

【0013】また、請求項2に記載の半導体発光素子
は、PN接合を有し、当該接合面で発光した光を光取り
出し面から外部へ取り出すようにした面出射型の半導体
発光素子において、光取り出し側の面のうち前記光取り
出し面を除く領域に一方の電極を設け、光取り出し側と
反対面に他方の電極を設け、前記光取り出し面を凹状に
湾曲させたことを特徴としている。
According to a second aspect of the present invention, there is provided a semiconductor light emitting device having a PN junction, wherein light emitted from the junction surface is extracted from a light extraction surface to the outside. One electrode is provided in a region other than the light extraction surface of the light extraction surface, and the other electrode is provided on a surface opposite to the light extraction surface, and the light extraction surface is concavely curved.

【0014】本発明にかかる半導体発光素子は、光取り
出し面を凸状又は凹状に湾曲させているので、接合面か
ら出射した光が光取り出し面から外部へ取り出される有
効立体角が増加する。このため、半導体発光素子の光取
り出し効率が高くなり、高輝度の発光素子を製作するこ
とができる。また、光取り出し面に粗面加工を施した素
子のように樹脂ポッティングを行っても光取り出し効率
が低下しにくい。しかも、この半導体発光素子にあって
は、2つの電極を上下両面に分けて設けているので、電
極形成のために高い精度の加工を要求されることもな
く、ボンディングワイヤの結線作業等も高い精度を要求
されることもない。よって、光取り出し面が湾曲してい
て光取り出し効率の高い半導体発光素子の製造を簡略化
でき、コストを安価にすることができる。
In the semiconductor light emitting device according to the present invention, since the light extraction surface is curved in a convex or concave shape, the effective solid angle at which light emitted from the bonding surface is extracted from the light extraction surface to the outside increases. Therefore, the light extraction efficiency of the semiconductor light emitting element is increased, and a light emitting element with high luminance can be manufactured. Further, even when resin potting is performed as in an element having a light extraction surface with a roughened surface, the light extraction efficiency does not easily decrease. Moreover, in this semiconductor light emitting device, since two electrodes are provided separately on the upper and lower surfaces, high precision processing for forming the electrodes is not required, and the connection work of the bonding wires is also high. No precision is required. Therefore, it is possible to simplify the manufacture of a semiconductor light emitting device having a high light extraction efficiency with a curved light extraction surface, and to reduce the cost.

【0015】[0015]

【発明の実施の形態】図1は本発明の一実施形態による
全面発光型の発光ダイオード(LED)1の構造を示す
概略断面図である。この発光ダイオード1は、n−Ga
As基板2の上にn−GaAs層3とp−GaAs層4
とを積層し、p−GaAs層4の上面中央部にp側電極
5を形成し、その周囲の光取り出し面6を凸状に湾曲さ
せてあり、n−GaAs基板2の下面全面にn側電極7
を形成している。ここで、n−GaAs層3が活性層と
なっている(従って、n−GaAs層3を活性層という
ことがある)。
FIG. 1 is a schematic sectional view showing a structure of a light emitting diode (LED) 1 of a full-surface light emitting type according to one embodiment of the present invention. This light emitting diode 1 has n-Ga
An n-GaAs layer 3 and a p-GaAs layer 4 on an As substrate 2
And a p-side electrode 5 is formed in the center of the upper surface of the p-GaAs layer 4, and a light extraction surface 6 around the p-side electrode 5 is curved in a convex shape. Electrode 7
Is formed. Here, the n-GaAs layer 3 is an active layer (therefore, the n-GaAs layer 3 is sometimes referred to as an active layer).

【0016】図2はこの発光ダイオード1を製造するた
めの工程を示す断面図であって、以下製造手順に従って
説明する。まず、図2(a)に示すように、LPE(Li
quidPhase Epitaxy)法により、n−GaAs基板2
(GaAsウエハ)上にn−GaAs層3とp−GaA
s層4を成長させた後、図2(b)に示すように、p−
GaAs層4の上面とn−GaAs基板2の下面にそれ
ぞれ電極膜8,9を形成する。この後、図2(c)に示
すように、上面側の電極膜8を全面発光型の電極パター
ンとなるようにエッチングしてp側電極5を形成する。
なお、下面の電極膜9はそのままn側電極7となる。つ
いで、ウエハをダイシング又はスクライブすることによ
って図2(d)のように各チップ10毎に分離する。こ
うして作製されたチップ10では、p側電極5の周囲に
形成されている光取り出し面6は平坦となっている。
FIG. 2 is a cross-sectional view showing a process for manufacturing the light emitting diode 1, which will be described below according to the manufacturing procedure. First, as shown in FIG.
n-GaAs substrate 2 by quidPhase Epitaxy) method
(GaAs wafer) and n-GaAs layer 3 and p-GaAs
After the s layer 4 is grown, as shown in FIG.
Electrode films 8 and 9 are formed on the upper surface of the GaAs layer 4 and the lower surface of the n-GaAs substrate 2, respectively. Thereafter, as shown in FIG. 2C, the p-side electrode 5 is formed by etching the electrode film 8 on the upper surface side so as to form an electrode pattern of a full light emission type.
The lower electrode film 9 becomes the n-side electrode 7 as it is. Next, the wafer is diced or scribed to separate each chip 10 as shown in FIG. In the chip 10 thus manufactured, the light extraction surface 6 formed around the p-side electrode 5 is flat.

【0017】この段階でチップ10は、光取り出し面6
におけるチップ10と空気との屈折率差が大きく、しか
も、光取り出し面6は平らになっているので、光取り出
し面6における全反射によってチップ10内部での発光
量に対して光取り出し面6から外部へ取り出される光量
は非常に小さい。
At this stage, the chip 10 is placed on the light extraction surface 6.
Since the difference in the refractive index between the chip 10 and the air is large, and the light extraction surface 6 is flat, the total reflection at the light extraction surface 6 causes the amount of light emitted inside the chip 10 to decrease from the light extraction surface 6. The amount of light taken out is very small.

【0018】そこで、本発明においては、上記のように
して分離されたチップ10の表面を適当なエッチャント
でエッチングすることにより、図2(e)に示すよう
に、光取り出し面6(p−GaAs層4の表面のうち、
p側電極5から露出している領域)に曲率を持たせるよ
うにした。例えば、フェリシアン化カリウム水溶液等に
約10分間浸積すると、エッチングによって光取り出し
面6が曲面となる。これは、チップ10の光取り出し面
6において、中央部ではほとんどエッチングが進まず、
周囲部にかけてエッチングが速く進んで、光取り出し面
6の周辺部ほど曲率が大きくなるためである。
Therefore, in the present invention, the surface of the chip 10 separated as described above is etched with an appropriate etchant to thereby obtain the light extraction surface 6 (p-GaAs) as shown in FIG. Of the surface of layer 4,
The area exposed from the p-side electrode 5) has a curvature. For example, when immersion is performed for about 10 minutes in an aqueous solution of potassium ferricyanide or the like, the light extraction surface 6 becomes a curved surface by etching. This is because etching hardly progresses at the central portion of the light extraction surface 6 of the chip 10,
This is because the etching proceeds rapidly toward the peripheral portion, and the curvature increases toward the peripheral portion of the light extraction surface 6.

【0019】このようにして製作された発光ダイオード
1にあっては、光取り出し面6が凸曲面となっているの
で、活性層3で発光して光取り出し面6に達した光は、
光取り出し面6に対してほぼ垂直に入射し、光取り出し
面6へ有効立体角内で入射することが可能になる。言い
換えると、有効立体角が広くなるので、光取り出し効率
が向上する。しかも、光取り出し面6の中央部に位置す
るp側電極5付近はエッチングが大きく進まないので、
p側電極5にほとんどアンダーエッチが生じず、順方向
電圧の上昇も見られない。また、本発明の方法では、一
般的なチップ分離工程後に、数分間のエッチングを施す
だけの簡素な工程で得られるため、光取り出し効率の良
好な発光ダイオード1を安価な製造コストで製作するこ
とができる。
In the light emitting diode 1 manufactured as described above, since the light extraction surface 6 is a convex curved surface, light emitted from the active layer 3 and reaching the light extraction surface 6 is:
The light enters the light extraction surface 6 almost perpendicularly, and can enter the light extraction surface 6 within an effective solid angle. In other words, since the effective solid angle is widened, the light extraction efficiency is improved. Moreover, since the etching does not proceed greatly near the p-side electrode 5 located at the center of the light extraction surface 6,
Under-etch hardly occurs on the p-side electrode 5, and no increase in forward voltage is observed. Further, according to the method of the present invention, the light emitting diode 1 having good light extraction efficiency can be manufactured at a low manufacturing cost because it can be obtained by a simple process of performing etching for several minutes after a general chip separation process. Can be.

【0020】(測定結果)n−GaAs基板2(ウエ
ハ)にn−GaAs層3、p−GaAs層4をエピタキ
シャル成長させ、その上に全面発光型のp側電極5を設
け、裏面にn側電極7を設けた後、ダイシングによりチ
ップを個々に分離した。ついで、エキスパンド処理した
ものをフェリシアン化カリウム溶液に10分間浸漬して
全面発光型発光ダイオード1を製作した。このチップ状
の発光ダイオード1を金属ステムに実装し、樹脂でモー
ルドしてサンプルを作製した。
(Measurement Results) An n-GaAs layer 3 and a p-GaAs layer 4 are epitaxially grown on an n-GaAs substrate 2 (wafer), and a p-side electrode 5 of full emission type is provided thereon, and an n-side electrode 5 After the provision of 7, the chips were individually separated by dicing. Then, the expanded product was immersed in a potassium ferricyanide solution for 10 minutes to produce a full-surface light emitting diode 1. This chip-shaped light-emitting diode 1 was mounted on a metal stem and molded with resin to prepare a sample.

【0021】こうして得たサンプルを用いて光出力を測
定した結果、光出力はエッチング前には2.7mW/2
0mAであったものが、3.3mW/20mAまで向上
し、22.2%の増加が見られた。また、順方向電圧は
1.24mV(注入電流値If=30mA)で、フェリシ
アン化カリウム溶液に浸積する前と後で変化はなかっ
た。
As a result of measuring the light output using the sample thus obtained, the light output was 2.7 mW / 2 before etching.
What was 0 mA improved to 3.3 mW / 20 mA, and an increase of 22.2% was observed. The forward voltage was 1.24 mV (injection current value I f = 30 mA), and there was no change before and after immersion in the potassium ferricyanide solution.

【0022】(第2の実施形態)図3は本発明の別な実
施形態による発光ダイオード11の構造を示す断面図で
ある。この実施形態はセンター発光型の発光ダイオード
11であって、チップ表面の外周部の平坦な領域にp側
電極5を形成し、p側電極5に囲まれた窓内に光取り出
し面6を形成している。そして、中心部に形成された光
取り出し面6は、フェリシアン化カリウム溶液に10分
間浸漬することによって凹曲面を形成している。
(Second Embodiment) FIG. 3 is a sectional view showing a structure of a light emitting diode 11 according to another embodiment of the present invention. This embodiment is a center light emitting type light emitting diode 11, in which a p-side electrode 5 is formed in a flat region on the outer periphery of a chip surface, and a light extraction surface 6 is formed in a window surrounded by the p-side electrode 5. doing. Then, the light extraction surface 6 formed in the center portion has a concave curved surface by being immersed in a potassium ferricyanide solution for 10 minutes.

【0023】このようなセンター発光型の発光ダイオー
ド11においては、光取り出し面6が平らであると、活
性層3の電流注入領域つまり活性層3の外周部で発光し
た光の光路は、光取り出し面6においては有効立体角外
となる確率が高くなり、光出力が低下する。しかし、こ
の実施形態においては、光取り出し面6を凹曲面に形成
しているので、有効立体角が増加し、発光ダイオード1
1の光出力が増加する。しかも、この実施例のように光
取り出し面6の周囲に配置されているp側電極5におい
ても、全面発光型の場合と同様、p側電極5の下にほと
んどアンダーエッチが生じず、順方向電圧の上昇も見ら
れない。
In such a center emission type light emitting diode 11, when the light extraction surface 6 is flat, the light path of the light emitted in the current injection region of the active layer 3, that is, the outer peripheral portion of the active layer 3, is reduced. In the surface 6, the probability of being outside the effective solid angle increases, and the light output decreases. However, in this embodiment, since the light extraction surface 6 is formed as a concave curved surface, the effective solid angle increases, and the light emitting diode 1
1 increases the light output. Moreover, in the p-side electrode 5 disposed around the light extraction surface 6 as in this embodiment, almost no under-etch occurs under the p-side electrode 5 and the forward direction There is no increase in voltage.

【0024】(第3の実施形態)図4は本発明のさらに
別な実施形態による発光ダイオード12の構造を示す概
略断面図である。この実施形態にあっては、図1の実施
形態と同様な全面発光型の発光ダイオード12におい
て、p−GaAs層4内のp側電極5と対向する領域に
高抵抗層13を形成している。高抵抗層13は、p−G
aAs層4内にn型不純物を注入又は拡散させるととも
に拡散深さを制御することによって形成される。
(Third Embodiment) FIG. 4 is a schematic sectional view showing the structure of a light emitting diode 12 according to still another embodiment of the present invention. In this embodiment, a high-resistance layer 13 is formed in a region of the p-GaAs layer 4 facing the p-side electrode 5 in a light emitting diode 12 of the same type as the embodiment of FIG. . The high resistance layer 13 is made of p-G
It is formed by injecting or diffusing an n-type impurity into the aAs layer 4 and controlling the diffusion depth.

【0025】p側電極5の直下に形成された高抵抗層1
3は、p側電極5から活性層3へ注入される電流がp側
電極5の直下に集中するのを防止するものである。高抵
抗層13がない場合には、p側電極5から活性層3へ注
入される電流は、活性層3のp側電極5と対向する領域
に集中し、活性層3も当該領域で発光し、かかる領域で
発光した光はp側電極5の陰になって光取り出し面6か
ら十分に取り出せなくなる。これに対し、p側電極5の
直下に高抵抗層13を設けると、p側電極5から注入さ
れた電流は高抵抗層13を迂回して活性層3に注入さ
れ、光取り出し面6と対向する領域で発光する。従っ
て、光は、p側電極5の陰になることなく光取り出し面
6から効率的に取り出され、発光ダイオード12の発光
効率が向上する。
High resistance layer 1 formed directly below p-side electrode 5
Numeral 3 prevents the current injected from the p-side electrode 5 into the active layer 3 from concentrating directly below the p-side electrode 5. When the high resistance layer 13 is not provided, the current injected from the p-side electrode 5 into the active layer 3 is concentrated in a region of the active layer 3 facing the p-side electrode 5, and the active layer 3 also emits light in this region. The light emitted in such a region is shaded by the p-side electrode 5 and cannot be sufficiently extracted from the light extraction surface 6. On the other hand, when the high-resistance layer 13 is provided immediately below the p-side electrode 5, the current injected from the p-side electrode 5 is injected into the active layer 3, bypassing the high-resistance layer 13 and facing the light extraction surface 6. Light is emitted in the region where Therefore, light is efficiently extracted from the light extraction surface 6 without being shaded by the p-side electrode 5, and the light emitting efficiency of the light emitting diode 12 is improved.

【0026】また、高抵抗層13を設けると、活性層3
のうち電流を注入される領域がチップ周辺部となり、活
性層3から出射された光が光取り出し面6の有効立体角
外となる確率が高くなるが、光取り出し面6を湾曲させ
ることによって有効立体角が増加させることができるの
で、出力を向上させることができる。
When the high resistance layer 13 is provided, the active layer 3
Of these, the region into which the current is injected is the peripheral portion of the chip, and the probability that the light emitted from the active layer 3 is outside the effective solid angle of the light extraction surface 6 is increased. Since the solid angle can be increased, the output can be improved.

【0027】図4の実施形態は、全面発光型の発光ダイ
オード12において高抵抗層13を設けたものである
が、図5に示すようなセンター発光型の発光ダイオード
14においてp側電極5の直下に高抵抗層13を形成し
てもよい。
In the embodiment shown in FIG. 4, a high-resistance layer 13 is provided in a light emitting diode 12 of a full-surface light emitting type, but a light emitting diode 14 of a center light emitting type as shown in FIG. The high-resistance layer 13 may be formed on the substrate.

【0028】(第4の実施形態)図6は本発明のさらに
別な実施形態による全面発光型の発光ダイオード15の
構造を示す概略断面図である。この発光ダイオード15
にあっては、活性層3であるp−GaAs層4の内部に
p側電極5と対向させて高抵抗層13を設けてあり、さ
らに、n−GaAs層3の下に多層反射膜16を形成し
ている。この多層反射膜16は、n−GaAs層3より
も小さな屈折率n1,n2の2種類の半導体層を交互に多
層積層したものであって、屈折率n1,n2の各半導体層
の厚みは、それぞれλ/(4n1),λ/(4n2)とな
っている。ただし、λは活性層3で発光する光の波長で
ある。
(Fourth Embodiment) FIG. 6 is a schematic sectional view showing the structure of a light emitting diode 15 of a full-surface light emitting type according to still another embodiment of the present invention. This light emitting diode 15
In the above, a high-resistance layer 13 is provided inside the p-GaAs layer 4 as the active layer 3 so as to face the p-side electrode 5, and a multilayer reflective film 16 is provided below the n-GaAs layer 3. Has formed. The multilayer reflective film 16 in this section of the specification multilayer laminated two semiconductor layers of the n-GaAs layer 3 smaller refractive index n 1 than, n 2 and alternately each semiconductor layer with a refractive index n 1, n 2 Are λ / (4n 1 ) and λ / (4n 2 ), respectively. Here, λ is the wavelength of light emitted from the active layer 3.

【0029】活性層3とn−GaAs基板2との間に多
層反射膜16を形成することで、活性層3で発光した光
の光路成分のうち、裏面方向に進む光を多層反射膜16
で反射させ、光取り出し面6から効果的に取り出すこと
ができる。しかも、光取り出し面6を湾曲させているの
で、一層有効立体角が増加し、発光ダイオード15の出
力が向上する。
By forming the multilayer reflective film 16 between the active layer 3 and the n-GaAs substrate 2, of the optical path components of the light emitted from the active layer 3, the light traveling in the back direction is reflected by the multilayer reflective film 16.
And can be effectively extracted from the light extraction surface 6. Moreover, since the light extraction surface 6 is curved, the effective solid angle is further increased, and the output of the light emitting diode 15 is improved.

【0030】また、多層反射膜16を構成する各半導体
層の膜厚は、λ/(4n1)、λ/(4n2)を中心とし
て、その±15%以内の範囲で厚さを変えて交互に積層
してあってもよい。膜厚にばらつきを持たせることによ
り、反射率は多少減少するが、反射率特性の帯域幅を広
くでき、発光波長λ(ピーク波長)の±20〜30nm
の幅を持たせることができる。
The thickness of each semiconductor layer constituting the multilayer reflective film 16 is changed within a range of ± 15% around λ / (4n 1 ) and λ / (4n 2 ). They may be alternately stacked. By making the film thickness uneven, the reflectivity is slightly reduced, but the bandwidth of the reflectivity characteristic can be widened and the emission wavelength λ (peak wavelength) is ± 20 to 30 nm.
Of width.

【0031】また、このような構造は、図7に示すよう
に、センター発光型の発光ダイオード17にも適用する
ことができる。
Such a structure can also be applied to a center light emitting type light emitting diode 17 as shown in FIG.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態による発光ダイオードの構
造を示す概略断面図である。
FIG. 1 is a schematic cross-sectional view illustrating a structure of a light emitting diode according to an embodiment of the present invention.

【図2】(a)〜(e)は同上の実施形態による発光ダ
イオードの製造工程を示す概略断面図である。
FIGS. 2A to 2E are schematic cross-sectional views showing steps of manufacturing the light emitting diode according to the embodiment.

【図3】本発明の別な実施形態による発光ダイオードの
構造を示す概略断面図である。
FIG. 3 is a schematic cross-sectional view illustrating a structure of a light emitting diode according to another embodiment of the present invention.

【図4】本発明のさらに別な実施形態による発光ダイオ
ードの構造を示す概略断面図である。
FIG. 4 is a schematic cross-sectional view illustrating a structure of a light emitting diode according to still another embodiment of the present invention.

【図5】本発明のさらに別な実施形態による発光ダイオ
ードの構造を示す概略断面図である。
FIG. 5 is a schematic cross-sectional view illustrating a structure of a light emitting diode according to still another embodiment of the present invention.

【図6】本発明のさらに別な実施形態による発光ダイオ
ードの構造を示す概略断面図である。
FIG. 6 is a schematic sectional view showing a structure of a light emitting diode according to still another embodiment of the present invention.

【図7】本発明のさらに別な実施形態による発光ダイオ
ードの構造を示す概略断面図である。
FIG. 7 is a schematic cross-sectional view illustrating a structure of a light emitting diode according to still another embodiment of the present invention.

【図8】従来例による発光ダイオードの構造を示す概略
断面図である。
FIG. 8 is a schematic sectional view showing the structure of a light emitting diode according to a conventional example.

【図9】別な従来例による発光ダイオードの構造を示す
概略断面図である。
FIG. 9 is a schematic sectional view showing the structure of another conventional light emitting diode.

【図10】さらに別な従来例による発光ダイオードの構
造を示す概略断面図である。
FIG. 10 is a schematic sectional view showing a structure of a light emitting diode according to another conventional example.

【符号の説明】[Explanation of symbols]

2 n−GaAs基板 3 n−GaAs層(活性層) 4 p−GaAs層 5 p側電極 6 光取り出し面 7 n側電極 13 高抵抗層 16 多層反射膜 Reference Signs List 2 n-GaAs substrate 3 n-GaAs layer (active layer) 4 p-GaAs layer 5 p-side electrode 6 light extraction surface 7 n-side electrode 13 high-resistance layer 16 multilayer reflection film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 PN接合を有し、当該接合面で発光した
光を光取り出し面から外部へ取り出すようにした面出射
型の半導体発光素子において、 光取り出し側の面のうち前記光取り出し面を除く領域に
一方の電極を設け、光取り出し側と反対面に他方の電極
を設け、前記光取り出し面を凸状に湾曲させたことを特
徴とする半導体発光素子。
1. A surface-emitting type semiconductor light-emitting device having a PN junction, wherein light emitted at the junction surface is extracted from a light extraction surface to the outside. A semiconductor light emitting device, wherein one electrode is provided in a region excluding the other, and the other electrode is provided on a surface opposite to a light extraction side, and the light extraction surface is curved in a convex shape.
【請求項2】 PN接合を有し、当該接合面で発光した
光を光取り出し面から外部へ取り出すようにした面出射
型の半導体発光素子において、 光取り出し側の面のうち前記光取り出し面を除く領域に
一方の電極を設け、光取り出し側と反対面に他方の電極
を設け、前記光取り出し面を凹状に湾曲させたことを特
徴とする半導体発光素子。
2. A surface-emitting type semiconductor light-emitting device having a PN junction, wherein light emitted at the junction surface is extracted from a light extraction surface to the outside. A semiconductor light emitting device, wherein one electrode is provided in a region excepted, and the other electrode is provided on a surface opposite to a light extraction side, and the light extraction surface is concavely curved.
JP6483598A 1998-02-27 1998-02-27 Semiconductor light emitting device Pending JPH11251639A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6483598A JPH11251639A (en) 1998-02-27 1998-02-27 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6483598A JPH11251639A (en) 1998-02-27 1998-02-27 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JPH11251639A true JPH11251639A (en) 1999-09-17

Family

ID=13269711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6483598A Pending JPH11251639A (en) 1998-02-27 1998-02-27 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JPH11251639A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073859A1 (en) * 2000-03-24 2001-10-04 Nova Crystals, Inc. Enhanced-output light emitting diode and method of making the same
JP2002280611A (en) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
US6949772B2 (en) 2001-08-09 2005-09-27 Matsushita Electric Industrial Co., Ltd. LED illumination apparatus and card-type LED illumination source
JP2007103725A (en) * 2005-10-05 2007-04-19 Toshiba Corp Semiconductor light emitting device
JP2010541294A (en) * 2007-10-08 2010-12-24 インシアヴァ (ピーテーワイ) リミテッド Silicon light emitting device using carrier injection
JP2012044232A (en) * 2011-12-02 2012-03-01 Toshiba Corp Semiconductor light emitting device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073859A1 (en) * 2000-03-24 2001-10-04 Nova Crystals, Inc. Enhanced-output light emitting diode and method of making the same
JP2002280611A (en) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
US6949772B2 (en) 2001-08-09 2005-09-27 Matsushita Electric Industrial Co., Ltd. LED illumination apparatus and card-type LED illumination source
US7045828B2 (en) 2001-08-09 2006-05-16 Matsushita Electric Industrial Co., Ltd. Card-type LED illumination source
US7250637B2 (en) 2001-08-09 2007-07-31 Matsushita Electric Industrial Co., Ltd. Card type LED illumination source
US7259403B2 (en) 2001-08-09 2007-08-21 Matsushita Electric Industrial Co., Ltd. Card-type LED illumination source
US7375381B2 (en) 2001-08-09 2008-05-20 Matsushita Electric Industrial Co., Ltd. LED illumination apparatus and card-type LED illumination source
JP2007103725A (en) * 2005-10-05 2007-04-19 Toshiba Corp Semiconductor light emitting device
JP2010541294A (en) * 2007-10-08 2010-12-24 インシアヴァ (ピーテーワイ) リミテッド Silicon light emitting device using carrier injection
TWI447944B (en) * 2007-10-08 2014-08-01 Insiava Pty Ltd Silicon light emitting device with carrier injection
JP2012044232A (en) * 2011-12-02 2012-03-01 Toshiba Corp Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
JP3724620B2 (en) Manufacturing method of light emitting diode
JP3540605B2 (en) Light emitting element
US6900473B2 (en) Surface-emitting semiconductor light device
KR100610632B1 (en) Manufacturing method of led having vertical structure
TWI405350B (en) Light emitting element and manufacturing method thereof
CN100459333C (en) Semiconductor laser apparatus and fabrication method thereof
EP1061590A1 (en) Light emitting diode and its manufacturing method
US6485996B2 (en) Method of making wafer having top and bottom emitting vertical-cavity lasers
JP2010098068A (en) Light emitting diode, manufacturing method thereof, and lamp
JP2005005345A (en) Semiconductor light emitting element, its manufacturing method, and semiconductor light emitting device
JP3523632B2 (en) Light emitting diode and method of manufacturing the same
US7375377B2 (en) Ingan-based light-emitting diode chip and a method for the production thereof
KR101605223B1 (en) Semiconductor light emitting diode and method of producing same
JP2011171327A (en) Light emitting element, method for manufacturing the same, and light emitting device
JP3239061B2 (en) Light emitting diode and method of manufacturing the same
JPH11251639A (en) Semiconductor light emitting device
JPH10223930A (en) Semiconductor light emitting element
US20040041157A1 (en) Semiconductor light emitting element and semiconductor light emitting device
JP3150025B2 (en) Light emitting diode manufacturing method
US6349104B1 (en) Stripe-geometry heterojunction laser diode device
JP3489395B2 (en) Semiconductor light emitting device
WO2020019326A1 (en) Semiconductor luminous element
JPH07153993A (en) Light-emitting diode
KR101946166B1 (en) Method for manufacturing 3-5 group compound semiconductor based light emitting device
JP2005268329A (en) Semiconductor light emitting element