JPH11251423A - Method for isolating semiconductor element - Google Patents

Method for isolating semiconductor element

Info

Publication number
JPH11251423A
JPH11251423A JP10372979A JP37297998A JPH11251423A JP H11251423 A JPH11251423 A JP H11251423A JP 10372979 A JP10372979 A JP 10372979A JP 37297998 A JP37297998 A JP 37297998A JP H11251423 A JPH11251423 A JP H11251423A
Authority
JP
Japan
Prior art keywords
film
trench
oxidizable
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10372979A
Other languages
Japanese (ja)
Inventor
Jin Seo Su
ジン セオ ス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980054125A external-priority patent/KR100295671B1/en
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11251423A publication Critical patent/JPH11251423A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for isolating a semiconductor element, which improves an isolating characteristic by forming uniform insulating films inside each trench in the cell region of the memory element and in the peripheral circuit region, and by making the insulating film finer. SOLUTION: On the upper plane of a semiconductor substrate 10, a buffer film 12 and an antioxidant film 14 are formed successively, the buffer film 12 and the antioxidant film 14 in an element isolating region are etched, and a semiconductor substrate 10 is etched to form a trench 16 by using the antioxidant film 14 as mask. Then, an oxidizable film 18 is formed on the inner surface of the trench, the oxidizable film 18 is oxidized to form an insulating film 20 with which the trench 16 is filled, the buffer film 12 and the antioxidant film 14 are removed, and a semiconductor element is isolated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子の隔離
方法に係るもので、詳しくは、浅いトレンチ内に絶縁層
を簡便に充填させる浅いトレンチ隔離方法(shallow t
rench isolution)に適合した半導体素子の隔離方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for isolating a semiconductor device, and more particularly, to a method for isolating a shallow trench by simply filling an insulating layer in the shallow trench.
(Rench isolution).

【0002】[0002]

【従来の技術】従来の半導体素子の隔離方法について、
図4(a )〜(e)を用いて説明する。先ず、図4(a
)に示したように、半導体基板1上に第1絶縁膜2と
しての酸化膜を熱酸化工程を施して500〜100Åの
厚さに形成し、該第1絶縁膜2上に第2絶縁膜3として
の窒化膜を2000Åの厚さに形成し、該第2絶縁膜3
上に感光膜4を形成する。
2. Description of the Related Art A conventional method for isolating a semiconductor device is described below.
This will be described with reference to FIGS. First, FIG.
2), an oxide film as a first insulating film 2 is formed on the semiconductor substrate 1 by a thermal oxidation process to a thickness of 500 to 100 °, and a second insulating film is formed on the first insulating film 2. A nitride film 3 is formed to a thickness of 2000 ° and the second insulating film 3 is formed.
A photosensitive film 4 is formed thereon.

【0003】次いで、図4(b )に示したように、前記
第2絶縁膜3の表面が露出されるように前記感光膜4の
一部を露光して除去し、感光膜パターン4aを形成し、
該感光膜パターン4aをマスクとして前記第1絶縁膜2
及び第2絶縁膜3を順次パターニングし、第1絶縁膜パ
ターン2a及び第2絶縁膜パターン3aを形成した後、
前記感光膜パターン4aを湿式食刻して除去する。
Next, as shown in FIG. 4B, a portion of the photosensitive film 4 is exposed and removed so that the surface of the second insulating film 3 is exposed, thereby forming a photosensitive film pattern 4a. And
Using the photosensitive film pattern 4a as a mask, the first insulating film 2
And the second insulating film 3 are sequentially patterned to form a first insulating film pattern 2a and a second insulating film pattern 3a,
The photoresist pattern 4a is removed by wet etching.

【0004】次いで、図4(c )に示したように、前記
第1絶縁膜パターン2a及び第2絶縁膜パターン3aを
マスクとし、除去された前記第1絶縁膜2及び第1絶縁
膜3の下方にある半導体基板1を食刻してトレンチ5を
形成し、該トレンチ5内に薄い第3絶縁膜6としての酸
化膜を熱酸化工程により形成し、前記トレンチ5を包含
するように前記第2絶縁膜パターン3a上に第4絶縁膜
7を形成する。その結果、前記トレンチ5は前記第4絶
縁膜7によって充填される。
Next, as shown in FIG. 4C, the first insulating film 2 and the first insulating film 3 are removed by using the first insulating film pattern 2a and the second insulating film pattern 3a as a mask. The lower semiconductor substrate 1 is etched to form a trench 5, an oxide film as a thin third insulating film 6 is formed in the trench 5 by a thermal oxidation process, and the trench 5 is formed so as to include the trench 5. The fourth insulating film 7 is formed on the second insulating film pattern 3a. As a result, the trench 5 is filled with the fourth insulating film 7.

【0005】このとき、前記第4絶縁膜7は高密度プラ
ズマ化学気相蒸着(HDP CVD;High-density plasma
Chemical vapor deposition )法を施して形成された
酸化膜であって、良質の素子隔離膜を形成するために熱
処理を施して前記第4絶縁膜7を緻密化(densifactio
n)させる。次いで、図4(d )に示したように、前記
第4絶縁膜7を前記第2絶縁膜パターン3aの表面が露
出するまで化学機械研磨(Chemical MeChemical Poli
shing 、以下CMP と称す。)を施して除去する。このと
き、前記第2絶縁膜パターン3aは食刻阻止膜(etch
stopper film )として作用する。
At this time, the fourth insulating film 7 is formed by high-density plasma enhanced chemical vapor deposition (HDP CVD).
The fourth insulating film 7 is an oxide film formed by a chemical vapor deposition (CVD) method, and is heat-treated to form a high-quality device isolation film, thereby densifying the fourth insulating film 7 (densifactio).
n) Next, as shown in FIG. 4D, the fourth insulating film 7 is subjected to chemical mechanical polishing until the surface of the second insulating film pattern 3a is exposed.
shing, hereinafter referred to as CMP. ) To remove. At this time, the second insulating layer pattern 3a is formed by an etch stop layer (etch).
Acts as a stopper film).

【0006】次いで、図4(e )に示したように、前記
第1絶縁膜パターン2a及び第2絶縁膜パターン3aを
前記半導体基板1から除去して、従来の半導体素子の隔
離方法を終了していた。ここで、前記第2絶縁膜パター
ン3aはH3PO4 溶液を用いた湿式食刻によって除去され
る。
Next, as shown in FIG. 4E, the first insulating film pattern 2a and the second insulating film pattern 3a are removed from the semiconductor substrate 1, and the conventional method of isolating a semiconductor device is completed. I was Here, the second insulating film pattern 3a is removed by wet etching using an H 3 PO 4 solution.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体素子の隔離方法においては,トレンチ
を充填するための酸化膜の形成工程及び該酸化膜を食刻
するための研磨工程が高価な半導体装備を使用して行わ
れ、前記CMP 工程を行うときに使用する研磨剤としての
スラリー(slurry)及び純水が過多に消耗されるので製
造コストが上昇するという不都合な点があった。
However, in such a conventional method for isolating a semiconductor device, a process of forming an oxide film for filling a trench and a polishing process for etching the oxide film are expensive. Semiconductor devices are used, and the slurry used as a polishing agent and pure water used in performing the CMP process are excessively consumed, thereby increasing the manufacturing cost.

【0008】また,第4絶縁膜としてHDP CVDを施して
酸化膜を蒸着した後、高温で熱処理を行うと、厚いシリ
コン窒化膜の熱応力によって半導体基板の表面に欠陥が
誘発するという不都合な点があった。また、第4絶縁膜
としてHDP CVDを施して形成された酸化膜を化学機械研
磨するとき、酸化膜表面の均一性を調節することが難し
くなるという不都合な点があった。
In addition, if a heat treatment is performed at a high temperature after an oxide film is deposited by performing HDP CVD as a fourth insulating film, defects are induced on the surface of the semiconductor substrate due to thermal stress of the thick silicon nitride film. was there. Further, when the oxide film formed by performing HDP CVD as the fourth insulating film is subjected to chemical mechanical polishing, there is an inconvenience that it becomes difficult to adjust the uniformity of the oxide film surface.

【0009】また、CMP 工程を利用して第4絶縁膜を食
刻するとき、トレンチの縁部における第3絶縁膜及び第
4絶縁膜が半導体基板の表面以下まで食刻されるので、
図3には示されてないが、後続工程としてゲート電極を
形成するためにポリシリコンを蒸着して食刻するとき、
トレンチの縁部に蒸着されたポリシリコンが食刻され
ず、短絡(Short )が発生するという不都合な点があっ
た。
When the fourth insulating film is etched using a CMP process, the third insulating film and the fourth insulating film at the edge of the trench are etched to a level below the surface of the semiconductor substrate.
Although not shown in FIG. 3, when polysilicon is deposited and etched to form a gate electrode as a subsequent process,
Polysilicon deposited on the edge of the trench is not etched away, resulting in a short circuit.

【0010】本発明は、このような従来の課題に鑑みて
なされたもので、トレンチ内に充填される絶縁膜の緻密
度(densifaction)を増加させて素子の隔離特性を向上
し原価を低減し得る半導体素子の隔離方法を提供するこ
とを目的とする。本発明の他の目的は、メモリ素子のセ
ル領域及び周辺領域にそれぞれ形成された大きさの異な
る各トレンチに均一な絶縁膜を形成して、素子の隔離特
性を向上し得る半導体素子の隔離方法を提供することを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of such a conventional problem, and has been made to increase the density of an insulating film filled in a trench, thereby improving the isolation characteristics of an element and reducing the cost. It is an object of the present invention to provide a method for isolating a semiconductor device obtained. It is another object of the present invention to provide a method of isolating a semiconductor device by forming a uniform insulating film in trenches having different sizes formed in a cell region and a peripheral region of a memory device, thereby improving the isolation characteristics of the device. The purpose is to provide.

【0011】[0011]

【課題を解決するための手段】請求項1に係る発明は、
半導体基板の上面に緩衝膜及び酸化防止膜を順次形成す
る工程と、前記緩衝膜及び酸化防止膜の素子隔離領域を
食刻する工程と、前記酸化防止膜をマスクとして、前記
除去された緩衝膜及び酸化防止膜の下方にある半導体基
板を食刻してトレンチを形成する工程と、該トレンチの
内部表面に酸化可能膜を形成する工程と、該酸化可能膜
を酸化させて前記トレンチを充填する絶縁膜を形成する
工程と、前記緩衝膜及び酸化防止膜を除去する工程と、
を順次行うことを特徴とする。
The invention according to claim 1 is
Forming a buffer film and an antioxidant film sequentially on the upper surface of the semiconductor substrate, etching an element isolation region of the buffer film and the antioxidant film, and using the antioxidant film as a mask, the removed buffer film Forming a trench by etching a semiconductor substrate below the anti-oxidation film, forming an oxidizable film on an inner surface of the trench, and filling the trench by oxidizing the oxidizable film. Forming an insulating film, and removing the buffer film and the antioxidant film;
Are sequentially performed.

【0012】請求項2に係る発明は、半導体基板の上面
に緩衝膜及び酸化防止膜を順次形成する工程と、前記緩
衝膜及び酸化防止膜の第1トレンチと該第1トレンチよ
りも広い第2トレンチとの形成領域をそれぞれ除去する
工程と、前記酸化防止膜をマスクとして、前記除去され
た緩衝膜及び酸化防止膜の下方にある半導体基板を食刻
して第1トレンチ及び第2トレンチを形成する工程と、
前記第1トレンチ内には第1酸化可能膜を形成し、前記
第2トレンチ内には前記第1酸化可能膜よりも厚い第2
酸化可能膜をそれぞれ形成する工程と、該各第1酸化可
能膜及び第2酸化可能膜を酸化させて、前記第1トレン
チ及び第2トレンチを充填する第1絶縁膜及び第2絶縁
膜をそれぞれ形成する工程と、を順次行うことを特徴と
する。
The invention according to claim 2 is a step of sequentially forming a buffer film and an antioxidant film on the upper surface of the semiconductor substrate, a first trench of the buffer film and the antioxidant film, and a second trench wider than the first trench. Removing each of the formation regions with the trench, and etching the semiconductor substrate below the removed buffer film and the antioxidant film using the antioxidant film as a mask to form a first trench and a second trench The process of
A first oxidizable film is formed in the first trench, and a second oxidizable film is formed in the second trench, the second oxidizable film being thicker than the first oxidizable film.
Forming an oxidizable film, and oxidizing each of the first oxidizable film and the second oxidizable film to form a first insulating film and a second insulating film filling the first trench and the second trench, respectively; And forming are sequentially performed.

【0013】請求項3に係る発明は、前記第1酸化可能
膜及び第2酸化可能膜を形成する工程は、前記第1トレ
ンチ及び第2トレンチの下面及び側面に第1絶縁膜を形
成する工程と、前記第1トレンチの前記第1絶縁膜を除
去する工程と、前記第1トレンチ内に第1酸化可能膜を
形成する工程と、前記第1トレンチの前記第1酸化可能
膜及び前記第2トレンチの前記第1絶縁膜上に第2絶縁
膜を形成する工程と、前記第2トレンチの第1絶縁膜及
び第2絶縁膜を除去する工程と、前記第2トレンチ内に
第2酸化可能膜を形成する工程と、前記第1トレンチの
第2絶縁膜を除去する工程と、を包含することを特徴と
する。
According to a third aspect of the present invention, the step of forming the first oxidizable film and the second oxidizable film includes forming a first insulating film on lower surfaces and side surfaces of the first trench and the second trench. Removing the first insulating film in the first trench; forming a first oxidizable film in the first trench; and removing the first oxidizable film and the second trench in the first trench. Forming a second insulating film on the first insulating film of the trench, removing the first insulating film and the second insulating film of the second trench, and forming a second oxidizable film in the second trench And removing the second insulating film of the first trench.

【0014】請求項4に係る発明は、前記第1酸化可能
膜及び第2酸化可能膜内にゲルマニウムイオン及びシリ
コンイオンのうち何れか1つを選択して、イオン注入す
ることを特徴とする。請求項5に係る発明は、前記酸化
可能膜の酸化工程は、酸素雰囲気下の800〜900℃
温度範囲内で熱処理を施すことを特徴とする。
The invention according to claim 4 is characterized in that one of germanium ions and silicon ions is selected and implanted into the first oxidizable film and the second oxidizable film. The invention according to claim 5 is characterized in that the oxidation step of the oxidizable film is performed at 800 to 900 ° C. in an oxygen atmosphere.
The heat treatment is performed within the temperature range.

【0015】[0015]

【発明の効果】以上説明したように、請求項1に係る発
明によれば、トレンチ内に絶縁膜を充填するためにCVD
装備及びCMP 装備などの高価な半導体装備を使用せず、
トレンチ内に酸化可能膜を形成して酸化させれば良いの
で製造コストが低減され、且つ、トレンチ内に充填する
絶縁膜の緻密度(densifaction)が増加して、素子の隔
離特性が向上し得るという効果がある。
As described above, according to the first aspect of the present invention, a method for filling a trench with an insulating film by CVD is used.
Without using expensive semiconductor equipment such as equipment and CMP equipment,
Since an oxidizable film may be formed and oxidized in the trench, the manufacturing cost may be reduced, and the density of the insulating film filling the trench may be increased, thereby improving the isolation characteristics of the device. This has the effect.

【0016】請求項2に係る発明によれば、トレンチ内
に絶縁膜を充填するためにCVD 装備及びCMP 装備などの
ような高価の半導体装備を使用せず、トレンチ内に酸化
可能膜を形成して酸化させれば良いので製造コストが低
減され、且つ、メモリ素子のセル領域及び周辺回路領域
にそれぞれ形成される大きさの異なるトレンチに均一な
絶縁膜が形成されるので、素子の隔離特性が向上し得る
という効果がある。
According to the second aspect of the present invention, an oxidizable film is formed in the trench without using expensive semiconductor equipment such as CVD equipment and CMP equipment for filling the trench with the insulating film. In this case, the manufacturing cost is reduced, and a uniform insulating film is formed in the trenches having different sizes formed in the cell region and the peripheral circuit region of the memory device. There is an effect that it can be improved.

【0017】請求項3に係る発明によれば、メモリ素子
のセル領域及び周辺回路領域にそれぞれ形成される大き
さの異なるトレンチに均一な絶縁膜を形成し得る酸化可
能膜を提供するので、素子の隔離特性が向上し得るとい
う効果がある。請求項4及び請求項5に係る発明によれ
ば、イオン注入を施してトレンチ内の酸化可能膜の結晶
構造を非晶質化させるので、酸化工程が比較的低温で行
われ、よって、酸化防止膜(窒化膜)の厚さを薄く(最
小500Å以下)形成して、半導体基板の欠陥(defec
t)の発生を抑制し得るという効果がある。
According to the third aspect of the present invention, there is provided an oxidizable film capable of forming a uniform insulating film in trenches having different sizes respectively formed in a cell region and a peripheral circuit region of a memory device. This has the effect of improving the isolation characteristics of the device. According to the fourth and fifth aspects of the present invention, since the crystal structure of the oxidizable film in the trench is made amorphous by performing ion implantation, the oxidation step is performed at a relatively low temperature, thereby preventing oxidation. The thickness of the film (nitride film) is made thin (less than 500 mm or less) and defects (defec
There is an effect that occurrence of t) can be suppressed.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。本発明に係る半導体素子の
隔離方法の第1の実施の形態について、図1(a )〜
(e )に基づいて説明する。先ず、図1(a )に示した
ように、半導体基板10の上面に酸化膜としての緩衝膜
12を熱酸化工程を施して50〜100Åの厚さに薄く
形成し、該緩衝膜12上に窒化膜としての酸化防止膜1
4を500〜2000Åの厚さに厚く形成し、更に、該
酸化防止膜14上に感光膜15を形成する。
Embodiments of the present invention will be described below with reference to the drawings. First Embodiment of a method for isolating a semiconductor device according to the present invention will be described with reference to FIGS.
Explanation will be made based on (e). First, as shown in FIG. 1A, a buffer film 12 as an oxide film is formed on the upper surface of a semiconductor substrate 10 to a thickness of 50 to 100 ° by performing a thermal oxidation process. Antioxidant film 1 as nitride film
4 is formed to a thickness of 500 to 2000 °, and a photosensitive film 15 is formed on the antioxidant film 14.

【0019】次いで、図1(b )に示したように、セル
領域及び周辺回路領域に素子隔離領域を決定するために
前記感光膜15の一部を露光して除去し、感光膜パター
ン15a を形成し、該感光膜パターン15a をマスクと
して前記緩衝膜12及び酸化防止膜14を順次パターニ
ングし、緩衝膜パターン12a及び酸化防止膜パターン
14aを形成した後、前記感光膜パターン15a を湿式
食刻によって除去する。
Next, as shown in FIG. 1B, a part of the photosensitive film 15 is exposed and removed in order to determine an element isolation region in a cell region and a peripheral circuit region, and the photosensitive film pattern 15a is removed. The buffer film 12 and the antioxidant film 14 are sequentially patterned using the photosensitive film pattern 15a as a mask to form the buffer film pattern 12a and the antioxidant film pattern 14a. Then, the photosensitive film pattern 15a is wet-etched. Remove.

【0020】次いで、図1(c )に示したように、前記
緩衝膜パターン12a及び酸化防止膜パターン14aを
マスクとし、除去された前記緩衝膜12及び酸化防止膜
14の下方にある半導体基板10を食刻してトレンチ1
6を形成し、該トレンチ16内に酸化可能膜18を10
00Åの厚さに形成する。ここで、前記酸化可能膜18
はP 型またはN 型の不純物がドーピングされたポリシリ
コン膜を化学気相蒸着法(CVD )を施して形成するか、
または、エピタキシアルシリコン膜で形成する。該エピ
タキシアルシリコン膜を形成するとき、シリコンソース
としてSiH2Cl2(DCS :Dichlorosilane)を、P 型不純
物としてはB2H6(Diborane)を反応室の内部にそれぞれ
注入する。また、エピタキシアルシリコン膜を形成する
とき、シリコン原子の核の生成を遅延させるため前記反
応室にHCl ガスを添加することもできる。
Next, as shown in FIG. 1C, using the buffer film pattern 12a and the antioxidant film pattern 14a as a mask, the semiconductor substrate 10 below the removed buffer film 12 and the antioxidant film 14 is removed. And trench 1
6 and an oxidizable film 18 is
It is formed to a thickness of 00 °. Here, the oxidizable film 18
Is to form a polysilicon film doped with P-type or N-type impurities by chemical vapor deposition (CVD),
Alternatively, it is formed of an epitaxial silicon film. When forming the epitaxial silicon film, SiH 2 Cl 2 (DCS: Dichlorosilane) as a silicon source and B 2 H 6 (Diborane) as a P-type impurity are injected into the reaction chamber. Further, when forming the epitaxial silicon film, HCl gas may be added to the reaction chamber in order to delay generation of nuclei of silicon atoms.

【0021】次いで、図1(d )に示したように、前記
トレンチ16の前記酸化可能膜18内にゲルマニウム
(Ge)イオンまたはシリコン(Si)イオンを傾め方向か
ら注入し、前記トレンチ16を充填するために前記酸化
可能膜18及び前記半導体基板10を酸化して絶縁膜2
0を形成する。ここで、ゲルマニウムイオン及びシリコ
ンイオンを注入する理由は、前記酸化可能膜18の結晶
構造を非晶質状態に変化させて酸化速度を増加させるこ
とによって、相対的に前記半導体基板10の酸化を少な
くするためである。このような酸化工程は、酸素雰囲気
下で800〜900℃の温度範囲を有する炉(furnace
)内で行われる。
Next, as shown in FIG. 1D, germanium (Ge) ions or silicon (Si) ions are implanted into the oxidizable film 18 of the trench 16 from an inclined direction, and the trench 16 is formed. The oxidizable film 18 and the semiconductor substrate 10 are oxidized to fill the insulating film 2.
0 is formed. Here, germanium ions and silicon ions are implanted because the crystal structure of the oxidizable film 18 is changed to an amorphous state to increase the oxidation rate, thereby relatively reducing the oxidation of the semiconductor substrate 10. To do that. Such an oxidation process is performed in a furnace having a temperature range of 800 to 900 ° C. in an oxygen atmosphere.
).

【0022】次いで、図1(e )に示したように、前記
緩衝膜パターン12a及び酸化防止膜パターン14aを
湿式食刻を施して除去し、本発明の第1実施形態に係る
半導体素子の隔離方法を終了する。次に、本発明に係る
半導体素子の隔離方法の第2の実施の形態について、図
2(a )〜(d)及び図3(a)〜(c)に基づいて説
明する。
Next, as shown in FIG. 1 (e), the buffer film pattern 12a and the antioxidant film pattern 14a are removed by performing wet etching, thereby isolating the semiconductor device according to the first embodiment of the present invention. End the method. Next, a second embodiment of the method for isolating a semiconductor device according to the present invention will be described with reference to FIGS. 2 (a) to 2 (d) and 3 (a) to 3 (c).

【0023】先ず、図2(a )に示したように、セル領
域及び周辺回路領域が決定された半導体基板30の上面
に熱酸化工程を施して酸化膜の緩衝膜32を50〜10
0Åの厚さに形成し、該緩衝膜32上に窒化膜の酸化防
止膜34を500〜2000Åの厚さに形成し、該酸化
防止膜34上に第1感光膜35を形成する。次いで、図
2(b )に示したように、前記セル領域及び周辺回路領
域にそれぞれ素子隔離領域を決定するために、前記第1
感光膜35を露光して除去し、第1感光膜パターン35
a を形成し、該第1感光膜パターン35a をマスクとし
前記緩衝膜32及び酸化防止膜34を除去して緩衝膜パ
ターン32a 及び酸化防止膜パターン34a を形成した
後、前記第1感光膜パターン35a を除去する。
First, as shown in FIG. 2A, a thermal oxidation process is performed on the upper surface of the semiconductor substrate 30 in which the cell region and the peripheral circuit region have been determined, so that the oxide buffer film 32 is formed in a thickness of 50-10.
Then, a nitride anti-oxidation film 34 is formed on the buffer film 32 to a thickness of 500 to 2000 厚, and a first photosensitive film 35 is formed on the anti-oxidation film 34. Next, as shown in FIG. 2 (b), in order to determine an element isolation region in each of the cell region and the peripheral circuit region, the first region is formed.
The photosensitive film 35 is exposed and removed to form a first photosensitive film pattern 35.
After forming the buffer film pattern 32a and the antioxidant film pattern 34a by removing the buffer film 32 and the antioxidant film 34 using the first photosensitive film pattern 35a as a mask, the first photosensitive film pattern 35a is formed. Is removed.

【0024】次いで、前記緩衝膜パターン32a 及び酸
化防止膜パターン34a をマスクとし、除去された前記
緩衝膜32及び酸化防止膜34の下方にある半導体基板
30を食刻して、セル領域には第1トレンチ36を、周
辺回路領域には第2トレンチ38を、それぞれ形成す
る。このとき、前記周辺回路領域の第2トレンチ38の
表面積は前記セル領域の第1トレンチ36よりも広く形
成する。
Next, the semiconductor substrate 30 below the removed buffer film 32 and antioxidant film 34 is etched using the buffer film pattern 32a and the antioxidant film pattern 34a as a mask. One trench 36 is formed, and a second trench 38 is formed in the peripheral circuit region. At this time, the surface area of the second trench 38 in the peripheral circuit region is formed larger than that of the first trench 36 in the cell region.

【0025】そして、前記第1トレンチ36及び第2ト
レンチ38の下面及び側面に酸化工程を施して酸化膜の
第1絶縁膜39を薄く形成する。次いで、図2(c )に
示したように、第2感光膜パターン50を利用して前記
周辺回路領域の第2トレンチ38をマスキングし、ま
た、前記セル領域の第1絶縁膜39をHF溶液を利用して
除去した後、前記第2感光膜パターン50を除去する。
そして、前記セル領域の第1トレンチ36の内部表面上
に選択的エピタキシアル成長を施して第1酸化可能膜5
1のシリコン層を1000Åの厚さに形成する。
Then, an oxidation process is performed on the lower surface and side surfaces of the first trench 36 and the second trench 38 to form a thin first insulating film 39 of an oxide film. Next, as shown in FIG. 2C, the second trench 38 in the peripheral circuit region is masked using a second photoresist pattern 50, and the first insulating film 39 in the cell region is HF solution. Then, the second photoresist pattern 50 is removed.
Then, the first oxidizable film 5 is selectively epitaxially grown on the inner surface of the first trench 36 in the cell region.
One silicon layer is formed to a thickness of 1000 °.

【0026】次いで、図2(d )に示したように、前記
第1トレンチ36内の第1酸化可能膜51及び前記第2
トレンチ38内の第1絶縁膜39の上面に酸化工程を施
して、酸化膜の第2絶縁膜52を形成する。次いで、図
3(a)に示したように、第3感光膜パターン53を利
用して前記第1トレンチ36をマスキングし、前記第2
トレンチ38内の第1絶縁膜39及び第2絶縁膜52を
HF溶液を利用して除去した後、前記第3感光膜パターン
53を除去する。次いで、前記第2トレンチ38上にシ
リコン層の第2酸化可能膜55を選択的エピタキシアル
成長を施して2000Åの厚さに厚く形成する。
Next, as shown in FIG. 2D, the first oxidizable film 51 in the first trench 36 and the second
An oxidation process is performed on the upper surface of the first insulating film 39 in the trench 38 to form an oxide second insulating film 52. Next, as shown in FIG. 3A, the first trench 36 is masked using a third photoresist pattern 53, and the second trench 36 is removed.
The first insulating film 39 and the second insulating film 52 in the trench 38 are
After the removal using the HF solution, the third photoresist pattern 53 is removed. Next, a second oxidizable film 55 of a silicon layer is formed on the second trench 38 to a thickness of 2000 .ANG. By selective epitaxial growth.

【0027】このとき、前記第1酸化可能膜51は前記
第2酸化可能膜55よりも薄く形成されるが、その理由
は、前記第1トレンチ36の表面積が前記第2トレンチ
38よりも小さく、酸化工程において酸化膜で充填され
る速度が前記第1トレンチ36の方が前記第2トレンチ
よりも速いためであり、前記第1トレンチ36及び第2
トレンチ38の表面積によって前記第1酸化可能膜51
及び第2酸化可能膜55の厚さを調節することができ
る。
At this time, the first oxidizable film 51 is formed thinner than the second oxidizable film 55 because the surface area of the first trench 36 is smaller than that of the second trench 38. This is because the speed at which the first trench 36 is filled with an oxide film in the oxidation process is faster than that of the second trench.
According to the surface area of the trench 38, the first oxidizable film 51 may be formed.
In addition, the thickness of the second oxidizable film 55 can be adjusted.

【0028】次いで、図3(b)に示したように、第1
トレンチ36の第2絶縁膜52を除去した後、前記酸化
防止膜パターン34aをマスクとして前記第1トレンチ
36の第1酸化可能膜51及び第2トレンチ38の第2
酸化可能膜55内にゲルマニウム(Ge)イオンまたはシ
リコン(Si)イオンを傾め方向から注入する。ここで、
これらゲルマニウム(Ge)イオン及びシリコン(Si)イ
オンを注入する理由は、前記第1酸化可能膜51及び第
2酸化可能膜55の結晶構造を非晶質状態に変化させて
酸化速度を増加させ、相対的に前記半導体基板30の酸
化を少なくするためである。そして、前記第1トレンチ
36及び第2トレンチ38を充填するために、これら第
1トレンチ36及び第2トレンチ38に隣接した前記半
導体基板30及び前記第1酸化可能膜51及び第2酸化
可能膜55を酸化させて、第3絶縁膜57及び第4絶縁
膜59を形成する。
Next, as shown in FIG.
After removing the second insulating film 52 of the trench 36, the first oxidizable film 51 of the first trench 36 and the second
Germanium (Ge) ions or silicon (Si) ions are implanted into the oxidizable film 55 from an inclined direction. here,
The reason for implanting these germanium (Ge) ions and silicon (Si) ions is to change the crystal structure of the first oxidizable film 51 and the second oxidizable film 55 to an amorphous state to increase the oxidation rate, This is because the oxidation of the semiconductor substrate 30 is relatively reduced. In order to fill the first trench 36 and the second trench 38, the semiconductor substrate 30 and the first oxidizable film 51 and the second oxidizable film 55 adjacent to the first trench 36 and the second trench 38 are formed. Is oxidized to form a third insulating film 57 and a fourth insulating film 59.

【0029】次いで、図3(c)に示したように、前記
緩衝膜パターン32a 及び酸化防止膜パターン34a を
湿式食刻を施して除去して、本発明の第2の実施の形態
による半導体素子の隔離方法を終了する。
Next, as shown in FIG. 3C, the buffer film pattern 32a and the antioxidant film pattern 34a are removed by performing wet etching, and the semiconductor device according to the second embodiment of the present invention is removed. End the isolation method for.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a )〜(e )本発明に係る半導体素子の隔離
方法の第1の実施の形態を示した工程縦断面図
1 (a) to 1 (e) are longitudinal sectional views showing a first embodiment of a method for isolating a semiconductor device according to the present invention.

【図2】(a)〜(d)本発明に係る半導体素子の隔離
方法の第2の実施の形態を示した工程縦断面図(前段)
FIGS. 2A to 2D are longitudinal sectional views (first stage) showing a second embodiment of the method for isolating a semiconductor device according to the present invention;

【図3】(a)〜(c)本発明に係る半導体素子の隔離
方法の第2の実施の形態を示した工程縦断面図(後段)
FIGS. 3A to 3C are longitudinal sectional views of a process showing a second embodiment of a method for isolating a semiconductor device according to the present invention (second stage).

【図4】(a )〜(e )従来の半導体素子の隔離方法を
示した工程縦断面図
4 (a) to 4 (e) are longitudinal sectional views showing steps of a conventional method for isolating a semiconductor device.

【符号の説明】[Explanation of symbols]

10,30:半導体基板 12,
32:緩衝膜 14,34:酸化防止膜 16,
36,38:トレンチ 18,51,55:酸化可能膜 15,
35:感光膜 20,39,52,57,59:絶縁膜 32a
:緩衝膜パターン 15a 、35a 、50,53:感光膜パターン 34a
:酸化防止膜パターン
10, 30: semiconductor substrate 12,
32: buffer film 14, 34: antioxidant film 16,
36, 38: Trench 18, 51, 55: Oxidizable film 15,
35: photosensitive film 20, 39, 52, 57, 59: insulating film 32a
: Buffer film pattern 15a, 35a, 50, 53: Photosensitive film pattern 34a
: Oxidation prevention film pattern

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の上面に緩衝膜及び酸化防止膜
を順次形成する工程と、 前記緩衝膜及び酸化防止膜の素子隔離領域を食刻する工
程と、 前記酸化防止膜をマスクとして、前記除去された緩衝膜
及び酸化防止膜の下方にある半導体基板を食刻してトレ
ンチを形成する工程と、 該トレンチの内部表面に酸化可能膜を形成する工程と、 該酸化可能膜を酸化させて前記トレンチを充填する絶縁
膜を形成する工程と、 前記緩衝膜及び酸化防止膜を除去する工程と、を順次行
うことを特徴とする半導体素子の隔離方法。
A step of sequentially forming a buffer film and an antioxidant film on an upper surface of a semiconductor substrate; a step of etching an element isolation region of the buffer film and the antioxidant film; Etching the semiconductor substrate below the removed buffer film and antioxidant film to form a trench; forming an oxidizable film on the inner surface of the trench; and oxidizing the oxidizable film. A method for isolating a semiconductor device, comprising: sequentially forming an insulating film filling the trench; and removing the buffer film and the antioxidant film.
【請求項2】半導体基板の上面に緩衝膜及び酸化防止膜
を順次形成する工程と、 前記緩衝膜及び酸化防止膜の第1トレンチと該第1トレ
ンチよりも広い第2トレンチとの形成領域をそれぞれ除
去する工程と、 前記酸化防止膜をマスクとして、前記除去された緩衝膜
及び酸化防止膜の下方にある半導体基板を食刻して第1
トレンチ及び第2トレンチを形成する工程と、 前記第1トレンチ内には第1酸化可能膜を形成し、前記
第2トレンチ内には前記第1酸化可能膜よりも厚い第2
酸化可能膜をそれぞれ形成する工程と、 該各第1酸化可能膜及び第2酸化可能膜を酸化させて、
前記第1トレンチ及び第2トレンチを充填する第1絶縁
膜及び第2絶縁膜をそれぞれ形成する工程と、を順次行
うことを特徴とする半導体素子の隔離方法。
2. A step of sequentially forming a buffer film and an antioxidant film on an upper surface of a semiconductor substrate, and forming a region for forming a first trench of the buffer film and the antioxidant film and a second trench wider than the first trench. Removing each of the steps, and using the antioxidant film as a mask, etching the semiconductor substrate below the removed buffer film and the antioxidant film to form a first
Forming a trench and a second trench; forming a first oxidizable film in the first trench; and forming a second oxidizable film in the second trench that is thicker than the first oxidizable film.
Forming an oxidizable film, and oxidizing each of the first oxidizable film and the second oxidizable film;
Forming a first insulating film and a second insulating film filling the first trench and the second trench, respectively.
【請求項3】前記第1酸化可能膜及び第2酸化可能膜を
形成する工程は、 前記第1トレンチ及び第2トレンチの下面及び側面に第
1絶縁膜を形成する工程と、 前記第1トレンチの前記第1絶縁膜を除去する工程と、 前記第1トレンチ内に第1酸化可能膜を形成する工程
と、 前記第1トレンチの前記第1酸化可能膜及び前記第2ト
レンチの前記第1絶縁膜上に第2絶縁膜を形成する工程
と、 前記第2トレンチの第1絶縁膜及び第2絶縁膜を除去す
る工程と、 前記第2トレンチ内に第2酸化可能膜を形成する工程
と、 前記第1トレンチの第2絶縁膜を除去する工程と、 を包含することを特徴とする請求項2に記載の半導体素
子の隔離方法。
3. The step of forming the first oxidizable film and the second oxidizable film, comprising: forming a first insulating film on lower surfaces and side surfaces of the first trench and the second trench; Removing the first insulating film, forming a first oxidizable film in the first trench, and forming the first insulating film in the first trench and the first insulating film in the second trench. Forming a second insulating film on the film; removing the first insulating film and the second insulating film of the second trench; forming a second oxidizable film in the second trench; 3. The method as claimed in claim 2, further comprising: removing a second insulating film of the first trench.
【請求項4】前記第1酸化可能膜及び第2酸化可能膜内
にゲルマニウムイオン及びシリコンイオンのうち何れか
1つを選択して、イオン注入することを特徴とする請求
項2に記載の半導体素子の隔離方法。
4. The semiconductor according to claim 2, wherein one of germanium ions and silicon ions is selected and implanted into the first oxidizable film and the second oxidizable film. Element isolation method.
【請求項5】前記酸化可能膜の酸化工程は、酸素雰囲気
下の800〜900℃温度範囲内で熱処理を施すことを
特徴とする請求項2に記載の半導体素子の隔離方法。
5. The method according to claim 2, wherein the oxidizing film is oxidized by heat treatment in an oxygen atmosphere at a temperature in a range of 800 to 900 ° C.
JP10372979A 1997-12-29 1998-12-28 Method for isolating semiconductor element Pending JPH11251423A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19970076818 1997-12-29
KR54125/1998 1998-12-10
KR1019980054125A KR100295671B1 (en) 1997-12-29 1998-12-10 Method for isolating semiconductor device
KR76818/1997 1998-12-10

Publications (1)

Publication Number Publication Date
JPH11251423A true JPH11251423A (en) 1999-09-17

Family

ID=26633308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10372979A Pending JPH11251423A (en) 1997-12-29 1998-12-28 Method for isolating semiconductor element

Country Status (1)

Country Link
JP (1) JPH11251423A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209164A (en) * 2001-12-18 2003-07-25 Hynix Semiconductor Inc Semiconductor device manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209164A (en) * 2001-12-18 2003-07-25 Hynix Semiconductor Inc Semiconductor device manufacturing method
JP4509471B2 (en) * 2001-12-18 2010-07-21 株式会社ハイニックスセミコンダクター Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
KR100316221B1 (en) Novel shallow trench isolation technique
US6093611A (en) Oxide liner for high reliability with reduced encroachment of the source/drain region
US7244659B2 (en) Integrated circuits and methods of forming a field effect transistor
US6933228B2 (en) Method of manufacturing of contact plug in a contact hole on a silicon substrate
US6900092B2 (en) Surface engineering to prevent epi growth on gate poly during selective epi processing
US7713834B2 (en) Method of forming isolation regions for integrated circuits
JP2008166802A (en) Manufacturing method of semiconductor device having channel film
KR100416627B1 (en) Semiconductor device and Method for manufacturing the same
KR0157875B1 (en) Manufacture of semiconductor device
KR20070000758A (en) Method for manufacturing field effect transistor having vertical channel
US6274455B1 (en) Method for isolating semiconductor device
JP2002033381A (en) Formation method of element isolation insulating film and manufacturing method of semiconductor device
JPH11251423A (en) Method for isolating semiconductor element
JPS5812732B2 (en) Manufacturing method for semiconductor devices
KR100295671B1 (en) Method for isolating semiconductor device
US20040137742A1 (en) Shallow trench isolation for strained silicon processes
JPH1167890A (en) Manufacture of semiconductor device
US6743690B2 (en) Method of forming a metal-oxide semiconductor transistor
KR100525912B1 (en) Method of manufacturing a semiconductor device
KR100290901B1 (en) Method for fabricating isolation film of semiconductor device
JP2000311861A (en) Selective growth method of semiconductor film and method of manufacturing semiconductor device
KR100400301B1 (en) A method for forming a field oxide of semiconductor device
KR100419754B1 (en) A method for forming a field oxide of a semiconductor device
KR100419873B1 (en) method for isolating semiconductor device
KR100494144B1 (en) Field oxide film formation method of semiconductor device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050506