JPH112504A - 静電容量式センサの検出回路 - Google Patents
静電容量式センサの検出回路Info
- Publication number
- JPH112504A JPH112504A JP15342797A JP15342797A JPH112504A JP H112504 A JPH112504 A JP H112504A JP 15342797 A JP15342797 A JP 15342797A JP 15342797 A JP15342797 A JP 15342797A JP H112504 A JPH112504 A JP H112504A
- Authority
- JP
- Japan
- Prior art keywords
- variable capacitor
- capacitance
- detection circuit
- force
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】 広い入力周波数範囲で安定して出力を得る
ことができ、力や加速度に対して優れた検出能を発揮
する静電容量式センサの検出回路を提供すること。 【解決手段】 入力クロックCLI のＬ／Ｈにしたがっ
て、抵抗を通して各可変コンデンサC1，C2に電荷を蓄え
させる時間域と、可変コンデンサC1，C2に蓄えられた電
荷を急速放電する時間域とを交互に生じるように制御し
てあると共に、可変コンデンサC1，C2の前記抵抗側の電
位が排他的論理和素子U2A に入力されるようにしてあ
り、可変コンデンサC1の充電電圧が前記排他的論理和素
子U2A の固有スレッシホールド電圧よりも大きく且つ可
変コンデンサC2の充電電圧が前記固有スレッシホールド
電圧よりも小さいときにのみ排他的論理和素子U2A から
出力クロックCLO が発信されるようにしてある。
ことができ、力や加速度に対して優れた検出能を発揮
する静電容量式センサの検出回路を提供すること。 【解決手段】 入力クロックCLI のＬ／Ｈにしたがっ
て、抵抗を通して各可変コンデンサC1，C2に電荷を蓄え
させる時間域と、可変コンデンサC1，C2に蓄えられた電
荷を急速放電する時間域とを交互に生じるように制御し
てあると共に、可変コンデンサC1，C2の前記抵抗側の電
位が排他的論理和素子U2A に入力されるようにしてあ
り、可変コンデンサC1の充電電圧が前記排他的論理和素
子U2A の固有スレッシホールド電圧よりも大きく且つ可
変コンデンサC2の充電電圧が前記固有スレッシホールド
電圧よりも小さいときにのみ排他的論理和素子U2A から
出力クロックCLO が発信されるようにしてある。
Description
【０００１】
【発明の属する技術分野】この発明は、力（押力や張力
等の外力）又は加速によって生じる可変コンデンサの静
電容量の変化を出力クロックのデューティ(duty)変化に
変換する静電容量式センサの検出回路に関するものであ
る。
等の外力）又は加速によって生じる可変コンデンサの静
電容量の変化を出力クロックのデューティ(duty)変化に
変換する静電容量式センサの検出回路に関するものであ
る。
【０００２】
【従来の技術】近年、力センサ及び加速度センサに関し
て、一対の電極により成る可変コンデンサを利用したも
のが市場に出回るようになってきている。
て、一対の電極により成る可変コンデンサを利用したも
のが市場に出回るようになってきている。
【０００３】前記センサは、力や加速により電極相互が
部分的に接近又は離反せしめられるようにしてあり、前
記接近又は離反により生じる各部位の静電容量の変化を
図８に示すような検出回路により出力できるようにして
ある。また、前記検出回路は、図８に示すように可変コ
ンデンサC1，C2をそれぞれ固定抵抗R1，R2と組み合わせ
て時定数回路T1，T2を構成すると共に、これら時定数回
路T1，T2からの出力をＥＸ−ＯＲロジックＩＣの入力部
に接続して構成してあり、デューティ５０％の入力クロ
ックCL1 を前記時定数回路T1，T2に入力している。
部分的に接近又は離反せしめられるようにしてあり、前
記接近又は離反により生じる各部位の静電容量の変化を
図８に示すような検出回路により出力できるようにして
ある。また、前記検出回路は、図８に示すように可変コ
ンデンサC1，C2をそれぞれ固定抵抗R1，R2と組み合わせ
て時定数回路T1，T2を構成すると共に、これら時定数回
路T1，T2からの出力をＥＸ−ＯＲロジックＩＣの入力部
に接続して構成してあり、デューティ５０％の入力クロ
ックCL1 を前記時定数回路T1，T2に入力している。
【０００４】したがって、可変コンデンサC1，C2の電極
相互間が接近・離反すべく力が加わると、図９の実線か
ら二点鎖線又は一点鎖線に示した如く時定数回路T1，T2
の時定数の変化に応じて、ＥＸ−ＯＲロジックＩＣの出
力クロックCLO のデューティｄO ％が変化し、これによ
り、力や加速度の外力によって生じる可変コンデンサ
C1，C2の静電容量の変化を検出できる。
相互間が接近・離反すべく力が加わると、図９の実線か
ら二点鎖線又は一点鎖線に示した如く時定数回路T1，T2
の時定数の変化に応じて、ＥＸ−ＯＲロジックＩＣの出
力クロックCLO のデューティｄO ％が変化し、これによ
り、力や加速度の外力によって生じる可変コンデンサ
C1，C2の静電容量の変化を検出できる。
【０００５】しかしながら、上記検出回路では以下に示
すのような問題がある。 図９に示す如く可変コンデンサC1，C2の静電容量の
変化に対する出力クロックCLO のデューティ変化が小さ
く、その結果、力又は加速度に対する検出能があまり良
くないという問題がある。 また、入力クロックCLO の周波数が高くなる（１周
期の時間が短くなる）にしたがい可変コンデンサC1，C2
は十分に放電しないことになり、その結果、Ｅｘ−ＯＲ
ロジックＩＣへの入力波形はスレッシホールド電圧Ｖth
を超えて変化することがなくなり、出力が得られないよ
うなことも起こる。つまり、この検出回路は、狭い入力
周波数範囲でなければ安定した出力を得ることができな
いという問題がある。
すのような問題がある。 図９に示す如く可変コンデンサC1，C2の静電容量の
変化に対する出力クロックCLO のデューティ変化が小さ
く、その結果、力又は加速度に対する検出能があまり良
くないという問題がある。 また、入力クロックCLO の周波数が高くなる（１周
期の時間が短くなる）にしたがい可変コンデンサC1，C2
は十分に放電しないことになり、その結果、Ｅｘ−ＯＲ
ロジックＩＣへの入力波形はスレッシホールド電圧Ｖth
を超えて変化することがなくなり、出力が得られないよ
うなことも起こる。つまり、この検出回路は、狭い入力
周波数範囲でなければ安定した出力を得ることができな
いという問題がある。
【０００６】したがって、近年ではこの種のセンサを使
用する業界では、広い入力周波数範囲で安定して出力
を得ることができ、力や加速に対して優れた検出能を
発揮する静電容量式センサの検出回路の開発が望まれて
いる。
用する業界では、広い入力周波数範囲で安定して出力
を得ることができ、力や加速に対して優れた検出能を
発揮する静電容量式センサの検出回路の開発が望まれて
いる。
【０００７】
【発明が解決しようとする課題】そこで、この発明で
は、広い入力周波数範囲で安定して出力を得ることが
でき、力や加速度に対して優れた検出能を発揮する静
電容量式センサの検出回路を提供することを課題とす
る。
は、広い入力周波数範囲で安定して出力を得ることが
でき、力や加速度に対して優れた検出能を発揮する静
電容量式センサの検出回路を提供することを課題とす
る。
【０００８】
【課題を解決するための手段】この発明の静電容量式セ
ンサの検出回路は、力、張力又は加速によって生じる可
変コンデンサC1，C2の静電容量の変化を出力クロックCL
O のデューティ変化に変換する静電容量式センサの検出
回路において、入力クロックCLI のＬ／Ｈにしたがっ
て、抵抗を通して各可変コンデンサC1，C2に電荷を蓄え
させる時間域と、可変コンデンサC1，C2に蓄えられた電
荷を急速放電する時間域とを交互に生じるように制御し
てあると共に、可変コンデンサC1，C2の前記抵抗側の電
位が排他的論理和素子U2A に入力されるようにしてあ
り、可変コンデンサC1の充電電圧が前記排他的論理和素
子U2A の固有スレッシホールド電圧よりも大きく且つ可
変コンデンサC2の充電電圧が前記固有スレッシホールド
電圧よりも小さいときにのみ排他的論理和素子U2A から
出力クロックCLO が発信されるようにしてある。
ンサの検出回路は、力、張力又は加速によって生じる可
変コンデンサC1，C2の静電容量の変化を出力クロックCL
O のデューティ変化に変換する静電容量式センサの検出
回路において、入力クロックCLI のＬ／Ｈにしたがっ
て、抵抗を通して各可変コンデンサC1，C2に電荷を蓄え
させる時間域と、可変コンデンサC1，C2に蓄えられた電
荷を急速放電する時間域とを交互に生じるように制御し
てあると共に、可変コンデンサC1，C2の前記抵抗側の電
位が排他的論理和素子U2A に入力されるようにしてあ
り、可変コンデンサC1の充電電圧が前記排他的論理和素
子U2A の固有スレッシホールド電圧よりも大きく且つ可
変コンデンサC2の充電電圧が前記固有スレッシホールド
電圧よりも小さいときにのみ排他的論理和素子U2A から
出力クロックCLO が発信されるようにしてある。
【０００９】なお、この検出回路の機能については以下
の発明の実施の形態の欄で詳述する。
の発明の実施の形態の欄で詳述する。
【００１０】
【発明の実施の形態】以下、この発明の実施の形態を、
図面に従って説明する。
図面に従って説明する。
【００１１】図５は、図１に示した力覚センサＳへの操
作力によって生じるＸ方向、Ｙ方向、Ｚ方向の静電容量
の変化をそれぞれの方向の出力クロックCLO のデューテ
ィ変化に変換する検出回路を示したものである。〔力覚センサＳについて〕 力覚センサＳは、図１に示す
ように、操作軸11を有した金属製のダイヤフラム１をプ
リント基板２にリベット止めして成るもので、前記プリ
ント基板２におけるダイヤフラム１の変形部10との対向
部には図２に示すような電極Dx＋，Dx−，Dy＋，Dy−，
Dzを設けてある。
作力によって生じるＸ方向、Ｙ方向、Ｚ方向の静電容量
の変化をそれぞれの方向の出力クロックCLO のデューテ
ィ変化に変換する検出回路を示したものである。〔力覚センサＳについて〕 力覚センサＳは、図１に示す
ように、操作軸11を有した金属製のダイヤフラム１をプ
リント基板２にリベット止めして成るもので、前記プリ
ント基板２におけるダイヤフラム１の変形部10との対向
部には図２に示すような電極Dx＋，Dx−，Dy＋，Dy−，
Dzを設けてある。
【００１２】よって、前記ダイヤフラム１と電極Dx＋，
Dx−，Dy＋，Dy−，Dzとの間に電圧を加えると、電極Ｄ
として機能するダイヤフラム１と電極Dx＋，Dx−，Dy
＋，Dy−，Dzとにより可変コンデンサCx＋，Cx−，Cy
＋，Cy−，Cz（このCx＋，Cx−又はCy＋，Cy−は課題を
解決するための手段の欄に記載のC1，C2と対応する) が
構成され、操作軸11に加わる力により変形部10が変形し
て前記可変コンデンサCx＋，Cx−，Cy＋，Cy−，Czの静
電容量は各別に変化する。なお、操作軸11に対して図２
に示すＸ，Ｙ方向に力を加えたときの可変コンデンサCx
＋，Cx−，Cy＋，Cy−における静電容量の変化は、Cx＋
とCx−とは、Cy＋とCy−とは、それぞれ逆に変化する。
Dx−，Dy＋，Dy−，Dzとの間に電圧を加えると、電極Ｄ
として機能するダイヤフラム１と電極Dx＋，Dx−，Dy
＋，Dy−，Dzとにより可変コンデンサCx＋，Cx−，Cy
＋，Cy−，Cz（このCx＋，Cx−又はCy＋，Cy−は課題を
解決するための手段の欄に記載のC1，C2と対応する) が
構成され、操作軸11に加わる力により変形部10が変形し
て前記可変コンデンサCx＋，Cx−，Cy＋，Cy−，Czの静
電容量は各別に変化する。なお、操作軸11に対して図２
に示すＸ，Ｙ方向に力を加えたときの可変コンデンサCx
＋，Cx−，Cy＋，Cy−における静電容量の変化は、Cx＋
とCx−とは、Cy＋とCy−とは、それぞれ逆に変化する。
【００１３】ここで、仮に、操作軸11にＸ軸方向のプラ
ス側に向かって力が加わると、図３に示すようにダイヤ
フラム１が変形し、可変コンデンサCx＋，Cx−の静電容
量が大きく変化する。すなわち、図３に示すように、電
極Ｄ，Dx＋相互間距離は小さくなるので可変コンデンサ
Cx＋の静電容量は大きくなり、電極Ｄ，Dx−相互間距離
は大きくなるので可変コンデンサCx−の静電容量は小さ
くなる。このような作用はＹ軸方向の可変コンデンサC
y，Cy−についても同様である。
ス側に向かって力が加わると、図３に示すようにダイヤ
フラム１が変形し、可変コンデンサCx＋，Cx−の静電容
量が大きく変化する。すなわち、図３に示すように、電
極Ｄ，Dx＋相互間距離は小さくなるので可変コンデンサ
Cx＋の静電容量は大きくなり、電極Ｄ，Dx−相互間距離
は大きくなるので可変コンデンサCx−の静電容量は小さ
くなる。このような作用はＹ軸方向の可変コンデンサC
y，Cy−についても同様である。
【００１４】また、操作軸11にＺ軸方向の下向きの力が
加わると、図４に示すように電極Ｄ，Dz相互間距離が小
さくなって可変コンデンサCzの静電容量が大きくなり、
逆に、上向きの力が加わると電極Ｄ，Dz相互間距離が大
きくなって可変コンデンサCzの静電容量が小さくなる。
なお、この操作の際、ダイヤフラム１は電極Dx＋，Dx−
相互、及び電極Dy＋，Dy−相互がそれぞれ図４に示す如
く左右がほぼ対称的に変形するので、可変コンデンサCx
＋，Cx−，Cy＋，Cy−の静電容量の変化もほぼ等しい。〔検出回路Ｋについて〕 次に、上記した力覚センサＳ
は、図５に示すように、検出回路Ｋ中に組み込まれてい
る。(1) 前提条件 ここで、前記検出回路Ｋでは以下に示す〜の条件が
必要である。 図５中のUIA 〜UIF はオープンコレクター又はオー
プンドレインタイプのロジックＩＣとする。 時定数 〔R1の抵抗値〕×〔Cx＋の静電容量〕≠〔R2〕×〔Cx−
の静電容量〕 〔R3の抵抗値〕×〔Cy＋の静電容量〕≠〔R4〕×〔Cy−
の静電容量〕 〔R5の抵抗値〕×〔Cz＋の静電容量〕≠〔R6〕×〔Cz−
の静電容量〕 なお、R1〜R6は抵抗である。 Ｃは固定コンデンサである。なお、ＥＸ−ＯＲロジ
ックＩＣ[U2C] の入力側端子の入力容量で代用しても良
い。(2) 検出回路Ｋの機能等について 図５に示した検出回路Ｋにおいて、入力クロックCLI と
してデューティ１０％のクロックを入力したときのＡ
点、Ｂ点、Ｃ点、Ｄ点の波形を図６に示す。なお、出力
Ｖx に関してだけ説明する。 入力クロックCLI が「Ｌ」の時はUIA 〜UIF の出力
は「Ｈ」となるので、各可変コンデンサCx＋，Cx−には
抵抗R1,R2 を通して電流が流れ込み、Ｂ点、Ｃ点の電位
が時定数：〔R1の抵抗値〕×〔Cx＋の静電容量〕、〔R2
の抵抗値〕×〔Cx−の静電容量〕に従って上昇する。 Ｂ点の電位がＥＸ−ＯＲロジックＩＣ[U2A] でロジ
ック的に「Ｈ」、Ｃ点の電位がロジック的に「Ｌ」と判
定される区間だけＥＸ−ＯＲの論理に従い出力点である
Ｄ点に「Ｈ」のクロックが出力される。 操作軸11にＸ軸方向の力を加えると、図６の二点鎖
線に示す如く可変コンデンサCx＋の静電容量が増加する
と共に可変コンデンサCx−の静電容量は減少するか、又
は図６の一点鎖線に示す如く可変コンデンサCx＋の静電
容量が減少すると共に可変コンデンサCx−の静電容量は
増加し、同図に示すように、出力ＶX のクロックCLO の
デューティは減少又は増加する。ここで、この検出回路
Ｋにおける一周期に対するデューティ変化と、図８に示
した従来の検出回路におけるそれとを比較すると、この
実施形態の検出回路Ｋを使用した場合における出力クロ
ックCLO におけるデューティ変化がかなり大きいことが
判る。したがって、この検出回路Ｋを使用すると操作軸
11に作用する力の変化に対して優れた検出能を発揮する
ことが明らかである。 なお、出力ＶX の後にローパスフィルタを付加すれ
ば、出力ＶX のパルス波形が平滑され、アナログ電圧と
して出力することができる。 以上のことは出力Ｖy ，Ｖz についても同様であ
る。
加わると、図４に示すように電極Ｄ，Dz相互間距離が小
さくなって可変コンデンサCzの静電容量が大きくなり、
逆に、上向きの力が加わると電極Ｄ，Dz相互間距離が大
きくなって可変コンデンサCzの静電容量が小さくなる。
なお、この操作の際、ダイヤフラム１は電極Dx＋，Dx−
相互、及び電極Dy＋，Dy−相互がそれぞれ図４に示す如
く左右がほぼ対称的に変形するので、可変コンデンサCx
＋，Cx−，Cy＋，Cy−の静電容量の変化もほぼ等しい。〔検出回路Ｋについて〕 次に、上記した力覚センサＳ
は、図５に示すように、検出回路Ｋ中に組み込まれてい
る。(1) 前提条件 ここで、前記検出回路Ｋでは以下に示す〜の条件が
必要である。 図５中のUIA 〜UIF はオープンコレクター又はオー
プンドレインタイプのロジックＩＣとする。 時定数 〔R1の抵抗値〕×〔Cx＋の静電容量〕≠〔R2〕×〔Cx−
の静電容量〕 〔R3の抵抗値〕×〔Cy＋の静電容量〕≠〔R4〕×〔Cy−
の静電容量〕 〔R5の抵抗値〕×〔Cz＋の静電容量〕≠〔R6〕×〔Cz−
の静電容量〕 なお、R1〜R6は抵抗である。 Ｃは固定コンデンサである。なお、ＥＸ−ＯＲロジ
ックＩＣ[U2C] の入力側端子の入力容量で代用しても良
い。(2) 検出回路Ｋの機能等について 図５に示した検出回路Ｋにおいて、入力クロックCLI と
してデューティ１０％のクロックを入力したときのＡ
点、Ｂ点、Ｃ点、Ｄ点の波形を図６に示す。なお、出力
Ｖx に関してだけ説明する。 入力クロックCLI が「Ｌ」の時はUIA 〜UIF の出力
は「Ｈ」となるので、各可変コンデンサCx＋，Cx−には
抵抗R1,R2 を通して電流が流れ込み、Ｂ点、Ｃ点の電位
が時定数：〔R1の抵抗値〕×〔Cx＋の静電容量〕、〔R2
の抵抗値〕×〔Cx−の静電容量〕に従って上昇する。 Ｂ点の電位がＥＸ−ＯＲロジックＩＣ[U2A] でロジ
ック的に「Ｈ」、Ｃ点の電位がロジック的に「Ｌ」と判
定される区間だけＥＸ−ＯＲの論理に従い出力点である
Ｄ点に「Ｈ」のクロックが出力される。 操作軸11にＸ軸方向の力を加えると、図６の二点鎖
線に示す如く可変コンデンサCx＋の静電容量が増加する
と共に可変コンデンサCx−の静電容量は減少するか、又
は図６の一点鎖線に示す如く可変コンデンサCx＋の静電
容量が減少すると共に可変コンデンサCx−の静電容量は
増加し、同図に示すように、出力ＶX のクロックCLO の
デューティは減少又は増加する。ここで、この検出回路
Ｋにおける一周期に対するデューティ変化と、図８に示
した従来の検出回路におけるそれとを比較すると、この
実施形態の検出回路Ｋを使用した場合における出力クロ
ックCLO におけるデューティ変化がかなり大きいことが
判る。したがって、この検出回路Ｋを使用すると操作軸
11に作用する力の変化に対して優れた検出能を発揮する
ことが明らかである。 なお、出力ＶX の後にローパスフィルタを付加すれ
ば、出力ＶX のパルス波形が平滑され、アナログ電圧と
して出力することができる。 以上のことは出力Ｖy ，Ｖz についても同様であ
る。
【００１５】よって、可変コンデンサCx＋，Cx−，Cy
＋，Cy−，Czの静電容量は操作軸11に加わる力の方向及
び大きさに応じて変化し、出力ＶX ，Ｖy ，Ｖz におけ
るクロックCLO のデューティ変化も前記方向及び大きさ
に応じて連続的な変化となる。 次に、入力クロックCLI が「Ｈ」の時はロジックＩ
Ｃ[UIA〜UIF]の出力は「Ｌ」となり、可変コンデンサCx
＋，Cx−，Cy＋，Cy−，Cz，Ｃの電荷は急速にロジック
ＩＣ [UIA 〜UIF]に吸い込まれる。すなわち、ＥＸ−Ｏ
ＲロジックＩＣ [U2A 〜U2C]の入力は全てＧＮＤ電位近
くに落ちる。したがって、次の入力クロックCLI が
「Ｈ」の区間では、Ｂ点、Ｃ点の波形は再びＧＮＤ電位
付近から上昇することになり、ＥＸ−ＯＲロジックＩＣ
[UIA〜UIF]の入力端子にスレッシホールド電圧を超える
電圧が発生すれば出力ＶX ，Ｖy ，Ｖz としてクロック
CLO が発生することとなる。つまり、この実施形態の検
出回路Ｋを使用した場合、広い入力周波数で安定して出
力を得ることができることが明らかである。 上記実施形態では、入力クロックはデューティ＝１
０％としたが、これ以外でもこの検出回路Ｋは動作可能
である。また、図５においてU1A 〜U1F で示したインバ
ータロジックＩＣはＦＥＴ又はトランジスタ素子に置き
替えてもよい。〔この発明の検出回路Ｋが適用される加速度センサ３等
について〕 この加速度センサ３は、図７に示すように、
電極Dx＋，Dx−，Dy＋，Dy−，Dzが形成された起歪板30
と、電極Ｄが形成された基板31とを間隔を設けて平行配
置してなるもので、前記起歪板30に重り32を具備させて
ある。なお、前記電極Dx＋，Dx−，Dy＋，Dy−，Dzと電
極Ｄとの間には電位差を設けてあり、これにより可変コ
ンデンサCx＋，Cx−，Cy＋，Cy−，Czを構成させてあ
る。
＋，Cy−，Czの静電容量は操作軸11に加わる力の方向及
び大きさに応じて変化し、出力ＶX ，Ｖy ，Ｖz におけ
るクロックCLO のデューティ変化も前記方向及び大きさ
に応じて連続的な変化となる。 次に、入力クロックCLI が「Ｈ」の時はロジックＩ
Ｃ[UIA〜UIF]の出力は「Ｌ」となり、可変コンデンサCx
＋，Cx−，Cy＋，Cy−，Cz，Ｃの電荷は急速にロジック
ＩＣ [UIA 〜UIF]に吸い込まれる。すなわち、ＥＸ−Ｏ
ＲロジックＩＣ [U2A 〜U2C]の入力は全てＧＮＤ電位近
くに落ちる。したがって、次の入力クロックCLI が
「Ｈ」の区間では、Ｂ点、Ｃ点の波形は再びＧＮＤ電位
付近から上昇することになり、ＥＸ−ＯＲロジックＩＣ
[UIA〜UIF]の入力端子にスレッシホールド電圧を超える
電圧が発生すれば出力ＶX ，Ｖy ，Ｖz としてクロック
CLO が発生することとなる。つまり、この実施形態の検
出回路Ｋを使用した場合、広い入力周波数で安定して出
力を得ることができることが明らかである。 上記実施形態では、入力クロックはデューティ＝１
０％としたが、これ以外でもこの検出回路Ｋは動作可能
である。また、図５においてU1A 〜U1F で示したインバ
ータロジックＩＣはＦＥＴ又はトランジスタ素子に置き
替えてもよい。〔この発明の検出回路Ｋが適用される加速度センサ３等
について〕 この加速度センサ３は、図７に示すように、
電極Dx＋，Dx−，Dy＋，Dy−，Dzが形成された起歪板30
と、電極Ｄが形成された基板31とを間隔を設けて平行配
置してなるもので、前記起歪板30に重り32を具備させて
ある。なお、前記電極Dx＋，Dx−，Dy＋，Dy−，Dzと電
極Ｄとの間には電位差を設けてあり、これにより可変コ
ンデンサCx＋，Cx−，Cy＋，Cy−，Czを構成させてあ
る。
【００１６】この加速度センサ３では、加速度運動をさ
せると重り32が慣性の法則により元の位置に残ろうとし
て起歪板30が変形し、前記可変コンデンサCx＋，Cx−，
Cy＋，Cy−，Czの静電容量が変化する。
せると重り32が慣性の法則により元の位置に残ろうとし
て起歪板30が変形し、前記可変コンデンサCx＋，Cx−，
Cy＋，Cy−，Czの静電容量が変化する。
【００１７】他方、図１に示す力覚センサの操作軸11に
引掛部を設け、この引掛部に線状体を取り付けて引っ張
ったときの前記線状体に作用する張力を測定することも
できる。つまり、検出回路Ｋの利用により優れた検出能
を有する張力測定装置を構成させることができる。
引掛部を設け、この引掛部に線状体を取り付けて引っ張
ったときの前記線状体に作用する張力を測定することも
できる。つまり、検出回路Ｋの利用により優れた検出能
を有する張力測定装置を構成させることができる。
【００１８】
【発明の効果】この発明の構成は上記の通りであるから
以下の効果を奏する。
以下の効果を奏する。
【００１９】課題を解決する手段の欄の内容から明らか
なように、広い入力周波数範囲で安定して出力を得る
ことができ、力や加速度に対して優れた検出能を発揮
する静電容量式センサの検出回路を提供提供できた。
なように、広い入力周波数範囲で安定して出力を得る
ことができ、力や加速度に対して優れた検出能を発揮
する静電容量式センサの検出回路を提供提供できた。
【図１】この発明の実施形態の静電容量式センサの検出
回路に組み込まれる力覚センサの断面図。
回路に組み込まれる力覚センサの断面図。
【図２】前記力覚センサを構成するプリント基板に設け
られた電極を示す平面図。
られた電極を示す平面図。
【図３】前記力覚センサの操作軸を傾倒させたときの、
ダイヤフラムの変形状態を示す断面図。
ダイヤフラムの変形状態を示す断面図。
【図４】前記力覚センサの操作軸を押し込んだときの、
ダイヤフラムの変形状態を示す断面図。
ダイヤフラムの変形状態を示す断面図。
【図５】前記静電容量式センサの検出回路の説明図。
【図６】前記検出回路を使用した場合の入力クロック、
出力クロック等の関係を示す説明図。
出力クロック等の関係を示す説明図。
【図７】前記検出回路を使用することができる一実施形
態の加速度センサの断面図。
態の加速度センサの断面図。
【図８】先行技術である静電容量式センサの検出回路の
説明図。
説明図。
【図９】先行技術である検出回路を使用した場合の入力
クロック、出力クロック等の関係を示す説明図。
クロック、出力クロック等の関係を示す説明図。
C1 可変コンデンサ C2 可変コンデンサ CLI 入力クロック CLO 出力クロック U2A 排他的論理和素子
Claims (1)
- 【請求項１】 力、張力又は加速によって生じる可変コ
ンデンサ（C1）（C2）の静電容量の変化を出力クロック
（CLO ) のデューティ変化に変換する静電容量式センサ
の検出回路において、入力クロック（CLI ）のＬ／Ｈに
したがって、抵抗を通して各可変コンデンサ（C1）
（C2）に電荷を蓄えさせる時間域と、可変コンデンサ
（C1）（C2）に蓄えられた電荷を急速放電する時間域と
を交互に生じるように制御してあると共に、可変コンデ
ンサ（C1）（C2）の前記抵抗側の電位が排他的論理和素
子(U2A) に入力されるようにしてあり、可変コンデンサ
（C1）の充電電圧が前記排他的論理和素子(U2A) の固有
スレッシホールド電圧よりも大きく且つ可変コンデンサ
（C2）の充電電圧が前記固有スレッシホールド電圧より
も小さいときにのみ排他的論理和素子(U2A) から出力ク
ロック（CLO ）が発信されるようにしてあることを特徴
とする静電容量式センサの検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15342797A JPH112504A (ja) | 1997-06-11 | 1997-06-11 | 静電容量式センサの検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15342797A JPH112504A (ja) | 1997-06-11 | 1997-06-11 | 静電容量式センサの検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH112504A true JPH112504A (ja) | 1999-01-06 |
Family
ID=15562285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15342797A Pending JPH112504A (ja) | 1997-06-11 | 1997-06-11 | 静電容量式センサの検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH112504A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996001718A1 (en) * | 1994-07-11 | 1996-01-25 | Minnesota Mining And Manufacturing Company | Methods for preparing integral black matrix/color filter elements |
| WO2002044649A1 (fr) * | 2000-11-30 | 2002-06-06 | Nitta Corporation | Capteur capacitif |
| ES2310439A1 (es) * | 2006-03-03 | 2009-01-01 | Centro De Estudios E Investigaciones Tecnicas De Guipuzcoa (Ceitg) | Circuito de bajo consumo para un transductor capacitivo. |
| WO2009050307A1 (es) * | 2007-10-15 | 2009-04-23 | Farsens, S.L. | Circuito de bajo consumo para un transductor capacitivo |
| KR101168718B1 (ko) | 2010-11-17 | 2012-07-30 | 이민현 | 정전용량 변화 검출 장치 및 방법 |
| US9671252B2 (en) | 2013-12-10 | 2017-06-06 | Hyundai Motor Company | Apparatus of detecting capacitance |
-
1997
- 1997-06-11 JP JP15342797A patent/JPH112504A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996001718A1 (en) * | 1994-07-11 | 1996-01-25 | Minnesota Mining And Manufacturing Company | Methods for preparing integral black matrix/color filter elements |
| WO2002044649A1 (fr) * | 2000-11-30 | 2002-06-06 | Nitta Corporation | Capteur capacitif |
| US6989677B2 (en) | 2000-11-30 | 2006-01-24 | Nitta Corporation | Capacitance type sensor |
| ES2310439A1 (es) * | 2006-03-03 | 2009-01-01 | Centro De Estudios E Investigaciones Tecnicas De Guipuzcoa (Ceitg) | Circuito de bajo consumo para un transductor capacitivo. |
| WO2009050307A1 (es) * | 2007-10-15 | 2009-04-23 | Farsens, S.L. | Circuito de bajo consumo para un transductor capacitivo |
| KR101168718B1 (ko) | 2010-11-17 | 2012-07-30 | 이민현 | 정전용량 변화 검출 장치 및 방법 |
| US9671252B2 (en) | 2013-12-10 | 2017-06-06 | Hyundai Motor Company | Apparatus of detecting capacitance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3983638B2 (ja) | センサシート | |
| US8854107B2 (en) | Integrator circuit with inverting integrator and non-inverting integrator | |
| US20160313862A1 (en) | Coordinate input device and display device with the same | |
| JP4592755B2 (ja) | 座標位置検出装置 | |
| DE112018001278T5 (de) | Kapazitätserfassung und Induktivitätserfassung in unterschiedlichen Modi | |
| US20050071114A1 (en) | Device and method for reading out a differential capacitor comprising a first and second partial capacitor | |
| EP1164697A1 (en) | Glass touch sensing circuit | |
| WO2004061400A1 (ja) | 静電容量式センサ | |
| JP2004045173A (ja) | 静電容量式センサ | |
| CN111801584B (zh) | 电容检测电路、触控装置和终端设备 | |
| CN105739800B (zh) | 利用两个反馈电容器之间反馈连接转换的触摸输入传感方法及其装置 | |
| JP3579908B2 (ja) | 静電容量形近接センサ | |
| EP3015962A1 (en) | Apparatus for detecting touch | |
| KR20110103790A (ko) | 터치스크린 장치의 커패시턴스 측정회로 및 커패시턴스 측정방법 | |
| JPH112504A (ja) | 静電容量式センサの検出回路 | |
| KR20220032628A (ko) | 커패시턴스 검출 장치 | |
| CN111771109B (zh) | 静电电容检测装置 | |
| US7071709B2 (en) | Circuit for detecting capacitance change in variable capacitance | |
| US5652382A (en) | Humidity meter | |
| US5621399A (en) | Circuit for a transducer | |
| US7683637B2 (en) | Touch sensor with electrostatic immunity and sensing method thereof | |
| JP2010210307A (ja) | 液位センサ | |
| JP2004519692A (ja) | 加速度測定装置 | |
| JP3356888B2 (ja) | 静電容量式センサの信号処理回路 | |
| JPH10267765A (ja) | 静電容量式センサの検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Effective date: 20050811 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050829 |
|
| A02 | Decision of refusal |
Effective date: 20051226 Free format text: JAPANESE INTERMEDIATE CODE: A02 |