JPH11243161A - Integrated circuit module - Google Patents

Integrated circuit module

Info

Publication number
JPH11243161A
JPH11243161A JP6229898A JP6229898A JPH11243161A JP H11243161 A JPH11243161 A JP H11243161A JP 6229898 A JP6229898 A JP 6229898A JP 6229898 A JP6229898 A JP 6229898A JP H11243161 A JPH11243161 A JP H11243161A
Authority
JP
Japan
Prior art keywords
capacitor
integrated circuit
circuit module
package
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6229898A
Other languages
Japanese (ja)
Inventor
Hiroaki Nagai
広明 長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP6229898A priority Critical patent/JPH11243161A/en
Publication of JPH11243161A publication Critical patent/JPH11243161A/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Waveguide Connection Structure (AREA)
  • Microwave Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To adequately prevent RF signals from leaking out to a bias circuit and following circuits, while materializing an integrated circuit module to be miniaturized in size and simplified in structure. SOLUTION: A dielectric body 103 is constituted in a capacitor is filled up in a space (pin insertion hole) between a connecting conductor (connecting pin 101) and a package 100 so as to surround the connecting conductor 101, whereby the dielectric body 103 functions also as a member for hermetic sealing, and the dielectric body 103 functions both as a capacitor for restraining RF signals from leaking out and as a hermetic sealing member and is conductive so that an integrated circuit module of this kind contributes to simplifying the constitution and stabilizing the characteristics.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パッケージに封入
されてなるMMIC(Monolithic MicrowaveIntegrated
Circuit )或いはMIC( Microwave Integrated Cir
cuit )等の集積回路モジュールに関し、特にその小型
化及び該集積回路モジュールのバイアス回路からその後
段の回路部へのRF信号の漏洩抑止を図ったこの種の回
路モジュールの改良に関する。
The present invention relates to an MMIC (Monolithic Microwave Integrated) packaged in a package.
Circuit) or MIC (Microwave Integrated Cir)
The present invention relates to an integrated circuit module such as a cuit) and, more particularly, to an improvement of such a circuit module in which the size of the integrated circuit module is reduced and the leakage of an RF signal from a bias circuit of the integrated circuit module to a subsequent circuit section is suppressed.

【0002】[0002]

【従来の技術】図5はMMICの一例であるGa As 基
板で構成された1段増幅器を示す回路図である。図5に
おいて、Ga As 基板1には同図における中央に位置し
て半導体素子であるFET2が形成されている。このF
ET2の前段には入力端子11を有する入力整合回路3
が、また、後段には出力端子12を有する出力整合回路
4が夫々配されている。この入力整合回路3とFET2
の接続中点(FET2のゲ−ト)Gにはゲ−トバイアス
のインダクタ5が、また、FET2と出力整合回路4と
の接続中点(FET2のドレイン)Dにはドレインバイ
アスのインダクタ8が夫々接続されている。このゲ−ト
バイアスのインダクタ5の他端はゲ−トバイアス端子7
に接続される一方、ゲ−トバイアスのバイパスコンデン
サ6を通して接地(Ga As 基板1上の共通の接地金属
に接続)されている。また、同様に、ドレインバイアス
のインダクタ8の他端はドレインバイアス端子10に接
続され一方、ドレインバイアスのバイパスコンデンサ9
を通して接地(Ga As 基板1上の共通の接地金属に接
続)されている。MMICの場合、これらの半導体素
子、回路素子、及び端子部は全てGa As 基板上に半導
体製造技術によって形成される。
2. Description of the Related Art FIG. 5 is a circuit diagram showing a one-stage amplifier constituted by a GaAs substrate as an example of an MMIC. In FIG. 5, a FET 2 which is a semiconductor element is formed on a GaAs substrate 1 at the center in the same figure. This F
An input matching circuit 3 having an input terminal 11 in a stage preceding ET2.
However, output matching circuits 4 each having an output terminal 12 are arranged at the subsequent stage. This input matching circuit 3 and FET 2
A gate bias inductor 5 is connected to the connection middle point (gate of the FET 2) G, and a drain bias inductor 8 is connected to the connection middle point (drain of the FET 2) D between the FET 2 and the output matching circuit 4. It is connected. The other end of the gate bias inductor 5 is connected to a gate bias terminal 7.
And grounded (connected to a common ground metal on the GaAs substrate 1) through a gate bias bypass capacitor 6. Similarly, the other end of the drain bias inductor 8 is connected to the drain bias terminal 10 while the drain bias bypass capacitor 9 is connected.
(Connected to a common ground metal on the GaAs substrate 1). In the case of an MMIC, these semiconductor elements, circuit elements, and terminals are all formed on a GaAs substrate by a semiconductor manufacturing technique.

【0003】MMICの場合、FET2はGa As 基板
であるが、コンデンサを除くその他の素子部はアルミナ
セラミック基板上に導電膜パターンとして形成される。
一方、コンデンサはチップ型をアルミナセラミック基板
上にダイボンディングして形成される。
In the case of the MMIC, the FET 2 is a GaAs substrate, but the other elements except the capacitor are formed as a conductive film pattern on an alumina ceramic substrate.
On the other hand, the capacitor is formed by die bonding a chip type on an alumina ceramic substrate.

【0004】一般に、この種の回路モジュールにおいて
は、そのバイアス回路は図5の例にも示す如く、直列の
インダクターと並列のキャパシタによるLPF(Low Pa
ssFilter )の回路形式がよく用いられる。通常、イン
ダクタはスパイラルコイル又はメアンダラインとしてG
a As 基板上或いはアルミナセラミック基板上に導電パ
ターンとして形成される。
In general, in this type of circuit module, a bias circuit is provided by an LPF (Low Pa) using a series inductor and a parallel capacitor as shown in the example of FIG.
ssFilter) is often used. Usually the inductor is a spiral coil or meander line
a A conductive pattern is formed on an As substrate or an alumina ceramic substrate.

【0005】また、MMICの場合は一般に、キャパシ
タはGa As 基板上の導電膜パターンの間に高誘電体層
を挟んで形成され、MICの場合はチップ型コンデンサ
をアルミナセラミック基板上にダイボンディングして形
成される。
In the case of the MMIC, the capacitor is generally formed by sandwiching a high dielectric layer between conductive film patterns on a GaAs substrate. In the case of the MIC, a chip type capacitor is die-bonded to an alumina ceramic substrate. Formed.

【0006】このようにして構成される半導体集積回路
モジュールの場合、所要周波数が高くなると、上述のよ
うな集中定数素子は単体素子として機能すると見做すこ
とが出来ないような挙動を呈してくる。即ち、インダク
タは寄生容量のためにインダクタの単体素子ではないよ
うな作用を呈してくる。このため、図6に示すようなバ
イパス回路構成が採られることが多い。
In the semiconductor integrated circuit module configured as described above, when the required frequency increases, the lumped constant element as described above exhibits a behavior that cannot be considered to function as a single element. . That is, the inductor has an effect that it is not a single element of the inductor due to the parasitic capacitance. For this reason, a bypass circuit configuration as shown in FIG. 6 is often employed.

【0007】図6は図5の回路について一般的に採用さ
れるバイパス回路を示す回路図である。図6の回路で
は、所要周波数で1/4波長の分布定数線路110によ
るバイアス回路である。このバイアス回路では、分布定
数線路110の他端をバイパスコンデンサ6で短絡(接
地)することにより、FETのゲート側から見たインピ
ーダンスを理論上無限大にすることができる。
FIG. 6 is a circuit diagram showing a bypass circuit generally adopted for the circuit of FIG. The circuit in FIG. 6 is a bias circuit using a distributed constant line 110 having a required frequency and a quarter wavelength. In this bias circuit, by short-circuiting (grounding) the other end of the distributed constant line 110 with the bypass capacitor 6, the impedance seen from the gate side of the FET can be made theoretically infinite.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、図6の
バイアス回路では、周波数が高くなればなるほど、回路
からのRF信号の放射が多くなり、バイアス回路を通ら
ずに端子7(または、図5の端子10)に直接RF信号
が乗り移ることが多くなるといった問題がある。
However, in the bias circuit of FIG. 6, the higher the frequency, the more the RF signal is radiated from the circuit, and the terminal 7 (or FIG. 5) does not pass through the bias circuit. There is a problem that an RF signal is often transferred directly to the terminal 10).

【0009】図7は特開平2−105701号公報に載
った公知のMMICの例を示す回路図である。図7にお
いて既述の図5との対応部は同一の符号を用いて示して
ある。同公報所載のMMICでは、Ga As 基板1には
同図における中央に位置して半導体素子であるFET2
が形成されている。このFET2の前段には入力部(I
N)を持つ入力整合回路3が、また、後段には出力部
(OUT)を持つ出力整合回路4が配されている。この
入力整合回路3とFET2の接続中点(FET2のゲ−
ト)Gにはゲ−トバイアスのインダクタ5が、また、F
ET2と出力整合回路4との接続中点(FET2のドレ
イン)Dにはドレインバイアスのインダクタ8が夫々接
続されている。このゲ−トバイアスのインダクタ5の他
端はゲ−トバイアス端子7に接続される一方、ゲ−トバ
イアスのバイパスコンデンサ6を通して接地(Ga As
基板1上の共通の接地金属15に接続)されている。ま
た、ドレインバイアスのインダクタ8の他端はドレイン
バイアス端子10に接続される一方、ドレインバイアス
のバイパスコンデンサ9を通して接地(Ga As 基板1
上の共通の接地金属15に接続)されている。
FIG. 7 is a circuit diagram showing an example of a known MMIC disclosed in Japanese Patent Laying-Open No. 2-105701. 7, parts corresponding to those in FIG. 5 described above are indicated using the same reference numerals. In the MMIC disclosed in the publication, a GaAs substrate 1 has a semiconductor element FET2 located at the center in FIG.
Are formed. The input section (I
N), and an output matching circuit 4 having an output section (OUT) is arranged at a subsequent stage. The midpoint of connection between this input matching circuit 3 and FET2 (the gate of FET2)
G) G has a gate bias inductor 5 and F
A drain bias inductor 8 is connected to a connection point D between the ET 2 and the output matching circuit 4 (drain of the FET 2). The other end of the gate bias inductor 5 is connected to a gate bias terminal 7 while being grounded through a gate bias bypass capacitor 6 (GaAs).
Connected to a common ground metal 15 on the substrate 1). The other end of the drain bias inductor 8 is connected to the drain bias terminal 10 while being grounded through the drain bias bypass capacitor 9 (the GaAs substrate 1).
Connected to the upper common ground metal 15).

【0010】以上は電気的特性の上での回路構成である
が、既述の分布定数線路に相応するバイアス回路部13
(14)の物理的構成としては、Ga As 基板1上に高
い誘電率を持った誘電体層を設け、その上に直接にイン
ダクタ5(8)のパターンを形成するといった構成が採
られ、これによりインダクタ5(8)に寄生するバイパ
スコンデンサ6(9)を有効に利用して低域通過フィル
タとして機能するようになされている。
The above is the circuit configuration based on the electrical characteristics, but the bias circuit section 13 corresponding to the above-described distributed constant line is used.
As a physical configuration of (14), a configuration is adopted in which a dielectric layer having a high dielectric constant is provided on the GaAs substrate 1 and a pattern of the inductor 5 (8) is formed directly thereon. Thus, the bypass capacitor 6 (9) parasitic on the inductor 5 (8) is effectively used to function as a low-pass filter.

【0011】図7について上述した特開平2−1057
01号公報所載のMMICの例においても、周波数が高
くなればなるほど、回路からのRF信号の放射が多くな
り、バイアス回路を通らずに端子7(または端子10)
に直接RF信号が乗り移ることが多くなるといった問題
がある。これにより、バイアス回路以降に接続されたイ
ンピーダンスとの共働により回路が発振したり特性が著
しく変化したりといった不所望な特性を呈する虞れがあ
る。
[0011] Japanese Patent Laid-Open No. 2-1057 described above with reference to FIG.
Also in the example of the MMIC disclosed in Japanese Patent Publication No. 01, the higher the frequency, the more the RF signal is radiated from the circuit, so that the terminal 7 (or the terminal 10) does not pass through the bias circuit.
However, there is a problem that the direct transfer of the RF signal to the mobile phone increases. As a result, there is a possibility that the circuit may exhibit undesirable characteristics such as oscillation or remarkable change in characteristics due to cooperation with the impedance connected after the bias circuit.

【0012】本発明は上述のような事情に鑑みてなされ
たものであり、回路の小型化、簡素化を図りつつ、バイ
アス回路以降へのRF信号の漏洩を十分に抑止し、この
種の集積回路モジュールの特性の安定化を図ることを目
的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described circumstances, and has been made to reduce the size and simplification of the circuit, sufficiently suppress the leakage of the RF signal to the bias circuit and thereafter, and realize this type of integration. An object is to stabilize the characteristics of a circuit module.

【0013】[0013]

【課題を解決するための手段】前述の課題を解決するた
めに、本発明による集積回路モジュールは、次のような
特徴的な構成を備えている。
In order to solve the above-mentioned problems, an integrated circuit module according to the present invention has the following characteristic configuration.

【0014】(1)集積回路がパッケージに封入されて
構成された集積回路モジュールであって、前記集積回路
の所定の端子部と前記パッケージの外部との電気的導通
を得るための接続用導体と、該接続用導体を前記集積回
路の所定の端子部から前記パッケージの外部に導出する
経路中の所定部分に亘って該接続用導体とパッケージと
の間に設けられた誘電体とを備えてなり、且つ、前記誘
電体は前記接続用導体を通してRF信号が外部に漏出す
ることを抑止するための回路中の回路素子としてのキャ
パシタの構成要素を成すように形成されたものである集
積回路モジュール。
(1) An integrated circuit module in which an integrated circuit is enclosed in a package, wherein a connection terminal for obtaining electrical continuity between a predetermined terminal portion of the integrated circuit and the outside of the package is provided. And a dielectric provided between the connection conductor and the package over a predetermined portion of a path for leading the connection conductor from a predetermined terminal portion of the integrated circuit to the outside of the package. An integrated circuit module wherein the dielectric is formed as a component of a capacitor as a circuit element in a circuit for preventing an RF signal from leaking outside through the connection conductor.

【0015】(2)前記キャパシタの構成要素をなす誘
電体は、前記接続用導体の周囲に埋設される如くして配
され、該キャパシタは前段の所定の集中定数回路部と共
働して前記ローパスフィルタを構成するための最終段の
フィルタ素子たる地位を占めるようになされたものであ
る(1)の集積回路モジュール。
(2) A dielectric constituting a component of the capacitor is disposed so as to be buried around the connection conductor, and the capacitor cooperates with a predetermined lumped constant circuit section in the preceding stage. The integrated circuit module according to (1), wherein the integrated circuit module occupies a position as a last-stage filter element for forming a low-pass filter.

【0016】(3)前記キャパシタの構成要素をなす誘
電体は、前記接続用導体の周囲に埋設される如くして配
され、該キャパシタは自己の前段に位置し所要周波数の
1/4波長の分布定数線路部と接続されてなるものであ
る(1)の集積回路モジュール。
(3) The dielectric constituting a component of the capacitor is disposed so as to be buried around the connecting conductor, and the capacitor is located in front of itself and has a quarter wavelength of a required frequency. The integrated circuit module according to (1), which is connected to the distributed constant line section.

【0017】(4)前記キャパシタの構成要素をなす誘
電体は、高誘電率のガラスである(1)の集積回路モジ
ュール。
(4) The integrated circuit module according to (1), wherein the dielectric constituting the component of the capacitor is a glass having a high dielectric constant.

【0018】(5)前記キャパシタの構成要素をなす誘
電体は、高誘電率のセラミックである(1)の集積回路
モジュール。
(5) The integrated circuit module according to (1), wherein the dielectric material constituting the capacitor is a ceramic having a high dielectric constant.

【0019】(6)前記キャパシタの構成要素をなす誘
電体は前記パッケージのバイアス端子の周囲に埋設され
る如くして配され、該キャパシタは自己の前段に位置す
る分布定数線路部から漏洩するRF信号を接地するよう
に接続された(1)の集積回路モジュール。
(6) The dielectric constituting the component of the capacitor is disposed so as to be buried around the bias terminal of the package, and the capacitor leaks from the distributed constant line located in the preceding stage of the capacitor. The integrated circuit module according to (1), wherein the signal is connected to ground.

【0020】[0020]

【発明の実施の形態】以下、図面を用いて本願発明の実
施の形態につき詳述することにより本発明を明らかにす
る。図1は、本発明の集積回路モジュールの一実施の形
態であるMMICモジュールのカバーの大部分を切除し
た状態を示す平面図である。また、図2は図1のMMI
Cモジュールをイ−イ線で切断した状態を示す側断面図
である。図1及び図2において、既述の図5及び図7の
MMICモジュールと機能上同一の回路部については同
一符号を附して示してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be clarified by describing in detail embodiments of the present invention with reference to the drawings. FIG. 1 is a plan view showing a state in which most of a cover of an MMIC module which is an embodiment of an integrated circuit module of the present invention is cut off. FIG. 2 shows the MMI of FIG.
It is a sectional side view which shows the state which cut | disconnected the C module by the ee line. In FIGS. 1 and 2, the same reference numerals are given to the same circuit portions as the MMIC modules in FIGS. 5 and 7 in terms of function.

【0021】図1及び図2において、Ga As 基板1に
は図示のように中央に位置して半導体素子であるFET
2が形成されている。このFET2の前段(ゲートG)
には入力端子11を備えた入力整合回路3が、また、後
段(ドレインD)には出力端子12を備えた出力整合回
路4が形成されている。FET2のゲートGにはGaAs
基板1上に形成されたゲ−トバイアスのインダクタ5
の一端が接続されている。同様に、FET2のドレイン
DにはGa As 基板1上に形成されたドレインバイアス
のインダクタ8の一端が接続されている。このゲ−トバ
イアスのインダクタ5の他端はゲ−トバイアス端子7に
接続されており、また、ドレインバイアスのインダクタ
8の他端はドレインバイアス端子10に接続されてい
る。
In FIGS. 1 and 2, a GaAs substrate 1 has a semiconductor element, an FET, located at the center as shown in FIG.
2 are formed. Previous stage of this FET2 (gate G)
Is formed with an input matching circuit 3 having an input terminal 11, and a subsequent stage (drain D) is formed with an output matching circuit 4 having an output terminal 12. GaAs is placed on the gate G of FET2.
Gate bias inductor 5 formed on substrate 1
Are connected at one end. Similarly, one end of a drain bias inductor 8 formed on the GaAs substrate 1 is connected to the drain D of the FET 2. The other end of the gate bias inductor 5 is connected to the gate bias terminal 7, and the other end of the drain bias inductor 8 is connected to the drain bias terminal 10.

【0022】上述のゲ−トバイアス端子7はこれに金属
のワイヤーで接続された接続用導体(接続ピン)101
を通してパッケージ100の外部(例えば、他の回路
等)との電気的導通が図られるようになされ、同様に、
ドレインバイアス端子10はこれに金属のワイヤーで接
続された接続用導体(接続ピン)102を通してパッケ
ージ100の外部との電気的導通が図られるようになさ
れている。尚、パッケージ100にはカバー120が設
けられている。
The above-mentioned gate bias terminal 7 has a connection conductor (connection pin) 101 connected thereto by a metal wire.
Through the outside of the package 100 (e.g., other circuits, etc.).
The drain bias terminal 10 is configured to be electrically connected to the outside of the package 100 through a connection conductor (connection pin) 102 connected to the drain bias terminal 10 by a metal wire. Note that a cover 120 is provided on the package 100.

【0023】図1及び図2のMMICモジュールでは、
特に、上記接続用導体(接続ピン)101及び102を
ゲ−トバイアス端子7及びドレインバイアス端子10か
ら夫々パッケージ100の外部に導出する経路中の所定
部分に亘って(図示の例では挿通用孔部を通る部分が該
当)、接続用導体(接続ピン)101及び102とパッ
ケージ100との間(挿通用孔部)に誘電体103及び
104が各配設され、これら誘電体103及び104は
上記接続用導体(接続ピン)101及び102を通して
RF信号が外部に漏出することを抑止するために機能す
る回路中の回路素子としてのキャパシタの構成要素を成
すように形成されている。
In the MMIC module shown in FIGS. 1 and 2,
In particular, the connecting conductors (connecting pins) 101 and 102 extend from the gate bias terminal 7 and the drain bias terminal 10 to the outside of the package 100, respectively, over a predetermined portion of the path (in the illustrated example, the insertion hole portion). ), And dielectrics 103 and 104 are provided between the connecting conductors (connecting pins) 101 and 102 and the package 100 (insertion holes), and these dielectrics 103 and 104 are connected by the above-mentioned connection. It is formed so as to constitute a component of a capacitor as a circuit element in a circuit that functions to prevent an RF signal from leaking outside through conductors (connection pins) 101 and 102.

【0024】上記図1及び図2の実施の形態では、上記
キャパシタの構成要素を成す誘電体103及び104と
して、高誘電率のガラス、或いは、セラミックを適用し
ている。また、上記キャパシタの構成要素をなす誘電体
103及び104は上記パッケージ100のバイアス端
子の周囲に埋設される如くして配されている。そしてこ
の誘電体103及び104を要素として成るキャパシタ
は前段の所定の集中定数回路部と共働して上記ローパス
フィルタを構成するための最終段のフィルタ素子たる地
位を占めるようになされている。
In the embodiments shown in FIGS. 1 and 2, high dielectric constant glass or ceramic is used as the dielectrics 103 and 104 constituting the components of the capacitor. The dielectrics 103 and 104 constituting the components of the capacitor are disposed so as to be buried around the bias terminals of the package 100. The capacitor having the dielectrics 103 and 104 as an element cooperates with a predetermined lumped-constant circuit section in the preceding stage to occupy the position of a final-stage filter element for constituting the low-pass filter.

【0025】図1のMMICモジュールについて更に詳
細に説明するに、インダクタ5は既述のGa As 基板1
上に導電膜パターンでスパイラルコイル或いはアメンダ
線路として形成され、LPFの直列インダクタとして機
能する。LPFの構成要素をなすキャパシタは上記ゲ−
トGからの接続用導体(接続ピン)101までの引出し
線を含んで当該MMICモジュールにおける所要周波数
の1/4波長の分布定数線路を構成するようにインダク
タ5の値(仕様)が選択されている。
To describe the MMIC module of FIG. 1 in more detail, the inductor 5 is provided with the GaAs substrate 1 described above.
It is formed as a spiral coil or an amenda line with a conductive film pattern thereon, and functions as a series inductor of an LPF. The capacitor which is a component of the LPF is the above-mentioned capacitor.
The value (specification) of the inductor 5 is selected so as to form a distributed constant line having a quarter wavelength of a required frequency in the MMIC module including a lead line from the contact G to the connection conductor (connection pin) 101. I have.

【0026】従って、上述のキャパシタは、自己の前段
に位置し上記MMICモジュールにおける所要周波数の
1/4波長の分布定数線路部と電気的接続された状態を
構成している。このキャパシタは所要周波数の1/4波
長の分布定数線路部の他端を短絡する(共通の接地導体
部に接続する)ように機能する。このため、既述のRF
信号の放射あるいはインダクタ5よりのRF信号の漏洩
については、RF信号が上記キャパシタを確実に通過す
るため、これによって吸収され、後段への漏出が抑止さ
れ得る。
Therefore, the above-mentioned capacitor is located at a preceding stage of the MMIC module and is electrically connected to the distributed constant line section having a quarter wavelength of the required frequency in the MMIC module. This capacitor functions to short-circuit the other end of the distributed constant line section having a quarter wavelength of the required frequency (connect to a common ground conductor). For this reason, the aforementioned RF
Regarding signal emission or leakage of the RF signal from the inductor 5, the RF signal surely passes through the capacitor and is absorbed by the capacitor, so that leakage to the subsequent stage can be suppressed.

【0027】図3は、本発明の集積回路モジュールの他
の実施の形態であるMMICモジュールのカバーの大部
分を切除した状態を示す略式の平面図である。また、図
4は図3のMMICモジュールをロ−ロ線で切断した状
態を示す側断面図である。図3及び図4において、既述
の図1及び図2のMMICモジュールとそれ自体の構成
を同じくする回路部については詳細図示を省略し、且
つ、機能上同一の回路部については同一符号を附して示
し、それら各部の詳細な説明は省略する。
FIG. 3 is a schematic plan view showing a state where most of a cover of an MMIC module according to another embodiment of the integrated circuit module of the present invention is cut off. FIG. 4 is a side sectional view showing a state where the MMIC module of FIG. 3 is cut along a roll line. In FIGS. 3 and 4, circuit portions having the same configuration as the MMIC module in FIGS. 1 and 2 described above are not shown in detail, and circuit portions having the same function are denoted by the same reference numerals. , And detailed description of those units will be omitted.

【0028】この図3及び図4の実施の形態では、図1
及び図2のMMICモジュールの上記接続用導体(接続
ピン)101及び102が下向き(全体として偏平なM
MICモジュールの広がりに対する厚み方向)に配され
たものであるに対して、これら接続用導体(接続ピン)
101及び102が横向き(図示のように、全体として
偏平なMMICモジュールの広がりに沿う方向)配され
ている。その他の構成作用については図3及び図4の実
施の形態と同様である。
In the embodiment shown in FIGS. 3 and 4, FIG.
And the connection conductors (connection pins) 101 and 102 of the MMIC module shown in FIG.
These connection conductors (connection pins) are arranged in the thickness direction with respect to the extension of the MIC module.
101 and 102 are arranged sideways (as shown in the figure, along the spread of the flat MMIC module as a whole). Other components and operations are the same as those of the embodiment shown in FIGS.

【0029】上記、図1及び図2のMMICモジュー
ル、また、図3及び図4のMMICモジュールについて
上述したところから理解されるように、本発明では、M
MIC或いはMIC上にバイアス回路のキャパシタを設
けることをせず、パッケージのバイアス回路部と外部と
の導通を図るための接続用導体(接続ピン)にキャパシ
タを設けることにより、バイアス回路以降へのRF信号
の漏洩を十分に抑止し、この種集積回路モジュールの特
性の安定化を図ることができる。
As understood from the above description of the MMIC module of FIGS. 1 and 2 and the MMIC module of FIGS.
Rather than providing a capacitor for the bias circuit on the MIC or on the MIC, a capacitor is provided on a connection conductor (connection pin) for establishing conduction between the bias circuit portion of the package and the outside, so that RF to the bias circuit and thereafter can be achieved. Signal leakage can be sufficiently suppressed, and the characteristics of this type of integrated circuit module can be stabilized.

【0030】また、この種集積回路モジュールではMM
IC或いはMICのGa As 基板の化学変化を防止する
ため気密封止されたパッケージを構成することは必須で
あり、また、バイアスをかけるための接続用導体(接続
ピン)も必須の要素となる。この接続用導体(接続ピ
ン)とパッケージとの間(ピンの挿通孔)に上述のキャ
パシタの構成要素をなす誘電体が該接続用導体の周囲を
囲むようにして充填、埋設されることで、この誘電体が
気密封止のための部材としても機能することとなり、R
F信号の漏洩抑止と気密封止との機能を併せ持つこと
で、構成の簡素化とこの種集積回路モジュールとしての
特性の安定化との双方に対して寄与することとなる。
In this type of integrated circuit module, MM
It is indispensable to form a hermetically sealed package in order to prevent a chemical change of the GaAs substrate of IC or MIC, and a connection conductor (connection pin) for applying a bias is also an essential element. Between the connection conductor (connection pin) and the package (pin insertion hole), a dielectric constituting a component of the capacitor is filled and embedded so as to surround the connection conductor. The body also functions as a member for hermetic sealing.
Having both the function of suppressing the leakage of the F signal and the function of hermetic sealing contributes to both simplification of the configuration and stabilization of characteristics as an integrated circuit module of this kind.

【0031】[0031]

【発明の効果】以上のように、本発明によれば、回路の
小型化、簡素化を図りつつ、バイアス回路以降へのRF
信号の漏洩を十分に抑止し、特性の安定化が図られた集
積回路モジュールを提供することができる。
As described above, according to the present invention, it is possible to reduce the size and simplification of the circuit and to improve the RF
An integrated circuit module in which signal leakage is sufficiently suppressed and characteristics are stabilized can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の集積回路モジュールの一実施の形態で
あるMMICモジュールのカバーの大部分を切除した状
態を示す平面図である。
FIG. 1 is a plan view showing a state where most of a cover of an MMIC module which is an embodiment of an integrated circuit module of the present invention is cut off.

【図2】図1のMMICモジュールをイ−イ線で切断し
た状態を示す側断面図である。
FIG. 2 is a side sectional view showing a state where the MMIC module of FIG. 1 is cut along the line II.

【図3】本発明の集積回路モジュールの他の実施の形態
であるMMICモジュールのカバーの大部分を切除した
状態を示す略式の平面図である。
FIG. 3 is a schematic plan view showing a state where most of a cover of an MMIC module which is another embodiment of the integrated circuit module of the present invention is cut off.

【図4】図3のMMICモジュールをロ−ロ線で切断し
た状態を示す側断面図である。
FIG. 4 is a side sectional view showing a state where the MMIC module of FIG. 3 is cut along a roll line.

【図5】MMICの一例であるGa As 基板で構成され
た1段増幅器を示す回路図である。
FIG. 5 is a circuit diagram showing a one-stage amplifier constituted by a GaAs substrate, which is an example of the MMIC.

【図6】図5の回路について一般的に採用されるバイパ
ス回路を示す回路図である。
FIG. 6 is a circuit diagram showing a bypass circuit generally adopted for the circuit of FIG. 5;

【図7】公知のMMICの例を示す回路図である。FIG. 7 is a circuit diagram showing an example of a known MMIC.

【符号の説明】[Explanation of symbols]

1 Ga As 基板 2 FET 3 入力整合回路 4 出力整合回路 5 インダクタ 6 バイパスコンデンサ 7 ゲ−トバイアス端子 8 インダクタ 9 バイパスコンデンサ 10 ドレインバイアス端子 11 入力端子 12 出力端子 13 バイアス回路部 14 バイアス回路部 15 接地金属 100 パッケージ 101 接続用導体(接続ピン) 102 接続用導体(接続ピン) 103 誘電体 104 誘電体 120 カバー Reference Signs List 1 GaAs substrate 2 FET 3 input matching circuit 4 output matching circuit 5 inductor 6 bypass capacitor 7 gate bias terminal 8 inductor 9 bypass capacitor 10 drain bias terminal 11 input terminal 12 output terminal 13 bias circuit section 14 bias circuit section 15 ground metal DESCRIPTION OF SYMBOLS 100 Package 101 Connection conductor (connection pin) 102 Connection conductor (connection pin) 103 Dielectric 104 Dielectric 120 Cover

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01P 5/08 H01L 29/80 G H03F 3/60 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01P 5/08 H01L 29/80 G H03F 3/60

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】集積回路がパッケージに封入されて構成さ
れた集積回路モジュールであって、前記集積回路の所定
の端子部と前記パッケージの外部との電気的導通を得る
ための接続用導体と、該接続用導体を前記集積回路の所
定の端子部から前記パッケージの外部に導出する経路中
の所定部分に亘って該接続用導体とパッケージとの間に
設けられた誘電体とを備えてなり、且つ、前記誘電体は
前記接続用導体を通してRF信号が外部に漏出すること
を抑止するための回路中の回路素子としてのキャパシタ
の構成要素を成すように形成されたものであることを特
徴とする集積回路モジュール。
An integrated circuit module in which an integrated circuit is enclosed in a package, a connection conductor for obtaining electrical continuity between a predetermined terminal of the integrated circuit and the outside of the package, A dielectric provided between the connection conductor and the package over a predetermined portion of a path leading out of the connection conductor from a predetermined terminal portion of the integrated circuit to the outside of the package; Further, the dielectric is formed so as to form a component of a capacitor as a circuit element in a circuit for preventing an RF signal from leaking outside through the connection conductor. Integrated circuit module.
【請求項2】前記キャパシタの構成要素をなす誘電体
は、前記接続用導体の周囲に埋設される如くして配さ
れ、該キャパシタは前段の所定の集中定数回路部と共働
して前記ローパスフィルタを構成するための最終段のフ
ィルタ素子たる地位を占めるようになされたものである
ことを特徴とする請求項1記載の集積回路モジュール。
2. A dielectric constituting a component of the capacitor is disposed so as to be buried around the connection conductor, and the capacitor cooperates with a predetermined lumped-constant circuit section at a preceding stage to form the low-pass capacitor. 2. The integrated circuit module according to claim 1, wherein the integrated circuit module is configured to occupy a position as a last-stage filter element for forming a filter.
【請求項3】前記キャパシタの構成要素をなす誘電体
は、前記接続用導体の周囲に埋設される如くして配さ
れ、該キャパシタは自己の前段に位置し所要周波数の1
/4波長の分布定数線路部と接続されてなるものである
ことを特徴とする請求項1記載の集積回路モジュール。
3. A capacitor constituting a component of the capacitor is disposed so as to be buried around the connection conductor, and the capacitor is located in front of itself and has a required frequency of one.
2. The integrated circuit module according to claim 1, wherein the integrated circuit module is connected to a 定 数 wavelength distributed constant line section.
【請求項4】前記キャパシタの構成要素をなす誘電体
は、高誘電率のガラスであることを特徴とする請求項1
記載の集積回路モジュール。
4. A high-permittivity glass as a dielectric constituting a component of said capacitor.
An integrated circuit module as described.
【請求項5】前記キャパシタの構成要素をなす誘電体
は、高誘電率のセラミックであることを特徴とする請求
項1記載の集積回路モジュール。
5. The integrated circuit module according to claim 1, wherein the dielectric constituting the component of the capacitor is a high dielectric constant ceramic.
【請求項6】前記キャパシタの構成要素をなす誘電体は
前記パッケージのバイアス端子の周囲に埋設される如く
して配され、該キャパシタは自己の前段に位置する分布
定数線路部から漏洩するRF信号を接地するように接続
されたことを特徴とする請求項1記載の集積回路モジュ
ール。
6. A dielectric constituting a component of said capacitor is disposed so as to be buried around a bias terminal of said package, and said capacitor leaks from an RF signal leaking from a distributed constant line portion located in front of itself. 2. The integrated circuit module according to claim 1, wherein the module is connected to ground.
JP6229898A 1998-02-25 1998-02-25 Integrated circuit module Pending JPH11243161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6229898A JPH11243161A (en) 1998-02-25 1998-02-25 Integrated circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6229898A JPH11243161A (en) 1998-02-25 1998-02-25 Integrated circuit module

Publications (1)

Publication Number Publication Date
JPH11243161A true JPH11243161A (en) 1999-09-07

Family

ID=13196084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6229898A Pending JPH11243161A (en) 1998-02-25 1998-02-25 Integrated circuit module

Country Status (1)

Country Link
JP (1) JPH11243161A (en)

Similar Documents

Publication Publication Date Title
EP1573813B1 (en) Rf power transistor with internal bias feed
US7348856B2 (en) Semiconductor device
US5450046A (en) Composite microwave circuit module assembly and its connection structure
US4908694A (en) Semiconductor device
JP3487639B2 (en) Semiconductor device
KR100306988B1 (en) Device Package
US5521431A (en) Semiconductor device with lead frame of molded container
JP2002134636A (en) High frequency circuit board, high frequency module using it, electronic apparatus using it, and method for manufacturing high frequency circuit board
US6281756B1 (en) Transistor with internal matching circuit
CN110556365A (en) Matching circuit for integrated circuit wafer
US6414387B1 (en) Semiconductor device including a chip having high-frequency circuit blocks
WO2000075990A1 (en) High impedance matched rf power transistor
CA1301949C (en) Device for interconnection and protection of a bare microwave componentchip
US6049126A (en) Semiconductor package and amplifier employing the same
US6768153B2 (en) Semiconductor device
EP1351300A2 (en) Semiconductor device and transceiver apparatus
US6680533B1 (en) Semiconductor device with suppressed RF interference
JP3004882B2 (en) Spiral inductor, microwave amplifier circuit and microwave amplifier
JPH11243161A (en) Integrated circuit module
US6894371B2 (en) Semiconductor device
JPH10321762A (en) Semiconductor device
US20230260935A1 (en) Transistor with integrated passive components
CA1134489A (en) High frequency semiconductor device
JP2986391B2 (en) High frequency semiconductor device
JP2001284490A (en) Grounding structure for high-frequency wave

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060825

A02 Decision of refusal

Effective date: 20061214

Free format text: JAPANESE INTERMEDIATE CODE: A02