JPH11234136A - デジタルデータの符号化方法及び符号化装置 - Google Patents
デジタルデータの符号化方法及び符号化装置Info
- Publication number
- JPH11234136A JPH11234136A JP10037347A JP3734798A JPH11234136A JP H11234136 A JPH11234136 A JP H11234136A JP 10037347 A JP10037347 A JP 10037347A JP 3734798 A JP3734798 A JP 3734798A JP H11234136 A JPH11234136 A JP H11234136A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit length
- weight
- digital data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000013500 data storage Methods 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 4
- 238000007906 compression Methods 0.000 abstract description 5
- 230000006835 compression Effects 0.000 abstract description 4
- 239000002699 waste material Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 3
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
- G10L19/02—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using spectral analysis, e.g. transform vocoders or subband vocoders
- G10L19/0204—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using spectral analysis, e.g. transform vocoders or subband vocoders using subband decomposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computational Linguistics (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 デジタルデータを圧縮する符号化装置の処理
効率を向上する。 【解決手段】 ステップＳ１で各帯域毎の重みデータを
生成し、ステップＳ２で、その重みデータに基づいて各
帯域にビット長を割り当てる。ステップＳ３で、割り当
てたビット長を１ブロック分合計し、ステップＳ４また
はステップＳ６で、合計値と圧縮処理の目標値の上限ま
たは下限と比較する。その比較結果に従って、ステップ
Ｓ５またはステップＳ７で重みデータを減少または増加
させて重みデータを更新する。更新した重みデータに基
づいて再度ビット長の割り当てを行う。
効率を向上する。 【解決手段】 ステップＳ１で各帯域毎の重みデータを
生成し、ステップＳ２で、その重みデータに基づいて各
帯域にビット長を割り当てる。ステップＳ３で、割り当
てたビット長を１ブロック分合計し、ステップＳ４また
はステップＳ６で、合計値と圧縮処理の目標値の上限ま
たは下限と比較する。その比較結果に従って、ステップ
Ｓ５またはステップＳ７で重みデータを減少または増加
させて重みデータを更新する。更新した重みデータに基
づいて再度ビット長の割り当てを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の成分に分解
されたデジタルデータを符号化する符号化方法及びその
符号化方法を実現する符号化装置に関する。
されたデジタルデータを符号化する符号化方法及びその
符号化方法を実現する符号化装置に関する。
【０００２】
【従来の技術】デジタルオーディオ機器においては、記
録データに対して圧縮処理を施すことにより、より多く
の情報を記録媒体に記録できるようにしている。このよ
うなデータの圧縮処理では、例えば、時系列のオーディ
オデータを周波数軸上に展開し、その周波数軸上で複数
のブロックに分割した後、各ブロック毎に適応的に割り
当てたビット長に応じて符号化が行われる。
録データに対して圧縮処理を施すことにより、より多く
の情報を記録媒体に記録できるようにしている。このよ
うなデータの圧縮処理では、例えば、時系列のオーディ
オデータを周波数軸上に展開し、その周波数軸上で複数
のブロックに分割した後、各ブロック毎に適応的に割り
当てたビット長に応じて符号化が行われる。
【０００３】図７は、デジタルデータを符号化する符号
化装置の構成を示すブロック図である。入力されるデー
タＸ(n)は、時系列のオーディオデータをフーリエ変換
によって周波数軸上に展開して得られるものであり、例
えば図８に示すように、１ブロック分のデータが８つの
帯域Ｂ１〜Ｂ８に分解されている。このように分解され
たデータＸ(n)には、図８に示すように、人が聞くこと
のできる最小値を表す最小可聴レベルＬ１と、特定の音
が他の音によりマスクされて聞こえなくなるマスキング
レベルＬ２と、が各帯域毎に存在する。このため、人が
実際に聞くことのできる音は、これらのレベルＬ１、Ｌ
２を超える範囲に制限される。そこで、符号化装置は、
最小可聴レベルＬ１またはマスキングレベルＬ２の高い
方と、各帯域Ｂ１〜Ｂ８の信号レベルＬ０との差に応じ
て、各帯域Ｂ１〜Ｂ８毎に適当なビット長を割り当てて
符号化を行うようにしている。従って、データＸ(n)の
再現性を損なうことなくデータ量の圧縮が行われる。
化装置の構成を示すブロック図である。入力されるデー
タＸ(n)は、時系列のオーディオデータをフーリエ変換
によって周波数軸上に展開して得られるものであり、例
えば図８に示すように、１ブロック分のデータが８つの
帯域Ｂ１〜Ｂ８に分解されている。このように分解され
たデータＸ(n)には、図８に示すように、人が聞くこと
のできる最小値を表す最小可聴レベルＬ１と、特定の音
が他の音によりマスクされて聞こえなくなるマスキング
レベルＬ２と、が各帯域毎に存在する。このため、人が
実際に聞くことのできる音は、これらのレベルＬ１、Ｌ
２を超える範囲に制限される。そこで、符号化装置は、
最小可聴レベルＬ１またはマスキングレベルＬ２の高い
方と、各帯域Ｂ１〜Ｂ８の信号レベルＬ０との差に応じ
て、各帯域Ｂ１〜Ｂ８毎に適当なビット長を割り当てて
符号化を行うようにしている。従って、データＸ(n)の
再現性を損なうことなくデータ量の圧縮が行われる。
【０００４】レジスタ１は、連続して入力されるデータ
Ｘ(n)を１ブロック単位で取り込んで記憶した後、各帯
域毎に分けて読み出すことにより、各帯域別のレベルを
表す帯域データＡm(n)を出力する。ビット長データ生成
回路２は、レジスタ１から読み出される帯域データＡm
(n)に対して、それぞれの内容に応じたビット長を割り
当て、帯域データＡm(n)を符号化する際のビット長を指
定するビット長データＷm(n)を生成する。このビット長
データＷm(n)は、図８において、最小可聴レベルＬ１ま
たはマスキングレベルＬ２の高い方と各帯域Ｂ１〜Ｂ８
の信号レベルＬ０との差が小さくなる帯域に対しては少
ないビット長を割り当て、逆に大きくなる帯域に対して
は多くのビット長を割り当てるようにして生成される。
Ｘ(n)を１ブロック単位で取り込んで記憶した後、各帯
域毎に分けて読み出すことにより、各帯域別のレベルを
表す帯域データＡm(n)を出力する。ビット長データ生成
回路２は、レジスタ１から読み出される帯域データＡm
(n)に対して、それぞれの内容に応じたビット長を割り
当て、帯域データＡm(n)を符号化する際のビット長を指
定するビット長データＷm(n)を生成する。このビット長
データＷm(n)は、図８において、最小可聴レベルＬ１ま
たはマスキングレベルＬ２の高い方と各帯域Ｂ１〜Ｂ８
の信号レベルＬ０との差が小さくなる帯域に対しては少
ないビット長を割り当て、逆に大きくなる帯域に対して
は多くのビット長を割り当てるようにして生成される。
【０００５】補正データ生成回路３は、帯域データＡm
(n)を符号化したときに、１ブロックが合計何ビットで
表されるかを、ビット長データＷm(n)に基づいて算出す
る。そして、その算出値と目標とする値との差から、１
ブロック分のビット長の総和を所望の量に収めるために
縮小しなければならないビット長を算出する。これによ
り、ビット長データＷm(n)に対して、縮小すべきビット
長を示す補正データＣ(n)が生成される。ビット長デー
タ補正回路４は、補正データＣ(n)に基づいて、ビット
長データ生成回路２から出力されるビット長データＷm
(n)を補正し、補正ビット長データｗm(n)を生成する。
(n)を符号化したときに、１ブロックが合計何ビットで
表されるかを、ビット長データＷm(n)に基づいて算出す
る。そして、その算出値と目標とする値との差から、１
ブロック分のビット長の総和を所望の量に収めるために
縮小しなければならないビット長を算出する。これによ
り、ビット長データＷm(n)に対して、縮小すべきビット
長を示す補正データＣ(n)が生成される。ビット長デー
タ補正回路４は、補正データＣ(n)に基づいて、ビット
長データ生成回路２から出力されるビット長データＷm
(n)を補正し、補正ビット長データｗm(n)を生成する。
【０００６】符号化回路５は、補正ビット長データｗm
(n)に応じて、レジスタ１から読み出される帯域データ
Ａm(n)を符号化し、ビット長の総和が縮小された圧縮デ
ータＹ(n)を生成する。この符号化回路５から出力され
る圧縮データＹ(n)は、補正データＣm(n)によって補正
された適正な補正ビット長データｗm(n)に基づいて得ら
れるものであり、１ブロック分のビット長の総和が目標
値よりも少なくなっている。
(n)に応じて、レジスタ１から読み出される帯域データ
Ａm(n)を符号化し、ビット長の総和が縮小された圧縮デ
ータＹ(n)を生成する。この符号化回路５から出力され
る圧縮データＹ(n)は、補正データＣm(n)によって補正
された適正な補正ビット長データｗm(n)に基づいて得ら
れるものであり、１ブロック分のビット長の総和が目標
値よりも少なくなっている。
【０００７】
【発明が解決しようとする課題】以上の符号化装置にお
いては、１ブロック分のビット長の総和が目標値を超え
たとき、各帯域Ｂ１〜Ｂ８に割り当てるビット長を一様
に減少させるように構成される。このため、各帯域Ｂ１
〜Ｂ８において、それぞれビット長の割り当てを１ビッ
ト減少させたとしても、合計では８ビット減少されるこ
とになり、ビット長の総和と目標値との差が大きくなる
場合がある。例えば、１ブロック分のビット長の総和が
目標値を１ビットだけ超えたとき、各帯域Ｂ１〜Ｂ８で
１ビットずつビット長を減少させると、ビット長の総和
は目標値に対して７ビット少なくなる。従って、目標値
に対して幾らかの余裕がありながらも、その余裕の分の
ビット長を符号化に割り当てることができなくなる。こ
のようなビット長の無駄は、分割する帯域の数が多くな
るほど生じ易くなる。
いては、１ブロック分のビット長の総和が目標値を超え
たとき、各帯域Ｂ１〜Ｂ８に割り当てるビット長を一様
に減少させるように構成される。このため、各帯域Ｂ１
〜Ｂ８において、それぞれビット長の割り当てを１ビッ
ト減少させたとしても、合計では８ビット減少されるこ
とになり、ビット長の総和と目標値との差が大きくなる
場合がある。例えば、１ブロック分のビット長の総和が
目標値を１ビットだけ超えたとき、各帯域Ｂ１〜Ｂ８で
１ビットずつビット長を減少させると、ビット長の総和
は目標値に対して７ビット少なくなる。従って、目標値
に対して幾らかの余裕がありながらも、その余裕の分の
ビット長を符号化に割り当てることができなくなる。こ
のようなビット長の無駄は、分割する帯域の数が多くな
るほど生じ易くなる。
【０００８】そこで本発明は、符号化の際のビット長の
無駄を少なくし、目標値として設定されるビット長を有
効に活用できるようにすることを目的とする。
無駄を少なくし、目標値として設定されるビット長を有
効に活用できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、第１の特徴とするとこ
ろは、複数の成分に分解されたデジタルデータを一定の
ブロック単位で符号化するデジタルデータの符号化方法
において、上記デジタルデータの各成分毎に固有の重み
情報を算出する第１のステップと、上記デジタルデータ
の各成分に対して上記重み情報に応じたビット長をそれ
ぞれ割り当てる第２のステップと、上記第２のステップ
で割り当てた上記ビット長を１ブロック分合計する第３
のステップと、上記第３のステップで合計した上記ビッ
ト長の１ブロック分の合計値を所定の目標値と比較して
大小を判定する第４のステップと、上記第４のステップ
の判定結果に応じて上記第１のステップで算出した上記
重み情報を増減する第５のステップと、を有し、上記第
１乃至第５のステップを繰り返して上記ビット長の１ブ
ロック分の合計値を所望の範囲に収束させることにあ
る。
解決するために成されたもので、第１の特徴とするとこ
ろは、複数の成分に分解されたデジタルデータを一定の
ブロック単位で符号化するデジタルデータの符号化方法
において、上記デジタルデータの各成分毎に固有の重み
情報を算出する第１のステップと、上記デジタルデータ
の各成分に対して上記重み情報に応じたビット長をそれ
ぞれ割り当てる第２のステップと、上記第２のステップ
で割り当てた上記ビット長を１ブロック分合計する第３
のステップと、上記第３のステップで合計した上記ビッ
ト長の１ブロック分の合計値を所定の目標値と比較して
大小を判定する第４のステップと、上記第４のステップ
の判定結果に応じて上記第１のステップで算出した上記
重み情報を増減する第５のステップと、を有し、上記第
１乃至第５のステップを繰り返して上記ビット長の１ブ
ロック分の合計値を所望の範囲に収束させることにあ
る。
【００１０】そして、本発明の第２の特徴とするところ
は、複数の成分に分解されたデジタルデータを各成分毎
に指定されるビット長に従って符号化するデジタルデー
タの符号化装置であって、上記デジタルデータに基づい
て各成分毎の重要度を示す重みデータを算出する重みデ
ータ生成回路と、上記重みデータを少なくとも１ブロッ
ク分記憶する重みデータ記憶回路と、上記デジタルデー
タの各成分に対して、上記重みデータ記憶回路に記憶さ
れた上記重みデータに応じたビット長を割り当てるビッ
ト長割り当て回路と、上記デジタルデータの各成分に割
り当てたビット長を１ブロック分合計する総和算出回路
と、上記ビット長の１ブロック分の合計値の大小に応じ
て上記記憶回路に記憶された上記重みデータを増減する
重みデータ更新回路と、を備え、上記重みデータの更新
を繰り返して上記ビット長の１ブロック分の合計値を所
定の範囲に収め、その時点のビット長に応じて上記デジ
タルデータの各成分を符号化することにある。
は、複数の成分に分解されたデジタルデータを各成分毎
に指定されるビット長に従って符号化するデジタルデー
タの符号化装置であって、上記デジタルデータに基づい
て各成分毎の重要度を示す重みデータを算出する重みデ
ータ生成回路と、上記重みデータを少なくとも１ブロッ
ク分記憶する重みデータ記憶回路と、上記デジタルデー
タの各成分に対して、上記重みデータ記憶回路に記憶さ
れた上記重みデータに応じたビット長を割り当てるビッ
ト長割り当て回路と、上記デジタルデータの各成分に割
り当てたビット長を１ブロック分合計する総和算出回路
と、上記ビット長の１ブロック分の合計値の大小に応じ
て上記記憶回路に記憶された上記重みデータを増減する
重みデータ更新回路と、を備え、上記重みデータの更新
を繰り返して上記ビット長の１ブロック分の合計値を所
定の範囲に収め、その時点のビット長に応じて上記デジ
タルデータの各成分を符号化することにある。
【００１１】本発明によれば、ビット長の割り当て数よ
りも多くの数を用いて重み情報を表すことができ、重み
情報をビット長の増減よりも細かく増減することができ
る。従って、その重み情報に基づいてビット長の割り当
てを行うことにより、特定の帯域で選択的にビット長の
割り当てを増減することが可能になる。
りも多くの数を用いて重み情報を表すことができ、重み
情報をビット長の増減よりも細かく増減することができ
る。従って、その重み情報に基づいてビット長の割り当
てを行うことにより、特定の帯域で選択的にビット長の
割り当てを増減することが可能になる。
【００１２】
【発明の実施の形態】図１は、本発明のデジタルデータ
の符号化方法を説明するフローチャートである。このフ
ローチャートにおいては、最終的なビット長データの生
成までを示している。実際の符号化処理においては、ビ
ット長データを確定した後、そのビット長データに基づ
いて帯域データの符号化処理が行われる。
の符号化方法を説明するフローチャートである。このフ
ローチャートにおいては、最終的なビット長データの生
成までを示している。実際の符号化処理においては、ビ
ット長データを確定した後、そのビット長データに基づ
いて帯域データの符号化処理が行われる。
【００１３】第１のステップＳ１において、複数の帯域
に分割された帯域データＡm(n)について、各帯域毎の重
要度を示す重みデータｇm(n)を算出する。この重みデー
タｇm(n)は、帯域データＡm(n)を合成してオーディオ信
号として再生したとき、人の耳に聞こえやすいか否かに
応じて設定される。即ち、図８に示したように、各帯域
別に設定される最小可聴レベルＬ１またはマスキングレ
ベルＬ２と帯域データＡm(n)の信号レベルＬ０とのレベ
ル差に応じて、その帯域の重要度を適数ビット（例えば
４ビット）で表すようにして生成される。
に分割された帯域データＡm(n)について、各帯域毎の重
要度を示す重みデータｇm(n)を算出する。この重みデー
タｇm(n)は、帯域データＡm(n)を合成してオーディオ信
号として再生したとき、人の耳に聞こえやすいか否かに
応じて設定される。即ち、図８に示したように、各帯域
別に設定される最小可聴レベルＬ１またはマスキングレ
ベルＬ２と帯域データＡm(n)の信号レベルＬ０とのレベ
ル差に応じて、その帯域の重要度を適数ビット（例えば
４ビット）で表すようにして生成される。
【００１４】第２のステップＳ２において、第１のステ
ップＳ１で生成された重みデータｇm(n)に基づいて、各
帯域毎に帯域データＡm(n)を符号化する際のビット長を
割り当てる。実際の割り当て処理では、各種のビット長
データＷm(n)を保持したＲＯＭテーブルを用い、重みデ
ータｇm(n)をそれぞれの値に対応するビット長データＷ
m(n)に変換する。そして、第３のステップＳ３におい
て、第２のステップＳ２で各帯域に割り当てられたビッ
ト長を合計し、１ブロック分の帯域データＡm(n)を符号
化したときのビット長の総和を算出する。即ち、ビット
長データＷm(n)を１ブロック分合計することにより、１
ブロック分の帯域データＡm(n)を符号化したときのビッ
ト長の総和を表す総和データＳ(n)を生成する。
ップＳ１で生成された重みデータｇm(n)に基づいて、各
帯域毎に帯域データＡm(n)を符号化する際のビット長を
割り当てる。実際の割り当て処理では、各種のビット長
データＷm(n)を保持したＲＯＭテーブルを用い、重みデ
ータｇm(n)をそれぞれの値に対応するビット長データＷ
m(n)に変換する。そして、第３のステップＳ３におい
て、第２のステップＳ２で各帯域に割り当てられたビッ
ト長を合計し、１ブロック分の帯域データＡm(n)を符号
化したときのビット長の総和を算出する。即ち、ビット
長データＷm(n)を１ブロック分合計することにより、１
ブロック分の帯域データＡm(n)を符号化したときのビッ
ト長の総和を表す総和データＳ(n)を生成する。
【００１５】第４のステップＳ４では、第３のステップ
Ｓ３で算出されたビット長の総和、即ち、総和データＳ
(n)が、目標とする範囲の上限値を超えているか否かを
判定する。この判定の結果、総和データＳ(n)が上限値
を超えている場合には、第５のステップＳ５に進み、上
限値以内に収まっている場合には第６のステップＳ６に
進む。第５のステップＳ５では、第１のステップＳ１で
生成された重みデータｇm(n)から一定値を減算して重み
データｇm(n)を更新し、第２のステップＳ２に戻る。
Ｓ３で算出されたビット長の総和、即ち、総和データＳ
(n)が、目標とする範囲の上限値を超えているか否かを
判定する。この判定の結果、総和データＳ(n)が上限値
を超えている場合には、第５のステップＳ５に進み、上
限値以内に収まっている場合には第６のステップＳ６に
進む。第５のステップＳ５では、第１のステップＳ１で
生成された重みデータｇm(n)から一定値を減算して重み
データｇm(n)を更新し、第２のステップＳ２に戻る。
【００１６】第６のステップＳ６では、第３のステップ
Ｓ３で算出されたビット長の総和、即ち、総和データＳ
(n)が、目標とする範囲の下限値に達しているか否かを
判定する。この判定の結果、総和データＳ(n)が下限値
に達していない場合には、第７のステップＳ７に進み、
下限値に達している場合には、処理を終了する。第７の
ステップＳ７では、第１のステップＳ１で生成された重
みデータｇm(n)に一定値を加算して重みデータｇm(n)を
更新し、第２のステップＳ２に戻る。そして、所定の処
理が完了した後には、ビット長データＷm(n)が確定し、
帯域データＡm(n)を符号化する際のビット長が決定され
る。
Ｓ３で算出されたビット長の総和、即ち、総和データＳ
(n)が、目標とする範囲の下限値に達しているか否かを
判定する。この判定の結果、総和データＳ(n)が下限値
に達していない場合には、第７のステップＳ７に進み、
下限値に達している場合には、処理を終了する。第７の
ステップＳ７では、第１のステップＳ１で生成された重
みデータｇm(n)に一定値を加算して重みデータｇm(n)を
更新し、第２のステップＳ２に戻る。そして、所定の処
理が完了した後には、ビット長データＷm(n)が確定し、
帯域データＡm(n)を符号化する際のビット長が決定され
る。
【００１７】以上の符号化処理について、具体例を示し
て説明する。ここでは、帯域データＡm(n)は４つ帯域Ｂ
１〜Ｂ４に分割されているものとする。また、重みデー
タｇm(n)は４ビット（０〜１５）で表され、その重みデ
ータｇm(n)に対して０〜３ビットのビット長が割り当て
られるものとする。先ず、第２のステップＳ２における
重みデータｇm(n)からビット長データＷm(n)への変換テ
ーブルは、例えば、図２に示すように、重みデータｇm
(n)を４段階に分け、各段階毎にビット長を割り当てる
ように構成される。第１のステップＳ１において、図３
に示すように、各帯域Ｂ１〜Ｂ４に対する重みデータｇ
1(n)〜ｇ4(n)の初期値が「４」「５」「９」「１０」と
して得られたとする。第２のステップＳ２では、重みデ
ータｇ1(n)〜ｇ4(n)の「４」「５」「９」「１０」に対
して、図２の変換テーブルに従い、ビット長データＷ1
(n)〜Ｗ4(n)の初期値が「１」「１」「２」「２」とし
て取り出される。そして、第３のステップＳ３で、ビッ
ト長データＷ1(n)〜Ｗ4(n)「１」「１」「２」「２」の
総和が計算され、総和データＳ(n)が「６」として得ら
れる。ここで、目標範囲の上限値を「５」とすれば、第
４のステップＳ４において、総和データＳ(n)が上限値
を越えていると判定される。そして、第５のステップＳ
５において、重みデータｇ1(n)〜ｇ4(n)の初期値から
「１」が減算され、重みデータｇ1(n)〜ｇ4(n)が「３」
「４」「８」「９」として更新される。この更新された
重みデータｇ1(n)〜ｇ4(n)「３」「４」「８」「９」つ
いて、第２のステップＳ２で図２の変換テーブルに従う
変換を再度行うと、新たなビット長データＷ1(n)〜Ｗ4
(n)は「０」「１」「２」「２」となる。これらのビッ
ト長データＷ1(n)〜Ｗ4(n)「０」「１」「２」「２」か
ら得られる総和データＳ(n)は「５」であり、上限値以
内に収まっている。ここで、下限値も「５」であるとす
れば、第６のステップＳ６では、総和データＳ(n)が下
限値に達していると判定され、各ビット長データＷ1(n)
〜Ｗ4(n)が「０」「１」「２」「２」として確定され
る。
て説明する。ここでは、帯域データＡm(n)は４つ帯域Ｂ
１〜Ｂ４に分割されているものとする。また、重みデー
タｇm(n)は４ビット（０〜１５）で表され、その重みデ
ータｇm(n)に対して０〜３ビットのビット長が割り当て
られるものとする。先ず、第２のステップＳ２における
重みデータｇm(n)からビット長データＷm(n)への変換テ
ーブルは、例えば、図２に示すように、重みデータｇm
(n)を４段階に分け、各段階毎にビット長を割り当てる
ように構成される。第１のステップＳ１において、図３
に示すように、各帯域Ｂ１〜Ｂ４に対する重みデータｇ
1(n)〜ｇ4(n)の初期値が「４」「５」「９」「１０」と
して得られたとする。第２のステップＳ２では、重みデ
ータｇ1(n)〜ｇ4(n)の「４」「５」「９」「１０」に対
して、図２の変換テーブルに従い、ビット長データＷ1
(n)〜Ｗ4(n)の初期値が「１」「１」「２」「２」とし
て取り出される。そして、第３のステップＳ３で、ビッ
ト長データＷ1(n)〜Ｗ4(n)「１」「１」「２」「２」の
総和が計算され、総和データＳ(n)が「６」として得ら
れる。ここで、目標範囲の上限値を「５」とすれば、第
４のステップＳ４において、総和データＳ(n)が上限値
を越えていると判定される。そして、第５のステップＳ
５において、重みデータｇ1(n)〜ｇ4(n)の初期値から
「１」が減算され、重みデータｇ1(n)〜ｇ4(n)が「３」
「４」「８」「９」として更新される。この更新された
重みデータｇ1(n)〜ｇ4(n)「３」「４」「８」「９」つ
いて、第２のステップＳ２で図２の変換テーブルに従う
変換を再度行うと、新たなビット長データＷ1(n)〜Ｗ4
(n)は「０」「１」「２」「２」となる。これらのビッ
ト長データＷ1(n)〜Ｗ4(n)「０」「１」「２」「２」か
ら得られる総和データＳ(n)は「５」であり、上限値以
内に収まっている。ここで、下限値も「５」であるとす
れば、第６のステップＳ６では、総和データＳ(n)が下
限値に達していると判定され、各ビット長データＷ1(n)
〜Ｗ4(n)が「０」「１」「２」「２」として確定され
る。
【００１８】ここで、各帯域に割り当てるビット長自体
を減少させることにより、各ビット長の総和を目標の範
囲に収めるようにした従来の符号化方法と本発明の符号
化方法とを比較する。図３に示すビット長データＷ1(n)
〜Ｗ4(n)の初期値「１」「１」「２」「２」に対して、
総和が「５」以下になるようにそれぞれ「１」を減算す
ると、新たなビット長データＷ1(n)〜Ｗ4(n)は「０」
「０」「１」「１」として得られる。このビット長デー
タＷ1(n)〜Ｗ4(n)「０」「０」「１」「１」の総和は
「２」であり、上限値「２」以内に収まっている。この
場合、上限値「５」に対して３ビット分の余裕があるに
もかかわらず、その余裕分を活用することができない。
従って、本発明の符号化方法と比較して、データ長を有
効活用しにくいということが分かる。
を減少させることにより、各ビット長の総和を目標の範
囲に収めるようにした従来の符号化方法と本発明の符号
化方法とを比較する。図３に示すビット長データＷ1(n)
〜Ｗ4(n)の初期値「１」「１」「２」「２」に対して、
総和が「５」以下になるようにそれぞれ「１」を減算す
ると、新たなビット長データＷ1(n)〜Ｗ4(n)は「０」
「０」「１」「１」として得られる。このビット長デー
タＷ1(n)〜Ｗ4(n)「０」「０」「１」「１」の総和は
「２」であり、上限値「２」以内に収まっている。この
場合、上限値「５」に対して３ビット分の余裕があるに
もかかわらず、その余裕分を活用することができない。
従って、本発明の符号化方法と比較して、データ長を有
効活用しにくいということが分かる。
【００１９】図４は、本発明のデジタルデータの符号化
装置の第１の実施形態を示すブロック図である。レジス
タ１１は、図７に示すレジスタ１と同一のものであり、
入力されるデータＸ(n)を一旦記憶し、帯域別の帯域デ
ータＡm(n)に分けて出力する。重みデータ生成回路１２
は、レジスタ１１から入力される帯域データＡm(n)に対
して、各帯域毎にデータの重要度を示す重みデータｇm
(n)を算出する。この重みデータｇm(n)の生成について
は、基本的な算出基準は図７に示すビット長データ生成
回路２における算出基準と同一であるが、データ量が、
ビット長を表すのに必要なデータ量よりも多く設定され
る。例えば、帯域データＡm(n)の符号化に割り当てるビ
ット長を２ビット（４段階）で表すのに対して、重みデ
ータｇm(n)を４ビット（１６段階）で表すようにしてい
る。
装置の第１の実施形態を示すブロック図である。レジス
タ１１は、図７に示すレジスタ１と同一のものであり、
入力されるデータＸ(n)を一旦記憶し、帯域別の帯域デ
ータＡm(n)に分けて出力する。重みデータ生成回路１２
は、レジスタ１１から入力される帯域データＡm(n)に対
して、各帯域毎にデータの重要度を示す重みデータｇm
(n)を算出する。この重みデータｇm(n)の生成について
は、基本的な算出基準は図７に示すビット長データ生成
回路２における算出基準と同一であるが、データ量が、
ビット長を表すのに必要なデータ量よりも多く設定され
る。例えば、帯域データＡm(n)の符号化に割り当てるビ
ット長を２ビット（４段階）で表すのに対して、重みデ
ータｇm(n)を４ビット（１６段階）で表すようにしてい
る。
【００２０】重みデータ記憶回路１３は、重みデータ生
成回路１２で生成された重みデータｇm(n)をブロック単
位で少なくとも１ブロック分記憶する。重みデータ更新
回路１４は、重みデータ記憶回路１３から読み出した重
みデータｇm(n)を、後述する判定回路１７の指示に応答
して一定量だけ増加または減少させ、新たな重みデータ
ｇm(n)として重みデータ記憶回路１３に記憶し直す。こ
れにより、重みデータ記憶回路１３に記憶された重みデ
ータｇm(n)が更新される。ビット長割り当て回路１５
は、重みデータ記憶回路１３から入力される重みデータ
ｇm(n)に対して、予め決められたビット長を指定するビ
ット長データＷm(n)を生成する。即ち、ビット長割り当
て回路１５は、例えば図２に示すような変換テーブルを
有しており、４ビットで表される重みデータｇm(n)を２
ビットのビット長データＷm(n)に変換する。
成回路１２で生成された重みデータｇm(n)をブロック単
位で少なくとも１ブロック分記憶する。重みデータ更新
回路１４は、重みデータ記憶回路１３から読み出した重
みデータｇm(n)を、後述する判定回路１７の指示に応答
して一定量だけ増加または減少させ、新たな重みデータ
ｇm(n)として重みデータ記憶回路１３に記憶し直す。こ
れにより、重みデータ記憶回路１３に記憶された重みデ
ータｇm(n)が更新される。ビット長割り当て回路１５
は、重みデータ記憶回路１３から入力される重みデータ
ｇm(n)に対して、予め決められたビット長を指定するビ
ット長データＷm(n)を生成する。即ち、ビット長割り当
て回路１５は、例えば図２に示すような変換テーブルを
有しており、４ビットで表される重みデータｇm(n)を２
ビットのビット長データＷm(n)に変換する。
【００２１】総和算出回路１６は、ビット長割り当て回
路１５から入力されるビット長データＷm(n)をブロック
単位で合計し、１ブロック分の帯域データＡm(n)を符号
化したときのビット長の総和を示す総和データＳ(n)を
生成する。判定回路１７は、総和算出回路１６から入力
される総和データＳ(n)を、圧縮処理の目標値に対応し
て設定される上限値及び下限値と比較し、総和データＳ
(n)が所望の範囲にあるか否かを判定する。ここで、圧
縮処理の目標値は、最終的に得られる圧縮画像データＹ
(n)の１ブロック分の総ビット長を決めるものであり、
圧縮率に応じて設定される。そして、総和データＳ(n)
が上限値を超えているときには、重みデータ更新回路１
４に対して重みデータｇm(n)の減算処理を指示し、下限
値に達していないときには重みデータ更新回路１４に対
して重みデータｇm(n)の加算処理を指示する。また、総
和データＳ(n)が上限値を越えておらず、かつ、下限値
に達していたときには、重みデータｇm(n)の更新は行わ
ず、ビット長データＷm(n)を確定する。このとき、総和
データＳ(n)と上限値または下限値との差に応じて、重
みデータ更新回路１４での重みデータｇm(n)に対する加
算値または減算値を増減する。即ち、総和データＳ(n)
の上限値を超える分が大きいほど重みデータ更新回路１
４での重みデータｇm(n)に対する減算値を大きく設定
し、下限値に満たない分が大きいほど重みデータ更新回
路１４での重みデータｇm(n)に対する加算値大きく設定
する。これにより、重みデータ更新回路１４での重みデ
ータｇm(n)の更新回数を少なくすることができる。
路１５から入力されるビット長データＷm(n)をブロック
単位で合計し、１ブロック分の帯域データＡm(n)を符号
化したときのビット長の総和を示す総和データＳ(n)を
生成する。判定回路１７は、総和算出回路１６から入力
される総和データＳ(n)を、圧縮処理の目標値に対応し
て設定される上限値及び下限値と比較し、総和データＳ
(n)が所望の範囲にあるか否かを判定する。ここで、圧
縮処理の目標値は、最終的に得られる圧縮画像データＹ
(n)の１ブロック分の総ビット長を決めるものであり、
圧縮率に応じて設定される。そして、総和データＳ(n)
が上限値を超えているときには、重みデータ更新回路１
４に対して重みデータｇm(n)の減算処理を指示し、下限
値に達していないときには重みデータ更新回路１４に対
して重みデータｇm(n)の加算処理を指示する。また、総
和データＳ(n)が上限値を越えておらず、かつ、下限値
に達していたときには、重みデータｇm(n)の更新は行わ
ず、ビット長データＷm(n)を確定する。このとき、総和
データＳ(n)と上限値または下限値との差に応じて、重
みデータ更新回路１４での重みデータｇm(n)に対する加
算値または減算値を増減する。即ち、総和データＳ(n)
の上限値を超える分が大きいほど重みデータ更新回路１
４での重みデータｇm(n)に対する減算値を大きく設定
し、下限値に満たない分が大きいほど重みデータ更新回
路１４での重みデータｇm(n)に対する加算値大きく設定
する。これにより、重みデータ更新回路１４での重みデ
ータｇm(n)の更新回数を少なくすることができる。
【００２２】符号化回路１８は、図７に示す符号化回路
５と同一のものであり、レジスタ１１から入力される帯
域データＡm(n)をビット長割り当て回路１５から供給さ
れるビット長データＷm(n)に応じて符号化する。この符
号化処理においては、更新を繰り返して最適化されたに
応じて帯域データＡm(n)が符号化されるため、ビット長
に無駄が生じにくくなっている。
５と同一のものであり、レジスタ１１から入力される帯
域データＡm(n)をビット長割り当て回路１５から供給さ
れるビット長データＷm(n)に応じて符号化する。この符
号化処理においては、更新を繰り返して最適化されたに
応じて帯域データＡm(n)が符号化されるため、ビット長
に無駄が生じにくくなっている。
【００２３】図５は、本発明のデジタルデータの符号化
装置の第２の実施形態を示すブロック図である。尚、こ
の図においては、重みデータｇm(n)から、最適化したビ
ット長データＷm(n)を生成するまでについての構成を示
している。重みデータｇm(n)の生成及び帯域データＡm
(n)の符号化処理については、図１に示すレジスタ１
１、重みデータ生成回路１２及び符号化回路１８によっ
て行われる。
装置の第２の実施形態を示すブロック図である。尚、こ
の図においては、重みデータｇm(n)から、最適化したビ
ット長データＷm(n)を生成するまでについての構成を示
している。重みデータｇm(n)の生成及び帯域データＡm
(n)の符号化処理については、図１に示すレジスタ１
１、重みデータ生成回路１２及び符号化回路１８によっ
て行われる。
【００２４】ＲＡＭ２１は、重みデータｇm(n)を取り込
み、少なくとも１ブロック分記憶する。第１のＲＯＭ２
２は、重みデータｇm(n)をビット長データＷm(n)に変換
するための変換テーブルを記憶しており、ＲＡＭ２１か
ら入力される重みデータｇm(n)に応答して所定のビット
長データＷm(n)を出力する。第２のＲＯＭ２３は、ビッ
ト長の総和を算出する際の個数データ及び重みデータｇ
m(n)を更新する際の加減算データをそれぞれ記憶し、各
演算処理を行う際に選択的にそれぞれのデータを出力す
る。
み、少なくとも１ブロック分記憶する。第１のＲＯＭ２
２は、重みデータｇm(n)をビット長データＷm(n)に変換
するための変換テーブルを記憶しており、ＲＡＭ２１か
ら入力される重みデータｇm(n)に応答して所定のビット
長データＷm(n)を出力する。第２のＲＯＭ２３は、ビッ
ト長の総和を算出する際の個数データ及び重みデータｇ
m(n)を更新する際の加減算データをそれぞれ記憶し、各
演算処理を行う際に選択的にそれぞれのデータを出力す
る。
【００２５】乗算器２４は、第１のＲＯＭ２２及び第２
のＲＯＭ２３に接続され、ビット長の総和を算出する際
にビット長データＷm(n)と個数データとを乗算する。
尚、重みデータｇm(n)を更新する際には、加減算データ
をそのまま通過させて出力する。セレクタ２５は、ＲＡ
Ｍ２１及び乗算器２４に接続され、ビット長の総和を算
出する際には乗算器２４の出力を選択し、重みデータｇ
m(n)を更新する際にはＲＡＭ２１側を選択する。加算器
２６は、セレクタ２６及び後述するレジスタ２７に接続
され、セレクタ２５から選択的に取り出されるデータと
レジスタ２７に記憶されたデータとを加算する。レジス
タ２７は、加算器２６に接続され、加算器２６の加算結
果を保持する。この加算器２６及びレジスタ２７よりビ
ット長データＷm(n)の累加算を可能にしている。また、
加算器２６の出力は、ＲＡＭ２１にも接続されており、
重みデータｇm(n)を更新してＲＡＭ２１に再度書き込む
ことができるようにしている。
のＲＯＭ２３に接続され、ビット長の総和を算出する際
にビット長データＷm(n)と個数データとを乗算する。
尚、重みデータｇm(n)を更新する際には、加減算データ
をそのまま通過させて出力する。セレクタ２５は、ＲＡ
Ｍ２１及び乗算器２４に接続され、ビット長の総和を算
出する際には乗算器２４の出力を選択し、重みデータｇ
m(n)を更新する際にはＲＡＭ２１側を選択する。加算器
２６は、セレクタ２６及び後述するレジスタ２７に接続
され、セレクタ２５から選択的に取り出されるデータと
レジスタ２７に記憶されたデータとを加算する。レジス
タ２７は、加算器２６に接続され、加算器２６の加算結
果を保持する。この加算器２６及びレジスタ２７よりビ
ット長データＷm(n)の累加算を可能にしている。また、
加算器２６の出力は、ＲＡＭ２１にも接続されており、
重みデータｇm(n)を更新してＲＡＭ２１に再度書き込む
ことができるようにしている。
【００２６】そして、判定回路２８は、ビット長データ
Ｗm(n)を累加算して得られる総和データＳ(n)を取り込
み、所定の基準値と比較して総和データＳ(n)、即ち、
１ブロックの総ビット長が所望の範囲にあるか否かを判
定する。この判定回路２８の判定動作自体は、図４に示
す判定回路１７の判定動作と同一である。そして、この
判定回路２８は、ビット長データＷm(n)の次の更新量を
決定し、第２のＲＯＭ２３に対して、重みデータｇm(n)
の更新に用いる加減算データを指定するように指示を与
える。
Ｗm(n)を累加算して得られる総和データＳ(n)を取り込
み、所定の基準値と比較して総和データＳ(n)、即ち、
１ブロックの総ビット長が所望の範囲にあるか否かを判
定する。この判定回路２８の判定動作自体は、図４に示
す判定回路１７の判定動作と同一である。そして、この
判定回路２８は、ビット長データＷm(n)の次の更新量を
決定し、第２のＲＯＭ２３に対して、重みデータｇm(n)
の更新に用いる加減算データを指定するように指示を与
える。
【００２７】図６は、図５に示す符号化装置の動作を説
明するタイミング図である。この図においては、１つの
ブロックが４つの帯域データＡ1(n)〜Ａ4(n)に分解され
ている場合を示している。先ず、ＲＡＭ２１には、４つ
の帯域データＡ1(1)〜Ａ4(1)に対応した４つの重みデー
タｇ1(1)〜ｇ4(1)が記憶されているものとする。そこ
で、重みデータｇ1(1)〜ｇ4(1)が順次読み出されて第１
のＲＯＭ２２に供給されると、各重みデータｇ1(1)〜ｇ
4(1)に対応してビット長データＷ1(1)〜Ｗ4(1)が読み出
される。このとき、セレクタ２５は乗算器２５側を選択
していると共に、第２のＲＯＭ２３からは個数データと
して「１」が読み出されており、乗算器２４においてビ
ット長データＷ1(1)〜Ｗ4(1)に乗算される。そして、そ
の乗算値、即ち、ビット長データＷ1(1)〜Ｗ4(1)が、加
算器２６及びレジスタ２７によって累加算される。
明するタイミング図である。この図においては、１つの
ブロックが４つの帯域データＡ1(n)〜Ａ4(n)に分解され
ている場合を示している。先ず、ＲＡＭ２１には、４つ
の帯域データＡ1(1)〜Ａ4(1)に対応した４つの重みデー
タｇ1(1)〜ｇ4(1)が記憶されているものとする。そこ
で、重みデータｇ1(1)〜ｇ4(1)が順次読み出されて第１
のＲＯＭ２２に供給されると、各重みデータｇ1(1)〜ｇ
4(1)に対応してビット長データＷ1(1)〜Ｗ4(1)が読み出
される。このとき、セレクタ２５は乗算器２５側を選択
していると共に、第２のＲＯＭ２３からは個数データと
して「１」が読み出されており、乗算器２４においてビ
ット長データＷ1(1)〜Ｗ4(1)に乗算される。そして、そ
の乗算値、即ち、ビット長データＷ1(1)〜Ｗ4(1)が、加
算器２６及びレジスタ２７によって累加算される。
【００２８】初期状態におてレジスタ２７はリセットさ
れており、最初に加算器２６に入力されるビット長デー
タＷ1(1)は、 Ｔ1(1)＝Ｗ1(1) としてそのままレジスタ２７に格納される。続いて、ビ
ット長データＷ2(1)〜Ｗ4(1)が順次加算器２６に入力さ
れると、 Ｔ2(1)＝Ｔ1(1)＋Ｗ2(1) Ｔ3(1)＝Ｔ2(1)＋Ｗ3(1) Ｔ4(1)＝Ｔ3(1)＋Ｗ4(1) なるデータが順次レジスタ２７に格納され、累加算が達
成される。そして、最終的にレジスタ２７に格納された Ｔ4(1)＝Ｗ1(1)＋Ｗ2(1)＋Ｗ3(1)＋Ｗ4(1) が総和データＳ(1)として判定回路２８へ供給される。
れており、最初に加算器２６に入力されるビット長デー
タＷ1(1)は、 Ｔ1(1)＝Ｗ1(1) としてそのままレジスタ２７に格納される。続いて、ビ
ット長データＷ2(1)〜Ｗ4(1)が順次加算器２６に入力さ
れると、 Ｔ2(1)＝Ｔ1(1)＋Ｗ2(1) Ｔ3(1)＝Ｔ2(1)＋Ｗ3(1) Ｔ4(1)＝Ｔ3(1)＋Ｗ4(1) なるデータが順次レジスタ２７に格納され、累加算が達
成される。そして、最終的にレジスタ２７に格納された Ｔ4(1)＝Ｗ1(1)＋Ｗ2(1)＋Ｗ3(1)＋Ｗ4(1) が総和データＳ(1)として判定回路２８へ供給される。
【００２９】ここで、判定回路２８において、総和デー
タＳ(1)が大きく、重みデータｇ1(1)〜ｇ4(1)を「１」
ずつ減少させて更新するように判定されたとする。この
とき、セレクタ２５は、ＲＡＭ２１側に切り換えられ、
さらに、レジスタ２７は、リセットされている。そし
て、第２のＲＯＭ２３からは、加減算値として「−１」
が読み出される。
タＳ(1)が大きく、重みデータｇ1(1)〜ｇ4(1)を「１」
ずつ減少させて更新するように判定されたとする。この
とき、セレクタ２５は、ＲＡＭ２１側に切り換えられ、
さらに、レジスタ２７は、リセットされている。そし
て、第２のＲＯＭ２３からは、加減算値として「−１」
が読み出される。
【００３０】ＲＡＭ２１から重みデータｇ1(1)が再び読
み出され、セレクタ２５及び加算器を２６を通してレジ
スタ２７に格納される。続いて、セレクタ２５が乗算器
２４側に切り換えられ、第２のＲＯＭ２３から読み出さ
れ加減算値「−１」が加算器２６に入力されると、重み
データｇ1(1)に加減算値「−１」が加算され、 ｇ1(2)＝ｇ1(1) −１ として重みデータｇ1(2)が新たにＲＡＭ２１に書き込ま
れる。同様の動作を繰り返すことにより、 ｇ2(2)＝ｇ2(1) −１ ｇ3(2)＝ｇ3(1) −１ ｇ4(2)＝ｇ4(1) −１ として重みデータｇ2(2)〜ｇ4(2)が新たにＲＡＭ２１に
書き込まれる。
み出され、セレクタ２５及び加算器を２６を通してレジ
スタ２７に格納される。続いて、セレクタ２５が乗算器
２４側に切り換えられ、第２のＲＯＭ２３から読み出さ
れ加減算値「−１」が加算器２６に入力されると、重み
データｇ1(1)に加減算値「−１」が加算され、 ｇ1(2)＝ｇ1(1) −１ として重みデータｇ1(2)が新たにＲＡＭ２１に書き込ま
れる。同様の動作を繰り返すことにより、 ｇ2(2)＝ｇ2(1) −１ ｇ3(2)＝ｇ3(1) −１ ｇ4(2)＝ｇ4(1) −１ として重みデータｇ2(2)〜ｇ4(2)が新たにＲＡＭ２１に
書き込まれる。
【００３１】続いて、ＲＡＭ２１から更新された重みデ
ータｇ1(2)〜ｇ4(2)が読み出され、各重みデータｇ1(2)
〜ｇ4(2)に対応したビット長データＷ1(2)〜Ｗ4(2)が第
１のＲＯＭ２２から読み出される。このビット長データ
Ｗ1(2)〜Ｗ4(2)については、ビット長データＷ1(1)〜Ｗ
4(1)と同様に加算器２６及びレジスタ２７によって累加
算され、 Ｔ4(2)＝Ｗ1(2)＋Ｗ2(2)＋Ｗ3(2)＋Ｗ4(2) が総和データＳ(2)として判定回路２８に供給される。
ータｇ1(2)〜ｇ4(2)が読み出され、各重みデータｇ1(2)
〜ｇ4(2)に対応したビット長データＷ1(2)〜Ｗ4(2)が第
１のＲＯＭ２２から読み出される。このビット長データ
Ｗ1(2)〜Ｗ4(2)については、ビット長データＷ1(1)〜Ｗ
4(1)と同様に加算器２６及びレジスタ２７によって累加
算され、 Ｔ4(2)＝Ｗ1(2)＋Ｗ2(2)＋Ｗ3(2)＋Ｗ4(2) が総和データＳ(2)として判定回路２８に供給される。
【００３２】第２の実施形態においては、セレクタ２５
の切り替えによってビット長データＷ1(n)〜Ｗ4(n)の累
加算処理と重みデータｇ1(n)〜ｇ4(n)の更新処理とを同
一の加算器２６を用いて行うことができる。従って、加
算器の数を少なくして回路規模を小さくすることができ
る。以上の動作を繰り返すことにより、重みデータｇ1
(n)〜ｇ4(n)が更新され、総和データＳ(n)が所定の範囲
に収められる。従って、そのときの重みデータｇ1(n)〜
ｇ4(n)に対応したビット長データＷ1(n)〜Ｗ4(n)によ
り、帯域データＡ1(n)〜Ａ4(n)を符号化することで、１
ブロック分の総ビット長が所定の範囲に収められた圧縮
データＹ(n)を得ることができる。
の切り替えによってビット長データＷ1(n)〜Ｗ4(n)の累
加算処理と重みデータｇ1(n)〜ｇ4(n)の更新処理とを同
一の加算器２６を用いて行うことができる。従って、加
算器の数を少なくして回路規模を小さくすることができ
る。以上の動作を繰り返すことにより、重みデータｇ1
(n)〜ｇ4(n)が更新され、総和データＳ(n)が所定の範囲
に収められる。従って、そのときの重みデータｇ1(n)〜
ｇ4(n)に対応したビット長データＷ1(n)〜Ｗ4(n)によ
り、帯域データＡ1(n)〜Ａ4(n)を符号化することで、１
ブロック分の総ビット長が所定の範囲に収められた圧縮
データＹ(n)を得ることができる。
【００３３】以上の実施形態においては、レジスタ１１
に取り込まれるデータＸ(n)が周波数軸上のデータであ
る場合を例示したが、時間軸上のデータを一定期間毎に
分割したデータをレジスタ１１に取り込むようにしても
よい。
に取り込まれるデータＸ(n)が周波数軸上のデータであ
る場合を例示したが、時間軸上のデータを一定期間毎に
分割したデータをレジスタ１１に取り込むようにしても
よい。
【００３４】
【発明の効果】本発明によれば、帯域データを符号化す
る際の各帯域毎のビット長を重みデータに基づいて細か
く設定することができるようになる。従って、各帯域毎
に割り当てるビット長を最適化することができ、ビット
長を無駄にすることなく効率よくデータを符号化するこ
とができる。
る際の各帯域毎のビット長を重みデータに基づいて細か
く設定することができるようになる。従って、各帯域毎
に割り当てるビット長を最適化することができ、ビット
長を無駄にすることなく効率よくデータを符号化するこ
とができる。
【図１】本発明のデジタルデータの符号化方法を説明す
るフローチャートである。
るフローチャートである。
【図２】重みデータをビット長データに変換する変換テ
ーブルの一例を示す図である。
ーブルの一例を示す図である。
【図３】符号化処理の際の重みデータとビット長データ
との関係を示す図である。
との関係を示す図である。
【図４】本発明のデジタルデータ符号化装置の第１の実
施形態を示すブロック図である。
施形態を示すブロック図である。
【図５】本発明のデジタルデータ符号化装置の第２の実
施形態を示すブロック図である。
施形態を示すブロック図である。
【図６】第２の実施形態の動作を説明するタイミング図
である。
である。
【図７】従来のデジタルデータの符号化装置の構成を示
すブロック図である。
すブロック図である。
【図８】入力されるデータＸ(n)を帯域毎に表した図で
ある。
ある。
１、１１ レジスタ ２ ビット長データ生成回路 ３ 補正データ生成回路 ４ ビット長データ補正回路 ５、１８ 符号化回路 １２ 重みデータ生成回路 １３ 重みデータ記憶回路 １４ 重みデータ更新回路 １５ ビット長割り当て回路 １６ 総和算出回路 １７、２８ 判定回路 ２１ ＲＡＭ ２２、２３ ＲＯＭ ２４ 乗算器 ２５ セレクタ ２６ 加算器 ２７ レジスタ
Claims (4)
- 【請求項１】 複数の成分に分解されたデジタルデータ
を一定のブロック単位で符号化するデジタルデータの符
号化方法において、上記デジタルデータの各成分毎に固
有の重み情報を算出する第１のステップと、上記デジタ
ルデータの各成分に対して上記重み情報に応じたビット
長をそれぞれ割り当てる第２のステップと、上記第２の
ステップで割り当てた上記ビット長を１ブロック分合計
する第３のステップと、上記第３のステップで合計した
上記ビット長の１ブロック分の合計値を所定の目標値と
比較して大小を判定する第４のステップと、上記第４の
ステップの判定結果に応じて上記第１のステップで算出
した上記重み情報を増減する第５のステップと、を有
し、上記第１乃至第５のステップを繰り返して上記ビッ
ト長の１ブロック分の合計値を所望の範囲に収束させる
ことを特徴とするデジタルデータの符号化方法。 - 【請求項２】 上記第５のステップは、上記合計値と上
記目標値との差に応じて上記重み情報の増減量を可変に
することを特徴とする請求項１に記載のデジタルデータ
の符号化方法。 - 【請求項３】 複数の成分に分解されたデジタルデータ
を各成分毎に指定されるビット長に従って符号化するデ
ジタルデータの符号化装置であって、上記デジタルデー
タに基づいて各成分毎の重要度を示す重みデータを算出
する重みデータ生成回路と、上記重みデータを少なくと
も１ブロック分記憶する重みデータ記憶回路と、上記デ
ジタルデータの各成分に対して、上記重みデータ記憶回
路に記憶された上記重みデータに応じたビット長を割り
当てるビット長割り当て回路と、上記デジタルデータの
各成分に割り当てたビット長を１ブロック分合計する総
和算出回路と、上記ビット長の１ブロック分の合計値の
大小に応じて上記記憶回路に記憶された上記重みデータ
を増減する重みデータ更新回路と、を備え、上記重みデ
ータの更新を繰り返して上記ビット長の１ブロック分の
合計値を所定の範囲に収め、その時点のビット長に応じ
て上記デジタルデータの各成分を符号化することを特徴
とするデジタルデータの符号化装置。 - 【請求項４】 上記重みデータ更新回路は、上記総和算
出回路から得られる上記合計値と所望の目標値との差に
応じ、上記記憶回路に記憶された上記重みデータに対し
て一定値を加算または減算することを特徴とする請求項
３に記載のデジタルデータの符号化装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10037347A JPH11234136A (ja) | 1998-02-19 | 1998-02-19 | デジタルデータの符号化方法及び符号化装置 |
| TW087121935A TW525356B (en) | 1998-02-19 | 1998-12-31 | Method and apparatus for encoding digital data |
| KR1019990005329A KR100359037B1 (ko) | 1998-02-19 | 1999-02-13 | 디지탈 데이타의 부호화 방법 및 부호화 장치 |
| US09/252,501 US6542865B1 (en) | 1998-02-19 | 1999-02-18 | Method and apparatus for subband coding, allocating available frame bits based on changable subband weights |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10037347A JPH11234136A (ja) | 1998-02-19 | 1998-02-19 | デジタルデータの符号化方法及び符号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11234136A true JPH11234136A (ja) | 1999-08-27 |
Family
ID=12495051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10037347A Pending JPH11234136A (ja) | 1998-02-19 | 1998-02-19 | デジタルデータの符号化方法及び符号化装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6542865B1 (ja) |
| JP (1) | JPH11234136A (ja) |
| KR (1) | KR100359037B1 (ja) |
| TW (1) | TW525356B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477699B1 (ko) * | 2003-01-15 | 2005-03-18 | 삼성전자주식회사 | 양자화 잡음 분포 조절 방법 및 장치 |
| US7917362B2 (en) | 2006-04-19 | 2011-03-29 | Mediatek Inc. | Method and apparatus for determining a bit boundary of a repetition-coded signal |
| US20100324913A1 (en) * | 2009-06-18 | 2010-12-23 | Jacek Piotr Stachurski | Method and System for Block Adaptive Fractional-Bit Per Sample Encoding |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3104400B2 (ja) * | 1992-04-27 | 2000-10-30 | ソニー株式会社 | オーディオ信号符号化装置及び方法 |
| JP2976701B2 (ja) * | 1992-06-24 | 1999-11-10 | 日本電気株式会社 | 量子化ビット数割当方法 |
| US5623577A (en) * | 1993-07-16 | 1997-04-22 | Dolby Laboratories Licensing Corporation | Computationally efficient adaptive bit allocation for encoding method and apparatus with allowance for decoder spectral distortions |
| KR970011727B1 (en) * | 1994-11-09 | 1997-07-14 | Daewoo Electronics Co Ltd | Apparatus for encoding of the audio signal |
| US5956674A (en) * | 1995-12-01 | 1999-09-21 | Digital Theater Systems, Inc. | Multi-channel predictive subband audio coder using psychoacoustic adaptive bit allocation in frequency, time and over the multiple channels |
-
1998
- 1998-02-19 JP JP10037347A patent/JPH11234136A/ja active Pending
- 1998-12-31 TW TW087121935A patent/TW525356B/zh not_active IP Right Cessation
-
1999
- 1999-02-13 KR KR1019990005329A patent/KR100359037B1/ko not_active IP Right Cessation
- 1999-02-18 US US09/252,501 patent/US6542865B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990072698A (ko) | 1999-09-27 |
| TW525356B (en) | 2003-03-21 |
| US6542865B1 (en) | 2003-04-01 |
| KR100359037B1 (ko) | 2002-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870685A (en) | Voice signal coding method | |
| WO1992017942A1 (fr) | Procede de codage de signaux numeriques | |
| US6226661B1 (en) | Generation and application of sample rate conversion ratios using distributed jitter | |
| JP3077943B2 (ja) | 信号符号化装置 | |
| JPH11234136A (ja) | デジタルデータの符号化方法及び符号化装置 | |
| US4949176A (en) | Method and apparatus for DPCM video signal compression and transmission | |
| EP3144926B1 (en) | Waveform data structure for musical instrument with scalable storage-frame length depending on tones . | |
| JP2775857B2 (ja) | デジタル信号の帯域圧縮回路 | |
| US5522010A (en) | Pitch control apparatus for setting coefficients for cross-fading operation in accordance with intervals between write address and a number of read addresses in a sampling cycle | |
| JPH0427733B2 (ja) | ||
| JP2552102B2 (ja) | ディジタルデータのフォーマッチング／ディフォーマッチング回路 | |
| JP3166218B2 (ja) | データ圧縮伸張装置およびそれを用いた電子楽器 | |
| JPH0944185A (ja) | Ｐｗｍ信号変調復調回路 | |
| US5245126A (en) | Waveform generation system with reduced memory requirement, for use in an electronic musical instrument | |
| US5883324A (en) | Signal generating apparatus and signal generating method | |
| JPS6063593A (ja) | 電子楽器における波形発生装置 | |
| JP3167539B2 (ja) | デジタルデータ符号化装置 | |
| JP3930596B2 (ja) | 音声信号符号化方法 | |
| JP3223555B2 (ja) | 波形読出装置 | |
| JP3603343B2 (ja) | 波形読出装置 | |
| JP3060578B2 (ja) | ディジタル信号符号化方法 | |
| JPH04136994A (ja) | 楽音波形発生装置 | |
| JP2003091300A (ja) | 音声圧縮方法、音声伸張方法、及び音声圧縮装置 | |
| JPH1127145A (ja) | Ａ／ｄ、ｄ／ａ変換方式 | |
| JP2897377B2 (ja) | 波形信号形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |