JPH11225100A - Receiving method and receiver - Google Patents

Receiving method and receiver

Info

Publication number
JPH11225100A
JPH11225100A JP10025420A JP2542098A JPH11225100A JP H11225100 A JPH11225100 A JP H11225100A JP 10025420 A JP10025420 A JP 10025420A JP 2542098 A JP2542098 A JP 2542098A JP H11225100 A JPH11225100 A JP H11225100A
Authority
JP
Japan
Prior art keywords
wave
array
delayed
direct
delayed wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10025420A
Other languages
Japanese (ja)
Other versions
JP2862082B1 (en
Inventor
Masaaki Fujii
正明 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YRP IDOU TSUSHIN KIBAN GIJUTSU
YRP IDOU TSUSHIN KIBAN GIJUTSU KENKYUSHO KK
Fujitsu Ltd
Original Assignee
YRP IDOU TSUSHIN KIBAN GIJUTSU
YRP IDOU TSUSHIN KIBAN GIJUTSU KENKYUSHO KK
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YRP IDOU TSUSHIN KIBAN GIJUTSU, YRP IDOU TSUSHIN KIBAN GIJUTSU KENKYUSHO KK, Fujitsu Ltd filed Critical YRP IDOU TSUSHIN KIBAN GIJUTSU
Priority to JP10025420A priority Critical patent/JP2862082B1/en
Application granted granted Critical
Publication of JP2862082B1 publication Critical patent/JP2862082B1/en
Publication of JPH11225100A publication Critical patent/JPH11225100A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Noise Elimination (AREA)
  • Radio Transmission System (AREA)

Abstract

PROBLEM TO BE SOLVED: To execute efficient reception even for a largely delayed wave by executing system estimation from a direct wave and a selected delayed wave through the use of a Viterbi algorithm with a multi-trellis structure corresponding to the delayed amount of a selected delayed wave. SOLUTION: An array processing part for extracting a direct wave consists of an adaptive array for extracting a direct array 10 and an adaptive algorithm with a constraining condition 11 to extract the direct wave from the demodulation signal of each array antenna. An array processing part for extracting a maximum power delayed wave consists of an adaptive array for extracting a maximum power delayed wave 16 and an adaptive algorithm with a constraining condition 17 similarly to the array processing part for extracting the direct wave. Then, a channel impulse response is obtained by using a training signal to select the delayed wave of maximum receiving power to extract each path by setting the direct wave and the selected delayed wave as desired waves. Then, a group estimation is executed from the direct wave outputted from the array and the selected delayed wave components.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、受信方法および
受信装置に関し、特に、ディジタル移動通信や無線LAN
において問題となるマルチパス対策技術に関し、周波数
選択性フェージングを克服することができる受信方法お
よび受信装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiving method and a receiving apparatus, and more particularly to a digital mobile communication and a wireless LAN.
TECHNICAL FIELD The present invention relates to a multipath countermeasure technique which becomes a problem in the above, and relates to a receiving method and a receiving apparatus which can overcome frequency selective fading.

【0002】[0002]

【従来の技術】近年、マルチパス対策技術としてアダプ
ティブアレーアンテナとビタビアルゴリズムを組み合わ
せたパスダイバーシチ受信方式が提案されている。図9
は、本発明者が学会(1997 IEEE 6th International Co
nferrence on Universal Personal Communications,12-
16 October 1997)において発表した従来例の信号処理
内容を示す機能ブロック図である。
2. Description of the Related Art In recent years, a path diversity receiving system combining an adaptive array antenna and a Viterbi algorithm has been proposed as a multipath countermeasure technology. FIG.
The present inventor has established a conference (1997 IEEE 6th International Co.
nferrence on Universal Personal Communications, 12-
FIG. 16 is a functional block diagram showing a signal processing content of a conventional example announced in 16 October 1997).

【0003】この技術は、直接波抽出用のステアリング
ベクタアレーウェイトを計算する際に直接波だけでなく
1シンボル遅延波に対する候補信号も用意し、また、1
シンボル遅延波抽出用のステアリングベクタアレーウェ
イトを計算する際に1シンボル遅延波だけでなく直接波
に対する候補信号も用意することにより、他の希望波に
対して指向性のナル点を形成せずに希望波成分を取り込
み、複数のアレー出力を最尤系列推定器(Maximum Likel
ihood Sequence Estimation:以下MLSEと記す)において
ブランチメトリック合成を行って送信信号系列の推定を
行うものである。なお、MLSEについては、例えば「ディ
ジタル移動通信のための波形等化技術」1996年6月トリケッフ
゜ス発行,77-100ヘ゜ーシ゛に記載されている。
This technique prepares not only a direct wave but also a candidate signal for a one-symbol delayed wave when calculating a steering vector array weight for direct wave extraction.
When calculating a steering vector array weight for extracting a symbol delayed wave, by preparing a candidate signal for a direct wave as well as a one-symbol delayed wave, it is possible to form a directivity null point for another desired wave. Takes in the desired wave component and outputs multiple array outputs using a maximum likelihood sequence estimator (Maximum Likel
ihood Sequence Estimation (hereinafter referred to as MLSE) performs branch metric synthesis to estimate a transmission signal sequence. The MLSE is described in, for example, "Waveform Equalization Technology for Digital Mobile Communication", published by Trikefs, June 1996, pp. 77-100.

【0004】[0004]

【発明が解決しようとする課題】上記した従来のパスダ
イバーシチ受信方式において、直接波から数シンボル遅
延までの遅延波を全て考慮すると、ビタビアルゴリズム
の状態数が増加し、計算量が指数関数的に増加してしま
うという問題点があった。従って、希望波は直接波と1
シンボル遅延波程度に限られており、直接波と長大遅延
波1波だけが到来するような到来パスが散在するような
環境においては、パスダイバーシチ効果が得られないと
いった問題があった。この発明の目的は、前記した従来
技術の問題点を解決し、遅延波の遅延量が大きい場合に
おいても精度良く受信可能な受信方法および受信装置を
提供することにある。
In the above-mentioned conventional path diversity receiving system, when all the delayed waves from the direct wave to the delay of several symbols are considered, the number of states of the Viterbi algorithm increases, and the amount of calculation increases exponentially. There was a problem that it increased. Therefore, the desired wave is 1
There is a problem that the path diversity effect cannot be obtained in an environment where the arrival paths are limited to only the symbol delay wave and only one direct wave and one long delay wave arrive. SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, and to provide a receiving method and a receiving apparatus capable of receiving signals with high accuracy even when the delay amount of a delayed wave is large.

【0005】[0005]

【課題を解決するための手段】本発明においては、上記
の課題を解決するため、トレーニング信号を用いてチャ
ネルインパルス応答の推定を行い、受信電力が最大の遅
延波を選択して、直接波とその選択した遅延波とを希望
波としてそれぞれのパスを抽出するようにステアリング
ベクタアレーウェイトとその出力応答を計算する。そし
て、アレーから出力される直接波と選択した遅延波成分
からマルチトレリス構造を持つビタビイコライザを用い
て系列推定を行う。
According to the present invention, in order to solve the above-mentioned problems, a channel impulse response is estimated using a training signal, a delayed wave having a maximum received power is selected, and a direct wave is selected. A steering vector array weight and its output response are calculated so that each path is extracted using the selected delayed wave as a desired wave. Then, sequence estimation is performed from the direct wave output from the array and the selected delayed wave component using a Viterbi equalizer having a multi-trellis structure.

【0006】本発明においては、直接波と選択された遅
延波以外をアレー処理によって抑圧し、遅延波の遅延量
に対応したマルチトレリス構造を持つビタビイコライザ
を用いることにより、遅延波の遅延量が大きい場合にお
いても計算量が増加せず、かつ誤り率も劣化しない受信
方式が実現できる。
In the present invention, the delay amount of a delayed wave is suppressed by using a Viterbi equalizer having a multi-trellis structure corresponding to the delay amount of the delayed wave by suppressing other than the direct wave and the selected delayed wave by an array process. Even in the case of a large size, it is possible to realize a receiving method in which the amount of calculation does not increase and the error rate does not deteriorate.

【0007】[0007]

【発明の実施の形態】以下、図面を用いて本発明の実施
例を説明する。図6は、本発明の受信装置のハードウェ
ア構成例を示すブロック図である。アダプティブアレー
アンテナ1には、例えば、4素子から8素子程度のリニ
アアレーアンテナや平面アレーアンテナ等が使用され
る。線形復調器2は、例えば受信信号を増幅し、周波数
変換し、直交検波して、ベースバンドまでダウンコンバ
ートする。A/D変換器3は、受信ベースバンド信号を
A/D変換する。信号処理部4は、例えばDSP(デジ
タルシグナルプロセッサ)等により構成され、後述する
ような、本発明に関するアダプティブアレーアンテナ処
理および最尤系列推定器に関する処理を実行する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 6 is a block diagram illustrating an example of a hardware configuration of the receiving device of the present invention. As the adaptive array antenna 1, for example, a linear array antenna or a planar array antenna having about 4 to 8 elements is used. The linear demodulator 2 amplifies a received signal, performs frequency conversion, performs quadrature detection, and downconverts the signal to a baseband. The A / D converter 3 A / D converts the received baseband signal. The signal processing unit 4 includes, for example, a DSP (Digital Signal Processor) or the like, and executes an adaptive array antenna process and a process related to a maximum likelihood sequence estimator according to the present invention, which will be described later.

【0008】図1は、図6の信号処理部4における本発
明の信号処理機能を示す機能ブロック図である。また、
図2は、各アンテナにおいて受信される直接波および遅
延波の電力例を示す説明図である。なお、実施例におけ
る信号型式としては、伝送すべきデータ部の前に既知の
トレーニング信号が付加されており、TDMA方式で伝
送されるものとする。
FIG. 1 is a functional block diagram showing the signal processing function of the present invention in the signal processing section 4 of FIG. Also,
FIG. 2 is an explanatory diagram illustrating an example of power of a direct wave and a delayed wave received by each antenna. As a signal type in the embodiment, it is assumed that a known training signal is added before a data portion to be transmitted, and the signal is transmitted by a TDMA method.

【0009】チャネルインパルス応答推定・希望波選択
部24は、トレーニング期間において、全てのアンテナ
からの受信信号を用いて、各ブランチ毎に直接波から数
シンボル遅延波までのチャネルインパルス応答の推定を
行う。また、図2に示すような合成プロファイルを算出
し、遅延波の中で電力が最大のもの、即ち図2の例にお
いては3シンボル遅延波を選択する。
The channel impulse response estimating / desired wave selecting section 24 estimates the channel impulse response from a direct wave to a several-symbol delayed wave for each branch using signals received from all antennas during the training period. . In addition, a composite profile as shown in FIG. 2 is calculated, and the one with the largest power among the delayed waves, that is, a three-symbol delayed wave in the example of FIG. 2 is selected.

【0010】直接波抽出用アレー処理部は、直接波抽出
用ステアリングベクタアレー10および拘束条件付き適
用アルゴリズム11からなり、各アレーアンテナの復調
信号から直接波を抽出するように動作する。アダプティ
ブアンテナの制御法としては種々の指導原理が公知であ
るが、フィードバックタイプが一般的であり、アレー出
力と参照信号との平均2乗誤差が最小となるように適応
アルゴリズムを用いてアレーウェイトを制御すると、指
向性のナル点が遅延波の到来方向に向き、遅延波が抑圧
される。
The direct wave extraction array processing section comprises a direct wave extraction steering vector array 10 and an application algorithm 11 with constraints, and operates so as to extract a direct wave from a demodulated signal of each array antenna. Although various teaching principles are known as a control method of an adaptive antenna, a feedback type is generally used, and an array algorithm is used to adjust an array weight so that a mean square error between an array output and a reference signal is minimized. When the control is performed, the null point of the directivity is directed to the arrival direction of the delayed wave, and the delayed wave is suppressed.

【0011】アダプティブアンテナに用いられるウェイ
ト決定アルゴリズムとしては、LMS((Least Mean Squar
e)アダプティブアレー、RLS(Recursive Least Squares)
アダプティブアレーやSMI(Sample Matrix Inversion)ア
レー等がある。なお、このようなアダプティブアンテナ
信号処理方式は、例えば、鷹尾和昭:”アダプティブア
ンテナ理論体系”,信学論(B-II),Vol.J75-B-II,N
o.11,pp.713-720(1992年11月発行)、小川恭孝,菊間
信良:”アダプティブアンテナ理論の進展と今後の展
望”,信学論(B-II),Vol.J75-B-II,No.11,pp.721-
732(1992年11月発行)あるいは、「ディジタル移動通
信のための波形等化技術」1996年6月トリケッフ゜ス発行、101-
116ヘ゜ーシ゛に記載されているように周知である。
As a weight determination algorithm used for an adaptive antenna, LMS ((Least Mean Square)
e) Adaptive array, RLS (Recursive Least Squares)
There are adaptive arrays and SMI (Sample Matrix Inversion) arrays. Such an adaptive antenna signal processing method is described in, for example, Kazuaki Takao: “Adaptive Antenna Theory System”, IEICE (B-II), Vol.J75-B-II, N
o.11, pp.713-720 (Issued November 1992), Yasutaka Ogawa, Nobuyoshi Kikuma: “Progress and Future Prospects of Adaptive Antenna Theory”, IEICE (B-II), Vol.J75-B- II, No.11, pp.721-
732 (issued in November 1992) or "Waveform Equalization Technology for Digital Mobile Communication", published by Trikefs in June 1996, 101-
It is well known as described on page 116.

【0012】拘束条件付き適用アルゴリズム11として
は、簡易なLMS(Least Mean Square)アルゴリズム、収束
特性の優れるRLS(Recursive Least Squares)アルゴリズ
ム等が使用でき、アレー出力と参照信号との誤差からア
ダプティブアレーのウェイトを制御する。
As the application algorithm 11 with the constraint condition, a simple LMS (Least Mean Square) algorithm, an RLS (Recursive Least Squares) algorithm having excellent convergence characteristics, and the like can be used. Control weights.

【0013】最大電力遅延波抽出用アレー処理部は、直
接波抽出用アレー処理部と同様に最大電力遅延波抽出用
ステアリングベクタアレー16および拘束条件付き適用
アルゴリズム17からなる。アルゴリズム17はアルゴ
リズム11と同じものであり、各アレーアンテナの復調
信号から最大電力遅延波を抽出するように動作する。
The maximum power delay wave extraction array processing unit is composed of a maximum power delay wave extraction steering vector array 16 and a constrained condition application algorithm 17 like the direct wave extraction array processing unit. The algorithm 17 is the same as the algorithm 11, and operates so as to extract the maximum power delay wave from the demodulated signal of each array antenna.

【0014】図3は、アレー処理部における動作を示す
説明図である。直接波抽出用アレー10の出力には1、
2、4シンボル遅延波を抑圧して直接波と3シンボル遅
延波成分が出力される。また、最大電力遅延波抽出用ア
レーにおいても、1、2、4シンボル遅延波を抑圧して
3シンボル遅延波および直接波成分が出力される。な
お、図3において実線は直接波抽出用アレーの指向特
性、点線は最大電力遅延波抽出用アレーの指向特性を示
している。
FIG. 3 is an explanatory diagram showing the operation in the array processing section. The output of the direct wave extraction array 10 is 1,
A direct wave and a three-symbol delayed wave component are output by suppressing the two- and four-symbol delayed waves. Also in the maximum power delay wave extraction array, the three-symbol delay wave and the direct wave component are output by suppressing the 1, 2, and 4 symbol delay waves. In FIG. 3, the solid line shows the directivity of the direct wave extraction array, and the dotted line shows the directivity of the maximum power delay wave extraction array.

【0015】アレー処理とMLSEの結合処理部は、アレー
出力推定器であるレプリカ生成器12、18およびマル
チトレリスビタビアルゴリズム23等からなる。レプリ
カ生成器12、18は、トランスバーサルフィルタ等を
使用して、求められたチャネルインパルス応答(CIR)
と既知のトレーニング信号あるいは候補信号を畳み込ん
で希望波に対する参照信号あるいはレプリカを生成す
る。
The joint processing unit for the array processing and the MLSE includes replica generators 12 and 18, which are array output estimators, a multi-trellis Viterbi algorithm 23, and the like. The replica generators 12 and 18 use a transversal filter or the like to determine the obtained channel impulse response (CIR).
And a known training signal or candidate signal to generate a reference signal or replica for the desired wave.

【0016】加算器13、19はアレー10、16の出
力からレプリカ生成器12、18の出力を減算し、誤差
信号を出力する。該誤差信号は拘束条件付き適用アルゴ
リズム11、17にそれぞれ入力されると共に、絶対値
2乗計算器14、20に入力される。絶対値2乗計算器
14、20の出力信号は乗算器15、21にそれぞれ入
力され、後述する重み係数#0、#1がそれぞれ乗算さ
れ、それぞれのアレーにおけるブランチメトリックとし
て出力される。加算器22はそれぞれの乗算器の出力信
号を加算し、ビタビアルゴリズム23に出力する。ビタ
ビアルゴリズム23は、合成されたブランチメトリック
に基づいて受信信号系列を推定し、該系列および候補信
号を出力する。
The adders 13 and 19 subtract the outputs of the replica generators 12 and 18 from the outputs of the arrays 10 and 16 and output an error signal. The error signal is input to the application algorithms 11 and 17 with constraint conditions, respectively, and is also input to the absolute value square calculators 14 and 20. Output signals of the absolute value square calculators 14 and 20 are input to multipliers 15 and 21, respectively, multiplied by weight coefficients # 0 and # 1 described later, and output as branch metrics in the respective arrays. The adder 22 adds the output signals of the respective multipliers and outputs the result to the Viterbi algorithm 23. The Viterbi algorithm 23 estimates a received signal sequence based on the combined branch metrics and outputs the sequence and a candidate signal.

【0017】マルチトレリス構造のビタビアルゴリズム
について説明する。例えばトレーニングモードにおける
パス選択で直接波と3シンボル遅延波のタップを選択し
たとすると、受信信号をアレーに通すことにより直接波
と3シンボル遅延波の合成波が得られる。そこで、選択
した2タップの差分、即ち3組だけ最尤系列推定器を用
意して、合成したブランチメトリック系列を各組に順に
並列に振り分ける。例えば最初の組#1には1番目、4
番目、7番目…のブランチメトリックが割り当てられ
る。この割り当てられたブランチメトリックに対応する
アレー出力信号は連続した畳み込み信号となっている。
このため3組の系列推定器として周知のビタビアルゴリ
ズムを使用する場合、ビタビアルゴリズムの状態数を変
調多値数に減らすことができ、計算量が大幅に減少す
る。
The multi-trellis Viterbi algorithm will be described. For example, assuming that a tap of a direct wave and a three-symbol delayed wave is selected in the path selection in the training mode, a combined wave of the direct wave and the three-symbol delayed wave is obtained by passing the received signal through the array. Therefore, a maximum likelihood sequence estimator is prepared for only the selected two-tap difference, that is, three sets, and the combined branch metric sequence is sequentially allocated to each set in parallel. For example, the first set # 1 has the first,
The seventh, seventh,... Branch metrics are assigned. The array output signal corresponding to the assigned branch metric is a continuous convolution signal.
For this reason, when a well-known Viterbi algorithm is used as three sets of sequence estimators, the number of states of the Viterbi algorithm can be reduced to a modulation multi-level number, and the amount of calculation is greatly reduced.

【0018】図5は、レプリカ生成器の動作を示す説明
図である。ビタビアルゴリズムでは直接波と最大電力遅
延波に対する候補信号を発生する。アレー出力レプリカ
生成器12、18は、例えばトランスバーサルフィルタ
により構成され、直接波および最大電力遅延波(3シン
ボル遅延波)に相当する候補信号とそれぞれの推定チャ
ネルインパルス応答(図5においてはh^0(k)、h^3(k))
とを畳み込んで、各アレー出力に対するレプリカをそれ
ぞれ生成する。
FIG. 5 is an explanatory diagram showing the operation of the replica generator. In the Viterbi algorithm, candidate signals for the direct wave and the maximum power delay wave are generated. The array output replica generators 12 and 18 are composed of, for example, transversal filters, and include candidate signals corresponding to the direct wave and the maximum power delay wave (three-symbol delay wave) and their estimated channel impulse responses (h ^ in FIG. 5). 0 (k), h ^ 3 (k))
To generate replicas for each array output.

【0019】次に、トレーニング期間における動作を説
明する。トレーニング期間においては伝送路のインパル
ス応答、取り込む遅延波、アレーウェイト、重み係数が
決定される。まず、各アンテナからの受信信号を用いて
各アンテナ毎に直接波と数シンボル遅延波までのチャネ
ルインパルス応答の推定を行う。そして、各遅延波のチ
ャネルインパルス応答の絶対値の2乗を計算し、各遅延
タイミング毎に全てのアンテナでのチャネルインパルス
応答の電力の和を計算する。その後、各遅延タイミング
の中からチャネルインパルス応答の電力和が最大の遅延
タイミングを検出する。図2に示す例においては、各遅
延波の電力を比較すると3シンボル遅延波の電力が最大
なので、希望波として3シンボル遅延波が選択される。
Next, the operation during the training period will be described. In the training period, the impulse response of the transmission path, the delayed wave to be taken, the array weight, and the weight coefficient are determined. First, a channel impulse response of up to a direct wave and a several symbol delay wave is estimated for each antenna by using a reception signal from each antenna. Then, the square of the absolute value of the channel impulse response of each delay wave is calculated, and the sum of the powers of the channel impulse responses at all the antennas is calculated for each delay timing. Thereafter, a delay timing having the maximum power sum of the channel impulse response is detected from among the delay timings. In the example shown in FIG. 2, when the powers of the respective delayed waves are compared, the power of the three-symbol delayed wave is the maximum, so that the three-symbol delayed wave is selected as the desired wave.

【0020】次に、直接波のインパルス応答をアレー出
力における直接波成分の応答を決定する拘束ベクトルと
して、アレーウェイトとアレー出力応答(チャネルイン
パルス応答)を拘束条件付き最小2乗法を用いて計算す
る。このときアレー出力応答は直接波だけでなく3シン
ボル遅延波についても行う。図3に示すように、直接波
のインパルス応答を拘束ベクトルとして制御するアレー
は直接波と3シンボル遅延波成分を出力し、他の遅延波
を抑圧する。
Next, the array weight and the array output response (channel impulse response) are calculated using the least squares method with the constraint condition, using the impulse response of the direct wave as a constraint vector for determining the response of the direct wave component in the array output. . At this time, the array output response is performed not only for the direct wave but also for the 3-symbol delayed wave. As shown in FIG. 3, an array that controls the impulse response of a direct wave as a constraint vector outputs the direct wave and a three-symbol delayed wave component, and suppresses other delayed waves.

【0021】次に、選択した遅延波のインパルス応答を
拘束ベクトルとして、アレーウェイトとアレー出力応答
を拘束条件付き最小2乗法を用いて計算する。図3に示
すように、このアレーも直接波成分と3シンボル遅延波
を出力し、他の遅延波を抑圧する。
Next, using the impulse response of the selected delay wave as a constraint vector, an array weight and an array output response are calculated using a least squares method with a constraint condition. As shown in FIG. 3, this array also outputs a direct wave component and a three-symbol delayed wave, and suppresses other delayed waves.

【0022】更に、得られたアレーウェイトと出力応答
を用いて、トレーニング区間での受信信号を再び用いて
誤差信号から累積誤差電力を計算し、トレーニング終了
時に累積シンボル数で正規化(除算)して平均誤差電力
を求める。そして、直接波のチャネルインパルス応答ベ
クトルの電力和を計算して、平均誤差電力で除算するこ
とにより、アレー出力信号の品質を推定する。選択した
遅延波抽出用アレーについてもこの操作を同様に行う。
この各パスダイバーシチブランチの推定品質((SINR)
を用いて、直接波抽出用アレー出力信号と選択した遅延
波抽出用アレー出力信号の品質に比例した重み係数#
0、#1を求める。
Further, using the obtained array weight and output response, the cumulative error power is calculated from the error signal by using the received signal in the training section again, and normalized (divided) by the cumulative number of symbols at the end of training. To find the average error power. Then, the quality of the array output signal is estimated by calculating the power sum of the channel impulse response vector of the direct wave and dividing the sum by the average error power. This operation is similarly performed for the selected delay wave extraction array.
Estimated quality of each path diversity branch ((SINR)
, A weighting factor # proportional to the quality of the array output signal for direct wave extraction and the selected array output signal for delayed wave extraction
0 and # 1 are obtained.

【0023】データ区間においては、選択した遅延波の
遅延タイミングに応じて最尤系列推定用にビタビアルゴ
リズムのサブセットトレリスを用意する。サブセットト
レリス数は選択した遅延波の遅延シンボル数に対応す
る。即ち遅延シンボル数が3であれば3組のサブセット
トレリスを用意する。
In the data section, a subset trellis of the Viterbi algorithm is prepared for maximum likelihood sequence estimation according to the delay timing of the selected delay wave. The number of subset trellises corresponds to the number of delay symbols of the selected delay wave. That is, if the number of delay symbols is 3, three subset trellises are prepared.

【0024】次に、候補信号に対してアレー出力と最尤
系列推定器からのレプリカとの誤差を計算する。また、
同じ候補信号に対して3シンボル遅延波抽出用のアレー
についても同様に行い、誤差を計算する。そして、これ
らの誤差の絶対値2乗を計算してトレーニングモードに
おいて計算したパスダイバーシチ合成係数を用いて、図
4に示すように重み付けを行いブランチメトリック合成
を行う。
Next, for the candidate signal, the error between the array output and the replica from the maximum likelihood sequence estimator is calculated. Also,
The same operation is performed on the same candidate signal for an array for extracting a three-symbol delayed wave, and an error is calculated. Then, using the path diversity combining coefficient calculated in the training mode by calculating the absolute value square of these errors, weighting is performed as shown in FIG. 4 to perform branch metric combining.

【0025】その後、ブランチメトリックを図4に示す
ようにシリアルーパラレル変換器30によってシリアルー
パラレル変換して各サブセットトレリス23に振り分け
る。そして、各サブセットトレリス毎にビタビアルゴリ
ズムを用いて送信信号の推定を行う。最後に各ビタビア
ルゴリズムの推定系列をパラレル-シリアル変換器31
によってパラレル-シリアル変換して送信系列を推定す
る。
Thereafter, the branch metric is serial-to-parallel converted by a serial-to-parallel converter 30 as shown in FIG. Then, a transmission signal is estimated using a Viterbi algorithm for each subset trellis. Finally, the estimated sequence of each Viterbi algorithm is converted to a parallel-serial converter 31.
To perform a parallel-serial conversion to estimate a transmission sequence.

【0026】図8は、実施例の構成を示す機能ブロック
図である。ここで適応アルゴリズムとしては単拘束LMS
アルゴリズムや単拘束SMIアルゴリズムなどを用いるこ
とができる。図7は、計算機シミュレーションによる実
施例の特性改善例を示すグラフである。縦軸はビット誤
り率、横軸は最大電力遅延波の遅延量である。
FIG. 8 is a functional block diagram showing the configuration of the embodiment. Here, the adaptive algorithm is a single constraint LMS
An algorithm or a single constraint SMI algorithm can be used. FIG. 7 is a graph showing an example of the characteristic improvement of the embodiment by computer simulation. The vertical axis represents the bit error rate, and the horizontal axis represents the delay amount of the maximum power delay wave.

【0027】条件は変調方式がQPSK、復調方式は準
同期検波としている。アルゴリズムはトレーニング期間
で単拘束SMIアルゴリズムを用いてアレーウエイトとイ
ンパルス応答を求め、トレーニング期間の後尾16シンボ
ルを用いて平均誤差電力を計算する。更にパスダイバー
シチ合成用重み係数を求めてデータ区間で用いる。ま
た、アレー出力信号が直接波成分と2シンボル遅延波成
分を含んでいるため、マルチトレリスビタビ等化部で
は、ビタビアルゴリズムを2つ用意し、受信信号系列を
交互にシリアル-パラレル変換して独立にビタビアルゴ
リズムで送信信号を推定する。そのため、ビタビアルゴ
リズム状態数は4状態のままである。
The condition is that the modulation method is QPSK and the demodulation method is quasi-synchronous detection. The algorithm calculates the array weight and impulse response using the single constraint SMI algorithm during the training period, and calculates the average error power using the last 16 symbols of the training period. Further, a path diversity combining weight coefficient is obtained and used in the data section. In addition, since the array output signal includes a direct wave component and a two-symbol delayed wave component, the multi-trellis Viterbi equalizer prepares two Viterbi algorithms and performs serial-to-parallel conversion on the received signal sequence alternately to become independent. The transmission signal is estimated using the Viterbi algorithm. Therefore, the number of Viterbi algorithm states remains four.

【0028】また、アンテナ本数は4本としている。到
来波の条件は2波とし、第1波を直接波、第2波を遅延
波とし、遅延波の遅延時間を0から4シンボルまで変化
させている。また、各到来波のフェージングは各アンテ
ナで独立であるとしている。更に、各波の平均電力は等
しいとしている。
The number of antennas is four. The condition of the arriving wave is two waves, the first wave is a direct wave, the second wave is a delay wave, and the delay time of the delay wave is changed from 0 to 4 symbols. Further, it is assumed that fading of each arriving wave is independent for each antenna. Further, the average power of each wave is assumed to be equal.

【0029】以上、実施例を開示したが、更に以下に述
べるような変形例も考えられる。実施例としては、アレ
ー処理において直接波および遅延波をそれぞれ取り込ん
でブランチメトリックの合成を行う例を開示したが、本
発明の実施においてはブランチメトリック合成処理は必
須の構成要件ではなく、例えば直接波抽出用のアレーの
みを備え、誤差をブランチメトリックとしてマルチトレ
リスビタビアルゴリズム処理を行うようにしても効果が
ある。
Although the embodiments have been disclosed above, the following modified examples are also conceivable. As an embodiment, an example in which a direct wave and a delayed wave are fetched in the array processing and the branch metric is synthesized is disclosed. However, in the embodiment of the present invention, the branch metric synthesis processing is not an essential component. It is also effective to provide only an extraction array and perform multi-trellis Viterbi algorithm processing using an error as a branch metric.

【0030】[0030]

【発明の効果】以上説明したように、本発明によれば、
受信電力の大きい遅延波を希望波とすることができるた
め従来方式と比べて更に大きなパスダイバーシチ利得を
得ることができ、伝送品質向上に寄与するところが大き
い。
As described above, according to the present invention,
Since a delayed wave having a large received power can be used as a desired wave, a larger path diversity gain can be obtained as compared with the conventional method, which greatly contributes to an improvement in transmission quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の信号処理機能を示す機能ブロック図で
ある。
FIG. 1 is a functional block diagram showing a signal processing function of the present invention.

【図2】受信される直接波および遅延波の電力例を示す
説明図である。
FIG. 2 is an explanatory diagram illustrating an example of received power of a direct wave and a delayed wave.

【図3】アレー処理部における動作を示す説明図であ
る。
FIG. 3 is an explanatory diagram showing an operation in an array processing unit.

【図4】ブランチメトリック合成処理を示す機能ブロッ
ク図である。
FIG. 4 is a functional block diagram illustrating a branch metric synthesis process.

【図5】レプリカ生成器の動作を示す説明図である。FIG. 5 is an explanatory diagram showing an operation of a replica generator.

【図6】本発明の受信装置のハードウェア構成例を示す
ブロック図である。
FIG. 6 is a block diagram illustrating a hardware configuration example of a receiving apparatus according to the present invention.

【図7】実施例の特性改善例を示すグラフである。FIG. 7 is a graph showing a characteristic improvement example of the example.

【図8】実施例の構成を示す機能ブロック図である。FIG. 8 is a functional block diagram illustrating a configuration of an embodiment.

【図9】従来例の信号処理内容を示す機能ブロック図で
ある。
FIG. 9 is a functional block diagram showing signal processing content of a conventional example.

【符号の説明】[Explanation of symbols]

1…アレーアンテナ、2…線形復調器、3…A/D変換
器、4…信号処理部、10、16…アダプティブアレー
処理部、11、17…適応アルゴリズム、12、18…
レプリカ生成器、13、19…加算器、14、20…絶
対値2乗計算器、15、21…乗算器、22…加算器、
23…マルチトレリスビタビ等化器
DESCRIPTION OF SYMBOLS 1 ... Array antenna, 2 ... Linear demodulator, 3 ... A / D converter, 4 ... Signal processing part, 10, 16 ... Adaptive array processing part, 11, 17 ... Adaptive algorithm, 12, 18 ...
Replica generators, 13, 19 ... adders, 14, 20 ... absolute value square calculators, 15, 21 ... multipliers, 22 ... adders,
23 Multi-trellis Viterbi equalizer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 アダプティブアレーアンテナ処理と最尤
系列推定処理を結合した受信方法において、 各アレーにおける受信信号からチャネルインパルス応答
を推定して遅延波プロファイルを計算し、 各遅延波の中から最大の電力を持つ遅延波を選択し、 直接波とその選択した遅延波をそれぞれ希望波として直
接波抽出用のステアリングベクタアレーウェイトと選択
した遅延波抽出用のステアリングベクタアレーウェイト
を計算してパスダイバーシチ受信を行い、 選択した遅延波の遅延量に対応するマルチトレリス構造
を持つビタビアルゴリズムを使用して、直接波と選択し
た遅延波から系列推定を行うことを特徴とする受信方
法。
In a receiving method combining adaptive array antenna processing and maximum likelihood sequence estimation processing, a channel impulse response is estimated from a received signal in each array to calculate a delayed wave profile, and a maximum of Selects a delayed wave with power, calculates the direct wave and the selected delayed wave as the desired signals, respectively, calculates the steering vector array weight for direct wave extraction and the selected steering vector array weight for delayed wave extraction, and receives path diversity. And performing a sequence estimation from the direct wave and the selected delay wave using a Viterbi algorithm having a multi-trellis structure corresponding to the delay amount of the selected delay wave.
【請求項2】 下記の(1)から(6)の工程を含む、
アダプティブアレーアンテナ処理と判定帰還形最尤系列
推定処理を結合した受信方法。 (1)アンテナからの受信信号についてチャネルインパ
ルス応答の推定を行い、遅延波プロファイルを計算する
工程。 (2)各遅延波の中から最大の電力を持つ遅延波を選択
する工程。 (3)直接波および選択された遅延波のインパルス応答
をそれぞれのアレー出力における直接波および遅延波成
分の応答を決定する拘束ベクトルとし、それぞれのアレ
ーウェイトと最尤系列推定器のチャネルインパルス応答
を同時に制御かつ推定する工程。 (4)候補信号に対して直接波抽出用アレーおよび遅延
波抽出用のアレーの出力と最尤系列推定器からのレプリ
カとの誤差をそれぞれ計算する工程。 (5)品質情報に基づき誤差情報であるブランチメトリ
ックに重み付けをした合成を行って、選択された遅延波
の遅延量に対応したマルチトレリス構造を持つ最尤系列
推定器を用いて送信信号系列の推定を行う工程。 (6)最尤系列推定器の各状態毎の生き残りパスに応じ
てアレーウェイトと最尤系列推定器におけるチャネルイ
ンパルス応答を同時に更新する工程。
2. The method comprises the following steps (1) to (6):
A receiving method in which adaptive array antenna processing and decision feedback type maximum likelihood sequence estimation processing are combined. (1) A step of estimating a channel impulse response for a signal received from an antenna and calculating a delayed wave profile. (2) a step of selecting a delayed wave having the maximum power from each of the delayed waves; (3) The impulse responses of the direct wave and the selected delayed wave are defined as constraint vectors for determining the responses of the direct wave and the delayed wave component at the respective array outputs, and the respective array weights and the channel impulse response of the maximum likelihood sequence estimator are obtained. Controlling and estimating at the same time. (4) calculating the error between the output of the array for direct wave extraction and the array for delay wave extraction and the replica from the maximum likelihood sequence estimator for the candidate signal, respectively; (5) The weighting is performed on the branch metric which is the error information based on the quality information, and the transmission signal sequence is synthesized using a maximum likelihood sequence estimator having a multi-trellis structure corresponding to the delay amount of the selected delay wave. The step of making an estimate. (6) A step of simultaneously updating the array weight and the channel impulse response in the maximum likelihood sequence estimator according to the surviving path for each state of the maximum likelihood sequence estimator.
【請求項3】 請求項1あるいは2のいずれかに記載の
受信方法を実行する受信手段を備えたことを特徴とする
受信装置。
3. A receiving apparatus comprising a receiving means for executing the receiving method according to claim 1.
JP10025420A 1998-02-06 1998-02-06 Receiving method and receiving device Expired - Fee Related JP2862082B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10025420A JP2862082B1 (en) 1998-02-06 1998-02-06 Receiving method and receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10025420A JP2862082B1 (en) 1998-02-06 1998-02-06 Receiving method and receiving device

Publications (2)

Publication Number Publication Date
JP2862082B1 JP2862082B1 (en) 1999-02-24
JPH11225100A true JPH11225100A (en) 1999-08-17

Family

ID=12165469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10025420A Expired - Fee Related JP2862082B1 (en) 1998-02-06 1998-02-06 Receiving method and receiving device

Country Status (1)

Country Link
JP (1) JP2862082B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001035549A1 (en) * 1999-11-10 2001-05-17 Mitsubishi Denki Kabushiki Kaisha Adaptive array communication system and receiver
US6956916B1 (en) 1999-10-06 2005-10-18 Nec Corporation Delayed decision feedback sequence estimation diversity receiver
JP2013031050A (en) * 2011-07-29 2013-02-07 Fujitsu Ltd Receiver

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956916B1 (en) 1999-10-06 2005-10-18 Nec Corporation Delayed decision feedback sequence estimation diversity receiver
WO2001035549A1 (en) * 1999-11-10 2001-05-17 Mitsubishi Denki Kabushiki Kaisha Adaptive array communication system and receiver
US6473472B2 (en) 1999-11-10 2002-10-29 Mitsubishi Denki Kabushiki Kaisha Adaptive array communication system and receiver
JP2013031050A (en) * 2011-07-29 2013-02-07 Fujitsu Ltd Receiver

Also Published As

Publication number Publication date
JP2862082B1 (en) 1999-02-24

Similar Documents

Publication Publication Date Title
US7116735B2 (en) Adaptive equalization apparatus and method
JP2605566B2 (en) Adaptive equalizer
JPH1198066A (en) Demodulator and demodulating method
JP2004040782A (en) Repetitive coupling technology for receiver provided with a plurality of antennas
US20030008623A1 (en) Receiving Apparatus and Transmitting Apparatus
US20020054655A1 (en) Method and apparatus for reducing multipath distortion in a wirless LAN system
JP2862082B1 (en) Receiving method and receiving device
JPH11261457A (en) Waveform equalizing processing method
JP3061108B2 (en) Receiving device and receiving method
JP3808311B2 (en) Reception method and receiver
JP3162003B2 (en) Communication method and communication device
JP2862083B1 (en) Receiving method and receiving device
JP2868012B1 (en) Receiving method and receiving device
JP3064945B2 (en) Receiving method and receiving device
JP2000341183A (en) Receiver
JP2002344362A (en) Equalizer, receiver, equalizing method, and receiving method
JP3304035B2 (en) Diversity receiver
JP2823829B2 (en) Wireless communication system and wireless receiver
JP2002185374A (en) Radio receiving system and method for controlling weight updating algorithm
JPH08331025A (en) Adaptive interference cancellation receiver
JP3416865B2 (en) Adaptive antenna device
JP2591241B2 (en) Adaptive diversity receiver
JP2003152553A (en) Decoding method and communication apparatus
JP3866081B2 (en) Adaptive equalization apparatus and method
Fujii Path diversity reception using SMI steering vector arrays and multi-trellis Viterbi equalizer

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071211

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091211

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees