JP2862083B1 - Receiving method and receiving device - Google Patents

Receiving method and receiving device

Info

Publication number
JP2862083B1
JP2862083B1 JP10025479A JP2547998A JP2862083B1 JP 2862083 B1 JP2862083 B1 JP 2862083B1 JP 10025479 A JP10025479 A JP 10025479A JP 2547998 A JP2547998 A JP 2547998A JP 2862083 B1 JP2862083 B1 JP 2862083B1
Authority
JP
Japan
Prior art keywords
wave
array
maximum likelihood
impulse response
likelihood sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10025479A
Other languages
Japanese (ja)
Other versions
JPH11225101A (en
Inventor
正明 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10025479A priority Critical patent/JP2862083B1/en
Application granted granted Critical
Publication of JP2862083B1 publication Critical patent/JP2862083B1/en
Publication of JPH11225101A publication Critical patent/JPH11225101A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Error Detection And Correction (AREA)
  • Noise Elimination (AREA)
  • Radio Transmission System (AREA)

Abstract

【要約】 【課題】 到来波数が多い場合におけるパスダイバーシ
チ受信方式の特性改善方法および装置を提供すること。 【解決手段】 希望波の推定インパルス応答を拘束ベク
タとするステアリングベクタアレーを、候補信号と推定
チャネルインパルス応答からアレー出力レプリカ生成器
と共に制御する際に、希望波でない遅延波も候補信号と
して制御して取り込むことにより抑圧すべき遅延波数を
減少させてアレー出力SINRを改善し、その取り込んだ不
要遅延波成分についてはビタビアルゴリズムの中で判定
データを帰還してメトリック計算によりキャンセルする
ことによりビタビアルゴリズムの状態数を増加させるこ
となく受信品質を向上させる。
An object of the present invention is to provide a method and apparatus for improving characteristics of a path diversity receiving system when the number of incoming waves is large. When a steering vector array using an estimated impulse response of a desired wave as a constraint vector is controlled together with an array output replica generator from a candidate signal and an estimated channel impulse response, a delayed wave that is not a desired wave is also controlled as a candidate signal. By reducing the number of delayed waves to be suppressed by capturing and improving the array output SINR, for the captured unnecessary delayed wave components, the decision data is fed back in the Viterbi algorithm and canceled by the metric calculation. Improve reception quality without increasing the number of states.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、受信方法および
受信装置に関し、特に、ディジタル移動通信や無線LAN
において問題となるマルチパス対策技術に関し、周波数
選択性フェージングを克服することができる受信方法お
よび受信装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiving method and a receiving apparatus, and more particularly to a digital mobile communication and a wireless LAN.
TECHNICAL FIELD The present invention relates to a multipath countermeasure technique which becomes a problem in the above, and relates to a receiving method and a receiving apparatus which can overcome frequency selective fading.

【0002】[0002]

【従来の技術】近年、マルチパス対策技術としてアダプ
ティブアレーアンテナとビタビアルゴリズムを組み合わ
せたパスダイバーシチ受信方式が提案されている。図9
は、本発明者が学会(1997 IEEE 6th International Co
nferrence on Universal Personal Communications,12-
16 October 1997)において発表した従来例の信号処理
内容を示す機能ブロック図である。
2. Description of the Related Art In recent years, a path diversity receiving system combining an adaptive array antenna and a Viterbi algorithm has been proposed as a multipath countermeasure technology. FIG.
The present inventor has established a conference (1997 IEEE 6th International Co.
nferrence on Universal Personal Communications, 12-
FIG. 16 is a functional block diagram showing a signal processing content of a conventional example announced in 16 October 1997).

【0003】この技術は、直接波抽出用のステアリング
ベクタアレーウェイトを計算する際に直接波だけでなく
1シンボル遅延波に対する候補信号も用意し、また、1
シンボル遅延波抽出用のステアリングベクタアレーウェ
イトを計算する際に1シンボル遅延波だけでなく直接波
に対する候補信号も用意することにより、他の希望波に
対して指向性のナル点を形成せずに希望波成分を取り込
み、複数のアレー出力を最尤系列推定器(Maximum Likel
ihood Sequence Estimation:以下MLSEと記す)において
ブランチメトリック合成を行って送信信号系列の推定を
行うものである。なお、MLSEについては、例えば「ディ
ジタル移動通信のための波形等化技術」1996年6月トリケッフ
゜ス発行,77-100ヘ゜ーシ゛に記載されている。
This technique prepares not only a direct wave but also a candidate signal for a one-symbol delayed wave when calculating a steering vector array weight for direct wave extraction.
When calculating a steering vector array weight for extracting a symbol delayed wave, by preparing a candidate signal for not only a one-symbol delayed wave but also a direct wave, a directivity null point is not formed for another desired wave. Takes in the desired wave component and outputs multiple array outputs using a maximum likelihood sequence estimator (Maximum Likel
ihood Sequence Estimation (hereinafter referred to as MLSE) performs branch metric synthesis to estimate a transmission signal sequence. The MLSE is described in, for example, "Waveform Equalization Technology for Digital Mobile Communication", published by Trikefs, June 1996, pp. 77-100.

【0004】[0004]

【発明が解決しようとする課題】上記した従来のパスダ
イバーシチ受信方式において、直接波から数シンボル遅
延までの遅延波を考慮すると、ビタビアルゴリズムの状
態数が増加し、計算量が指数関数的に増加してしまうと
いう問題点があり、希望波は直接波と1シンボル遅延波
程度に限られていた。また、到来する遅延波数が増加す
るとアレー自由度の不足によりBER(ビットエラーレ
ート)特性が劣化するという問題点もあった。この発明
の目的は、前記した従来技術の問題点を解決し、遅延波
数が多い場合においても品質が劣化しない受信方法およ
び受信装置を提供することにある。
In the above-described conventional path diversity receiving system, when the delay wave from the direct wave to several symbol delay is considered, the number of states of the Viterbi algorithm increases, and the amount of calculation increases exponentially. However, the desired wave is limited to a direct wave and a one-symbol delayed wave. Further, when the number of arriving delayed waves increases, the BER (bit error rate) characteristic deteriorates due to lack of array flexibility. SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems of the prior art and to provide a receiving method and a receiving apparatus in which quality does not deteriorate even when the number of delayed waves is large.

【0005】[0005]

【課題を解決するための手段】本発明においては、上記
の課題を解決するため、MLSEのかわりに遅延判定帰還型
最尤復号法(以下、DDFSE(Delayed Decision Feedback
Sequence Estimation)と記す。)を使用する。DDFSEはM
LSEに判定帰還の概念を導入して演算量削減を図る方式
である。本発明においては、DDFSEを用いることによ
り、長大遅延波をアレー処理で抑圧し、中遅延程度の遅
延波についてはDDFSEの判定データ帰還によるメトリッ
ク修正によりキャンセルし、短い遅延波を用いてDDFSE
により送信データ系列を推定する。従って、本発明によ
れば計算量が若干増加するが誤り率を改善する受信方式
が実現できる。
In the present invention, in order to solve the above-mentioned problems, a delayed decision feedback type maximum likelihood decoding method (hereinafter referred to as DDFSE (Delayed Decision Feedback Feedback) instead of MLSE is used.
Sequence Estimation). ). DDFSE is M
This is a method to reduce the amount of calculation by introducing the concept of decision feedback into LSE. In the present invention, by using DDFSE, a long delay wave is suppressed by an array process, a delay wave of about a medium delay is canceled by metric correction by DDFSE decision data feedback, and a DDFSE is used by using a short delay wave.
To estimate the transmission data sequence. Therefore, according to the present invention, it is possible to realize a receiving method that slightly increases the amount of calculation but improves the error rate.

【0006】[0006]

【発明の実施の形態】以下、図面を用いて本発明の実施
例を説明する。図6は、本発明の受信装置のハードウェ
ア構成例を示すブロック図である。アダプティブアレー
アンテナ1には、例えば、4素子から8素子程度のリニ
アアレーアンテナや平面アレーアンテナ等が使用され
る。線形復調器2は、例えば受信信号を増幅し、周波数
変換し、直交検波して、ベースバンドまでダウンコンバ
ートする。A/D変換器3は、受信ベースバンド信号を
A/D変換する。信号処理部4は、例えばDSP(デジ
タルシグナルプロセッサ)等により構成され、後述する
ような、本発明に関するアダプティブアレーアンテナ処
理および判定帰還形最尤系列推定器に関する処理を実行
する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 6 is a block diagram illustrating an example of a hardware configuration of the receiving device of the present invention. As the adaptive array antenna 1, for example, a linear array antenna or a planar array antenna having about 4 to 8 elements is used. The linear demodulator 2 amplifies a received signal, performs frequency conversion, performs quadrature detection, and downconverts the signal to a baseband. The A / D converter 3 A / D converts the received baseband signal. The signal processing unit 4 is configured by, for example, a DSP (Digital Signal Processor), and executes an adaptive array antenna process and a process related to a decision feedback type maximum likelihood sequence estimator according to the present invention, as described later.

【0007】図1は、図6の信号処理部4における本発
明の信号処理機能を示す機能ブロック図である。また、
図2は、各アンテナにおいて受信される直接波および遅
延波の電力例を示す説明図である。実施例においては図
2に示すように、直接波と1シンボル遅延波を希望波と
し、2シンボル遅延波をビタビアルゴリズムにおいて判
定データ帰還によりキャンセルし、3シンボル遅延波と
4シンボル遅延波をアレー処理で抑圧する例について説
明するが、希望波数、キャンセルする波数、アレーで抑
圧する波数等は任意である。なお、実施例における信号
型式としては、伝送すべきデータ部の前に既知のトレー
ニング信号が付加されており、TDMA方式で伝送され
るものとする。
FIG. 1 is a functional block diagram showing the signal processing function of the present invention in the signal processing section 4 of FIG. Also,
FIG. 2 is an explanatory diagram illustrating an example of power of a direct wave and a delayed wave received by each antenna. In the embodiment, as shown in FIG. 2, a direct wave and a one-symbol delayed wave are set as desired waves, a two-symbol delayed wave is canceled by decision data feedback in a Viterbi algorithm, and a three-symbol delayed wave and a four-symbol delayed wave are arrayed. The following describes an example in which the number of waves to be suppressed, the number of waves to be canceled, the number of waves to be suppressed in the array, and the like are arbitrary. As a signal type in the embodiment, it is assumed that a known training signal is added before a data portion to be transmitted, and the signal is transmitted by a TDMA method.

【0008】チャネルインパルス応答推定部24は、ト
レーニング期間において、全てのアンテナからの受信信
号を用いて、各ブランチ毎に直接波と1シンボル遅延波
のチャネルインパルス応答の推定を行う。直接波抽出用
アレー処理部は、直接波抽出用ステアリングベクタアレ
ー10および拘束条件付き適用アルゴリズム11からな
り、各アレーアンテナの復調信号から直接波を抽出する
ように動作する。アダプティブアンテナの制御法として
は種々の指導原理が公知であるが、フィードバックタイ
プが一般的であり、アレー出力と参照信号との平均2乗
誤差が最小となるように適応アルゴリズムを用いてアレ
ーウェイトを制御すると、指向性のナル点が遅延波の到
来方向に向き、遅延波が抑圧される。アダプティブアン
テナは遅延時間の長い遅延波に対して抑圧効果が高いと
いう特徴がある。
The channel impulse response estimator 24 estimates the channel impulse response of the direct wave and the one-symbol delayed wave for each branch using the signals received from all the antennas during the training period. The direct wave extraction array processing unit includes a direct wave extraction steering vector array 10 and a constrained condition application algorithm 11, and operates to extract a direct wave from a demodulated signal of each array antenna. Although various teaching principles are known as a control method of the adaptive antenna, a feedback type is generally used, and an array algorithm is used to adjust an array weight so as to minimize a mean square error between an array output and a reference signal. When the control is performed, the null point of the directivity is directed to the arrival direction of the delayed wave, and the delayed wave is suppressed. The adaptive antenna has a feature that the effect of suppressing a delayed wave having a long delay time is high.

【0009】アダプティブアンテナに用いられるウェイ
ト決定アルゴリズムとしては、LMS((Least Mean Squar
e)アダプティブアレー、RLS(Recursive Least Squares)
アダプティブアレーやSMI(Sample Matrix Inversion)ア
レー等がある。なお、このようなアダプティブアンテナ
信号処理方式は、例えば、鷹尾和昭:”アダプティブア
ンテナ理論体系”,信学論(B-II),Vol.J75-B-II,N
o.11,pp.713-720(1992年11月発行)、小川恭孝,菊間
信良:”アダプティブアンテナ理論の進展と今後の展
望”,信学論(B-II),Vol.J75-B-II,No.11,pp.721-
732(1992年11月発行)あるいは、「ディジタル移動通
信のための波形等化技術」1996年6月トリケッフ゜ス発行、101-
116ヘ゜ーシ゛に記載されているように周知である。
As a weight determination algorithm used for an adaptive antenna, LMS ((Least Mean Square)
e) Adaptive array, RLS (Recursive Least Squares)
There are adaptive arrays and SMI (Sample Matrix Inversion) arrays. Such an adaptive antenna signal processing method is described in, for example, Kazuaki Takao: “Adaptive Antenna Theory System”, IEICE (B-II), Vol.J75-B-II, N
o.11, pp.713-720 (Issued November 1992), Yasutaka Ogawa, Nobuyoshi Kikuma: “Progress and Future Prospects of Adaptive Antenna Theory”, IEICE (B-II), Vol.J75-B- II, No.11, pp.721-
732 (issued in November 1992) or "Waveform Equalization Technology for Digital Mobile Communication", published by Trikefs in June 1996, 101-
It is well known as described on page 116.

【0010】拘束条件付き適用アルゴリズム11として
は、簡易なLMSアルゴリズム、収束特性の優れるRLSアル
ゴリズム等が使用でき、アレー出力と参照信号との誤差
からアダプティブアレーのウェイトを制御する。
As the application algorithm 11 with the constraint condition, a simple LMS algorithm, an RLS algorithm having excellent convergence characteristics, and the like can be used, and the weight of the adaptive array is controlled based on an error between an array output and a reference signal.

【0011】1シンボル遅延波抽出用アレー処理部は、
直接波抽出用アレー処理部と同様に1シンボル遅延波抽
出用ステアリングベクタアレー16および拘束条件付き
適用アルゴリズム17からなる。アルゴリズム17はア
ルゴリズム11と同じものであり、各アレーアンテナの
復調信号から1シンボル遅延波を抽出するように動作す
る。
The 1-symbol delayed wave extraction array processing section comprises:
As with the direct wave extraction array processing unit, it comprises a 1-symbol delayed wave extraction steering vector array 16 and a constrained condition application algorithm 17. The algorithm 17 is the same as the algorithm 11, and operates to extract a one-symbol delayed wave from the demodulated signal of each array antenna.

【0012】図3は、アレー処理部における動作を示す
説明図である。直接波抽出用アレー10の出力には3、
4シンボル遅延波を抑圧して直接波と1、2シンボル遅
延波成分が出力される。また、1シンボル遅延波抽出用
アレーにも3、4シンボル遅延波を抑圧して1シンボル
遅延波と直接波成分および2シンボル遅延波成分が出力
される。なお、図3において実線は直接波抽出用アレー
の指向特性、点線は1シンボル遅延波抽出用アレーの指
向特性を示している。アレーアンテナにおいては、信号
を抑圧するために設定可能な独立したナル点の最大値は
(アンテナ素子数−1)個に制限される。即ちアンテナ
素子数が4であれば抑圧可能な遅延波数は3となるが、
本発明においてはアレー処理部において抑圧すべき遅延
波数が減少するので、遅延波数が増大した場合にも抑圧
すべき遅延波をより確実に抑圧可能となる。
FIG. 3 is an explanatory diagram showing the operation in the array processing section. The output of the direct wave extraction array 10 has 3
The 4-symbol delayed wave is suppressed, and the direct wave and the 1- and 2-symbol delayed wave components are output. Also, the 1-symbol delayed wave extraction array suppresses the 3-symbol and 4-symbol delayed waves and outputs the 1-symbol delayed wave, the direct wave component, and the 2-symbol delayed wave component. In FIG. 3, the solid line shows the directivity of the direct wave extraction array, and the dotted line shows the directivity of the one-symbol delayed wave extraction array. In an array antenna, the maximum value of independent null points that can be set to suppress a signal is limited to (the number of antenna elements minus 1). That is, if the number of antenna elements is 4, the number of delayed waves that can be suppressed is 3, but
In the present invention, since the number of delayed waves to be suppressed in the array processing unit decreases, the delayed waves to be suppressed can be more reliably suppressed even when the number of delayed waves increases.

【0013】アレー処理とDDFSEの結合処理部は、アレ
ー出力推定器であるレプリカ生成器12、18およびDD
FSE23等からなる。レプリカ生成器12、18は、ト
ランスバーサルフィルタ等を使用して、求められたチャ
ネルインパルス応答(CIR)と既知のトレーニング信号
あるいは候補信号を畳み込んで希望波に対する参照信号
あるいはレプリカを生成する。
The joint processing unit for array processing and DDFSE includes replica generators 12 and 18 which are array output estimators and DD generators.
FSE23 etc. The replica generators 12, 18 convolve the obtained channel impulse response (CIR) with a known training signal or candidate signal using a transversal filter or the like to generate a reference signal or a replica for a desired wave.

【0014】加算器13、19はアレー10、16の出
力からレプリカ生成器12、18の出力を減算し、誤差
信号を出力する。該誤差信号は拘束条件付き適用アルゴ
リズム11、17にそれぞれ入力されると共に、絶対値
2乗計算器14、20に入力される。絶対値2乗計算器
14、20の出力信号は乗算器15、21にそれぞれ入
力され、後述する重み係数#0、#1がそれぞれ乗算さ
れ、それぞれのアレーにおけるブランチメトリックとし
て出力される。加算器22はそれぞれの乗算器の出力信
号を加算し、DDFSE23に出力する。DDFSE23は、合成
されたブランチメトリックに基づいて受信信号系列を推
定し、該系列および候補信号を出力する。
The adders 13 and 19 subtract the outputs of the replica generators 12 and 18 from the outputs of the arrays 10 and 16 and output an error signal. The error signal is input to the application algorithms 11 and 17 with constraint conditions, respectively, and is also input to the absolute value square calculators 14 and 20. Output signals of the absolute value square calculators 14 and 20 are input to multipliers 15 and 21, respectively, multiplied by weight coefficients # 0 and # 1 described later, and output as branch metrics in the respective arrays. The adder 22 adds the output signals of the respective multipliers and outputs the result to the DDFSE 23. DDFSE 23 estimates a received signal sequence based on the combined branch metrics, and outputs the sequence and a candidate signal.

【0015】DDFSEとは、符号間干渉を受ける区間0〜
L(例えば0〜2)を0〜L'(0〜1)とL'+1〜L
(2)の2つの区間に分け、0〜L'の符号間干渉は最
尤系列推定ビタビアルゴリズムにより補償し、L'+1〜
Lの符号間干渉は判定帰還することにより補償する方式
である。即ち、L'+1〜Lの区間においてはすでに過去
のビタビアルゴリズム処理によって確定している各状態
ごとの生き残りパスのみを考慮し、その他のパスは無視
する。このことにより、ビタビアルゴリズムの状態数を
MのL乗からMのL'乗に減らすことができ、ビタビ等
化器における演算量を減らすことができる。
[0015] DDFSE is defined as a section 0 to receive intersymbol interference.
L (for example, 0 to 2) is replaced by 0 to L ′ (0 to 1) and L ′ + 1 to L
(2), the intersymbol interference of 0 to L ′ is compensated by the maximum likelihood sequence estimation Viterbi algorithm, and L ′ + 1 to
The intersymbol interference of L is a method of compensating by performing decision feedback. That is, in the section from L '+ 1 to L, only the surviving paths for each state that have already been determined by the past Viterbi algorithm processing are considered, and the other paths are ignored. As a result, the number of states of the Viterbi algorithm can be reduced from M to the L-th power, and the amount of calculation in the Viterbi equalizer can be reduced.

【0016】なお、DDFSEの詳細は例えば、A.Duel and
C.Heegard:"Delayed decision feedback sequence esti
mation",IEEE Trans.Commun.37,5,pp.428-436(May 198
9)、あるいは、岡田他「内挿型伝搬路推定法を用いたD
DFSE等化器の周波数選択制フェージング補償特性」
電子情報通信学会論文誌Vol.J-73-B-II,No.11,pp.727-7
35(1990年11月)に開示されている。
The details of DDFSE are described in, for example, A. Duel and
C.Heegard: "Delayed decision feedback sequence esti
mation ", IEEE Trans.Commun. 37, 5, pp. 428-436 (May 198
9) Or, Okada et al. “D using interpolation-based channel estimation
Frequency selective fading compensation characteristics of DFSE equalizer "
IEICE Transactions Vol.J-73-B-II, No.11, pp.727-7
35 (November 1990).

【0017】図5は、レプリカ生成器の動作を示す説明
図である。DDFSE部では直接波と1シンボル遅延波に対
する候補信号を発生し、また、2シンボル遅延波に対す
る候補信号としては生き残りパス情報を採用する。アレ
ー出力レプリカ生成器12、18は、例えばトランスバ
ーサルフィルタにより構成され、直接波および1、2シ
ンボル遅延波に相当する候補信号とそれぞれの推定チャ
ネルインパルス応答((h^0(k)〜h^2(k))とを畳み込ん
で、各アレー出力に対するレプリカをそれぞれ生成す
る。
FIG. 5 is an explanatory diagram showing the operation of the replica generator. The DDFSE unit generates candidate signals for the direct wave and the one-symbol delayed wave, and employs surviving path information as the candidate signal for the two-symbol delayed wave. The array output replica generators 12 and 18 are composed of, for example, transversal filters, and include candidate signals corresponding to a direct wave and a one- or two-symbol delayed wave and their estimated channel impulse responses ((hh0 (k) to h ^). 2 (k)) to generate a replica for each array output.

【0018】次に、トレーニング期間における動作を説
明する。トレーニング期間においては、アレーウェイ
ト、伝送路のインパルス応答、重み係数が決定される。
まず、全てのアンテナからの受信信号を用いて、各ブラ
ンチ毎に直接波と1、2シンボル遅延波のチャネルイン
パルス応答の推定を行う。次に、直接波のインパルス応
答をアレー出力における直接波成分の応答を決定する拘
束ベクトルとしてアレーウェイトと最尤系列推定器のチ
ャネルインパルス応答を拘束条件付き最小2乗法により
同時に制御かつ推定する。また、同様の操作を1シンボ
ル遅延波についても同様に行う。即ち、1シンボル遅延
波の応答を拘束して1シンボル遅延波を抽出する。この
ときアレー出力応答は直接波と1シンボル遅延波だけで
なく2シンボル遅延波についても行う。
Next, the operation during the training period will be described. During the training period, the array weight, the impulse response of the transmission path, and the weight coefficient are determined.
First, channel impulse responses of a direct wave and a one- or two-symbol delayed wave are estimated for each branch using received signals from all antennas. Next, the array weight and the channel impulse response of the maximum likelihood sequence estimator are simultaneously controlled and estimated by the constraint-based least squares method, using the impulse response of the direct wave as a constraint vector that determines the response of the direct wave component in the array output. In addition, the same operation is performed similarly for the one-symbol delayed wave. That is, the response of the one-symbol delayed wave is constrained to extract the one-symbol delayed wave. At this time, the array output response is performed not only for the direct wave and the one-symbol delayed wave but also for the two-symbol delayed wave.

【0019】従って、図2に示すように、直接波の推定
チャネルインパルス応答を拘束ベクタとして制御したア
レーでは、3シンボル遅延波と4シンボル遅延波を抑圧
して、直接波と1シンボル遅延波成分と2シンボル遅延
波成分を出力し、同様に、1シンボル遅延波の推定チャ
ネルインパルス応答を拘束ベクタとして制御したアレー
は、3シンボル遅延波と4シンボル遅延波を抑圧して、
1シンボル遅延波と直接波成分と2シンボル遅延波成分
を出力する。更に、得られたアレーウェイトと出力応答
を用いてトレーニング区間での受信信号を再び用いて誤
差信号から累積誤差電力を計算し、トレーニング終了時
に累積シンボル数で正規化(除算)して平均誤差電力を
求める。そして、チャネルインパルス応答ベクトルのパ
ワーを計算して、平均誤差電力で除算することにより、
アレー出力信号の品質を推定する。この操作を1シンボ
ル遅延波抽出用アレーについても同様に行う。この各パ
スダイバーシチブランチの推定品質(SINR)を用いて、
直接波抽出用アレー出力信号と1シンボル遅延波抽出用
アレー出力信号の品質に比例した重み係数#0、#1を
求める。
Therefore, as shown in FIG. 2, in an array in which the estimated channel impulse response of the direct wave is controlled as a constraint vector, the three-symbol delayed wave and the four-symbol delayed wave are suppressed, and the direct wave and the one-symbol delayed wave component are suppressed. And a two-symbol delayed wave component, and similarly, the array in which the estimated channel impulse response of the one-symbol delayed wave is controlled as a constraint vector suppresses the three-symbol delayed wave and the four-symbol delayed wave,
The one-symbol delayed wave, the direct wave component, and the two-symbol delayed wave component are output. Further, the accumulated error power is calculated from the error signal by using the received signal in the training section again using the obtained array weight and output response, and is normalized (divided) by the cumulative number of symbols at the end of training to obtain the average error power. Ask for. Then, by calculating the power of the channel impulse response vector and dividing by the average error power,
Estimate the quality of the array output signal. This operation is similarly performed for the one-symbol delayed wave extraction array. Using the estimated quality (SINR) of each path diversity branch,
Weight coefficients # 0 and # 1 proportional to the quality of the direct wave extraction array output signal and the one-symbol delayed wave extraction array output signal are obtained.

【0020】データ区間では、図5に示すように、直接
波、1シンボル遅延波及び2シンボル遅延波からなる候
補信号とアレー出力応答とからアレー出力レプリカを生
成する。このとき2シンボル遅延波に対する候補信号は
ビタビアルゴリズムにおける生き残りパスを用いる。従
ってビタビアルゴリズムの状態数は増加しない。次に、
各アレー出力と各レプリカとの誤差を計算する。そし
て、これらの誤差の絶対値2乗を計算して、トレーニン
グ区間において計算したパスダイバーシチ合成係数を用
いて重み付けを行い、ブランチメトリック合成を行う。
図4は、ブランチメトリック合成処理を示す機能ブロッ
ク図である。その後、ビタビアルゴリズムを用いて送信
信号系列の推定を行う。
In the data section, as shown in FIG. 5, an array output replica is generated from a candidate signal composed of a direct wave, a one-symbol delayed wave and a two-symbol delayed wave, and an array output response. At this time, the surviving path in the Viterbi algorithm is used as the candidate signal for the two-symbol delayed wave. Therefore, the number of states of the Viterbi algorithm does not increase. next,
Calculate the error between each array output and each replica. Then, the absolute square of these errors is calculated, weighted using the path diversity combining coefficient calculated in the training section, and branch metric combining is performed.
FIG. 4 is a functional block diagram illustrating the branch metric synthesis processing. After that, the transmission signal sequence is estimated using the Viterbi algorithm.

【0021】図8は、実施例の構成を示す機能ブロック
図である。ここで適応アルゴリズムとしては単拘束LMS
アルゴリズムや単拘束SMIアルゴリズムなどを用いるこ
とができる。図7は、計算機シミュレーションによる実
施例の特性改善例を示すグラフである。縦軸はビット誤
り率、横軸は1ビット当たりの受信信号電力対雑音電力
比である。条件は変調方式が4相QPSK、復調方式は
準同期検波としている。アルゴリズムはトレーニング期
間で単拘束SMIアルゴリズムを用いてアレーウエイトと
アレー出力応答を求める。トレーニング期間の後尾16シ
ンボルを用いて平均誤差電力を計算し、パスダイバーシ
チ合成用重み係数を求めてデータ区間で用いる。
FIG. 8 is a functional block diagram showing the configuration of the embodiment. Here, the adaptive algorithm is a single constraint LMS
An algorithm or a single constraint SMI algorithm can be used. FIG. 7 is a graph showing an example of the characteristic improvement of the embodiment by computer simulation. The vertical axis represents the bit error rate, and the horizontal axis represents the ratio of received signal power to noise power per bit. The conditions are that the modulation method is 4-phase QPSK and the demodulation method is quasi-synchronous detection. The algorithm calculates the array weight and array output response using the single constraint SMI algorithm during the training period. The average error power is calculated using the last 16 symbols of the training period, and a path diversity combining weight coefficient is obtained and used in the data section.

【0022】また、DDFSE部では、アレー出力信号に対
する直接波成分、1シンボル遅延波成分と2シンボル遅
延波成分から成るレプリカを生成するが、レプリカ生成
用のタップはシンボル間隔の3タップとする。候補信号
は直接波と1シンボル遅延波について発生させ、2シン
ボル遅延波に対する候補信号ついてはビタビアルゴリズ
ムの生き残りパスを用いるため、ビタビアルゴリズム状
態数は4状態となる。また、アンテナ本数は4本として
いる。到来波の条件は5波とし、各波の遅延時間は0、
1シンボル、2シンボル、3シンボル、4シンボルとし
ており、各到来波のフェージングは各アンテナで独立で
あるとしている。
The DDFSE unit generates a replica consisting of a direct wave component, a one-symbol delayed wave component, and a two-symbol delayed wave component for the array output signal. The taps for replica generation are three taps at symbol intervals. Candidate signals are generated for the direct wave and the one-symbol delayed wave, and the surviving path of the Viterbi algorithm is used for the candidate signal for the two-symbol delayed wave. The number of antennas is four. The condition of the arriving wave is 5 waves, the delay time of each wave is 0,
One symbol, two symbols, three symbols, and four symbols are used, and it is assumed that fading of each incoming wave is independent for each antenna.

【0023】以上、実施例を開示したが、更に以下に述
べるような変形例も考えられる。実施例としては、アレ
ー処理において直接波および遅延波をそれぞれ取り込ん
でブランチメトリックの合成を行う例を開示したが、本
発明の実施においてはブランチメトリック合成処理は必
須の構成要件ではなく、例えば直接波抽出用のアレーの
みを備え、誤差をブランチメトリックとしてDDFSE処理
を行うようにしても効果がある。
Although the embodiments have been disclosed above, the following modified examples are also conceivable. As an embodiment, an example in which a direct wave and a delayed wave are respectively taken in the array processing and the branch metric is synthesized is disclosed. However, in the embodiment of the present invention, the branch metric synthesis processing is not an essential component. It is also effective to provide only an extraction array and perform DDFSE processing using an error as a branch metric.

【0024】[0024]

【発明の効果】以上説明したように、本発明によれば、
アレー出力応答のベクタサイズが大きくなるため演算量
が増加するが、DDFSEでキャンセルされる到来波につい
てはアレーで抑圧する必要がないため、希望波成分をよ
り高いSINR比で取り込むことができ、さらにBER特性を
改善することができるという効果がある。従って、伝送
品質向上に寄与するところが大きい。
As described above, according to the present invention,
The amount of computation increases because the vector size of the array output response increases, but the incoming wave canceled by DDFSE does not need to be suppressed by the array, so the desired wave component can be captured at a higher SINR ratio. There is an effect that BER characteristics can be improved. Therefore, it greatly contributes to the improvement of transmission quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の信号処理機能を示す機能ブロック図で
ある。
FIG. 1 is a functional block diagram showing a signal processing function of the present invention.

【図2】受信される直接波および遅延波の電力例を示す
説明図である。
FIG. 2 is an explanatory diagram illustrating an example of received power of a direct wave and a delayed wave.

【図3】アレー処理部における動作を示す説明図であ
る。
FIG. 3 is an explanatory diagram showing an operation in an array processing unit.

【図4】ブランチメトリック合成処理を示す機能ブロッ
ク図である。
FIG. 4 is a functional block diagram illustrating a branch metric synthesis process.

【図5】レプリカ生成器の動作を示す説明図である。FIG. 5 is an explanatory diagram showing an operation of a replica generator.

【図6】本発明の受信装置のハードウェア構成例を示す
ブロック図である。
FIG. 6 is a block diagram illustrating a hardware configuration example of a receiving apparatus according to the present invention.

【図7】実施例の特性改善例を示すグラフである。FIG. 7 is a graph showing a characteristic improvement example of the example.

【図8】実施例の構成を示す機能ブロック図である。FIG. 8 is a functional block diagram illustrating a configuration of an embodiment.

【図9】従来例の信号処理内容を示す機能ブロック図で
ある。
FIG. 9 is a functional block diagram showing signal processing content of a conventional example.

【符号の説明】[Explanation of symbols]

1…アレーアンテナ、2…線形復調器、3…A/D変換
器、4…信号処理部、10、16…アダプティブアレー
処理部、11、17…適応アルゴリズム、12、18…
レプリカ生成器、13、19…加算器、14、20…絶
対値2乗計算器、15、21…乗算器、22…加算器、
23…DDFSE
DESCRIPTION OF SYMBOLS 1 ... Array antenna, 2 ... Linear demodulator, 3 ... A / D converter, 4 ... Signal processing part, 10, 16 ... Adaptive array processing part, 11, 17 ... Adaptive algorithm, 12, 18 ...
Replica generators, 13, 19 ... adders, 14, 20 ... absolute value square calculators, 15, 21 ... multipliers, 22 ... adders,
23 ... DDFSE

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−13262(JP,A) 特開 平9−260941(JP,A) 特開 平6−29890(JP,A) 特開 平6−23870(JP,A) 特開 平4−35546(JP,A) 特開 平4−45626(JP,A) 藤井正明、アダプティブアレーアンテ ナとMLSEの結合処理によるマルチパ ス分離・合成法に関する一検討、電子情 報通信学会技術研究報告、VOL.95、 NO.390(RCS95 97−111)、PA GE1−6 藤井正明、周波数選択性フェージング チャネルにおけるアダプティブアレーと MLSEの結合処理方式の特性に関する 一検討、電子情報通信学会技術研究報 告、VOL.96、NO.212(RCS96 52−65)、PAGE21−26 (58)調査した分野(Int.Cl.6,DB名) H04B 7/00 H04B 7/02 - 7/12 H04L 1/02 - 1/06 H01Q 3/00 - 3/46 H01Q 21/00 - 21/30 H01Q 23/00 H01Q 25/00 - 25/04────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-10-13262 (JP, A) JP-A-9-260941 (JP, A) JP-A-6-29890 (JP, A) JP-A-6-29890 23870 (JP, A) JP-A-4-35546 (JP, A) JP-A-4-45626 (JP, A) Masaaki Fujii, A study on multipath separation / synthesis method by joint processing of adaptive array antenna and MLSE , IEICE Technical Report, VOL. 95, NO. 390 (RCS95 97-111), PAGE1-6 Masaaki Fujii, A Study on Characteristics of Joint Processing Method of Adaptive Array and MLSE in Frequency Selective Fading Channel, IEICE Technical Report, Vol. 96, NO. 212 (RCS96 52-65), PAGE 21-26 (58) Fields investigated (Int. Cl. 6 , DB name) H04B 7/00 H04B 7/02-7/12 H04L 1/02-1/06 H01Q 3 / 00-3/46 H01Q 21/00-21/30 H01Q 23/00 H01Q 25/00-25/04

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 アダプティブアレーアンテナ処理と最尤
系列推定処理を結合した受信方法において、 希望波の推定チャネルインパルス応答を拘束ベクタとす
るステアリングベクタアレーを、候補信号と推定チャネ
ルインパルス応答からレプリカを生成するアレー出力レ
プリカ生成器と共に制御する際に、 希望波としない遅延波も候補信号として制御して取り込
み、その不要遅延波成分については最尤復号器において
判定データを帰還してメトリック計算によりキャンセル
することを特徴とする受信方法。
1. A receiving method combining adaptive array antenna processing and maximum likelihood sequence estimation processing, wherein a steering vector array using a channel impulse response of a desired signal as a constraint vector is generated from a candidate signal and an estimated channel impulse response. When controlling together with the array output replica generator, the delayed wave that is not the desired wave is controlled and taken in as a candidate signal, and the unnecessary delay wave component is canceled by the metric calculation by feeding back the decision data in the maximum likelihood decoder. A receiving method, characterized in that:
【請求項2】 下記の(1)から(5)の工程を含む、
アダプティブアレーアンテナ処理と判定帰還形最尤系列
推定処理を結合した受信方法。 (1)アンテナからの受信信号について希望波のチャネ
ルインパルス応答の推定を行う工程。 (2)希望波のインパルス応答をアレー出力における希
望波成分の応答を決定する拘束ベクトルとし、希望波と
しない遅延波も取り込むように、アレーウェイトと最尤
系列推定器のチャネルインパルス応答を同時に制御かつ
推定する工程。 (3)候補信号に対して希望波抽出用のアレーの出力と
最尤系列推定器からのレプリカとの誤差を計算する工
程。 (4)判定帰還型の最尤系列推定器を用いて送信信号系
列の推定を行う工程。 (5)最尤系列推定器の各状態毎の生き残りパスに応じ
てアレーウェイトと最尤系列推定器におけるチャネルイ
ンパルス応答を同時に更新する工程。
2. The method comprises the following steps (1) to (5):
A receiving method in which adaptive array antenna processing and decision feedback type maximum likelihood sequence estimation processing are combined. (1) A step of estimating a channel impulse response of a desired wave with respect to a signal received from an antenna. (2) Simultaneously controlling the array weight and the channel impulse response of the maximum likelihood sequence estimator so that the impulse response of the desired wave is used as a constraint vector for determining the response of the desired wave component in the array output, and a delayed wave that is not a desired wave is also captured. And the step of estimating. (3) calculating the error between the output of the array for extracting the desired signal and the replica from the maximum likelihood sequence estimator for the candidate signal; (4) A step of estimating a transmission signal sequence using a decision feedback type maximum likelihood sequence estimator. (5) A step of simultaneously updating the array weight and the channel impulse response in the maximum likelihood sequence estimator according to the surviving path for each state of the maximum likelihood sequence estimator.
【請求項3】 下記の(1)から(5)の工程を含む、
アダプティブアレーアンテナ処理と判定帰還形最尤系列
推定処理を結合した受信方法。 (1)アンテナからの受信信号について直接波および遅
延波のチャネルインパルス応答の推定を行う工程。 (2)直接波および遅延波のインパルス応答をアレー出
力における直接波および遅延波成分の応答を決定する拘
束ベクトルとし、希望波としない遅延波も取り込むよう
に、アレーウェイトと最尤系列推定器のチャネルインパ
ルス応答を同時に制御かつ推定する工程。 (3)候補信号に対して直接波抽出用アレーおよび遅延
波抽出用のアレーの出力と最尤系列推定器からのレプリ
カとの誤差を計算する工程。 (4)品質情報に基づき誤差情報であるブランチメトリ
ックに重み付けをした合成を行って、判定帰還型の最尤
系列推定器を用いて送信信号系列の推定を行う工程。 (5)最尤系列推定器の各状態毎の生き残りパスに応じ
てアレーウェイトと最尤系列推定器におけるチャネルイ
ンパルス応答を同時に更新する工程。
3. It comprises the following steps (1) to (5):
A receiving method in which adaptive array antenna processing and decision feedback type maximum likelihood sequence estimation processing are combined. (1) A step of estimating channel impulse responses of a direct wave and a delayed wave for a signal received from an antenna. (2) The impulse response of the direct wave and the delayed wave is used as a constraint vector for determining the response of the direct wave and the delayed wave component in the array output, and the array weight and the maximum likelihood sequence estimator are used so as to take in the delayed wave which is not a desired wave. Simultaneously controlling and estimating the channel impulse response. (3) calculating the error between the output of the array for direct wave extraction and the array for delay wave extraction and the replica from the maximum likelihood sequence estimator for the candidate signal; (4) A step of performing weighted synthesis on branch metrics that are error information based on the quality information, and estimating a transmission signal sequence using a decision feedback type maximum likelihood sequence estimator. (5) A step of simultaneously updating the array weight and the channel impulse response in the maximum likelihood sequence estimator according to the surviving path for each state of the maximum likelihood sequence estimator.
【請求項4】 請求項1乃至3のいずれかに記載の受信
方法を実行する受信手段を備えたことを特徴とする受信
装置。
4. A receiving device comprising a receiving means for executing the receiving method according to claim 1.
JP10025479A 1998-02-06 1998-02-06 Receiving method and receiving device Expired - Fee Related JP2862083B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10025479A JP2862083B1 (en) 1998-02-06 1998-02-06 Receiving method and receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10025479A JP2862083B1 (en) 1998-02-06 1998-02-06 Receiving method and receiving device

Publications (2)

Publication Number Publication Date
JP2862083B1 true JP2862083B1 (en) 1999-02-24
JPH11225101A JPH11225101A (en) 1999-08-17

Family

ID=12167195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10025479A Expired - Fee Related JP2862083B1 (en) 1998-02-06 1998-02-06 Receiving method and receiving device

Country Status (1)

Country Link
JP (1) JP2862083B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111462A (en) 1999-10-06 2001-04-20 Nec Corp Delay judgment feedback type series estimation diversity receiver
JP2007274089A (en) * 2006-03-30 2007-10-18 Kddi Corp Transfer function estimator and estimating method, receiver, transmitter

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
藤井正明、アダプティブアレーアンテナとMLSEの結合処理によるマルチパス分離・合成法に関する一検討、電子情報通信学会技術研究報告、VOL.95、NO.390(RCS95 97−111)、PAGE1−6
藤井正明、周波数選択性フェージングチャネルにおけるアダプティブアレーとMLSEの結合処理方式の特性に関する一検討、電子情報通信学会技術研究報告、VOL.96、NO.212(RCS96 52−65)、PAGE21−26

Also Published As

Publication number Publication date
JPH11225101A (en) 1999-08-17

Similar Documents

Publication Publication Date Title
US7684481B2 (en) High speed data packet access minimum mean squared equalization with direct matrix inversion training
JPH1198066A (en) Demodulator and demodulating method
KR19990076683A (en) Method and apparatus for reducing intersymbol interference using array processing of diversity signals
JP2004040782A (en) Repetitive coupling technology for receiver provided with a plurality of antennas
JP3145295B2 (en) Data receiving device
US6950477B2 (en) Blind dual error antenna diversity (DEAD) algorithm for beamforming antenna systems
CN110213184B (en) Adaptive channel blind equalization method based on modified cost function
US20020054655A1 (en) Method and apparatus for reducing multipath distortion in a wirless LAN system
JP2862083B1 (en) Receiving method and receiving device
JPH11261457A (en) Waveform equalizing processing method
JP3061108B2 (en) Receiving device and receiving method
JP4365125B2 (en) Adaptive equalization method
JP2862082B1 (en) Receiving method and receiving device
JP2868012B1 (en) Receiving method and receiving device
JP3162003B2 (en) Communication method and communication device
JP2002344362A (en) Equalizer, receiver, equalizing method, and receiving method
JP3424723B2 (en) Adaptive equalizer
JP3064945B2 (en) Receiving method and receiving device
JP2006222836A (en) Reception device, reception circuit, reception method, and reception program
US8126095B1 (en) Maximum ratio combining architectures for optimal complementary code keying receiver design
CN114006797A (en) Multi-antenna equalization receiving method for high-speed video communication
JP3304035B2 (en) Diversity receiver
JP2823829B2 (en) Wireless communication system and wireless receiver
JPH08331025A (en) Adaptive interference cancellation receiver
US7680177B2 (en) Adaptive unbiased least square (LS) algorithm for mitigating interference for CDMA down link and other applications

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071211

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091211

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees