JPH11220119A - Ohmic electrode and its manufacture - Google Patents

Ohmic electrode and its manufacture

Info

Publication number
JPH11220119A
JPH11220119A JP10018843A JP1884398A JPH11220119A JP H11220119 A JPH11220119 A JP H11220119A JP 10018843 A JP10018843 A JP 10018843A JP 1884398 A JP1884398 A JP 1884398A JP H11220119 A JPH11220119 A JP H11220119A
Authority
JP
Japan
Prior art keywords
layer
ohmic electrode
electrode
metal
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10018843A
Other languages
Japanese (ja)
Inventor
Akira Yamaguchi
章 山口
Masanori Murakami
正紀 村上
Hirokuni Asamizu
啓州 浅水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP10018843A priority Critical patent/JPH11220119A/en
Priority to CA002260574A priority patent/CA2260574A1/en
Publication of JPH11220119A publication Critical patent/JPH11220119A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a metal electrode structure of a p-type InP compound semiconductor, having high ohmic characteristic in which a thin reaction layer can be formed at the same time as with an n-type semiconductor electrode through a low-temperature heat treatment of 400 deg.C or lower. SOLUTION: An ohmic electrode is constituted in a multilayered structure, formed by sequentially depositing a plurality of metal layers containing a first layer 21 composed of a transition metal, a second layer 22 composed of Zn, a third layer 23 composed of a transition metal on a single-crystal p-type InP compound semiconductor substrate 1. In the electrode, in addition, a film can be formed together with an n-type semiconductor electrode through low- temperature heat treatment of <=400 deg.C after the metallic layers are deposited. This p-type ohmic electrode 2 can be formed on the substrate at the same time as with the n-type ohmic electrode at a low heat-treating temperature of 400 deg.C or lower. In addition, since the contact specific resistance of the electrode 2 is small at 10<-5> Ωcm<2> and a reaction layer has a uniformly small thickness of 0.1 μm or less, a metal electrode of an InP compound semiconductor can be obtained which is for higher in practicability and reliability, as compared with the conventional p-type ohmic electrode.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、InP系化合物半
導体装置において、特にp型のInP系化合物半導体を
基材とする同装置に好適なオーミック電極ならびに同電
極を用いた半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ohmic electrode suitable for an InP-based compound semiconductor device, particularly a p-type InP-based compound semiconductor, and a semiconductor device using the same.

【0002】[0002]

【従来の技術】従来p型のInP系化合物半導体を基材
とする半導体装置、例えばフォトダイオードやレーザー
ダイオード、発光ダイオードに用いられるオーミック電
極には、通常Au−Zn系の金属からなるものが用いら
れてきた。このAu−Zn系の金属からなる積層型電極
においてAuを用いるのは、Auが同金属膜堆積後の4
00〜450℃の温度範囲での加熱(熱処理)によって、
InP系化合物半導体基材と反応し、同基材表面に存在
する自然酸化膜を透過して同基材中へ拡散し、これによ
って基材と金属膜との間の電気的な接触を得るためであ
る。このように基材と金属膜との間で電気的な接触を得
るためには、金属膜を構成する金属に基材と高温で反応
し熱拡散するものを選ぶ必要がある。またこの電極にお
いてZnを用いるのは、Znがこの基材に対してp型不
純物として作用からである。すなわち同金属は成膜後の
加熱によって基材中に拡散して、基材表面に高濃度のp
型ドープ層を形成し、その結果金属膜堆積後に基材との
界面に生じるショットキー障壁を通してのホールのトン
ネリングが可能となり、良いオーミック特性が得られる
からである。この場合Auのみでは、上記のように電気
的な接触は得られるが、基材表面のp型キャリヤー濃度
が低い(通常は1018cm 3程度の濃度)ために、金属膜
と基材双方の接触界面でのオーミックな電気接触比抵抗
(以下本発明では、この電気接触比抵抗を単に接触比抵
抗と称す)特性が得られず、p型不純物であるZnを基
材表面に拡散させ、基材表面のキャリヤー濃度を高める
必要がある。
2. Description of the Related Art Conventionally, ohmic electrodes used for semiconductor devices based on p-type InP-based compound semiconductors, for example, photodiodes, laser diodes, and light-emitting diodes, are usually made of Au-Zn-based metal. I have been. The reason why Au is used in the stacked electrode made of an Au—Zn-based metal is that Au is deposited after deposition of the metal film.
By heating (heat treatment) in the temperature range of 00 to 450 ° C,
Reacts with the InP-based compound semiconductor substrate, penetrates the natural oxide film present on the substrate surface and diffuses into the substrate, thereby obtaining electrical contact between the substrate and the metal film It is. In order to obtain electrical contact between the base material and the metal film as described above, it is necessary to select a material that reacts with the base material at a high temperature and thermally diffuses with the metal constituting the metal film. The reason why Zn is used in this electrode is that Zn acts as a p-type impurity on the base material. That is, the metal diffuses into the substrate by heating after film formation, and a high concentration of p
This is because a type dope layer is formed, and as a result, holes can be tunneled through a Schottky barrier generated at the interface with the substrate after the metal film is deposited, and good ohmic characteristics can be obtained. Only in this case Au, electrical contact as described above can be obtained, but due to the low p-type carrier concentration of the substrate surface (the concentration of normally about 10 18 cm -3), a metal film and the base material both Electrical contact resistivity at the contact interface of aluminum
(Hereinafter, in the present invention, this electrical contact specific resistance is simply referred to as contact specific resistance.) Characteristics cannot be obtained, and it is necessary to diffuse Zn, which is a p-type impurity, to the substrate surface to increase the carrier concentration on the substrate surface. .

【0003】住友電気、第141号、100〜104頁
(1992年9月刊)には、不純物無添加のInP系化合
物半導体結晶を基材に用い、Au/Zn/Au系金属電極
を設けたp型InP系化合物半導体が紹介されている。
同文献には、第一層のAu、第二層のZnの膜厚をそれ
ぞれ50nm、30nmとし、第三層のAuの膜厚を2
0〜500nmの間で変化させ、接触比抵抗の第三層膜
厚依存性が議論されている。それによると第三層の膜厚
が100nm以上になって始めて、基材との間に良好な
電気的接触が得られるとともに、第二層のZnが基材表
面内に高いキャリヤー濃度層を形成するため、接触比抵
抗が10 5Ωcm2台の良好なオーミック電極となると
の記載がある。また同誌の100頁右欄の記載によれ
ば、この第三層の上に第四層として膜厚100nmのT
i膜を、さらに第五層として膜厚250〜350nmの
Au膜を堆積し、窒素雰囲気中435℃の温度で加熱し
て同堆積膜を合金化することにより、接触比抵抗が最小
となることも紹介されている。しかしながら、第三層の
堆積膜の厚みが100nm以上では良好な接触比抵抗値
のものが得られるが、その一方で基材の表面部分の合金
化層(以下反応層と言う)の厚みが不均一になり、所々同
層が基材内に0.5μm程度ピラミッド状に深く食い込
んだ突起部分が発生するようになる。図1はこの状態の
断面を模式的に示したものである。この突起部分は成長
すると、半導体装置の動作層に達し同装置を故障させる
ことになる。このようにAu/Zn系電極では、反応層
を厚くすることによって、接触比抵抗の小さい良好なオ
ーミック電極が得られる反面、以上のような問題を抱え
ている。
[0003] Sumitomo Electric, No. 141, pp. 100-104
(September, 1992) introduces a p-type InP-based compound semiconductor using an impurity-free InP-based compound semiconductor crystal as a base material and providing an Au / Zn / Au-based metal electrode.
According to the document, the thickness of Au in the first layer and the thickness of Zn in the second layer are 50 nm and 30 nm, respectively, and the thickness of Au in the third layer is 2 nm.
The dependency of the contact specific resistance on the thickness of the third layer is discussed while changing the value between 0 and 500 nm. According to this, only when the thickness of the third layer becomes 100 nm or more, good electrical contact with the substrate is obtained, and Zn of the second layer forms a high carrier concentration layer in the surface of the substrate. to, specific contact resistance is stated to be a 10 over 5 [Omega] cm 2 units satisfactory ohmic electrodes. According to the description in the right column on page 100 of the same magazine, a 100 nm-thick T
The contact resistivity is minimized by depositing an Au film having a film thickness of 250 to 350 nm as a fifth layer as a fifth layer and heating the film at a temperature of 435 ° C. in a nitrogen atmosphere to alloy the deposited film. Has also been introduced. However, when the thickness of the deposited film of the third layer is 100 nm or more, a good contact resistivity can be obtained, while the thickness of the alloyed layer (hereinafter referred to as a reaction layer) on the surface of the base material is not good. The layer becomes uniform, and in some places, a protruding portion in which the same layer is deeply penetrated into the base material by about 0.5 μm into a pyramid shape is generated. FIG. 1 schematically shows a cross section in this state. When this protrusion grows, it reaches the operation layer of the semiconductor device and causes the device to fail. As described above, in the Au / Zn-based electrode, by increasing the thickness of the reaction layer, a good ohmic electrode having a small contact specific resistance can be obtained, but the above-described problem still remains.

【0004】この問題を解消し、反応層の厚みを比較的
小さくするために種々の対策が考えられてきた。例えば
J.Electron.Mater.第20巻の237
頁(1991年)の記載によれば、D.G.Ivey等
は、同系金属層でPd層を追加積層することによって、
浅い反応層でも良好な接触比抵抗のものを得ている。彼
等はp型InP系化合物半導体の基材上にAu/Pd/Z
n/Pd系金属電極を設け、420〜425℃の温度範
囲での加熱によって、7×10 5Ωcm2の良好な接触
比抵抗のものを得ている。また例えばAppl.Phy
s.Lett.第66巻の3310頁(1995年刊)の
記載によれば、L.C.Wang等は、Ge/Pd/Zn
/Pd系の金属層を形成し、420℃の温度で加熱する
ことによって、10 5Ωcm2台の接触比抵抗値のもの
を得ている。またAppl.Phys.Lett.第7
0巻の99頁(1997年刊)によれば、Moon−Ho
Park等は、Pd/Sb/Zn/Pd系金属電極を設
け、500℃で加熱して、厚みが10〜15nmと薄く
接触比抵抗の低いものを得ている。
Various measures have been considered to solve this problem and make the thickness of the reaction layer relatively small. For example, Electron. Mater. Volume 237 of Volume 20
According to the description on page 1991. G. FIG. Ivey et al., By additionally laminating a Pd layer with a similar metal layer,
Even a shallow reaction layer has good contact resistivity. Au / Pd / Z on a p-type InP-based compound semiconductor substrate.
The n / Pd-based metal electrode provided, by heating at a temperature in the range of four hundred twenty to four hundred twenty-five ° C., to obtain the intended 7 × 10 -5 good contact resistivity of [Omega] cm 2. Also, for example, Appl. Phys
s. Lett. According to the description in Vol. 66, p. 3310 (published in 1995), L. et al. C. Wang et al. Describe Ge / Pd / Zn
/ Pd-based metal layer is formed by heating at a temperature of 420 ° C., to obtain the intended 10-2 5 [Omega] cm 2 units specific contact resistance. Also, Appl. Phys. Lett. Seventh
According to Volume 0, page 99 (1997), Moon-Ho
Park et al. Provided a Pd / Sb / Zn / Pd-based metal electrode and heated it at 500 ° C. to obtain a thin material having a thickness of 10 to 15 nm and a low contact resistivity.

【0005】これらのオーミック電極は、基材表面から
の深さが0.1μm以下と薄い反応層ではあるが、いず
れも400℃を越える高い温度での加熱(熱処理)が必要
である。同一半導体ウェファー内でp型電極とn型電極
とを同時に配設する場合が多いが、このn型のInP系
化合物半導体用のオーミック電極として広く用いられて
いるAu/Ge/Ni系金属膜形成時の加熱に好適な温度
は、350〜400℃である。したがって、このような
場合にはp型電極の加熱温度に合わせ、400℃を越え
る高い温度で加熱せざるを得ない。ところがこのような
高い温度で加熱すると、n型電極側では基材との反応が
進み過ぎるため、基材への金属層成分の反応拡散が進み
過ぎて、同成分がウェファー内に深く浸透しウェファー
本来の実用特性が低下するという問題がある。またオー
ミック電極では、外部との接続部分でのシート抵抗を抑
え接続ワイヤーのボンデング性を改善するために、第
三層の上にさらにAu層を設ける。しかしながら、成膜
時の加熱温度が400℃を越えると同最上層からのAu
の拡散が異常に進み、半導体ウェファーの特性劣化を招
くことがある。そこで例えば特開平3−16176号公
報によれば、10 5Ωcm2台の低接触比抵抗で厚みが
50〜500nmのAu/Zn/Au系の電極上に、Ti
またはCrからなる厚み50〜500nmのストッパー
層を設け、その上に厚いAuの最上層を配置することに
よって、Auの異常拡散によるウェファーの劣化を抑え
ようとする試みがなされている。しかしながらこの電極
も430〜450℃の高温での加熱が必要である。
These ohmic electrodes are reaction layers as thin as 0.1 μm or less from the surface of the base material, but all require heating (heat treatment) at a high temperature exceeding 400 ° C. In many cases, a p-type electrode and an n-type electrode are simultaneously arranged in the same semiconductor wafer, but an Au / Ge / Ni-based metal film widely used as an ohmic electrode for the n-type InP-based compound semiconductor is formed. A suitable temperature for heating at that time is 350 to 400 ° C. Therefore, in such a case, heating must be performed at a high temperature exceeding 400 ° C. in accordance with the heating temperature of the p-type electrode. However, when heated at such a high temperature, the reaction with the base material progresses too much on the n-type electrode side, and the reaction diffusion of the metal layer component into the base material progresses too much, so that the component penetrates deeply into the wafer and the wafer There is a problem that the original practical characteristics deteriorate. In the ohmic electrode, in order to improve the bonderized Lee ring of the connection wires suppress the sheet resistance at the connection portion with the outside, further provided Au layer on the third layer. However, if the heating temperature during film formation exceeds 400 ° C., Au
Diffusion progresses abnormally, which may cause deterioration of the characteristics of the semiconductor wafer. Thus, for example according to Japanese Patent Laid-Open No. 3-16176, the 10 @ 5 [Omega] cm 2 units low specific contact thickness in resistance on Au / Zn / Au system of electrodes 50 to 500 nm, Ti
Alternatively, an attempt has been made to suppress the deterioration of the wafer due to the abnormal diffusion of Au by providing a stopper layer made of Cr and having a thickness of 50 to 500 nm, and arranging a top layer of thick Au thereon. However, this electrode also requires heating at a high temperature of 430-450 ° C.

【0006】[0006]

【発明が解決しようとする課題】したがって以上述べた
従来の技術では、n型半導体電極形成と同時に400℃
以下の低温加熱によって薄い反応層を形成し、良好なオ
ーミック特性を得ることはできなかった。本発明の課題
は、この問題を解消するとともに、10 5Ωcm2台の
低接触抵抗が得られ、かつ反応層が0.1μm以下のp
型InP系化合物半導体の金属電極構造を提供すること
である。
Therefore, according to the above-mentioned prior art, 400 ° C.
A thin reaction layer was formed by the following low-temperature heating, and good ohmic characteristics could not be obtained. An object of the present invention is to solve this problem, 10-2 5 [Omega] cm 2 units low contact resistance can be obtained, and the reaction layer is less 0.1 [mu] m p
An object of the present invention is to provide a metal electrode structure of a type InP-based compound semiconductor.

【0007】[0007]

【課題を解決するための手段】本発明の提供するオーミ
ック電極は、p型InP系化合物半導体結晶基材(以下
これを単に基材とも言う)上に積層された多層構造から
なるものであって、同基材側から順に遷移金属からなる
第一層、Znからなる第二層、遷移金属からなる第三層
を含む複数の金属層からなるオーミック電極である。好
ましくはこれらの各層の膜厚が、第一層、第二層、第三
層の順にそれぞれ2〜10nm、5〜20nm、10〜
200nmのものである。
The ohmic electrode provided by the present invention has a multilayer structure laminated on a p-type InP-based compound semiconductor crystal substrate (hereinafter simply referred to as a substrate). And an ohmic electrode comprising a plurality of metal layers including a first layer made of a transition metal, a second layer made of Zn, and a third layer made of a transition metal in this order from the base material side. Preferably, the thickness of each of these layers is 2 to 10 nm, 5 to 20 nm, 10 to 10 in the order of the first layer, the second layer, and the third layer.
It is of 200 nm.

【0008】さらに本発明の提供するオーミック電極
は、上記の構成を基本にして、第三層の上にさらに高融
点金属からなる第四層、Auからなる第五層を順次配置
するものである。この場合好ましくは、第四層、第五層
の膜厚が、それぞれ20〜200nm、100〜500
nmであるものである。
Further, the ohmic electrode provided by the present invention is such that, based on the above structure, a fourth layer made of a refractory metal and a fifth layer made of Au are sequentially arranged on the third layer. . In this case, preferably, the thicknesses of the fourth layer and the fifth layer are respectively 20 to 200 nm and 100 to 500 nm.
nm.

【0009】また本発明のオーミック電極は、以上の構
造を有するとともに対象基材である化合物半導体結晶
が、InPまたはGaxIn1-xAsy1-y(ただしx、
yは1以下の正の数または0であり、yはy=1−2.
1xを満たす数である)のいずれかからなるものであ
る。また第一層および第三層が、Pd、Co、Pt、R
h、Ni、Irのいずれかの金属で構成されるものであ
る。
[0009] Ohmic electrode of the present invention, a compound semiconductor crystal is a target base material which has the above structure, InP or Ga x In 1-x As y P 1-y ( provided that x,
y is a positive number equal to or less than 1 or 0, and y is y = 1-2.
1x). The first and third layers are composed of Pd, Co, Pt, R
h, Ni, or Ir.

【0010】本発明のオーミック電極の製造方法は、基
材側から順に遷移金属からなる第一層、Znからなる第
二層、遷移金属からなる第三層を含む複数の金属層を堆
積する工程と、その後350〜400℃の範囲内の温度
で熱処理を行う工程とを含む製造方法である。さらに本
発明のオーミック電極の製造方法は、上記の複数の金属
層を堆積する工程において、第三層の上にさらに高融点
金属からなる第四層、Auからなる第五層を順次堆積す
るステップをも含む製造方法である。以下本発明のオー
ミック電極について詳しく説明する。
In the method of manufacturing an ohmic electrode according to the present invention, a step of depositing a plurality of metal layers including a first layer made of a transition metal, a second layer made of Zn, and a third layer made of a transition metal in order from the substrate side. And then performing a heat treatment at a temperature within the range of 350 to 400 ° C. Further, in the method of manufacturing an ohmic electrode according to the present invention, in the step of depositing the plurality of metal layers, a step of sequentially depositing a fourth layer made of a high melting point metal and a fifth layer made of Au on the third layer. The production method also includes: Hereinafter, the ohmic electrode of the present invention will be described in detail.

【0011】[0011]

【発明の実施の形態】本発明の提供するオーミック電極
は、p型InP系化合物半導体結晶を対象基材とし、そ
の上に積層された金属多層構造からなるものである。対
象とする基材には、InPかまたはこれと他のIII−
V族半導体との混晶組成物からなるp型半導体結晶のい
ずれかがある。後者はその範囲内であれば如何なるもの
でも良いが、これらの中でも特にGaAsとの混晶であ
る化学式GaxIn1-xAsy1-y(ただしx、yは1以
下の正の数または0であり、yはy=1−2.1xを満
たす数である)で表される組成のものを基材として通常
用いる。
BEST MODE FOR CARRYING OUT THE INVENTION The ohmic electrode provided by the present invention has a metal multilayer structure laminated on a p-type InP-based compound semiconductor crystal as a target substrate. Substrates of interest include InP or other III-
Any of p-type semiconductor crystals composed of a mixed crystal composition with a group V semiconductor is available. The latter may be any within the range, a few particularly mixed crystal of GaAs formula Ga x In 1-x As y P 1-y ( provided that x, y is 1 or less positive Among these Or, it is 0, and y is a number satisfying y = 1-2.1x).

【0012】この基材上に付与される金属多層構造物
は、基材側から順に遷移金属からなる第一層、Znから
なる第二層、遷移金属からなる第三層を含む複数の金属
層からなるものである。第一層に配した遷移金属は、前
述のAuに比べ基材表面の自然酸化膜を通して基材とよ
り低温で反応し、均一厚みかつ均質な反応層を形成する
ことができるものである。この第一層の膜厚は、好まし
くは2〜10nmである。2nm未満では、均一な膜状
とならず島状となり、基材の表面を完全に覆うような膜
になり難い。一方ZnはInP基材表面には直接付着し
難くいため、ドーピングされる量が少なくなる恐れがあ
る。このため本発明の目的とする十分なオーミック電極
特性の発現が難しくなる恐れがある。また10nmを越
えると、第二層のZnが基材中に拡散し難くなる傾向が
ある。この第一層には、特にPd、Co、Pt、Rh、
Ni、Irのいずれかの金属を好適に用いることができ
る。
The metal multilayer structure provided on the base material includes a plurality of metal layers including a first layer made of a transition metal, a second layer made of Zn, and a third layer made of a transition metal in this order from the base material side. It consists of The transition metal arranged in the first layer reacts with the substrate at a lower temperature through the natural oxide film on the surface of the substrate as compared with Au described above, and can form a uniform reaction layer having a uniform thickness. The thickness of the first layer is preferably 2 to 10 nm. If it is less than 2 nm, the film does not become a uniform film, but becomes an island, and it is difficult to form a film that completely covers the surface of the substrate. On the other hand, Zn hardly adheres directly to the surface of the InP base material, so that the amount of doping may be reduced. For this reason, it may be difficult to develop sufficient ohmic electrode characteristics as an object of the present invention. If it exceeds 10 nm, Zn in the second layer tends to hardly diffuse into the base material. In this first layer, in particular, Pd, Co, Pt, Rh,
Either Ni or Ir metal can be suitably used.

【0013】またこの第一層の上に付与される第二層
は、Znで構成する。Znは基材中に拡散し、基材表面
に高濃度のp型キャリヤーをドーピングさせ、低い接触
比抵抗値のオーミック電極化を促進する。この第二層の
膜厚は、好ましくは5〜20nmである。5nm未満で
は、本発明の目的とする十分なオーミック電極特性の発
現が難しくなる傾向があり、また20nmを越えると、
余剰のZnがPとの反応によってZn−P系化合物が生
成し易くなり、半導体の特性を低下させる恐れがある。
The second layer provided on the first layer is made of Zn. Zn diffuses into the base material, doping the surface of the base material with a high concentration of p-type carriers, and promotes the formation of an ohmic electrode having a low contact resistivity. The thickness of the second layer is preferably 5 to 20 nm. If the thickness is less than 5 nm, it tends to be difficult to exhibit sufficient ohmic electrode characteristics aimed at by the present invention.
Excessive Zn easily reacts with P to form a Zn-P-based compound, which may degrade the properties of the semiconductor.

【0014】第二層の上に付与される第三層は、遷移金
属で構成する。具体的には例えばPd、Co、Pt、R
h、Ni、Irのような金属である。同層には第二層の
Znとの関係で、基材表面と反応するとともに、第二層
のZnの拡散を制御する働きがある。この層の膜厚は、
好ましくは10〜200nmである。10nm未満で
は、下層のZnからなる層が、熱処理雰囲気によって酸
化し易くなり、その結果基材中への同成分の拡散を阻害
する傾向がある。すなわちZn層の雰囲気からの保護機
能が低下する恐れがある。また200nmを越えると、
Znの基材方向とは逆の電極表面方向への拡散が生じ易
くなる。
The third layer provided on the second layer is composed of a transition metal. Specifically, for example, Pd, Co, Pt, R
Metals such as h, Ni, and Ir. The layer has a function of reacting with the surface of the base material in relation to the Zn of the second layer and controlling the diffusion of Zn of the second layer. The thickness of this layer is
Preferably it is 10 to 200 nm. If the thickness is less than 10 nm, the lower layer made of Zn is easily oxidized by the heat treatment atmosphere, and as a result, the diffusion of the same component into the base material tends to be inhibited. That is, the function of protecting the Zn layer from the atmosphere may be reduced. When it exceeds 200 nm,
Zn tends to diffuse in the electrode surface direction opposite to the substrate direction.

【0015】本発明のオーミック電極によれば、以上の
第一ないし第三の金属層が順次積層されることによっ
て、また特に好ましくはさらに各層の膜厚が上述の範囲
内に制御されることによって、以上述べた各層のそれぞ
れの機能が相乗されて、n型金属電極付与と同時に40
0℃以下の熱処理で付与可能になるとともに、10 5Ω
cm2台の接触比抵抗を有し、かつ反応層が0.1μm以
下の従来にない実用性に優れたp型InP系化合物半導
体の金属電極の提供が可能となる。
According to the ohmic electrode of the present invention, the first to third metal layers are sequentially laminated, and particularly preferably, the thickness of each layer is controlled within the above-mentioned range. The above-described functions of the respective layers are synergistically combined with each other to provide an n-type metal electrode and
0 ℃ together allowing granted in the following heat treatment, 10 @ 5 Omega
It is possible to provide a metal electrode of a p-type InP-based compound semiconductor having a contact specific resistance of the order of cm 2 and a reaction layer of 0.1 μm or less and excellent in practicality, which has not been achieved conventionally.

【0016】さらに本発明の提供するオーミック電極
は、上記第一ないし第三の層からなる基本構成におい
て、第三層の上にさらに高融点金属からなる第四層、A
uからなる第五層を順次配置するものも含まれる。第四
層を形成する高融点金属には、Nb、W、Mo、Ta、
Ti、Pt等が挙げられる。この場合第四層の高融点金
属層は、その上に付与される最上層のAuと上記第三層
の遷移金属層との接触を回避させ、熱処理時の双方の相
互拡散を防止する働きをする。この層の好ましい厚み
は、20〜200nmである。20nm未満では、第五
層のAuと第三層の遷移金属との間の相互拡散を抑え難
くなる。200nmを越えると、電極全体の厚みが大き
くなるので、微細加工に多用されるリフトオフ法でのパ
ターン抜けが悪くなるとともに、蒸着の効率が低下する
傾向がある。最上層のAu層は、電極のシート抵抗を低
減させる機能を果たすとともに、ワイヤーボンデング
性を向上させる働きがあり、その働きを十分発揮させる
ためには、その膜厚を10〜500nmの範囲で制御す
るのが望ましい。
Further, according to the ohmic electrode provided by the present invention, in the basic structure comprising the first to third layers, a fourth layer made of a refractory metal is further provided on the third layer.
One in which a fifth layer made of u is sequentially arranged is also included. The refractory metals forming the fourth layer include Nb, W, Mo, Ta,
Examples include Ti and Pt. In this case, the fourth refractory metal layer serves to prevent contact between the uppermost Au layer provided thereon and the third transition metal layer, and to prevent mutual diffusion during the heat treatment. I do. The preferred thickness of this layer is between 20 and 200 nm. If it is less than 20 nm, it becomes difficult to suppress the interdiffusion between Au in the fifth layer and the transition metal in the third layer. If the thickness exceeds 200 nm, the thickness of the entire electrode becomes large, so that the pattern is not easily removed by the lift-off method frequently used for fine processing, and the efficiency of vapor deposition tends to decrease. Uppermost Au layer, as well as functions to reduce the sheet resistance of the electrode, there is a function of improving the wire Bonde Lee ring properties, in order to sufficiently exhibit their functions, the range that the film thickness of 10~500nm It is desirable to control with.

【0017】本発明のオーミック電極によれば、第一な
いし第三の電極上にさらに上述の第四、第五の金属層が
順次追加積層されることによって、また特に好ましくは
さらに追加各層の膜厚が上述の範囲内に制御されること
によって、以上述べた各層のそれぞれの機能が相乗され
てn型金属電極付与と同時に400℃以下の熱処理での
p型金属電極の付与が可能になるとともに、10 4Ωc
2未満の接触比抵抗を有し、かつ反応層が0.1μm以
下であり、なおかつ低いシート抵抗でワイヤーボンデ
ングに優れた従来にない優れたp型InP系化合物半導
体の金属電極の提供が可能となる。
According to the ohmic electrode of the present invention, the above-described fourth and fifth metal layers are additionally laminated on the first to third electrodes sequentially, and particularly preferably, the film of each additional layer is further laminated. When the thickness is controlled within the above range, the functions of the respective layers described above are synergized, and the application of the n-type metal electrode and the application of the p-type metal electrode by heat treatment at 400 ° C. or lower can be performed simultaneously. , 10 over 4 Ωc
has a specific contact resistance of less than m 2, and the reaction layer is not more 0.1μm or less, wire Bonde Lee in yet low sheet resistance
It is possible to provide a metal electrode of a p-type InP-based compound semiconductor, which is excellent in the conventional technology, and which is not excellent in the past.

【0018】次に本発明のオーミック電極の製造方法に
ついて詳述する。本発明のオーミック電極の製造にあた
って、まず対象基材としてp型InP系化合物半導体結
晶を用意する。p型InP系化合物半導体基材は前述の
通りである。まず第一に基材側から順に遷移金属からな
る第一層、Znからなる第二層、遷移金属からなる第三
層を含む複数の金属層を堆積する。堆積は個々の膜厚制
御の観点から第一層から順に一層ずつ行うが、既存の薄
膜形成法であればどの方法であってもよい。例えば真空
蒸着法、スパッタリング法、イオンプレーテング法の
様な方法が適用できるが、通常は一層ずつ真空蒸着で行
うのが望ましい。なおこの場合の金属層のソースとなる
原料は、抵抗加熱式にて蒸着する場合には、金属線や金
属粒子が、電子ビーム蒸着法にて蒸着する場合には、粒
子、ロッド、インゴット等の金属塊を用いる。いずれも
純度は3N以上が望ましい。
Next, the method for manufacturing the ohmic electrode of the present invention will be described in detail. In manufacturing the ohmic electrode of the present invention, first, a p-type InP-based compound semiconductor crystal is prepared as a target substrate. The p-type InP-based compound semiconductor substrate is as described above. First, a plurality of metal layers including a first layer made of a transition metal, a second layer made of Zn, and a third layer made of a transition metal are sequentially deposited from the substrate side. Deposition is performed one by one in order from the first layer from the viewpoint of controlling the individual film thickness, but any method may be used as long as it is an existing thin film forming method. Example, a vacuum deposition method, a sputtering method, can be applied a method such as ion plating Lee ring method, usually is preferably performed in a vacuum deposition layer by layer. Note that, in this case, the source material of the metal layer is a material such as a metal wire or a metal particle when vapor-deposited by a resistance heating method, and a particle, a rod, or an ingot when vapor-deposited by an electron beam vapor deposition method. Use a metal lump. In any case, the purity is preferably 3N or more.

【0019】その後350〜400℃の範囲内の温度で
熱処理を行う。その場合の雰囲気は金属堆積層および基
材の酸化を防止するため、非酸化性ガス雰囲気かまたは
それらのガスを含む減圧雰囲気とする。雰囲気ガスに
は、例えばアルゴン、窒素、ヘリウム等の不活性ガス、
水素等の還元性ガスを通常用いる。雰囲気ガスの圧力は
10 2Torrないし大気圧の範囲が望ましい。10 2
Torr未満では、容器の気密が十分でないと、外部か
らの酸素の混入の影響が現れる恐れがあり、大気圧を越
えると、容器の耐圧を上げる必要性が出てくるため、製
造コストが嵩む可能性がある。なおいずれの場合も雰囲
気調製にあたっては、金属堆積層および基材の酸化を防
止するため、一旦10 3Torr程度までの真空状態と
し、その後所定の雰囲気ガスを所定の圧力で投入する方
法とするのが望ましい。なお上記温度範囲に保持する
(熱処理)時間は通常30秒〜10分程度であればよい。
Thereafter, a heat treatment is performed at a temperature in the range of 350 to 400.degree. In this case, the atmosphere is a non-oxidizing gas atmosphere or a reduced pressure atmosphere containing such a gas in order to prevent oxidation of the metal deposition layer and the substrate. As the atmosphere gas, for example, an inert gas such as argon, nitrogen, and helium,
A reducing gas such as hydrogen is usually used. The pressure of the atmospheric gas is preferably in the range of 10-2 2 Torr to atmospheric pressure. 10 - 2
If the pressure is less than Torr, if the container is not sufficiently airtight, the influence of oxygen from the outside may appear, and if the pressure exceeds atmospheric pressure, it becomes necessary to increase the pressure resistance of the container. There is. Note In and atmosphere prepared cases, in order to prevent oxidation of the metal deposited layer and the substrate, once a vacuum of up to about 10 over 3 Torr, and a method of subsequently introducing a predetermined atmospheric gas at a predetermined pressure It is desirable. Keep in the above temperature range
The (heat treatment) time may be usually about 30 seconds to 10 minutes.

【0020】[0020]

【実施例】(実施例1) 図2ないし図4により本発明
の一実施例を説明する。図2は本発明実施例のオーミッ
ク電極断面の基本構造を模式的に示す図である。同図で
1はp型InP系化合部物半導体結晶からなる基材であ
り、2は同基材上に付与された遷移金属からなる第一層
21、その上に付与されたZnからなる第二層22、さ
らにその上に付与された遷移金属からなる第三層23で
構成される本発明のオーミック電極である。
(Embodiment 1) An embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a diagram schematically showing the basic structure of the cross section of the ohmic electrode according to the embodiment of the present invention. In the figure, reference numeral 1 denotes a base made of a p-type InP-based compound semiconductor crystal, reference numeral 2 denotes a first layer 21 made of a transition metal provided on the base, and a first layer 21 made of Zn provided thereon. The ohmic electrode of the present invention is composed of two layers 22 and a third layer 23 made of a transition metal provided thereon.

【0021】まず試料1として、以上の基本構造からな
り、第一層がPd、第二層がZn、第三層がPdからな
る電極を作製した。基材として長さ、幅、厚みがそれぞ
れ9mm、18mm、0.4mmのInP化合部物半導
体結晶と、電極各層のソースとして純度99.95%の
Pdと純度99.999%のZnとを準備した。基材を
真空蒸着装置内に配置した後、まずPdソースにより第
一層を3nmの厚みに成膜し、以下順次Znソースによ
り第二層を10nmの厚みに、Pdソースにより第三層
を30nmの厚みに、それぞれ堆積させた。次いでこの
金属層が積層された基材を、水素ガスを5%含む窒素雰
囲気で、その全圧が1気圧となるようにガス圧力を調製
し、340℃、350℃、375℃、400℃、420
℃の各温度で2分間熱処理した。図3は得られた電極の
接触比抵抗と熱処理温度との関係を示したものである。
なお各データに付記された数値は、接触比抵抗の値であ
る。375℃の熱処理で7×10 5Ωcm2の接触比抵
抗値が得られた。なお接触比抵抗は伝送線路モデル法
(Transmission Line Model)に
よって確認した。図4は試料1のオーミック電極の拡大
断面を、模式的に示したものである。同図で2はオーミ
ック電極、3は反応層である。反応層は、厚みが不均一
で0.5μm以上の突起状部分のある図1のものとは異
なり、その厚みが0.1μm以下であり、かつその厚み
が均一であることが分かる。
First, as Sample 1, an electrode having the above basic structure, in which the first layer was composed of Pd, the second layer was composed of Zn, and the third layer was composed of Pd. InP compound semiconductor crystals having lengths, widths and thicknesses of 9 mm, 18 mm and 0.4 mm, respectively, are prepared as a base material, and 99.95% pure Pd and 99.999% Zn are used as a source of each electrode layer. did. After arranging the substrate in a vacuum evaporation apparatus, first, a first layer is formed to a thickness of 3 nm by a Pd source, and then a second layer is formed to a thickness of 10 nm by a Zn source, and a third layer is formed to a thickness of 30 nm by a Pd source. , Respectively. Next, in the nitrogen atmosphere containing 5% of hydrogen gas, the base material on which the metal layer was laminated was adjusted to a gas pressure such that the total pressure was 1 atm, and 340 ° C, 350 ° C, 375 ° C, 400 ° C, 420
Heat treatment was performed at each temperature of 2 ° C. for 2 minutes. FIG. 3 shows the relationship between the contact resistivity of the obtained electrode and the heat treatment temperature.
The numerical values attached to the respective data are the values of the contact specific resistance. 375 Contact resistivity of 7 × 10 over 5 [Omega] cm 2 in the heat treatment of ℃ was obtained. Note that the contact resistivity is determined by the transmission line model method.
(Transmission Line Model). FIG. 4 schematically shows an enlarged cross section of the ohmic electrode of Sample 1. In the figure, 2 is an ohmic electrode, and 3 is a reaction layer. It can be seen that the reaction layer has a thickness of less than 0.1 μm and a uniform thickness, unlike the reaction layer shown in FIG.

【0022】なお同じ基材を用い、上記p型の堆積層を
付与するとともに、基材の別の部分にn型のAuGeN
i系の堆積層を付与し、上記と同一雰囲気下375℃で
同時熱処理をしたところ、n型側の反応層についても上
記p型の場合と同程度の均一な厚みで、接触比抵抗が1
5Ωcm2台の正常なものが得られた。また基材をI
nPに代えてInPとGaAsとの混晶組成物であるG
0.15In0.85As0.330.67(x=0.15、y=0.
33)を用いた以外は試料番号1と同一の金属層堆積・
熱処理条件でオーミック電極を作製したところ、試料番
号1と同程度の各評価結果が得られた。
The same substrate is used, the above-mentioned p-type deposition layer is provided, and n-type AuGeN
When an i-type deposited layer was provided and subjected to a simultaneous heat treatment at 375 ° C. in the same atmosphere as above, the reaction layer on the n-type side also had a uniform thickness similar to that of the p-type, and a contact resistivity of 1: 1.
0 over 5 Ωcm 2 units of what normal was obtained. The base material is I
G, which is a mixed crystal composition of InP and GaAs instead of nP
a 0.15 In 0.85 As 0.33 P 0.67 (x = 0.15, y = 0.15
The same metal layer deposition as Sample No. 1 except that 33) was used.
When an ohmic electrode was manufactured under the heat treatment conditions, each evaluation result comparable to that of Sample No. 1 was obtained.

【0023】次に上記と同様の基材上に、上記と同じ金
属からなる第一層・第二層・第三層ソースを用い、実施
例1と同様の手順で、それぞれの層を堆積した。その後
金属膜が堆積された基材を実施例1と同様の雰囲気条件
下、375℃で2分間の熱処理を行い、表1に記載の膜
厚で成膜した。その結果得られた各試料の接触比抵抗値
と反応層の状況を上記試料1も含め表1に示す。なお試
料番号15、16、17、18のものは、それぞれ第一
層・第三層の金属をRh、Ni、Ir、Auに置き換え
たもの(膜厚は上記Pdの試料と同じ)である。この結果
より、第一層・第二層・第三層の厚みが、それぞれ2〜
10nm、5〜20nm、10〜200nmの範囲内に
制御することによって、10 5Ωcm2台の低い接触比
抵抗値で、反応層の厚みが0.1μm以下と薄く、各層
の厚みを同範囲内に制御しないものに比べ、より均一な
厚みの反応層を有する優れたオーミック電極の得られる
ことが分かる。
Next, on the same base material as above, the respective layers were deposited in the same procedure as in Example 1 using the first layer, second layer, and third layer sources made of the same metal as above. . Thereafter, the substrate on which the metal film was deposited was subjected to a heat treatment at 375 ° C. for 2 minutes under the same atmosphere as in Example 1 to form a film having the thickness shown in Table 1. Table 1 shows the resulting contact resistivity and the state of the reaction layer of each sample including the sample 1. Sample Nos. 15, 16, 17, and 18 are samples in which the metals of the first and third layers are replaced with Rh, Ni, Ir, and Au, respectively (the film thickness is the same as that of the Pd sample). From these results, the thicknesses of the first layer, the second layer, and the third layer were 2 to 2, respectively.
10 nm, 5 to 20 nm, by controlling the range of 10 to 200 nm, at 10 over 5 [Omega] cm 2 units low contact resistivity, thickness of the reaction layer is as thin as 0.1μm or less, the range the thickness of each layer It can be seen that an excellent ohmic electrode having a reaction layer with a more uniform thickness can be obtained as compared with the case where no control is performed.

【0024】[0024]

【表1】 [Table 1]

【0025】(実施例2) 実施例1と同様の手順で試
料番号1、12、17と同じ金属種・膜厚の第一層・第
二層・第三層の金属膜を堆積し、さらに表2に記載の各
種金属種・厚みの第四層・第五層の金属膜を堆積し、そ
の後これら基材を実施例1と同様の雰囲気条件下、37
5℃で1時間の熱処理を行った。なお表2の下層基材番
号欄の数値は、第一層・第二層・第三層の金属膜が同じ
上記実施例1の対応試料番号である。その結果得られた
各電極試料の接触比抵抗値と反応層の状況を確認したと
ころ、試料番号19ないし33の本発明の各試料とも対
応する下層基材試料と同程度であった。さらにワイヤー
のボンデング性については、線径20μmのAuワイ
ヤーを熱圧着して最上層のAu層外表面に取り付け、基
材側を固定し同ワイヤーを電極最表面に垂直な方向に引
っ張る方法で確認した。その結果、各試料ともいずれも
実用レベルの2gを越える引張荷重に耐え得るものであ
ることが確認された。特に第四層・第五層の厚みが、そ
れぞれ20〜200nm、100〜500nmの範囲内
に制御することによって、シート抵抗値が小さく、特に
ワイヤーボンデング性にも優れたオーミック電極の得
られることが分かる。なお表中ワイヤーボンデイング性
欄の○印は4gを越える荷重で、□印は3gを越え4g
未満の荷重で、△は2g以上3g未満の荷重でワイヤー
が剥離したものである。
(Example 2) In the same procedure as in Example 1, first, second and third metal films having the same metal type and thickness as those of Sample Nos. 1, 12, and 17 were deposited. Fourth and fifth layers of metal films having various metal types and thicknesses shown in Table 2 were deposited.
Heat treatment was performed at 5 ° C. for 1 hour. The numerical values in the lower layer base material number column of Table 2 are the corresponding sample numbers of Example 1 in which the first, second, and third metal films are the same. When the contact resistivity and the state of the reaction layer of each of the obtained electrode samples were confirmed, each of the samples of the present invention of Sample Nos. 19 to 33 was almost the same as the corresponding lower layer base material sample. For a more Bonde Lee ring of wire, a method of pulling the Au wire having a diameter of 20μm by thermocompression attached to the top layer of Au Sogai surface, in a direction perpendicular to the fixed electrode outermost surface of the same wire to the substrate side Confirmed. As a result, it was confirmed that each of the samples can withstand a tensile load exceeding 2 g, which is a practical level. In particular the thickness of the fourth layer and fifth layer, respectively 20 to 200 nm, by controlling the range of 100 to 500 nm, the sheet resistance value is small, in particular obtained with ohmic electrode excellent in wire bonderized Lee ing properties You can see that. In the table, the symbol ○ in the column of wire bonding properties indicates a load exceeding 4 g, and the symbol □ indicates a load exceeding 3 g and 4 g.
△ indicates that the wire peeled off under a load of 2 g or more and less than 3 g.

【0026】なお表2の試料番号26と同じ第一層ない
し第三層を堆積した基材を用い、基材の別の部分にn型
のAu/Ge/Ni系の堆積層を付与し、さらにその上に
第四層としてNb、第五層としてAuを試料番号26と
同一膜厚で堆積後、上記と同一雰囲気下375℃で同時
熱処理をしたところ、n型側の反応層は上記p型の場合
と同程度の厚みで、接触比抵抗が試料26と同程度の品
質のp型電極が得られるとともに、n型側の反応層は上
記p型と同程度の厚みで、接触比抵抗が10 5Ωcm2
台の正常なものが得られた。また基材をInPに代えて
InPとGaAsとの混晶組成物であるGa0.15In
0.85As0.330.67(x=0.15、y=0.33)を用い
た以外は試料番号26と同一の金属層堆積・熱処理条件
で、オーミック電極を作製したところ、同試料番号のも
のとほぼ同程度の各評価結果が得られた。
In addition, using a substrate on which the same first to third layers as the sample No. 26 in Table 2 were deposited, an n-type Au / Ge / Ni-based deposited layer was applied to another portion of the substrate, Further, Nb as the fourth layer and Au as the fifth layer were deposited at the same film thickness as that of Sample No. 26, and were simultaneously heat-treated at 375 ° C. in the same atmosphere as described above. A p-type electrode having the same thickness as that of the mold and having the same contact resistivity as that of the sample 26 is obtained, and the reaction layer on the n-type side has the same thickness as that of the p-type and has a contact resistivity. but 10 over 5 Ωcm 2
A normal one was obtained. Further, Ga 0.15 In which is a mixed crystal composition of InP and GaAs instead of InP
An ohmic electrode was prepared under the same metal layer deposition and heat treatment conditions as in Sample No. 26 except that 0.85 As 0.33 P 0.67 (x = 0.15, y = 0.33) was used. Approximately the same evaluation results were obtained.

【0027】[0027]

【表2】 [Table 2]

【0028】(実施例3) 実施例2で作製した試料番
号26のオーミック電極を用い、図5に示す受光素子
(InGaAs/InPフォトダイオード)を作製した。
図5において、1はInP基材、2は上記本発明のp型
オーミック電極、4はパッシベーション膜、5はInP
窓層、6はp型半導体領域、7はInGaAs受光層、
8はInPバッファー層、9は基材上にAu/Ge/Ni
系金属膜を成膜したn型オーミック電極である。同図に
記載のように、この素子はn型InP半導体基材1上
に、n型InPからなるバッファー層8、n型InGa
Asからなる受光層7、n型InPからなる窓層5を積
層して形成されている。この層内の所定の領域にZnの
拡散によりp型半導体領域6が形成されている。またこ
のp型半導体領域6の上には本発明のp型オーミック電
極2が一対形成されており、半導体基材1の裏面にはn
型のオーミック電極9が形成されている。p型オーミッ
ク電極2の内側には反射防止膜10が、同外側にはパッ
シベーション膜4が形成されている。p型オーミック電
極2は、上記の本発明の試料番号26の電極が装着され
ている。
Example 3 Using the ohmic electrode of Sample No. 26 manufactured in Example 2, a light receiving element shown in FIG.
(InGaAs / InP photodiode).
In FIG. 5, 1 is an InP substrate, 2 is the p-type ohmic electrode of the present invention, 4 is a passivation film, and 5 is InP
Window layer, 6 is a p-type semiconductor region, 7 is an InGaAs light receiving layer,
8 is an InP buffer layer, 9 is Au / Ge / Ni on the substrate.
This is an n-type ohmic electrode on which a base metal film is formed. As shown in the figure, this device has a buffer layer 8 made of n-type InP, an n-type InGa
It is formed by laminating a light receiving layer 7 made of As and a window layer 5 made of n-type InP. A p-type semiconductor region 6 is formed in a predetermined region in this layer by diffusion of Zn. A pair of the p-type ohmic electrodes 2 of the present invention are formed on the p-type semiconductor region 6, and n
A mold ohmic electrode 9 is formed. An antireflection film 10 is formed inside the p-type ohmic electrode 2, and a passivation film 4 is formed outside the same. The electrode of the sample number 26 of the present invention is mounted on the p-type ohmic electrode 2.

【0029】このダイオードを200℃の温度下、−1
5Vバイアスの高温連続通電試験を行った結果、200
0時間後の素子の劣化は生じず、AuZn系オーミック
電極を上回る高い実用信頼性の電極であることが分かっ
た。
This diode was heated at a temperature of 200.degree.
As a result of conducting a high-temperature continuous energization test with a 5 V bias, 200
No deterioration of the element occurred after 0 hours, and it was found that the electrode was a highly practical electrode that surpassed the AuZn-based ohmic electrode.

【0030】[0030]

【発明の効果】以上述べてきたように、本発明のp型オ
ーミック電極は、InP系化合物半導体基材上に400
℃以下の熱処理温度でn型オーミック電極と同時に付与
することができる。またその接触比抵抗は、10 5Ωc
2台と小さく、かつ反応層の厚みが0.1μm以下と均
一で薄いため、従来のp型オーミック電極に比べ格段に
高い実用信頼性のInP系化合物半導体の金属電極を提
供することができる。
As described above, the p-type ohmic electrode of the present invention has a 400
It can be applied simultaneously with the n-type ohmic electrode at a heat treatment temperature of not more than ℃. Further the specific contact resistance is 10 @ 5 .omega.c
Since the thickness of the reaction layer is as small as 0.1 m 2 and the thickness of the reaction layer is 0.1 μm or less, it is possible to provide a metal electrode of an InP-based compound semiconductor with much higher practical reliability than a conventional p-type ohmic electrode. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のp型オーミック電極の断面を模式的に示
す図である。
FIG. 1 is a diagram schematically showing a cross section of a conventional p-type ohmic electrode.

【図2】本発明のp型オーミック電極の基本構成を模式
的に示す図である。
FIG. 2 is a diagram schematically showing a basic configuration of a p-type ohmic electrode of the present invention.

【図3】本発明の試料1のオーミック電極の形成熱処理
温度と接触比抵抗との関係を示す図である。
FIG. 3 is a view showing a relationship between a heat treatment temperature for forming an ohmic electrode of a sample 1 of the present invention and a contact specific resistance.

【図4】本発明の試料1のオーミック電極の断面を模式
的に示す図である。
FIG. 4 is a diagram schematically showing a cross section of an ohmic electrode of Sample 1 of the present invention.

【図5】本発明のp型オーミック電極を用いた受光素子
を示す図である。
FIG. 5 is a diagram showing a light receiving element using the p-type ohmic electrode of the present invention.

【符号の説明】[Explanation of symbols]

1、InP系化合物半導体基材 2、p型オーミック電極 3、反応層 4、パッシベーション膜 5、InP窓層 6、p型半導体領域 7、InGaAs受光層 8、InPバッファー層 9、n型オーミック電極 10、反射防止膜 21、p型オーミック電極の第一層 22、p型オーミック電極の第二層 23、p型オーミック電極の第三層 1, InP-based compound semiconductor substrate 2, p-type ohmic electrode 3, reaction layer 4, passivation film 5, InP window layer 6, p-type semiconductor region 7, InGaAs light-receiving layer 8, InP buffer layer 9, n-type ohmic electrode 10 , Anti-reflection film 21, first layer 22 of p-type ohmic electrode, second layer 23 of p-type ohmic electrode, third layer of p-type ohmic electrode

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 p型InP系化合物半導体結晶上に積層
されたオーミック電極であって、該基材側から順に遷移
金属からなる第一層、Znからなる第二層、遷移金属か
らなる第三層を含む複数の金属層からなることを特徴と
するオーミック電極。
1. An ohmic electrode laminated on a p-type InP-based compound semiconductor crystal, comprising a first layer made of a transition metal, a second layer made of Zn, and a third layer made of a transition metal in order from the substrate side. An ohmic electrode comprising a plurality of metal layers including a layer.
【請求項2】 前記第一層、第二層、第三層の膜厚が、
それぞれ2〜10nm、5〜20nm、10〜200n
mであることを特徴とする請求項1に記載のオーミック
電極。
2. The first layer, the second layer, and the third layer each have a thickness of:
2 to 10 nm, 5 to 20 nm, 10 to 200 n respectively
The ohmic electrode according to claim 1, wherein m is m.
【請求項3】 前記第三層の上に、さらに高融点金属か
らなる第四層、Auからなる第五層が配置されたことを
特徴とする請求項1または2のいずれかに記載のオーミ
ック電極。
3. The ohmic according to claim 1, wherein a fourth layer made of a high melting point metal and a fifth layer made of Au are further disposed on the third layer. electrode.
【請求項4】 前記第四層、第五層の膜厚が、それぞれ
20〜200nm、100〜500nmであることを特
徴とする請求項3に記載のオーミック電極。
4. The ohmic electrode according to claim 3, wherein the fourth layer and the fifth layer have a thickness of 20 to 200 nm and 100 to 500 nm, respectively.
【請求項5】 前記化合物半導体結晶が、InPまたは
GaxIn1-xAsy1-y(ただしx、yは1以下の正の
数または0であり、yはy=1−2.1xを満たす数)の
いずれかからなることを特徴とする請求項1ないし4の
いずれかに記載のオーミック電極。
Wherein said compound semiconductor crystal is a InP or Ga x In 1-x As y P 1-y ( provided that x, y is 1 or less positive or 0, y is y = 1-2. The ohmic electrode according to any one of claims 1 to 4, wherein the ohmic electrode comprises a number satisfying 1x.
【請求項6】 前記第一層および第三層が、Pd、C
o、Pt、Rh、Ni、Irのいずれかの金属で構成さ
れることを特徴とする請求項1ないし5のいずれかに記
載のオーミック電極。
6. The method according to claim 1, wherein the first layer and the third layer are Pd, C
The ohmic electrode according to any one of claims 1 to 5, wherein the ohmic electrode is made of a metal selected from the group consisting of o, Pt, Rh, Ni, and Ir.
【請求項7】 p型InP系化合物半導体結晶上に積層
されたオーミック電極の製造方法であって、該結晶側か
ら順に遷移金属からなる第一層、Znからなる第二層、
遷移金属からなる第三層を含む複数の金属層を堆積する
工程と、その後350〜400℃の範囲内の温度で熱処
理を行う工程とを含むことを特徴とするオーミック電極
の製造方法。
7. A method of manufacturing an ohmic electrode laminated on a p-type InP-based compound semiconductor crystal, comprising, in order from the crystal side, a first layer made of a transition metal, a second layer made of Zn,
A method for manufacturing an ohmic electrode, comprising: depositing a plurality of metal layers including a third layer made of a transition metal; and thereafter performing a heat treatment at a temperature in the range of 350 to 400C.
【請求項8】 前記複数の金属層を堆積する工程は、第
三層の上にさらに高融点金属からなる第四層、Auから
なる第五層を堆積することを特徴とする請求項7に記載
のオーミック電極の製造方法。
8. The method according to claim 7, wherein in the step of depositing the plurality of metal layers, a fourth layer made of a refractory metal and a fifth layer made of Au are further deposited on the third layer. The method for producing the ohmic electrode according to the above.
【請求項9】 請求項1ないし6に記載のオーミック電
極を用いた半導体装置。
9. A semiconductor device using the ohmic electrode according to claim 1.
JP10018843A 1998-01-30 1998-01-30 Ohmic electrode and its manufacture Pending JPH11220119A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10018843A JPH11220119A (en) 1998-01-30 1998-01-30 Ohmic electrode and its manufacture
CA002260574A CA2260574A1 (en) 1998-01-30 1999-01-29 Ohmic contact and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10018843A JPH11220119A (en) 1998-01-30 1998-01-30 Ohmic electrode and its manufacture

Publications (1)

Publication Number Publication Date
JPH11220119A true JPH11220119A (en) 1999-08-10

Family

ID=11982851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10018843A Pending JPH11220119A (en) 1998-01-30 1998-01-30 Ohmic electrode and its manufacture

Country Status (2)

Country Link
JP (1) JPH11220119A (en)
CA (1) CA2260574A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365969B1 (en) 1999-03-25 2002-04-02 Sumitomo Electric Industries, Ltd. Ohmic electrode, method of manufacturing the same and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365969B1 (en) 1999-03-25 2002-04-02 Sumitomo Electric Industries, Ltd. Ohmic electrode, method of manufacturing the same and semiconductor device

Also Published As

Publication number Publication date
CA2260574A1 (en) 1999-07-30

Similar Documents

Publication Publication Date Title
US6268618B1 (en) Electrode for light-emitting semiconductor devices and method of producing the electrode
US6573117B2 (en) GaN related compound semiconductor and process for producing the same
KR100634503B1 (en) Light emitting device and method of manufacturing thereof
US8927392B2 (en) Methods for forming crystalline thin-film photovoltaic structures
JPH0832115A (en) Electrode structure and its manufacture
WO2003023838A1 (en) n ELECTRODE FOR III GROUP NITRIDE BASED COMPOUND SEMICONDUCTOR ELEMENT
JPS5932055B2 (en) Method for manufacturing a semiconductor device having contacts
JPS60196937A (en) Semiconductor element and manufacture thereof
JP4112884B2 (en) Superconducting material
JP3812366B2 (en) Method for producing group III nitride compound semiconductor device
JP3654037B2 (en) Ohmic electrode, manufacturing method thereof, and semiconductor device
US20040232429A1 (en) Electrode for light-emitting semiconductor devices and method of producing the electrode
EP0697738B1 (en) Semiconductor diamond device having improved metal-diamond contact
JPH06188524A (en) Ohmic electrode, formation thereof, and light emitting element
JPH11220119A (en) Ohmic electrode and its manufacture
JP3579294B2 (en) Electrode manufacturing method
JP3620129B2 (en) Method for forming ohmic electrode
JP3309745B2 (en) GaN-based compound semiconductor light emitting device and method of manufacturing the same
US20060267128A1 (en) Schottky barrier diode and method of producing the same
JP3519950B2 (en) Electrode structure
JP4283502B2 (en) Group 3-5 compound semiconductor electrode, method for producing the same, and semiconductor light emitting device using the same
JPH06326051A (en) Ohmic electrode and formation thereof
JP3823826B2 (en) Manufacturing method of semiconductor device
JPH06204513A (en) Formation of ohmic electrode of solar cell
JP3175311B2 (en) Ohmic electrode of semiconductor device and method of forming the same