JPH11220076A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH11220076A
JPH11220076A JP10018422A JP1842298A JPH11220076A JP H11220076 A JPH11220076 A JP H11220076A JP 10018422 A JP10018422 A JP 10018422A JP 1842298 A JP1842298 A JP 1842298A JP H11220076 A JPH11220076 A JP H11220076A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
semiconductor device
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10018422A
Other languages
Japanese (ja)
Inventor
Yasuyuki Nakajima
靖之 中島
Kenichi Imura
健一 井村
Atsushi Nakamura
篤 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10018422A priority Critical patent/JPH11220076A/en
Publication of JPH11220076A publication Critical patent/JPH11220076A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To dispense with punch-out with a metal mold such as a punch, and to miniaturize a package drastically. SOLUTION: A specified number of individual semiconductor chips 4 is mounted on a printed wiring board 2, the electrodes of the respective semiconductor chips 4 and electrodes 3 on the surface of the printed wiring board 2 are connected electrically by wire bondings 6, and the surface of the printed wiring board 2 is batch sealed with molding resin 7. Four edges of the printed wiring boards 2 encapsulated with the respective molding resins 7 are cut with a dicer or the like, and a semiconductor device 1 is formed as a structure in which the end surfaces of all the edges of the mold resin 7 match with end surfaces of the respective edges of the printed wiring board 2. Thereby the semiconductor chips can be arranged in a matrix form, and the printed wiring board 2 can be miniaturized, so that a package can be miniaturized, and the mounting area of a semiconductor device can be reduced drastically.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、BGA(BallGrid
Array)などの表面実装形半導体装置の小型化に
適用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a BGA (Ball Grid).
The present invention relates to a technology that is effective when applied to miniaturization of a surface-mount type semiconductor device such as an array.

【0002】[0002]

【従来の技術】本発明者が検討したところによれば、表
面実装形パッケージの一種であるBGAの半導体装置
は、プリント配線基板の表面に複数の半導体チップを載
せ、プリント配線基板に設けられた電極と各々の半導体
チップに設けられた電極とを、金線などのボンディング
ワイヤによって電気的に接続し、モールド樹脂あるいは
ポッティング樹脂により封止し、その後、半導体チップ
を封止したモールド樹脂の外周部近傍のプリント配線基
板を金型切断装置などによって打ち抜いて個別の半導体
装置を形成している。
2. Description of the Related Art According to studies made by the present inventor, a BGA semiconductor device, which is a type of surface mount type package, has a plurality of semiconductor chips mounted on the surface of a printed wiring board and is provided on the printed wiring board. The electrodes and the electrodes provided on each semiconductor chip are electrically connected by a bonding wire such as a gold wire, sealed with a molding resin or a potting resin, and then the outer peripheral portion of the molding resin in which the semiconductor chip is sealed. An individual semiconductor device is formed by punching out a nearby printed wiring board with a die cutting device or the like.

【0003】なお、この種の半導体装置について詳しく
述べてある例としては、1993年5月31日、日経P
B社発行、香山晋、成瀬邦彦(監修)、「実践講座 V
LSIパッケージング技術(下)」P173,P174
があり、この文献には、BGAの構造などが記載されて
いる。
As an example describing this type of semiconductor device in detail, see Nikkei P. on May 31, 1993.
Published by Company B, Susumu Kayama, Kunihiko Naruse (supervised), "Practical Course V
LSI Packaging Technology (Bottom) "P173, P174
This document describes the structure of BGA and the like.

【0004】[0004]

【発明が解決しようとする課題】ところが、上記のよう
な半導体装置およびその製造方法では、次のような問題
点があることが本発明者により見い出された。
However, it has been found by the present inventors that the above-described semiconductor device and its manufacturing method have the following problems.

【0005】近年、半導体装置は、小型化および大記憶
容量化や高速化などの高性能化が求められており、半導
体チップも大きくなる傾向にある。
In recent years, semiconductor devices have been required to have high performance such as miniaturization, large storage capacity, and high speed, and semiconductor chips tend to be large.

【0006】そのために、半導体チップが封止されたモ
ールド樹脂の外周部とプリント配線基板の外周部との距
離が短くなり、前述した金型切断装置のパンチを当てる
スペースを確保するためにプリント配線基板が大型化し
てしまい、パッケージの小型化が困難になるという問題
がある。
Therefore, the distance between the outer peripheral portion of the mold resin in which the semiconductor chip is sealed and the outer peripheral portion of the printed wiring board is shortened, and the printed wiring is secured in order to secure a space for punching the above-mentioned die cutting device. There is a problem that the size of the substrate is increased and it is difficult to reduce the size of the package.

【0007】本発明の目的は、パンチなどの金型による
打ち抜きを不要とし、パッケージを大幅に小型化するこ
とのできる半導体装置およびその製造方法を提供するこ
とにある。
An object of the present invention is to provide a semiconductor device which does not require punching with a die such as a punch and can greatly reduce the size of a package, and a method of manufacturing the same.

【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0009】[0009]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0010】すなわち、本発明の半導体装置は、少なく
とも半導体チップが搭載される前記プリント配線基板に
おける一辺の端面と該半導体チップを樹脂により封止し
たパッケージの一辺の端面とが一致した構造よりなるも
のである。
That is, the semiconductor device of the present invention has a structure in which at least one end face of the printed wiring board on which the semiconductor chip is mounted coincides with one end face of a package in which the semiconductor chip is sealed with a resin. It is.

【0011】また、本発明の半導体装置は、少なくとも
半導体チップが搭載されるプリント配線基板における一
辺の端面と該半導体チップを樹脂により封止したパッケ
ージの一辺の端面と該半導体チップの一辺の端面とが一
致した構造よりなるものである。
Further, the semiconductor device of the present invention has at least one end surface of a printed wiring board on which a semiconductor chip is mounted, one end surface of a package in which the semiconductor chip is sealed with a resin, and one end surface of the semiconductor chip. Have the same structure.

【0012】さらに、本発明の半導体装置の製造方法
は、個々の半導体チップと所定の数の半導体チップを搭
載するプリント配線基板とを用意する工程と、プリント
配線基板に該半導体チップを搭載し、プリント配線基板
の電極部と半導体チップの電極部とを電気的に接続する
工程と、プリント配線基板の電極部と半導体チップの電
極部との電気的な接続を行った後に、すべての半導体チ
ップを一括して樹脂により封止する工程と、封止された
樹脂およびプリント配線基板を一緒に切断し、個々のパ
ッケージを形成する工程とを有したものである。
Further, in the method of manufacturing a semiconductor device according to the present invention, there is provided a step of preparing an individual semiconductor chip and a printed wiring board on which a predetermined number of semiconductor chips are mounted, mounting the semiconductor chip on the printed wiring board, After electrically connecting the electrodes of the printed wiring board and the electrodes of the semiconductor chip, and electrically connecting the electrodes of the printed wiring board and the electrodes of the semiconductor chip, all the semiconductor chips are connected. The method includes a step of collectively sealing with resin and a step of cutting the sealed resin and the printed wiring board together to form individual packages.

【0013】また、本発明の半導体装置の製造方法は、
前記樹脂および前記プリント配線基板の切断をダイサに
より行うものである。
Further, a method of manufacturing a semiconductor device according to the present invention
The resin and the printed wiring board are cut by a dicer.

【0014】さらに、本発明の半導体装置の製造方法
は、隣り合った少なくとも2つの半導体チップを有した
チップ群と前記チップ群を搭載するプリント配線基板と
を用意する工程と、プリント配線基板に該チップ群を搭
載し、プリント配線基板の電極部とチップ群における個
々の半導体チップに形成された電極部とを電気に接続す
る工程と、プリント配線基板の電極部とチップ群の電極
部との電気的な接続を行った後に、チップ群を樹脂によ
り封止する工程と、樹脂により封止されたチップ群を樹
脂およびプリント配線基板と一緒に切断し、個々のパッ
ケージを形成する工程とを有したものである。
Further, in the method of manufacturing a semiconductor device according to the present invention, a step of preparing a chip group having at least two adjacent semiconductor chips and a printed wiring board on which the chip group is mounted; Mounting the chip group and electrically connecting the electrode portions of the printed wiring board to the electrode portions formed on the individual semiconductor chips in the chip group; and electrically connecting the electrode portion of the printed wiring board to the electrode portion of the chip group. After performing a typical connection, a step of sealing the chip group with a resin, and a step of cutting the chip group sealed with the resin together with the resin and the printed wiring board to form individual packages Things.

【0015】また、本発明の半導体装置の製造方法は、
前記チップ群、前記樹脂ならびに前記プリント配線基板
の切断をダイサにより行うものである。
Further, a method of manufacturing a semiconductor device according to the present invention
The chip group, the resin, and the printed wiring board are cut by a dicer.

【0016】以上のことにより、半導体チップをマトリ
クス状に配置できるので、プリント配線基板を小さくす
ることができるので、パッケージを小型化でき、半導体
装置の実装面積を大幅に少なくすることができる。
As described above, since the semiconductor chips can be arranged in a matrix, the size of the printed wiring board can be reduced, so that the package can be reduced in size and the mounting area of the semiconductor device can be significantly reduced.

【0017】また、樹脂封止を一括して行うことができ
るので、半導体装置の製造効率を上げることができる。
In addition, since the resin sealing can be performed at a time, the manufacturing efficiency of the semiconductor device can be improved.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0019】(実施の形態1)図1は、本発明の実施の
形態1による半導体装置の断面図、図2〜6は、本発明
の実施の形態1による半導体装置の製造工程の説明図で
ある。
(Embodiment 1) FIG. 1 is a sectional view of a semiconductor device according to Embodiment 1 of the present invention, and FIGS. 2 to 6 are explanatory views of a manufacturing process of the semiconductor device according to Embodiment 1 of the present invention. is there.

【0020】本実施の形態1において、表面実装形の一
種であるBGAパッケージである半導体装置1は、図1
に示すように、たとえば、BT(ビスマレイミド系樹
脂)材などの多層配線基板であるプリント配線基板2が
設けられている。
In the first embodiment, a semiconductor device 1 which is a BGA package which is a kind of surface mount type is shown in FIG.
As shown in FIG. 1, a printed wiring board 2 which is a multilayer wiring board made of, for example, a BT (bismaleimide-based resin) material is provided.

【0021】また、このプリント配線基板2の表面に
は、後述する半導体チップの外周部近傍の位置に電極3
が設けられている。さらに、プリント配線基板2の裏面
には、電極3aがアレイ状に形成されており、それぞれ
の所定の電極3と所定の電極3aとがプリント配線基板
2に形成された配線により電気的に接続されている。
The surface of the printed wiring board 2 has an electrode 3 at a position near an outer peripheral portion of a semiconductor chip described later.
Is provided. Further, electrodes 3 a are formed in an array on the back surface of the printed wiring board 2, and the predetermined electrodes 3 and the predetermined electrodes 3 a are electrically connected to each other by wiring formed on the printed wiring board 2. ing.

【0022】そして、プリント配線基板2の裏面に形成
された電極3aには、球状のはんだ、いわゆる、はんだ
ボール(外部端子)Bが電気的に接続されて配列され、
リードの代わりとなっている。
On the electrode 3a formed on the back surface of the printed wiring board 2, a spherical solder, that is, a so-called solder ball (external terminal) B is electrically connected and arranged.
Instead of lead.

【0023】さらに、プリント配線基板2の表面には半
導体チップ4が接着材5により接着されており、半導体
チップ4に形成された電極4aが、該半導体チップ4の
外周部近傍のプリント配線基板2の表面に形成された電
極3とボンディングワイヤ6を介して電気的に接続され
ている。
Further, a semiconductor chip 4 is adhered to the surface of the printed wiring board 2 by an adhesive 5, and the electrodes 4 a formed on the semiconductor chip 4 are connected to the printed wiring board 2 near the outer peripheral portion of the semiconductor chip 4. Are electrically connected to the electrodes 3 formed on the surface of the substrate 1 via bonding wires 6.

【0024】また、プリント配線基板2の表面に搭載さ
れた半導体チップ4は、モールド樹脂7により封止さ
れ、パッケージが形成されている。さらに、半導体装置
1において、パッケージとプリント配線基板2とが同じ
大きさ、つまり、パッケージであるモールド樹脂7のす
べての辺の端面がプリント配線基板2のそれぞれの辺の
端面と一致した構造となっている。
The semiconductor chip 4 mounted on the surface of the printed wiring board 2 is sealed with a mold resin 7 to form a package. Furthermore, in the semiconductor device 1, the package and the printed wiring board 2 have the same size, that is, a structure in which the end faces of all sides of the mold resin 7 as the package coincide with the end faces of the respective sides of the printed wiring board 2. ing.

【0025】次に、半導体装置1の製造工程について説
明する。
Next, the manufacturing process of the semiconductor device 1 will be described.

【0026】まず、図2に示すように、プリント配線基
板2に、たとえば、6つの個別の半導体チップ4を接着
材より接着し、その後、図3に示すように、各々の半導
体チップ4の電極とプリント配線基板2の表面の電極3
との電気的な接続をワイヤボンディング6により行う。
First, as shown in FIG. 2, for example, six individual semiconductor chips 4 are adhered to the printed wiring board 2 with an adhesive, and then, as shown in FIG. And electrode 3 on the surface of printed wiring board 2
Is electrically connected by wire bonding 6.

【0027】そして、図4に示すように、6つの半導体
チップ4(図3)の周辺部近傍を封止するために、プリ
ント配線基板2の表面をモールド樹脂7により一括して
封止する。
Then, as shown in FIG. 4, the surface of the printed wiring board 2 is collectively sealed with a mold resin 7 in order to seal the vicinity of the periphery of the six semiconductor chips 4 (FIG. 3).

【0028】次に、半導体チップ4がモールド樹脂7に
よって封止されたプリント配線基板2は、図5に示すよ
うに、点線部分を切断することによってパッケージを形
成する。ここで、切断して形成されるモールド樹脂7の
すべての辺の端面は、プリント配線基板2のそれぞれの
辺の端面と一致した構造となっている。
Next, as shown in FIG. 5, a package is formed on the printed wiring board 2 in which the semiconductor chip 4 is sealed with the molding resin 7 by cutting the dotted line portions. Here, the end surfaces of all sides of the molded resin 7 formed by cutting have a structure that matches the end surfaces of the respective sides of the printed wiring board 2.

【0029】また、このパッケージとなるモールド樹脂
7の切断は、図6に示すように、たとえば、高速回転す
るスピンドルの先端に取り付けられた極薄外周刃である
ブレードBLにより切削を行うダイサにより、封止部と
プリント配線基板2とを同時に切断することによって行
う。
As shown in FIG. 6, the mold resin 7 serving as a package is cut by a dicer which is cut by a blade BL which is an ultra-thin outer peripheral blade attached to the tip of a spindle which rotates at a high speed. This is performed by cutting the sealing portion and the printed wiring board 2 at the same time.

【0030】そして、パッケージを形成した後にプリン
ト配線基板2の裏面に形成された電極3aに前述したは
んだバンプを取り付け、電気的に接続することにより半
導体装置1(図1)が形成されることになる。
After the package is formed, the above-mentioned solder bump is attached to the electrode 3a formed on the back surface of the printed wiring board 2, and the semiconductor device 1 (FIG. 1) is formed by electrical connection. Become.

【0031】それにより、本実施の形態では、プリント
配線基板2にパンチなどの金型による打ち抜きのスペー
スが不要となるのでプリント配線基板2の小さくするす
ることができ、半導体装置1を大幅に小型化することが
できる。
As a result, in the present embodiment, the printed wiring board 2 does not require a space for punching with a die such as a punch, so that the size of the printed wiring board 2 can be reduced, and the semiconductor device 1 can be significantly reduced in size. Can be

【0032】また、複数の半導体装置1のモールドを一
括して行うことができるので、製造効率を向上すること
ができる。
Further, since the molding of the plurality of semiconductor devices 1 can be performed at once, the manufacturing efficiency can be improved.

【0033】さらに、本実施の形態の半導体装置1にお
いては、モールド樹脂7のすべての辺の端面とプリント
配線基板2のそれぞれの辺の端面とが一致した構造とな
っていたが、少なくともパッケージとプリント配線基板
の一辺が一致した構造とすることによって半導体装置を
小型化することができる。
Further, in the semiconductor device 1 according to the present embodiment, the end faces of all sides of the mold resin 7 and the end faces of the respective sides of the printed wiring board 2 have the same structure. By employing a structure in which one side of the printed wiring board is coincident, the size of the semiconductor device can be reduced.

【0034】たとえば、3つの辺が一致するパッケージ
構造の場合、図7(a)に示すように、6つの個別の半
導体チップがプリント配線基板2に搭載され、表面をモ
ールド樹脂7(ハッチング部分)により一括して封止さ
れたプリント配線基板2の点線部のみを前述したダイサ
などによって切削することにより形成することができ
る。
For example, in the case of a package structure in which three sides coincide with each other, as shown in FIG. 7A, six individual semiconductor chips are mounted on the printed wiring board 2, and the surface is molded resin 7 (hatched portion). Thus, only the dotted line portions of the printed wiring board 2 which are collectively sealed can be formed by cutting with a dicer or the like described above.

【0035】それにより、プリント配線基板2の網掛け
部分が切削されずに残ることになり、図7(b)に示す
ような3つの辺のモールド樹脂7とプリント配線基板2
との端面が一致したパッケージを形成することができ
る。
As a result, the hatched portion of the printed wiring board 2 remains without being cut, and the mold resin 7 and the printed wiring board 2 on three sides as shown in FIG.
Can be formed.

【0036】次に、2つの辺が一致するパッケージ構造
の場合、図8(a)に示すように、4つの半導体チップ
をプリント配線基板2に搭載し、その後、該プリント配
線基板2の表面を一括してモールド樹脂7(ハッチング
部分)により封止し、同じくダイサなどによって点線部
分を切削するとにより形成することができる。
Next, in the case of a package structure in which two sides coincide, four semiconductor chips are mounted on the printed wiring board 2 as shown in FIG. It can be formed by sealing with the mold resin 7 (hatched portion) in a lump and cutting the dotted line portion with a dicer or the like.

【0037】よって、プリント配線基板2の網掛け部分
が切削されずに残ることになり、図8(b)に示すよう
な2つの辺のモールド樹脂7とプリント配線基板2との
端面が一致したパッケージを形成することができる。
Therefore, the hatched portion of the printed wiring board 2 remains without being cut, and the end surfaces of the mold resin 7 on two sides and the printed wiring board 2 coincide with each other as shown in FIG. A package can be formed.

【0038】また、1つの辺のみが一致するパッケージ
構造の場合、図9(a)に示すように、2つの半導体チ
ップをプリント配線基板2に搭載し、その後、該プリン
ト配線基板2の表面を一括してモールド樹脂7(ハッチ
ング部分)により封止し、同じくダイサなどによって点
線部分を切削するとにより形成することができる。
In the case of a package structure in which only one side coincides, as shown in FIG. 9A, two semiconductor chips are mounted on the printed wiring board 2, and then the surface of the printed wiring board 2 is removed. It can be formed by sealing with the mold resin 7 (hatched portion) in a lump and cutting the dotted line portion with a dicer or the like.

【0039】よって、プリント配線基板2の網掛け部分
が切削されずに残ることになり、図9(b)に示すよう
な1つの辺のモールド樹脂7とプリント配線基板2との
端面が一致したパッケージを形成することができる。
Therefore, the hatched portion of the printed wiring board 2 remains without being cut, and the end surfaces of the mold resin 7 on one side and the printed wiring board 2 as shown in FIG. A package can be formed.

【0040】なお、図7〜図9におけるハッチングは、
モールド樹脂7を示すものであり、断面を示すものでは
ない。
The hatching in FIGS. 7 to 9
It shows the mold resin 7 and does not show a cross section.

【0041】(実施の形態2)図10は、本発明の実施
の形態2による半導体装置の断面図、図11は、本発明
の実施の形態2による半導体装置の製造工程の説明図で
ある。
(Second Embodiment) FIG. 10 is a sectional view of a semiconductor device according to a second embodiment of the present invention, and FIG. 11 is an explanatory view of a manufacturing process of the semiconductor device according to the second embodiment of the present invention.

【0042】本実施の形態2において、表面実装形の一
種であるBGAパッケージである半導体装置1aは、図
10に示すように、たとえば、BT(ビスマレイミド系
樹脂)材などの多層配線基板であるプリント配線基板8
が設けられている。
In the second embodiment, as shown in FIG. 10, a semiconductor device 1a which is a BGA package which is a kind of surface mount type is a multilayer wiring board made of, for example, a BT (bismaleimide resin) material. Printed wiring board 8
Is provided.

【0043】また、このプリント配線基板8の表面およ
び裏面には、アレイ状に電極9,9aが形成されてお
り、該プリント配線基板8のそれぞれの所定の電極9と
裏面の所定の電極9aとが配線により電気的に接続され
ている。
On the front and back surfaces of the printed wiring board 8, electrodes 9 and 9a are formed in an array, and the predetermined electrodes 9 and the predetermined electrodes 9a on the back surface of the printed wiring board 8, respectively, are formed. Are electrically connected by wiring.

【0044】そして、プリント配線基板8の電極8aに
は、球状のはんだ、いわゆる、はんだボールBが電気的
に接続されて配列され、リードの代わりとなっている。
A spherical solder, a so-called solder ball B, is electrically connected and arranged on the electrode 8a of the printed wiring board 8, and serves as a lead.

【0045】さらに、プリント配線基板8の表面には半
導体チップ10が搭載され、プリント配線基板8の電極
9と該半導体チップ10に形成されたマトリクス状の電
極部とが金バンプKBなどを介して電気的に接続されて
いる。
Further, a semiconductor chip 10 is mounted on the surface of the printed wiring board 8, and the electrodes 9 of the printed wiring board 8 and the matrix-shaped electrode portions formed on the semiconductor chip 10 are connected via gold bumps KB or the like. It is electrically connected.

【0046】また、プリント配線基板8の表面に搭載さ
れた半導体チップ10の上部はモールド樹脂11により
封止され、パッケージが形成されている。ここで、半導
体装置1aにおいては、半導体チップ10、パッケージ
となるモールド樹脂11ならびにプリント配線基板8が
同じ大きさ、つまり、モールド樹脂11のすべての辺の
端面、プリント配線基板2のそれぞれの辺の端面および
半導体チップ10のすべての辺の端面が一致した構造と
なっている。
The upper part of the semiconductor chip 10 mounted on the surface of the printed wiring board 8 is sealed with a mold resin 11 to form a package. Here, in the semiconductor device 1 a, the semiconductor chip 10, the mold resin 11 serving as a package, and the printed wiring board 8 have the same size, that is, the end faces of all sides of the mold resin 11 and the respective sides of the printed wiring board 2. The end face and the end faces of all sides of the semiconductor chip 10 have a structure in which the end faces coincide.

【0047】次に、半導体装置1aの製造工程について
説明する。
Next, the manufacturing process of the semiconductor device 1a will be described.

【0048】まず、図11に示すように、複数の半導体
チップ10が形成されている半導体ウエハ(チップ群)
Wそれ自体をプリント配線基板8に搭載し、半導体ウエ
ハWの各々の半導体チップ10とプリント配線基板8の
電極9(図10)とを金バンプKBを介して圧着するこ
とにより電気的に接続する。
First, as shown in FIG. 11, a semiconductor wafer (chip group) on which a plurality of semiconductor chips 10 are formed
W itself is mounted on the printed wiring board 8, and the respective semiconductor chips 10 of the semiconductor wafer W and the electrodes 9 (FIG. 10) of the printed wiring board 8 are electrically connected by crimping via gold bumps KB. .

【0049】その後、半導体ウエハWを搭載した状態で
プリント配線基板8の表面をモールド樹脂11(図1
0)によって封止する。次に、たとえば、ダイサなどに
より個々の半導体チップ10の直線状境界線である、い
わゆる、半導体ウエハWのストリートをプリント配線基
板8やモールド樹脂11と一緒に賽の目状に切削するこ
とにより半導体装置1a(図10)を形成する。
Thereafter, the surface of the printed wiring board 8 with the semiconductor wafer W mounted thereon is molded resin 11 (FIG. 1).
0). Next, for example, a so-called street of the semiconductor wafer W, which is a linear boundary line of the individual semiconductor chips 10, is cut in a dice shape together with the printed wiring board 8 and the mold resin 11 by a dicer or the like, thereby forming the semiconductor device 1 a. (FIG. 10) is formed.

【0050】よって、半導体装置1aは、パッケージ1
1のすべての辺の端面、プリント配線基板8のそれぞれ
の辺の端面および半導体チップ10のすべての辺の端面
が一致した構造となっている。
Therefore, the semiconductor device 1 a
1 has a structure in which the end faces of all sides, the end faces of the respective sides of the printed wiring board 8, and the end faces of all the sides of the semiconductor chip 10 match.

【0051】また、半導体装置1aは、半導体チップ1
0の端面が露出することになるが、ダイサによって切削
面が局部的に高温となるので半導体チップ10とモール
ド樹脂との境界面の溶融固化によって密着性がより向上
することになり、耐湿性などの製品の信頼性を向上する
ことができる。
Further, the semiconductor device 1a includes the semiconductor chip 1
However, since the end face of No. 0 is exposed, the cut surface is locally heated by the dicer, so that the adhesion between the semiconductor chip 10 and the mold resin is further improved by melting and solidification, and the moisture resistance and the like are improved. Product reliability can be improved.

【0052】そして、パッケージ11を形成した後にプ
リント配線基板8の裏面に形成された電極9aに前述し
たはんだバンプを取り付け、電気的に接続することによ
り半導体装置1aが形成されることになる。
After the package 11 is formed, the above-mentioned solder bumps are attached to the electrodes 9a formed on the back surface of the printed wiring board 8 and electrically connected to form the semiconductor device 1a.

【0053】それによって、本実施の形態2において
は、プリント配線基板2にパンチなどの金型による打ち
抜きのスペースが不要となり、プリント配線基板8と半
導体チップ10の大きさを同じにすることができるの
で、半導体装置1を大幅に小型化することができる。
Thus, in the second embodiment, the printed wiring board 2 does not require a space for punching with a die such as a punch, and the printed wiring board 8 and the semiconductor chip 10 can be made the same size. Therefore, the size of the semiconductor device 1 can be significantly reduced.

【0054】また、半導体ウエハWに形成されたすべて
の半導体チップ10のモールドを一括して行うことがで
きるので、製造効率を大幅に向上することができる。
Further, since the molding of all the semiconductor chips 10 formed on the semiconductor wafer W can be performed at once, the manufacturing efficiency can be greatly improved.

【0055】さらに、本実施の形態2では、半導体ウエ
ハWのダイサによる切削を行った後にはんだバンプを取
り付けたが、たとえば、図12に示すように、半導体ウ
エハWにモールド樹脂による封止を行った後、はんだバ
ンプBを取り付けた後、ダイサによる切削を行ってもよ
い。
Furthermore, in the second embodiment, the solder bumps are attached after the semiconductor wafer W is cut by the dicer, but for example, as shown in FIG. Then, after attaching the solder bump B, cutting with a dicer may be performed.

【0056】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the scope of the invention. Needless to say, it can be changed.

【0057】たとえば、前記実施の形態1,2では、メ
モリモジュールなどの複数の同じ半導体装置により構成
される場合、個々の半導体装置に切削せずに任意の複数
個の半導体チップ、モールド樹脂を切削せずに連なった
状態で1個の半導体装置として形成してもよい。
For example, in the first and second embodiments, when a plurality of the same semiconductor devices such as a memory module are used, an arbitrary plurality of semiconductor chips and molding resin are cut without cutting the individual semiconductor devices. Instead, they may be formed as one semiconductor device in a continuous state.

【0058】個々の半導体チップ、プリント配線基板や
モールド樹脂を賽の目状に切削し、それぞれの半導体装
置を形成していたが、たとえば、図13に示すように、
2個の半導体チップを連なった状態となるように前述し
たダイサなどによりプリント配線基板2およびモールド
樹脂7の切削を行い、1個の半導体装置1bとして形成
することにより、実装スペースをより少なくすることが
できる。
Each semiconductor chip, printed wiring board and mold resin were cut in a dice pattern to form respective semiconductor devices. For example, as shown in FIG.
The printed wiring board 2 and the molding resin 7 are cut by the above-described dicer or the like so that two semiconductor chips are connected to each other to form a single semiconductor device 1b, thereby reducing the mounting space. Can be.

【0059】また、前記実施の形態1,2においては、
半導体装置の切削をダイサにより行っていたが、レー
ザ、ウォータジェットや図14に示すようなルータRな
どの切断時にプリント配線基板に打ち抜きスペースなど
が不要となる切断装置であればよい。
In the first and second embodiments,
Although a semiconductor device is cut by a dicer, any cutting device that does not require a punching space or the like in a printed wiring board when cutting a laser, a water jet, or a router R as shown in FIG. 14 may be used.

【0060】さらに、ウォータジェッタを用いることに
よって切断時に製品に付着する切り粉を切断しながら除
去することができ、作業効率を向上できる。
Further, by using the water jetter, the cutting powder adhering to the product at the time of cutting can be removed while cutting, and the working efficiency can be improved.

【0061】また、前記実施の形態1,2によれば、B
GA形の半導体装置について記載したが、CSP(Ch
ip Size Package)やMCM(Mult
iChip Module)などのプリント配線基板の
表面に半導体チップを搭載する表面実装型の半導体装置
であればパッケージを小型化でき、実装面積を大幅に少
なくすることができる。
According to the first and second embodiments, B
Although the GA type semiconductor device has been described, the CSP (Ch
ip Size Package) or MCM (Multi
If the semiconductor device is a surface-mount type semiconductor device in which a semiconductor chip is mounted on the surface of a printed wiring board such as an iChip Module, the package can be reduced in size and the mounting area can be significantly reduced.

【0062】[0062]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0063】(1)本発明によれば、パッケージを小さ
くできるので、半導体装置それ自体を小型化することが
できる。
(1) According to the present invention, the size of the package can be reduced, so that the semiconductor device itself can be reduced in size.

【0064】(2)また、本発明では、ダイサにより切
断することにより、プリント配線基板に金型によって打
ち抜くスペースなどが不要となるので、半導体チップを
搭載するプリント配線基板を大幅に小さくすることがで
きる。
(2) Further, according to the present invention, by cutting with a dicer, a space or the like punched out by a die on the printed wiring board becomes unnecessary, so that the printed wiring board on which the semiconductor chip is mounted can be significantly reduced. it can.

【0065】(3)さらに、本発明においては、上記
(1)、(2)により、実装面積を少なくでき、実装基
板の高密度実装化を行うことができる。
(3) Further, in the present invention, according to the above (1) and (2), the mounting area can be reduced, and the mounting board can be mounted at a high density.

【0066】(4)また、本発明によれば、複数の半導
体チップを一括して樹脂封止するので、効率よく半導体
装置を製造することができる。
(4) Further, according to the present invention, since a plurality of semiconductor chips are collectively sealed with resin, a semiconductor device can be manufactured efficiently.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1による半導体装置の断面
図である。
FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention;

【図2】本発明の実施の形態1による半導体装置の製造
工程の説明図である。
FIG. 2 is an explanatory diagram of a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図3】本発明の実施の形態1による半導体装置の製造
工程の説明図である。
FIG. 3 is an explanatory diagram of a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図4】本発明の実施の形態1による半導体装置の製造
工程の説明図である。
FIG. 4 is an explanatory diagram of a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図5】本発明の実施の形態1による半導体装置の製造
工程の説明図である。
FIG. 5 is an explanatory diagram of the manufacturing process of the semiconductor device according to the first embodiment of the present invention.

【図6】本発明の実施の形態1による半導体装置の製造
工程の説明図である。
FIG. 6 is an explanatory diagram of the manufacturing process of the semiconductor device according to the first embodiment of the present invention.

【図7】(a)、(b)は、本発明の他の実施の形態に
よる半導体装置の製造工程の説明図である。
FIGS. 7 (a) and 7 (b) are explanatory views of a manufacturing process of a semiconductor device according to another embodiment of the present invention.

【図8】(a)、(b)は、本発明の他の実施の形態に
よる半導体装置の製造工程の説明図である。
FIGS. 8A and 8B are explanatory views of a manufacturing process of a semiconductor device according to another embodiment of the present invention.

【図9】(a)、(b)は、本発明の他の実施の形態に
よる半導体装置の製造工程の説明図である。
FIGS. 9A and 9B are explanatory views of a manufacturing process of a semiconductor device according to another embodiment of the present invention.

【図10】本発明の実施の形態2による半導体装置の断
面図である。
FIG. 10 is a sectional view of a semiconductor device according to a second embodiment of the present invention;

【図11】本発明の実施の形態2による半導体装置の製
造工程の説明図である。
FIG. 11 is an explanatory diagram of the manufacturing process of the semiconductor device according to the second embodiment of the present invention.

【図12】本発明の他の実施の形態による半導体装置の
製造工程の説明図である。
FIG. 12 is an explanatory diagram of a manufacturing process of a semiconductor device according to another embodiment of the present invention.

【図13】本発明の他の実施の形態による半導体装置の
説明図である。
FIG. 13 is an explanatory diagram of a semiconductor device according to another embodiment of the present invention.

【図14】本発明の他の実施の形態による半導体装置の
製造工程の説明図である。
FIG. 14 is an explanatory diagram of a manufacturing process of a semiconductor device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体装置 1a 半導体装置 1b 半導体装置 2 プリント配線基板 3,3a 電極 4 半導体チップ 4a 電極 5 接着材 6 ボンディングワイヤ 7 モールド樹脂 8 プリント配線基板 9,9a 電極 10 半導体チップ 11 モールド樹脂 B はんだボール(外部端子) BL ブレード KB 金バンプ W 半導体ウエハ(チップ群) R ルータ DESCRIPTION OF SYMBOLS 1 Semiconductor device 1a Semiconductor device 1b Semiconductor device 2 Printed wiring board 3, 3a electrode 4 Semiconductor chip 4a electrode 5 Adhesive material 6 Bonding wire 7 Mold resin 8 Printed wiring board 9, 9a electrode 10 Semiconductor chip 11 Mold resin B Solder ball (external Terminal) BL Blade KB Gold Bump W Semiconductor Wafer (Chip Group) R Router

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 プリント配線基板の裏面に外部端子を設
け、前記プリント配線基板の表面に半導体チップが搭載
されて前記半導体チップを樹脂により封止したパッケー
ジが形成された半導体装置であって、少なくとも前記プ
リント配線基板における一辺の端面と前記パッケージの
一辺の端面とが一致した構造よりなることを特徴とする
半導体装置。
1. A semiconductor device comprising a package in which external terminals are provided on a back surface of a printed wiring board, a semiconductor chip is mounted on a surface of the printed wiring board, and the semiconductor chip is sealed with a resin, A semiconductor device having a structure in which one end face of the printed wiring board and one end face of the package coincide with each other.
【請求項2】 プリント配線基板の裏面に外部端子を設
け、前記プリント配線基板の表面に半導体チップが搭載
されて前記半導体チップを樹脂により封止したパッケー
ジが形成された半導体装置であって、少なくとも前記プ
リント配線基板における一辺の端面と前記パッケージの
一辺の端面と前記半導体チップの一辺の端面とが一致し
た構造よりなることを特徴とする半導体装置。
2. A semiconductor device having a package in which external terminals are provided on a back surface of a printed wiring board, a semiconductor chip is mounted on a surface of the printed wiring board, and the semiconductor chip is sealed with a resin, A semiconductor device having a structure in which one end face of the printed wiring board, one end face of the package, and one end face of the semiconductor chip coincide with each other.
【請求項3】 個々の半導体チップと所定の数の前記半
導体チップを搭載するプリント配線基板とを用意する工
程と、 前記プリント配線基板に前記半導体チップを搭載し、前
記プリント配線基板の電極部と前記半導体チップの電極
部とを電気的に接続する工程と、 前記プリント配線基板の電極部と前記半導体チップの電
極部との電気的な接続を行った後に、すべての前記半導
体チップを一括して樹脂により封止する工程と、 前記半導体チップが封止された前記樹脂および前記プリ
ント配線基板を一緒に切断し、個々のパッケージを形成
する工程とを有したことを特徴とする半導体装置の製造
方法。
A step of preparing an individual semiconductor chip and a printed wiring board on which a predetermined number of said semiconductor chips are mounted; mounting said semiconductor chip on said printed wiring board; Electrically connecting the electrode portion of the semiconductor chip, and after electrically connecting the electrode portion of the printed wiring board and the electrode portion of the semiconductor chip, collectively connecting all the semiconductor chips A method of manufacturing a semiconductor device, comprising: a step of sealing with a resin; and a step of cutting together the resin and the printed wiring board with which the semiconductor chip is sealed to form individual packages. .
【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、前記樹脂および前記プリント配線基板の切断を
ダイサにより行うことを特徴とする半導体装置の製造方
法。
4. The method for manufacturing a semiconductor device according to claim 3, wherein the cutting of the resin and the printed wiring board is performed by a dicer.
【請求項5】 隣り合った少なくとも2つの半導体チッ
プを有したチップ群と前記チップ群を搭載するプリント
配線基板とを用意する工程と、 前記プリント配線基板に前記チップ群を搭載し、前記プ
リント配線基板の電極部と前記チップ群における個々の
前記半導体チップに形成された電極部とを電気に接続す
る工程と、 前記プリント配線基板の電極部と前記チップ群の電極部
との電気的な接続を行った後に、前記チップ群を樹脂に
より封止する工程と、 前記樹脂により封止された前記チップ群を前記樹脂およ
び前記プリント配線基板と一緒に切断し、個々のパッケ
ージを形成する工程とを有したことを特徴とする半導体
装置の製造方法。
5. A step of preparing a chip group having at least two adjacent semiconductor chips and a printed wiring board on which the chip group is mounted; and mounting the chip group on the printed wiring board, wherein the printed wiring is provided. Electrically connecting the electrode section of the substrate and the electrode section formed on each of the semiconductor chips in the chip group; and electrically connecting the electrode section of the printed wiring board and the electrode section of the chip group. After performing, a step of sealing the chip group with a resin, and a step of cutting the chip group sealed with the resin together with the resin and the printed wiring board to form individual packages. A method of manufacturing a semiconductor device, comprising:
【請求項6】 請求項5記載の半導体装置の製造方法に
おいて、前記チップ群、前記樹脂ならびに前記プリント
配線基板の切断をダイサにより行うことを特徴とする半
導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 5, wherein said chip group, said resin, and said printed wiring board are cut by a dicer.
JP10018422A 1998-01-30 1998-01-30 Semiconductor device and its manufacture Pending JPH11220076A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10018422A JPH11220076A (en) 1998-01-30 1998-01-30 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10018422A JPH11220076A (en) 1998-01-30 1998-01-30 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH11220076A true JPH11220076A (en) 1999-08-10

Family

ID=11971225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10018422A Pending JPH11220076A (en) 1998-01-30 1998-01-30 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH11220076A (en)

Similar Documents

Publication Publication Date Title
US6803254B2 (en) Wire bonding method for a semiconductor package
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
KR100260997B1 (en) Semiconductor package
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
US6781242B1 (en) Thin ball grid array package
US6316837B1 (en) Area array type semiconductor package and fabrication method
US8154110B2 (en) Double-faced electrode package and its manufacturing method
US9691688B2 (en) Thin plastic leadless package with exposed metal die paddle
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
JPH11312706A (en) Resin encapsulating semiconductor device and its manufacture, and lead frame
JP2001015679A (en) Semiconductor device and manufacture thereof
US20080157302A1 (en) Stacked-package quad flat null lead package
US20040238923A1 (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
US6984881B2 (en) Stackable integrated circuit package and method therefor
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
JPH07153904A (en) Manufacture of laminar type semiconductor device, and semiconductor package manufactured thereby
US6339253B1 (en) Semiconductor package
JP2003318360A (en) Semiconductor device and method of manufacturing the same
US20050194665A1 (en) Semiconductor package free of substrate and fabrication method thereof
JPH11297917A (en) Semiconductor device and its manufacture
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
KR100729502B1 (en) Carrier for multi chip package, multi chip package and method for fabricating the same
JPH11220076A (en) Semiconductor device and its manufacture
KR100437821B1 (en) semiconductor package and metod for fabricating the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040413