JPH11215499A

JPH11215499A - 画像符号化装置

Info

Publication number: JPH11215499A
Application number: JP1427298A
Authority: JP
Inventors: Yasuhiro Fujino; 康弘藤野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-01-27
Filing date: 1998-01-27
Publication date: 1999-08-06

Abstract

(57)【要約】【課題】１画面全体にわたって画質を高く維持し、か
つ、所定時間毎の符号量を適正化することができ、しか
も、小規模回路で高速に処理するのに適する。【解決手段】ビットシフト回路２９は、量子化回路２
８ａで得られた量子化係数をシフトビット数ｍ１〜ｍ４
だけシフトし、４個のシフト信号を並列に出力する。符
号量計算回路４０ａ〜４０ｄは、４個のシフト信号を可
変長符号化した際の符号量を、１画面分だけ算出するこ
とにより、複数の符号量評価値ｂ１〜ｂ４を出力する。
スケーリング係数更新回路４２は、評価値ｂ１〜ｂ４に
応じてスケーリング係数ｋ２を設定し、量子化回路２８
ｂへ供給する。ＶＬＣ回路３６ｅは、１画素ブロックの
符号量が、上限値算出部４６でＤＣＴ係数の信号量にも
とづいて画素ブロックごとに算出された上限値を超える
と、符号化を打ち切る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像符号化装置
に関し、特に、入力された画像信号を、周波数空間成分
への変換、量子化、および、可変長符号化を通じて、符
号化する画像符号化装置に関する。

【０００２】

【従来の技術】近年、マルチメディア化の進展にともな
い、画像のデジタル処理、特に、画像信号を圧縮するた
めの高能率符号化技術が注目されており、カラー静止画
像の符号化方式の国際標準機関として設立されたＪＰＥ
Ｇ（Joint Photographic Expert Group）において、Ｄ
ＣＴ符号化方式が国際標準として採用されている。以下
において、この発明の背景となる、この種の符号化方式
にもとづく従来の画像符号化装置について説明する。

【０００３】図６は、ＤＣＴ方式を用いた従来の画像符
号化装置の一例を示すブロック図である。また、表１〜
表３は図６の装置の動作を説明するための表である。こ
の従来装置１５１では、入力端子２を通じて、符号化の
対象とされるデジタル画像信号が、外部から入力され
る。入力された画像信号は、ブロック化回路４に入力さ
れ、ここで二次元的に、８×８（＝６４）画素からなる
画素ブロックごとに分割される。ブロック化回路４は、
この画素ブロック単位で、後段へと画像信号を送出す
る。

【０００４】ＤＣＴ回路６は、このブロック化回路４か
ら送られた画像信号を離散コサイン変換（ＤＣＴ）し、
周波数空間における成分としての、８×８（＝６４）個
のＤＣＴ係数を出力する。すなわち、表１に示すような
画像信号Ｂ₁₁〜Ｂ₈₈からなる画素ブロックは、ＤＣＴ回
路６により、表２に示すような離散コサイン係数（ＤＣ
Ｔ係数）Ｄ₁₁〜Ｄ₈₈を要素とするＤＣＴ係数マトリクス
へと変換される。

【０００５】

【表１】

【０００６】

【表２】

【０００７】ここで、ＤＣＴ係数Ｄ₁₁は画素ブロックの
直流成分、すなわち、この画素ブロックの平均値を示し
ている。残りの交流成分Ｄ₁₂〜Ｄ₈₈を一般に交流成分Ｄ
_ijと表現すると、交流成分Ｄ_ijは、添字のｉ、ｊが大き
いほど高い周波数成分に対応する。ＤＣＴ回路６から出
力されたＤＣＴ係数マトリクスは、量子化回路８へと入
力される。

【０００８】一方、量子化マトリクス発生回路１８は、
表３に示す定数Ｗ₁₁〜Ｗ₈₈を要素とする量子化マトリク
スＷを発生する。量子化マトリクスの成分Ｗ₁₁〜Ｗ
₈₈は、それぞれ、ＤＣＴ係数Ｄ₁₁〜Ｄ₈₈に対する量子化
ステップの重み付けを意味する。

【０００９】

【表３】

【００１０】スケーリング係数発生回路１６では、スケ
ーリング係数（制御係数）ｋが生成される。そして、こ
れらの量子化マトリクスＷおよびスケーリング係数ｋ
は、乗算器２０へと入力される。乗算器２０は、両者の
積として、量子化ステップＱ_ij＝Ｗ_ij×ｋ、を算出す
る。ここで、スケーリング係数ｋは正の値である。量子
化ステップＱ₁₁〜Ｑ₈₈は、量子化マトリクスの成分Ｗ₁₁
〜Ｗ₈₈の間の比率を保ちつつ、全体にわたって、スケー
リング係数ｋに比例して増大あるいは減少する。このス
ケーリング係数ｋの大きさを調整することによって、画
質や、符号化後の信号量（すなわち符号量）が制御され
る。

【００１１】量子化回路８では、量子化ステップＱ₁₁〜
Ｑ₈₈にもとづいて、ＤＣＴ係数Ｄ₁₁〜Ｄ₈₈に対する量子
化が、それぞれ実行される。量子化回路８では、各要素
ごとにＤ_ij／Ｑ_ijが演算され、それぞれ、量子化係数Ｒ
₁₁〜Ｒ₈₈として出力される。量子化係数Ｒ₁₁〜Ｒ₈₈は、
ジグザグ変換回路１０によって低周波成分から順に送出
される。すなわち、ジグザグ変換回路１０からは、量子
化係数Ｒ₁₁〜Ｒ₈₈が、Ｒ₁₁，Ｒ₁₂，Ｒ₂₁，Ｒ₃₁，Ｒ₂₂，
Ｒ₁₃，Ｒ₁₄，Ｒ₂₃，Ｒ₃₂，Ｒ₄₁…Ｒ₈₅，Ｒ₈₆，Ｒ₇₇，Ｒ
₆₈，Ｒ₇₈，Ｒ₈₇，Ｒ₈₈の順で可変長符号化（以下ＶＬＣ
という。）回路１２へ供給される。

【００１２】ＶＬＣ回路１２において、例えば、量子化
係数の中の直流成分Ｒ₁₁については、近傍に位置する画
素ブロックの間で予測値が算出され、この予測値との予
測誤差がハフマン符号化される。また、交流成分Ｒ₁₂〜
Ｒ₈₈については、上述のように低周波成分から高周波成
分へとジグザグに走査されながら符号化される。

【００１３】符号化の過程で、値が０でない量子化係
数、すなわち有意係数は、その値によりグループ分類さ
れる。そして、分類されているグループに与えられてい
るグループ識別番号と、直前の有意係数との間に挟まれ
た無効係数のラン長とを組にして、ハフマン符号化さ
れ、続いてグループ内のいずれの値であるかを示す等長
符号が付加される。ここで、無効係数とは、値が０とな
る量子化係数を意味する。ＶＬＣ回路１２で得られた符
号化信号は、出力端子１４を通じて、例えば記憶媒体、
あるいは、通信媒体等の外部装置へと出力される。

【００１４】一般に、画像の高周波成分は出現確率が低
いため、ジグザグ走査後の量子化係数Ｒ_ijの後半部分
は、すべて０になることが多い。従って、このようにし
て得られた可変長符号については、非常に高い圧縮率が
期待できる。上記したように、交流成分の符号化は、有
意係数と、その有意係数に先行する無効係数のラン長と
の組合せを可変長符号化することによって遂行される。
このため、高周波領域の量子化係数の中で、値がゼロに
なるものが多いほど、可変長符号化後の符号長（符号
量）は短くなる。

【００１５】したがって、量子化ステップを大きくし
て、無効係数を増やし、無効係数がより多く連続するよ
うにすれば、それらの係数をまとめて一つの符号に変換
できるので、符号量は減少する。スケーリング係数ｋの
値を大きくすると、それに比例して量子化ステップが大
きくなり、量子化係数Ｒ_ijが０となる確率が増加するの
で、符号量が減少する。符号長あるいは符号量は、符号
化信号の総ビット数、すなわち符号化総ビット数で表現
される。１画素ブロック当たりの符号量と、スケーリン
グ係数ｋとの関係は、単純減少関数で表される。

【００１６】ところで、画像を圧縮符号化した場合に、
一般的に、細かい絵柄に対しては、符号量が大きく、滑
らかな画像では小さくなるという傾向がある。このた
め、画像によって信号圧縮後の符号量が変化し、デジタ
ル電子スチルカメラ等の応用において、画像を記録する
記録媒体の容量が不足してしまうことがあるという不都
合がある。

【００１７】この不具合を解消するものとして、図７に
示す装置が知られている。この従来装置１５２は、従来
装置１５１（図６）におけるスケーリング係数発生回路
１６、量子化マトリクス発生回路１８、および乗算器２
０に替えて、バッファメモリ１３を備えている。バッフ
ァメモリ１３は、ＶＬＣ回路１２と出力端子１４の間に
介挿され、ＶＬＣ回路１２から出力される符号化信号を
一時的に記憶する。バッファメモリ１３は、さらに、そ
の使用状態、すなわち一時記憶される符号化信号の量に
応じた量子化ステップを、乗算器２０（図６）から出力
される量子化ステップＱ₁₁〜Ｑ₈₈に替えて、量子化回路
８に与える。それによって、絵柄に拘わらず、画面（フ
レーム）ごとの符号量が一定に保たれる。

【００１８】しかしながら、この従来装置１５２では、
一つの画面の中で、バッファメモリ１３の使用状態に応
じて、量子化ステップが逐次的に変化することから、画
面全体にわたる最適な調整をすることができないという
問題点があった。例えば、画面の上半分が平坦で下半分
が細かい絵柄の画像信号が入力された場合には、画面の
上半分の画像信号の符号化には、不必要なビットが割り
当てられる一方、下半分の画像信号の符号化には、十分
なビットを割り当てることができなくなり、画質が劣化
してしまうという問題点があった。

【００１９】一方、所望の符号量となるまで、複数の量
子化ステップを用いて量子化を繰り返し、１画面当たり
の符号量を所望の目標符号量未満に抑えるようにした画
像符号化装置が知られている。図８および図９は、その
ように構成された従来装置を示すブロック図である。図
８と図９は、それぞれの符号７０で示した一点鎖線の部
分で互いに繋がる。

【００２０】この従来装置１５３において、符号化の対
象とされるデジタル形式の画像信号は、入力端子２０を
通じて、ブロック化回路２２へ入力され、ここで二次元
的に、８×８（＝６４）画素からなる画素ブロックに分
割される。ＤＣＴ回路２４は、このブロック化回路２２
から受けた画像信号を離散コサイン変換し、周波数領域
についての、８×８個のＤＣＴ係数Ｄ₁₁〜Ｄ₈₈を出力す
る。ＤＣＴ回路２４から出力されたＤＣＴ係数Ｄ₁₁〜Ｄ
₈₈は、ジグザグ変換回路２６において、ジグザグ変換さ
れる。

【００２１】一方、量子化マトリクス発生回路３２は、
表３に示した量子化マトリクスＷを生成し、スケーリン
グ初期係数発生回路３８はスケーリング初期係数ｋ１を
発生する。これらの量子化マトリクスＷおよびスケーリ
ング初期係数ｋ１は、乗算器３４ａへと入力される。乗
算器３４ａでは、両者の積として、量子化ステップＱ_ij
＝Ｗ_ij×ｋ１、が算出される。

【００２２】量子化回路２８ａでは、これらの量子化ス
テップＱ₁₁〜Ｑ₈₈にもとづいて、ＤＣＴ係数Ｄ₁₁〜Ｄ₈₈
に対する量子化が、それぞれ実行される。量子化回路２
８ａでは、各要素ごとにＤ_ij／Ｑ_ijが演算され、それぞ
れ、量子化係数Ｒ₁₁〜Ｒ₈₈として出力される。

【００２３】ＶＬＣ回路３６ａは、量子化回路２８ａか
ら出力される量子化係数Ｒ₁₁〜Ｒ₈₈をハフマン符号化
し、グループ内のいずれの値であるかを示す等長符号を
付加する。つぎに、符号量計算回路４０ａは、ＶＬＣ回
路３６ａから出力された可変長符号化信号を１画面分累
算して、１画面分の符号量ｂ１を求める。係数演算回路
４１ａは、符号量計算回路４０の計算結果に基づいて、
スケーリング初期係数ｋ１とは異なる別のスケーリング
係数ｋ２を生成する。

【００２４】乗算器３４ｂは、このスケーリング係数ｋ
２と量子化マトリクスＷとの積を算出し、この積を量子
化ステップとして、量子化回路２８ｂへ付与する。そし
て、量子化回路２８ｂから出力される量子化係数は、Ｖ
ＬＣ回路３６ｂによりハフマン符号化され、符号量計算
回路４０ｂで１画面分の符号量ｂ２が算出され、係数演
算回路４１ｂによって、さらに別のスケーリング係数ｋ
３が生成される。以下同様の動作を繰り返すことによ
り、符号量計算回路４０ａ〜４０ｄから、４種類のスケ
ーリング係数ｋ１〜ｋ４にもとづく、４種類の符号量ｂ
１〜ｂ４が得られる。

【００２５】係数演算回路４１ａ〜４１ｃでは、符号量
計算回路４０ａ〜４０ｃで得られる１フレーム分の符号
量ｂ１〜ｂ３と所望の目標符号量とが比較され、その結
果に応じて、スケーリング係数ｋ２〜ｋ４の値が決定さ
れる。具体的には、例えば、係数演算回路４１ａでは、
初期係数ｋ１を用いて量子化した場合の符号量ｂ１が、
目標符号量よりも大きければ、スケーリング係数ｋ２が
ｋ１よりも大きな値へと設定され、初期係数ｋ１を用い
て量子化した場合の符号量ｂ１が、目標符号量よりも小
さければ、スケーリング係数ｋ２は係数ｋ１よりも小さ
な値へと設定される。このような処理が行われるのは、
一般に、スケーリング係数をより大きくすれば、高周波
領域におけるより多くの量子化係数がゼロになり、その
結果、可変長符号化後の符号量がより小さくなるという
性質があるからである。

【００２６】装置１５３には、各装置部で処理される信
号に関して、画面間の整合をとるために、適宜、遅延回
路が挿入されている。図８および図９において、記号”
１ＦＤＬ”〜”４ＦＤＬ”で表されたブロックは、それ
ぞれ、１〜４画面（フレーム）周期の遅延を、入力され
た信号にもたらす遅延回路を表している。

【００２７】量子化回路２８ｂ〜２８ｅには、ジグザグ
変換回路２６の出力が、遅延回路３０ａ〜３０ｄによっ
て、順に１画面周期ずつ遅延された上で付与される。ま
た、スケーリング初期係数発生部３８で生成されたスケ
ーリング初期係数ｋ１、および、係数演算回路４１ａ〜
４１ｃで順次生成されたスケーリング係数ｋ２〜ｋ４
は、それぞれ、遅延回路４３ａ〜４３ｄによって、４画
面〜１画面周期だけ遅延させられ、一斉同時に係数セレ
クタ４７へと入力される。

【００２８】また、符号量計算回路４０ａ〜４０ｃから
それぞれ出力される符号量ｂ１〜ｂ３は、遅延回路４４
ａ〜４４ｃによって、それぞれ、３〜１画面周期だけ遅
延させられた上で、符号量計算回路４０ｄから出力され
る符号量ｂ４とともに、一斉同時に係数決定回路４５へ
と入力される。係数決定回路４５は、符号量ｂ１〜ｂ４
にもとづいて、スケーリング係数ｋ１〜ｋ４の中から、
いずれを使用するかを決定する。係数セレクタ４７は、
係数決定回路４５の決定結果にもとづいて、スケーリン
グ係数ｋ１〜ｋ４の中から一つを選択し、選択された値
を、スケーリング係数ｋ５として、乗算器３４ｅへと付
与する。

【００２９】乗算器３４ｅは、最終的なスケーリング係
数ｋ５と、量子化マトリクスＷとの積を算出し、この積
を量子化ステップとして、量子化回路２８ｅへ付与す
る。ジグザグ変換回路２６から出力された信号は、最終
的には、この量子化回路２８ｅによって量子化される。
量子化回路２８ｅの出力は、ＶＬＣ回路３６ｅによって
ハフマン符号化され、出力端子５０を通じて、外部装置
へと送出される。

【００３０】以上のように、従来装置１５３は、符号量
が目標符号量よりも多い場合には、スケーリング係数を
増加させて量子化を行うことにより符号量を低減させ、
逆に、符号量が目標符号量よりも小さい場合には、スケ
ーリング係数を減少させて量子化を行うことにより符号
量を増大させる。すなわち、スケーリング係数が順次変
更されつつ、量子化が反復的に実行されることによっ
て、最終的には１画面当たりの符号量が、目標符号量へ
と収束させられる。

【００３１】しかしながら、従来装置１５３では、最適
なスケーリング係数を求めるための量子化回路や、時間
差を補償するための１〜４画面分の信号の遅延を実現す
る遅延回路を多数必要とするため、回路規模が増大する
という問題点があった。

【００３２】

【発明が解決しようとする課題】以上のように、出力バ
ッファの使用量に応じて、量子化ステップを同一画面の
中で逐次的に変化させることによって、１画面分の符号
量を一定とする技術では、画面全体にわたって最適な符
号化を行うことができず、画質が劣化してしまうという
問題点があった。他方、スケーリング係数を変えつつ、
量子化を繰り返して行うことにより、１画面分の符号量
を一定とする技術では、回路規模が大きなものとなって
しまうという問題点があった。

【００３３】この発明は上記のような問題点を解消する
ためになされたもので、１画面全体にわたって画質を高
く維持し、かつ、所定時間毎の符号量を適正化すること
ができ、しかも、小規模回路で高速に処理するのに適し
た画像符号化装置を堤供することを目的とする。

【００３４】

【課題を解決するための手段】第１の発明の装置は、外
部より入力された画像信号を、画面を分割して成る複数
の画素ブロックの各々ごとに、周波数空間成分へと変換
して得た第１変換信号、および当該第１変換信号に対し
与えられた所定時間だけ遅延した第２変換信号を、並列
に出力する変換信号出力手段と、量子化ステップを画面
単位で制御する制御係数の初期値を用いて、前記第１変
換信号を量子化することにより、第１量子化係数を得る
第１量子化手段と、前記第１量子化係数を、与えられた
複数種類のシフトビット数だけシフトし、複数のシフト
信号を並列に出力するシフト手段と、を備える。当該装
置は、さらに、前記複数のシフト信号が可変長符号化さ
れた際の符号量を、前記所定時間分だけ算出し、複数の
符号量評価値としてそれぞれ出力する符号量演算手段
と、前記複数の符号量評価値に応じて、前記符号量を与
えられた目標符号量に近づけるため、前記制御係数を前
記初期値より最適な値に更新する係数更新手段と、前記
係数更新手段で更新された前記制御係数を用いて、前記
第２の変換信号を量子化することにより、第２量子化係
数を得る第２量子化手段と、当該第２量子化係数に対し
て、可変長符号化を行うことにより、符号化信号を得る
可変長符号化手段と、を備える。そして、当該可変長符
号化手段は、前記複数の画素ブロックの各々ごとに前記
可変長符号化を行う中で、１個の画素ブロック分の前記
符号化信号の符号量が、与えられた上限値を超えると、
その画素ブロックについては、その時点で符号化を打ち
切る。

【００３５】第２の発明の装置は、第１の発明の画像符
号化装置において、前記複数の画素ブロックの各々ごと
に前記上限値を設定し、前記可変長符号化手段へと付与
するブロック符号量上限値算出手段を、さらに備え、当
該ブロック符号量上限値算出手段は、前記複数の画素ブ
ロックごとに、前記第１変換信号の信号量を算出し、当
該信号量が多ければ前記上限値を高く、逆に少なければ
低く設定する。

【００３６】第３の発明の装置は、第１または第２の発
明の画像符号化装置において、前記第２量子化係数の中
で、与えられた基準周波数よりも周波数の高い領域に存
在する孤立係数に対しては、無効係数へ変更した上で、
前記第２量子化係数を前記可変長符号化手段へと供給す
る孤立係数無視手段を、さらに備える。

【００３７】第４の発明の装置は、第１ないし第３のい
ずれかの発明の画像符号化装置において、前記所定時間
が、１画面周期であり、前記係数更新手段は、前記複数
の符号量評価値の中から、前記目標符号量に最も近い値
の符号量評価値を検出し、検出された当該符号量評価値
に対応する前記複数種類のシフトビット数の一つに相当
する倍率の逆数を、前記初期値に乗じた値へと、前記制
御係数を更新する。

【００３８】第５の発明の装置は、第１ないし第３のい
ずれかの発明の画像符号化装置において、前記所定時間
が、１画面周期であり、前記係数更新手段は、前記複数
種類のシフトビット数に相当する倍率の逆数を、それぞ
れ前記初期値に乗じて得られる複数の係数と、前記複数
の符号量評価値との間を、近似的に規定する関数関係か
ら、前記目標符号量に相当する係数を算出し、算出され
た当該係数へと前記制御係数を更新する。

【００３９】

【発明の実施の形態】＜実施の形態１＞図１は実施の形
態１の画像符号化装置の構成を示すブロック図である。
この装置１０１では、符号化対象としてのデジタル形式
の画像信号は、入力端子２０を通じて、外部からブロッ
ク化回路２２へと入力される。入力された画像信号は、
ブロック化回路２２において、二次元的に、８×８（＝
６４）画素からなる画素ブロックに分割される。ブロッ
ク化回路２２は、この画素ブロック単位で後段に画像信
号を送出する。

【００４０】ＤＣＴ回路２４は、ブロック化回路２２か
ら受けた画像信号を、離散コサイン変換し、周波数空間
における成分としての、８×８（＝６４）個のＤＣＴ係
数を出力する。すなわち、表１に示した画像信号Ｂ₁₁〜
Ｂ₈₈からなる画素ブロックが、ＤＣＴ回路２４により、
表２に示すような離散コサイン係数（ＤＣＴ係数）Ｄ₁₁
〜Ｄ₈₈を要素とするＤＣＴ係数マトリクスへと変換され
る。

【００４１】ＤＣＴ回路２４から出力されたＤＣＴ係数
マトリクスは、ジグザグ変換回路２６へと入力される。
ジグザグ変換回路２６は、図６のジグザグ変換回路１０
と同様の動作を行い、ＤＣＴ係数Ｄ₁₁〜Ｄ₈₈を、ＤＣＴ
係数Ｄ₁₁，Ｄ₁₂，Ｄ₂₁，Ｄ₃₁，Ｄ₂₂，Ｄ₁₃，Ｄ₁₄，
Ｄ₂₃，Ｄ₃₂，Ｄ₄₁…Ｄ₈₅，Ｄ₈₆，Ｄ₇₇，Ｄ₆₈，Ｄ₇₈，Ｄ
₈₇，Ｄ₈₈の順で出力する。

【００４２】量子化マトリクス発生回路３２は、前述し
た８×８個の成分Ｗ₁₁〜Ｗ₈₈を有する量子化マトリクス
Ｗを生成する。但し、装置１０１では、量子化回路２８
ａ，２８ｂの各々には、既にジグザグ走査された信号が
入力されるので、量子化マトリクスの成分Ｗ₁₁〜Ｗ
₈₈も、ジグザグ走査に対応した順序で生成され、乗算器
３４ａ，３４ｂへと供給される。

【００４３】乗算器３４ａには、スケーリング初期係数
発生回路３８より、スケーリング係数（制御係数）の初
期値としてのスケーリング初期係数ｋ１が供給される。
そして、乗算器３４ａは、両者の積として、量子化ステ
ップＱ１_ij＝Ｗ_ij×ｋ１、を算出し、量子化回路２８ａ
へと入力する。その結果、量子化回路２８ａでは、スケ
ーリング初期係数ｋ１にもとづく量子化係数Ｒ１₁₁〜Ｒ
１₈₈が得られる。これらの量子化係数Ｒ１₁₁〜Ｒ１
₈₈は、ビットシフト回路２９へと入力される。

【００４４】ビットシフト回路２９では、量子化係数Ｒ
１₁₁〜Ｒ１₈₈が、予め定められたビット数（シフトビッ
ト数）ｍ１，ｍ２，ｍ３，ｍ４だけ、それぞれ右にシフ
トされる。ビットシフト回路２９におけるシフト幅を規
定するシフトビット数ｍ１〜ｍ４は、この装置１０１が
用いられるアプリケーション、例えば、処理対象とされ
る画像の種類、あるいは、圧縮符号化された信号を取り
扱う記憶装置、蓄積装置などの記憶容量等に相応して、
それぞれ適した値に設定される。

【００４５】例えば、上記では、シフトビット数とし
て、−４〜４の範囲を例示したが、アプリケーションに
よっては、それ以外の値を取った方がよい場合もある。
そこで、あらかじめ実験を行って、アプリケーションに
応じた最適値を求めておき、これをデフォールト値とし
て初期設定するとともに、動作時に適当に変更できるよ
うに、装置１０１を構成してもよい。

【００４６】表４〜表７に、ＪＰＥＧ符号化方式におけ
るハフマン符号の一例を示す。

【００４７】

【表４】

【００４８】

【表５】

【００４９】

【表６】

【００５０】

【表７】

【００５１】量子化係数のうち、直流成分（ＤＣ係数）
は、表４に従ってグループ化されて、グループ番号が決
定される。そのグループ番号に対して、表５のような符
号表により、可変長符号化される。このようにして決ま
った符号語と、同一のグループ中の各ＤＣＴ係数を区別
するための付加ビットとを連結させたものが符号化信号
となる。

【００５２】例えば、ＤＣ係数の差分値が“５”なら
ば、表４により、グループ番号“３”が割り当てられ、
付加ビットは“１０１”となる。表５より、グループ番
号３の符号語は“１００”となる。従って、この場合の
符号化信号は、“１００１０１”となる。

【００５３】量子化係数のうち、交流成分（ＡＣ係数）
は、表６に従ってグループ化されて、グループ番号が決
定される。値が０でない量子化係数、すなわち有意係数
は、そのグループ番号と、直前の有意係数との間に挟ま
れた値が０の量子化係数、すなわち無効係数のラン長と
の組に対して、表７のような符号表により、可変長符号
化される。このようにして決まった符号語と、同一のグ
ループ中の各量子化係数を区別するための付加ビットと
を連結させたものが符号化信号となる。

【００５４】例えば、ＡＣ係数の値が“２”で、無効係
数のラン長が“１”ならば、表６により、グループ番号
“２”が割り当てられ、付加ビットは“１０”となる。
表７より、ラン長が１でグループ番号が２である符号語
は、“１１０１１”となる。従って、この場合の符号化
信号は、“１１０１１１０”となる。

【００５５】このような仕組みで符号化されるので、Ｄ
Ｃ係数の場合は、グループ番号が決まると、１つのＤＣ
係数に対する符号量、（すなわち、符号語のビット数＋
付加ビット数）は一意に決まる。ＡＣ係数の場合は、無
効係数のラン長とグループ番号の組み合わせが決まる
と、ＡＣ係数全体に対する符号量は一意に決まる。いず
れにせよ、１画素ブロック当たりの符号量、すなわち、
１画素ブロック当たりの符号化信号の総ビット数を求め
る際には、量子化係数の値それ自体は重要ではなく、グ
ループ番号（およびＡＣ係数の無効係数のラン長）が分
かれば良い。

【００５６】この実施の形態１では、ビットシフト回路
２９におけるシフトビット数（ｍ１，ｍ２，ｍ３，ｍ
４）として、４、３、２、１、０、−１、−２、−３、
−４の値を取り得る例を示すが、一般には、アプリケー
ション等に応じて、取り得る値の範囲を変更しても良
い。ビットシフト回路２９におけるシフトビット数が、
４、３、２または１の場合、量子化係数が、それぞれ、
１／１６倍、１／８倍、１／４倍または１／２倍され
る。つまり、スケーリング係数を、それぞれ、１６倍、
８倍、４倍または２倍したときと同一の量子化係数が得
られ、グループ番号も、それぞれ、同一のものとなる。

【００５７】ビットシフト回路２９におけるシフトビッ
ト数が、−４、−３、−２または−１の場合、量子化係
数が、それぞれ、１６倍、８倍、４倍または２倍され
る。この場合、スケーリング係数を、それぞれ、１／１
６倍、１／８倍、１／４倍または１／２倍したときと同
一の量子化係数が得られるとは限らないが、グループ番
号は、それぞれ、１／１６倍、１／８倍、１／４倍また
は１／２倍したときと同一のものとなる。

【００５８】ビットシフト回路２９におけるシフトビッ
ト数が、０の場合、量子化係数は、変更されないそのま
まの値で得られる。これは、スケーリング係数をそのま
ま用いたときの量子化係数に相当する。このように、ビ
ットシフト回路２９により、スケーリング係数を様々に
変えて複数の量子化器で相異なる量子化ステップを用い
て量子化を行った場合と、符号化後の符号量に関して
は、実質的に同等の効果が得られる。ビットシフト回路
２９により、それぞれｍ１、ｍ２、ｍ３、ｍ４ビットだ
け右シフトされた信号は、互いに並列に、ＶＬＣ回路３
６ａ〜３６ｄへとそれぞれ入力され、ここで可変長符号
化される。

【００５９】ＶＬＣ回路３６ａ〜３６ｄの出力、すなわ
ち符号化信号は、符号量計算回路４０ａ〜４０ｄへそれ
ぞれ入力され、符号量が１画面分累算され、１画面当た
りの符号量（すなわち、１画面当たりの符号化信号の総
ビット数）の評価値ｂ１〜ｂ４が求められる。符号量評
価値ｂ１〜ｂ４は、係数更新回路４２に入力される。こ
こで、ＶＬＣ回路３６ａ〜３６ｄおよび符号量計算回路
４０ａ〜４０ｄは、それぞれのシフト信号に対応する信
号量を得るために、複数のシフト信号をエントロピー符
号化して可変長符号を割り付けて符号化した際の信号量
を画面単位で演算する符号量演算手段６１を構成する。

【００６０】装置１０１には、各装置部で処理される信
号に関して、画面間の整合をとるために、適宜、遅延回
路が挿入されている。図１（および後述する図４）にお
いて、記号”１ＦＤＬ”で表されたブロックは、１画面
（フレーム）周期の遅延を、入力された信号にもたらす
遅延回路を表している。したがって、遅延回路４４は、
初期係数発生回路３８が出力したスケーリング初期係数
ｋ１を、１画面周期だけ遅延する。これにより、スケー
リング初期係数ｋ１に対応する符号量評価値ｂ１〜ｂ４
とスケーリング初期係数ｋ１とが、同一のタイミング
で、スケーリング係数更新回路４２に入力される。

【００６１】スケーリング係数更新回路４２は、符号量
評価値ｂ１〜ｂ４のうち、所望の目標符号量未満で、し
かも、最も目標符号量に近い符号量を検知する。その符
号量に対応するビットシフト回路２９におけるシフトビ
ット数がｍであるとき、スケーリング初期係数ｋ１をｍ
ビット左シフトしたものが、制御係数ｋ２として出力さ
れる。

【００６２】スケーリング係数更新回路４２は、より望
ましくは、図２に示す要領で、スケーリング係数ｋ２を
決定する。すなわち、ｍ１〜ｍ４ビットのシフトに、そ
れぞれ対応するスケーリング係数ｋｍ１〜ｋｍ４と、符
号量ｂ１〜ｂ４とによって、図２の曲線に示すような関
係が設定される。そして、目標符号量ｎｂに相当する曲
線上の値として、スケーリング係数ｋ２が算出される。
これによって、スケーリング係数ｋ２は、一層望ましい
値として決定される。

【００６３】もう一つの遅延回路３０は、ジグザグ変換
回路２６の出力を、１画面周期だけ遅延する。スケーリ
ング係数更新回路４２が出力するスケーリング係数ｋ２
は、このスケーリング係数ｋ２を得るために用いられた
１画面分の変換信号が、量子化回路２８ｂに入力される
タイミングで、乗算器３４ｂに入力される。ここで、ブ
ロック化回路２２、ＤＣＴ回路２４、ジグザグ変換回路
２６、および、遅延回路３０は、画像信号を周波数空間
の成分に変換して得た変換信号を、相互に１画面周期の
遅延を持つ２つの変換信号に分岐して、並列に出力する
変換信号出力手段６０を構成する。

【００６４】乗算器３４ｂでは、量子化ステップＱ_ij＝
Ｗ_ij×ｋ２、が演算されて、量子化回路２８ｂへと入力
される。すなわち、量子化回路２８ｂでは、同一の画面
について、最終的な量子化が行われる。量子化回路２８
ｂで得られた量子化係数Ｒ２_ijは、ＶＬＣ回路３６ｅへ
供給される。ＶＬＣ回路３６ｅは、最終的な可変長符号
化を行い、得られた符号化信号を、出力端子５０を通じ
て、外部装置へと出力する。

【００６５】ＤＣＴ回路２４の出力またはジグザグ変換
回路２６の出力（図１の例では、ＤＣＴ回路２４の出
力）とＶＬＣ回路３６ｅとの間に介挿されるブロック符
号量上限値付与回路４６は、画素ブロックごとのＤＣＴ
係数の信号量に応じて、画素ブロックごとの符号量の上
限値を算出する。

【００６６】例えば、画素ブロックでの画像の動きが大
きいことを反映して、信号量が大きい画素ブロックに対
しては、あらかじめ設定される基準値よりも大きい値
（例えば、1.5倍）に上限値が設定される。また、画像
の動きが通常程度であって信号量が中間程度である画素
ブロックに対しては、基準値通りに上限値が設定され
る。画像の動きが小さく、信号量が小さい画素ブロック
に対しては、基準値よりも小さい値（例えば、0.8倍）
に上限値が設定される。

【００６７】しかも、画素ブロックごとの上限値は、そ
れらの１画面にわたる総和が、１画面分の目標符号量に
一致するように、または、以下になるように決定され
る。ブロック符号量上限値付与回路４６には、１画面分
のすべての画素ブロックに関するＤＣＴ変換後のＤＣＴ
係数が入力されるので、ブロック符号量上限値付与回路
４６は、上限値をブロックごとに個別に設定することが
可能となる。設定された上限値は、ＶＬＣ回路３６ｅへ
と付与される。

【００６８】ＶＬＣ回路３６ｅは、１つの画素ブロック
についての可変長符号化を遂行する中で、符号量がブロ
ック符号量上限値付与回路４６から供給される上限値を
越えたときに、図３に示すように、符号”ＥＯＦ”（"1
010"で表現される）を出力することにより、符号化を打
ち切る。

【００６９】図３（ａ）は、１つの画素ブロックに対し
て、可変長符号化を、打ち切りなしに実行したときの符
号化信号の一例を示している。そして、図３（ｂ）は、
図３（ａ）と同一の符号化信号に対して、先頭からＵビ
ットの符号化が終了した時点で、打ち切りを実行したと
きの符号化信号の一例を示している。符号化されずに切
り捨てられた信号は、ある程度以上の高周波成分である
ため、符号化の打ち切りによる画質の低下は、視覚の上
では、ほとんど問題にはならない。

【００７０】上記では、ブロック符号量上限値付与回路
４６では、ＤＣＴ係数の１画素ブロック当たりの信号量
に応じて、上限値が設定される望ましい例を示したが、
信号量にかかわらず、あらかじめ設定される一定の基準
値が、上限値としてＶＬＣ回路３６ｅへ付与されてもよ
い。この一定の基準値は、１画面分の目標符号量を、１
フレーム内の画素ブロックの個数で割った値として決定
される。

【００７１】装置１０１は、以上のように構成され、動
作するので、スケーリング係数の最適値を求める際に、
単一の量子化回路２８ａしか用いなくて済み、また、遅
延回路も少なくて済む。すなわち、装置１０１では、高
速の処理が、小規模回路で実現する。しかも、符号化後
の信号量、すなわち符号量が、所望の目標符号量未満に
確実に収まり、しかも、この目標符号量にきわめて近い
値となる。

【００７２】図２に示した要領でスケーリング係数ｋ２
が設定される場合には、スケーリング係数更新回路４２
で設定される図２の関数関係の精度によっては、ＶＬＣ
回路３６ｅにおいて、符号化打ち切り前の符号量が、必
ずしも目標符号量ｎｂ以下に収まらない場合も有り得
る。また、スケーリング係数ｋ２としてスケーリング係
数ｋｍ１〜ｋｍ４のいずれかが選択される場合には、符
号量が目標符号量をある程度上回るが、目標符号量に最
も近い符号量が得られるように、スケーリング係数ｋ２
を設定することが、画質の向上の観点からは、望ましい
場合がある。

【００７３】このような場合においても、出力端子５０
を通じて出力される符号化信号の符号量は、ＶＬＣ回路
３６ｅの符号化打ち切り機能によって、目標符号量以下
に抑えられる。すなわち、ＶＬＣ回路３６ｅは、スケー
リング係数更新回路４２における係数決定の動作を、画
質の向上の観点から、より柔軟なものとすることをも、
可能にする。

【００７４】特に、ブロック符号量上限値付与回路４６
が、ブロックごとに基準値を個別に付与するときには、
各画素ブロックにおける画像の動きに応じた、適切な符
号量の設定が行われるので、画質のさらなる向上を図り
つつ、最終的に得られる符号化信号の符号量を、目標符
号量以下に抑えることが可能となる。

【００７５】＜実施の形態２＞図４は、実施の形態２の
画像符号化装置の構成を示すブロック図である。この装
置１０２は、孤立係数無視回路４８が備わる点で、装置
１０１とは特徴的に異なっている。孤立係数無視回路４
８は、量子化回路２８ｂとＶＬＣ回路３６ｅとの間に介
挿され、量子化回路２８ｂから出力される量子化係数Ｒ
２_ijの中で、ある周波数以上の孤立係数（無効係数に挟
まれた有効係数）を強制的に無効係数に変更する。

【００７６】図５は、量子化係数Ｒ２_ijの一例を示して
いる。図５では、量子化係数Ｒ２_ijは、それらを成分と
するマトリクスの形式を構成するように並べて表示され
ている。二本の矢印に沿った方向に位置する係数ほど、
より高い周波数成分に対応する。図５には、また、値
が"2","1"である２個の孤立係数が例示されている。

【００７７】例えば、マトリクスの右上端から左下端ま
でを結ぶ対角線に対応する周波数を、基準周波数とし、
この基準周波数よりも周波数が高い領域、すなわち対角
線よりも右下側の領域に存在する孤立係数の値（図５の
例では"2","1"）が、強制的に０へと変更される。これ
によって、符号化信号の信号量、すなわち、符号量が、
さらに低減される。

【００７８】無効係数に変更されるのは、孤立係数のみ
であり、２個以上連続する有効係数は、変更の対象外と
される。このため、基準周波数をある程度高い値に設定
することによって、孤立係数無視回路４８が備わること
による画質の低下を、視覚の上で、ほとんど問題になら
ない程度に抑えることが可能である。

【００７９】装置１０２においても、装置１０１と同様
に、スケーリング係数更新回路４２は、目標信号量をあ
る程度上回るが、目標符号量に最も近い符号量が得られ
るようにスケーリング係数を設定することも可能であ
る。スケーリング係数更新回路４２がこのように構成さ
れた装置においても、ＶＬＣ回路３６ｅにおける符号化
打ち切り動作によって、最終的に得られる符号化信号の
符号量を、目標符号量以下に抑えることが可能である。
特に、孤立係数無視回路４８が備わるために、孤立係数
無視回路４８による符号量節減の効果も、スケーリング
係数更新回路４２の判断の中に、あらかじめ織り込むこ
とができる。

【００８０】＜変形例＞ (1) 装置１０１，１０２では、ＶＬＣ回路３６ａ〜３６
ｄで可変長符号化が行われ、その結果にもとづいて、符
号量計算回路４０ａ〜４０ｄによる符号量の算出が行わ
れたが、符号量を求める際には、必ずしも符号化が行わ
れることを要しない。したがって、ＶＬＣ回路３６ａ〜
３６ｄを、符号化信号量のみを算出する４個の符号長算
出回路へと置き換えることも可能である。

【００８１】各符号長算出回路には、それぞれビットシ
フト回路２９によりｍ１〜ｍ４ビット右シフトされた変
換信号が入力される。そして、入力された変換信号につ
いてＤＣ係数差分値のグループ化、およびＡＣ係数のグ
ループ化が行われ、符号量が算出される。符号化が行わ
れなくても、グループ化が行われれば、符号量の算出は
可能である。符号量演算手段６１が、このように構成さ
れることにより、装置１０１，１０２に比べて、さら
に、回路規模を縮小することが可能となる。

【００８２】(2) 装置１０１，１０２では、スケーリン
グ初期係数ｋ１と量子化マトリクスＷとを乗算して、量
子化回路２８ａに供給すべき量子化ステップを算出し
た。しかしながら、スケーリング初期係数ｋ１＝１とし
て、スケーリング初期係数発生回路３８と乗算器３４ａ
を除去し、量子化マトリクスＭの値をそのまま用いて、
量子化回路２８ａで量子化を行うように、装置を構成す
ることも可能である。それによって、スケーリング初期
係数発生回路３８と乗算器３４ａの分だけ、回路構成が
さらに簡略化される。

【００８３】このように構成された装置においても、ビ
ットシフト回路２９におけるシフトビット数ｍ１〜ｍ４
のそれぞれについて、正または負のバイアス値を付与す
ることによって、スケーリング初期係数ｋ１が、２，
４，８，・・・、あるいは、１／２，１／４，１／８，・・・
の値、すなわち、２のべき乗に設定された装置と同等
に、ビットシフト回路２９の出力が得られる。ただし、
スケーリング初期係数ｋ１として、２のべき乗だけでな
く、それらの間の値をも自由に設定し得る点では、装置
１０１，１０２は優れているといえる。

【００８４】(3) 装置１０１，１０２では、符号量、す
なわち可変長符号化後の信号量として、１画面分の符号
量が算出されたが、例えば、１画面分より少なくてもま
た、多くてもよく、算出された符号量にもとづいて、１
画面分の符号量を推定するように装置を構成してもよ
い。このように構成された装置においても、推定の精度
に応じて、装置１０１，１０２と相応の効果が得られ
る。

【００８５】

【発明の効果】第１の発明の装置では、シフト手段によ
って第１量子化係数が複数種類の所定シフトビット数だ
けシフトされることによって、乗算器等を用いることな
く、しかも、第１量子化手段が単一であるにも関わら
ず、複数の制御係数にもとづく所定時間分の符号量を、
符号量評価値として得ることができる。そして、最適化
された制御係数を用いて、第２量子化手段と可変長符号
化手段とによって、最終的な量子化、および、可変長符
号化が行われる。

【００８６】しかも、可変長符号化手段によって、画素
ブロックの各々ごとに、１画素ブロック分の符号化信号
の符号量が上限値を超えた時点で、その画素ブロックに
ついての符号化が打ち切られる。このため、１画面にわ
たって、画質が全体に高く維持されるとともに、所定期
間毎の符号量が目標符号量以下に抑えられる。しかも、
この効果を、小規模回路で実現することができる。

【００８７】第２の発明の装置では、ブロック符号量上
限値算出手段によって、画素ブロックごとに、第１変換
信号の信号量の多寡に応じて、上限値が設定されるの
で、画質が、さらに良好に維持される。

【００８８】第３の発明の装置では、孤立係数無視手段
が備わるので、視覚上の画質の劣化をほとんど生起する
ことなく、符号化信号の符号量が低減される。

【００８９】第４の発明の装置では、所定時間が１画面
周期であるために、１画面分の符号量が目標符号量以下
に抑えられる。しかも、係数更新手段において、目標符
号量に最も近い値の符号量評価値にもとづいて、最終的
な量子化に供される制御係数が設定されるので、画質が
向上する。

【００９０】第５の発明の装置では、所定時間が１画面
周期であるために、１画面分の符号量が目標符号量以下
に抑えられる。しかも、係数更新手段において、最終的
な量子化に供される制御係数が、近似的な関数関係にも
とづく目標符号量に対応する値として設定されるので、
画質が向上する。

【図面の簡単な説明】

【図１】実施の形態１の装置のブロック図である。

【図２】実施の形態１のスケーリング係数更新回路の
動作説明図である。

【図３】実施の形態１のＶＬＣ回路の動作説明図であ
る。

【図４】実施の形態２の装置のブロック図である。

【図５】実施の形態２の孤立係数無視回路の動作説明
図である。

【図６】従来の装置の第１の例のブロック図である。

【図７】従来の装置の第２の例のブロック図である。

【図８】従来の装置の第３の例のブロック図である。

【図９】従来の装置の第３の例のブロック図である。

【符号の説明】

２２ブロック化回路、２４ＤＣＴ回路、２６ジグ
ザグ変換回路、２８ａ，２８ｂ量子化回路、２９ビ
ットシフト回路、３０，４４遅延回路、３２量子化マ
トリックス発生回路、３４ａ，３４ｂ乗算器、３６ａ
〜３６ｅ可変長符号化回路、３７ａ〜３７ｄ符号長
算出回路、３８スケーリング初期係数発生回路、４０
ａ〜４０ｄ符号量計算回路、４２スケーリング係数
更新回路、６０変換信号出力手段、６１符号量演算
手段。

Claims

【特許請求の範囲】

【請求項１】外部より入力された画像信号を、画面を
分割して成る複数の画素ブロックの各々ごとに、周波数
空間成分へと変換して得た第１変換信号、および当該第
１変換信号に対し与えられた所定時間だけ遅延した第２
変換信号を、並列に出力する変換信号出力手段と、量子化ステップを画面単位で制御する制御係数の初期値
を用いて、前記第１変換信号を量子化することにより、
第１量子化係数を得る第１量子化手段と、前記第１量子化係数を、与えられた複数種類のシフトビ
ット数だけシフトし、複数のシフト信号を並列に出力す
るシフト手段と、前記複数のシフト信号が可変長符号化された際の符号量
を、前記所定時間分だけ算出し、複数の符号量評価値と
してそれぞれ出力する符号量演算手段と、前記複数の符号量評価値に応じて、前記符号量を与えら
れた目標符号量に近づけるため、前記制御係数を前記初
期値より最適な値に更新する係数更新手段と、前記係数更新手段で更新された前記制御係数を用いて、
前記第２の変換信号を量子化することにより、第２量子
化係数を得る第２量子化手段と、当該第２量子化係数に対して、可変長符号化を行うこと
により、符号化信号を得る可変長符号化手段と、を備
え、当該可変長符号化手段は、前記複数の画素ブロックの各
々ごとに前記可変長符号化を行う中で、１個の画素ブロ
ック分の前記符号化信号の符号量が、与えられた上限値
を超えると、その画素ブロックについては、その時点で
符号化を打ち切る画像符号化装置。
【請求項２】請求項１に記載の画像符号化装置におい
て、前記複数の画素ブロックの各々ごとに前記上限値を設定
し、前記可変長符号化手段へと付与するブロック符号量
上限値算出手段を、さらに備え、当該ブロック符号量上限値算出手段は、前記複数の画素
ブロックごとに、前記第１変換信号の信号量を算出し、
当該信号量が多ければ前記上限値を高く、逆に少なけれ
ば低く設定する画像符号化装置。
【請求項３】請求項１または請求項２に記載の画像符
号化装置において、前記第２量子化係数の中で、与えられた基準周波数より
も周波数の高い領域に存在する孤立係数に対しては、無
効係数へ変更した上で、前記第２量子化係数を前記可変
長符号化手段へと供給する孤立係数無視手段を、さらに
備える画像符号化装置。
【請求項４】請求項１ないし請求項３のいずれかに記
載の画像符号化装置において、前記所定時間が、１画面周期であり、前記係数更新手段は、前記複数の符号量評価値の中から、前記目標符号量に最
も近い値の符号量評価値を検出し、検出された当該符号
量評価値に対応する前記複数種類のシフトビット数の一
つに相当する倍率の逆数を、前記初期値に乗じた値へ
と、前記制御係数を更新する画像符号化装置。
【請求項５】請求項１ないし請求項３のいずれかに記
載の画像符号化装置において、前記所定時間が、１画面周期であり、前記係数更新手段は、前記複数種類のシフトビット数に相当する倍率の逆数
を、それぞれ前記初期値に乗じて得られる複数の係数
と、前記複数の符号量評価値との間を、近似的に規定す
る関数関係から、前記目標符号量に相当する係数を算出
し、算出された当該係数へと前記制御係数を更新する画
像符号化装置。