JPH11205792A - Block distortion reducing method and its device - Google Patents

Block distortion reducing method and its device

Info

Publication number
JPH11205792A
JPH11205792A JP10005895A JP589598A JPH11205792A JP H11205792 A JPH11205792 A JP H11205792A JP 10005895 A JP10005895 A JP 10005895A JP 589598 A JP589598 A JP 589598A JP H11205792 A JPH11205792 A JP H11205792A
Authority
JP
Japan
Prior art keywords
block
block distortion
parameter
image data
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10005895A
Other languages
Japanese (ja)
Inventor
Hiroshi Kobayashi
博 小林
Takao Takahashi
孝夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10005895A priority Critical patent/JPH11205792A/en
Publication of JPH11205792A publication Critical patent/JPH11205792A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To effectively suppress noise of block distortion, etc., even when a block size for encoding/decoding within a picture varies. SOLUTION: A noise reduction circuit 14 as this device is provided with a parameter arithmetic means 26 calculating a parameter required for deciding the block distortion of inputted picture data given encoding/decoding processing at each of plural kinds of blocks, a deciding means 30 judging block distortion based on a parameter from the means 26, a corrected value arithmetic means 25 calculating a corrected value showing a value for correcting picture data for reducing block distortion based on a judging result from the means 30 and a block distortion reducing means 34 reducing the block distortion of picture data based on the corrected value from the means 25.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、静止画像データや
動画像データ等の入力データをブロック化してDCT符
号化等を施すようなブロック符号化/復号をしたときに
生ずるブロック歪を低減するブロック歪低減方法及び装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a block for reducing block distortion that occurs when input data such as still image data or moving image data is subjected to block coding / decoding such as DCT coding. The present invention relates to a distortion reduction method and apparatus.

【0002】[0002]

【従来の技術】従来においては、静止画像データや動画
像データ等を効率よく圧縮符号化するための符号化方式
としてブロックDCT(離散コサイン変換)符号化等の
ブロック符号化が知られている。
2. Description of the Related Art Conventionally, block coding such as block DCT (discrete cosine transform) coding is known as a coding method for efficiently compressing and coding still image data, moving image data, and the like.

【0003】このような符号化方式の画像データ等の符
号化/復号の際には、リンギングノイズ(モスキートノ
イズ)やブロック歪が発生することがあり、圧縮率が高
くなるほど、また、入力画像が複雑であるほどノイズを
発生し易い。
When encoding / decoding image data or the like of such an encoding method, ringing noise (mosquito noise) or block distortion may occur. As the compression rate increases, the input image increases. The more complicated, the easier it is to generate noise.

【0004】符号化/復号後のモスキートノイズ及びブ
ロック歪を低減する装置としては、画像の局所統計量と
符号化情報とに基づいてブロックレベルのマクロの特性
と画素レベルのミクロな特性から画素単位の雑音量の予
測を行い、適応フィルタリングにより雑音成分を除去す
る方式が、特開平7−236140号で公開されてい
る。すなわち、ここでは、インターレース構造の場合、
動きのある画像に対してはフィールド単位で、また動き
が少ない画像に対してはフレーム単位で雑音成分を除去
する処理を行うことにより、より精度の高い雑音低減が
可能となることを開示している。
An apparatus for reducing mosquito noise and block distortion after encoding / decoding is based on macro characteristics at the block level and micro characteristics at the pixel level based on the local statistics of the image and the encoding information. A method of predicting the amount of noise and removing noise components by adaptive filtering is disclosed in Japanese Patent Application Laid-Open No. 7-236140. That is, here, in the case of the interlaced structure,
It discloses that by performing a process of removing a noise component on a field basis for an image having motion and on a frame basis for an image having little motion, more accurate noise reduction can be performed. I have.

【0005】[0005]

【発明が解決しようとする課題】ところで、MPEG2
方式で符号化又は復号を行うときには、ピクチャ構造が
フレーム構造のとき、マクロブロック単位でDCTモー
ドを切り替えることができる。すなわち、符号化又は復
号を行うときには、マクロブロック単位でフレーム毎で
符号化/復号を行うフレームモードと、フィールド毎で
符号化/復号を行うフィールドモードとを選択的に切り
替えることができる。符号化又は復号を行うDCTブロ
ックは、フレームモードである場合には1フレーム毎で
あり、フィールドモードである場合には1フィールド毎
である。
By the way, MPEG2
When encoding or decoding is performed by the scheme, when the picture structure is a frame structure, the DCT mode can be switched in macroblock units. That is, when performing encoding or decoding, it is possible to selectively switch between a frame mode in which encoding / decoding is performed for each frame in macroblock units and a field mode in which encoding / decoding is performed for each field. The DCT block for encoding or decoding is provided for each frame in the frame mode, and is provided for each field in the field mode.

【0006】すなわち、MPEG2方式で符号化/復号
を行うときには、マクロブロック単位で、例えば、動き
があるブロックではフィールドモードで符号化/復号を
行い、動きがないブロックではフレームモードで符号化
/復号を行う。
That is, when encoding / decoding is performed in the MPEG2 system, encoding / decoding is performed in a macroblock unit, for example, in a field mode for a block having motion, and is performed in a frame mode for a block having no motion. I do.

【0007】このように画面内で画面内で符号化/復号
を行うブロックの大きさが切り替えられた場合、ブロッ
ク歪も当該ブロックに応じて発生する。このため、ブロ
ック歪低減装置において、ブロックの大きさ及び位置を
固定にして処理すると、ブロックの境界でない部分まで
補正を施し、破綻してしまったり、或いは本来のブロッ
クの境界に対して補正が行われないという問題点があ
る。
[0007] When the size of a block to be coded / decoded in a screen is switched in this manner, block distortion is also generated according to the block. For this reason, if the block distortion reduction apparatus performs processing while fixing the size and position of the block, correction is performed up to a portion that is not the boundary of the block, and the block is broken or correction is performed on the boundary of the original block. There is a problem that it is not done.

【0008】また、フレームモードとフィールドモード
とで異なった符号化/復号を行った場合、マクロブロッ
クの境界におけるブロック歪を効果的に補正することが
できないという問題点がある。
Further, when different encoding / decoding is performed between the frame mode and the field mode, there is a problem that block distortion at a boundary between macroblocks cannot be effectively corrected.

【0009】そこで、本発明は、上述したような実情に
鑑みて提案されたものであり、画面内で符号化/復号を
行うブロックサイズが変化した場合であっても、効果的
にブロック歪等のノイズを抑制することができるブロッ
ク歪低減方法及び装置を提供することを目的とする。
Therefore, the present invention has been proposed in view of the above-mentioned situation, and even if the size of a block for encoding / decoding changes in a screen, block distortion and the like can be effectively reduced. It is an object of the present invention to provide a block distortion reduction method and apparatus capable of suppressing the noise of the block.

【0010】[0010]

【課題を解決するための手段】上述の課題を解決する本
発明に係るブロック歪低減方法は、複数種のブロック毎
に符号化/復号処理が施された入力画像データのブロッ
ク歪の判定に必要なパラメータをブロックの種類に応じ
て演算するパラメータ演算工程と、パラメータ演算工程
の結果に基づいてブロック歪を判定する判定工程と、画
像データを補正する値を示す補正値を演算する補正値演
算工程と、補正値に基づいて画像データのブロック歪を
低減するブロック歪低減工程とを有することを特徴とす
る。
A block distortion reducing method according to the present invention for solving the above-mentioned problems is required for determining block distortion of input image data which has been subjected to encoding / decoding processing for each of a plurality of types of blocks. Parameter calculating step of calculating various parameters according to the type of block, determining step of determining block distortion based on the result of the parameter calculating step, and correction value calculating step of calculating a correction value indicating a value for correcting image data And a block distortion reduction step of reducing block distortion of the image data based on the correction value.

【0011】このようなブロック歪低減方法では、入力
された画像データの種類に応じてパラメータ演算工程を
行うことで、判定工程、補正値演算工程、ブロック歪低
減工程を行う。
In such a block distortion reduction method, the parameter calculation step is performed according to the type of input image data, so that the determination step, the correction value calculation step, and the block distortion reduction step are performed.

【0012】また、本発明に係るブロック歪低減装置
は、複数種のブロック毎に符号化/復号処理が施された
入力画像データのブロック歪の判定に必要なパラメータ
をブロックの種類に応じて演算するパラメータ演算手段
と、パラメータ演算手段からのパラメータに基づいてブ
ロック歪を判定する判定手段と、判定手段からの判定結
果に基づいて画像データを補正する値を示す補正値を演
算する補正値演算手段と、補正値演算手段からの補正値
に基づいて画像データのブロック歪を低減するブロック
歪低減手段とを備えることを特徴とする。
Further, the block distortion reduction apparatus according to the present invention calculates a parameter necessary for determining a block distortion of input image data which has been subjected to encoding / decoding processing for each of a plurality of types of blocks in accordance with the type of block. Parameter calculating means for performing the determination, a determining means for determining the block distortion based on the parameter from the parameter calculating means, and a correction value calculating means for calculating a correction value indicating a value for correcting the image data based on the determination result from the determining means And a block distortion reduction unit that reduces block distortion of image data based on the correction value from the correction value calculation unit.

【0013】このブロック歪低減装置は、入力される画
像データの種類に応じてパラメータを演算することで、
各種類の画像データに応じてブロック歪を低減させる。
This block distortion reduction device calculates a parameter according to the type of input image data,
Block distortion is reduced according to each type of image data.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0015】図1に示す光ディスク記録再生装置1の記
録系は、入力端子2から画像信号が入力されるA/D変
換回路3と、A/D変換回路3から画像データが入力さ
れるNTSC(National Television System Committe
e)デコーダ4と、NTSCデコーダ4から画像データ
が入力されるMPEG(Moving Picture Experts Grou
p)エンコーダ5と、MPEGエンコーダ5から画像デ
ータが入力されるECC(Error Correction Codes)エ
ンコーダ6と、ECCエンコーダ6から画像データが入
力される8−14変調回路7と、8−14変調回路7か
ら画像データが入力されるRFアンプ8とで構成されて
いる。
The recording system of the optical disk recording / reproducing apparatus 1 shown in FIG. National Television System Committe
e) Decoder 4 and Moving Picture Experts Group (MPEG) to which image data is input from NTSC decoder 4
p) Encoder 5, ECC (Error Correction Codes) encoder 6 to which image data is input from MPEG encoder 5, 8-14 modulation circuit 7 to which image data is input from ECC encoder 6, and 8-14 modulation circuit 7 And an RF amplifier 8 to which image data is input.

【0016】A/D変換回路3は、入力端子2から入力
されるNTSC方式の画像信号にA/D変換処理を施
す。このA/D変換回路3は、A/D変換処理を施すこ
とで、アナログ方式の画像信号をディジタル方式の画像
データとする。そして、このA/D変換回路3は、画像
データをNTSCデコーダ4に出力する。
The A / D conversion circuit 3 performs an A / D conversion process on the NTSC image signal input from the input terminal 2. The A / D conversion circuit 3 converts an analog image signal into digital image data by performing an A / D conversion process. The A / D conversion circuit 3 outputs the image data to the NTSC decoder 4.

【0017】NTSCデコーダ4には、A/D変換回路
3からのNTSC方式の画像データが入力される。この
NTSCデコーダ4は、入力されたNTSC方式の画像
データを輝度信号とクロマ信号とに分離するようにデコ
ート処理を施す。このNTSCデコーダ4は、デコード
処理を施すことで、画像データを伸張する。そして、こ
のNTSCデコーダ4は、画像データをMPEGエンコ
ーダ5に出力する。
The NTSC decoder 4 receives NTSC image data from the A / D conversion circuit 3. The NTSC decoder 4 performs a decoding process so as to separate the input NTSC image data into a luminance signal and a chroma signal. The NTSC decoder 4 expands image data by performing a decoding process. Then, the NTSC decoder 4 outputs the image data to the MPEG encoder 5.

【0018】MPEGエンコーダ5は、NTSCデコー
ダ4からの画像データにブロックDCT(Discrete Cos
ine Transform:離散コサイン変換)符号化処理を施
す。このMPEGエンコーダ5は、画像データに上記D
CT符号化処理を施すことで、MPEG方式の画像デー
タとする。このとき、MPEGエンコーダ5では、例え
ば量子化スケール等の符号化情報を画像データに付加し
てビットストリームとする。
The MPEG encoder 5 adds the block DCT (Discrete Cos
ine Transform (Discrete Cosine Transform) Coding processing is performed. The MPEG encoder 5 converts the image data
The image data of the MPEG system is obtained by performing the CT encoding process. At this time, the MPEG encoder 5 adds encoding information such as a quantization scale to the image data to form a bit stream.

【0019】また、このMPEGエンコーダ5には、詳
細な構成を後述するプリフィルタを備えている。このM
PEGエンコーダ5は、プリフィルタにより、フィルタ
リング処理を行うことで、圧縮符号化された画像データ
に生ずるブロック歪や、モスキートノイズを低減させ
る。そして、このMPEGエンコーダ5は、画像データ
をECCエンコーダ6に出力する。
The MPEG encoder 5 has a pre-filter whose detailed configuration will be described later. This M
The PEG encoder 5 performs a filtering process using a pre-filter to reduce block distortion and mosquito noise generated in the compression-encoded image data. Then, the MPEG encoder 5 outputs the image data to the ECC encoder 6.

【0020】ECCエンコーダ6は、MPEGエンコー
ダ5からのビットストリームにエラーコレクションを付
加する。そして、このECCエンコーダ6は、このビッ
トストリームを8−14変調回路7に出力する。
The ECC encoder 6 adds an error correction to the bit stream from the MPEG encoder 5. Then, the ECC encoder 6 outputs the bit stream to the 8-14 modulation circuit 7.

【0021】8−14変調回路7は、ECCエンコーダ
6からのビットストリームに8−14変調等の信号処理
を施す。この8−14変調回路7は、8−14変調等を
施したビットストリームをRFアンプ8に出力する。
The 8-14 modulation circuit 7 subjects the bit stream from the ECC encoder 6 to signal processing such as 8-14 modulation. The 8-14 modulation circuit 7 outputs a bit stream subjected to 8-14 modulation or the like to the RF amplifier 8.

【0022】RFアンプ8は、8−14変調回路7から
のビットストリームを増幅して、光ピックアップ9に出
力する。
The RF amplifier 8 amplifies the bit stream from the 8-14 modulation circuit 7 and outputs it to the optical pickup 9.

【0023】そして、この光ディスク記録再生装置1の
記録系は、光ディスクDに光ピックアップ9を介して画
像を示すビットストリームを記録する。
The recording system of the optical disc recording / reproducing apparatus 1 records a bit stream indicating an image on the optical disc D via the optical pickup 9.

【0024】また、光ディスク記録再生装置1の再生系
は、光ディスクDに記録された画像データを光ピックア
ップ9を介して入力されるRFアンプ10と、RFアン
プ10から画像データが入力される8−14復調回路1
1と、8−14復調回路11から画像データが入力され
るECCデコーダ12と、ECCデコーダ12から画像
データが入力されるMPEGデコーダ13と、MPEG
デコーダ13から画像データが入力されるノイズ低減回
路14と、ノイズ低減回路14からノイズが抑制された
画像データが入力される画質補正回路15と、画質補正
回路15から画像補正がなされた画像データが入力され
るNTSCエンコーダ16と、NTSCエンコーダ16
からNTSC方式の画像データが入力されるD/A変換
回路17とで構成されている。
The reproducing system of the optical disk recording / reproducing apparatus 1 includes an RF amplifier 10 for inputting image data recorded on the optical disk D via an optical pickup 9 and an image amplifier for inputting image data from the RF amplifier 10. 14 demodulation circuit 1
1, an ECC decoder 12 to which image data is input from the 8-14 demodulation circuit 11, an MPEG decoder 13 to which image data is input from the ECC decoder 12,
A noise reduction circuit 14 to which image data is input from the decoder 13, an image quality correction circuit 15 to which image data in which noise is suppressed is input from the noise reduction circuit 14, and an image data subjected to image correction from the image quality correction circuit 15. NTSC encoder 16 to be input and NTSC encoder 16
And a D / A conversion circuit 17 to which NTSC image data is input.

【0025】RFアンプ10は、光ピックアップ9で検
出した光ディスクDからの画像データを増幅して画像デ
ータを8−14復調回路11に出力する。
The RF amplifier 10 amplifies the image data from the optical disk D detected by the optical pickup 9 and outputs the image data to the 8-14 demodulation circuit 11.

【0026】8−14復調回路11は、RFアンプ10
からの画像データに8−14復調処理を施す。この8−
14復調回路11は、復調処理を施した画像データをE
CCデコーダ12に出力する。
The 8-14 demodulation circuit 11 includes an RF amplifier 10
Is subjected to an 8-14 demodulation process. This 8-
The demodulation circuit 11 converts the demodulated image data into E
Output to the CC decoder 12.

【0027】ECCデコーダ12は、8−14復調回路
11からの画像データにデコード処理を施すことで、上
述のECCエンコーダ6で付加したエラーコレクション
コードを用いてエラーコレクション処理を行う。そし
て、このECCデコーダ12は、エラーコレクション処
理を施した画像データをMPEGデコーダ13に出力す
る。
The ECC decoder 12 performs an error correction process by using the error correction code added by the ECC encoder 6 by performing a decoding process on the image data from the 8-14 demodulation circuit 11. Then, the ECC decoder 12 outputs the image data subjected to the error correction processing to the MPEG decoder 13.

【0028】MPEGデコーダ13は、ECCデコーダ
12からのMPEG方式の画像データにデコード処理を
施す。このMPEGデコーダ13は、デコード処理を施
した画像データをノイズ低減回路14に出力する。
The MPEG decoder 13 decodes the MPEG image data from the ECC decoder 12. The MPEG decoder 13 outputs the decoded image data to the noise reduction circuit 14.

【0029】ノイズ低減回路14は、詳細な構成を後述
するが、フィルタリング処理を行うことで、MPEGデ
コーダ13からの画像データに対してノイズ低減処理を
施す。このノイズ低減回路14は、ノイズ低減処理を施
すことで、MPEGデコーダ13でデコード処理を行っ
たことで生じたモスキートノイズやブロック歪を低減す
る。また、このノイズ低減回路14は、後述する制御回
路19と接続されており、この制御回路19からの制御
信号に応じて制御動作する。そして、このノイズ低減回
路14では、ノイズ低減処理を施した画像データを画質
補正回路15に出力する。
The noise reduction circuit 14 performs a noise reduction process on the image data from the MPEG decoder 13 by performing a filtering process, which will be described in detail later. The noise reduction circuit 14 performs noise reduction processing to reduce mosquito noise and block distortion caused by performing decoding processing by the MPEG decoder 13. Further, the noise reduction circuit 14 is connected to a control circuit 19 described later, and performs a control operation in accordance with a control signal from the control circuit 19. Then, the noise reduction circuit 14 outputs the image data subjected to the noise reduction processing to the image quality correction circuit 15.

【0030】画質補正回路15は、ノイズ低減回路14
からの画像データに画質補正処理を施す。この画質補正
回路15は、画質補正処理として例えば輪郭補正処理等
を行う。また、この画質補正回路15は、後述する制御
回路19と接続されており、この制御回路19からの制
御信号に応じて制御動作される。そして、この画質補正
回路15は、画質補正処理を施した画像データをNTS
Cエンコーダ16に出力する。
The image quality correction circuit 15 includes a noise reduction circuit 14
Image quality correction processing is performed on the image data from. The image quality correction circuit 15 performs, for example, an outline correction process or the like as the image quality correction process. The image quality correction circuit 15 is connected to a control circuit 19 to be described later, and is controlled according to a control signal from the control circuit 19. The image quality correction circuit 15 converts the image data subjected to the image quality correction processing into NTS
Output to C encoder 16.

【0031】NTSCエンコーダ16は、画質補正回路
15からの画像データにエンコード処理を施す。このN
TSCエンコーダ16は、エンコード処理を施すこと
で、画像データをNTSC方式に準拠した画像データと
する。そして、このNTSCエンコーダ16は、NTS
C方式の画像データをD/A変換回路17に出力する。
The NTSC encoder 16 performs an encoding process on the image data from the image quality correction circuit 15. This N
The TSC encoder 16 converts the image data into image data conforming to the NTSC system by performing an encoding process. The NTSC encoder 16 is adapted to use the NTS
The image data of the C system is output to the D / A conversion circuit 17.

【0032】D/A変換回路17は、NTSCエンコー
ダ16からのNTSC方式の画像データにD/A変換処
理を施す。このD/A変換回路17は、D/A変換処理
を施すことで、アナログ方式のNTSC方式の画像信号
とする。そして、このD/A変換回路17は、D/A変
換処理を施した画像信号を出力端子18に出力する。
The D / A conversion circuit 17 performs a D / A conversion process on the NTSC image data from the NTSC encoder 16. The D / A conversion circuit 17 performs a D / A conversion process to obtain an analog NTSC image signal. Then, the D / A conversion circuit 17 outputs the image signal subjected to the D / A conversion processing to the output terminal 18.

【0033】さらに、この光ディスク記録再生装置1の
再生系には、上述のノイズ低減回路14及び画質補正回
路15に制御信号を供給する制御回路19と、例えばユ
ーザにより操作されて制御回路19に入力信号を供給す
る操作入力部20とが備えられている。
Further, the reproduction system of the optical disk recording / reproducing apparatus 1 has a control circuit 19 for supplying control signals to the above-described noise reduction circuit 14 and image quality correction circuit 15 and an input to the control circuit 19 operated by a user, for example. An operation input unit 20 for supplying a signal is provided.

【0034】制御回路19は、例えばマイクロコンピュ
ータ等で構成され、上述のノイズ低減回路14または画
質補正回路15に制御信号を供給する。この制御回路1
9は、操作入力部20からの入力信号に応じて例えばブ
ロック歪を低減を行うための制御信号をノイズ低減回路
14に供給する。また、この制御回路19は、画質補正
を行うか否かを示す制御信号や、画質補正の程度を示す
制御信号を画質補正回路15に供給する。
The control circuit 19 comprises, for example, a microcomputer or the like, and supplies a control signal to the noise reduction circuit 14 or the image quality correction circuit 15 described above. This control circuit 1
9 supplies a control signal for reducing, for example, block distortion to the noise reduction circuit 14 according to an input signal from the operation input unit 20. The control circuit 19 supplies a control signal indicating whether or not to perform image quality correction and a control signal indicating the degree of image quality correction to the image quality correction circuit 15.

【0035】操作入力部20は、例えばユーザ等がブロ
ック歪低減のオン/オフの制御を行うときに選択的に例
えばスイッチ等が押圧されることで入力信号を生成出力
する。また、この操作入力部20は、画質補正の程度を
ユーザが制御することができるスイッチ等も設けられて
おり、ユーザが選択的にスイッチを押圧することで入力
信号を生成出力する。
The operation input unit 20 generates and outputs an input signal by, for example, selectively pressing a switch or the like when a user or the like controls on / off of block distortion reduction. The operation input unit 20 is also provided with a switch or the like that allows the user to control the degree of image quality correction, and generates and outputs an input signal when the user selectively presses the switch.

【0036】つぎに、ノイズ低減回路14の構成につい
て説明する。
Next, the configuration of the noise reduction circuit 14 will be described.

【0037】このノイズ低減回路14は、各ブロックの
境界を示すブロック境界に生ずるブロック歪を低減する
ものであり、図2に示すように、HD・VD入力端子2
1と接続されて、各部の制御を行う制御信号発生部22
と、クロマ信号入力端子23からの信号の伝送タイミン
グを制御する遅延回路24と、補正信号を生成する補正
信号算出部25と、ブロック歪の判定に必要なパラメー
タを演算するパラメータ算出部26と、画像のエッジ要
素の抽出を行うエッジ抽出部27と、画像の動きベクト
ルを検出する動き検出部28と、垂直方向における相関
を検出する垂直相関検出部29と、ブロック歪か否かを
判定するブロック歪判定部30とを有する。
This noise reduction circuit 14 reduces the block distortion occurring at the block boundaries indicating the boundaries between the blocks, and as shown in FIG. 2, the HD / VD input terminal 2
1 and a control signal generating unit 22 for controlling each unit.
A delay circuit 24 that controls transmission timing of a signal from the chroma signal input terminal 23, a correction signal calculation unit 25 that generates a correction signal, and a parameter calculation unit 26 that calculates parameters necessary for determining block distortion. An edge extraction unit 27 for extracting an edge element of an image, a motion detection unit 28 for detecting a motion vector of the image, a vertical correlation detection unit 29 for detecting a correlation in the vertical direction, and a block for determining whether or not block distortion has occurred. And a distortion determination unit 30.

【0038】このノイズ低減回路14において、入力端
子23、31には、ブロック符号化を含む画像符号化が
施された後に復号された映像信号あるいは画像データの
クロマ信号、輝度信号がそれぞれ供給される。このブロ
ック符号化を含む画像符号化の具体例としては、いわゆ
るMPEGの符号化規格が挙げられる。このMPEGと
は、ISO/IEC JTC1/SC29(Internationa
l Organization for Standardization / International
Electrotechnical Commission, Joint Technical Comm
ittee 1 / Sub Committee 29:国際標準化機構/国際電
気標準会議 合同技術委員会1/専門部会29)の動画
像圧縮符号化の検討組織(Moving Picture Experts Gro
up)の略称であり、MPEG1標準としてISO11172が、
MPEG2標準としてISO13818がある。これらの国際標
準において、マルチメディア多重化の項目でISO11172-1
及びISO13818-1が、映像の項目でISO11172-2及びISO138
18-2が、また音声の項目でISO11172-3及びISO13818-3が
それぞれ標準化されている。
In the noise reduction circuit 14, the input terminals 23 and 31 are supplied with a video signal or a chroma signal and a luminance signal of image data which are decoded after image coding including block coding. . As a specific example of the image coding including the block coding, there is a so-called MPEG coding standard. This MPEG means ISO / IEC JTC1 / SC29 (Internationa
l Organization for Standardization / International
Electrotechnical Commission, Joint Technical Comm
ittee 1 / Sub Committee 29: Moving Picture Experts Gro, a study organization for video compression coding by the International Standards Organization / International Electrotechnical Commission Joint Technical Committee 1 / Special Committee 29)
up), ISO11172 as the MPEG1 standard,
ISO13818 is an MPEG2 standard. In these international standards, ISO11172-1
ISO13818-1 and ISO13818-1
18-2 is standardized, and ISO11172-3 and ISO13818-3 are standardized for audio.

【0039】ここで、画像圧縮符号化規格としてのISO1
1172-2又はISO13818-2においては、画像信号を、ピクチ
ャ(フレーム又はフィールド)単位で、画像の時間及び
空間方向の相関を利用して、圧縮符号化を行っており、
空間方向の相関の利用は、ブロックDCT符号化を用い
ることで実現している。なお、以下の説明においては、
各入力端子23,31に入力される画像データは、符号
化/復号が行われるブロック毎に入力され、このブロッ
クをDCTブロックと称する。また、このDCTブロッ
クのうち、フレーム構造で符号化/復号が行われるDC
TブロックをフレームDCTブロック、フィールド構造
で符号化/復号が行われるDCTブロックをフィールド
DCTブロックと称する。
Here, ISO1 as an image compression and coding standard is used.
In 1172-2 or ISO13818-2, an image signal is compression-encoded on a picture (frame or field) basis using the correlation in the temporal and spatial directions of the image.
The use of the spatial correlation is realized by using block DCT coding. In the following description,
Image data input to each of the input terminals 23 and 31 is input for each block to be encoded / decoded, and this block is referred to as a DCT block. Also, of the DCT blocks, DCs that are encoded / decoded in a frame structure are used.
A T block is called a frame DCT block, and a DCT block in which encoding / decoding is performed in a field structure is called a field DCT block.

【0040】このように、例えばブロックDCT符号化
を含む圧縮符号化が施されて、記録再生された後に、デ
コーダ側で逆DCTされた画像データのクロマ成分及び
輝度成分がクロマ信号入力端子23及び輝度信号入力端
子31それぞれに供給されている。
As described above, after being subjected to compression coding including block DCT coding and recorded / reproduced, the chroma and luminance components of the image data inversely DCT-processed on the decoder side are converted to the chroma signal input terminal 23 and It is supplied to each of the luminance signal input terminals 31.

【0041】輝度信号入力端子31に入力された輝度信
号は、補正信号算出部25と、パラメータ算出部26
と、エッジ抽出部27と、動き検出部28とに送られ
る。
The luminance signal input to the luminance signal input terminal 31 is supplied to a correction signal calculating section 25 and a parameter calculating section 26.
Are sent to the edge extraction unit 27 and the motion detection unit 28.

【0042】制御信号発生部22には、HD・VD入力
端子21から水平同期信号及び垂直同期信号が入力され
る。この制御信号発生部22は、このHD・VD入力端
子21からの信号に基づいて各回路を駆動するのに必要
なタイミング信号を生成出力する。
The horizontal synchronizing signal and the vertical synchronizing signal are input from the HD / VD input terminal 21 to the control signal generator 22. The control signal generator 22 generates and outputs a timing signal necessary for driving each circuit based on the signal from the HD / VD input terminal 21.

【0043】遅延回路24は、クロマ信号入力端子23
からのクロマ信号にディレイ処理を施す。この遅延回路
24は、ディレイ処理を施すことで所定のタイミングで
クロマ信号をクロマ信号出力端子32に出力する。
The delay circuit 24 has a chroma signal input terminal 23
Performs delay processing on the chroma signal from. The delay circuit 24 outputs a chroma signal to a chroma signal output terminal 32 at a predetermined timing by performing a delay process.

【0044】補正信号算出部25は、補正値算出回路3
3と加算器34とからなる。これら補正値算出回路33
及び加算器34には、輝度信号入力端子31から輝度信
号が入力される。また、補正値算出回路33には、制御
信号発生部22からタイミング信号が入力され、後述す
る重み係数KcおよびKpの積(Kcp=Kc×Kp)
が入力される。
The correction signal calculation unit 25 includes a correction value calculation circuit 3
3 and an adder 34. These correction value calculation circuits 33
The adder 34 receives a luminance signal from the luminance signal input terminal 31. Further, a timing signal is input from the control signal generator 22 to the correction value calculation circuit 33, and a product of weight coefficients Kc and Kp described later (Kcp = Kc × Kp)
Is entered.

【0045】補正値算出回路33では、各DCTブロッ
クの境界の両隣の画素の隣接差分から補正後の傾きを予
測して補正値を求める。また、この補正値算出回路33
では、ブロック歪判定部30からの重み付け係数に基づ
いて補正値を算出し、さらに境界からの距離に反比例し
た各画素毎の補正値を算出する。この補正値算出回路3
3では、算出した補正値を加算器34に出力する。
The correction value calculation circuit 33 calculates the correction value by predicting the corrected inclination from the adjacent difference between the pixels on both sides of the boundary of each DCT block. The correction value calculation circuit 33
Then, a correction value is calculated based on the weighting coefficient from the block distortion determination unit 30, and a correction value for each pixel is calculated which is inversely proportional to the distance from the boundary. This correction value calculation circuit 3
At 3, the calculated correction value is output to the adder 34.

【0046】加算器34では、補正値算出回路33から
の補正値と、輝度信号入力端子31からの輝度信号とを
加算処理する。加算器34は、このように加算処理する
ことで、入力された輝度信号に補正処理を施す。そし
て、この加算器34では、補正処理を施した輝度信号を
輝度信号出力端子44に出力する。
In the adder 34, the correction value from the correction value calculation circuit 33 and the luminance signal from the luminance signal input terminal 31 are added. The adder 34 performs a correction process on the input luminance signal by performing the addition process in this manner. The adder 34 outputs the corrected luminance signal to the luminance signal output terminal 44.

【0047】パラメータ算出部26は、パラメータ演算
回路35を備えている。このパラメータ演算回路35に
は、制御信号発生部22からタイミング信号が入力され
るとともに、輝度信号入力端子31から輝度信号が入力
される。このパラメータ演算回路35では、後述する各
ブロック内における各隣接画素間の差分の絶対値の平均
値を示すアクティビティ等を演算する。パラメータ演算
回路35に入力された輝度信号は、ブロック歪判定部3
0で必要な補正ブロック内のパラメータを求めるのに用
いられる。
The parameter calculation section 26 has a parameter calculation circuit 35. The parameter operation circuit 35 receives a timing signal from the control signal generator 22 and a luminance signal from the luminance signal input terminal 31. The parameter calculation circuit 35 calculates an activity indicating an average value of absolute values of differences between adjacent pixels in each block described later. The luminance signal input to the parameter calculation circuit 35
0 is used to determine the necessary parameters in the correction block.

【0048】エッジ抽出部27は、輝度信号入力端子3
1から輝度信号が入力されるBPF(バンドパスフィル
タ)36と、BPF36から輝度信号が入力される絶対
値化回路37と、絶対値化回路37から輝度信号が入力
される最大値抽出回路38と、2値化回路39とを備え
る。
The edge extracting section 27 is connected to the luminance signal input terminal 3
A BPF (bandpass filter) 36 to which a luminance signal is input from 1; an absolute value circuit 37 to which a luminance signal is input from the BPF 36; a maximum value extraction circuit 38 to which a luminance signal is input from the absolute value circuit 37; And a binarization circuit 39.

【0049】このエッジ抽出部27に入力された輝度信
号は、BPF36に入力され、入力された輝度信号が示
す画像のエッジ要素の検出のために2次微分が行われ
る。なお、本実施の形態においては、例えばラプラシア
ンを用いてエッジの要素の抽出を行う。そして、BPF
36でエッジ抽出された輝度信号は、絶対値化回路37
で絶対値化処理がなされ、最大値抽出回路38に入力さ
れる。この最大値抽出回路38では、次段の2値化回路
39で必要な閾値を求めるために、ブロック境界を挟ん
だ後述のエッジ抽出ブロック内において最大値の検出を
行う。
The luminance signal input to the edge extraction unit 27 is input to the BPF 36, and a second differentiation is performed to detect an edge element of an image indicated by the input luminance signal. In the present embodiment, edge elements are extracted using, for example, Laplacian. And BPF
The luminance signal whose edge has been extracted at 36 is converted to an absolute value conversion circuit 37.
Is subjected to absolute value processing, and is input to the maximum value extracting circuit 38. The maximum value extraction circuit 38 detects the maximum value in an edge extraction block described later across a block boundary in order to obtain a threshold value required by the next-stage binarization circuit 39.

【0050】2値化回路39では、最大値抽出回路38
で求められた閾値と、BPF36でエッジ要素抽出され
た輝度信号が入力され、閾値に基づいて輝度信号の2値
化を行う。そして、この2値化回路39では、2値化を
行った輝度信号を垂直相関検出部29に出力する。
In the binarizing circuit 39, the maximum value extracting circuit 38
And the luminance signal extracted with the edge element by the BPF 36 are input, and the luminance signal is binarized based on the threshold. Then, the binarization circuit 39 outputs the binarized luminance signal to the vertical correlation detection unit 29.

【0051】垂直相関検出部29は、エッジ抽出部27
で抽出されたエッジ成分のブロック境界における垂直方
向の相関の強さを求める。すなわち、この垂直相関検出
部29では、エッジ抽出部27からのエッジ成分に基づ
いて垂直方向の相関の強さを計算する。そして、この垂
直相関検出部29は、垂直相関の強さを重み係数Kcと
してブロック歪判定部30に出力する。
The vertical correlation detecting section 29 includes an edge extracting section 27
The strength of the correlation in the vertical direction at the block boundary of the edge component extracted in (1) is obtained. That is, the vertical correlation detector 29 calculates the strength of vertical correlation based on the edge component from the edge extractor 27. Then, the vertical correlation detection unit 29 outputs the strength of the vertical correlation to the block distortion determination unit 30 as a weight coefficient Kc.

【0052】動き検出部28には、輝度信号入力端子3
1から輝度信号がメモリ40へ入力される。この動き検
出部28では、メモリ40にメモリコントローラ41か
らの制御によって書き込みが行われる。このメモリコン
トローラ41によってメモリ40から読み出される前に
書込が行われたDCTブロックの輝度信号は、パターン
マッチング部42へ入力され、入力された輝度信号とパ
ターンマッチングが行なわれる。このパターンマッチン
グの演算結果は動きベクトル判定部43へ入力され、動
き成分の大きさが判断される。ここで、求まった動き成
分の有無は動き係数としてブロック歪判定部30に入力
される。
The motion detector 28 has a luminance signal input terminal 3
The luminance signal is input to the memory 40 from 1. In the motion detection unit 28, writing is performed on the memory 40 under the control of the memory controller 41. The luminance signal of the DCT block, which has been written before being read from the memory 40 by the memory controller 41, is input to the pattern matching unit 42, where the input luminance signal is subjected to pattern matching. The calculation result of the pattern matching is input to the motion vector determination unit 43, and the magnitude of the motion component is determined. Here, the presence or absence of the obtained motion component is input to the block distortion determination unit 30 as a motion coefficient.

【0053】ブロック歪判定部30は、パラメータ算出
部26からの補正ブロック内のパラメータと、垂直相関
検出部29からの垂直相関の強さと、動き検出部28か
らの動き係数とに基づいてブロック歪か否かの判定を行
い、ブロック歪補正値の重み係数の算出がなされる。こ
のブロック歪判定部30では、これらを考慮した重み係
数Kcpを補正値算出回路33に出力する。
The block distortion determining section 30 determines the block distortion based on the parameters in the correction block from the parameter calculating section 26, the strength of the vertical correlation from the vertical correlation detecting section 29, and the motion coefficient from the motion detecting section 28. Then, the weight coefficient of the block distortion correction value is calculated. The block distortion determination unit 30 outputs the weighting coefficient Kcp considering these factors to the correction value calculation circuit 33.

【0054】なお、このノイズ低減回路14において
は、輝度信号についてのみブロック歪を低減させる処理
を施す一例について説明したが、クロマ信号についても
同様の処理を施しても良い。
In the noise reduction circuit 14, an example has been described in which the processing for reducing the block distortion is performed only on the luminance signal. However, the same processing may be performed on the chroma signal.

【0055】つぎに、このように構成されたノイズ低減
回路14でブロック歪を低減する処理を行う一例を図3
のフローチャートを用いて説明する。なお、以下の説明
においては、H(水平)方向について処理を行う一例に
ついて示しているが、V(垂直)方向についての処理で
あっても、以下のH方向の処理がV方向に変わる以外は
同様であるため、説明を省略する。
Next, an example in which the noise reduction circuit 14 configured as described above performs processing for reducing block distortion is shown in FIG.
This will be described with reference to the flowchart of FIG. In the following description, an example in which the processing is performed in the H (horizontal) direction is shown. However, even in the processing in the V (vertical) direction, except that the following processing in the H direction is changed to the V direction. The description is omitted because it is the same.

【0056】この図3において、最初のステップST1
1では、H(水平)方向の総てのブロック境界につい
て、ブロック歪低減処理が終了したか否かを判別してお
り、YESの場合は処理を終了し、NOの場合に次のス
テップST12に進む。
In FIG. 3, first step ST1
In step 1, it is determined whether or not the block distortion reduction processing has been completed for all block boundaries in the H (horizontal) direction. If YES, the processing is terminated. If NO, the process proceeds to next step ST12. move on.

【0057】ここで、ブロック歪低減処理のために用い
られる画素について図4を参照しながら説明する。この
図4の例では、例えば、ブロック符号化を行うときにD
CT符号化が用いられ、8×8画素でフレームDCTブ
ロックを構成する場合の具体例を示している。すなわ
ち、図4中の左右のDCTブロック51L,51Rのブ
ロック境界から4画素ずつが補正範囲とされるとき、エ
ッジ抽出ブロック52はブロック境界を中心とする8×
8画素のブロックであり、ブロック歪補正処理ブロック
53は、ブロック境界を中心とする1ライン上の8画素
からなるブロックである。すなわち、上記図3のフロー
チャートのST11では、ブロック歪補正処理が全ての
補正処理ブロック53について行われたか否かを判別し
ている。
Here, the pixels used for the block distortion reduction processing will be described with reference to FIG. In the example of FIG. 4, for example, when performing block coding, D
This shows a specific example in which a frame DCT block is composed of 8 × 8 pixels using CT coding. That is, when four pixels are set as the correction range from the block boundary of the left and right DCT blocks 51L and 51R in FIG.
The block distortion correction processing block 53 is an eight pixel block, and is a block composed of eight pixels on one line centered on the block boundary. That is, in ST11 of the flowchart of FIG. 3, it is determined whether or not the block distortion correction processing has been performed for all the correction processing blocks 53.

【0058】ステップST12では、パラメータ演算回
路35で、ブロック歪か否かの判定に必要とされるパラ
メータとしての境界差分|tmp0|、アクティビティ|tm
p|及び隣接差分|diff|を、次の計算式により求め
る。
In step ST12, the parameter operation circuit 35 determines the boundary difference | tmp0 | and the activity | tm as parameters required for determining whether or not there is block distortion.
p | and the adjacent difference | diff | are calculated by the following formulas.

【0059】 |tmp0|=|f-e| |tmp|=(|b-a|+|c-b|+|d-c|+|e-d|+|g-f|
+|h-g|+|i-h|+|j-i|)/8 |diff2|=|d-c| |diff3|=|e-d| |diff4|=|g-f| |diff5|=|h-g| これらの計算式から明らかなように、境界差分|tmp0|
は、図4のDCTブロック51の境界を挟んで隣接する
画素e,f間の差分の絶対値であり、アクティビティ|
tmp| は、ブロック歪処理ブロックについての各隣接画
素間(ただしe,f間を除く)の差分の絶対値の平均値
であり、隣接差分|diff|は、画素c,d間、d,e
間、f,g間、g,h間の各差分の絶対値である。
| Tmp0 | = | fe | | tmp | = (| ba | + | cb | + | dc | + | ed | + | gf |
+ | Hg | + | ih | + | ji |) / 8 | diff2 | = | dc || diff3 | = | ed || diff4 | = | gf || diff5 | = | hg | Thus, the boundary difference | tmp0 |
Is the absolute value of the difference between the pixels e and f adjacent to each other across the boundary of the DCT block 51 in FIG.
tmp | is the average of the absolute values of the differences between adjacent pixels (except between e and f) for the block distortion processing block, and the adjacent difference | diff | is between pixels c and d, d and e.
, F, g, and the absolute value of each difference between g, h.

【0060】次に、ステップST13においては、エッ
ジ抽出部27で、ブロック歪補正処理ブロック53に対
応するエッジ処理抽出ブロック52内のエッジの抽出を
行う。そして、このステップST13においては、垂直
相関検出部29で、垂直相関の強さを検出する。このエ
ッジ抽出処理の詳細については後述する。
Next, in step ST13, the edge extraction unit 27 extracts edges in the edge processing extraction block 52 corresponding to the block distortion correction processing block 53. Then, in this step ST13, the vertical correlation detector 29 detects the strength of the vertical correlation. The details of the edge extraction processing will be described later.

【0061】次に、ステップST14に進んで、動き検
出部28で、ブロック歪補正処理ブロック53を挟む上
記2つのDCTブロック51L,51Rについて、動き
係数を調べることで動きの有無を求める。この動き検出
動作の詳細については、後ほど説明する。
Next, proceeding to step ST14, the motion detecting section 28 checks the motion coefficients of the two DCT blocks 51L and 51R sandwiching the block distortion correction processing block 53 to determine the presence or absence of motion. Details of the motion detection operation will be described later.

【0062】次に、ステップST15aにおいては、ブ
ロック歪判定部30で、上述したステップST12,ス
テップST13,ステップST14で求めたパラメー
タ,垂直相関の強さ,及び動き係数を用いて、このブロ
ック境界にブロック歪があるかどうかの判定と、補正の
強さの判定処理を行って、補正値を算出する。このブロ
ック歪の判定処理の一例については後述する。
Next, in step ST15a, the block distortion judging section 30 uses the parameters obtained in steps ST12, ST13, and ST14, the strength of vertical correlation, and the motion coefficient to determine the block boundary. A determination is made as to whether or not there is block distortion and a process for determining the strength of correction is performed to calculate a correction value. An example of the block distortion determination process will be described later.

【0063】次のステップST15bで、ブロック歪判
定部30でブロック歪ありとされればステップST16
aに進み、ブロック歪無しとされればステップST18
に進む。
In the next step ST15b, if the block distortion determining section 30 determines that there is block distortion, the process proceeds to step ST16.
a, if it is determined that there is no block distortion, step ST18
Proceed to.

【0064】ステップ16aでは、ブロック歪判定部3
0で、画像の性質、特に線形性に基づいて、隣接差分か
ら補正後の境界段差|step|を、 |step|=|diff3+diff4|/2 の式から求める。そして、補正後にこれだけの境界段差
|step|を持たせるために必要な補正量|σ|を、 |σ|=(|tmp0|−|step|)/2 により求める。ここで、上記境界差分|tmp0|を所定の
閾値corr_th で弁別して補正の強さを切り換えることが
好ましく、この場合、|tmp0|<corr_th となって補正
の強さを強(補正強)とするとき、補正量|σ|を、 |σ|=(|tmp0|−|step|)/2 とし、|tmp0|≧corr_th となって補正弱のとき、上記
補正量|σ|を半分に減らして、 |σ|=(|tmp0|−|step|)/4 の補正を行う。
In step 16a, the block distortion determining section 3
0, the corrected boundary step | step | is obtained from the adjacent difference based on the property of the image, particularly the linearity, from the equation | step | = | diff3 + diff4 | / 2. Then, the correction amount | σ | necessary to have such a boundary step | step | after the correction is obtained by | σ | = (| tmp0 | − | step |) / 2. Here, it is preferable to switch the correction strength by discriminating the boundary difference | tmp0 | with a predetermined threshold corr_th. In this case, | tmp0 | <corr_th, and the correction strength is set to be strong (correction strength). When the correction amount | σ | is | σ | = (| tmp0 | − | step |) / 2 and | tmp0 | ≧ corr_th and the correction is weak, the correction amount | σ | , | Σ | = (| tmp0 | − | step |) / 4.

【0065】これは、上記境界差分|tmp0|が所定の閾
値corr_th より大きい場合は、本当はブロック境界にエ
ッジが存在するのに、ブロック歪判定で誤判定された可
能性もあるので、誤補正を回避するために、上記補正の
強さを強/弱に切り換えるものである。
This is because if the boundary difference | tmp0 | is larger than the predetermined threshold value corr_th, there is a possibility that an erroneous judgment is made in the block distortion judgment even though an edge actually exists at the block boundary. In order to avoid this, the strength of the correction is switched between strong and weak.

【0066】次のステップST16bでは、補正値算出
回路33において、得られた補正値|σ|から、各画素
毎の補正値を求める。隣の補正範囲とのつなぎ目を滑ら
かにする為、またブロック歪は境界付近程強く現れるこ
とから、次の式に示すように、境界からの距離に反比例
した補正値を求める。
In the next step ST16b, the correction value calculation circuit 33 obtains a correction value for each pixel from the obtained correction value | σ |. In order to smooth the joint with the adjacent correction range and because the block distortion appears more strongly near the boundary, a correction value inversely proportional to the distance from the boundary is obtained as shown in the following equation.

【0067】具体的には、図4のブロック歪補正処理ブ
ロック53内の各画素b〜iについての各補正値をそれ
ぞれ|σb|〜|σi|とするとき、上記補正値|σ|を
用いて、 |σe|=|σ| ,|σf|=|σ| |σd|=|σ|/2 ,|σg|=|σ|/2 |σc|=|σ|/4 ,|σh|=|σ|/4 |σb|=|σ|/8 ,|σi|=|σ|/8 のような各補正値をそれぞれ求める。
Specifically, when the correction values for the pixels b to i in the block distortion correction processing block 53 of FIG. 4 are | σ b | to | σ i |, respectively, the above correction value | σ | │σ e │ = │σ│, │σ f │ = │σ│ │σ d │ = │σ│ / 2, │σ g │ = │σ│ / 2 │σ c │ = │σ│ / 4, | σ h | = | σ | / 4 | σ b | = | σ | / 8, | σ i | = | Request / 8 of each such correction values respectively | sigma.

【0068】次のステップST16cでは、上記ステッ
プST16bで求められた各画素b〜i毎の補正値|σ
b|〜|σi|を用いて、ブロック歪補正された映像信号
(画像データ)SBb〜SBiを求める。
In the next step ST16c, the correction value | σ for each of the pixels b to i obtained in the above step ST16b
The video signals (image data) SB b to SB i that have been subjected to the block distortion correction are obtained using b | to | σ i |.

【0069】具体的には、補正前の各画素b〜iの入力
画像データをSb〜Siとするとき、上記tmp0の正負に応
じて、補正された画像データSBb〜SBiを、 tmp0≧0:SBb=Sb+|σb| ,tmp0<0:SBb
b−|σb| tmp0≧0:SBc=Sc+|σc| ,tmp0<0:SBc
c−|σc| tmp0≧0:SBd=Sd+|σd| ,tmp0<0:SBd
d−|σd| tmp0≧0:SBe=Se+|σe| ,tmp0<0:SBe
e−|σe| tmp0≧0:SBf=Sf−|σf| ,tmp0<0:SBf
f+|σf| tmp0≧0:SBg=Sg−|σg| ,tmp0<0:SBg
g+|σg| tmp0≧0:SBh=Sh−|σh| ,tmp0<0:SBh
h+|σh| tmp0≧0:SBi=Si−|σi| ,tmp0<0:SBi
i+|σi| とするような補正を補正値算出回路33及び加算器34
で行う。
More specifically, when the input image data of each of the pixels b to i before correction is S b to S i , the corrected image data SB b to SB i are calculated according to the sign of tmp0. tmp0 ≧ 0: SB b = S b + | σ b |, tmp0 <0: SB b =
S b - | σ b | tmp0 ≧ 0: SB c = S c + | σ c |, tmp0 <0: SB c =
S c - | σ c | tmp0 ≧ 0: SB d = S d + | σ d |, tmp0 <0: SB d =
S d - | σ d | tmp0 ≧ 0: SB e = S e + | σ e |, tmp0 <0: SB e =
S e − | σ e | tmp0 ≧ 0: SB f = S f − | σ f |, tmp0 <0: SB f =
S f + | σ f | tmp0 ≧ 0: SB g = S g - | σ g |, tmp0 <0: SB g =
S g + | σ g | tmp0 ≧ 0: SB h = S h - | σ h |, tmp0 <0: SB h =
S h + | σ h | tmp0 ≧ 0: SB i = S i − | σ i |, tmp0 <0: SB i =
A correction value calculating circuit 33 and an adder 34 perform correction such that S i + | σ i |
Do with.

【0070】次のステップST17では、このようにブ
ロック歪補正処理された信号を輝度信号出力端子44か
ら出力する。
In the next step ST17, the signal subjected to the block distortion correction processing is output from the luminance signal output terminal 44.

【0071】上記ステップST15bでブロック歪でな
いと判定されれば、ステップST18に進んで、補正範
囲の原信号をそのまま出力する。
If it is determined in step ST15b that there is no block distortion, the process proceeds to step ST18, and the original signal in the correction range is output as it is.

【0072】つぎに、上述のステップST13における
エッジ抽出処理の一例について図5を参照しながら説明
する。
Next, an example of the edge extraction processing in step ST13 will be described with reference to FIG.

【0073】エッジ抽出処理を行うときには、ステップ
ST21において、エッジ抽出部27のBPF36,絶
対値化回路37で2次微分信号の絶対値をとってステッ
プST22に進む。
When performing the edge extraction processing, in step ST21, the BPF 36 of the edge extraction unit 27 and the absolute value conversion circuit 37 take the absolute value of the secondary differential signal, and the process proceeds to step ST22.

【0074】次に、ステップST22では、最大値抽出
回路38で処理ブロック内で最大値の検出を行って、ス
テップST23に進む。
Next, in step ST22, the maximum value is detected in the processing block by the maximum value extracting circuit 38, and the process proceeds to step ST23.

【0075】次に、この最大値を用いてステップST2
3においては、2値化回路39でBPF処理画像の2値
化を行い、エッジ検出を行なう。2値化回路39で2値
化する際の閾値は、例えばブロック内で2次微分および
絶対値処理して得た最大値の1/2とすればよい。
Next, using this maximum value, step ST2
In 3, the binarization circuit 39 binarizes the BPF-processed image and performs edge detection. The threshold for binarization by the binarization circuit 39 may be, for example, 例 え ば of the maximum value obtained by performing the secondary differentiation and the absolute value processing in the block.

【0076】すなわち、図2のエッジ抽出部27では、
輝度信号入力端子31からの輝度信号を、BPF36で
上述のように2次微分し、絶対値化回路38で絶対値を
とり、最大値検出回路35で最大値を検出している。そ
して、最大値検出回路35からの閾値を2値化回路36
に送り、絶対値化回路38からの信号を2値化してい
る。2値化回路36からの出力は、垂直相関検出部39
に送られる。
That is, in the edge extraction unit 27 of FIG.
The luminance signal from the luminance signal input terminal 31 is secondarily differentiated by the BPF 36 as described above, the absolute value is obtained by the absolute value conversion circuit 38, and the maximum value is detected by the maximum value detection circuit 35. Then, the threshold value from the maximum value detection circuit 35 is converted to a binarization circuit 36.
And the signal from the absolute value conversion circuit 38 is binarized. An output from the binarization circuit 36 is output to a vertical correlation detection unit 39.
Sent to

【0077】垂直相関検出部39では、このようにして
抽出されたエッジ成分のブロック境界における垂直相関
の強さを求める。このときの垂直相関の強さを求める方
法の一例を図6を用いて説明する。
The vertical correlation detecting section 39 obtains the strength of the vertical correlation at the block boundary of the edge component thus extracted. An example of a method for obtaining the strength of the vertical correlation at this time will be described with reference to FIG.

【0078】この図6において、注目するブロック境界
を含む領域bとその近傍の領域aおよびcに分割する。
先に抽出したエッジ成分の数を各領域毎に算出する。こ
れらをEa、Eb、Ecとする。図6において、エッジ
として抽出された画素を1と記し、エッジではないと判
別された画素を0と記している。本例では、Ea=5、
Eb=12、Ec=5となる。
In FIG. 6, a region b including a target block boundary and regions a and c near the region b are divided.
The number of edge components extracted previously is calculated for each region. These are Ea, Eb, and Ec. In FIG. 6, a pixel extracted as an edge is denoted by 1 and a pixel determined to be not an edge is denoted by 0. In this example, Ea = 5,
Eb = 12 and Ec = 5.

【0079】ブロック境界を含む領域とそうでない領域
におけるエッジ成分の数の比Kvを求め、クラス分けを
行なう(図5のステップST24)。
The ratio Kv of the number of edge components in the region including the block boundary and the region not including the block boundary is obtained, and the classification is performed (step ST24 in FIG. 5).

【0080】例えば、 Kv≧4 の時、 クラス1 2≦Kv<4 の時、 クラス2 1≦Kv<2 の時、 クラス3 Kv<1 の時、 クラス4 とする。図6の例では、 Kv=(2×12)/(5+5) =2.4 なのでクラス2となる。For example, when Kv ≧ 4, class 12 when 2 ≦ Kv <4, class 21 when 1 ≦ Kv <2, class 3 when Kv <1, and class 4. In the example of FIG. 6, Kv = (2 × 12) / (5 + 5) = 2.4, so that the class 2 is set.

【0081】次に、図2のブロック歪判定部30につい
て説明する。このブロック歪判定部30では、垂直相関
検出部29で検出された各クラスに応じて重み係数Kc
を割り当てる。この各クラス毎の重み係数Kcとして
は、例えば クラス 重み係数Kc 1 1 2 0.75 3 0.5 4 0.25 とすることが挙げられる。
Next, the block distortion determining section 30 shown in FIG. 2 will be described. In the block distortion determination section 30, a weighting coefficient Kc is set according to each class detected by the vertical correlation detection section 29.
Assign. The weight coefficient Kc for each class is, for example, a class weight coefficient Kc 1 1 2 0.75 3 0.5 4 0.25.

【0082】一方、パラメータ算出部26で求めた各パ
ラメータ値から、補正OFF/弱/強の判定を行ない、
重み係数Kpを得る。
On the other hand, correction OFF / weak / strong judgment is made from each parameter value obtained by the parameter calculation unit 26, and
The weight coefficient Kp is obtained.

【0083】 補正段階 重み係数Kp OFF 0 弱 0.5 強 1 重み係数KcおよびKpの積(Kcp=Kc×Kp)を
補正値算出部33に送り、ブロック歪補正量の制御を行
なう。
Correction stage Weight coefficient Kp OFF 0 Weak 0.5 Strong 1 The product of the weight coefficients Kc and Kp (Kcp = Kc × Kp) is sent to the correction value calculation unit 33 to control the block distortion correction amount.

【0084】よって、ブロック境界部の垂直相関が強い
場合には、補正量が大きくなり、ブロック歪の除去を効
果的に行うことができる。つまり、ブロック歪の検出精
度を高めることになる。
Therefore, when the vertical correlation at the block boundary is strong, the correction amount increases, and the block distortion can be effectively removed. That is, the detection accuracy of the block distortion is improved.

【0085】また、垂直相関検出部29から得たクラス
により、ブロック歪判定部30の検出の閾値であるdiv_
thを設け、当該閾値div_thの値を制御してもよい。例え
ば、垂直相関が弱い程、ブロック歪である可能性が低い
ので、検出の閾値div_thの値を大きくし、検出しにくい
方向へ制御する。
Further, the class obtained from the vertical correlation detecting section 29 is used to determine the division threshold div_
th may be provided to control the value of the threshold div_th. For example, as the vertical correlation is weaker, the possibility of block distortion is lower. Therefore, the value of the detection threshold div_th is increased, and control is performed in a direction in which detection is difficult.

【0086】なお、上述の一例では、クラス及び補正段
階をそれぞれ4及び3段階として説明したが、特にこれ
には限定されず、例えば重み係数Kcを Kc=Eb/(Ea+Eb+Ec) により求めても良い。
In the above example, the class and the correction step are described as four and three steps, respectively. However, the present invention is not particularly limited to this. For example, the weight coefficient Kc may be obtained by Kc = Eb / (Ea + Eb + Ec). .

【0087】なお、本発明の実施の形態におけるエッジ
抽出部27、補正信号算出部25、ブロック歪判定部3
0、パラメータ算出部26等については、上述したよう
なアルゴリズムを用いたが、これらのアルゴリズムにの
み限定されるものではなく、例えば、補正信号算出部2
5にはLPFを用いたり、エッジ抽出部27にはエッジ
追跡によるエッジ抽出法などの種々のエッジ抽出法、ブ
ロック歪判定部30には種々のパラメータを使うといっ
た種々の変形が考えられる。
The edge extracting unit 27, the correction signal calculating unit 25, and the block distortion determining unit 3 according to the embodiment of the present invention.
The algorithm described above was used for the parameter calculation unit 26 and the parameter calculation unit 26. However, the algorithm is not limited to these algorithms.
Various modifications such as using an LPF for 5, various edge extraction methods such as an edge extraction method by edge tracking for the edge extraction unit 27, and various parameters for the block distortion determination unit 30 can be considered.

【0088】また、上述した実施の形態は輝度信号の水
平方向に対してブロック歪補正をかける例であるが、こ
の例にのみ限定されるものではなく、例えば、垂直方向
やクロマ信号にブロック歪補正をかけるといった種々の
変形が考えられる。
The above embodiment is an example in which the block distortion correction is performed in the horizontal direction of the luminance signal. However, the present invention is not limited to this example. Various modifications such as applying a correction are possible.

【0089】以上の説明からも明らかなように、本発明
に係るブロック歪低減方法及び装置の実施の形態によれ
ば、高周波成分の欠落がなく解像度を保ったブロック歪
低減を行いながら、補正による破綻を軽減できる。ま
た、ハードウェア構成も簡易であるので、業務用のみな
らず、DCT符号化等のブロック符号化を用いた圧縮処
理を行う種々の民生機器、例えばビデオCDプレーヤ、
ディジタルビデオディスクプレーヤ、ディジタルテレビ
ジョン受像機、テレビ電話等にも搭載可能である。勿
論、ソフトウェア処理により上述したようなアルゴリズ
ムを実現することもでき、いわゆるインターネットやマ
ルチメディアでの動画のリアルタイム再生におけるブロ
ック歪低減、ブロック歪除去も容易に実現できる。さら
に、本実施の形態によれば、強/中/弱の3モードを持
っているので、映像の状態に合わせたブロック歪低減が
可能である。また、ブロック歪処理で用いるパラメータ
も外部から調整できるため、上記の3モードだけでなく
微調整も可能である。
As is clear from the above description, according to the embodiment of the block distortion reduction method and apparatus according to the present invention, while performing block distortion reduction without loss of high-frequency components and maintaining resolution, correction by block correction is performed. Failure can be reduced. In addition, since the hardware configuration is simple, not only for business use, but also various consumer devices that perform compression processing using block coding such as DCT coding, for example, video CD players,
It can be mounted on digital video disc players, digital television receivers, video phones, and the like. Needless to say, the above-described algorithm can be realized by software processing, and block distortion reduction and block distortion removal in so-called real-time reproduction of moving images on the Internet or multimedia can be easily realized. Further, according to the present embodiment, three modes of strong / medium / weak are provided, so that block distortion can be reduced according to the state of the video. Further, since the parameters used in the block distortion processing can be adjusted from the outside, fine adjustment is possible in addition to the above three modes.

【0090】つぎに、上述したノイズ低減回路14で、
フレーム内でブロック符号化の各ブロックの大きさが異
なる場合の処理方法について説明する。
Next, in the noise reduction circuit 14 described above,
A processing method in the case where the size of each block of the block encoding differs within a frame will be described.

【0091】ここで、MPEG2方式で符号化される場
合においては、ピクチャ構造がフレーム構造のとき、D
CTモードをマクロブロック単位でフレームモードとフ
ィールドモードとに切り替えることができる。図7及び
図8に輝度信号における上記DCTモード(フレームD
CT/フィールドDCT)の様子を示す。この図7及び
図8より、フィールドDCTブロックは、フレームDC
Tブロックに対して、垂直方向に2倍の空間的な大きさ
を持つ。
Here, in the case of encoding according to the MPEG2 system, when the picture structure is a frame structure,
The CT mode can be switched between a frame mode and a field mode on a macroblock basis. 7 and 8 show the DCT mode (frame D) for the luminance signal.
(CT / field DCT). 7 and 8, the field DCT block is the frame DC
It has twice the spatial size of the T block in the vertical direction.

【0092】例えば図9に示すように、フィールドDC
Tブロックと、フレームDCTブロックが隣接している
場合にノイズ低減回路14でノイズ低減処理を行うとき
について説明する。
For example, as shown in FIG.
The case where the noise reduction processing is performed by the noise reduction circuit 14 when the T block and the frame DCT block are adjacent to each other will be described.

【0093】一般的に、フィールドDCTブロックは、
フレーム内で動きがある時に用いる。すなわち、図9の
左側のマクロブロック内の画像が静止して、右側のマク
ロブロック内の画像が主として動いている場合である。
このようにフィールドDCTブロックとフレームDCT
ブロックとが水平方向に隣接している場合においては、
図9に示すように、フレームDCTブロック内における
相関検出エリアを、隣接するフィールドDCTブロック
の相関検出エリアに対応させて垂直相関検出及びブロッ
ク歪の補正を垂直相関検出部29、ブロック歪判定部3
0及び補正信号算出部25で行う。
In general, a field DCT block is
Used when there is movement in the frame. That is, this is a case where the image in the left macroblock in FIG. 9 is stationary and the image in the right macroblock is mainly moving.
Thus, the field DCT block and the frame DCT
If the block is horizontally adjacent,
As shown in FIG. 9, the vertical correlation detection and the correction of the block distortion are performed by making the correlation detection area in the frame DCT block correspond to the correlation detection area of the adjacent field DCT block.
0 and the correction signal calculation unit 25.

【0094】また、フィールドDCTブロックとフレー
ムDCTブロックとが水平方向に隣接している場合にお
いては、図10に示すように、フレームDCTブロック
内の相関検出エリアEaを設定し、 Kc=2Eb/(Ea+2Eb+2Ec) 従って重み係数Kcを算出する。このような式に従って
重み係数を算出し、補正信号算出部25で輝度信号に補
正処理を施しても良い。
When the field DCT block and the frame DCT block are adjacent to each other in the horizontal direction, a correlation detection area Ea in the frame DCT block is set as shown in FIG. 10, and Kc = 2Eb / ( Ea + 2Eb + 2Ec) Accordingly, the weight coefficient Kc is calculated. A weighting coefficient may be calculated according to such an expression, and the correction signal calculation unit 25 may perform correction processing on the luminance signal.

【0095】したがって、このように相関を検出し、輝
度信号を補正することで、フィールド間にブロック歪の
量に大きな差があっても、図11に示す垂直相関検出エ
リアを用いて求めた垂直相関値と実際のブロック歪の大
きさの相関が低くなり、効果的なブロック歪低減処理を
行えなくなるようなことがない。なお、図11は、従来
において行われていた相関検出の手法の一例であり、フ
レームDCTブロックとフィールドDCTブロックとが
水平方向Hにおいて隣接しているときの一例を示したも
のである。
Therefore, by detecting the correlation and correcting the luminance signal in this way, even if there is a large difference in the amount of block distortion between the fields, the vertical correlation obtained by using the vertical correlation detection area shown in FIG. There is no possibility that the correlation between the correlation value and the actual magnitude of the block distortion becomes low and the effective block distortion reduction processing cannot be performed. FIG. 11 shows an example of a conventional correlation detection method, and shows an example in which a frame DCT block and a field DCT block are adjacent in the horizontal direction H.

【0096】つぎに、フィールドDCTブロックとフレ
ームDCTブロックとが垂直方向に隣接しているときに
おいてノイズ低減回路14でノイズ低減処理を行うとき
の一例について説明する。
Next, an example in which the noise reduction circuit 14 performs noise reduction processing when the field DCT block and the frame DCT block are adjacent to each other in the vertical direction will be described.

【0097】フィールドDCTブロックとフレームDC
Tブロックとが垂直方向に隣接している場合には、図1
2に示すように、フレームDCTブロック内における相
関検出エリアを、隣接するフィールドDCTブロックの
相関検出エリアに対応させ、フィールドDCTブロック
単位での相関検出を垂直相関検出部29で行い、ブロッ
ク歪の補正処理をブロック歪判定部30及び補正信号算
出部25で行う。
Field DCT block and frame DC
When the T block is vertically adjacent, FIG.
As shown in FIG. 2, the correlation detection area in the frame DCT block is made to correspond to the correlation detection area of the adjacent field DCT block, and the correlation detection in the unit of the field DCT block is performed by the vertical correlation detection unit 29 to correct the block distortion. The processing is performed by the block distortion determination unit 30 and the correction signal calculation unit 25.

【0098】このようにブロック歪の低減処理を行うこ
とで、例えば、フィールド間でブロック歪の量に大きな
差があるときにおいて、図13(a)及び図13(b)
に示すように、水平相関検出エリアを用いて求めた水平
相関値が実際のブロック歪の大きさとの相関が低くな
り、効果的なブロック歪低減処理が行えなくなるような
ことがない。また、このようにブロック歪の低減処理を
行うことで、図14に示すような水平相関検出エリアを
用いた場合、フィールドDCTブロックのフィールド間
のエッジ抽出を垂直方向に行うことになり、動きがある
と正確なエッジ抽出が行えなくなるようなことがない。
By performing the block distortion reduction processing as described above, for example, when there is a large difference in the amount of block distortion between fields, FIGS. 13A and 13B
As shown in (1), there is no possibility that the correlation between the horizontal correlation value obtained using the horizontal correlation detection area and the actual magnitude of the block distortion becomes low, so that effective block distortion reduction processing cannot be performed. Further, by performing the block distortion reduction processing as described above, when the horizontal correlation detection area as shown in FIG. 14 is used, the edge extraction between the fields of the field DCT block is performed in the vertical direction, and the motion is reduced. If there is, accurate edge extraction cannot be performed.

【0099】ところで、水平相関検出処理におけるエッ
ジ抽出は、例えば、フレームDCTブロックでは、2次
微分特性の伝達関数V(z)を V(z)=(−1+2z-H−z-2H)/4 として行い、フィールドDCTブロックでは、2次微分
特性の伝達関数V(z)を V(z)=(−1+2z-2H−z-4H)/4 として行う。
By the way, in the edge extraction in the horizontal correlation detection processing, for example, in the frame DCT block, the transfer function V (z) of the secondary differential characteristic is calculated as follows: V (z) = (− 1 + 2z− H− z− 2H ) / 4 In the field DCT block, the transfer function V (z) of the secondary differential characteristic is set as V (z) = (− 1 + 2z− 2H− z− 4H ) / 4.

【0100】すなわち、本実施の形態においては、フレ
ームDCTブロックとフィールドDCTブロックとが隣
接する場合においては、垂直相関検出部29による相関
検出処理を行うときの相関検出エリアを隣接するフィー
ルドDCTブロックの相関検出エリアに対応させるとと
もに、エッジ抽出部27によるエッジ抽出処理も、フィ
ールドDCTブロックに対応させて行い、各フィールド
毎に行う。
That is, in the present embodiment, when the frame DCT block and the field DCT block are adjacent to each other, the correlation detection area when performing the correlation detection processing by the vertical correlation detection unit 29 is set to the value of the adjacent field DCT block. In addition to the correlation with the correlation detection area, the edge extraction processing by the edge extraction unit 27 is also performed in correspondence with the field DCT block, and is performed for each field.

【0101】なお、上述の相関検出エリアの大きさは、
上述した一例に限らず、例えばエリアが互いに重なりあ
っていても良い。
Note that the size of the above-mentioned correlation detection area is
The present invention is not limited to the above example, and the areas may overlap each other, for example.

【0102】つぎに、パラメータ算出部26で算出す
る、アクティビティの他の算出方法について説明する。
Next, another method of calculating the activity, which is calculated by the parameter calculator 26, will be described.

【0103】このアクティビティの他の算出方法は、上
述の算出方法が同一ライン上で算出したのに対して、図
15に示すように、フレームDCTブロック内にアクテ
ィビティ算出エリアを設けて2次元空間的にアクティビ
ティを算出する。このようなアクティビティ算出エリア
においてアクティビティ|tmp|は、下記の式1に従っ
て算出する。
In another calculation method of this activity, the above calculation method calculates on the same line. However, as shown in FIG. 15, an activity calculation area is provided in the frame DCT block to provide a two-dimensional space. Calculate the activity. In such an activity calculation area, the activity | tmp | is calculated according to the following equation 1.

【0104】[0104]

【数1】 (Equation 1)

【0105】ここで、着目するブロック境界は、画素e
(0)とf(0)の境界である。そして、算出するアクティビ
ティ算出エリアもこのブロック境界に応じて移動する。
Here, the block boundary of interest is the pixel e
This is the boundary between (0) and f (0). Then, the activity calculation area to be calculated also moves according to the block boundary.

【0106】また、式1中のw[m][n]は、重み係数を示
し、|diff[m][n]|は隣接差分を示している。また、式
1において、アクティビティを算出するときの2次元パ
ラメータ空間の大きさM,Nをそれぞれ7,8としてい
る。なお、このパラメータは、ブロック境界周辺の画素
間差分であり、パラメータ空間はアクティビティ算出エ
リアそのものではない。
In Expression 1, w [m] [n] indicates a weight coefficient, and | diff [m] [n] | indicates an adjacent difference. In Equation 1, the sizes M and N of the two-dimensional parameter space when calculating the activity are set to 7 and 8, respectively. This parameter is a difference between pixels around the block boundary, and the parameter space is not the activity calculation area itself.

【0107】この重み係数は、下記式2に示すように表
される。
This weight coefficient is expressed as shown in the following equation (2).

【0108】[0108]

【数2】 (Equation 2)

【0109】また、隣接差分|diff|は、下記の式3で
示すように表される。
The adjacent difference | diff | is expressed by the following equation (3).

【0110】[0110]

【数3】 (Equation 3)

【0111】すなわち、これらの式2及び式3で表され
る重み係数、隣接差分を上記の式1に適用することで、
2次元空間内でアクティビティ|tmp|を算出すること
ができる。したがって、このパラメータ算出部26で
は、このようにアクティビティ算出エリアを2次元空間
に拡張することにより、ブロック歪の判定をブロック歪
判定部30でより正確に行わせることができる。
That is, by applying the weighting coefficients and the adjacent differences expressed by the equations (2) and (3) to the above equation (1),
The activity | tmp | can be calculated in the two-dimensional space. Therefore, in the parameter calculation unit 26, by expanding the activity calculation area to the two-dimensional space in this way, the block distortion determination unit 30 can more accurately determine the block distortion.

【0112】一方、フィールドDCTブロックについて
のアクティビティ|tmp|は、図16に示すようにアク
ティビティ算出エリアを設定して、下記の式4で算出す
る。
On the other hand, the activity | tmp | for the field DCT block is calculated by the following equation 4 by setting an activity calculation area as shown in FIG.

【0113】[0113]

【数4】 (Equation 4)

【0114】ここで、この式4におけるfi[m][n]は、下
記式5に示すように、フィールドDCTブロックに対応
させるための演算式である。
Here, fi [m] [n] in Expression 4 is an arithmetic expression for corresponding to a field DCT block as shown in Expression 5 below.

【0115】[0115]

【数5】 (Equation 5)

【0116】そして、この式4では、上記の式5で示す
fi[m][n]により、フィールド毎の画素を用いてアクティ
ビティを算出する。これにより、パラメータ算出部26
では、例えば画像に動きがある場合にフィールドDCT
ブロックを用いて符号化を行ったとき、フィールド間で
相関のない場合においても、ブロック歪判定部30でブ
ロック歪の判定をより正確に行わせることができる。
Then, in this equation (4), the above equation (5) is used.
The activity is calculated by using fi [m] [n] by using pixels for each field. Thereby, the parameter calculation unit 26
Then, for example, if the image has motion, the field DCT
When coding is performed using blocks, even when there is no correlation between fields, the block distortion determination unit 30 can more accurately determine block distortion.

【0117】また、パラメータ算出部26は、フレーム
DCTブロックにおいて垂直方向のブロック歪に対して
パラメータ算出部26でアクティビティを算出すると
き、図17に示すようにアクティビティ算出エリアを設
定し、上記の式2及び式3で表される重み係数w[m]
[n]、隣接差分|diff|を垂直方向に適用することで、
式1を適用して垂直方向のアクティビティ|tmp|を算
出することができる。
When the parameter calculator 26 calculates an activity for vertical block distortion in a frame DCT block, the parameter calculator 26 sets an activity calculation area as shown in FIG. Weighting factor w [m] expressed by Equation 2 and Equation 3
[n], applying the adjacent difference | diff | in the vertical direction,
Equation 1 can be applied to calculate the vertical activity | tmp |.

【0118】また、このパラメータ算出部26は、フィ
ールドDCTブロックにおいて垂直方向のアクティビテ
ィを算出するときには、図18に示すようにアクティビ
ティ算出エリアを設定し、上記の式4を用い、上記の式
5のfi[M][N]に代えて下記の式6のfi[M][N]を用いてア
クティビティを|tmp|算出する。
When calculating the vertical activity in the field DCT block, the parameter calculation unit 26 sets an activity calculation area as shown in FIG. The activity | tmp | is calculated using fi [M] [N] of the following equation 6 instead of fi [M] [N].

【0119】[0119]

【数6】 (Equation 6)

【0120】このパラメータ算出部26は、式6のfi
[M][N]を式4に適用することで、実際のアクティビティ
算出エリアを狭めている。これは、フィールドDCTブ
ロックでは、垂直方向の画素間の距離が離れているの
で、空間的なバランスをとるためである。すなわち、パ
ラメータ算出部26では、2次元空間上のアクティビテ
ィ算出エリアを、フレームDCTブロックとフィールド
DCTブロックとでほぼ同じとして、アクティビティ|
tmp|を算出している。
The parameter calculation unit 26 calculates fi
By applying [M] [N] to Equation 4, the actual activity calculation area is narrowed. This is because in the field DCT block, the distance between pixels in the vertical direction is large, so that spatial balance is achieved. That is, the parameter calculation unit 26 determines that the activity calculation area in the two-dimensional space is substantially the same in the frame DCT block and the field DCT block,
tmp | is calculated.

【0121】つぎに、フレームDCTブロックと、フィ
ールドDCTブロックとが垂直方向又は水平方向に隣接
する場合においてパラメータ算出部26でアクティビテ
ィを算出するときの一例について説明する。
Next, an example of calculating the activity by the parameter calculation unit 26 when the frame DCT block and the field DCT block are adjacent in the vertical or horizontal direction will be described.

【0122】図19はフレームDCTブロックとフィー
ルドDCTブロックとが水平方向において隣接している
様子を示す図であり、図20は垂直方向に隣接している
様子を示す図である。この図19に示すような画像に対
してパラメータ算出部26でアクティビティを算出する
ときには、上述のフレームDCTブロックのアクティビ
ティ算出方法をフィールドDCTブロックのアクティビ
ティ算出方法に適用してアクティビティを算出する。す
なわち、この場合においては、パラメータ算出部26
は、上述の式1を用いてアクティビティを算出する。
FIG. 19 is a diagram showing a state where a frame DCT block and a field DCT block are adjacent in the horizontal direction, and FIG. 20 is a diagram showing a state where they are adjacent in the vertical direction. When the parameter calculating unit 26 calculates an activity for an image as shown in FIG. 19, the activity is calculated by applying the above-described activity calculation method of the frame DCT block to the activity calculation method of the field DCT block. That is, in this case, the parameter calculation unit 26
Calculates the activity using the above equation 1.

【0123】なお、上述のパラメータ算出部26で算出
するアクティビティの算出方法は、上述の一例に限られ
ず、アクティビティの算出エリアの大きさ、ブロック境
界周辺の画素間差分の2次元空間上の重み係数等を任意
に変更可能である。
The method of calculating the activity calculated by the parameter calculating unit 26 is not limited to the above-described example. The size of the activity calculation area, the weight coefficient of the difference between pixels around the block boundary in the two-dimensional space, Can be arbitrarily changed.

【0124】また、上述の実施の形態では、ブロック歪
判定部30において、アクティビティの値をブロック歪
の判定の基準とし、着目するブロック境界段差がアクテ
ィビティの値より小さいときはブロック歪ではないと判
定し、ブロック歪の補正を行っていなかったが、図21
に示すように、アクティビティの値とブロック境界差分
との比に応じて重み付け係数Kactを決定し、ブロック
境界段差の補正値を求めても良い。すなわち、パラメー
タ算出部26は、図21に示すように、アクティビティ
の値を連続的に変化させることで、スレッショルド近傍
で補正されたり、補正されなかったりすることを回避す
ることができる。
Further, in the above-described embodiment, the activity value is used as the criterion for determining the block distortion in the block distortion determination section 30. If the target block boundary step is smaller than the activity value, it is determined that the block distortion is not the block distortion. However, the block distortion was not corrected.
As shown in (1), the weighting coefficient K act may be determined according to the ratio between the activity value and the block boundary difference, and the correction value of the block boundary step may be obtained. That is, as shown in FIG. 21, the parameter calculation unit 26 can prevent the correction near the threshold or the non-correction by continuously changing the value of the activity.

【0125】[0125]

【発明の効果】以上詳細に説明したように、本発明に係
るブロック歪低減方法は、複数種のブロック毎に符号化
/復号処理が施された入力画像データのブロック歪の判
定に必要なパラメータを上記ブロックの種類に応じて演
算するパラメータ演算工程と、パラメータ演算工程の結
果に基づいてブロック歪を判定する判定工程と、ブロッ
ク歪を低減するに画像データを補正する値を示す補正値
を演算する補正値演算工程と、補正値に基づいて画像デ
ータのブロック歪を低減する工程を有するので、例えば
大きさの異なるブロックが隣接して入力されても、各ブ
ロックの種類に応じてパラメータを演算しブロック歪を
判定してブロック歪を低減させることができる。
As described above in detail, the block distortion reduction method according to the present invention provides a parameter necessary for judging the block distortion of input image data which has been subjected to encoding / decoding processing for each of a plurality of types of blocks. A parameter calculation step of calculating according to the type of the block, a determination step of determining block distortion based on a result of the parameter calculation step, and a correction value indicating a value for correcting image data to reduce the block distortion. Correction value calculation step and a step of reducing block distortion of image data based on the correction value, so that, for example, even if blocks of different sizes are input adjacently, the parameters are calculated according to the type of each block. Then, the block distortion can be determined to reduce the block distortion.

【0126】また、本発明に係るブロック歪低減装置
は、複数種のブロック毎に符号化/復号処理が施された
入力画像データのブロック歪の判定に必要なパラメータ
を上記ブロックの種類に応じて演算するパラメータ演算
手段を備えているので、入力されるブロックに応じてブ
ロック歪判定に必要なパラメータを演算して、判定手段
でブロック歪を判定して、画像データのブロック歪を低
減することができる。
Further, the block distortion reducing apparatus according to the present invention sets parameters necessary for judging block distortion of input image data subjected to encoding / decoding processing for each of a plurality of types of blocks in accordance with the types of the blocks. Since parameter calculation means for calculating is provided, it is possible to reduce the block distortion of image data by calculating parameters necessary for the block distortion determination according to the input block and determining the block distortion by the determination unit. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】光ディスク記録再生装置の構成を示すブロック
図である。
FIG. 1 is a block diagram illustrating a configuration of an optical disk recording / reproducing apparatus.

【図2】本発明を適用したノイズ低減回路の一例を示す
ブロック図である。
FIG. 2 is a block diagram illustrating an example of a noise reduction circuit to which the present invention has been applied.

【図3】本発明を適用したノイズ低減回路でブロック歪
を低減する処理を行う一例を示すフローチャートであ
る。
FIG. 3 is a flowchart illustrating an example in which a noise reduction circuit to which the present invention is applied performs processing for reducing block distortion.

【図4】ブロック歪低減処理のために用いられる画素を
説明するための図である。
FIG. 4 is a diagram for describing pixels used for block distortion reduction processing.

【図5】エッジ抽出処理の一例について説明するフロー
チャートである。
FIG. 5 is a flowchart illustrating an example of an edge extraction process.

【図6】垂直相関の強さを求める方法の一例を説明する
ための図である。
FIG. 6 is a diagram illustrating an example of a method for obtaining the strength of vertical correlation.

【図7】輝度信号におけるフレームDCTブロックを説
明するための図である。
FIG. 7 is a diagram for explaining a frame DCT block in a luminance signal.

【図8】輝度信号におけるフィールドDCTブロックを
説明するための図である。
FIG. 8 is a diagram for explaining a field DCT block in a luminance signal.

【図9】フィールドDCTブロックと、フレームDCT
ブロックが隣接している場合にノイズ低減回路14でノ
イズ低減処理を行うときの一例を説明するための図であ
る。
FIG. 9 shows a field DCT block and a frame DCT.
FIG. 9 is a diagram for explaining an example of a case where noise reduction processing is performed by a noise reduction circuit 14 when blocks are adjacent to each other.

【図10】フィールドDCTブロックとフレームDCT
ブロックとが水平方向に隣接している場合において、フ
レームDCTブロック内の相関検出エリアEaを設定
し、重み係数を算出ときの一例を説明するための図であ
る。
FIG. 10 shows a field DCT block and a frame DCT.
FIG. 9 is a diagram for explaining an example of setting a correlation detection area Ea in a frame DCT block and calculating a weight coefficient when a block is adjacent in the horizontal direction.

【図11】従来の手法における垂直相関検出エリアを説
明するための図である。
FIG. 11 is a diagram for explaining a vertical correlation detection area in a conventional method.

【図12】フィールドDCTブロックとフレームDCT
ブロックとが垂直方向に隣接している場合において、重
み係数を算出するときの一例を説明するための図であ
る。
FIG. 12 shows a field DCT block and a frame DCT.
FIG. 11 is a diagram for explaining an example of calculating a weight coefficient when a block is adjacent to a block in the vertical direction.

【図13】フィールドDCTブロックとフレームDCT
ブロックとが垂直方向に隣接している場合において、従
来の手法で重み係数を算出するときの一例について説明
するための図である。
FIG. 13 shows a field DCT block and a frame DCT.
FIG. 11 is a diagram for describing an example of calculating a weight coefficient by a conventional method when a block is adjacent to a block in the vertical direction.

【図14】水平相関検出エリアを用いた場合、フィール
ドDCTブロックのフィールド間のエッジ抽出を垂直方
向に行うときの一例について説明するための図である。
FIG. 14 is a diagram for explaining an example when edge extraction between fields of a field DCT block is performed in the vertical direction when a horizontal correlation detection area is used.

【図15】フレームDCTブロック内にアクティビティ
算出エリアを設けて2次元空間的にアクティビティを算
出することを説明するための図である。
FIG. 15 is a diagram for explaining that an activity calculation area is provided in a frame DCT block to calculate an activity in a two-dimensional space.

【図16】フィールドDCTブロックにアクティビティ
算出エリアを設けて2次元空間的にアクティビティを算
出することを説明するための図である。
FIG. 16 is a diagram for explaining that an activity calculation area is provided in a field DCT block to calculate an activity in a two-dimensional space.

【図17】フレームDCTブロックにおいて垂直方向の
ブロック歪に対してアクティビティを算出するときの一
例を説明するための図である。
FIG. 17 is a diagram for explaining an example of calculating an activity for vertical block distortion in a frame DCT block.

【図18】フィールドDCTブロックにおいて垂直方向
のアクティビティを算出するときの一例を説明するため
の図である。
FIG. 18 is a diagram for describing an example of calculating a vertical activity in a field DCT block.

【図19】フレームDCTブロックとフィールドDCT
ブロックとが水平方向において隣接している様子を示す
図である。
FIG. 19 shows a frame DCT block and a field DCT.
It is a figure showing signs that a block is adjacent in the horizontal direction.

【図20】フレームDCTブロックとフィールドDCT
ブロックとが垂直方向に隣接している様子を示す図であ
る。
FIG. 20 shows a frame DCT block and a field DCT.
FIG. 3 is a diagram illustrating a state in which blocks are vertically adjacent to each other.

【図21】アクティビティの値とブロック境界差分との
比に応じて変化する重み付け係数Kactを示す図であ
る。
FIG. 21 is a diagram illustrating a weighting coefficient K act that changes according to a ratio between an activity value and a block boundary difference.

【符号の説明】 1 光ディスク記録再生装置、5 MPEGエンコー
ダ、13 MPEGデコーダ、14 ノイズ低減回路、
25 補正信号算出部、26 パラメータ算出部、27
エッジ抽出部、28 動き検出部、29 垂直相関検
出部、30 ブロック歪判定部
[Description of Signs] 1 optical disk recording / reproducing device, 5 MPEG encoder, 13 MPEG decoder, 14 noise reduction circuit,
25 correction signal calculator, 26 parameter calculator, 27
Edge extractor, 28 motion detector, 29 vertical correlation detector, 30 block distortion determiner

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 複数種のブロック毎に符号化/復号処理
が施された入力画像データのブロック歪の判定に必要な
パラメータを上記ブロックの種類に応じて演算するパラ
メータ演算工程と、 上記パラメータ演算工程の結果に基づいてブロック歪の
有無を判定する判定工程と、 画像データを補正する値を示す補正値を演算する補正値
演算工程と、 上記補正値に基づいて画像データのブロック歪を低減す
るブロック歪低減工程とを有することを特徴とするブロ
ック歪低減方法。
A parameter calculation step of calculating parameters required for determining block distortion of input image data which has been subjected to encoding / decoding processing for each of a plurality of types of blocks in accordance with the type of the block; A determining step of determining the presence or absence of block distortion based on a result of the step; a correction value calculating step of calculating a correction value indicating a value for correcting the image data; and reducing a block distortion of the image data based on the correction value. A block distortion reduction method, comprising: a block distortion reduction step.
【請求項2】 上記画像データのエッジを抽出するエッ
ジ抽出処理を行うことでエッジ情報を生成するエッジ抽
出工程と、 上記画像データの動き成分を検出する動き検出処理を行
うことで動き情報を生成する動き検出工程とを有し、 上記判定工程では、上記エッジ情報、動き情報、パラメ
ータ演算工程の結果に基づいてブロック歪の有無を判定
することを特徴とする請求項1に記載のブロック歪低減
方法。
2. An edge extraction step of generating edge information by performing an edge extraction process of extracting an edge of the image data; and a motion detection process of performing a motion detection process of detecting a motion component of the image data. 2. The block distortion reduction according to claim 1, further comprising: determining whether or not there is block distortion based on a result of the edge information, the motion information, and the parameter calculation step. Method.
【請求項3】 上記複数種のブロックは、少なくとも大
きさが異なることを特徴とする請求項1に記載のブロッ
ク歪低減方法。
3. The method according to claim 1, wherein the plurality of types of blocks have at least different sizes.
【請求項4】 上記複数種のブロックは、少なくともフ
レーム符号化/復号ブロックとフィールド符号化/復号
ブロックであることを特徴とする請求項1に記載のブロ
ック歪低減方法。
4. The method according to claim 1, wherein the plurality of types of blocks are at least a frame coding / decoding block and a field coding / decoding block.
【請求項5】 上記パラメータ演算工程では、フレーム
符号化/復号ブロックとフィールド符号化/復号ブロッ
クとが隣接した画像データのパラメータ演算をすると
き、フィールド符号化/復号ブロックに応じたパラメー
タ演算をフレーム符号化/復号ブロックに適用してパラ
メータ演算を行うことを特徴とする請求項4に記載のブ
ロック歪低減方法。
5. In the parameter calculation step, when a frame coding / decoding block and a field coding / decoding block perform a parameter calculation of adjacent image data, the parameter calculation corresponding to the field coding / decoding block is performed by the frame. The block distortion reduction method according to claim 4, wherein the parameter calculation is performed by applying to the encoding / decoding block.
【請求項6】 上記パラメータ演算工程は、各ブロック
内における各隣接画素間の差分の絶対値の平均値を示す
アクティビティをブロック歪の判定に必要なパラメータ
として算出することを特徴とする請求項1に記載のブロ
ック歪低減方法。
6. The method according to claim 1, wherein the parameter calculating step calculates an activity indicating an average value of absolute values of differences between adjacent pixels in each block as a parameter necessary for determining block distortion. 3. The method for reducing block distortion according to item 1.
【請求項7】 上記パラメータ演算工程は、ブロック歪
の空間的な相関を演算することを特徴とする請求項1に
記載のブロック歪低減方法。
7. The block distortion reduction method according to claim 1, wherein the parameter computation step computes a spatial correlation of block distortion.
【請求項8】 上記補正値演算工程では、上記パラメー
タ演算工程で算出された上記アクティビティと、各ブロ
ックの境界段差との比率に応じて上記補正値を演算する
ことを特徴とする請求項6に記載のブロック歪低減方
法。
8. The correction value calculating step according to claim 6, wherein the correction value is calculated according to a ratio between the activity calculated in the parameter calculating step and a boundary step of each block. The method for reducing block distortion according to the above.
【請求項9】 複数種のブロック毎に符号化/復号処理
が施された入力画像データのブロック歪の判定に必要な
パラメータを上記ブロックの種類に応じて演算するパラ
メータ演算手段と、 上記パラメータ演算手段からのパラメータに基づいてブ
ロック歪の有無を判定する判定手段と、 上記判定手段からの判定結果に基づいて画像データを補
正する値を示す補正値を演算する補正値演算手段と、 上記補正値演算手段からの補正値に基づいて画像データ
のブロック歪を低減するブロック歪低減手段とを備える
ことを特徴とするブロック歪低減装置。
9. Parameter calculating means for calculating parameters necessary for determining block distortion of input image data subjected to encoding / decoding processing for each of a plurality of types of blocks in accordance with the type of the block, and the parameter calculation Determining means for determining the presence or absence of block distortion based on a parameter from the means; correction value calculating means for calculating a correction value indicating a value for correcting image data based on a determination result from the determining means; A block distortion reduction device comprising: a block distortion reduction unit configured to reduce block distortion of image data based on a correction value from a calculation unit.
【請求項10】 上記画像データにエッジ抽出処理を行
うことでエッジ情報を生成するエッジ抽出手段と、 上記画像データの動き成分を検出する動き検出処理を行
うことで動き情報を生成する動き検出手段とを備え、 上記判定手段では、上記エッジ情報、動き情報、パラメ
ータに基づいてブロック歪の有無を判定することを特徴
とする請求項9に記載のブロック歪低減装置。
10. An edge extracting means for generating edge information by performing an edge extracting process on the image data, and a motion detecting means for generating motion information by performing a motion detecting process for detecting a motion component of the image data. 10. The apparatus according to claim 9, wherein the determining unit determines whether there is block distortion based on the edge information, the motion information, and the parameter.
【請求項11】 上記パラメータ演算手段は、少なくと
も大きさが異なる複数種のブロック毎に符号化/復号処
理が施された入力画像データのブロック歪の判定に必要
なパラメータを当該各ブロックの大きさに応じて演算す
ることを特徴とする請求項9に記載のブロック歪低減装
置。
11. The parameter calculating means calculates a parameter necessary for determining a block distortion of input image data which has been subjected to encoding / decoding processing for at least a plurality of types of blocks having different sizes, the size of each block. The block distortion reduction device according to claim 9, wherein the calculation is performed according to:
【請求項12】 上記パラメータ演算手段は、少なくと
もフレーム符号化/復号ブロックとフィールド符号化/
復号ブロック毎に符号化/復号処理が施された入力画像
データのブロック歪の判定に必要なパラメータを当該各
ブロックの大きさに応じて演算することを特徴とする請
求項9に記載のブロック歪低減装置。
12. The method according to claim 12, wherein the parameter calculation means includes at least a frame coding / decoding block and a field coding /
10. The block distortion according to claim 9, wherein parameters necessary for determining block distortion of input image data subjected to encoding / decoding processing for each decoding block are calculated according to the size of each block. Reduction device.
【請求項13】 上記パラメータ演算手段では、フレー
ム符号化/復号ブロックとフィールド符号化/復号ブロ
ックとが隣接した画像データのパラメータを演算すると
き、フィールド符号化/復号ブロックに応じたパラメー
タ演算をフレーム符号化/復号ブロックに適用してパラ
メータ演算を行うことを特徴とする請求項12に記載の
ブロック歪低減装置。
13. The parameter calculating means, when calculating parameters of image data adjacent to a frame encoding / decoding block and a field encoding / decoding block, performs a parameter operation according to the field encoding / decoding block on the frame. The block distortion reduction apparatus according to claim 12, wherein the parameter calculation is performed by applying the parameter calculation to an encoding / decoding block.
【請求項14】 上記パラメータ演算手段は、各ブロッ
ク内における各隣接画素間の差分の絶対値の平均値を示
すアクティビティをブロック歪の判定に必要なパラメー
タとして算出することを特徴とする請求項9に記載のブ
ロック歪低減装置。
14. The apparatus according to claim 9, wherein said parameter calculation means calculates an activity indicating an average value of absolute values of differences between adjacent pixels in each block as a parameter necessary for determining block distortion. 3. The block distortion reduction device according to item 1.
【請求項15】 上記パラメータ演算手段は、ブロック
歪の空間的な相関を演算することを特徴とする請求項9
に記載のブロック歪低減装置。
15. The apparatus according to claim 9, wherein said parameter calculating means calculates a spatial correlation of block distortion.
3. The block distortion reduction device according to item 1.
【請求項16】 上記補正値演算手段では、上記パラメ
ータ演算手段で算出された上記アクティビティと、各ブ
ロックの境界段差との比率に応じて上記補正値を演算す
ることを特徴とする請求項14に記載のブロック歪低減
装置。
16. The correction value calculation means according to claim 14, wherein said correction value is calculated in accordance with a ratio between said activity calculated by said parameter calculation means and a boundary step of each block. The block distortion reduction device as described in the above.
JP10005895A 1998-01-14 1998-01-14 Block distortion reducing method and its device Withdrawn JPH11205792A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10005895A JPH11205792A (en) 1998-01-14 1998-01-14 Block distortion reducing method and its device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10005895A JPH11205792A (en) 1998-01-14 1998-01-14 Block distortion reducing method and its device

Publications (1)

Publication Number Publication Date
JPH11205792A true JPH11205792A (en) 1999-07-30

Family

ID=11623636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10005895A Withdrawn JPH11205792A (en) 1998-01-14 1998-01-14 Block distortion reducing method and its device

Country Status (1)

Country Link
JP (1) JPH11205792A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000049809A1 (en) * 1999-02-16 2000-08-24 Koninklijke Philips Electronics N.V. Video decoding device and method using a filtering step for block effect reduction
JP2004336651A (en) * 2003-05-12 2004-11-25 Sony Corp Signal processing device, signal processing method, and program
WO2010001911A1 (en) * 2008-07-03 2010-01-07 シャープ株式会社 Filter device
US7742531B2 (en) 2001-11-29 2010-06-22 Panasonic Corporation Coding distortion removal method, video encoding method, video decoding method, and apparatus and program for the same
CN101754015A (en) * 2008-12-10 2010-06-23 辉达公司 Measurement-based and scalable deblock filtering of image data
JP2013500624A (en) * 2009-07-21 2013-01-07 クゥアルコム・インコーポレイテッド Block artifact reducer
US8724694B2 (en) 2008-10-14 2014-05-13 Nvidia Corporation On-the spot deblocker in a decoding pipeline
US8861586B2 (en) 2008-10-14 2014-10-14 Nvidia Corporation Adaptive deblocking in a decoding pipeline
US8867605B2 (en) 2008-10-14 2014-10-21 Nvidia Corporation Second deblocker in a decoding pipeline
US9179166B2 (en) 2008-12-05 2015-11-03 Nvidia Corporation Multi-protocol deblock engine core system and method
US9900614B2 (en) 2001-11-29 2018-02-20 Godo Kaisha Ip Bridge 1 Picture decoding method for decoding coded picture data and performing distortion removal by comparing pixel difference values with threshold

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7043092B1 (en) 1999-02-16 2006-05-09 Koninklijke Philips Electronics N.V. Video decoding device and method using a deblocking filtering step
WO2000049809A1 (en) * 1999-02-16 2000-08-24 Koninklijke Philips Electronics N.V. Video decoding device and method using a filtering step for block effect reduction
US9118899B2 (en) 2001-11-29 2015-08-25 Panasonic Intellectual Property Corporation Of America Selective coding distortion removal between two adjacent transform blocks based on their locations
US9900614B2 (en) 2001-11-29 2018-02-20 Godo Kaisha Ip Bridge 1 Picture decoding method for decoding coded picture data and performing distortion removal by comparing pixel difference values with threshold
US8488683B2 (en) 2001-11-29 2013-07-16 Panasonic Corporation Selective filtering based on the motion compensation error of two adjacent transform blocks
US10992962B2 (en) 2001-11-29 2021-04-27 Godo Kaisha Ip Bridge 1 Image coding and decoding method for removal of coding distortion by comparing pixel difference values with threshold
US10965954B2 (en) 2001-11-29 2021-03-30 Godo Kaisha Ip Bridge 1 Picture decoding method for decoding coded picture data and performing distortion removal by comparing pixel difference values with threshold
US7782962B2 (en) 2001-11-29 2010-08-24 Panasonic Corporation Coding distortion removal method, video encoding method, video decoding method, and apparatus and program for the same
US7792195B2 (en) 2001-11-29 2010-09-07 Panasonic Corporation Coding distortion removal method, video encoding method, video decoding method, and apparatus and program for the same
US10958940B2 (en) 2001-11-29 2021-03-23 Godo Kaisha Ip Bridge 1 Image decoding apparatus for removal of coding distortion by comparing pixel difference value with threshold
US7899123B2 (en) 2001-11-29 2011-03-01 Panasonic Corporation Coding distortion removal method, video encoding method, video decoding method, and apparatus and program for the same
US10939134B2 (en) 2001-11-29 2021-03-02 Godo Kaisha Ip Bridge 1 Picture decoding method for decoding coded picture data and performing distortion removal by comparing pixel difference values with threshold
US8254468B2 (en) 2001-11-29 2012-08-28 Panasonic Corporation Video coding distortion removal method and apparatus using a filter
US10511857B2 (en) 2001-11-29 2019-12-17 Godo Kaisha Ip Bridge 1 Picture decoding method for decoding coded picture data and performing distortion removal by comparing pixel difference values with threshold
US10015517B2 (en) 2001-11-29 2018-07-03 Godo Kaisha Ip Bridge 1 Picture decoding method for decoding coded picture data and performing distortion removal by comparing pixel difference values with threshold
US8369421B2 (en) 2001-11-29 2013-02-05 Panasonic Corporation Coding distortion removal method by selectively filtering based on a pixel difference
US7742531B2 (en) 2001-11-29 2010-06-22 Panasonic Corporation Coding distortion removal method, video encoding method, video decoding method, and apparatus and program for the same
US9888258B2 (en) 2001-11-29 2018-02-06 Godo Kaisha Ip Bridge 1 Image coding and decoding system for removal of coding distortion by comparing pixel difference values with thresholds
US8345770B2 (en) 2001-11-29 2013-01-01 Panasonic Corporation Video coding and decoding method for selective coding distortion removal using a filter
JP2004336651A (en) * 2003-05-12 2004-11-25 Sony Corp Signal processing device, signal processing method, and program
JP4539027B2 (en) * 2003-05-12 2010-09-08 ソニー株式会社 Signal processing apparatus, signal processing method, and program
WO2010001911A1 (en) * 2008-07-03 2010-01-07 シャープ株式会社 Filter device
JPWO2010001911A1 (en) * 2008-07-03 2011-12-22 シャープ株式会社 Filter device
US8861586B2 (en) 2008-10-14 2014-10-14 Nvidia Corporation Adaptive deblocking in a decoding pipeline
US8867605B2 (en) 2008-10-14 2014-10-21 Nvidia Corporation Second deblocker in a decoding pipeline
US8724694B2 (en) 2008-10-14 2014-05-13 Nvidia Corporation On-the spot deblocker in a decoding pipeline
US9179166B2 (en) 2008-12-05 2015-11-03 Nvidia Corporation Multi-protocol deblock engine core system and method
JP2010141883A (en) * 2008-12-10 2010-06-24 Nvidia Corp Measurement-based and scalable deblock filtering of image data
US8761538B2 (en) 2008-12-10 2014-06-24 Nvidia Corporation Measurement-based and scalable deblock filtering of image data
CN101754015A (en) * 2008-12-10 2010-06-23 辉达公司 Measurement-based and scalable deblock filtering of image data
JP2013500624A (en) * 2009-07-21 2013-01-07 クゥアルコム・インコーポレイテッド Block artifact reducer

Similar Documents

Publication Publication Date Title
JP4186242B2 (en) Image signal processing apparatus and image signal processing method
US6434275B1 (en) Block distortion reduction method and device and encoding method and device
JP3800704B2 (en) Video signal processing apparatus and method
US5237410A (en) Video signal encoding apparatus utilizing control of quantization step size for improved picture quality
EP0565219B1 (en) Image compression and decompression
JP2508439B2 (en) High efficiency encoder
WO1997049250A1 (en) Device and method for encoding picture and device and method for decoding picture
JP2000013643A (en) Device and method for reducing noise, video signal processor and motion detecting method
JPH11205792A (en) Block distortion reducing method and its device
JPH10191335A (en) Block distortion reducing method and device
JP2007134755A (en) Moving picture encoder and image recording and reproducing device
JP4239231B2 (en) Block distortion reducing apparatus and method
JP3916505B2 (en) Scene change detection circuit
JPH07231449A (en) Encoder and decoder for picture signal
JPH10276433A (en) Block noise eliminating device
JP2001045335A (en) Signal processor and signal processing method
JP4001962B2 (en) Block distortion reducing apparatus and method
JP2003333370A (en) Signal processing apparatus
JP3896635B2 (en) Image data conversion apparatus and method, prediction coefficient generation apparatus and method
JP2001094996A (en) Block distortion reduction method and block distortion reduction device
JPH06233266A (en) Video signal encoder and video signal decoder
JP2001103341A (en) Signal processing unit and method
JPH11220729A (en) Video encoder, video decoder and distortion detecting apparatus
JP2005197879A (en) Video signal coding apparatus
JP2001045334A (en) Signal processor and signal processing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405