JPH11205412A - Computer system and usb controller - Google Patents

Computer system and usb controller

Info

Publication number
JPH11205412A
JPH11205412A JP10002412A JP241298A JPH11205412A JP H11205412 A JPH11205412 A JP H11205412A JP 10002412 A JP10002412 A JP 10002412A JP 241298 A JP241298 A JP 241298A JP H11205412 A JPH11205412 A JP H11205412A
Authority
JP
Japan
Prior art keywords
usb
input buffer
port
computer system
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10002412A
Other languages
Japanese (ja)
Other versions
JP3782226B2 (en
Inventor
Tetsuji Tsunekawa
哲爾 恒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP00241298A priority Critical patent/JP3782226B2/en
Publication of JPH11205412A publication Critical patent/JPH11205412A/en
Application granted granted Critical
Publication of JP3782226B2 publication Critical patent/JP3782226B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

PROBLEM TO BE SOLVED: To reduce the power consumption of an USB(universal serial bus) controller by controlling the ON/OFF of the differential input buffer of the USB controller. SOLUTION: The differential input buffer 59 is constituted so as to be ON/ OFF controlled corresponding to the status of an USB port 34, and in the period of not transferring data through serial buses (D<+> and D<-> ) or the like, the power of the differential input buffer 59 is brought down and the operation is stopped. Thus, useless power consumption due to the operation of the differential input buffer 59 by noise or the like on the serial buses (D<+> and D<-> ) is reduced. Also, not only the power down control of the differential input buffer 59 is automatically performed by the port status of the USB port 34 but also the power down control of the differential input buffer 59 is performed regardless of the port status of the USB port 34 by software control.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はコンピュータシステ
ムおよびUSBコントローラに関し、特にUSBコント
ローラの電力消費を低減できるように改良されたコンピ
ュータシステムおよびこのシステムで用いられるUSB
コントローラに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a computer system and a USB controller, and more particularly, to a computer system improved so that power consumption of the USB controller can be reduced and a USB used in the system.
Regarding the controller.

【0002】[0002]

【従来の技術】近年、パーソナルコンピュータなどにお
いては、周辺装置の拡張性の自由度を高めるために、U
SB(Universal Serial Bus)の
サポートが始められている。USBは、キーボード、マ
ウス、カメラ、プリンタ、モデムなどの様々なUSB対
応デバイスとの通信に共通に使用できるシリアルインタ
ーフェース規格である。このUSBを用いることによ
り、周辺デバイス毎に用意されていたコネクタをUSB
コネクタに統合することができ、パーソナルコンピュー
タの低価格化および拡張性の自由度を高めることが可能
となる。
2. Description of the Related Art In recent years, in personal computers and the like, in order to increase the degree of freedom of expandability of peripheral devices, U.S. Pat.
Support for SB (Universal Serial Bus) has begun. USB is a serial interface standard that can be commonly used for communication with various USB-compatible devices such as a keyboard, a mouse, a camera, a printer, and a modem. By using this USB, the connector prepared for each peripheral device can be
It can be integrated into a connector, which makes it possible to reduce the price of a personal computer and increase the degree of freedom of expandability.

【0003】特に、ノートブックタイプやサブノートタ
イプなどの携帯型パーソナルコンピュータにおいては、
コネクタの実装スペースに制約があるため、USBコネ
クタの利用はその小型化に非常に有効である。
In particular, in portable personal computers such as notebook type and sub-note type,
The use of a USB connector is very effective for miniaturization because there is a restriction on the mounting space of the connector.

【0004】USBは、デバイス側とホスト側とに機能
分離されたバスインターフェースであり、ホストによっ
てデバイスの管理が行われる仕組みになっている。ホス
トは、ホストコントローラ(HC)と称されるハードウ
ェアと、ホストソフトウェア(あるいはホストコントロ
ールドライバ、USBドライバ)と称されるソフトウェ
アとから構成される。
[0004] The USB is a bus interface whose functions are separated into a device side and a host side, and has a mechanism in which the host manages devices. The host includes hardware called a host controller (HC) and software called host software (or a host control driver or USB driver).

【0005】USBはスター型のネットワーク構造のバ
スであり、デバイスを接続するためにHUBと呼ばれる
接続機能を使用する。HUBの最も頂点にある物がRo
ot_HUBである。これは、ホストコントローラと近
接した場所に配置されることが多く、ホストコントロー
ラをLSI化した場合には、ホストコントローラとRo
ot_HUBは同じLSIに内蔵される。このLSIは
USBコントローラと称されている。
The USB is a bus having a star network structure, and uses a connection function called a HUB to connect devices. The one at the top of the HUB is Ro
ot_HUB. This is often arranged in a place close to the host controller, and when the host controller is implemented as an LSI, the host controller and Ro
ot_HUB is built in the same LSI. This LSI is called a USB controller.

【0006】OHCI(Open Host Cont
roller Interface)などのUSB仕様
によれば、USBコントローラにはその低消費電力化を
図るためのサスペンドモードが定義されている。このサ
スペンドモードでは、USBコネクタに対するUSBデ
バイスの挿抜を検出する部分以外の他のほとんどの部分
が動作停止される。
OHCI (Open Host Cont)
According to a USB specification such as a "roller interface", a suspend mode is defined in the USB controller to reduce its power consumption. In this suspend mode, the operation of most parts other than the part that detects the insertion and removal of the USB device from the USB connector is stopped.

【0007】ホストソフトウェアはUSBポートを制御
し、USBシリアルバス上に流れるデータを管理してい
る。そのため、バス上でデータのやり取りが必要がない
ときは、ポートの状態をディセーブル状態かサスペンド
状態にしておく。ディセーブル状態とは電源投入直後や
ポートにデバイスを接続した直後や、あるいはエラー等
が発生したときなどのデータをまったく転送できない状
態である。サスペンド状態とはバス上のデータのやり取
りができる状態になったあと、しばらくデータのやり取
りを必要としないときにホストソフトウェアがポートを
歩留させておく状態である。バス上に多量のデータを転
送する時以外は、データのやり取りが少なくサスペンド
状態になっている時間が長くなり、この状態での消費電
力を減らすことが重要である。
[0007] The host software controls the USB port and manages data flowing on the USB serial bus. Therefore, when there is no need to exchange data on the bus, the state of the port is set to the disabled state or the suspended state. The disabled state is a state in which data cannot be transferred at all, such as immediately after power-on, immediately after connecting a device to a port, or when an error occurs. The suspended state is a state in which the host software keeps a port yield when data exchange is not required for a while after the data on the bus can be exchanged. Except when transferring a large amount of data on the bus, the amount of data exchange is small and the time in the suspended state becomes longer, and it is important to reduce the power consumption in this state.

【0008】[0008]

【発明が解決しようとする課題】しかし、従来のUSB
コントローラにおいては、2本のUSBシリアルバス
(D+,D-)上に差動信号を伝送することによりUSB
デバイスとのデータのやりとりを行うI/Oバッファの
中に設けられている差動入力バッファについては、その
パワーダウン制御は行われていない。このため、USB
シリアルバス上にデータ転送が発生していない時でも、
差動入力バッファは常に動作しており、USBバス上の
ノイズ等により差動入力バッファが動作し、これにより
無駄に電力を消費してしまうという問題があった。
However, the conventional USB
In the controller, two USB serial bus (D +, D -) USB by transmitting a differential signal on
The power down control of the differential input buffer provided in the I / O buffer for exchanging data with the device is not performed. Because of this, USB
Even when no data transfer occurs on the serial bus,
The differential input buffer always operates, and there is a problem that the differential input buffer operates due to noise on the USB bus or the like, which wastes power.

【0009】本発明は上述の実情に鑑みてなされたもの
であり、USBシリアルバス上のデータ転送の有無等に
応じて差動入力バッファをオン/オフ制御できるように
し、USBバス上のノイズ等による差動入力バッファの
動作に起因する無駄な電力消費を低減できるコンピュー
タシステムおよびUSBコントローラを提供することを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described circumstances, and enables a differential input buffer to be turned on / off in accordance with the presence or absence of data transfer on a USB serial bus. It is an object of the present invention to provide a computer system and a USB controller that can reduce wasteful power consumption caused by the operation of the differential input buffer due to the above.

【0010】[0010]

【課題を解決するための手段】上述の課題を解決するた
め、本発明は、USBデバイスを制御するためのUSB
コントローラを備えたコンピュータシステムにおいて、
前記USBデバイスが接続されるUSBポートと、この
USBポートの使用状態を監視するポートステータス監
視手段と、このポートステータス監視手段により前記U
SBポートを介したデータ転送が行われてないことが検
出されたとき、前記USBポートを介して前記USBデ
バイスからデータを入力するための入力バッファをパワ
ーダウンさせるパワーダウン制御手段とを具備すること
を特徴とする。
In order to solve the above-mentioned problems, the present invention provides a USB device for controlling a USB device.
In a computer system having a controller,
A USB port to which the USB device is connected, port status monitoring means for monitoring the use state of the USB port, and the U
Power-down control means for powering down an input buffer for inputting data from the USB device via the USB port when it is detected that data transfer via the SB port is not performed. It is characterized by.

【0011】このコンピュータシステムにおいては、U
SBポートのポートステータスによって入力バッファを
オン/オフ制御することができ、USBポートを介した
データ転送が行われてないことが検出されると、入力バ
ッファはパワーダウンされる。これにより、USBバス
上のノイズ等による入力バッファの動作に起因する無駄
な電力消費を低減できるようになる。
In this computer system, U
The input buffer can be turned on / off by the port status of the SB port. When it is detected that data transfer via the USB port is not performed, the input buffer is powered down. As a result, wasteful power consumption caused by the operation of the input buffer due to noise on the USB bus or the like can be reduced.

【0012】また、本発明では、入力バッファのパワー
ダウン制御は、USBポートのポートステータスによっ
て自動的に行うだけでなく、ソフトウェア制御によっ
て、USBポートのポートステータスとは無関係に入力
バッファのパワーダウン制御を行うことができ、これに
より、より柔軟な入力バッファのオン/オフ制御が可能
となる。
According to the present invention, the power down control of the input buffer is not only automatically performed based on the port status of the USB port, but also controlled by software, independently of the port status of the USB port. , Thereby enabling more flexible ON / OFF control of the input buffer.

【0013】[0013]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図1には、本発明の一実施形態に係
るコンピュータシステムの構成が示されている。このコ
ンピュータシステムはバッテリ駆動可能なノートブック
タイプまたはサブノートタイプのパーソナルコンピュー
タであり、コンピュータ本体と、このコンピュータ本体
に開閉自在に取り付けられたLCDパネルユニットとか
ら構成されている。このコンピュータは、内蔵バッテリ
22を有しており、その内蔵バッテリ22からの電力に
よって動作可能に構成されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration of a computer system according to an embodiment of the present invention. This computer system is a notebook-type or sub-notebook-type personal computer that can be driven by a battery, and includes a computer main body and an LCD panel unit that is openably and closably attached to the computer main body. This computer has a built-in battery 22 and is configured to be operable with electric power from the built-in battery 22.

【0014】また、ACアダプタ23を介してAC商用
電源などの外部電源から電力供給を受けることもでき
る。外部電源から電力供給を受けているときは、その外
部電源からの電力がコンピュータシステムの動作電源と
して用いられる。このとき、外部電源からの電力によっ
て内蔵バッテリ22の充電も自動的に行われる。ACア
ダプタ23が取り外されたり、あるいはAC商用電源の
ブレーカが落とされたときなどは、内蔵バッテリ22か
らの電力がコンピュータシステムの動作電源として用い
られる。
Further, power can be supplied from an external power supply such as an AC commercial power supply via the AC adapter 23. When power is supplied from an external power source, the power from the external power source is used as an operating power source for the computer system. At this time, charging of the built-in battery 22 is automatically performed by the power from the external power supply. When the AC adapter 23 is removed or the breaker of the AC commercial power supply is turned off, the power from the built-in battery 22 is used as the operation power supply of the computer system.

【0015】このコンピュータシステムのシステムボー
ド上には、図示のように、3種類のバス、つまりホスト
バス1、PCIバス2、およびISAバス3が配設され
ている。また、システムボード上には、CPU11、ホ
スト−PCIブリッジ装置12、主メモリ13、VGA
コントローラ14、ビデオRAM(VRAM)15、U
SBコントローラ16、PCI−ISAブリッジ装置1
7、BIOS−ROM18、HDD19、組み込みコン
トローラ(EC;Embedded Controll
er)20、および電源コントローラ21などが設けら
れている。
On the system board of this computer system, three types of buses, that is, a host bus 1, a PCI bus 2, and an ISA bus 3, are provided as shown in the figure. Also, on the system board, a CPU 11, a host-PCI bridge device 12, a main memory 13, a VGA
Controller 14, video RAM (VRAM) 15, U
SB controller 16, PCI-ISA bridge device 1
7, BIOS-ROM 18, HDD 19, embedded controller (EC; Embedded Control)
er) 20, a power supply controller 21, and the like.

【0016】CPU11は主メモリ13にロードされた
プログラムを実行して、このシステム全体の動作制御お
よびデータ処理を実行する。主メモリ13は、オペレー
ティングシステム、デバイスドライバ、実行対象のアプ
リケーションプログラム、および処理データなどを格納
するメモリデバイスであり、複数のDRAMなどによっ
て構成されている。この主メモリ13は、32ビット幅
または64ビット幅のデータバスを有する専用のメモリ
バスを介してホスト−PCIブリッジ装置12に接続さ
れている。
The CPU 11 executes a program loaded in the main memory 13 to execute operation control and data processing of the entire system. The main memory 13 is a memory device that stores an operating system, a device driver, an application program to be executed, processing data, and the like, and includes a plurality of DRAMs. The main memory 13 is connected to the host-PCI bridge device 12 via a dedicated memory bus having a 32-bit or 64-bit data bus.

【0017】ホスト−PCIブリッジ装置12は、ホス
トバス(CPUバス)1とPCIバス2との間を繋ぐブ
リッジLSIであり、PCIバス2のバスマスタの1つ
として機能する。このホスト−PCIブリッジ装置12
は、ホストバス1とPCIバス2との間で、データおよ
びアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介して主メモリ13をアクセス
制御する機能などを有している。
The host-PCI bridge device 12 is a bridge LSI connecting the host bus (CPU bus) 1 and the PCI bus 2 and functions as one of the bus masters of the PCI bus 2. This host-PCI bridge device 12
Has a function of bidirectionally converting a bus cycle including data and addresses between the host bus 1 and the PCI bus 2 and a function of controlling access to the main memory 13 via the memory bus.

【0018】VGAコントローラ14はPCIデバイス
の一つであり、LCDや外部CRTを制御してVRAM
15に描画された表示データをそれらに表示する。US
Bコントローラ16もPCIデバイスの一つとして実現
されており、コンピュータ本体に設けられたUSBポー
ト(USBコネクタ)34に接続されたUSBデバイス
35の制御を行う。このUSBコントローラ16は1チ
ップLSIによって実現されており、ホストコントロー
ラ(HC)31、Root_HUB32、およびI/O
バッファ33を内蔵している。
The VGA controller 14 is one of the PCI devices, and controls the LCD and the external CRT to control the VRAM.
The display data drawn in 15 is displayed on them. US
The B controller 16 is also realized as one of the PCI devices, and controls a USB device 35 connected to a USB port (USB connector) 34 provided in the computer main body. The USB controller 16 is realized by a one-chip LSI, and includes a host controller (HC) 31, a Root_HUB 32, and an I / O
The buffer 33 is built in.

【0019】I/Oバッファ33は、2本のシリアルバ
ス(D+,D-)上に差動信号を伝送することによりUS
Bデバイス35とのデータのやりとりを行うものであ
り、シリアルバス(D+,D-)上に差動信号を出力する
出力バッファ58と、シリアルバス(D+,D-)上の差
動信号を増幅してRoot_HUB32経由でホストコ
ントローラ(HC)31に渡す差動入力バッファ59と
から構成されている。シリアルバス(D+,D-)上のデ
ータ転送の有無などのUSBポート34のステータス監
視は、差動入力バッファ59の入力端側のシリアルバス
(D+,D-)上の信号などを用いることによりRoot
_HUB32にて行われる。
[0019] I / O buffer 33, two serial bus (D +, D -) US By transmitting differential signals on
The buffer exchanges data with the B device 35 and outputs a differential signal on a serial bus (D + , D ), and a differential buffer on the serial bus (D + , D ). And a differential input buffer 59 which amplifies the input signal to the host controller (HC) 31 via the Root_HUB 32. Serial bus (D +, D -) status monitoring USB port 34 of the presence or absence of data transfer on the input end of the serial bus (D +, D -) of the differential input buffer 59 on use such as a signal Root
_HUB32.

【0020】差動入力バッファ59は、USBポート3
4のステータスに応じてオン/オフ制御されるように構
成されており、シリアルバス(D+,D-)上を介してデ
ータ転送が行われてない期間などにおいては、差動入力
バッファ59はパワーダウンされ、その動作が停止され
る。したがって、シリアルバス(D+,D-)上のノイズ
等による差動入力バッファ59の動作に起因する無駄な
電力消費を低減できるようになる。また、差動入力バッ
ファ59のパワーダウン制御は、USBポート34のポ
ートステータスによって自動的に行うだけでなく、ソフ
トウェア制御によって、USBポート34のポートステ
ータスとは無関係に差動入力バッファ59のパワーダウ
ン制御を行うこともできる。
The differential input buffer 59 is connected to the USB port 3
The differential input buffer 59 is configured to be turned on / off according to the status of No. 4 during a period in which data is not transferred via the serial buses (D + , D ). It is powered down and its operation is stopped. Therefore, useless power consumption caused by the operation of the differential input buffer 59 due to noise or the like on the serial bus (D + , D ) can be reduced. The power down control of the differential input buffer 59 is not only automatically performed based on the port status of the USB port 34, but also controlled by software regardless of the port status of the USB port 34. Control can also be performed.

【0021】PCI−ISAブリッジ装置17は、PC
Iバス2とISAバス3との間を繋ぐブリッジLSIで
ある。ISAバス3には、BIOS−ROM18、HD
D19と、EC20などが接続されている。
The PCI-ISA bridge device 17 is a PC
This is a bridge LSI that connects the I bus 2 and the ISA bus 3. The ISA bus 3 has a BIOS-ROM 18, an HD
D19 and EC20 are connected.

【0022】BIOS−ROM18は、システムBIO
S(Basic I/O System)を記憶するた
めのものであり、プログラム書き替えが可能なようにフ
ラッシュメモリによって構成されている。システムBI
OSは、このシステム内の各種ハードウェアをアクセス
するためのファンクション実行ルーチンを体系化したも
のである。
The BIOS-ROM 18 has a system BIOS.
This is for storing S (Basic I / O System), and is constituted by a flash memory so that a program can be rewritten. System BI
The OS is a systematized function execution routine for accessing various hardware in the system.

【0023】このシステムBIOSには、システムのパ
ワーオン時に実行されるIRTルーチンと、各種ハード
ウェア制御のためのBIOSドライバ群などが含まれて
いる。各BIOSドライバは、ハードウェア制御のため
の複数の機能をオペレーティングシステムやアプリケー
ションプログラムに提供するためにそれら機能に対応す
る複数のファンクション実行ルーチン群を含んでいる。
The system BIOS includes an IRT routine executed when the system is powered on, and a group of BIOS drivers for controlling various hardware. Each BIOS driver includes a plurality of function execution routine groups corresponding to the functions for providing a plurality of functions for hardware control to an operating system or an application program.

【0024】また、BIOS−ROM18には、サスペ
ンド/レジュームルーチンなどのシステム管理プログラ
ムも格納されている。サスペンド/レジュームルーチン
は、システムの電源オフ時には、CPUレジスタや周辺
LSIのステータスなどのシステムステータスを主メモ
リ13にセーブして主メモリ13を除く他のほとんどの
デバイスをパワーオフしたり、あるいはそれらシステム
ステータスや主メモリの内容をHDD19にセーブして
システム電源をオフするといったサスペンド処理を行
う。この後、システム電源がオンされると、サスペンド
/レジュームルーチンは、主メモリ13またはHDD1
9の情報を用いてシステム状態を復元する。
The BIOS-ROM 18 also stores a system management program such as a suspend / resume routine. When the system is powered off, the suspend / resume routine saves the system status such as the status of the CPU registers and peripheral LSIs in the main memory 13 and powers off most other devices except the main memory 13 or the system. A suspend process such as saving the status and the contents of the main memory in the HDD 19 and turning off the system power is performed. Thereafter, when the system power is turned on, the suspend / resume routine is executed by the main memory 13 or the HDD 1.
9, the system state is restored.

【0025】EC20は、システムが持つ付加機能を制
御するためのコントローラであり、CPU周辺温度など
に応じてクーリングファンの回転制御などを行うための
熱制御機能、システムの各種状態をLEDの点灯やビー
プ音によってユーザに通知するためのLED/ビープ音
制御機能、電源コントローラ21と共同してシステム電
源のオン/オフなどを制御する電源シーケンス制御機能
などを有している。
The EC 20 is a controller for controlling the additional functions of the system. The EC 20 is a heat control function for controlling the rotation of the cooling fan according to the temperature around the CPU and the like. It has an LED / beep sound control function for notifying the user with a beep sound, a power supply sequence control function for controlling on / off of the system power supply in cooperation with the power supply controller 21, and the like.

【0026】電源コントローラ21は、電源回路を制御
してシステム内の各ユニットに電源を供給するものであ
り、1チップマイクロコンピュータを内蔵する。この電
源コントローラ21は、電源スイッチ(P−SW)のオ
ン/オフ操作、LCDパネル開閉操作などに応答して電
源の供給・遮断を制御する。
The power supply controller 21 controls a power supply circuit to supply power to each unit in the system, and includes a one-chip microcomputer. The power supply controller 21 controls power supply / interruption in response to an on / off operation of a power switch (P-SW), an LCD panel opening / closing operation, and the like.

【0027】システムのサスペンド状態においても、こ
れらEC20および電源コントローラ21には動作電源
が供給されている。図2には、差動入力バッファ59の
オン/オフ制御に必要なUSBコントローラ16内の具
体的なハードウェア構成が示されている。
The operating power is supplied to the EC 20 and the power controller 21 even when the system is suspended. FIG. 2 shows a specific hardware configuration in the USB controller 16 necessary for on / off control of the differential input buffer 59.

【0028】Root_HUB32には、ポートステー
ト回路51およびポートモニタ回路60が設けられてい
る。ポートステート回路51は、ホストソフトウェアの
制御によってポートステータス信号(P SUS)を出
力する。ポートステータス信号(P SUS)の初期状
態は“L”で、USBポート34がサスペンド状態にな
ると“H”に設定される。USBポート34を用いたデ
ータ転送が行われているか否かは、ポートモニタ回路6
0からの信号に基づいてホストソフトウェアによって管
理される。
The Root_HUB 32 is provided with a port state circuit 51 and a port monitor circuit 60. The port state circuit 51 controls the port status signal (P SUS). Port status signal (P SUS) is “L” in the initial state, and is set to “H” when the USB port 34 enters the suspend state. Whether the data transfer using the USB port 34 is being performed is determined by the port monitor circuit 6.
It is managed by the host software based on the signal from 0.

【0029】レジスタ52,53はUSBコントローラ
16内に設けられたコンフィグレーションレジスタであ
り、CPU11によってアクセス可能に構成されてい
る。レジスタ53には、ポートステート回路51からの
ポートステータス信号(P SUS)とは無関係に、ソフ
トウェアによって差動入力バッファ59のオン/オフを
制御するためのパワーダウン制御情報が書き込まれる。
差動入力バッファ59のオフを指示するパワーダウン制
御情報がソフトウェアによってレジスタ53に書き込ま
れると、そのレジスタ53からの出力信号(EMPD)
が“H”に設定される。
Registers 52 and 53 are USB controllers
16 is a configuration register provided in
Is configured to be accessible by the CPU 11.
You. The register 53 has the port state circuit 51
Port status signal (P SUS), regardless of
ON / OFF of the differential input buffer 59 by software
Power down control information for controlling is written.
Power down system for instructing to turn off differential input buffer 59
Control information is written to the register 53 by software
Output, the output signal (EMPD) from the register 53
Is set to “H”.

【0030】レジスタ52には、ポートステート回路5
1からのポートステータス信号(P SUS)を用いた差
動入力バッファ59のオン/オフ制御と、レジスタ53
のパワーダウン制御情報を用いた差動入力バッファ59
のオン/オフ制御のいずれかを選択するための選択情報
がソフトウェアによって書き込まれる。ポートステータ
ス信号(P SUS)を用いた差動入力バッファ59の
オン/オフ制御を選択することを示す選択情報がレジス
タ52に書き込まれると、レジスタ52からの出力信号
(EAPD)が“H”になり、ANDゲート55の出力
からはポートステータス信号(P SUS)が出力さ
れ、それがORゲート57を介してサスペンド信号(S
USP)としてI/Oバッファ33に供給される。
The register 52 includes a port state circuit 5
Port status signal (P SUS) difference
ON / OFF control of the dynamic input buffer 59 and the register 53
Differential input buffer 59 using power down control information of
Information for selecting one of the on / off controls
Is written by software. Port status
Signal (P SUS).
The selection information indicating on / off control is selected
Output from the register 52
(EAPD) becomes “H” and the output of the AND gate 55
From the port status signal (P SUS) is output
Which is supplied to the suspend signal (S
USP) to the I / O buffer 33.

【0031】また、レジスタ53のパワーダウン制御情
報を用いた差動入力バッファ59のオン/オフ制御を選
択することを示す選択情報がレジスタ52に書き込まれ
ると、レジスタ52からの出力信号(EAPD)が
“L”になり、それがインバータ54を介してANDゲ
ート55の一方の入力に供給されるため、ANDゲート
55の出力からは信号(EMPD)が出力され、それが
ORゲート57を介してサスペンド信号(SUSP)と
してI/Oバッファ33に供給される。
When selection information indicating selection of on / off control of the differential input buffer 59 using the power down control information of the register 53 is written in the register 52, the output signal (EAPD) from the register 52 is output. Becomes "L" and is supplied to one input of the AND gate 55 through the inverter 54. Therefore, a signal (EMPD) is outputted from the output of the AND gate 55, and it is outputted through the OR gate 57. It is supplied to the I / O buffer 33 as a suspend signal (SUSP).

【0032】サスペンド信号(SUSP)は、I/Oバ
ッファ33内の3ステート出力バッファ58a,59b
および差動入力バッファ59の動作制御のために用いら
れるものであり、3ステート出力バッファ58a,59
bに対しては、OR回路60による送信イネーブル信号
(TXENB)とサスペンド信号(SUSP)とのOR
論理がローアクティブの3ステート出力バッファ58
a,59bの制御端子に送られ、またローアクティブの
差動入力バッファ59の制御端子にはサスペンド信号
(SUSP)が直接送られる。
The suspend signal (SUSP) is supplied to three-state output buffers 58a and 59b in the I / O buffer 33.
And three-state output buffers 58a and 59 for controlling the operation of differential input buffer 59.
b, the OR of the transmission enable signal (TXENB) and the suspend signal (SUSP) by the OR circuit 60
3-state output buffer 58 whose logic is low active
a, 59b, and a suspend signal (SUSP) is directly sent to the control terminal of the low active differential input buffer 59.

【0033】なお、送信イネーブル信号(TXENB)
は、USBコントローラ16がUSBデバイスに対して
データを出力する時に“L”となる信号である。またU
SBRCVは差動入力バッファ59の出力信号であり、
D+,D−から入力したデータをRoot_HUB32
を介してHC31に出力するために用いられる。
The transmission enable signal (TXENB)
Is a signal that becomes “L” when the USB controller 16 outputs data to the USB device. Also U
SBRCV is an output signal of the differential input buffer 59,
The data input from D + and D- is transferred to Root_HUB32.
To output to the HC 31 via the.

【0034】次に、図3のタイミングチャートを参照し
て、USBポート34のポートステートを利用して差動
入力バッファ59を自動的にOFFにする方法について
説明する。
Next, a method of automatically turning off the differential input buffer 59 using the port state of the USB port 34 will be described with reference to the timing chart of FIG.

【0035】まず、ソフトウエアでレジスタ52に
“H”をセットし、EAPDを“H”に設定する。これ
により、ポートステート回路51からのポートステータ
ス信号(P SUS)を用いた差動入力バッファ59の
オン/オフ制御が有効に設定される。ホストソフトウェ
アはポートモニタ回路60の出力を用いてUSBポート
34の使用状態を管理しており、データ転送が行われて
無いことを検出すると、USBポート34をサスペンド
するためにポートステート回路51を制御してその出力
信号P SUSを“H”にする。EAPDとP SUS
とのAND論理により、SUSP信号は“H”になる。
このSUSP信号は差動入力バッファ59の“L”アク
ティブのイネーブル端子に接続されているため、差動入
力バッファ59はOFFになる。
First, "H" is set in the register 52 by software, and EAPD is set to "H". As a result, the port status signal (P SUS), the on / off control of the differential input buffer 59 is set to be valid. The host software uses the output of the port monitor circuit 60 to manage the use state of the USB port 34. When the host software detects that data transfer is not being performed, the host software controls the port state circuit 51 to suspend the USB port 34. And the output signal P SUS is set to “H”. EAPD and P SUS
And the SUSP signal becomes "H".
Since the SUSP signal is connected to the “L” active enable terminal of the differential input buffer 59, the differential input buffer 59 is turned off.

【0036】また、SUSP信号とTXENB信号とを
OR論理した信号が出力バッファ58a,58bの出力
イネーブル端子に接続されているため、SUSP信号が
“H”になるとイネーブル端子には“H”が出力され
る。イネーブル端子が“H”になるため、イネーブル端
子が“L”でアクティブとなる出力バッファ58a,5
8bもOFFになる。
Since the signal obtained by ORing the SUSP signal and the TXENB signal is connected to the output enable terminals of the output buffers 58a and 58b, when the SUSP signal becomes "H", "H" is output to the enable terminal. Is done. Since the enable terminal is at "H", the output buffers 58a, 58 which are active when the enable terminal is at "L"
8b is also turned off.

【0037】なお、ここでは、ホストソフトウェアによ
る制御でP SUSを発生させるようにしたが、ポート
モニタ回路60の出力を用いることによりハードウェア
によって自動的にP SUSを発生させるようにしても
よい。
Here, P is controlled by the host software. SUS is generated, but by using the output of the port monitor circuit 60, P automatically is generated by hardware. SUS may be generated.

【0038】次に、図4のタイミングチャートを参照し
て、ポートステータスとは無関係に、ソフトウェア制御
で差動入力バッファ59をOFFする方法について説明
する。
Next, a method of turning off the differential input buffer 59 by software control regardless of the port status will be described with reference to the timing chart of FIG.

【0039】ソフトウエアがレジスタ52に“L”を、
レジスタ53に“H”にセットし、EAPDを“L”、
EMPDを“H”にする。そしてEAPDが“L”を出
力しているためAND回路55は“L”を出力する。ま
たAND回路56にはEPADが反転されて入力されて
いるためAND回路56は“H”を出力する。この信号
はOR回路57に入力されているため、OR回路57は
“H”を出力し、SUSP信号が“H”となる。上記と
同じようにSUSP信号が“H”になると、差動入力バ
ッファ59がOFFになる。また、SUSP信号はOR
論理でTXENBと接続されており、OR回路60は
“H”を出力する。この出力信号は“L”アクティブの
出力バッファ58a,58bのイネーブル端子に接続さ
れている。そのため、この出力バッファ58a,58b
もOFFになる。
The software sets the register 52 to “L”,
The register 53 is set to “H”, EAPD is set to “L”,
EMPD is set to “H”. Since the EAPD outputs “L”, the AND circuit 55 outputs “L”. Also, since the EPAD is inverted and input to the AND circuit 56, the AND circuit 56 outputs "H". Since this signal is input to the OR circuit 57, the OR circuit 57 outputs "H" and the SUSP signal becomes "H". As described above, when the SUSP signal becomes “H”, the differential input buffer 59 is turned off. The SUSP signal is OR
It is logically connected to TXENB, and the OR circuit 60 outputs “H”. This output signal is connected to enable terminals of output buffers 58a and 58b that are active "L". Therefore, the output buffers 58a, 58b
Is also turned off.

【0040】次にソフトウエアがレジスタ53に“L”
をセットするとEMPDは“L”になり、AND回路5
6は“L”を出力する。このときEAPDが“L”であ
るためAND回路56も“L”を出力し、OR回路57
は“L”出力する。そして、信号SUSPが“L”にな
り差動入力バッファ59のイネーブル端子が“L”にな
り差動入力バッファ59はONになる。
Next, the software stores "L" in the register 53.
Is set to “L”, and the AND circuit 5
6 outputs "L". At this time, since the EAPD is “L”, the AND circuit 56 also outputs “L”, and the OR circuit 57
Outputs “L”. Then, the signal SUSP becomes "L", the enable terminal of the differential input buffer 59 becomes "L", and the differential input buffer 59 is turned on.

【0041】つまり、ソフトウエアがレジスタ52,5
3に値をセットすることにより差動入力バッファ59を
制御することができる。図5には、差動入力バッファ5
9の具体的例が示されている。
That is, the software operates in the registers 52 and 5
By setting the value to 3, the differential input buffer 59 can be controlled. FIG. 5 shows a differential input buffer 5.
Nine concrete examples are shown.

【0042】図5(a)の差動入力バッファ59におい
ては、負荷抵抗R1,R2、ゲートがシリアルバス(D
+,D-)に接続されたトランジスタQ1,Q2、および
電流源I1から構成される通常の差動増幅回路の構成に
加え、図示のようにトランジスタQ3,Q4がそれぞれ
トランジスタQ1,Q2と負荷抵抗R1,R2との間に
追加接続されている。トランジスタQ3,Q4は、差動
増幅回路と電源VCC端子との接続/分離を制御するた
めに設けられたものであり、それらトランジスタQ3,
Q4のゲートには前述のサスペンド信号(SUSP)が
反転されて供給される。サスペンド信号(SUSP)が
“H”になると、トランジスタQ3,Q4がオフし、差
動増幅回路への電源供給が遮断される。
In the differential input buffer 59 of FIG. 5A, the load resistors R1 and R2 and the gate are connected to a serial bus (D
+, D -) connected to the transistors Q1, Q2, and in addition from the current source I1 to the configuration of the conventional differential amplifier circuit configured, in the transistor Q3 as shown, Q4 each transistor Q1, Q2 and load resistance It is additionally connected between R1 and R2. The transistors Q3 and Q4 are provided for controlling connection / disconnection between the differential amplifier circuit and the power supply VCC terminal.
The above-mentioned suspend signal (SUSP) is inverted and supplied to the gate of Q4. When the suspend signal (SUSP) becomes "H", the transistors Q3 and Q4 are turned off, and the power supply to the differential amplifier circuit is cut off.

【0043】なお、トランジスタQ3,Q4は電源端子
と負荷抵抗R1,R2との間に接続してもよい。図5
(b)の差動入力バッファ59においては、負荷抵抗R
1,R2、ゲートがシリアルバス(D+,D-)に接続さ
れたトランジスタQ1,Q2、および電流源I1から構
成される通常の差動増幅回路の構成に加え、図示のよう
にトランジスタQ3,Q4が、トランジスタQ1,Q2
のゲートとシリアルバス(D+,D-)との間に追加接続
されている。トランジスタQ3,Q4のゲートには前述
のサスペンド信号(SUSP)が反転されて供給されて
おり、サスペンド信号(SUSP)が“H”になると、
トランジスタQ3,Q4がオフし、これによってシリア
ルバス(D+,D-)上の信号変化によらず差動増幅回路
は一切動作しなくなる。
The transistors Q3 and Q4 may be connected between the power supply terminal and the load resistors R1 and R2. FIG.
In the differential input buffer 59 of FIG.
1, R2, gate serial bus (D +, D -) connected to the transistors Q1, Q2, and a current source I1 in addition to the configuration of the conventional differential amplifier circuit composed of, as shown transistors Q3, Q4 is the transistor Q1, Q2
The gate and the serial bus (+ D, D -) is additionally connected between the. The above-mentioned suspend signal (SUSP) is inverted and supplied to the gates of the transistors Q3 and Q4. When the suspend signal (SUSP) becomes “H”,
Transistors Q3, Q4 is turned off, whereby the serial bus (D +, D -) differential amplifier circuit regardless of the signal change on will not work at all.

【0044】このように、差動入力バッファ59にその
動作を制御するための制御端子を設け、ポートステータ
スやソフトウェア制御によってその差動入力バッファ5
9のオン/オフを制御することにより、シリアルバス
(D+,D-)上のノイズ等による無駄な電力消費を低減
することが可能となる。
As described above, the control terminal for controlling the operation of the differential input buffer 59 is provided, and the differential input buffer 5 is controlled by the port status or software control.
By controlling the 9 ON / OFF, a serial bus (D +, D -) and it is possible to reduce wasteful power consumption due to noise on.

【0045】[0045]

【発明の効果】以上詳述したように、本発明によれば、
USBシリアルバス上のデータ転送の有無等に応じて差
動入力バッファをオン/オフ制御できるようになり、U
SBバス上のノイズ等による差動入力バッファの動作に
起因する無駄な電力消費を低減することが可能となる。
As described in detail above, according to the present invention,
The on / off control of the differential input buffer can be controlled according to the presence / absence of data transfer on the USB serial bus.
It is possible to reduce unnecessary power consumption due to the operation of the differential input buffer due to noise on the SB bus and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るコンピュータシステ
ムの構成を示すブロック図。
FIG. 1 is a block diagram showing a configuration of a computer system according to an embodiment of the present invention.

【図2】同実施形態のシステムに設けられたUSBコン
トローラの構成を示す図。
FIG. 2 is an exemplary view showing a configuration of a USB controller provided in the system of the embodiment.

【図3】同実施形態のシステムに設けられたUSBコン
トローラ内の差動入力バッファのオン/オフ制御動作を
説明する第1のタイミングチャート。
FIG. 3 is a first timing chart illustrating an on / off control operation of a differential input buffer in a USB controller provided in the system of the embodiment.

【図4】同実施形態のシステムに設けられたUSBコン
トローラ内の差動入力バッファのオン/オフ制御動作を
説明する第2のタイミングチャート。
FIG. 4 is a second timing chart illustrating the on / off control operation of the differential input buffer in the USB controller provided in the system of the embodiment.

【図5】同実施形態のシステムに設けられたUSBコン
トローラ内の差動入力バッファの構成を示す回路図。
FIG. 5 is a circuit diagram showing a configuration of a differential input buffer in the USB controller provided in the system of the embodiment.

【符号の説明】[Explanation of symbols]

11…CPU 13…主メモリ 16…USBコントローラ 18…BIOS−ROM 19…HDD 31…ホストコントローラ(HC) 32…Root_HUB 33…I/Oバッファ 51…ポートステート回路 52,53…レジスタ 55,56…AND回路 57,60…OR回路 58…出力バッファ 59…差動入力バッファ 60…ポートモニタ回路 DESCRIPTION OF SYMBOLS 11 ... CPU 13 ... Main memory 16 ... USB controller 18 ... BIOS-ROM 19 ... HDD 31 ... Host controller (HC) 32 ... Root_HUB 33 ... I / O buffer 51 ... Port state circuit 52, 53 ... Register 55, 56 ... AND Circuits 57, 60: OR circuit 58: Output buffer 59: Differential input buffer 60: Port monitor circuit

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 USBデバイスを制御するためのUSB
コントローラを備えたコンピュータシステムにおいて、 前記USBデバイスが接続されるUSBポートと、 このUSBポートの使用状態を監視するポートステータ
ス監視手段と、 このポートステータス監視手段により前記USBポート
を介したデータ転送が行われてないことが検出されたと
き、前記USBポートを介して前記USBデバイスから
データを入力するための入力バッファをパワーダウンさ
せるパワーダウン制御手段とを具備することを特徴とす
るコンピュータシステム。
1. A USB for controlling a USB device
In a computer system provided with a controller, a USB port to which the USB device is connected, port status monitoring means for monitoring a use state of the USB port, and data transfer via the USB port by the port status monitoring means A computer system comprising: power down control means for powering down an input buffer for inputting data from the USB device via the USB port when it is detected that the USB device has not been touched.
【請求項2】 前記コンピュータシステムのCPUによ
ってアクセス可能に構成され、前記入力バッファのオン
/オフを示す制御情報が書き込まれる第1レジスタと、 この第1レジスタに前記入力バッファのオフを示す制御
情報が書き込まれたとき、前記パワーダウン制御手段を
用いて、前記入力バッファをパワーダウンさせる手段と
をさらに具備することを特徴とする請求項1記載のコン
ピュータシステム。
2. A first register configured to be accessible by a CPU of the computer system, in which control information indicating ON / OFF of the input buffer is written, and control information indicating OFF of the input buffer in the first register. 2. The computer system according to claim 1, further comprising: means for powering down the input buffer by using the power-down control means when is written.
【請求項3】 前記ポートステータス監視手段による検
出結果と前記第1レジスタの制御情報とのいずれか一方
を、前記入力バッファをパワーダウンさせる要因として
選択する選択手段をさらに具備し、 この選択手段によって、USBポートを介したデータ転
送の有無を示すポートステータスによるパワーダウン制
御と前記第1レジスタを用いたソフトウェアによるパワ
ーダウン制御とを選択的に実行できるように構成されて
いることを特徴とする請求項2記載のコンピュータシス
テム。
3. The information processing apparatus according to claim 1, further comprising a selection unit that selects one of a detection result of the port status monitoring unit and control information of the first register as a factor for powering down the input buffer. And a power-down control based on port status indicating the presence or absence of data transfer via a USB port and a power-down control using software using the first register. Item 3. The computer system according to Item 2.
【請求項4】 前記コンピュータシステムのCPUによ
ってアクセス可能に構成され、前記選択手段による選択
動作を制御するための制御情報が書き込まれる第2レジ
スタをさらに具備することを特徴とする請求項3記載の
コンピュータシステム。
4. The apparatus according to claim 3, further comprising a second register configured to be accessible by a CPU of said computer system, wherein control information for controlling a selection operation by said selection means is written. Computer system.
【請求項5】 前記入力バッファは差動増幅回路から構
成されており、前記入力バッファのパワーダウンは、前
記差動増幅回路への電源供給の遮断、あるいは前記差動
増幅回路の差動入力端子と前記USBポートから伝達さ
れるシリアルバスとの間の電気的な絶縁分離によって行
われることを特徴とする請求項1記載のコンピュータシ
ステム。
5. The input buffer is constituted by a differential amplifier circuit, and the power of the input buffer is shut down by interrupting power supply to the differential amplifier circuit or by a differential input terminal of the differential amplifier circuit. 2. The computer system according to claim 1, wherein said computer system is electrically isolated from a serial bus transmitted from said USB port.
【請求項6】 USBデバイスを制御するためのUSB
コントローラにおいて、 前記USBデバイスが接続されるUSBポートの使用状
態を監視するポートステータス監視手段と、 このポートステータス監視手段により前記USBポート
を介したデータ転送が行われてないことが検出されたと
き、前記USBポートを介して前記USBデバイスから
データを入力するための入力バッファをパワーダウンさ
せるパワーダウン制御手段とを具備することを特徴とす
るUSBコントローラ。
6. A USB for controlling a USB device
In the controller, a port status monitoring unit that monitors a use state of a USB port to which the USB device is connected; and when the port status monitoring unit detects that data transfer via the USB port is not performed, A USB controller, comprising: power-down control means for powering down an input buffer for inputting data from the USB device via the USB port.
【請求項7】 前記USBコントローラが設けられたコ
ンピュータシステムのCPUによってアクセス可能に構
成され、前記入力バッファのオン/オフを示す制御情報
が書き込まれる第1レジスタと、 この第1レジスタに前記入力バッファのオフを示す制御
情報が書き込まれたとき、前記パワーダウン制御手段を
用いて、前記入力バッファをパワーダウンさせる手段
と、 前記ポートステータス監視手段による検出結果と前記第
1レジスタの制御情報とのいずれか一方を、前記入力バ
ッファをパワーダウンさせる要因として選択する選択手
段とをさらに具備し、 この選択手段によって、USBポートを介したデータ転
送の有無を示すポートステータスによるパワーダウン制
御と前記第1レジスタを用いたソフトウェアによるパワ
ーダウン制御とを選択的に実行できるように構成されて
いることを特徴とする請求項6記載のUSBコントロー
ラ。
7. A first register configured to be accessible by a CPU of a computer system provided with the USB controller, in which control information indicating ON / OFF of the input buffer is written, and wherein the input buffer is provided in the first register. Means for powering down the input buffer by using the power-down control means when the control information indicating OFF is written, and any of a detection result by the port status monitoring means and control information of the first register. Selection means for selecting one of the two as a factor for powering down the input buffer, the power supply control by port status indicating the presence or absence of data transfer via a USB port, and the first register Power down control by software using 7. The USB controller according to claim 6, wherein the USB controller is configured to be able to execute selectively.
JP00241298A 1998-01-08 1998-01-08 Computer system and USB controller Expired - Lifetime JP3782226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00241298A JP3782226B2 (en) 1998-01-08 1998-01-08 Computer system and USB controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00241298A JP3782226B2 (en) 1998-01-08 1998-01-08 Computer system and USB controller

Publications (2)

Publication Number Publication Date
JPH11205412A true JPH11205412A (en) 1999-07-30
JP3782226B2 JP3782226B2 (en) 2006-06-07

Family

ID=11528542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00241298A Expired - Lifetime JP3782226B2 (en) 1998-01-08 1998-01-08 Computer system and USB controller

Country Status (1)

Country Link
JP (1) JP3782226B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954815B2 (en) 2000-11-10 2005-10-11 Sanyo Electric Co., Ltd. Microcomputer with universal serial bus interface circuit and method of controlling the same
JP2006030292A (en) * 2004-07-12 2006-02-02 Plus Vision Corp Image display apparatus
US7051144B2 (en) 2000-11-17 2006-05-23 Samsung Electronics Co., Ltd. Portable computer system and control method for reducing power consumption therein
JP2006221453A (en) * 2005-02-10 2006-08-24 Toshiba Corp Information processor and its control method
JP2007102444A (en) * 2005-10-04 2007-04-19 Seiko Epson Corp Electronic equipment, method for controlling electronic equipment and control program
JP2009266017A (en) * 2008-04-25 2009-11-12 Fujitsu Ltd Storage device and method of starting the storage device
JP2013005015A (en) * 2011-06-13 2013-01-07 Renesas Electronics Corp Data receiving apparatus, semiconductor integrated circuit, and method of controlling data receiving apparatus
US8595392B2 (en) 2011-07-07 2013-11-26 Renesas Electronics Corporation USB device controller and power control method thereof
US8713222B2 (en) 2009-03-24 2014-04-29 Kabushiki Kaisha Toshiba Information processing apparatus and power supply controlling method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954815B2 (en) 2000-11-10 2005-10-11 Sanyo Electric Co., Ltd. Microcomputer with universal serial bus interface circuit and method of controlling the same
US7051144B2 (en) 2000-11-17 2006-05-23 Samsung Electronics Co., Ltd. Portable computer system and control method for reducing power consumption therein
JP2006030292A (en) * 2004-07-12 2006-02-02 Plus Vision Corp Image display apparatus
JP2006221453A (en) * 2005-02-10 2006-08-24 Toshiba Corp Information processor and its control method
JP4594761B2 (en) * 2005-02-10 2010-12-08 株式会社東芝 Information processing apparatus and control method thereof
JP2007102444A (en) * 2005-10-04 2007-04-19 Seiko Epson Corp Electronic equipment, method for controlling electronic equipment and control program
JP2009266017A (en) * 2008-04-25 2009-11-12 Fujitsu Ltd Storage device and method of starting the storage device
US8949634B2 (en) 2008-04-25 2015-02-03 Fujitsu Limited Storage device connected to a superior device and method of supplying power to the storage device
US8713222B2 (en) 2009-03-24 2014-04-29 Kabushiki Kaisha Toshiba Information processing apparatus and power supply controlling method
JP2013005015A (en) * 2011-06-13 2013-01-07 Renesas Electronics Corp Data receiving apparatus, semiconductor integrated circuit, and method of controlling data receiving apparatus
US8755448B2 (en) 2011-06-13 2014-06-17 Renesas Electronics Corporation Data receiving device, semiconductor integrated circuit, and method for controlling data receiving device
US8595392B2 (en) 2011-07-07 2013-11-26 Renesas Electronics Corporation USB device controller and power control method thereof

Also Published As

Publication number Publication date
JP3782226B2 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
US6460106B1 (en) Bus bridge for hot docking in a portable computer system
US6956542B2 (en) Method, apparatus and system for a secondary personal computer display
JP4594761B2 (en) Information processing apparatus and control method thereof
JP5069291B2 (en) Device having a plurality of graphics subsystems and reduced power consumption mode, software, and method of operating the device
US6516374B1 (en) Method for docking/undocking a portable computer to/from an expansion unit
US20100199112A1 (en) Information processing apparatus and power supply control method
US20100241889A1 (en) Power management system and method
JPH1139769A (en) Information processor and power saving device
US6983384B2 (en) Graphics controller and power management method for use in the same
JPH10500238A (en) Method and apparatus for configuring multiple agents in a computer system
JP2001242965A (en) Computer system, information processing device, and power supply system
JP2009009532A (en) Information processor
JPH11312968A (en) Switch circuit and electronic equipment equipped with discharge circuit
JP3618878B2 (en) Computer system and bus connection method
WO2014058132A1 (en) Electronic apparatus, method of controlling the same and non-transitory computer-readable recording medium
JP2000010907A (en) Information processor
JPH0997127A (en) Computer system
JP4421704B2 (en) Computer power-on method and computer
JP3782226B2 (en) Computer system and USB controller
US6665765B1 (en) Hot docking drive wedge and port replicator
JPH11194847A (en) Computer system and initialization controller
US20070200841A1 (en) Information processing apparatus and imaging control method
JP2002168926A (en) Method of calculating capacity of intelligent battery, intelligent battery, and mobile electronic equipment
JP2003122458A (en) Computer device, controller, and method of controlling computer device
US20020124125A1 (en) Method and apparatus to permit a peripheral device to become the default system bus master

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7