JPH11205407A

JPH11205407A - Communication controller and its control method

Info

Publication number: JPH11205407A
Application number: JP10013328A
Authority: JP
Inventors: Yasushi Niikura; 康史新倉
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-01-08
Filing date: 1998-01-08
Publication date: 1999-07-30

Abstract

PROBLEM TO BE SOLVED: To improve use efficiency by making it controllable whether or not input data is made into an HDL frame, making it controllable whether or not an HDLC circuit that can output plural data and data are made into frames, having plural modems that correspond to the circuit and making it switchable whether or not an output of the circuit is inputted to the modems. SOLUTION: First, this controller performs control that switches a selector 1-15 according to a communication class and a line selection state. It decides whether data are in the process of being sent, proceeds to data sending when it is during sending and shifts to data receiving when it is not sending. To send data, it selects blocks 1-5 and 1-6 of hards 1 and 2 and performs data sending setting processing to the hards 1 and 2. Next, it performs decision processing about data transmission, proceeds to data receiving processing when it is in the process of receiving and finishes processing when it is not in the process of receiving. To receive data, it selects the blocks 1-5 and 1-6 of the hards 1 and 2 and performs receiving setting processing of the hards 1 and 2.

Description

DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、同一のハードウエ
アが複数接続されている通信制御装置およびその制御方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication control device to which a plurality of identical hardware are connected and a control method therefor.

【０００２】[0002]

【従来の技術】図８は、この種の通信制御装置の従来の
構成例を示すブロック図である。2. Description of the Related Art FIG. 8 is a block diagram showing a conventional configuration example of this type of communication control device.

【０００３】図８において、ＣＰＵ８−１は、装置全体
の動作を制御するものであり、ＲＯＭは、例えば図９〜
図１２に示すフローチャートに対応するプログラム等の
各種プログラムがプリセットされたものである。ＲＡＭ
８−３は、モデム８−７、８−１０やＤＭＡＣ／ＨＤＬ
Ｃ８−９、８−１２からの受信データや、モデム８−
７、８−１０やＤＭＡＣ８−９、８−１２に送出するデ
ータや、プログラムのワークエリアとして機能するもの
である。バス８−４は、各構成要素間でデータの授受を
行うものである。In FIG. 8, a CPU 8-1 controls the operation of the entire apparatus.
Various programs such as a program corresponding to the flowchart shown in FIG. 12 are preset. RAM
8-3 is a modem 8-7, 8-10 or DMAC / HDL
C8-9, data received from 8-12 and modem 8-
7 and 8-10, and functions as data to be transmitted to the DMACs 8-9 and 8-12 and a work area of the program. The bus 8-4 exchanges data between the components.

【０００４】また、ブロック８−５と８−６は、モデム
やコーデック（ＣＯＤＥＣ）やＤＭＡＣ／ＨＤＬＣを一
塊とした同一構成になっており、それぞれｈａｒｄ１、
ｈａｒｄ２というものとする。The blocks 8-5 and 8-6 have the same configuration in which a modem, a codec (CODEC) and a DMAC / HDLC are bundled, and the blocks hard1 and hard8 are respectively provided.
hard2.

【０００５】モデム８−７は、ＰＣＭコーデック８−８
やバス８−４を介して送られてくるデータを受け取り、
ＩＴＵ−Ｔ勧告に従って変調／復調を行うｈａｒｄ１の
モデムである。[0005] The modem 8-7 has a PCM codec 8-8.
And data transmitted via the bus 8-4,
This is a hard1 modem that performs modulation / demodulation according to the ITU-T recommendations.

【０００６】ＰＣＭコーデック８−８は、モデム８−７
やセレクタ（ＳＥＬＥＣＴＥＲ）８−１３を介して送ら
れてくるデータを受け取り、アナログ／デジタルに変換
を行うｈａｒｄ１のＰＣＭコーデックである。[0006] The PCM codec 8-8 has a modem 8-7.
And a PCM codec of a hard1 that receives data transmitted via a selector or a selector (SELECTER) 8-13 and converts the data into analog / digital.

【０００７】ＤＭＡＣ／ＨＤＬＣ８−９は、バス８−４
やセレクタ８−１３を介して送られてくるデータを受け
取り、ＨＤＬＣフレームに変換するとともに、ＨＤＬＣ
フレームをデータに変換して、バス８−４に送出するも
のであり、また、バス８−４を介してのデータの送受は
ダイレクトメモリアクセスが使用できるｈａｒｄ１のＤ
ＭＡＣ／ＨＤＬＣである。The DMAC / HDLC 8-9 is connected to a bus 8-4.
And the data sent via the selector 8-13, and converts the data into an HDLC frame.
The frame is converted into data and transmitted to the bus 8-4. Data transmission / reception via the bus 8-4 is performed by using the D1 of the hard1 which can use direct memory access.
MAC / HDLC.

【０００８】モデム８−１０は、ＰＣＭコーデック８−
１１やバス８−４を介して送られてくるデータを受け取
り、ＩＴＵ−Ｔ勧告に従って変調／復調を行うｈａｒｄ
２のモデムである。The modem 8-10 has a PCM codec 8-
11 which receives data transmitted via the H.11 or the bus 8-4 and performs modulation / demodulation according to the ITU-T recommendation
2 modem.

【０００９】ＰＣＭコーデック８−１１は、モデム８−
１０やセレクタ（ＳＥＬＥＣＴＥＲ）８−１３を介して
送られてくるデータを受け取り、アナログ／デジタルに
変換を行うｈａｒｄ２のＰＣＭコーデックである。[0009] The PCM codec 8-11 includes a modem 8-
10 is a hard2 PCM codec that receives data sent via the selector 10 or a selector (SELECTER) 8-13 and converts the data into analog / digital.

【００１０】ＤＭＡＣ／ＨＤＬＣ８−１２は、バス８−
４やセレクタ８−１３を介して送られてくるデータを受
け取り、ＨＤＬＣフレームに変換するとともに、ＨＤＬ
Ｃフレームをデータに変換して、バス８−４に送出する
ものであり、また、バス８−４を介してのデータの送受
はダイレクトメモリアクセスが使用できるｈａｒｄ２の
ＤＭＡＣ／ＨＤＬＣである。The DMAC / HDLC 8-12 is connected to the bus 8-
4 and the data sent via the selector 8-13, and converts the data into an HDLC frame.
The C frame is converted into data and transmitted to the bus 8-4. The transmission and reception of data via the bus 8-4 is a hard2 DMAC / HDLC that can use direct memory access.

【００１１】セレクタ８−１３は、ＰＣＭコーデック８
−８、８−１１やＤＭＡＣ／ＨＤＬＣ８−９、８−１２
と、ＩＳＤＮコントローラ（ＣＯＮＴＲＯＬＬＥＲ）８
−１４のＩＳＤＮ回線Ｂ１、Ｂ２を接続するためのもの
である。The selector 8-13 is a PCM codec 8
-8, 8-11 and DMAC / HDLC 8-9, 8-12
And ISDN controller (CONTROLLER) 8
-14 for connecting ISDN lines B1 and B2.

【００１２】ＩＳＤＮコントローラ８−１４は、セレク
タ８−１３やＩＳＤＮ回線８−１５（Ｂ１チャネル）、
８−１６（Ｂ２チャネル）からのデータを受信し、ＩＳ
ＤＮ回線のデータ形式に変換／復調するものである。The ISDN controller 8-14 includes a selector 8-13, an ISDN line 8-15 (B1 channel),
8-16 (B2 channel)
The data is converted / demodulated into the data format of the DN line.

【００１３】次に、図９〜図１２のフローチャートに基
づいて従来の動作について説明する。Next, the conventional operation will be described with reference to the flow charts of FIGS.

【００１４】図９は、従来のメイン処理であり、Ｓ９−
１では、セレクタ８−１３を通信種別や回線選択状況に
よって切り替える制御を行う。なお、詳細は図１０によ
り後述する。FIG. 9 shows a conventional main process.
In step 1, control is performed to switch the selector 8-13 according to the communication type and the line selection status. The details will be described later with reference to FIG.

【００１５】次にＳ９−２では、現在データの送信を行
っているかを判断する処理であり、データの送信中であ
ればＳ９−３の処理に進み、データの送信を行わなけれ
ばＳ９−４の処理に進む。Next, in step S9-2, it is a process of determining whether data is currently being transmitted. If data is being transmitted, the process proceeds to step S9-3, and if data is not transmitted, step S9-4 is performed. Proceed to processing.

【００１６】Ｓ９−３は、データを送出するために、ｈ
ａｒｄ１、２のブロック８−５、８−６を選択し、ｈａ
ｒｄ１、２にデータを設定する処理（図１１）を行う処
理を呼び出す。そして、Ｓ９−３の処理の終了後に、再
び、Ｓ９−２の判断処理を行う。In step S9-3, h is sent to transmit data.
Select blocks 8-5 and 8-6 of ard1 and ard2
A process for performing a process of setting data in rd1 and rd2 (FIG. 11) is called. Then, after the processing of S9-3 ends, the determination processing of S9-2 is performed again.

【００１７】Ｓ９−４は、現在データの受信を行ってい
るかを判断する処理であり、データの受信中であれば、
Ｓ９−５の処理に進み、データの受信を行わなければ、
Ｓ９−６のＥＮＤへ進み、処理を終了する。S9-4 is a process for determining whether or not data is currently being received.
Proceeding to the process of S9-5, if data is not received,
The process proceeds to END in S9-6, and the process ends.

【００１８】Ｓ９−５では、データを受信するために、
ｈａｒｄ１、２のブロック８−５、８−６を選択し、ｈ
ａｒｄ１、２を受信のための設定処理を行う処理（図１
２）を呼び出す。In S9-5, in order to receive data,
Select blocks 8-5 and 8-6 of the hard 1 and 2 and h
processing for performing a setting process for receiving ards 1 and 2 (FIG. 1)
Call 2).

【００１９】図１０は、Ｓ９−１から呼び出される処理
であり、条件を考慮してセレクタ８−１３を設定する動
作を示すフローチャートである。FIG. 10 is a flowchart showing a process called from S9-1, and shows an operation of setting the selector 8-13 in consideration of conditions.

【００２０】まず、Ｓ１０−１は、ｈａｒｄ１（８−
５）とｈａｒｄ２（８−６）のどちらを使用するかを決
定する処理であり、ｈａｒｄ１（８−５）が選択されれ
ば、Ｓ１０−２へ進み、ｈａｒｄ２（８−６）が選択さ
れればＳ１０−９へ進む。First, in step S10-1, hard1 (8-
This is a process for determining which of 5) and hard2 (8-6) to use. If hard1 (8-5) is selected, the process proceeds to S10-2, where hard2 (8-6) is selected. If so, proceed to S10-9.

【００２１】Ｓ１０−２とＳ１０−９は、現在の通信が
Ｇ４かＧ３かを判断する処理であり、通信がＧ４であっ
た時は、Ｓ１０−２ではＳ１０−３へ、Ｓ１０−９では
Ｓ１０−１１へそれぞれ進み、通信がＧ３であった時
は、Ｓ１０−２ではＳ１０−４へ、Ｓ１０−９ではＳ１
０−１０へそれぞれ進む。S10-2 and S10-9 are processes for determining whether the current communication is G4 or G3. When the communication is G4, the process proceeds to S10-3 in S10-2, and proceeds to S10-3 in S10-9. -11, and when the communication is G3, go to S10-4 in S10-2 and S1 in S10-9.
Go to 0-10 respectively.

【００２２】Ｓ１０−３とＳ１０−４とＳ１０−１０と
Ｓ１０−１１は、ＩＳＤＮの２ＢチャネルのＢ１（８−
１５）とＢ２（８−１６）のどちらを使用するかを判断
する処理であり、Ｂ１チャネル時は、Ｓ１０−３ではＳ
１０−５へ、１０−４ではＳ１０−８へ、Ｓ１０−１０
ではＳ１０−１２へ、Ｓ１０−１１ではＳ１０−１５へ
それぞれ進み、Ｂ２チャネルの時は、Ｓ１０−３ではＳ
１０−６へ、Ｓ１０−４ではＳ１０−７へ、Ｓ１０−１
０ではＳ１０−１３へ、Ｓ１０−１１ではＳ１０−１４
へそれぞれ進む。S10-3, S10-4, S10-10, and S10-11 correspond to the B1 (8-) of the ISDN 2B channel.
15) or B2 (8-16). This is a process for determining whether to use B1 or B2.
To 10-5, to 10-4 to S10-8, to S10-10
In S10-12, the process proceeds to S10-15 in S10-11, and in the case of the B2 channel, S10-3 is performed in S10-3.
To 10-6, in S10-4 to S10-7, to S10-1.
If it is 0, go to S10-13, and in S10-11, S10-14.
Go to each.

【００２３】Ｓ１０−５は、ｈａｒｄ１・Ｇ４・Ｂ１チ
ャネルを使用するようにセレクタ８−１３を設定する処
理である。また、Ｓ１０−６は、ｈａｒｄ１・Ｇ４・Ｂ
２チャネルを使用するようにセレクタ８−１３を設定す
る処理である。Step S10-5 is a process for setting the selector 8-13 to use the hard1, G4, and B1 channels. Also, S10-6 is hard1, G4, B
This is a process for setting the selector 8-13 to use two channels.

【００２４】Ｓ１０−７は、ｈａｒｄ１・Ｇ３・Ｂ２チ
ャネルを使用するようにセレクタ８−１３を設定する処
理である。Ｓ１０−８は、ｈａｒｄ１・Ｇ３・Ｂ１チャ
ネルを使用するようにセレクタ８−１３を設定する処理
である。S10-7 is a process for setting the selector 8-13 to use the hard1, G3, and B2 channels. S10-8 is processing for setting the selector 8-13 to use the hard1, G3, and B1 channels.

【００２５】Ｓ１０−１２は、ｈａｒｄ２・Ｇ３・Ｂ１
チャネルを使用するようにセレクタ８−１３を設定する
処理である。Ｓ１０−１３は、ｈａｒｄ２・Ｇ３・Ｂ２
チャネルを使用するようにセレクタ８−１３を設定する
処理である。In S10-12, hard2 · G3 · B1
This is a process for setting the selector 8-13 to use the channel. S10-13 is hard2G3B2
This is a process for setting the selector 8-13 to use the channel.

【００２６】Ｓ１０−１４は、ｈａｒｄ２・Ｇ４・Ｂ２
チャネルを使用するようにセレクタ８−１３を設定する
処理である。Ｓ１０−１５は、ｈａｒｄ２・Ｇ４・Ｂ１
チャネルを使用するようにセレクタ８−１３を設定する
処理である。In S10-14, hard2, G4, B2
This is a process for setting the selector 8-13 to use the channel. S10-15 is hard2, G4, B1
This is a process for setting the selector 8-13 to use the channel.

【００２７】図１１は、Ｓ９−３から呼び出される処理
であり、条件を考慮して送出データを設定する動作を示
すフローチャートである。FIG. 11 is a flowchart showing the operation called from S9-3, which shows the operation for setting the transmission data in consideration of the conditions.

【００２８】Ｓ１１−１は、ｈａｒｄ１（８−５）とｈ
ａｒｄ２（８−６）のどちらを使用するかを決定する処
理であり、ｈａｒｄ１（８−５）が選択されればＳ１１
−２へ進み、ｈａｒｄ２（８−６）が選択されればＳ１
１−５へ進む。In S11-1, hard1 (8-5) and h1
This is a process for determining which one of ard2 (8-6) is to be used. If hard1 (8-5) is selected, S11 is executed.
-2, and if hard2 (8-6) is selected, S1
Proceed to 1-5.

【００２９】Ｓ１１−２とＳ１１−５は、現在の通信が
Ｇ４かＧ３を判断する処理であり、通信がＧ４であった
時は、Ｓ１１−２ではＳ１１−４へ、Ｓ１１−５ではＳ
１１−６へそれぞれ進み、通信がＧ３であった時は、Ｓ
１１−２ではＳ１１−３へ、Ｓ１１−５ではＳ１１−７
へそれぞれ進む。S11-2 and S11-5 are processes for determining whether the current communication is G4 or G3. If the communication is G4, the process proceeds to S11-4 in S11-2 and to S11-5 in S11-5.
11-6, and when the communication is G3,
In 11-2, go to S11-3. In S11-5, S11-7.
Go to each.

【００３０】Ｓ１１−３は、ｈａｒｄ１・Ｇ３時にモデ
ム８−７にデータを設定する処理である。Ｓ１１−４
は、ｈａｒｄ１・Ｇ４時にＤＭＡＣ／ＨＤＬＣ８−９に
データを設定する処理である。S11-3 is a process for setting data in the modem 8-7 at the time of hard1 · G3. S11-4
Is a process for setting data in the DMAC / HDLC 8-9 at the time of hard1 · G4.

【００３１】Ｓ１１−６は、ｈａｒｄ２・Ｇ４時にＤＭ
ＡＣ／ＨＤＬＣ８−１２にデータを設定する処理であ
る。Ｓ１１−７は、ｈａｒｄ２・Ｇ３時にモデム８−１
０にデータを設定する処理である。In S11-6, the DM is performed at the time of the hard 2G4.
This is a process for setting data in the AC / HDLC 8-12. S11-7 is the modem 8-1 at the time of hard2 · G3.
This is a process of setting data to 0.

【００３２】図１２は、Ｓ９−５から呼び出される処理
であり、条件を考慮してデータの受信をする動作を示す
フローチャートである。FIG. 12 is a flowchart showing a process called from S9-5, and showing an operation of receiving data in consideration of conditions.

【００３３】Ｓ１２−１は、ｈａｒｄ１（８−５）とｈ
ａｒｄ２（８−６）のどちらを使用するかを決定する処
理であり、ｈａｒｄ１（８−５）が選択されれば、Ｓ１
２−２へ進み、ｈａｒｄ２（８−６）が選択されれば、
Ｓ１２−５へ進む。In S12-1, hard1 (8-5) and h1
ard2 (8-6) is determined. If hard1 (8-5) is selected, S1 is selected.
Proceed to 2-2, and if hard2 (8-6) is selected,
Proceed to S12-5.

【００３４】Ｓ１２−２とＳ１２−５は、現在の通信が
Ｇ４かＧ３を判断する処理であり、通信がＧ４であった
時は、Ｓ１２−２ではＳ１２−４へ、Ｓ１２−５ではＳ
１２−６へそれぞれ進み、通信がＧ３であった時は、Ｓ
１２−２ではＳ１２−３へ、Ｓ１２−５ではＳ１２−７
へそれぞれ進む。S12-2 and S12-5 are processes for determining whether the current communication is G4 or G3. When the communication is G4, the process proceeds to S12-4 in S12-2 and to S12-4 in S12-5.
Proceed to 12-6, and if the communication is G3,
In 12-2, go to S12-3, and in S12-5, S12-7.
Go to each.

【００３５】Ｓ１２−３は、ｈａｒｄ１・Ｇ３時にモデ
ム８−７からデータを受信する処理である。Ｓ１２−４
は、ｈａｒｄ１・Ｇ４時にＤＭＡＣ／ＨＤＬＣ８−９か
らデータを受信する処理である。Step S12-3 is a process for receiving data from the modem 8-7 at the time of hard1 · G3. S12-4
Is a process of receiving data from the DMAC / HDLC 8-9 at the time of the hard1 · G4.

【００３６】Ｓ１２−６は、ｈａｒｄ２・Ｇ４時にＤＭ
ＡＣ／ＨＤＬＣ８−１２からデータを受信する処理であ
る。Ｓ１２−７は、ｈａｒｄ２・Ｇ３時にモデム８−１
０からデータを受信する処理である。In S12-6, the DM is performed at the time of the hard 2G4.
This is a process of receiving data from the AC / HDLC 8-12. S12-7 is the modem 8-1 at the time of hard2 · G3.
This is a process of receiving data from 0.

【００３７】[0037]

【発明が解決しようとする課題】以上のような従来の制
御では、Ｇ３／Ｇ４の通信種別により、データの設定や
受信するハードが違うため、未使用のハードが存在する
ため、利用効率が悪いという問題があった。In the conventional control as described above, since the hardware for setting and receiving data differs depending on the communication type of G3 / G4, there is unused hardware, and the utilization efficiency is poor. There was a problem.

【００３８】また、一般的にモデムは、ＦＩＦＯメモリ
等を有しておらず、データの設定時やデータの受信時に
ＣＰＵが必要となる。このため、ＣＰＵ８−１を通して
モデムにデータの設定やデータの受信を行うことから、
ＣＰＵへの負担が大きいという問題がある。In general, a modem does not have a FIFO memory or the like, and requires a CPU when setting data or receiving data. For this reason, since data setting and data reception are performed on the modem through the CPU 8-1,
There is a problem that the load on the CPU is large.

【００３９】そこで本発明は、ハードウエアの利用効率
の向上と、ＣＰＵの負荷の軽減を図ることができ、結果
としてコストダウンが可能な通信制御装置およびその制
御方法を提供することを目的とする。Accordingly, an object of the present invention is to provide a communication control device and a control method thereof capable of improving the utilization efficiency of hardware and reducing the load on a CPU, thereby reducing the cost. .

【００４０】[0040]

【課題を解決するための手段】本発明は、入力データを
ＨＤＬＣフレーム化するか否かを制御可能であるととも
に、単一または同時に複数のデータを出力可能なＨＤＬ
Ｃ回路部と、入力データをＨＤＬＣフレーム化するか否
かを制御可能であるとともに、前記ＨＤＬＣ回路部に対
応する複数のモデムと、前記ＨＤＬＣ回路部の出力を前
記モデムに入力するか否かを切り替えるスイッチ手段と
を有することを特徴とする。SUMMARY OF THE INVENTION According to the present invention, there is provided an HDL capable of controlling whether input data is converted into an HDLC frame and outputting a plurality of data singly or simultaneously.
A C circuit unit, which can control whether to convert input data into an HDLC frame, and a plurality of modems corresponding to the HDLC circuit unit, and whether to output an output of the HDLC circuit unit to the modem. Switching means for switching.

【００４１】また本発明は、ＨＤＬＣフレーム以外のデ
ータをそのまま取り出す制御が可能であるとともに、単
一または同時に複数のデータを入力可能なＨＤＬＣ回路
部と、入力ＨＤＬＣフレームを他のデータに変換するか
否かを制御可能であるとともに、前記ＨＤＬＣ回路部に
対応する複数のモデムと、前記ＨＤＬＣ回路部への入力
を前記モデムの出力とするか否かを切り替えるスイッチ
手段とを有することを特徴とする。Further, according to the present invention, it is possible to control the extraction of data other than the HDLC frame as it is, and to provide an HDLC circuit unit capable of inputting a plurality of data singly or simultaneously, and a method for converting the input HDLC frame into other data. And a plurality of modems corresponding to the HDLC circuit unit, and switch means for switching whether an input to the HDLC circuit unit is an output of the modem. .

【００４２】以上の構成により、モデムに対するデータ
の入出力やデータ変換処理をＨＤＬＣ回路部によって負
担させることにより、ハードウエアの利用効率の向上
と、ＣＰＵへの負荷の軽減を行う。With the above configuration, the input / output of data to / from the modem and the data conversion processing are burdened by the HDLC circuit unit, thereby improving the utilization efficiency of hardware and reducing the load on the CPU.

【００４３】[0043]

【発明の実施の形態および実施例】図１は、本発明の一
実施例による通信制御装置の概略構成を示すブロック図
である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing a schematic configuration of a communication control device according to one embodiment of the present invention.

【００４４】図１において、ＣＰＵ１−１は、装置全体
の動作を示すものであり、ＲＯＭ１−２は、図２〜図５
に示すフローチャートに対応するプログラム等の各種プ
ログラムがプリセットされたものである。ＲＡＭ１−３
は、モデム１−９、１−１３やＤＭＡＣ／ＨＤＬＣ１−
７、１−１１からの受信データや、前記モデムや前記Ｈ
ＤＬＣ／ＤＭＡＣに送出されるデータや、プログラムの
ワークエリアとして機能するものである。In FIG. 1, a CPU 1-1 indicates the operation of the entire apparatus, and a ROM 1-2 corresponds to FIGS.
Various programs such as programs corresponding to the flowchart shown in FIG. RAM1-3
Are the modems 1-9, 1-13 and DMAC / HDLC1-
7, 1-11, the modem and the H
It functions as data to be transmitted to the DLC / DMAC and a work area of the program.

【００４５】ブロック１−５は、ＤＭＡＣ／ＨＤＬＣ１
−７、ＳＷ１−８、モデム１−９、ＰＣＭコーデック
（ＣＯＤＥＣ）１−１０をまとめたｈａｒｄ１である。Block 1-5 includes DMAC / HDLC1
-7, SW1-8, modem 1-9, and PCM codec (CODEC) 1-10.

【００４６】ブロック１−６は、ＤＭＡＣ／ＨＤＬＣ１
−１１、ＳＷ１−１２、モデム１−１３、ＰＣＭコーデ
ック１−１４をまとめたｈａｒｄ２である。Block 1-6 is the DMAC / HDLC1
This is a hard2 in which -11, SW1-12, modem 1-13, and PCM codec 1-14 are combined.

【００４７】ＤＭＡＣ／ＨＤＬＣ１−７は、バス１−４
を介して送られてくる送信データをＨＤＬＣフレーム化
するか否かを設定でき、また、ＳＷ１−８を介して送ら
れてくる受信データをデータ化することが可能なＨＤＬ
Ｃチップと、このＨＤＬＣチップとＲＡＭ１−３との間
をＤＭＡ転送させることが可能なＨＤＬＣチップとを組
み合わせたものである。DMAC / HDLC 1-7 is connected to buses 1-4
HDL which can set whether or not to convert the transmission data transmitted via the SW1-8 into an HDLC frame and can convert the reception data transmitted via the SW1-8 into data
This is a combination of a C chip and an HDLC chip capable of performing DMA transfer between the HDLC chip and the RAM 1-3.

【００４８】ＳＷ１−８は、ＤＭＡＣ／ＨＤＬＣ１−７
の出力や入力を、モデム１−９かセレクタ１−１５のど
ちらかに選択的に接続可能なものである。SW1-8 is DMAC / HDLC1-7
Can be selectively connected to either the modem 1-9 or the selector 1-15.

【００４９】モデム１−９は、ＳＷ１−８やＰＣＭコー
デック１−１０やバス１−４を介したデータをＩＴＵ−
Ｔ勧告に従って変調／復調するものである。The modem 1-9 transmits data via the SW 1-8, the PCM codec 1-10, and the bus 1-4 to the ITU-
Modulation / demodulation is performed according to the T recommendation.

【００５０】ＰＣＭコーデック１−１０は、モデム１−
９からのデータをＡ／Ｄ変換し、セレクタ１−１５から
のデータをＤ／Ａ変換するものである。The PCM codec 1-10 has a modem 1-
9 is A / D-converted, and data from the selector 1-15 is D / A-converted.

【００５１】ＤＭＡＣ／ＨＤＬＣ１−１１は、バス１−
４を介して送られてくる送信データをＨＤＬＣフレーム
化するか否かを設定でき、また、ＳＷ１−１２を介して
送られてくる受信データをデータ化することが可能なＨ
ＤＬＣチップと、このＨＤＬＣチップとＲＡＭ１−３と
の間をＤＭＡ転送させることが可能なＤＭＡＣチップと
を組み合わせたものである。DMAC / HDLC1-11 is connected to bus 1-
4 can be set as to whether or not the transmission data transmitted via the H.4 is converted into an HDLC frame, and the reception data transmitted via the SW 1-12 can be converted into data.
This is a combination of a DLC chip and a DMAC chip capable of performing DMA transfer between the HDLC chip and the RAMs 1-3.

【００５２】ＳＷ１−１２は、ＤＭＡＣ／ＨＤＬＣ１−
１１の出力や入力をモデム１−１３かセレクタ１−１５
のどちらかに選択的に接続可能なものである。SW1-12 is a DMAC / HDLC1-
11 output or input to the modem 1-13 or the selector 1-15
Can be selectively connected to either of them.

【００５３】モデム１−１３は、ＳＷ１−１２やＰＣＭ
コーデック１−１４やバス１−４を介したデータをＩＴ
Ｕ−Ｔ勧告に従って変調／復調を行うものである。The modem 1-13 has a SW1-12 and a PCM.
Data transmitted via codec 1-14 or bus 1-4
Modulation / demodulation is performed according to the UT recommendation.

【００５４】ＰＣＭコーデック１−１４は、モデム１−
１３からのデータをＡ／Ｄ変換し、セレクタ１−１５か
らのデータをＤ／Ａ変換するものである。The PCM codec 1-14 has a modem 1-
The A / D conversion is performed on the data from the selector 13 and the D / A conversion is performed on the data from the selector 1-15.

【００５５】セレクタ１−１５は、ＰＣＭコーデック１
−１０、１−１４やＤＭＡＣ／ＨＤＬＣ１−７、１−１
１と、ＩＳＤＮコントローラ（ＣＯＮＴＲＯＬＬＥＲ）
１−１６のＩＳＤＮ回線Ｂ１、Ｂ２を接続するためのも
のである。The selector 1-15 is a PCM codec 1
-10, 1-14 and DMAC / HDLC1-7, 1-1
1 and ISDN controller (CONTROLLER)
1-16 for connecting ISDN lines B1 and B2.

【００５６】ＩＳＤＮコントローラ１−１６は、セレク
タ１−１５やＩＳＤＮ回線Ｂ１（１−１７）、Ｂ２（１
−１８）からのデータを受信し、ＩＳＤＮ回線Ｂ１（１
−１７）、Ｂ２（１−１８）のデータ形式に変換／復調
するものである。The ISDN controller 1-16 includes a selector 1-15 and ISDN lines B1 (1-17) and B2 (1
-18) and receives data from the ISDN line B1 (1
-17), which is converted / demodulated into the data format of B2 (1-18).

【００５７】図２〜図５は、本実施例の動作を示すフロ
ーチャートである。FIGS. 2 to 5 are flowcharts showing the operation of this embodiment.

【００５８】図２は、メイン処理であり、Ｓ２−１で
は、セレクタ１−１５を通信種別や回線選択状況により
切り替える制御を行う。詳細は図３により後述する。FIG. 2 shows the main process. In S2-1, control is performed to switch the selector 1-15 according to the communication type and the line selection status. Details will be described later with reference to FIG.

【００５９】Ｓ２−２は、現在データの送信を行ってい
るかを判断する処理であり、データの送信中であればＳ
２−３の処理に進み、データの送信を行わなければＳ２
−４の処理に進む。Step S2-2 is a process for determining whether data is currently being transmitted.
Proceeds to the process of 2-3, and if data transmission is not performed, S2
Go to the process of -4.

【００６０】Ｓ２−３では、データを送出するために、
ｈａｒｄ１、２のブロック１−５、１−６を選択し、前
記ｈａｒｄ１、２にデータを設定する処理（図５）を行
う処理を呼び出す。そして、このＳ２−３の処理の終了
後、再びＳ２−２の判断処理を行う。In S2-3, in order to transmit data,
The blocks 1-5 and 1-6 of the hard 1 and 2 are selected, and the process of setting data to the hard 1 and 2 (FIG. 5) is called. Then, after the end of the process of S2-3, the determination process of S2-2 is performed again.

【００６１】Ｓ２−４では、現在データの受信を行って
いるかを判断する処理であり、データの受信中であれ
ば、Ｓ２−５の処理に進み、データの受信を行わなけれ
ば、Ｓ２−６のＥＮＤへ進み、処理を終了する。In step S2-4, it is determined whether or not data is currently being received. If data is being received, the process proceeds to step S2-5. If data is not being received, step S2-6 is performed. END, and the process ends.

【００６２】Ｓ２−５では、データを受信するために、
ｈａｒｄ１、２のブロック１−５、１−６を選択し、ｈ
ａｒｄ１、２に受信のための設定処理を行う処理（図
４）を呼び出す。In S2-5, in order to receive data,
Select blocks 1-5 and 1-6 of hard1 and 2
A process (FIG. 4) for performing a setting process for reception is called for ard1 and ard2.

【００６３】図３は、Ｓ２−１から呼び出される処理を
示しており、以下に説明する条件を考慮して、ＳＷ１−
８、１−１２とセレクタ１−１５を設定するものであ
る。FIG. 3 shows the processing called from S2-1. Considering the conditions described below, SW1-
8, 1-12 and a selector 1-15.

【００６４】Ｓ３−１は、ｈａｒｄ１（１−５）とｈａ
ｒｓ２（１−６）のどちらを使用するかを決定する処理
であり、ｈａｒｄ１（１−５）が選択されればＳ３−２
へ、ｈａｒｄ２（１−６）が選択されればＳ３−１１の
処理に進む。In S3-1, hard1 (1-5) and ha1
This is a process for determining which of rs2 (1-6) to use, and if hard1 (1-5) is selected, S3-2
If hard2 (1-6) is selected, the process proceeds to S3-11.

【００６５】Ｓ３−２とＳ３−１１は、現在の通信がＧ
４かＧ３かを判断する処理であり、通信がＧ４の時は、
Ｓ３−２ではＳ３−３へ、Ｓ３−１１ではＳ３−１３へ
それぞれ進み、通信がＧ３の時は、Ｓ３−２ではＳ３−
４へ、Ｓ３−１１ではＳ３−１２へそれぞれ進む。In S3-2 and S3-11, the current communication is G
4 or G3. When the communication is G4,
In step S3-2, the process proceeds to step S3-3, and in step S3-11, the process proceeds to step S3-13. When the communication is G3, step S3-2 is performed in step S3-2.
To S4, and to S3-12 in S3-11.

【００６６】Ｓ３−３では、ｈａｒｄ１の通信がＧ４で
ある条件であるので、ＳＷ１−８をＤＭＡＣ／ＨＤＬＣ
１−７とセレクタ１−１５に接続するように設定する。
また、Ｓ３−４では、ｈａｒｄ１の通信がＧ３である条
件であるので、ＳＷ１−８をＤＭＡＣ／ＨＤＬＣ１−７
とモデム１−９に接続するように設定する。In S3-3, since the communication of the hard1 is the condition of G4, the SW1-8 is set to the DMAC / HDLC
1-7 and the selector 1-15.
In S3-4, since the communication of the hard1 is G3, the SW1-8 is set to the DMAC / HDLC1-7.
And the modem 1-9.

【００６７】Ｓ３−１２では、ｈａｒｄ２の通信がＧ３
である条件であるので、ＳＷ１−１２をＤＭＡＣ／ＨＤ
ＬＣ１−１１とモデム１−１３に接続するように設定す
る。また、Ｓ３−１３では、ｈａｒｄ２の通信がＧ４で
ある条件であるので、ＳＷ１−１２をＤＭＡＣ／ＨＤＬ
Ｃ１−１１とセレクタ１−１５に接続するように設定す
る。In S3-12, the communication of hard2 is G3
Therefore, SW1-12 is set to DMAC / HD
Set to connect to LC 1-11 and modem 1-13. In S3-13, since the communication of the hard2 is G4, the SW1-12 is set to the DMAC / HDL.
It is set to connect to C1-11 and selector 1-15.

【００６８】また、Ｓ３−５とＳ３−６とＳ３−１４と
Ｓ３−１５は、ＩＳＤＮの２ＢチャネルのＢ１（１−１
７）とＢ２（１−１８）のどちらを使用するかを判断す
る処理であり、Ｂ１チャネルの時は、Ｓ３−５ではＳ３
−７へ、Ｓ３−６ではＳ３−１０へ、Ｓ３−１４ではＳ
３−１６へ、Ｓ３−１５ではＳ３−１９へそれぞれ進
み、Ｂ２チャネルの時は、Ｓ３−５ではＳ３−８へ、Ｓ
３−６ではＳ３−９へ、Ｓ３−１４ではＳ３−１７へ、
Ｓ３−１５ではＳ３−１８へそれぞれ進む。S3-5, S3-6, S3-14, and S3-15 correspond to B1 (1-1) of the ISDN 2B channel.
7) or B2 (1-18) to determine which one to use. In the case of the B1 channel, in S3-5, S3 is executed.
-7, S3-6 to S3-10, S3-14 to S
The process proceeds to S3-19 in S3-15, and to S3-19 in S3-15. In the case of the B2 channel, to S3-8 in S3-5,
In 3-6, go to S3-9, in S3-14, go to S3-17,
In S3-15, the process proceeds to S3-18.

【００６９】Ｓ３−７では、ｈａｒｄ１の通信がＧ４で
回線がＢ１である条件であるので、セレクタ１−１５を
ＳＷ１−８とＢ１（１−１７）に接続するように設定す
る。また、Ｓ３−８では、ｈａｒｄ１の通信がＧ４で回
線がＢ１である条件であるので、セレクタ１−１５をＳ
Ｗ１−８とＢ１（１−１８）に接続するように設定す
る。In S3-7, since the communication of the hard1 is G4 and the line is B1, the selector 1-15 is set to be connected to SW1-8 and B1 (1-17). Also, in S3-8, since the communication of the hard1 is the condition of G4 and the line is B1, the selector 1-15
It is set to connect to W1-8 and B1 (1-18).

【００７０】また、Ｓ３−９では、ｈａｒｄ１の通信が
Ｇ３で回線がＢ２である条件であるので、セレクタ１−
１５をＰＣＭコーデック１−１０とＢ２（１−１８）に
接続するように設定する。また、Ｓ３−１０では、ｈａ
ｒｄ１の通信がＧ３で回線がＢ１である条件であるの
で、セレクタ１−１５をＰＣＭコーデック１−１０とＢ
１（１−１７）に接続するように設定する。In S3-9, since the communication of hard1 is G3 and the line is B2, the selector 1-
15 is connected to the PCM codec 1-10 and B2 (1-18). In S3-10, ha
Since the communication of rd1 is G3 and the line is B1, the selector 1-15 is connected to the PCM codec 1-10 and B
1 (1-17).

【００７１】Ｓ３−１６では、ｈａｒｄ２の通信がＧ３
で回線がＢ１である条件であるので、セレクタ１−１５
をＰＣＭコーデック１−１４とＢ１（１−１７）に接続
するように設定する。また、Ｓ３−１７では、ｈａｒｄ
２の通信がＧ３で回線がＢ２である条件であるので、セ
レクタ１−１５をＰＣＭコーデック１−１４とＢ２（１
−１８）に接続するように設定する。In S3-16, the communication of hard2 is G3
Is the condition that the line is B1.
Is set to be connected to the PCM codec 1-14 and B1 (1-17). Also, in S3-17, hard
2 is G3 and the line is B2, the selector 1-15 is connected to the PCM codec 1-14 and B2 (1
-18) Set to connect.

【００７２】また、Ｓ３−１８では、ｈａｒｄ２の通信
がＧ４で回線がＢ２である条件であるので、セレクタ１
−１５をＳＷ１−１２とＢ２（１−１８）に接続するよ
うに設定する。また、Ｓ３−１９では、ｈａｒｄ２の通
信がＧ４で回線がＢ１である条件であるので、セレクタ
１−１５をＳＷ１−１２とＢ１（１−１７）に接続する
ように設定する。In S3-18, since the communication of hard2 is a condition of G4 and the line is B2, the selector 1
-15 is set to be connected to SW1-12 and B2 (1-18). In S3-19, since the communication of the hard2 is G4 and the line is B1, the selector 1-15 is set to be connected to SW1-12 and B1 (1-17).

【００７３】図４は、Ｓ２−５から呼び出される処理で
あり、以下に説明する条件を考慮して、データの受信を
行う。FIG. 4 shows a process called from S2-5. Data is received in consideration of the conditions described below.

【００７４】Ｓ４−１は、ｈａｒｄ１（１−５）とｈａ
ｒｄ２（１−６）のどちらを使用するかを決定する処理
であり、ｈａｒｄ１（１−５）が選択されれば、Ｓ４−
２へ進み、ｈａｒｄ２（１−６）が選択されれば、Ｓ４
−９へ進む。S4-1 corresponds to hard1 (1-5) and ha
This is a process for determining which of rd2 (1-6) to use, and if hard1 (1-5) is selected, S4-
Proceed to 2 and if hard2 (1-6) is selected, S4
Go to -9.

【００７５】Ｓ４−２とＳ４−９は、現在の通信がＧ４
かＧ３を判断する処理であり、通信がＧ４であった時
は、Ｓ４−２ではＳ４−８へ、Ｓ４−９ではＳ４−１５
へそれぞれ進み、通信がＧ３であった時は、Ｓ４−２で
はＳ４−３へ、Ｓ４−９ではＳ４−１０へそれぞれ進
む。In S4-2 and S4-9, the current communication is G4
Or G3, and if the communication is G4, go to S4-8 in S4-2 and S4-15 in S4-9.
When the communication is G3, the process proceeds to S4-3 in S4-2 and to S4-10 in S4-9.

【００７６】Ｓ４−４とＳ４−１０は、Ｇ３通信時デー
タ受信がＩＴＵ−ＴのＶ．２１か否かを判断する処理で
あり、Ｖ．２１の時は、Ｓ４−３ではＳ４−４へ、Ｓ４
−１０ではＳ４−１１へそれぞれ進み、Ｖ．２１でない
時は、Ｓ４−３ではＳ４−５へ、Ｓ４−１０ではＳ４−
１３へそれぞれ進む。In S4-4 and S4-10, the data reception at the time of the G3 communication is performed according to V.25 of ITU-T. 21 is a process for determining whether or not V.21. In the case of 21, S4-3 goes to S4-4, and S4
At -10, the process proceeds to S4-11. If not 21, go to S4-5 in S4-3, and go to S4-5 in S4-10.
Proceed to 13 respectively.

【００７７】Ｓ４−４は、ｈａｒｄ１の通信がＧ３で
Ｖ．２１の時、モデム１−９がＰＣＭコーデック１−１
０を通して受信したデータをＲＡＭ１−３に格納するた
め、モデム１−９の出力をバス１−４に設定する処理で
ある。次にＳ４−６では、モデム１−９がＰＣＭコーデ
ック（１−１０）を通して受信したデータをＲＡＭ（１
−３）に格納する処理を行う。In S4-4, when the communication of the hard1 is G3 and V. 21, the modem 1-9 is connected to the PCM codec 1-1.
In this process, the output of the modem 1-9 is set to the bus 1-4 in order to store the data received through the RAM 0 through the RAM 1-3. Next, in S4-6, the modem 1-9 stores the data received through the PCM codec (1-10) in the RAM (1).
-3).

【００７８】また、Ｓ４−５は、ｈａｒｄ１の通信がＧ
３でＶ．２１でない時、モデム１−９がＰＣＭコーデッ
ク１−１０を通して受信したデータをＤＭＡＣ／ＨＤＬ
Ｃ１−７に出力するように設定する処理を行う。そし
て、Ｓ４−７は、モデム１−９からのデータをＤＭＡＣ
／ＨＤＬＣ１−７で受信し、受信データをＤＭＡ転送し
てＲＡＭ１−３に格納する処理を行う。In S4-5, the communication of hard1 is G
3 and V.3. 21, the data received by the modem 1-9 through the PCM codec 1-10 is transferred to the DMAC / HDL.
A process for setting output to C1-7 is performed. In step S4-7, the data from the modem 1-9 is transferred to the DMAC.
/ HDLC1-7, and performs a process of transferring the received data by DMA and storing it in the RAM1-3.

【００７９】Ｓ４−８は、ｈａｒｄ１の通信がＧ４の
時、セレクタ１−１５からのデータをＤＭＡＣ／ＨＤＬ
Ｃ１−７で受信し、受信データをＤＭＡ転送てＲＡＭ１
−３に格納する処理を行う。In S4-8, when the communication of the hard1 is G4, the data from the selector 1-15 is transferred to the DMAC / HDL
C1-7, receive data is DMA-transferred and RAM1
-3.

【００８０】Ｓ４−１１は、ｈａｒｄ２の通信がＧ３で
Ｖ．２１の時、モデム１−１３がＰＣＭコーデック１−
１４を通して受信データをＲＡＭ１−３に格納するた
め、モデム１−１３の出力をバス１−４に設定する処理
である。In S4-11, when the communication of the hard2 is G3 and the 21, the modem 1-13 is connected to the PCM codec 1-
In this process, the output of the modem 1-13 is set to the bus 1-4 in order to store the received data in the RAM 1-3 through the RAM 14.

【００８１】Ｓ４−１２は、モデム１−１３がＰＣＭコ
ーデック１−１４を通して受信したデータをＲＡＭ１−
３に格納する処理を行う。At step S4-12, the data received by the modem 1-13 through the PCM codec 1-14 is stored in the RAM 1-1.
3 is performed.

【００８２】Ｓ４−１３では、ｈａｒｄ２の通信がＧ３
でＶ．２１でない時、モデム１−１３がＰＣＭコーデッ
ク１−１４を通して受信したデータをＤＭＡＣ／ＨＤＬ
Ｃ１−１１に出力するように設定する処理を行う。In S4-13, the communication of hard2 is G3
In V. 21, the data received by the modem 1-13 through the PCM codec 1-14 is stored in the DMAC / HDL.
A process for setting output to C1-11 is performed.

【００８３】Ｓ４−１４では、モデム１−１３からのデ
ータをＤＭＡＣ／ＨＤＬＣ１−１１で受信し、受信デー
タをＤＭＡ転送してＲＡＭ１−３に格納する処理を行
う。At S4-14, the data from the modem 1-13 is received by the DMAC / HDLC 1-11, and the received data is DMA-transferred and stored in the RAM 1-3.

【００８４】Ｓ４−１５では、ｈａｒｄ２の通信がＧ４
の時、セレクタ１−１５からのデータをＤＭＡＣ／ＨＤ
ＬＣ１−１１で受信し、受信データをＤＭＡ転送してＲ
ＡＭ１−３に格納する処理を行う。In S4-15, the communication of hard2 is G4
, The data from the selector 1-15 is transferred to the DMAC / HD
LC1-11, receive data is DMA-transferred and R
A process for storing in AM1-3 is performed.

【００８５】図５は、Ｓ２−３から呼び出される処理で
あり、以下に説明する条件を考慮して、送出データを設
定する。FIG. 5 shows a process called from S2-3, in which transmission data is set in consideration of the conditions described below.

【００８６】Ｓ５−１では、ｈａｒｄ１（１−５）とｈ
ａｒｄ２（１−６）のどちらを使用するかを決定する処
理であり、ｈａｒｄ１（１−５）が選択されればＳ５−
２へ進み、ｈａｒｄ２（１−６）が選択されればＳ５−
９へ進む。In S5-1, hard1 (1-5) and h1 (1-5)
ard2 (1-6) is determined, and if hard1 (1-5) is selected, S5-
2 and if hard2 (1-6) is selected, S5
Go to 9.

【００８７】Ｓ５−２とＳ５−９は、現在の通信がＧ４
かＧ３を判断する処理であり、通信がＧ４であった時
は、Ｓ５−２ではＳ５−８へ、Ｓ５−９ではＳ５−１５
へそれぞれ進み、通信がＧ３であった時は、Ｓ５−２で
はＳ５−３へ、Ｓ５−９ではＳ５−１０へそれぞれ進
む。In S5-2 and S5-9, the current communication is G4
Or G3, and if the communication is G4, go to S5-8 in S5-2 and S5-15 in S5-9.
When the communication is G3, the process proceeds to S5-3 in S5-2 and to S5-10 in S5-9.

【００８８】Ｓ５−３とＳ５−１０は、Ｇ３通信時デー
タ受信がＩＴＵ−ＴのＶ．２１か否かを判断する処理で
あり、Ｖ．２１の時はＳ５−３ではＳ５−４へ、Ｓ５−
１０ではＳ５−１１へそれぞれ進み、Ｖ．２１でない時
は、Ｓ５−３ではＳ５−６へ、Ｓ５−１０ではＳ５−１
３へそれぞれ進む。In S5-3 and S5-10, the data reception at the time of G3 communication is performed in accordance with V.11 of ITU-T. 21 is a process for determining whether or not V.21. In the case of 21, S5-3 goes to S5-4, and S5-
At S.10, the process proceeds to S5-11, respectively. If not 21, go to S5-6 in S5-3 and S5-1 in S5-10.
Proceed to 3 respectively.

【００８９】Ｓ５−４は、ｈａｒｄ１の通信がＧ３で
Ｖ．２１の時、モデム１−９に設定したデータをＰＣＭ
コーデック１−１０に送出するため、モデム１−９の入
力をＲＡＭ１−３に設定する処理である。次にＳ５−５
では、モデム１−９にＲＡＭ１−３のデータを設定し、
ＰＣＭコーデック１−１０に出力する処理を行う。In S5-4, when the communication of the hard1 is G3 and V. At the time of 21, the data set in modem 1-9 is
This is a process for setting the input of the modem 1-9 to the RAM1-3 in order to send it to the codec 1-10. Next, S5-5
Then, the data of RAM1-3 is set to the modem 1-9,
A process for outputting to the PCM codec 1-10 is performed.

【００９０】Ｓ５−６では、ｈａｒｄ１の通信がＧ３で
Ｖ．２１でない時、モデム１−９の入力データをＤＭＡ
Ｃ／ＨＤＬＣ１−７にし、ＰＣＭコーデック１−１０に
出力するように設定する処理を行う。次にＳ５−７で
は、ＲＡＭ１−３のデータをＤＭＡ転送してＤＭＡＣ／
ＨＤＬＣ１−７に送り、必要に応じてＨＤＬＣフレーム
化する処理を行う。In S5-6, the communication of hard1 is G3 and V. If not 21, the input data of the modem 1-9 is DMA
The C / HDLC 1-7 is set, and a process for setting the output to the PCM codec 1-10 is performed. Next, in S5-7, the data in the RAM1-3 is DMA-transferred and DMAC /
The data is sent to the HDLC 1-7, and a process of converting the data into an HDLC frame is performed as necessary.

【００９１】Ｓ５−８では、ｈａｒｄ１の通信がＧ４の
時、ＲＡＭ１−３のデータをＤＭＡ転送してＤＭＡＣ／
ＨＤＬＣ１−７に送る処理を行う。In S5-8, when the communication of the hard1 is G4, the data of the RAM1-3 is DMA-transferred and DMAC /
Processing for sending to HDLC1-7 is performed.

【００９２】Ｓ５−１１は、ｈａｒｄ２の通信がＧ３で
Ｖ．２１の時、モデム１−１３に設定したデータをＰＣ
Ｍコーデック１−１４に送出するため、モデム１−１３
の入力をＲＡＭ１−３に設定する処理である。そして、
Ｓ５−１２では、モデム１−１３にＲＡＭ１−３のデー
タを設定し、ＰＣＭコーデック１−１４に出力する処理
を行う。In S5-11, when the communication of the hard2 is G3 and the At the time of 21, the data set in the modem 1-13 is
Modem 1-13 to send to M codec 1-14
Is set in the RAM 1-3. And
In S5-12, a process of setting the data of the RAM 1-3 in the modem 1-13 and outputting the data to the PCM codec 1-14 is performed.

【００９３】Ｓ５−１３では、ｈａｒｄ２の通信がＧ３
でＶ．２１でない時、モデム１−１３の入力データをＤ
ＭＡＣ／ＨＤＬＣ１−１１とし、ＰＣＭコーデック１−
１４に出力するように設定する処理を行う。そして、Ｓ
５−１４では、ＲＡＭ１−３のデータをＤＭＡ転送して
ＤＭＡＣ／ＨＤＬＣ１−１１に送り、必要に応じてＨＤ
ＬＣフレーム化する処理を行います。In S5-13, the communication of the hard2 is G3
In V. If not 21, input data of modem 1-13 is D
MAC / HDLC 1-11, PCM codec 1-
14 is set. And S
In 5-14, the data in the RAM 1-3 is DMA-transferred and sent to the DMAC / HDLC 1-11, and if necessary, the HD
Performs processing to make an LC frame.

【００９４】Ｓ５−１５は、ｈａｒｄ２の通信がＧ４の
時、ＲＡＭ１−３のデータをＤＭＡ転送してＤＭＡＣ／
ＨＤＬＣ１−１１に送る処理を行う。In S5-15, when the communication of the hard2 is G4, the data of the RAM1-3 is DMA-transferred and the DMAC /
A process for sending to HDLC1-11 is performed.

【００９５】図６は、データ送信時に図２〜図５に示す
各工程のプログラムがＲＯＭ１−２のどの部分に存在す
るかを示す説明図である。FIG. 6 is an explanatory diagram showing in which part of the ROM 1-2 the program of each step shown in FIGS. 2 to 5 exists at the time of data transmission.

【００９６】６−１は、通信種別がＧ３かＧ４かを判断
する工程が格納されているエリアである。６−２は、通
信がＩＴＵ−ＴのＶ．２１か否かを判断する工程が格納
されているエリアである。An area 6-1 stores a step of determining whether the communication type is G3 or G4. 6-2, V.6 of communication of ITU-T. 21 is an area in which a step of determining whether the number is 21 is stored.

【００９７】６−３は、ＤＭＡＣ／ＨＤＬＣ１−７、１
−１１を制御する工程が格納されているエリアである。
６−４は、モデム１−９、１−１３を制御する工程が格
納されているエリアである。6-3 are DMAC / HDLC1-7, 1
This is the area where the process for controlling -11 is stored.
Reference numeral 6-4 denotes an area in which steps for controlling the modems 1-9 and 1-13 are stored.

【００９８】６−５は、データ送信時、ＳＷ１−８、１
−１２とセレクタ１−１５を制御する工程が格納されて
いるエリアである。６−６は、データ受信時、ＳＷ１−
８、１−１２とセレクタ１−１５を制御する工程が格納
されているエリアである。6-5, SW1-8, 1
This is an area in which processes for controlling the selector -12 and the selector 1-15 are stored. 6-6, when receiving data, SW1-
8 and 1-12 and an area in which steps for controlling the selector 1-15 are stored.

【００９９】図７は、データ受信時に図２〜図５に示す
各工程のプログラムがＲＯＭ１−２のどの部分に存在す
るかを示す説明図である。FIG. 7 is an explanatory diagram showing in which part of the ROM 1-2 the program of each step shown in FIGS. 2 to 5 exists when data is received.

【０１００】７−１は、通信種別がＧ３かＧ４かを判断
する工程が格納されているエリアである。７−２は、通
信がＩＴＵ−ＴのＶ．２１か否かを判断する工程が格納
されているエリアである。7-1 is an area in which a step of determining whether the communication type is G3 or G4 is stored. 7-2, the communication is ITU-T V.7. 21 is an area in which a step of determining whether the number is 21 is stored.

【０１０１】７−３は、ＤＭＡＣ／ＨＤＬＣ１−７、１
−１１を制御する工程が格納されているエリアである。
７−４は、モデム１−９、１−１３を制御する工程が格
納されているエリアである。7-3 are DMAC / HDLC1-7, 1
This is the area where the process for controlling -11 is stored.
7-4 is an area in which steps for controlling the modems 1-9 and 1-13 are stored.

【０１０２】７−５は、データ受信時にＳＷ１−８、１
−１２とセレクタ１−１５を制御する工程が格納されて
いるエリアである。７−６は、データ送信時にＳＷ１−
８、１−１２とセレクタ１−１５を制御する工程が格納
されているエリアである。7-5 are SW1-8, 1 when data is received.
This is an area in which processes for controlling the selector -12 and the selector 1-15 are stored. 7-6 indicates that SW1-
8 and 1-12 and an area in which steps for controlling the selector 1-15 are stored.

【０１０３】以上のように本実施例では、Ｇ３通信の時
も、ＤＭＡＣ／ＨＤＬＣを使用するため、ハードウエア
の利用率を向上できる。また、高速通信時にデータの転
送にＤＭＡを使用するため、ＣＰＵの負荷が軽減でき
る。As described above, in the present embodiment, the DMAC / HDLC is used even during the G3 communication, so that the utilization rate of hardware can be improved. Also, since DMA is used for data transfer during high-speed communication, the load on the CPU can be reduced.

【０１０４】なお、以上の実施例では、各工程のプログ
ラムがＲＯＭに格納されていたが、格納する記憶媒体は
他にフロッピーディスク、ＣＤ−ＲＯＭ、ハードディス
ク、メモリカード、光磁気ディスクなどを用いることが
できる。In the above embodiment, the program for each step is stored in the ROM. However, the storage medium to be stored may be a floppy disk, CD-ROM, hard disk, memory card, magneto-optical disk, or the like. Can be.

【０１０５】また、記憶エリアとしてもＲＡＭも書き換
え可能な記録媒体とて、フロッピーディスク、ハードデ
ィスク、メモリカードなどを用いることができる。Further, a floppy disk, a hard disk, a memory card, or the like can be used as a recording medium on which both the storage area and the RAM can be rewritten.

【０１０６】[0106]

【発明の効果】以上説明したように、本発明によれば、
モデムに対するデータの入出力やデータ変換処理をＨＤ
ＬＣ回路部によって負担させることにより、ハードウエ
アの利用効率を向上できるとともに、ＣＰＵの負荷を軽
減できる効果がある。As described above, according to the present invention,
HD input / output and data conversion processing for modem
By providing the burden on the LC circuit section, the utilization efficiency of hardware can be improved and the load on the CPU can be reduced.

[Brief description of the drawings]

【図１】本発明の一実施例の構成例を示すブロック図で
ある。FIG. 1 is a block diagram illustrating a configuration example of an embodiment of the present invention.

【図２】上記実施例の動作を示すフローチャートであ
る。FIG. 2 is a flowchart showing the operation of the embodiment.

【図３】上記実施例の動作を示すフローチャートであ
る。FIG. 3 is a flowchart showing the operation of the embodiment.

【図４】上記実施例の動作を示すフローチャートであ
る。FIG. 4 is a flowchart showing the operation of the embodiment.

【図５】上記実施例の動作を示すフローチャートであ
る。FIG. 5 is a flowchart showing the operation of the embodiment.

【図６】上記実施例における各工程のプログラムを格納
したメモリマップを示す説明図である。FIG. 6 is an explanatory diagram showing a memory map storing a program of each process in the embodiment.

【図７】上記実施例における各工程のプログラムを格納
したメモリマップを示す説明図である。FIG. 7 is an explanatory diagram showing a memory map storing a program of each step in the embodiment.

【図８】従来の構成例を示すブロック図である。FIG. 8 is a block diagram showing a conventional configuration example.

【図９】上記従来例の動作を示すフローチャートであ
る。FIG. 9 is a flowchart showing the operation of the conventional example.

【図１０】上記従来例の動作を示すフローチャートであ
る。FIG. 10 is a flowchart showing the operation of the conventional example.

【図１１】上記従来例の動作を示すフローチャートであ
る。FIG. 11 is a flowchart showing the operation of the conventional example.

【図１２】上記従来例の動作を示すフローチャートであ
る。FIG. 12 is a flowchart showing the operation of the conventional example.

[Explanation of symbols]

１−１…ＣＰＵ、１−２…ＲＯＭ、１−３…ＲＡＭ、１−４…バス、１−５…ｈａｒｄ１、１−６…ｈａｒｄ２１−７、１−１１…ＤＭＡＣ／ＨＤＬＣ、１−８、１−１２…ＳＷ、１−９、１−１３…モデム、１−１０、１−１４…ＰＣＭコーデック、１−１５…セレクタ、１−１６…ＩＳＤＮコントローラ、１−１７、１−１８…ＩＳＤＮ回線。 1-1 CPU, 1-2 ROM, 1-3 RAM, 1-4 bus, 1-5 hard1, 1-6 hard2 1-7, 1-11 DMAC / HDLC, 1-8 1-12, SW, 1-9, 1-13, modem, 1-10, 1-14, PCM codec, 1-15, selector, 1-16, ISDN controller, 1-17, 1-18, ISDN Line.

Claims

[Claims]

An HDLC circuit unit capable of controlling whether input data is converted to an HDLC frame and outputting a single or a plurality of data simultaneously, and controlling whether input data is converted to an HDLC frame. A communication control device, comprising: a plurality of modems that are possible and correspond to the HDLC circuit unit; and switch means for switching whether to input an output of the HDLC circuit unit to the modem.

2. An HDLC circuit unit capable of taking out data other than the HDLC frame as it is and capable of inputting a single or a plurality of data simultaneously, and determining whether or not to convert the input HDLC frame into other data. Communication control, comprising: a plurality of modems that are controllable and correspond to the HDLC circuit unit; and switch means for switching whether or not an input to the HDLC circuit unit is an output of the modem. apparatus.

3. It is possible to output a plurality of data singly or simultaneously, and to input a plurality of data singly or simultaneously, to control whether or not to convert the input data into an HDLC frame. An HDLC circuit that can control the extraction of data other than the frame as it is, and can control whether to convert the input data into an HDLC frame and can control whether to convert the input HDLC frame into other data. A plurality of modems corresponding to the HDLC circuit unit, and switching whether or not to input the output of the HDLC circuit unit to the modem, and determining whether to input the input to the HDLC circuit unit to the output of the modem A communication control device, comprising: switch means for switching between.

4. The output signal from the modem according to claim 1, wherein the final output determining means determines whether or not to output the final output data to the modem. A high-speed signal means for determining whether or not the signal is a signal; an HDLC framing means for providing data to an HDLC circuit unit to output data as an HDLC frame; and a non-linear signal for providing data to the HDLC circuit unit and outputting the data as it is. Framing means; output switching means for controlling whether or not input data is converted into HDLC frames for the modem; and input switching means for controlling whether or not to output the output of the HDLC chip to the modem. When the determination by the final output determination unit is a modem and the determination by the high-speed signal determination unit is a high-speed signal,
A communication control device, wherein the HDLC circuit unit performs HDLC framing.

5. An apparatus according to claim 2, wherein said input determining means determines whether or not the input data is a modem. High-speed signal determining means for determining whether or not a signal is present; de-frame means for extracting data in a frame when HDLC frame data is input to the HDLC circuit; and non-frame data when input to the HDLC circuit Means for extracting the data as it is, output switching means for controlling whether or not to output the HDLC frame data as it is to the modem, and input switching for controlling whether to input the HDLC circuit section from the modem. Means, wherein the judgment by the input judgment means is a modem, and the judgment by the high-speed signal judgment means is a high-speed signal. , The communication control device, characterized in that to perform decoding of HDLC frame data input to the HDLC circuit.

6. The method according to claim 4, wherein the determination as to whether or not the signal is a high-speed signal is made according to V.11 according to the ITU-T recommendation. 21. A communication control device, wherein the determination is made based on whether the signal is 21 or not.

7. A first control step of controlling whether or not to convert input data into an HDLC frame and controlling an HDLC circuit unit capable of outputting a single or a plurality of data at the same time; A second control step of controlling whether to frame or not and controlling a plurality of modems corresponding to the HDLC circuit unit; and switching whether or not to input an output of the HDLC circuit unit to the modem. A control method for a communication control device, comprising: a third control step.

8. A fourth control step of controlling an HDLC circuit unit capable of directly extracting data other than the HDLC frame as it is and capable of inputting a single data or a plurality of data at the same time; A fifth control step of controlling whether to convert the data into data and controlling a plurality of modems corresponding to the HDLC circuit unit; and determining whether an input to the HDLC circuit unit is an output of the modem. And a sixth control step of switching between the two.

9. A plurality of data can be output singly or simultaneously, a plurality of data can be input singly or simultaneously, and whether or not input data is converted into an HDLC frame can be controlled. A seventh control step of controlling an HDLC circuit unit capable of controlling the extraction of data other than the frame as it is, and a control of whether or not to convert the input data into an HDLC frame and converting the input HDLC frame into other data An eighth control step of controlling a plurality of modems corresponding to the HDLC circuit section, and switching whether or not to input an output of the HDLC circuit section to the modem. A ninth control step of switching whether or not an input to the HDLC circuit unit is an output of the modem. Control method of the communication control device.

10. A final output judging step for judging whether or not to output the final output data to a modem, and when the final output judging step judges the modem, the output signal from the modem is high speed. A high-speed signal step of determining whether or not the signal is a signal; an HDLC framing step of giving data to an HDLC circuit unit to output data as an HDLC frame; A framing step, an output switching step of controlling whether or not input data is converted to an HDLC frame with respect to the modem, and an input switching step of controlling whether or not the output of the HDLC chip is input to the modem. When the determination in the final output determination step is a modem and the determination in the high-speed signal determination step is a high-speed signal,
A method for controlling a communication control device, comprising: causing the HDLC circuit unit to perform HDLC framing.

11. An input judging step according to claim 8, wherein said input judging step judges whether the input data is a modem or not. A high-speed signal judging step for judging; a deframing step for extracting data from a frame when HDLC frame data is input to the HDLC circuit unit; and a non-frame data when the non-frame data is input to the HDLC circuit unit. Extracting step, an output switching step of controlling whether or not to output the HDLC frame data to the modem as it is, and an input switching step of controlling whether or not the input to the HDLC circuit section is made from the modem. If the judgment in the input judgment step is a modem and the judgment in the high-speed signal judgment step is a high-speed signal, Control method for a communication control device, characterized in that to perform decoding of HDLC frame data input to the HDLC circuit.

12. The method according to claim 10, wherein the determination as to whether or not the signal is a high-speed signal is made according to V.11 according to the ITU-T recommendation. 21. A control method for a communication control device, wherein a determination is made based on whether the signal is 21 or not.

13. A computer-readable storage medium storing a program for controlling a communication control device, wherein it is possible to control whether or not input data is converted into an HDLC frame and to store a plurality of data singly or simultaneously. A first control step of controlling an output-capable HDLC circuit section, and a second control step of controlling whether to convert input data into an HDLC frame and controlling a plurality of modems corresponding to the HDLC circuit section And a third control step of switching whether or not the output of the HDLC circuit unit is input to the modem.

14. A computer-readable storage medium storing a program for controlling a communication control device, wherein data other than the HDLC frame can be controlled as it is, and a plurality of data can be input singly or simultaneously. A fourth control step of controlling the HDLC circuit section, and a fifth control step of controlling whether to convert the input HDLC frame into other data and controlling a plurality of modems corresponding to the HDLC circuit section. A storage medium storing a program for executing a control step, and a sixth control step of switching whether or not an input to the HDLC circuit unit is an output of the modem.