JPH11204727A - Semiconductor device and manufacture there of - Google Patents

Semiconductor device and manufacture there of

Info

Publication number
JPH11204727A
JPH11204727A JP176598A JP176598A JPH11204727A JP H11204727 A JPH11204727 A JP H11204727A JP 176598 A JP176598 A JP 176598A JP 176598 A JP176598 A JP 176598A JP H11204727 A JPH11204727 A JP H11204727A
Authority
JP
Japan
Prior art keywords
insulating film
capacitor
electrode
film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP176598A
Other languages
Japanese (ja)
Inventor
Misao Yoshimura
村 操 吉
Yoshiaki Kitaura
浦 義 昭 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP176598A priority Critical patent/JPH11204727A/en
Publication of JPH11204727A publication Critical patent/JPH11204727A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a capacitor whose working can be simplified, and whose micromachining can be attained. SOLUTION: This device is provided with a first insulating film 3 formed on a semiconductor substrate; a cylindrical capacitor insulating film 7 having a through hole along an axial direction which is formed on the first insulating film 3, so that the bottom face can be brought into contact with the first insulating film 3; a first capacitor electrode 13a constituting of an electrode material film formed on the wall face of the through-hole of the capacitor insulating film 7; and a second capacitor electrode 13b consisting of an electrode material film formed on the outside wall face of the capacitor insulating film 7.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はキャパシタを有する
半導体装置およびその製造方法に関する。
The present invention relates to a semiconductor device having a capacitor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、キャパシタの占有面積を低減する
ために、キャパシタ絶縁膜として、比誘電率が非常に大
きな強誘電体材料または高誘電体材料が用いられてい
る。しかし、これらの材料はペロブスカイト型の酸化物
誘電体材料が用いられている、すなわち、このペロブス
カイト型の酸化物誘電体材料は、A、Bを元素または化
合物を示す記号としたとき、ABO3 (例えば、Pb
1-x Tix 3 、BaTiO3 、SrTiO3 等)を
表わされる。
2. Description of the Related Art In recent years, in order to reduce the area occupied by a capacitor, a ferroelectric material or a high dielectric material having a very large relative dielectric constant has been used as a capacitor insulating film. However, for these materials, a perovskite-type oxide dielectric material is used. That is, when the perovskite-type oxide dielectric material has A and B as symbols indicating an element or a compound, ABO 3 ( For example, P b Z
r 1-x Ti x O 3 , BaTiO 3, SrTiO 3 , etc.) represented a.

【0003】このように酸化物誘電体材料は酸素を構成
元素として含んでいるため、キャパシタの下部電極上
に、酸化物誘電体材料からなるキャパシタ絶縁膜を形成
した場合、下部電極とキャパシタ絶縁膜との間に下部電
極の酸化物が形成されて比誘電率が低下するおそれがあ
る。このため、下部電極には酸化されにくい材料(例え
ばPt)が用いられる。
Since the oxide dielectric material contains oxygen as a constituent element, when a capacitor insulating film made of an oxide dielectric material is formed on a lower electrode of a capacitor, the lower electrode and the capacitor insulating film The oxide of the lower electrode may be formed between them, and the relative dielectric constant may be reduced. For this reason, a material that is hardly oxidized (for example, Pt) is used for the lower electrode.

【0004】このようなキャパシタを有する従来の半導
体装置の製造方法を図7を参照して説明する。まず、半
導体基板1上に例えばSiO2 からなる絶縁膜3を形成
する。続いてこの絶縁膜3上に、逆テーパ形状の開孔を
有するレジストパターン(図示せず)を形成した後、こ
のレジストパターンをマスクにしてPtを蒸着すること
により、絶縁膜3上にPtからなる下部電極41を形成
する(図7(a)参照)。
A method of manufacturing a conventional semiconductor device having such a capacitor will be described with reference to FIG. First, an insulating film 3 made of, for example, SiO 2 is formed on a semiconductor substrate 1. Subsequently, a resist pattern (not shown) having a reverse tapered opening is formed on the insulating film 3, and Pt is deposited on the insulating film 3 by depositing Pt using the resist pattern as a mask. The lower electrode 41 is formed (see FIG. 7A).

【0005】次に上記レジストパターンを除去した後、
基板全面に、例えばSrTiO3 からなるキャパシタ絶
縁膜43を形成する(図7(b)参照)。続いて下部電
極41上に、逆テーパ形状の開孔44を有するレジスト
パターン45を形成する(図7(b)参照)。
Next, after removing the resist pattern,
A capacitor insulating film 43 made of, for example, SrTiO 3 is formed on the entire surface of the substrate (see FIG. 7B). Subsequently, a resist pattern 45 having a reverse tapered opening 44 is formed on the lower electrode 41 (see FIG. 7B).

【0006】次に上記レジストパターン45をマスクに
してPtを蒸着することにより、上部電極47を形成し
た後、レジストパターン45を除去する(図7(c)参
照)。続いて上部電極47をマスクにしてキャパシタ絶
縁膜43をパターニングし、キャパシタを完成する。
Next, Pt is deposited using the resist pattern 45 as a mask to form an upper electrode 47, and then the resist pattern 45 is removed (see FIG. 7C). Subsequently, the capacitor insulating film 43 is patterned using the upper electrode 47 as a mask to complete the capacitor.

【0007】[0007]

【発明が解決しようとする課題】このような従来の製造
方法においては、Ptからなる下部電極41の形成に
は、RIE等のドライエッチングを用いて加工すること
ができず、リフトオフ法が用いられている。このため、
キャパシタを微細化することが困難であるという問題が
ある。
In such a conventional manufacturing method, the lower electrode 41 made of Pt cannot be processed by dry etching such as RIE, and a lift-off method is used. ing. For this reason,
There is a problem that it is difficult to miniaturize the capacitor.

【0008】また、従来の製造方法においては下部電極
等の電極材料に加工が容易な金属を用いても、この金属
が耐酸化性でなければ用いることができないという問題
がある。
In addition, the conventional manufacturing method has a problem that even if a metal which can be easily processed is used for an electrode material such as a lower electrode, the metal cannot be used unless the metal has oxidation resistance.

【0009】本発明は上記事情を考慮してなされたもの
であって、加工が容易でかつ微細化が可能なキャパシタ
を有する半導体装置およびその製造方法を提供すること
を目的とする。
The present invention has been made in view of the above circumstances, and has as its object to provide a semiconductor device having a capacitor which is easy to process and can be miniaturized, and a method of manufacturing the same.

【0010】[0010]

【課題を解決するための手段】本発明による半導体装置
は、半導体基板上に形成された第1の絶縁膜と、底面が
前記第1の絶縁膜に接するように前記第1の絶縁膜上に
形成された、軸方向に沿った貫通孔を有する柱状のキャ
パシタ絶縁膜と、前記キャパシタ絶縁膜の前記貫通孔の
壁面に形成された電極材料膜からなる第1のキャパシタ
電極と、前記キャパシタ絶縁膜の外側の壁面に形成され
た電極材料膜からなる第2のキャパシタ電極と、を備え
ていることを特徴とする。
According to the present invention, there is provided a semiconductor device comprising: a first insulating film formed on a semiconductor substrate; and a first insulating film formed on the first insulating film such that a bottom surface is in contact with the first insulating film. A first capacitor electrode formed of a columnar capacitor insulating film having a through hole extending along an axial direction, an electrode material film formed on a wall surface of the through hole of the capacitor insulating film, and the capacitor insulating film And a second capacitor electrode made of an electrode material film formed on the outer wall surface of the second capacitor electrode.

【0011】なお、前記第1のキャパシタ電極は前記貫
通孔の底部の前記第1の絶縁膜上にも延在しており、前
記第2のキャパシタ電極は前記キャパシタ絶縁膜の外側
の前記第1の絶縁膜上にも延在しており、前記第1およ
び第2のキャパシタ電極および前記キャパシタ絶縁膜を
覆う第2の絶縁膜と、この第2の絶縁膜に設けられて前
記第1、第2のキャパシタ電極と各々接続するための第
1、第2のコンタクト孔と、この第1、第2のコンタク
ト孔を埋込むように形成された第1、第2の引出し電極
と、を備えているように構成しても良い。
The first capacitor electrode also extends on the first insulating film at the bottom of the through hole, and the second capacitor electrode is provided on the first insulating film outside the capacitor insulating film. A second insulating film that covers the first and second capacitor electrodes and the capacitor insulating film; and a first insulating film provided on the second insulating film. First and second contact holes for connecting to the first and second capacitor electrodes, respectively, and first and second lead-out electrodes formed so as to fill the first and second contact holes. May be configured.

【0012】また、本発明による半導体装置は、半導体
基板上に形成された第1の絶縁膜と、この第1の絶縁膜
上に形成された直方体状のキャパシタ絶縁膜と、このキ
ャパシタ絶縁膜の一対の対向する側面に形成された電極
材料膜からなる第1および第2のキャパシタ電極と、を
備えていることを特徴とする。
Further, according to the present invention, there is provided a semiconductor device comprising: a first insulating film formed on a semiconductor substrate; a rectangular parallelepiped capacitor insulating film formed on the first insulating film; And a first and a second capacitor electrode made of an electrode material film formed on a pair of opposing side surfaces.

【0013】なお、前記第1のキャパシタ電極の一方の
端部に前記第1のキャパシタ電極と電気的に接続するよ
うに設けられた第1の引出し電極と、前記第2のキャパ
シタ電極の2つ端部のうち、前記第1の引出し電極が設
けられた前記第1のキャパシタ電極の端部と対向する端
部と異なる端部に前記第2のキャパシタ電極と電気的に
接続するように設けられた第2の引出し電極と、を備え
ているように構成しても良い。
[0013] A first extraction electrode provided at one end of the first capacitor electrode so as to be electrically connected to the first capacitor electrode, and two of the second capacitor electrode. Of the ends, the first extraction electrode is provided so as to be electrically connected to the second capacitor electrode at an end different from the end facing the end of the first capacitor electrode provided with the first extraction electrode. And a second extraction electrode.

【0014】なお、前記キャパシタ絶縁膜はペロブスカ
イト型酸化物誘電体材料から構成されることが好まし
い。
Preferably, the capacitor insulating film is made of a perovskite oxide dielectric material.

【0015】また、本発明による半導体装置の製造方法
は、第1の絶縁膜が形成された半導体基板の前記第1の
絶縁膜上に柱状の絶縁部を形成する工程と、前記絶縁部
を覆う高誘電体材料からなる第2の絶縁膜を形成する工
程と、前記第2の絶縁膜のうち前記絶縁部の上面上の部
分のみを除去する工程と、前記絶縁部を除去することに
より前記第2の絶縁膜からなる凹部を有する柱を形成す
る工程と、基板全面に電極材料膜を堆積した後、前記第
2の絶縁膜からなる柱の上面上の電極材料膜のみを除去
する工程と、を備えていることを特徴とする。体装置の
製造方法。
Further, in the method of manufacturing a semiconductor device according to the present invention, a step of forming a columnar insulating portion on the first insulating film of the semiconductor substrate on which the first insulating film is formed, and covering the insulating portion Forming a second insulating film made of a high dielectric material, removing only a portion of the second insulating film on the upper surface of the insulating portion, and removing the insulating portion to remove the second insulating film. Forming a column having a concave portion made of the second insulating film, and after depositing an electrode material film over the entire surface of the substrate, removing only the electrode material film on the upper surface of the column made of the second insulating film; It is characterized by having. Manufacturing method of body device.

【0016】また、本発明により半導体装置の製造方法
は、第1の絶縁膜が形成された半導体基板上の前記第1
の絶縁膜上に、対向する面が所定の間隔をもって配置さ
れる一対の絶縁部を形成する工程と、前記一対の絶縁部
の間の隙間が埋め込まれるように基板全面に高誘電体材
料からなる第2の絶縁膜を形成する工程と、前記絶縁部
の上面が露出するまで前記第2の絶縁膜をエッチバック
する工程と、前記絶縁部のみを除去することにより前記
第2の絶縁膜に2つの開口部を形成する工程と、前記2
つの開口部を電極材料膜で埋め込むことにより一対のキ
ャパシタ電極を形成する工程と、前記第2の絶縁膜をパ
ターニングすることにより前記一対のキャパシタ電極の
間にのみ前記第2の絶縁膜を残存させる工程と、を備え
ていることを特徴とする。
Further, according to the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming the first insulating film on a semiconductor substrate on which the first insulating film is formed;
Forming a pair of insulating portions having opposing surfaces disposed at predetermined intervals on the insulating film, and forming a high-dielectric material on the entire surface of the substrate so as to fill a gap between the pair of insulating portions. Forming a second insulating film, etching back the second insulating film until the upper surface of the insulating portion is exposed, and removing only the insulating portion to form a second insulating film. Forming two openings;
Forming a pair of capacitor electrodes by filling the two openings with an electrode material film, and patterning the second insulating film so that the second insulating film remains only between the pair of capacitor electrodes. And a step.

【0017】[0017]

【発明の実施の形態】本発明による半導体装置の第1の
実施の形態を図1を参照して説明する。図1(a)は第
1の実施の形態の半導体装置を図1(b)に示す切断線
B−B′で切断したときの断面図、図1(b)は第1の
実施の形態の半導体装置を図1(a)に示す切断線A−
A′で切断したときの断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of a semiconductor device according to the present invention will be described with reference to FIG. FIG. 1A is a cross-sectional view of the semiconductor device according to the first embodiment taken along a cutting line BB ′ shown in FIG. 1B, and FIG. 1B is a sectional view of the semiconductor device according to the first embodiment. The semiconductor device is cut along a section line A- shown in FIG.
It is sectional drawing at the time of cutting by A '.

【0018】この第1の実施の形態の半導体装置は、半
導体基板1上に絶縁膜3が形成されている。そしてこの
絶縁膜3上には、例えばSrTiO3 からなる軸方向に
沿った貫通孔を有する柱状のキャパシタ絶縁膜7が形成
されている。このキャパシタ絶縁膜7の底面は絶縁膜3
に接している。このキャパシタ絶縁膜7の貫通孔の側面
および底面には例えばWNx 膜からなるキャパシタ電極
13aが形成されている。またキャパシタ絶縁膜7の外
側の側面には、例えばWNx 膜からなるキャパシタ電極
13bが形成されている。キャパシタ電極13aと、キ
ャパシタ絶縁膜7と、キャパシタ電極13bとからキャ
パシタが構成されている。
In the semiconductor device according to the first embodiment, an insulating film 3 is formed on a semiconductor substrate 1. On the insulating film 3, a columnar capacitor insulating film 7 made of, for example, SrTiO 3 and having a through hole along the axial direction is formed. The bottom surface of the capacitor insulating film 7 is the insulating film 3
Is in contact with A capacitor electrode 13a made of, for example, a WN x film is formed on the side and bottom surfaces of the through hole of the capacitor insulating film 7. On the outer side surface of the capacitor insulating film 7, a capacitor electrode 13b made of, for example, a WN x film is formed. A capacitor is constituted by the capacitor electrode 13a, the capacitor insulating film 7, and the capacitor electrode 13b.

【0019】この第1の実施の形態の半導体装置におい
ては、高誘電体材料からなる膜7aが柱状のキャパシタ
絶縁膜7の外側の絶縁膜3上にも延在するように形成さ
れており、キャパシタ電極13bも上記高誘電体材料か
らなる膜7a上にも延在するように形成されている。
In the semiconductor device of the first embodiment, the film 7a made of a high dielectric material is formed so as to extend also on the insulating film 3 outside the columnar capacitor insulating film 7, The capacitor electrode 13b is also formed to extend on the film 7a made of the high dielectric material.

【0020】これらのキャパシタ電極13a、キャパシ
タ絶縁膜7、およびキャパシタ電極13bは層間絶縁膜
17によって覆われている。そしてこの層間絶縁膜17
にはキャパシタ電極13a,13bとのコンタクトを取
るためのコンタクト孔が各々開孔されており、これらの
コンタクト孔は例えばW(タングステン)からなる引出
し電極19a,19bによって埋め込まれている。
The capacitor electrode 13a, the capacitor insulating film 7, and the capacitor electrode 13b are covered with an interlayer insulating film 17. And this interlayer insulating film 17
Are provided with contact holes for making contact with the capacitor electrodes 13a and 13b, respectively, and these contact holes are filled with extraction electrodes 19a and 19b made of, for example, W (tungsten).

【0021】以上、説明したように、第1の実施の形態
の半導体装置においては、キャパシタ電極13a,13
bとして加工容易な金属材料、例えばWNx を用いるこ
とが可能となり、キャパシタを微細化することができ
る。
As described above, in the semiconductor device of the first embodiment, the capacitor electrodes 13a, 13a
As b, a metal material that can be easily processed, for example, WN x can be used, and the capacitor can be miniaturized.

【0022】なお、キャパシタ電極13a,13bの材
料としてWNx を用いた場合は、比誘電率をさらに向上
させることが可能となり、より容量の高いキャパシタを
得ることができる。
When WN x is used as the material of the capacitor electrodes 13a and 13b, the relative dielectric constant can be further improved, and a capacitor with higher capacitance can be obtained.

【0023】なお、第1の実施の形態においては、キャ
パシタの横断面は図1(b)に示すように外形および貫
通孔とも四角形であったが、円形または多角形等であっ
ても良い。
In the first embodiment, the cross section of the capacitor has a rectangular outer shape and a through hole as shown in FIG. 1B, but may have a circular or polygonal shape.

【0024】また、第1の実施の形態においては、高誘
電体材料からなる膜7aが柱状のキャパシタ絶縁膜7の
外側の絶縁膜3上にも延在するように形成されている
が、この膜7aは無くても良い。この場合キャパシタ電
極13bは絶縁膜3上に延在するように形成される。
In the first embodiment, the film 7a made of a high dielectric material is formed so as to extend also on the insulating film 3 outside the columnar capacitor insulating film 7. The film 7a may not be provided. In this case, the capacitor electrode 13b is formed to extend on the insulating film 3.

【0025】次に本発明の第2の実施の形態を図2およ
び図3を参照して説明する。この第2の実施の形態は、
図1に示す第1の実施の形態の半導体装置の製造方法で
あって、その製造工程を図2および図3に示す。
Next, a second embodiment of the present invention will be described with reference to FIGS. In this second embodiment,
FIG. 2 and FIG. 3 show a method of manufacturing the semiconductor device according to the first embodiment shown in FIG.

【0026】まず、例えばSiO2 からなる絶縁膜3が
形成された半導体基板1上に例えばSiNからなる絶縁
膜を堆積し、この絶縁膜をパターニングすることにより
絶縁膜3上にSiNからなるピラー5を形成する(図2
(a)参照)。
First, an insulating film made of, for example, SiN is deposited on the semiconductor substrate 1 on which the insulating film 3 made of, for example, SiO 2 is formed, and the insulating film is patterned to form pillars 5 made of SiN on the insulating film 3. (FIG. 2)
(A)).

【0027】次にスパッタ法を用いて高誘電体材料、例
えばSrTiO3 からなる膜7を、ピラー5を覆うよう
に形成する(図2(b)参照)。続いて基板全面に、S
rTiO3 膜7を被覆するようにフォトレジスト層9を
形成した後(図2(c)参照)、このフォトレジスト層
9をエッチングし、ピラー5の上面上のSrTiO3
7を露出する(図2(d)参照)。
Next, a film 7 made of a high dielectric material, for example, SrTiO 3 is formed by a sputtering method so as to cover the pillars 5 (see FIG. 2B). Subsequently, S
After forming a photoresist layer 9 so as to cover the rTiO 3 film 7 (see FIG. 2C), the photoresist layer 9 is etched to expose the SrTiO 3 film 7 on the upper surface of the pillar 5 (FIG. 2 (d)).

【0028】次にエチレンジアミン四酢酸溶液を用いて
ピラー5の上面上の露出しているSrTiO3 膜7をエ
ッチングにより除去する(図2(e)参照)。続いてC
DE(Chemical Dry Etching)を
用いてピラー5を除去した後、フォトレジスト層9を有
機溶剤を用いて除去することにより凹部を有する柱状の
SrTiO3 膜7が形成される(図2(f)参照)。
Next, the exposed SrTiO 3 film 7 on the upper surface of the pillar 5 is removed by etching using an ethylenediaminetetraacetic acid solution (see FIG. 2E). Then C
After removing pillars 5 using DE (Chemical Dry Etching), the photoresist layer 9 is removed using an organic solvent to form columnar SrTiO 3 film 7 having concave portions (see FIG. 2F). ).

【0029】次にピラー5を覆うように基板全面に例え
ばWNx からなる電極膜13を形成する(図3(a)参
照)。続いて電極膜13を覆うように基板全面にフォト
レジスト層15を形成した後、このフォトレジスト層1
5をエッチングすることにより、SrTiO3 膜7の頭
部の電極膜13のみを露出させる(図3(b)参照)。
Next, an electrode film 13 made of, for example, WN x is formed on the entire surface of the substrate so as to cover the pillars 5 (see FIG. 3A). Subsequently, after a photoresist layer 15 is formed on the entire surface of the substrate so as to cover the electrode film 13, the photoresist layer 1
By etching 5, only the electrode film 13 on the top of the SrTiO 3 film 7 is exposed (see FIG. 3B).

【0030】次に電極膜13の露出している部分のみを
CDEまたはRIE(Reactive Ion Et
ching)を用いて除去した後、フォトレジスト層1
5を有機溶剤を用いて除去する(図3(c)参照)。こ
れにより柱状のSrTiO3膜7の凹部にはキャパシタ
電極13aが形成されるとともに柱状のSrTiO3
7の外側の壁面にはキャパシタ電極13bが形成され
る。そしてキャパシタ電極13a、SrTiO3 膜7、
およびキャパシタ電極13bからキャパシタが構成され
ることになる。
Next, only the exposed portion of the electrode film 13 is subjected to CDE or RIE (Reactive Ion Et
Ching) to remove the photoresist layer 1
5 is removed using an organic solvent (see FIG. 3C). As a result, the capacitor electrode 13a is formed in the concave portion of the columnar SrTiO 3 film 7, and the capacitor electrode 13b is formed on the outer wall surface of the columnar SrTiO 3 film 7. Then, the capacitor electrode 13a, the SrTiO 3 film 7,
And the capacitor electrode 13b forms a capacitor.

【0031】次に基板全面に層間絶縁膜17を堆積した
後、この層間絶縁膜17に、キャパシタ電極13a,1
3bとの各々のコンタクトを取るためのコンタクト孔を
開孔する。そしてこのコンタクト孔を例えばWからなる
膜で埋め込み、このW膜をパターニングすることにより
引出し電極19a,19bを形成する(図3(d)参
照)。
Next, after an interlayer insulating film 17 is deposited on the entire surface of the substrate, the capacitor electrodes 13a, 1
A contact hole for making a contact with each of the contact holes 3b is formed. Then, the contact holes are filled with a film made of W, for example, and extraction electrodes 19a and 19b are formed by patterning the W film (see FIG. 3D).

【0032】なお、この第2の実施の形態の製造方法に
おいては、SrTiO3 膜の形成にはステップガバレー
ジおよび結晶性が良好なCVD(Chemical V
apor Deposition)を用いることが望ま
しい。
In the manufacturing method of the second embodiment, the SrTiO 3 film is formed by CVD (Chemical V) having good step coverage and good crystallinity.
It is preferable to use an apor deposition.

【0033】この第2の実施の形態の製造方法によって
製造された半導体装置も第1の実施の形態と同様の効果
を奏することはいうまでもない。
It goes without saying that the semiconductor device manufactured by the manufacturing method according to the second embodiment also has the same effect as the first embodiment.

【0034】またこの第2の実施の形態の製造方法によ
れば、キャパシタ絶縁膜となるSrTiO3 膜が形成さ
れた後、キャパシタ電極が形成されるため、これらのキ
ャパシタ電極は酸化されることはなく、電極材料として
耐酸化性に優れていない材料(例えばWNx )でも使用
することが可能となる。
According to the manufacturing method of the second embodiment, since the capacitor electrodes are formed after the SrTiO 3 film serving as the capacitor insulating film is formed, these capacitor electrodes are not oxidized. In addition, it is possible to use a material (for example, WN x ) that is not excellent in oxidation resistance as an electrode material.

【0035】次に本発明による半導体装置の第3の実施
の形態の構成を図4に示す。図4(a)は第3の実施の
形態の半導体装置の上面図であり、図4(b)は図4
(a)に示す切断線C−C′で切断したときの断面図で
ある。この第3の実施の形態の半導体装置は半導体基板
1上に絶縁膜3が形成され、この絶縁膜3上に形状が直
方体の高誘電体材料からなるキャパシタ絶縁膜34が形
成されている(図4(b)参照)。そしてこのキャパシ
タ絶縁膜34の一対の対向する側面に例えばWNx から
なるキャパシタ電極35a,35bが形成されている
(図4(a)、(b)参照)。
FIG. 4 shows the configuration of a third embodiment of the semiconductor device according to the present invention. FIG. 4A is a top view of the semiconductor device according to the third embodiment, and FIG.
It is sectional drawing at the time of cutting | disconnection along cutting line CC 'shown to (a). In the semiconductor device according to the third embodiment, an insulating film 3 is formed on a semiconductor substrate 1, and a capacitor insulating film 34 formed of a rectangular parallelepiped high dielectric material is formed on the insulating film 3. 4 (b)). The capacitor electrode 35a that the side surfaces a pair of opposing the capacitor insulating film 34 made of, for example, WN x, 35b are formed (FIG. 4 (a), (b) refer).

【0036】また、キャパシタ電極35a,35bに
は、配線とのコンタクトを取るための引出し部35
c ,35bc が各々設けられている。この引出し部3
5ac と引出し部35bc は対角線上に位置するように
配置されている(図4(a)参照)。
The capacitor electrodes 35a and 35b have lead-out portions 35 for making contact with wiring.
a c, 35b c are provided respectively. This drawer 3
5a c and the lead portion 35b c is arranged so as to be positioned diagonally (see Figure 4 (a)).

【0037】この第3の実施の形態においては、キャパ
シタ電極に加工が容易な電極材料を用いることが可能と
なり、微細化することができる。
In the third embodiment, it is possible to use an electrode material which is easy to process for the capacitor electrode, and it is possible to miniaturize the capacitor electrode.

【0038】なお、第3の実施の形態においては、引出
し部35ac と引出し部35bc は対角線上に位置する
ように配置されていたが、図5に示すように対向するよ
うに配置しても良い。
[0038] In the third embodiment, lead portions 35b c and the lead portion 35a c are had been arranged so as to be positioned diagonally arranged so as to face as shown in FIG. 5 Is also good.

【0039】次に本発明の第4の実施の形態を図6を参
照して説明する。この第4の実施の形態は、図4に示す
第3の実施の形態の半導体装置の製造方法であって、そ
の製造工程断面図を図6に示す。
Next, a fourth embodiment of the present invention will be described with reference to FIG. The fourth embodiment is a method of manufacturing the semiconductor device according to the third embodiment shown in FIG. 4, and FIG. 6 is a sectional view showing the manufacturing process.

【0040】まず、例えばSiO2 からなる絶縁膜3が
形成された半導体基板1上に例えばSiNからなる絶縁
膜を堆積し、この絶縁膜をパターニングすることによ
り、絶縁膜3上に所定の間隔をもって配置された2枚の
SiNからなる板部31a,31bが形成される(図6
(a)参照)。
First, an insulating film made of, for example, SiN is deposited on the semiconductor substrate 1 on which the insulating film 3 made of, for example, SiO 2 is formed, and this insulating film is patterned to form a predetermined interval on the insulating film 3. Plate portions 31a and 31b made of two placed SiNs are formed.
(A)).

【0041】次にこれらの板部31a,31bを覆うよ
うに基板全面に、例えばSrTiO3 からなる膜33を
ゾルゲル法で堆積した後、高温で熱処理することにより
結晶化する(図6(b)参照)。続いてこのSrTiO
3 膜33を板部31a,31bの上面が露出するまでエ
ッチングする(図6(c)参照)。
Next, a film 33 made of, for example, SrTiO 3 is deposited on the entire surface of the substrate by a sol-gel method so as to cover these plate portions 31a, 31b, and then crystallized by heat treatment at a high temperature (FIG. 6B). reference). Then this SrTiO
The three films 33 are etched until the upper surfaces of the plate portions 31a and 31b are exposed (see FIG. 6C).

【0042】次にCDE法を用いてSiNからなる板部
31a,31bを除去することにより開孔を形成した
後、CVD法を用いて上記開孔をWで埋め込み電極35
a,35bを形成する(図6(d)参照)。続いてリソ
グラフィ技術を用いてSrTiO3 膜33をパターニン
グすることにより、電極35aと電極35bに挟まれた
キャパシタ絶縁膜34を形成する(図6(e)参照)。
Next, an opening is formed by removing the plate portions 31a and 31b made of SiN by using the CDE method.
a and 35b are formed (see FIG. 6D). Subsequently, the capacitor insulating film 34 sandwiched between the electrodes 35a and 35b is formed by patterning the SrTiO 3 film 33 using a lithography technique (see FIG. 6E).

【0043】この第4の実施の形態の製造方法によれ
ば、キャパシタ絶縁膜34となるSrTiO3 膜が形成
された後に、キャパシタ電極35a,35bが形成され
るため、キャパシタ電極の材料として耐酸化性に優れて
いない材料を用いることが可能となる。
According to the manufacturing method of the fourth embodiment, the capacitor electrodes 35a and 35b are formed after the SrTiO 3 film serving as the capacitor insulating film 34 is formed. It is possible to use a material that is not excellent in properties.

【0044】またこの第4の実施の形態の製造方法によ
って製造された半導体装置は第3の実施の形態と同様の
効果を奏することはいうまでもない。
It goes without saying that the semiconductor device manufactured by the manufacturing method according to the fourth embodiment has the same effect as the third embodiment.

【0045】なお、上記第1乃至第4の実施の形態にお
いては、キャパシタ絶縁膜はSrTiO3 膜から形成さ
れていたが、本発明はこれに限られるものではなく、ペ
ロブスカイト型の酸化物誘電体材料や、他の高誘電体材
料を用いることができる。
In the first to fourth embodiments, the capacitor insulating film is formed of the SrTiO 3 film. However, the present invention is not limited to this, and the present invention is not limited to this. Materials or other high dielectric materials can be used.

【0046】[0046]

【発明の効果】以上述べたように本発明によれば、加工
が容易でかつ微細化が可能なキャパシタを得ることがで
きる。
As described above, according to the present invention, it is possible to obtain a capacitor which can be easily processed and which can be miniaturized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の構成図。FIG. 1 is a configuration diagram of a first embodiment of the present invention.

【図2】本発明の第2の実施の形態の製造工程断面図。FIG. 2 is a sectional view of a manufacturing process according to a second embodiment of the present invention.

【図3】本発明の第2の実施の形態の製造工程断面図。FIG. 3 is a sectional view showing a manufacturing process according to a second embodiment of the present invention.

【図4】本発明の第3の実施の形態の構成図。FIG. 4 is a configuration diagram of a third embodiment of the present invention.

【図5】第3の実施の形態の変形例を示す上面図。FIG. 5 is a top view showing a modification of the third embodiment.

【図6】本発明の第4の実施の形態の製造工程断面図。FIG. 6 is a sectional view showing a manufacturing process according to a fourth embodiment of the present invention.

【図7】従来の半導体装置の製造工程断面図。FIG. 7 is a cross-sectional view of a manufacturing process of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 絶縁膜 5 ピラー 7 SrTiO3 膜 9 フォトレジスト層 11 凹部 13 電極膜 13a 電極 13b 電極 15 フォトレジスト層 19a 引出し電極 19b 引出し電極 34 キャパシタ絶縁膜 35a キャパシタ電極 35b キャパシタ電極 35ac 引出し部 35bc 引出し部Reference Signs List 1 semiconductor substrate 2 insulating film 5 pillar 7 SrTiO 3 film 9 photoresist layer 11 concave portion 13 electrode film 13a electrode 13b electrode 15 photoresist layer 19a lead electrode 19b lead electrode 34 capacitor insulating film 35a capacitor electrode 35b capacitor electrode 35a c lead portion 35b c drawer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に形成された第1の絶縁膜
と、 底面が前記第1の絶縁膜に接するように前記第1の絶縁
膜上に形成された、軸方向に沿った貫通孔を有する柱状
のキャパシタ絶縁膜と、 前記キャパシタ絶縁膜の前記貫通孔の壁面に形成された
電極材料膜からなる第1のキャパシタ電極と、 前記キャパシタ絶縁膜の外側の壁面に形成された電極材
料膜からなる第2のキャパシタ電極と、 を備えていることを特徴とする半導体装置。
A first insulating film formed on a semiconductor substrate; and a through-hole formed on the first insulating film such that a bottom surface of the first insulating film is in contact with the first insulating film. A first capacitor electrode made of an electrode material film formed on the wall surface of the through hole of the capacitor insulating film; and an electrode material film formed on the outer wall surface of the capacitor insulating film. And a second capacitor electrode comprising:
【請求項2】前記第1のキャパシタ電極は前記貫通孔の
底部の前記第1の絶縁膜上にも延在しており、前記第2
のキャパシタ電極は前記キャパシタ絶縁膜の外側の前記
第1の絶縁膜上にも延在しており、 前記第1および第2のキャパシタ電極および前記キャパ
シタ絶縁膜を覆う第2の絶縁膜と、 この第2の絶縁膜に設けられて前記第1、第2のキャパ
シタ電極と各々接続するための第1、第2のコンタクト
孔と、 この第1、第2のコンタクト孔を埋込むように形成され
た第1、第2の引出し電極と、 を備えていることを特徴とする請求項1記載の半導体装
置。
2. The method according to claim 2, wherein the first capacitor electrode extends also on the first insulating film at the bottom of the through hole, and
A second insulating film covering the first and second capacitor electrodes and the capacitor insulating film, the capacitor electrode also extending on the first insulating film outside the capacitor insulating film; First and second contact holes provided in a second insulating film for connecting to the first and second capacitor electrodes, respectively, and formed so as to fill the first and second contact holes. The semiconductor device according to claim 1, further comprising: first and second extraction electrodes.
【請求項3】半導体基板上に形成された第1の絶縁膜
と、 この第1の絶縁膜上に形成された直方体状のキャパシタ
絶縁膜と、 このキャパシタ絶縁膜の一対の対向する側面に形成され
た電極材料膜からなる第1および第2のキャパシタ電極
と、 を備えていることを特徴とする半導体装置。
3. A first insulating film formed on a semiconductor substrate, a cuboid capacitor insulating film formed on the first insulating film, and a pair of opposing side surfaces of the capacitor insulating film. And a first and a second capacitor electrode made of an electrode material film.
【請求項4】前記第1のキャパシタ電極の一方の端部に
前記第1のキャパシタ電極と電気的に接続するように設
けられた第1の引出し電極と、 前記第2のキャパシタ電極の2つ端部のうち、前記第1
の引出し電極が設けられた前記第1のキャパシタ電極の
端部と対向する端部と異なる端部に前記第2のキャパシ
タ電極と電気的に接続するように設けられた第2の引出
し電極と、 を備えていることを特徴とする請求項3記載の半導体装
置。
4. A first extraction electrode provided at one end of the first capacitor electrode so as to be electrically connected to the first capacitor electrode, and two of the second capacitor electrode. The first of the ends
A second extraction electrode provided to be electrically connected to the second capacitor electrode at an end different from the end opposite to the end of the first capacitor electrode provided with the extraction electrode; The semiconductor device according to claim 3, further comprising:
【請求項5】前記キャパシタ絶縁膜はペロブスカイト型
酸化物誘電体材料から構成されることを特徴とする請求
項1乃至4のいずれかに記載の半導体装置。
5. The semiconductor device according to claim 1, wherein said capacitor insulating film is made of a perovskite oxide dielectric material.
【請求項6】第1の絶縁膜が形成された半導体基板の前
記第1の絶縁膜上に柱状の絶縁部を形成する工程と、 前記絶縁部を覆う高誘電体材料からなる第2の絶縁膜を
形成する工程と、 前記第2の絶縁膜のうち前記絶縁部の上面上の部分のみ
を除去する工程と、 前記絶縁部を除去することにより前記第2の絶縁膜から
なる凹部を有する柱を形成する工程と、 基板全面に電極材料膜を堆積した後、前記第2の絶縁膜
からなる柱の上面上の電極材料膜のみを除去する工程
と、 を備えていることを特徴とする半導体装置の製造方法。
6. A step of forming a columnar insulating portion on the first insulating film of the semiconductor substrate on which the first insulating film is formed, and a second insulating layer made of a high dielectric material covering the insulating portion. A step of forming a film; a step of removing only a portion of the second insulating film on the upper surface of the insulating portion; and a column having a concave portion made of the second insulating film by removing the insulating portion. Forming an electrode material film on the entire surface of the substrate, and then removing only the electrode material film on the upper surface of the column made of the second insulating film. Device manufacturing method.
【請求項7】第1の絶縁膜が形成された半導体基板上の
前記第1の絶縁膜上に、対向する面が所定の間隔をもっ
て配置される一対の絶縁部を形成する工程と、 前記一対の絶縁部の間の隙間が埋め込まれるように基板
全面に高誘電体材料からなる第2の絶縁膜を形成する工
程と、 前記絶縁部の上面が露出するまで前記第2の絶縁膜をエ
ッチバックする工程と、 前記絶縁部のみを除去することにより前記第2の絶縁膜
に2つの開口部を形成する工程と、 前記2つの開口部を電極材料膜で埋め込むことにより一
対のキャパシタ電極を形成する工程と、 前記第2の絶縁膜をパターニングすることにより前記一
対のキャパシタ電極の間にのみ前記第2の絶縁膜を残存
させる工程と、 を備えていることを特徴とする半導体装置の製造方法。
7. A step of forming, on the first insulating film on the semiconductor substrate on which the first insulating film is formed, a pair of insulating portions whose opposing surfaces are arranged at predetermined intervals; Forming a second insulating film made of a high dielectric material over the entire surface of the substrate so as to fill the gap between the insulating portions, and etching back the second insulating film until the upper surface of the insulating portion is exposed. Forming two openings in the second insulating film by removing only the insulating portion; and forming a pair of capacitor electrodes by filling the two openings with an electrode material film. A method of manufacturing a semiconductor device, comprising: a step of: patterning the second insulating film to leave the second insulating film only between the pair of capacitor electrodes.
JP176598A 1998-01-07 1998-01-07 Semiconductor device and manufacture there of Pending JPH11204727A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP176598A JPH11204727A (en) 1998-01-07 1998-01-07 Semiconductor device and manufacture there of

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP176598A JPH11204727A (en) 1998-01-07 1998-01-07 Semiconductor device and manufacture there of

Publications (1)

Publication Number Publication Date
JPH11204727A true JPH11204727A (en) 1999-07-30

Family

ID=11510685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP176598A Pending JPH11204727A (en) 1998-01-07 1998-01-07 Semiconductor device and manufacture there of

Country Status (1)

Country Link
JP (1) JPH11204727A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435911B2 (en) 2004-12-30 2008-10-14 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitor and method of fabricating same
JP2009070969A (en) * 2007-09-12 2009-04-02 Shinko Electric Ind Co Ltd Substrate with built-in capacitor and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435911B2 (en) 2004-12-30 2008-10-14 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitor and method of fabricating same
US7888599B2 (en) 2004-12-30 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitor and method of fabricating same
JP2009070969A (en) * 2007-09-12 2009-04-02 Shinko Electric Ind Co Ltd Substrate with built-in capacitor and its manufacturing method

Similar Documents

Publication Publication Date Title
KR0147640B1 (en) Capacitor of semiconductor device & its fabrication method
KR100492435B1 (en) Sidewall capacitance structure and method
KR100195329B1 (en) Capacitor of semiconductor fabrication method
JP2003264246A (en) Capacitor of semiconductor device and its fabricating method
JP3526388B2 (en) Method of manufacturing electrical device
US6559025B2 (en) Method for manufacturing a capacitor
TWI383472B (en) Method for producing an integrated circuit and arrangement comprising a substrate
US6340832B2 (en) MIM capacitor having reduced capacitance error and phase rotation
US6030866A (en) Method of manufacturing a capacitor
US11903182B2 (en) Capacitor and manufacturing method therefor
KR100435179B1 (en) Semiconductor device and method of manufacturing the same
JP2002324896A (en) Method for manufacturing ferroelectric capacitor of semiconductor device
KR100437353B1 (en) Method of manufacturing semiconductor device using upper bonding metal film for protecting upper electrode from over-etch
JP2002522903A (en) Manufacturing method of memory cell
JP2000058791A (en) Capacitor and manufacture therefor
KR100471730B1 (en) Method for production of a capacitor electrode with a barrier structure
JP3676381B2 (en) Manufacturing method of semiconductor memory device without barrier
JPH11204727A (en) Semiconductor device and manufacture there of
JP2003282727A (en) Electronic microcomponent including capacitive structure and its manufacturing method
KR100346731B1 (en) Multilayer ceramic capacitor and method for fabricating the same
KR19990027044A (en) Capacitor Manufacturing Method
KR100556535B1 (en) Method for manufacturing capacitor of semiconductor device
TWI593120B (en) Capacitor structure and method for fabricating the same
JP2000228494A (en) Capacitor
KR100605229B1 (en) Method for fabricating MIM capacitor