JPH11204302A - Resistor - Google Patents

Resistor

Info

Publication number
JPH11204302A
JPH11204302A JP10002001A JP200198A JPH11204302A JP H11204302 A JPH11204302 A JP H11204302A JP 10002001 A JP10002001 A JP 10002001A JP 200198 A JP200198 A JP 200198A JP H11204302 A JPH11204302 A JP H11204302A
Authority
JP
Japan
Prior art keywords
upper electrode
layer
electrode layer
substrate
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10002001A
Other languages
Japanese (ja)
Inventor
Hiroyuki Yamada
博之 山田
Masato Hashimoto
正人 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10002001A priority Critical patent/JPH11204302A/en
Priority to SG1999000007A priority patent/SG77212A1/en
Priority to TW088100081A priority patent/TW424245B/en
Priority to US09/226,549 priority patent/US6023217A/en
Priority to DE69902599T priority patent/DE69902599T2/en
Priority to CNB991009266A priority patent/CN1158676C/en
Priority to EP99100262A priority patent/EP0929083B1/en
Publication of JPH11204302A publication Critical patent/JPH11204302A/en
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a resistor, the mounting area of which can be reduced when the resistor is mounted on a mounting substrate, and which has a highly accurate resistance value. SOLUTION: A resistor consists of first upper electrode layers 22 which are provided on the side sections of the main surface of a substrate 21, a resistance layer 23 which is electrically connected to the electrode layers 22, a protective layer 24 provided on the upper surface of the resistance layer 23, and second upper-surface electrode layers 25 which are provided on the upper surfaces of the first upper electrode layers 22 and parts of the side faces of the substrate 21. The first upper electrode layers 22 are connected directly electrically to plated nickel layers 27 in clearance sections 26.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、抵抗器に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistor.

【0002】[0002]

【従来の技術】従来の技術は、特開平4−102302
号公報に開示されたものが知られている。
2. Description of the Related Art The prior art is disclosed in Japanese Patent Laid-Open No. 4-102302.
The one disclosed in Japanese Patent Application Laid-Open Publication No. H10-260, 1993 is known.

【0003】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。
A conventional resistor and a method for manufacturing the same will be described below with reference to the drawings.

【0004】図6は従来の抵抗器の断面図である。図に
おいて、1は絶縁基板である。2は絶縁基板1の上面の
左右両端部に設けられた一対の第1の上面電極層であ
る。3は第1の上面電極層2に一部が重なるように設け
られた抵抗層である。4は抵抗層3のみを全体を覆うよ
うに設けられた第1の保護層である。5は抵抗値を修正
するために抵抗層3および第1の保護層4に設けられた
トリミング溝である。6は第1の保護層4の上面にのみ
設けられた第2の保護層である。7は第1の上面電極層
2の上面に絶縁基板1の幅一杯まで延びるように設けら
れた第2の上面電極層である。8は絶縁基板1の側面に
設けられた側面電極層である。9,10は第2の上面電
極層7および側面電極層8の表面に設けられたニッケル
めっき層、はんだめっき層である。この時、はんだめっ
き層10は、第2の保護層6よりも低く設けられている
ものである。つまり、従来の抵抗器は、第2の保護層6
が一番高く設けられているものである。
FIG. 6 is a sectional view of a conventional resistor. In the figure, reference numeral 1 denotes an insulating substrate. Reference numeral 2 denotes a pair of first upper electrode layers provided on both left and right ends of the upper surface of the insulating substrate 1. Reference numeral 3 denotes a resistance layer provided so as to partially overlap the first upper electrode layer 2. Reference numeral 4 denotes a first protective layer provided so as to cover only the resistance layer 3 entirely. Reference numeral 5 denotes a trimming groove provided in the resistance layer 3 and the first protection layer 4 for correcting the resistance value. Reference numeral 6 denotes a second protective layer provided only on the upper surface of the first protective layer 4. Reference numeral 7 denotes a second upper electrode layer provided on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1. 8 is a side electrode layer provided on the side surface of the insulating substrate 1. Reference numerals 9 and 10 denote nickel plating layers and solder plating layers provided on the surfaces of the second upper electrode layer 7 and the side electrode layers 8, respectively. At this time, the solder plating layer 10 is provided lower than the second protective layer 6. That is, the conventional resistor has the second protective layer 6
Is the highest provided.

【0005】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を図面を参照しながら説明す
る。
A method of manufacturing the conventional resistor having the above-described structure will be described below with reference to the drawings.

【0006】図7は従来の抵抗器の製造方法を示す工程
図である。まず、図7(a)に示すように、絶縁基板1
の上面の左右両端部に、第1の上面電極層2を塗着形成
する。
FIG. 7 is a process chart showing a conventional method for manufacturing a resistor. First, as shown in FIG.
The first upper surface electrode layer 2 is formed by coating on both left and right ends of the upper surface of the substrate.

【0007】次に、図7(b)に示すように、第1の上
面電極層2に一部が重なるように絶縁基板1の上面に抵
抗層3を塗着形成する。
Next, as shown in FIG. 7B, a resistive layer 3 is applied on the upper surface of the insulating substrate 1 so as to partially overlap the first upper electrode layer 2.

【0008】次に、図7(c)に示すように、抵抗層3
の全体のみを覆うように第1の保護層4を塗着形成した
後、抵抗層3における全抵抗値が所定の抵抗値の範囲内
に入るようにレーザ等により抵抗層3および第1の保護
層4にトリミング溝5を施す。
[0008] Next, as shown in FIG.
After forming the first protective layer 4 by coating so as to cover only the entire surface of the resistive layer 3, the resistive layer 3 and the first protective layer 4 are protected by a laser or the like so that the total resistance value of the resistance layer 3 falls within a predetermined resistance value range. The layer 4 is provided with a trimming groove 5.

【0009】次に、図7(d)に示すように、第1の保
護層4の上面にのみ第2の保護層6を塗着形成する。
Next, as shown in FIG. 7D, a second protective layer 6 is formed by coating only on the upper surface of the first protective layer 4.

【0010】次に、図7(e)に示すように、第1の上
面電極層2の上面に絶縁基板1の幅一杯まで延びるよう
に第2の上面電極層7を塗着形成する。
Next, as shown in FIG. 7E, a second upper electrode layer 7 is formed on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1.

【0011】次に、図7(f)に示すように、第1の上
面電極層2および絶縁基板の左右両端の側面に第1、第
2の上面電極層2,7と電気的に接続するように側面電
極層8を塗着形成する。
Next, as shown in FIG. 7 (f), the first upper electrode layer 2 and the first and second upper electrode layers 2, 7 are electrically connected to the left and right side surfaces of the insulating substrate. The side electrode layer 8 is formed by coating as described above.

【0012】最後に、第2の上面電極層7および側面電
極層8の表面にニッケルめっきを施した後、はんだめっ
きを施すことにより、ニッケルめっき層9、はんだめっ
き層10とを形成し、従来の抵抗器を製造していた。
Finally, after nickel plating is applied to the surfaces of the second upper electrode layer 7 and the side electrode layer 8, a nickel plating layer 9 and a solder plating layer 10 are formed by applying solder plating. Was manufacturing resistors.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記従
来の構成および製造方法による抵抗器では、実装基板に
はんだ付けをした場合、図8(a)の従来の抵抗器の実
装状態を説明する断面図に示すように、側面電極層(図
示せず)と下面電極層(図示せず)の双方ではんだ付け
され、フィレット11が形成されるフィレット実装構造
であり、図8(b)の従来の抵抗器の実装状態を説明す
る上面図に示すように部品面積12に加えて側面をはん
だ付けする面積13が必要であり、これらを合わせた実
装面積14が必要となる。しかも、実装密度を向上する
ため、部品外形寸法が小さくなるほど、実装面積に対す
るはんだ付け面積の占める割合が大きくなり、電子機器
の小型化するための実装密度を向上することに限界が生
ずるという課題を有していた。
However, in the resistor according to the above-described conventional configuration and manufacturing method, when soldering is performed on a mounting board, a cross-sectional view of FIG. As shown in FIG. 8, a fillet mounting structure in which a fillet 11 is formed by soldering both a side electrode layer (not shown) and a lower electrode layer (not shown), and the conventional resistance shown in FIG. As shown in the top view for explaining the mounting state of the container, an area 13 for soldering the side surface is required in addition to the component area 12, and a mounting area 14 in which these are combined is required. In addition, as the external dimensions of the component become smaller, the proportion of the soldering area to the mounting area increases in order to increase the mounting density, and there is a limit in improving the mounting density for miniaturizing electronic devices. Had.

【0014】本発明は、上記従来の課題を解決するもの
で、実装基板に実装した際の実装面積に占めるはんだ付
け面積を低減できる抵抗器を提供することを目的とする
ものである。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a resistor capable of reducing a soldering area in a mounting area when mounted on a mounting board.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に本発明は、基板と、前記基板の上面に設けられた一対
の第1の上面電極層と、前記第1の上面電極層に電気的
に接続するように設けられた抵抗層と、少なくとも前記
抵抗層を覆うように設けられた樹脂系の保護層と、少な
くとも前記第1の上面電極層の上面および前記基板の側
面の一部に設けられた樹脂系の第2の上面電極層と、少
なくとも露出する前記第2の上面電極層を覆うように設
けられためっき層とからなる抵抗器において、前記第1
の上面電極層とめっき層とは直接導通してなるものであ
る。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a substrate, a pair of first upper electrode layers provided on the upper surface of the substrate, and an electric device comprising: a first upper electrode layer; A resistive layer provided so as to be electrically connected, a resin-based protective layer provided so as to cover at least the resistive layer, and at least a part of an upper surface of the first upper electrode layer and a part of a side surface of the substrate. The resistor comprising a resin-based second upper electrode layer provided and a plating layer provided so as to cover at least the second upper electrode layer which is exposed,
The upper electrode layer and the plating layer are directly conductive.

【0016】[0016]

【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、前記基板の上面に設けられた一対の第1の
上面電極層と、前記第1の上面電極層に電気的に接続す
るように設けられた抵抗層と、少なくとも前記抵抗層を
覆うように設けられた樹脂系の保護層と、少なくとも前
記第1の上面電極層の上面および前記基板の側面の一部
にかけて設けられた樹脂系の第2の上面電極層と、少な
くとも露出する前記第2の上面電極層を覆うように設け
られためっき層とを備え、前記第1の上面電極層とめっ
き層とは直接導通してなるものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS According to a first aspect of the present invention, there is provided a semiconductor device comprising: a substrate; a pair of first upper electrode layers provided on an upper surface of the substrate; A resistive layer provided so as to be connected to the first conductive layer, a resin-based protective layer provided so as to cover at least the resistive layer, and provided at least over a top surface of the first upper electrode layer and a part of a side surface of the substrate. And a plating layer provided so as to cover at least the exposed second upper electrode layer, and the first upper electrode layer and the plating layer are directly connected to each other. It is made.

【0017】また、請求項2に記載の発明は、請求項1
に記載の保護層と第2の上面電極層との間に隙間部を備
え、前記隙間部にて前記第1の上面電極層とめっき層と
は直接導通してなるものである。
Further, the invention described in claim 2 is the first invention.
, A gap is provided between the protective layer and the second upper electrode layer, and the first upper electrode layer and the plating layer are directly conductive at the gap.

【0018】また、請求項3に記載の発明は、請求項1
に記載の第1の上面電極層の上面に窓部を備え、前記窓
部にて前記第1の上面電極層とめっき層とは直接導通し
てなるものである。
Further, the invention according to claim 3 provides the invention according to claim 1.
And a window portion is provided on the upper surface of the first upper electrode layer, and the first upper electrode layer and the plating layer are directly conductive at the window portion.

【0019】また、請求項4に記載の発明は、請求項1
に記載の基板の側面に有する第2の上面電極層は、前記
基板の高さ方向の前記抵抗層側に設けられたものであ
る。
The invention described in claim 4 is the first invention.
The second upper surface electrode layer provided on the side surface of the substrate described in (1) is provided on the resistance layer side in the height direction of the substrate.

【0020】また、請求項5に記載の発明は、請求項4
に記載の基板の側面に有する第2の上面電極層の面積
は、基板の側面の面積の半分以下であるものである。
The invention described in claim 5 is the same as the invention in claim 4.
The area of the second upper electrode layer on the side surface of the substrate described in (1) is not more than half the area of the side surface of the substrate.

【0021】また、請求項6に記載の発明は、請求項1
に記載のめっき層と保護層とは、面一または前記めっき
層が前記保護層より高いものである。
The invention described in claim 6 is the first invention.
The plating layer and the protective layer described in (1) above are flush or the plating layer is higher than the protective layer.

【0022】また、請求項7に記載の発明は、請求項1
に記載の第1の上面電極層は、銀または金系の導電粉体
にガラスを含有してなるかまたは金系の有機金属化合物
を焼成してなるかのいずれかからなり、第2の上面電極
層は、銀またはニッケル系の導電粉体に樹脂を含有して
なるものである。
The invention described in claim 7 is the first invention.
The first upper electrode layer described in 1 above is made of either silver or gold-based conductive powder containing glass or a gold-based organometallic compound fired, The electrode layer is made of silver or nickel based conductive powder containing resin.

【0023】また、請求項8に記載の発明は、請求項1
に記載の第1の上面電極層は、ニッケル系または金系の
スパッタにて形成され、第2の上面電極層は銀またはニ
ッケル系の導電粉体に樹脂を含有してなり、保護層は樹
脂系からなるものである。
The invention described in claim 8 is the first invention.
The first upper electrode layer is formed by nickel-based or gold-based sputtering, the second upper electrode layer is made of silver or nickel-based conductive powder containing a resin, and the protective layer is made of a resin. It consists of a system.

【0024】この構成により、実装基板に実装した際の
実装面積に占めるはんだ付け面積を低減できる抵抗器を
提供することができるという作用を有するものである。
According to this structure, the resistor has a function of reducing the soldering area occupying the mounting area when mounted on the mounting board.

【0025】(実施の形態1)以下、本発明の実施の形
態1における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Embodiment 1) Hereinafter, a resistor and a method of manufacturing the same according to Embodiment 1 of the present invention will be described with reference to the drawings.

【0026】図1は本発明の実施の形態1における抵抗
器の断面図である。図において、21は96%アルミナ
を含有してなる基板である。22は基板の上面の側部に
設けられた銀系の導電粉体にガラスを含有してなる一対
の第1の上面電極層である。23は第1の上面電極層2
2に電気的に接続する酸化ルテニウムを主成分とする抵
抗層である。24は抵抗層23の上面を覆うように設け
られたエポキシ系樹脂による保護層である。25は第1
の上面電極層22の上面および基板21の側面の一部に
かけて設けられた銀系の導電粉体にエポキシ系樹脂を含
有してなる第2の上面電極層である。この時、基板21
の側面の第2の上面電極層25の面積は、基板21の側
面の面積の半分以下である。26は保護層24と第2の
上面電極層25との間の隙間部である。27,28は必
要に応じてはんだ付け時の信頼性等の確保のために設け
られたニッケルめっき層、はんだめっき層である。隙間
部26において第1の上面電極層22とニッケルめっき
層27とは直接導通している。
FIG. 1 is a sectional view of the resistor according to the first embodiment of the present invention. In the figure, 21 is a substrate containing 96% alumina. Reference numeral 22 denotes a pair of first upper electrode layers each containing glass in a silver-based conductive powder provided on a side portion of the upper surface of the substrate. 23 is the first upper electrode layer 2
2 is a resistance layer containing ruthenium oxide as a main component and electrically connected to the resistance layer 2. Reference numeral 24 denotes a protective layer made of an epoxy resin provided so as to cover the upper surface of the resistance layer 23. 25 is the first
This is a second upper electrode layer comprising a silver-based conductive powder provided over the upper surface of the upper electrode layer 22 and a part of the side surface of the substrate 21 and containing an epoxy resin. At this time, the substrate 21
The area of the second upper surface electrode layer 25 on the side surface is not more than half the area of the side surface of the substrate 21. Reference numeral 26 denotes a gap between the protective layer 24 and the second upper electrode layer 25. Reference numerals 27 and 28 denote a nickel plating layer and a solder plating layer provided as necessary to ensure reliability and the like during soldering. In the gap 26, the first upper electrode layer 22 and the nickel plating layer 27 are in direct conduction.

【0027】以上のように構成された本発明の実施の形
態1における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
The method of manufacturing the resistor according to the first embodiment of the present invention configured as described above will be described below with reference to the drawings.

【0028】図2、図3は本発明の実施の形態1におけ
る抵抗器の製造方法を示す工程図である。
FIGS. 2 and 3 are process diagrams showing a method of manufacturing the resistor according to the first embodiment of the present invention.

【0029】まず、図2(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝29,30を有する耐熱
性および絶縁性に優れた96%アルミナを含有してなる
シート状基板21の横方向の分割溝30を跨ぐことな
く、銀系の導電粉体とガラスを含有してなる電極ペース
トを印刷し、安定な膜にするために約850℃の温度で
焼成して第1の上面電極層22を形成する。この分割溝
29,30の基板21の厚みに対する深さは、製造工程
での取り扱い時に割れないように、基板21の厚みの半
分以下になるよう形成されている。
First, as shown in FIG. 2 (a), a plurality of vertical and horizontal dividing grooves 29 and 30 provided on the surface for dividing into strips and individual pieces in a post-process are provided. An electrode paste containing silver-based conductive powder and glass is printed without straddling the horizontal dividing grooves 30 of the sheet-like substrate 21 containing 96% alumina having excellent insulating properties, and is stable. The first upper electrode layer 22 is formed by firing at a temperature of about 850 ° C. in order to form a thin film. The depth of the dividing grooves 29 and 30 with respect to the thickness of the substrate 21 is formed to be half or less of the thickness of the substrate 21 so as not to be broken during handling in a manufacturing process.

【0030】次に、図2(b)に示すように、第1の上
面電極層22と電気的に接続するように、酸化ルテニウ
ムを主成分とする抵抗ペーストを印刷し、安定な膜とす
るために約850℃の温度で焼成して抵抗層23を形成
する。
Next, as shown in FIG. 2B, a resistive paste containing ruthenium oxide as a main component is printed so as to be electrically connected to the first upper electrode layer 22 to form a stable film. For this purpose, the resistive layer 23 is formed by firing at a temperature of about 850 ° C.

【0031】次に、図2(c)に示すように、抵抗層2
3の抵抗値を所定の値に修正するために、YAGレーザ
等でトリミング溝31を施してトリミングを行う。この
時、抵抗値測定用のトリミングプローブは、第1の上面
電極層22上にセットしてトリミングを行う。
Next, as shown in FIG.
In order to correct the resistance value of No. 3 to a predetermined value, trimming is performed by forming a trimming groove 31 with a YAG laser or the like. At this time, the trimming probe for measuring the resistance value is set on the first upper electrode layer 22 to perform trimming.

【0032】次に、図3(a)に示すように、抵抗値修
正済みの抵抗層23を保護するためにエポキシ系樹脂等
からなる樹脂ペーストをスクリーンペーストを印刷し、
安定な膜とするために、ベルト式連続硬化炉によって約
200℃で、約30分のプロファイルによって熱硬化し
て保護層24を形成する。この際、横方向に並ぶ複数の
抵抗層23を縦方向の分割溝29を跨ぎ連続して覆うよ
うに保護層24の印刷パターンを形成してもよい。
Next, as shown in FIG. 3A, a screen paste of a resin paste made of an epoxy resin or the like is printed to protect the resistance layer 23 having the corrected resistance value.
In order to form a stable film, the protective layer 24 is formed by heat curing in a belt-type continuous curing furnace at about 200 ° C. with a profile of about 30 minutes. At this time, a print pattern of the protective layer 24 may be formed so as to continuously cover the plurality of resistance layers 23 arranged in the horizontal direction across the vertical division grooves 29.

【0033】次に、図3(b)に示すように、第1の上
面電極層22の上面に、幅方向は基板21の幅一杯まで
延び、シート状基板21の横方向の分割溝30を跨ぎ、
かつ長手方向は保護層24と重畳することのないよう
に、銀、ニッケル等を導電粉末とするエポキシ系樹脂等
からなる電極ペーストをスクリーン印刷し、安定な膜と
し、基板21上および第1の上面電極層22に強固に接
着させるために、ベルト式連続硬化炉によって約200
℃で、約30分のプロファイルによって熱硬化して第2
の上面電極層25を形成する。この時、前記電極ペース
トは横方向の分割溝30に入り込み、分割溝の奥まで第
2の上面電極層25を形成できる。この際、横方向に並
ぶ複数の第1の上面電極層22の上に縦方向の分割溝2
9を跨ぎ連続するように第2の上面電極層25の印刷パ
ターンを形成してもよい。
Next, as shown in FIG. 3B, on the upper surface of the first upper electrode layer 22, the width direction extends to the full width of the substrate 21, and the lateral dividing grooves 30 of the sheet-like substrate 21 are formed. Straddling,
In addition, an electrode paste made of an epoxy resin or the like using silver, nickel or the like as a conductive powder is screen-printed so as not to overlap with the protective layer 24 in the longitudinal direction to form a stable film. In order to firmly adhere to the upper electrode layer 22, a continuous curing oven of about 200
At 30 ° C. with a profile of about 30 minutes
Of the upper electrode layer 25 is formed. At this time, the electrode paste enters the lateral dividing grooves 30, and the second upper electrode layer 25 can be formed to the depth of the dividing grooves. At this time, the vertical dividing grooves 2 are formed on the plurality of first upper electrode layers 22 arranged in the horizontal direction.
The print pattern of the second upper surface electrode layer 25 may be formed so as to be continuous over 9.

【0034】次に、図3(c)に示すように、第1の上
面電極22、抵抗層23、トリミング溝31、保護層2
4、第2の上面電極層25を形成済みのシート状基板2
1の横方向の分割溝30に沿って分割し、短冊基板32
に分割する。この時、短冊基板32の長手方向の側面に
は、先に形成した第2の上面電極層25が横方向の分割
溝30の深さまで形成された状態になっている。
Next, as shown in FIG. 3C, the first upper electrode 22, the resistive layer 23, the trimming groove 31, the protective layer 2
4. Sheet-like substrate 2 on which second upper electrode layer 25 has been formed
1 along the dividing groove 30 in the horizontal direction.
Divided into At this time, the second upper surface electrode layer 25 formed earlier is formed on the longitudinal side surface of the strip substrate 32 to the depth of the lateral dividing groove 30.

【0035】最後に、図3(d)に示すように、露出し
ている第2の上面電極層25にめっきを施すための準備
工程として、短冊基板32の縦方向の分割溝29に沿っ
て分割し、個片基板33に分割をする。そして、露出し
ている第2の上面電極層25のはんだ付け時の電極食わ
れの防止およびはんだ付け時の信頼性の確保のため、電
気めっきによって、ニッケルめっき層(図示せず)を中
間層とし、はんだめっき層(図示せず)を最外層として
形成して、抵抗器を製造するものである。
Finally, as shown in FIG. 3D, as a preparation step for plating the exposed second upper surface electrode layer 25, along a vertical dividing groove 29 of the strip substrate 32, The substrate is divided into individual substrates 33. Then, in order to prevent electrode erosion during soldering of the exposed second upper surface electrode layer 25 and ensure reliability during soldering, a nickel plating layer (not shown) is formed by electroplating. A resistor is manufactured by forming a solder plating layer (not shown) as an outermost layer.

【0036】以上のように構成、製造された本発明の実
施の形態1における抵抗器を実装基板にはんだ付けをし
た。
The resistor constructed and manufactured in the first embodiment of the present invention was soldered to a mounting board.

【0037】図4(a)の本発明の実施の形態における
抵抗器の実装状態を説明する断面図に示すように、保護
層24を形成した面を下側にして実装し、上面電極層
(図示せず)と基板側面の抵抗層の部分との両方ではん
だ付けされるが、側面電極の形成されている面積が小さ
いため、わずかにフィレット34が形成されるのみとな
る。よって、図4(b)の本発明の実施の形態における
抵抗器の実装状態の上面図に示すように、部品面積35
と側面をはんだ付けするために必要となる面積36とを
合わせた面積が実装面積37となる。0.6×0.3mm
サイズの角チップ抵抗器で、従来構造の製品と実装面積
を比較すると、約20%の縮小化を図ることができた。
As shown in the cross-sectional view of FIG. 4A for explaining the mounting state of the resistor according to the embodiment of the present invention, the mounting is performed with the surface on which the protective layer 24 is formed facing downward, and the upper electrode layer ( (Not shown) and the resistance layer portion on the side surface of the substrate, but the fillet 34 is formed only slightly because the area where the side electrode is formed is small. Therefore, as shown in the top view of the mounted state of the resistor in the embodiment of the present invention in FIG.
The area obtained by adding the area 36 required for soldering the side surface to the side is the mounting area 37. 0.6 × 0.3mm
When the mounting area of a square chip resistor having a size is compared with that of a product having a conventional structure, the size can be reduced by about 20%.

【0038】よって、本発明の構成によれば、抵抗器の
側面電極の面積が小さいため、実装基板上ではんだ付け
のフィレットを形成するための面積が小さくて済み、実
装面積を縮小化することができる。
Therefore, according to the structure of the present invention, since the area of the side electrode of the resistor is small, the area for forming the fillet for soldering on the mounting substrate can be small, and the mounting area can be reduced. Can be.

【0039】また、第2の上面電極層は樹脂系の導電材
料により形成しており、銀を導電粉末とするエポキシ系
樹脂であれば約10-4Ωcm、ニッケルを導電粉末とする
エポキシ系樹脂であれば約10-2Ωcmと導体抵抗が高く
(これに対し、ニッケルめっき、銀系グレーズ材料は、
約10-6Ωcm)、形成膜厚がばらつくと、その導体抵抗
値が、トリミングで得た所定の抵抗値に付加されて抵抗
値がドリフトしてしまうが、抵抗値を確定した第1の上
面電極層22と導体抵抗値の低いニッケルめっき層27
が、隙間部26において直接導通しているため、導体抵
抗の高い第2の上面電極層25の影響を受けることがな
く、安定的に高精度な抵抗器を製造することができる。
The second upper electrode layer is formed of a resin-based conductive material. If the epoxy-based resin uses silver as a conductive powder, it is approximately 10 -4 Ωcm, and the epoxy-based resin uses nickel as a conductive powder. Then, the conductor resistance is as high as about 10 -2 Ωcm (in contrast, nickel plating and silver glaze material
About 10 -6 [Omega] cm), the formation thickness varies, the conductor resistance value of the first upper surface results in a predetermined appended resistance value drift in the resistance value obtained in cropped, which confirm the resistance Electrode layer 22 and nickel plating layer 27 having low conductor resistance
However, since it is directly conducted in the gap 26, the resistor is not affected by the second upper electrode layer 25 having a high conductor resistance, and a highly accurate resistor can be stably manufactured.

【0040】なお、本発明の実施の形態1において、第
1の上面電極層とニッケルめっき層が直接導通するとし
たが、ニッケルめっき層に限定するものではなく、はん
だめっき層でも良いし、抵抗器の抵抗値に影響を及ぼさ
ない導体抵抗の低い材料であれば、同様の効果が得られ
る。
In the first embodiment of the present invention, the first upper electrode layer and the nickel plating layer are directly connected to each other. However, the present invention is not limited to the nickel plating layer, but may be a solder plating layer or a resistor. A similar effect can be obtained by using a material having a low conductor resistance that does not affect the resistance value of.

【0041】また、抵抗層23は酸化ルテニウム系のグ
レーズ材料により形成したが、抵抗層の材料を限定する
ものではなく、例えばニクロム系の薄膜材料による抵抗
層の場合でも同様の効果が得られる。
Although the resistance layer 23 is formed of a ruthenium oxide glaze material, the material of the resistance layer is not limited. For example, a similar effect can be obtained in the case of a resistance layer made of a nichrome thin film material.

【0042】また、はんだめっき層28と保護層24と
を面一またははんだめっき層28を高くすることによ
り、はんだめっき層28と実装時のランドパターンとの
隙間が生じにくく実装品質をさらに向上させることがで
きる。
Further, the solder plating layer 28 and the protective layer 24 are flush with each other or the solder plating layer 28 is made higher, so that a gap between the solder plating layer 28 and the land pattern at the time of mounting is less likely to be generated, and the mounting quality is further improved. be able to.

【0043】また、側面電極を形成しない方が、実装面
積をさらに縮小化できることは容易に考えられる。しか
しながら、現状の電子機器の製造工程においては、実装
後のはんだ付け検査を画像認識により行っているのが実
状であり、側面電極を形成しない場合、フィレットが全
く形成されず、画像認識による自動検査ができなくなっ
てしまうという不具合が生ずることになる。
It is easily conceivable that the mounting area can be further reduced by not forming the side electrode. However, in the current manufacturing process of electronic devices, soldering inspection after mounting is actually performed by image recognition. If side electrodes are not formed, fillets are not formed at all and automatic inspection by image recognition is performed. Will be impossible.

【0044】また、本発明の実施の形態1において第1
の上面電極層22、保護層24および第2の上面電極層
25を(表1)に示す組み合わせとしたときには、他の
特性((表1))を向上することができる。
In the first embodiment of the present invention, the first
When the upper electrode layer 22, the protective layer 24, and the second upper electrode layer 25 are combined as shown in (Table 1), other characteristics ((Table 1)) can be improved.

【0045】[0045]

【表1】 [Table 1]

【0046】(実施の形態2)以下、本発明の実施の形
態2における抵抗器について、図面を参照しながら説明
する。
Embodiment 2 Hereinafter, a resistor according to Embodiment 2 of the present invention will be described with reference to the drawings.

【0047】図5は本発明の実施の形態2における抵抗
器の断面図である。図において、41は96%アルミナ
を含有してなる基板である。42は基板の主面の側部に
設けられた銀系の導電粉体にガラスを含有してなる第1
の上面電極層である。43は第1の上面電極層42に電
気的に接続する酸化ルテニウムを主成分とする抵抗層で
ある。44は抵抗層43の上面に設けられたエポキシ系
樹脂による保護層である。45は第1の上面電極層42
の上面および基板41の側面の一部に設けられた銀系の
導電粉体にエポキシ系樹脂を含有してなる第2の上面電
極層である。基板41の側面上の第2の上面電極層45
の面積は、基板41の側面の面積の半分以下である。4
6は保護層44と第2の上面電極層45との間の窓部で
ある。47,48は必要に応じてはんだ付け時の信頼性
等の確保のために設けられたニッケルめっき層、はんだ
めっき層である。窓部46において第1の上面電極層4
2とニッケルめっき層47とは直接導通している。
FIG. 5 is a sectional view of a resistor according to the second embodiment of the present invention. In the drawing, 41 is a substrate containing 96% alumina. Reference numeral 42 denotes a first silver-based conductive powder which is provided on the side of the main surface of the substrate and contains glass.
Of the upper electrode layer. Reference numeral 43 denotes a resistance layer containing ruthenium oxide as a main component and electrically connected to the first upper electrode layer 42. Reference numeral 44 denotes a protective layer made of an epoxy resin provided on the upper surface of the resistance layer 43. 45 is the first upper electrode layer 42
And a second upper electrode layer made of a silver-based conductive powder provided on a part of the side surface of the substrate 41 and containing an epoxy resin. Second upper electrode layer 45 on the side surface of substrate 41
Is less than half the area of the side surface of the substrate 41. 4
Reference numeral 6 denotes a window between the protective layer 44 and the second upper electrode layer 45. Reference numerals 47 and 48 denote a nickel plating layer and a solder plating layer provided for securing reliability and the like at the time of soldering as necessary. In the window portion 46, the first upper electrode layer 4
2 and the nickel plating layer 47 are in direct conduction.

【0048】以上のように構成された本発明の実施の形
態2における抵抗器の製造方法は、窓部46を第2の上
面電極層45の形成時に、窓部を設けたスクリーン印刷
用マスクを用いて印刷形成すること以外は、前述の実施
の形態1の製造方法と同じであるため、説明を省略す
る。
In the method of manufacturing the resistor according to the second embodiment of the present invention, the window 46 is formed by using a screen printing mask provided with a window when the second upper electrode layer 45 is formed. Except for using and forming a print, it is the same as the manufacturing method of the above-described first embodiment, and thus the description is omitted.

【0049】また、本発明の実施の形態2における抵抗
器を実装基板にはんだ付けをした場合の効果について
も、前述の実施の形態1と同じであるため、説明を省略
する。
The effect of soldering the resistor according to the second embodiment of the present invention to a mounting board is also the same as that of the first embodiment, and therefore the description is omitted.

【0050】[0050]

【発明の効果】以上のように本発明は、上面電極と基板
の上面の側部の一部に設けられた側面電極ではんだ付け
されるため、はんだ付けのフィレットを形成するための
面積を小さくすることができ、実装基板上のはんだ付け
部を含む実装面積を低減することができる抵抗器を提供
できるものである。
As described above, according to the present invention, since the upper surface electrode and the side electrode provided on a part of the side surface of the upper surface of the substrate are soldered, the area for forming the soldered fillet is reduced. Accordingly, it is possible to provide a resistor capable of reducing a mounting area including a soldered portion on a mounting board.

【0051】また、抵抗値を確定した第1の上面電極層
と導体抵抗の低いニッケルめっき層が、隙間部または窓
部において直接導通しているため、導体抵抗の高い第2
の上面電極層の影響を受けることがなく、安定的に高精
度な抵抗器を提供できるものである。
Further, since the first upper electrode layer having the determined resistance value and the nickel plating layer having a low conductor resistance are directly conducted in the gap or the window, the second upper electrode layer having a high conductor resistance is provided.
And a stable high-precision resistor can be provided without being affected by the upper electrode layer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1における抵抗器の断面図FIG. 1 is a sectional view of a resistor according to a first embodiment of the present invention.

【図2】同製造方法を示す工程図FIG. 2 is a process chart showing the manufacturing method.

【図3】同製造方法を示す工程図FIG. 3 is a process chart showing the manufacturing method.

【図4】(a)同実装状態を説明する断面図 (b)同実装状態を説明する上面図FIG. 4A is a cross-sectional view illustrating the mounting state. FIG. 4B is a top view illustrating the mounting state.

【図5】本発明の実施の形態2における抵抗器の断面図FIG. 5 is a sectional view of a resistor according to a second embodiment of the present invention.

【図6】従来の抵抗器の断面図FIG. 6 is a sectional view of a conventional resistor.

【図7】同製造方法を示す工程図FIG. 7 is a process chart showing the manufacturing method.

【図8】(a)同実装状態を説明する断面図 (b)同実装状態を説明する上面図FIG. 8A is a cross-sectional view illustrating the mounting state. FIG. 8B is a top view illustrating the mounting state.

【符号の説明】[Explanation of symbols]

21 基板 22 第1の上面電極層 23 抵抗層 24 保護層 25 第2の上面電極層 26 隙間部 27 ニッケルめっき層 28 はんだめっき層 DESCRIPTION OF SYMBOLS 21 Substrate 22 1st upper surface electrode layer 23 Resistance layer 24 Protective layer 25 2nd upper surface electrode layer 26 Gap part 27 Nickel plating layer 28 Solder plating layer

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板と、前記基板の上面に設けられた一
対の第1の上面電極層と、前記第1の上面電極層に電気
的に接続するように設けられた抵抗層と、少なくとも前
記抵抗層を覆うように設けられた樹脂系の保護層と、少
なくとも前記第1の上面電極層の上面および前記基板の
側面の一部にかけて設けられた樹脂系の第2の上面電極
層と、少なくとも露出する前記第2の上面電極層を覆う
ように設けられためっき層とを備え、前記第1の上面電
極層とめっき層とは直接導通してなる抵抗器。
A substrate, a pair of first upper electrode layers provided on an upper surface of the substrate, and a resistive layer provided to be electrically connected to the first upper electrode layer; A resin-based protective layer provided so as to cover the resistance layer; and a resin-based second upper electrode layer provided at least over an upper surface of the first upper electrode layer and a part of a side surface of the substrate. A resistor comprising: a plating layer provided so as to cover the exposed second upper electrode layer; and the first upper electrode layer and the plating layer are in direct conduction.
【請求項2】 保護層と第2の上面電極層との間に隙間
部を備え、前記隙間部にて第1の上面電極層とめっき層
とは直接導通してなる請求項1記載の抵抗器。
2. The resistor according to claim 1, wherein a gap is provided between the protective layer and the second upper electrode layer, and the first upper electrode layer and the plating layer are directly connected to each other at the gap. vessel.
【請求項3】 第1の上面電極層の上面に窓部を備え、
前記窓部にて前記第1の上面電極層とめっき層とは直接
導通してなる請求項1記載の抵抗器。
3. A window is provided on an upper surface of the first upper electrode layer,
The resistor according to claim 1, wherein the first upper electrode layer and the plating layer are directly connected to each other at the window.
【請求項4】 基板の側面に有する第2の上面電極層
は、前記基板の高さ方向の前記抵抗層側に設けられた請
求項1記載の抵抗器。
4. The resistor according to claim 1, wherein the second upper electrode layer provided on the side surface of the substrate is provided on the resistance layer side in the height direction of the substrate.
【請求項5】 基板の側面に有する第2の上面電極層の
面積は、基板の側面の面積の半分以下であることを特徴
とする請求項4記載の抵抗器。
5. The resistor according to claim 4, wherein the area of the second upper electrode layer on the side surface of the substrate is equal to or less than half the area of the side surface of the substrate.
【請求項6】 めっき層と保護層とは、面一または前記
めっき層が前記保護層より高い請求項1記載の抵抗器。
6. The resistor according to claim 1, wherein the plating layer and the protection layer are flush with each other or the plating layer is higher than the protection layer.
【請求項7】 第1の上面電極層は、銀または金系の導
電粉体にガラスを含有してなるかまたは金系の有機金属
化合物を焼成してなるかのいずれかからなり、第2の上
面電極層は、銀またはニッケル系の導電粉体に樹脂を含
有してなる請求項1記載の抵抗器。
7. The first upper electrode layer is made of either silver or gold-based conductive powder containing glass or a gold-based organometallic compound fired. 2. The resistor according to claim 1, wherein the upper electrode layer comprises silver or nickel-based conductive powder containing a resin.
【請求項8】 第1の上面電極層は、ニッケル系または
金系のスパッタにて形成され、第2の上面電極層は銀ま
たはニッケル系の導電粉体に樹脂を含有してなり、保護
層は樹脂系からなる請求項1記載の抵抗器。
8. The first upper electrode layer is formed by nickel-based or gold-based sputtering, and the second upper electrode layer is made of silver or nickel-based conductive powder containing a resin. The resistor according to claim 1, wherein the resistor is made of a resin.
JP10002001A 1998-01-08 1998-01-08 Resistor Pending JPH11204302A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP10002001A JPH11204302A (en) 1998-01-08 1998-01-08 Resistor
SG1999000007A SG77212A1 (en) 1998-01-08 1999-01-04 Resistor and its manufacturing method
TW088100081A TW424245B (en) 1998-01-08 1999-01-05 Resistor and its manufacturing method
US09/226,549 US6023217A (en) 1998-01-08 1999-01-07 Resistor and its manufacturing method
DE69902599T DE69902599T2 (en) 1998-01-08 1999-01-08 Resistance and its manufacturing process
CNB991009266A CN1158676C (en) 1998-01-08 1999-01-08 Resistor and its manufacturing method
EP99100262A EP0929083B1 (en) 1998-01-08 1999-01-08 Resistor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10002001A JPH11204302A (en) 1998-01-08 1998-01-08 Resistor

Publications (1)

Publication Number Publication Date
JPH11204302A true JPH11204302A (en) 1999-07-30

Family

ID=11517197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10002001A Pending JPH11204302A (en) 1998-01-08 1998-01-08 Resistor

Country Status (2)

Country Link
JP (1) JPH11204302A (en)
SG (1) SG77212A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034689A (en) * 2019-08-29 2021-03-01 Koa株式会社 Manufacturing method of chip resistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034689A (en) * 2019-08-29 2021-03-01 Koa株式会社 Manufacturing method of chip resistor

Also Published As

Publication number Publication date
SG77212A1 (en) 2000-12-19

Similar Documents

Publication Publication Date Title
US6636143B1 (en) Resistor and method of manufacturing the same
KR20030088496A (en) Method for manufacturing chip resistor
JP2000306711A (en) Multiple chip resistor and production thereof
JPH11204315A (en) Manufacture of resistor
JP3231370B2 (en) Manufacturing method of square chip resistor
JP2836303B2 (en) Square chip resistor and method of manufacturing the same
JP3129170B2 (en) Method of manufacturing rectangular thin film chip resistor
JPH11204302A (en) Resistor
JP2000138102A (en) Resistor and its manufacture
JP3111823B2 (en) Square chip resistor with circuit inspection terminal
JP2001143903A (en) Resistor and its manufacturing method
JP3370685B2 (en) Manufacturing method of square chip resistor
JPH0963805A (en) Square chip resistor
JP4081873B2 (en) Resistor and manufacturing method thereof
JPH10321404A (en) Resistor and manufacture thereof
JP2000340413A5 (en)
JP3353037B2 (en) Chip resistor
JP2000188204A (en) Resistor and its manufacture
JP2939425B2 (en) Surface mount type resistor and its manufacturing method
JPH1092601A (en) Terminal electrode for surface mount electronic parts and its manufacture
JPH11204303A (en) Resistor and its manufacture
JP2000294402A (en) Multiple jointed chip resistors and manufacture thereof
JP3229473B2 (en) Manufacturing method of chip resistor
JPH1126203A (en) Resistor and manufacture thereof
JP2000340413A (en) Multiple chip resistor and its manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050301