JPH11204023A - Driving method of electron emitting apparatus - Google Patents

Driving method of electron emitting apparatus

Info

Publication number
JPH11204023A
JPH11204023A JP701498A JP701498A JPH11204023A JP H11204023 A JPH11204023 A JP H11204023A JP 701498 A JP701498 A JP 701498A JP 701498 A JP701498 A JP 701498A JP H11204023 A JPH11204023 A JP H11204023A
Authority
JP
Japan
Prior art keywords
gate electrode
electrode layer
cathode electrode
electron
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP701498A
Other languages
Japanese (ja)
Inventor
Yuichi Iwase
祐一 岩瀬
Jiro Yamada
二郎 山田
Masami Okita
昌海 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP701498A priority Critical patent/JPH11204023A/en
Priority to TW087122000A priority patent/TW403931B/en
Priority to KR1019990001035A priority patent/KR19990067918A/en
Priority to US09/231,629 priority patent/US6489710B1/en
Priority to EP99400104A priority patent/EP0930634A1/en
Publication of JPH11204023A publication Critical patent/JPH11204023A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve efficiency of the electrons reaching the anode electrode by applying a voltage between a second gate electrode and a cathode electrode larger than between a first gate electrode and the cathode electrode. SOLUTION: A first gate electrode layer 8 is laminated on an insulation substrate 7 such as glass, on which a cathode electrode layer 10 is laminated via an insulation layer 9. A second gate electrode layer 12 is laminated thereon via a second insulation layer 11. Further, an open electron emission hole 13 is provided. When a voltage is applied from a power source 15 to a first gate electrode layer 8 is V1, a voltage applied to the cathode electrode layer 10 is Vc, and a voltage applied to a second gate electrode layer 12 is V2, an apparatus is driven so as to meet a relationship of V2>V1>Vc. Thereby, a given electric field is produced between the first gate electrode 8 and second gate electrode layer 12; and the cathode electrode layer 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、カソード電極に所
定の電界をかけることにより、このカソード電極から電
界電子放出を行う電子放出装置の駆動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving an electron-emitting device that emits field electrons from a cathode electrode by applying a predetermined electric field to the cathode electrode.

【0002】[0002]

【従来の技術】近年、ディスプレイ装置に関する研究開
発は、ディスプレイを薄型化する方向に推し進められて
いる。このような状況において、特に注目を浴びている
ディスプレイ装置としては、いわゆる電子放出装置が配
設された電界放出型ディスプレイ装置(以下、FED
(Field Emission Display)と略称する。)を挙げるこ
とができる。
2. Description of the Related Art In recent years, research and development on display devices has been promoted in the direction of reducing the thickness of displays. In such a situation, a display device that has received special attention is a field emission display device (hereinafter, referred to as an FED) in which a so-called electron emission device is provided.
(Field Emission Display). ).

【0003】このFEDは、一画素に対応した部分に、
電界放出装置とこの電界放出装置と対向するように配設
されたカソード電極及び蛍光体とを有し、この一画素が
マトリクス状に形成されることによりディスプレイを構
成している。
[0003] This FED has a portion corresponding to one pixel,
The display includes a field emission device, a cathode electrode and a phosphor disposed so as to face the field emission device, and one pixel is formed in a matrix to constitute a display.

【0004】この電子放出装置には、一般に、スピント
型のものと平面型のものとがある。このスピント型の電
子放出装置は、略円錐型のカソード電極を有し、このカ
ソード電極に所定の電界をかけることにより電子を放出
させている。また、このスピント型の電子放出装置を製
造する際には、直径1μm程度の孔を穿設し、この孔の
内部に略円錐型のカソード電極を蒸着法等により形成し
ている。
[0004] Generally, there are two types of electron emitting devices: Spindt type and planar type. This Spindt-type electron emission device has a substantially conical cathode electrode, and emits electrons by applying a predetermined electric field to the cathode electrode. When manufacturing this Spindt-type electron emission device, a hole having a diameter of about 1 μm is formed, and a substantially conical cathode electrode is formed inside the hole by a vapor deposition method or the like.

【0005】しかしながら、このようなスピント型の電
子放出装置は、上述した略円錐型のカソード電極を所望
の形状で形成することが困難であり、安定した電子放出
特性を示さないといった問題点がある。特に、大画面の
FEDを製造する場合には、大きな基板上にカソード電
極を均一に形成する必要がある。言い換えると、カソー
ド電極を均一に形成できない場合には、画面の位置によ
り電界電子放出特性が均一でなくなり、画像を良好に表
示することができない。
However, such a Spindt-type electron-emitting device has a problem that it is difficult to form the above-mentioned substantially conical cathode electrode in a desired shape and does not exhibit stable electron-emitting characteristics. . In particular, when manufacturing a large-screen FED, it is necessary to uniformly form a cathode electrode on a large substrate. In other words, when the cathode electrode cannot be formed uniformly, the field electron emission characteristics become non-uniform depending on the position of the screen, and an image cannot be displayed well.

【0006】これに対して、平面型の電子放出装置は、
略平板状に形成されたカソード電極が絶縁層を介して一
対のゲート電極により挟み込まれるような構成とされ
る。そして、一対のゲート電極とカソード電極との間に
発生する電界により、カソード電極から電子が放出され
る。
On the other hand, a flat type electron emitting device is
A substantially flat cathode electrode is sandwiched between a pair of gate electrodes via an insulating layer. Then, an electron is emitted from the cathode electrode by an electric field generated between the pair of gate electrodes and the cathode electrode.

【0007】この平面型の電子放出装置では、電子を放
出するカソード電極を略平板状に形成することができ
る。このため、上述したスピント型の電子放出装置と比
較して容易に製造することができる。特に、大画面のF
EDを製造する場合、上述した略円錐型のカソード電極
と比較して、画面の位置に応じた形状の差異が殆どない
状態で電子放出装置を製造することができる。このた
め、平面型の電子放出装置を用いたFEDは、良好に画
像を表示することができる。
In this flat type electron emission device, the cathode electrode for emitting electrons can be formed in a substantially flat plate shape. Therefore, it can be easily manufactured as compared with the above-mentioned Spindt-type electron emission device. In particular, large screen F
When manufacturing an ED, an electron-emitting device can be manufactured in a state where there is almost no difference in shape according to the position of the screen, as compared with the above-described substantially conical cathode electrode. Therefore, the FED using the flat-type electron emission device can display an image well.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述し
た平面型の電子放出装置では、スピント型の電子放出装
置と比較して、アノード電極に到達する電子量が低かっ
た。このため、平面型の電子放出装置には、アノード電
極上に配設された蛍光体を良好に発光させることができ
ないといった問題があった。
However, in the above-mentioned flat type electron emitting device, the amount of electrons reaching the anode electrode is lower than that in the Spindt type electron emitting device. For this reason, the flat-type electron emission device has a problem that the phosphor disposed on the anode electrode cannot emit light satisfactorily.

【0009】そこで、本発明は、上述した従来の電子放
出装置の問題点を解決し、電子放出装置から発生した電
子がアノード電極に到達する効率を向上させることがで
きる電子放出装置の駆動方法を提供することを目的とす
る。
Accordingly, the present invention solves the above-mentioned problems of the conventional electron-emitting device, and provides a method of driving the electron-emitting device that can improve the efficiency with which electrons generated from the electron-emitting device reach the anode electrode. The purpose is to provide.

【0010】[0010]

【課題を解決するための手段】上述した問題点を解決し
た本発明に係る電子放出装置の駆動方法は、少なくと
も、基板上に形成された第1のゲート電極と、上記第1
のゲート電極上に第1の絶縁層を介して形成されたカソ
ード電極と、上記カソード電極上に第2の絶縁層を介し
て形成された第2のゲート電極とを備える電子放出装置
を駆動させるに際して、上記第1のゲート電極に印加す
る電圧をV1とし、上記カソード電極に印加する電圧を
Vcとし、上記第2のゲート電極に印加する電圧をV2
としたときに、V2>V1>Vcなる関係を有すること
を特徴とするものである。
A method of driving an electron-emitting device according to the present invention, which has solved the above-mentioned problems, comprises at least a first gate electrode formed on a substrate and the first gate electrode.
Driving an electron emission device including a cathode electrode formed on the gate electrode via a first insulating layer and a second gate electrode formed on the cathode electrode via a second insulating layer. In this case, the voltage applied to the first gate electrode is V1, the voltage applied to the cathode electrode is Vc, and the voltage applied to the second gate electrode is V2.
Where V2>V1> Vc.

【0011】以上のように構成された本発明に係る電子
放出装置の駆動方法では、第1のゲート電極及び第2の
ゲート電極に対してカソード電極を基準として正となる
ような電圧を印加する。このため、第1のゲート電極及
び第2のゲート電極とカソード電極との間には、電界が
発生する。そして、この電界がカソード電極にかかるこ
とにより、カソード電極から電子が放出することとな
る。このとき、第2のゲート電極とカソード電極との間
には、第1のゲート電極とカソード電極との間に印加さ
れる電圧よりも大きな電圧が印加されている。このた
め、これら第1のゲート電極及び第2のゲート電極から
発生する電界は、カソード電極から発生する電子を第2
のゲート電極の方向に導く。このため、この手法によれ
ば、カソード電極から発生した電子を第2のゲート電極
の方向に取り出すことができる。
In the driving method of the electron-emitting device according to the present invention having the above-described structure, a positive voltage is applied to the first gate electrode and the second gate electrode with reference to the cathode electrode. . For this reason, an electric field is generated between the first gate electrode, the second gate electrode, and the cathode electrode. Then, when this electric field is applied to the cathode electrode, electrons are emitted from the cathode electrode. At this time, a voltage higher than the voltage applied between the first gate electrode and the cathode electrode is applied between the second gate electrode and the cathode electrode. For this reason, the electric field generated from the first gate electrode and the second gate electrode causes electrons generated from the cathode electrode to pass through the second gate electrode.
In the direction of the gate electrode. Therefore, according to this method, electrons generated from the cathode electrode can be extracted in the direction of the second gate electrode.

【0012】[0012]

【発明の実施の形態】以下、本発明に係る電子放出装置
の駆動方法の具体的な実施の形態を図面を参照しながら
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a specific embodiment of a method for driving an electron-emitting device according to the present invention will be described with reference to the drawings.

【0013】本手法は、例えば、図1に模式的に示すよ
うな、いわゆるFED(Field Emission Display)に用
いられる電子放出装置を駆動させる際に適用される。
This method is applied, for example, when driving an electron-emitting device used in a so-called FED (Field Emission Display) as schematically shown in FIG.

【0014】このFEDは、電界電子放出を行う電子放
出装置1がマトリクス状に形成されたバックプレート2
と、このバックプレート2と対向して配設され、アノー
ド電極3がストライプ状に形成されたフェイスプレート
4とを備える。また、このFEDでは、バックプレート
2とフェイスプレート4との間が高度に真空状態となっ
ている。
This FED is composed of a back plate 2 on which an electron emission device 1 for emitting field electrons is formed in a matrix.
And a face plate 4 disposed opposite to the back plate 2 and having the anode electrode 3 formed in a stripe shape. In this FED, the space between the back plate 2 and the face plate 4 is in a highly vacuum state.

【0015】このFEDにおいて、フェイスプレート4
には、所定のアノード電極3上に赤色を発光する赤色蛍
光体5Rが形成され、隣合うアノード電極3上に緑色を
発光する緑色蛍光体5Gが形成され、さらに隣合うアノ
ード電極3上に青色を発光する青色蛍光体5Bが形成さ
れる。すなわち、このフェイスプレート4は、赤色蛍光
体5Rと緑色蛍光体5Gと青色蛍光体5B(以下、総称
する場合には単に「蛍光体5」と称する。)とが交互に
ストライプ状に形成されている。
In this FED, the face plate 4
Has a red phosphor 5R that emits red light on a predetermined anode electrode 3, a green phosphor 5G that emits green light on an adjacent anode electrode 3, and a blue phosphor 5G on an adjacent anode electrode 3. Is formed. That is, the face plate 4 is formed by alternately forming a red phosphor 5R, a green phosphor 5G, and a blue phosphor 5B (hereinafter, simply referred to as “phosphor 5”) in a stripe shape. I have.

【0016】また、このバックプレート2において、電
子放出装置1は、これら3色の蛍光体5と対向した位置
にそれぞれ配設されている。そして、このFEDでは、
3色の蛍光体5と各々の蛍光体5に対向した位置に配設
された電子放出装置1とから1画素が構成される。そし
て、このFEDは、この1画素がマトリックス状に配設
されて画面を構成している。
In the back plate 2, the electron-emitting devices 1 are arranged at positions facing the phosphors 5 of these three colors. And in this FED,
One pixel is composed of the three color phosphors 5 and the electron emission device 1 disposed at a position facing each of the phosphors 5. In the FED, the one pixel is arranged in a matrix to form a screen.

【0017】さらに、このFEDは、バックプレート2
とフェイスプレート4との間に配設された複数のピラー
6を有する。このピラー6は、高度に真空状態とされた
バックプレート2とフェイスプレート4との間を所定の
間隔に維持する。
Further, the FED has a back plate 2
And a plurality of pillars 6 arranged between the first and second face plates 4. The pillar 6 maintains a predetermined interval between the back plate 2 and the face plate 4 which are highly evacuated.

【0018】このFEDにおいて、電子放出装置1は、
図2に示すように、ガラス等の絶縁性基板7と、この絶
縁性基板7上に積層された第1のゲート電極層8と、こ
の第1のゲート電極層8上に第1の絶縁層9を介して積
層されたカソード電極層10と、このカソード電極層1
0上に第2の絶縁層11を介して積層された第2のゲー
ト電極層12を備える。また、この電子放出装置は、電
子を放出する開電子放出孔13を有する。
In this FED, the electron emission device 1
As shown in FIG. 2, an insulating substrate 7 such as glass, a first gate electrode layer 8 laminated on the insulating substrate 7, and a first insulating layer on the first gate electrode layer 8. 9 and the cathode electrode layer 10
And a second gate electrode layer 12 laminated on the first gate electrode 0 via a second insulating layer 11. The electron emission device has an open electron emission hole 13 for emitting electrons.

【0019】すなわち、この電子放出装置1は、第1の
絶縁層9、カソード電極層10、第2の絶縁層11及び
第2のゲート電極層12にそれぞれ開口部が形成されて
おり、これら開口部により電子放出孔13を構成してい
る。この電子放出装置1において、これら開口部は、略
矩形状に形成されている。しかしながら、開口部の形状
は、これに限定されず、鋭角となる部分を含まなけれ
ば、円、楕円、多角形等のいずれの形状であってもよ
い。
That is, in the electron-emitting device 1, openings are formed in the first insulating layer 9, the cathode electrode layer 10, the second insulating layer 11, and the second gate electrode layer 12, respectively. The portion constitutes the electron emission hole 13. In the electron-emitting device 1, these openings are formed in a substantially rectangular shape. However, the shape of the opening is not limited to this, and any shape such as a circle, an ellipse, or a polygon may be used as long as it does not include a sharp angle portion.

【0020】また、この電子放出孔13において、カソ
ード電極層10及び第2のゲート電極12は、第1の絶
縁層9及び第2の絶縁層11から突出するように形成さ
れる。すなわち、この電子放出装置1において、カソー
ド電極層10に穿設された開口部10A及び第2のゲー
ト電極層12に形成された開口部12Aは、第1の絶縁
層9に穿設された開口部9A及び第2の絶縁層11に穿
設された開口部11Aよりも小さな開口寸法を有するこ
ととなる。したがって、この電子放出装置1において
は、電子放出孔13内にカソード電極層10が突出して
なる突出し部14が形成されることとなる。
In the electron emission hole 13, the cathode electrode layer 10 and the second gate electrode 12 are formed so as to protrude from the first insulating layer 9 and the second insulating layer 11. That is, in the electron-emitting device 1, the opening 10A formed in the cathode electrode layer 10 and the opening 12A formed in the second gate electrode layer 12 correspond to the opening formed in the first insulating layer 9. The opening size is smaller than the opening 11A formed in the portion 9A and the second insulating layer 11. Therefore, in the electron-emitting device 1, the projecting portion 14 in which the cathode electrode layer 10 projects in the electron-emitting hole 13 is formed.

【0021】この電子放出装置1において、基板7は、
主としてガラス等の絶縁材料からなり、上述したような
高度の真空による圧力に耐え得る程度の厚みを有する。
また、第1のゲート電極層8及び第2のゲート電極層1
2は、例えば、主としてW,Nb,Ta,Mo,Cr等
の金属材料からなり、約50〜300nm程度の厚みを
有してなる。さらに、カソード電極層10は、例えば、
主としてW,Nb,Ta,Mo,Cr等の金属材料又は
ダイヤモンド等の半導体からなり、約50〜300nm
程度の厚みを有してなる。さらにまた、第1の絶縁層9
及び第2の絶縁層11は、例えば、主として二酸化珪
素、窒化珪素等の絶縁材料からなり、約200〜100
0nm程度の厚みを有してなる。
In this electron emission device 1, the substrate 7
It is mainly made of an insulating material such as glass, and has a thickness that can withstand the high vacuum pressure as described above.
In addition, the first gate electrode layer 8 and the second gate electrode layer 1
2, for example, is mainly made of a metal material such as W, Nb, Ta, Mo, and Cr, and has a thickness of about 50 to 300 nm. Further, the cathode electrode layer 10 includes, for example,
It is mainly composed of a metal material such as W, Nb, Ta, Mo, Cr or a semiconductor such as diamond, and has a thickness of about 50 to 300 nm.
It has a thickness of the order. Furthermore, the first insulating layer 9
The second insulating layer 11 is mainly made of, for example, an insulating material such as silicon dioxide, silicon nitride, or the like.
It has a thickness of about 0 nm.

【0022】上述したような電子放出装置は、図3に示
すように、第1のゲート電極層8、カソード電極層10
及び第2のゲート電極層12に対して所定の電圧を印加
する電源15と接続される。また、この電源15は、図
示しないが、アノード電極3とも接続されている。
As shown in FIG. 3, the electron emission device as described above has a first gate electrode layer 8, a cathode electrode layer 10
And a power supply 15 for applying a predetermined voltage to the second gate electrode layer 12. Although not shown, the power supply 15 is also connected to the anode electrode 3.

【0023】この電子放出装置1において、電源15
は、第1のゲート電極層9とカソード電極との間及び第
2のゲート電極層12とカソード電極層10との間に電
圧をそれぞれ印加するような構成とされる。この電源1
5では、第1のゲート電極層9及び第2のゲート電極層
12に対して、カソード電極層10を基準として正とな
るような電圧を印加する。また、この電源は、第2のゲ
ート電極層12とカソード電極層10との間に、第1の
ゲート電極層9とカソード電極層10との間に印加する
電圧よりも大きな電圧を印加するような構成とされる。
In the electron emission device 1, a power supply 15
Are configured to apply a voltage between the first gate electrode layer 9 and the cathode electrode and between the second gate electrode layer 12 and the cathode electrode layer 10, respectively. This power supply 1
In 5, a positive voltage is applied to the first gate electrode layer 9 and the second gate electrode layer 12 with reference to the cathode electrode layer 10. The power supply applies a voltage between the second gate electrode layer 12 and the cathode electrode layer 10 that is higher than the voltage applied between the first gate electrode layer 9 and the cathode electrode layer 10. Configuration.

【0024】以上のように構成された電子放出装置を製
造するには、先ず、図4に示すように、ガラス等の絶縁
材料からなる絶縁性基板7上に第1のゲート電極層8、
第1の絶縁層9、カソード電極層10、第2の絶縁層1
1及び第2のゲート電極層12をこの順で成膜する。そ
の後、第2のゲート電極層12上の所定の領域にレジス
ト開口部21を有するレジスト膜22を形成する。
In order to manufacture the electron emission device configured as described above, first, as shown in FIG. 4, a first gate electrode layer 8 is formed on an insulating substrate 7 made of an insulating material such as glass.
First insulating layer 9, cathode electrode layer 10, second insulating layer 1
The first and second gate electrode layers 12 are formed in this order. After that, a resist film 22 having a resist opening 21 in a predetermined region on the second gate electrode layer 12 is formed.

【0025】次に、図5に示すように、詳細を後述する
ように、第1の絶縁層9、カソード電極層10、第2の
絶縁層11及び第2のゲート電極層12に開口部をそれ
ぞれ御形成する。具体的には、レジスト膜22が形成さ
れた面に対してドライエッチング等の異方性エッチング
を行うことにより、第2のゲート電極層12にレジスト
開口部21と略々同形の開口部を形成する。そして、同
じ面側からウェットエッチング等の等方性エッチングを
行うことにより、第2の絶縁層11にレジスト開口部2
1よりも大きな開口部を形成する。次に、同じ面側から
ドライエッチング等の異方性エッチングを行うことによ
り、カソード電極にレジスト開口部21と略々同形の開
口部を形成する。次に、同じ面側からウェットエッチン
グ等の等方性エッチングを行うことにより、第1の絶縁
層9にレジスト開口部21よりも大きな開口部を形成す
る。
Next, as shown in FIG. 5, openings are formed in the first insulating layer 9, the cathode electrode layer 10, the second insulating layer 11, and the second gate electrode layer 12, as will be described in detail later. Form each. Specifically, an opening having substantially the same shape as the resist opening 21 is formed in the second gate electrode layer 12 by performing anisotropic etching such as dry etching on the surface on which the resist film 22 is formed. I do. Then, by performing isotropic etching such as wet etching from the same surface side, the resist opening 2 is formed in the second insulating layer 11.
An opening larger than one is formed. Next, by performing anisotropic etching such as dry etching from the same surface side, an opening having substantially the same shape as the resist opening 21 is formed in the cathode electrode. Next, an opening larger than the resist opening 21 is formed in the first insulating layer 9 by performing isotropic etching such as wet etching from the same surface side.

【0026】これにより、上述したように、突出し部1
4を有するカソード電極層10を備える電子放出装置1
を製造することができる。なお、このとき、第1の絶縁
層9及び第2の絶縁層11を等方性エッチングする際の
エッチング条件を制御することにより、突出し部14の
突出し量を調節することができる。
Thus, as described above, the protrusion 1
Emission device 1 including a cathode electrode layer 10 having
Can be manufactured. At this time, by controlling the etching conditions when the first insulating layer 9 and the second insulating layer 11 are isotropically etched, the amount of protrusion of the protrusion 14 can be adjusted.

【0027】また、本手法が適用される電子放出装置
は、上述したような構成に限定されず、図6に示すよう
に、第1のゲート電極8に開口部が形成されてなるよう
な構成であってもよい。この場合も、上述した電子放出
装置1と同様に製造される。
The electron-emitting device to which the present technique is applied is not limited to the above-described structure, but has a structure in which an opening is formed in the first gate electrode 8 as shown in FIG. It may be. Also in this case, it is manufactured in the same manner as the above-described electron emission device 1.

【0028】以上のように構成された電子放出装置は、
各電極に所定の電圧を印加することにより駆動され、カ
ソード電極層10から電子を放出する。本手法では、上
述した電源15を用いて電子放出装置1を駆動させるこ
ととなる。
The electron emission device configured as above is
It is driven by applying a predetermined voltage to each electrode, and emits electrons from the cathode electrode layer 10. In this method, the electron emission device 1 is driven using the power supply 15 described above.

【0029】具体的に、電子放出装置1を駆動させる
際、本手法では、第1のゲート電極層8に印加する電圧
をV1とし、カソード電極層10に印加する電圧をVc
とし、第2のゲート電極層12に印加する電圧をV2と
したときに、これらV1、V2及びVcを下記式の関係
を満たすようにする。
Specifically, when driving the electron-emitting device 1, in this method, the voltage applied to the first gate electrode layer 8 is set to V1, and the voltage applied to the cathode electrode layer 10 is set to Vc.
When the voltage applied to the second gate electrode layer 12 is V2, V1, V2, and Vc are set to satisfy the relationship of the following expression.

【0030】V2>V1>Vc・・・(式) 言い換えると、本手法によれば、電源15により、第1
のゲート電極層8及び第2のゲート電極層12に対し
て、カソード電極層10を基準として正となるような電
圧を印加するとともに、第2のゲート電極層12とカソ
ード電極層10との間に、第1のゲート電極層9とカソ
ード電極層10との間に印加される電圧よりも大きな電
圧を印加している。
V2>V1> Vc (Equation) In other words, according to this method, the first power source 15
A voltage is applied to the gate electrode layer 8 and the second gate electrode layer 12 so as to be positive with respect to the cathode electrode layer 10, and between the second gate electrode layer 12 and the cathode electrode layer 10. Then, a voltage higher than the voltage applied between the first gate electrode layer 9 and the cathode electrode layer 10 is applied.

【0031】上記式を満たすような電圧V1、V2、V
cを印加することにより、電子放出装置1では、第1の
ゲート電極層8及び第2のゲート電極層12とカソード
電極層10との間に所定の電界が生ずる。この電界がカ
ソード電極層10の突出し部14にかかることにより、
突出し部14から電子が放出されることとなる。
The voltages V1, V2, V satisfying the above equations
By applying c, a predetermined electric field is generated between the first gate electrode layer 8 and the second gate electrode layer 12 and the cathode electrode layer 10 in the electron-emitting device 1. When this electric field is applied to the protrusion 14 of the cathode electrode layer 10,
Electrons are emitted from the protrusion 14.

【0032】本手法では、上記式を満たすような電圧V
1、V2、Vcを印加することにより、突出し部14か
ら発生する電子が第2のゲート電極層12側に導かれる
ような電界を発生している。したがって、本手法によれ
ば、カソード電極層10の突出し部10から発生する電
子が殆ど第2のゲート電極層12側へと進むこととな
る。このように、本手法によれば、電子放出孔13から
電子放出装置1の外方へ効率よく電子を放出させること
ができる。
In this method, the voltage V satisfying the above equation is used.
By applying 1, V2, and Vc, an electric field is generated such that electrons generated from the protrusion 14 are guided to the second gate electrode layer 12 side. Therefore, according to this method, electrons generated from the protruding portion 10 of the cathode electrode layer 10 almost proceed to the second gate electrode layer 12 side. Thus, according to the present method, electrons can be efficiently emitted from the electron emission holes 13 to the outside of the electron emission device 1.

【0033】具体的に、本手法において、上記式を満た
し、且つ、V2/V1=1.3程度となるように電圧を
印加することにより、カソード電極層10から放出され
た電子のうち、約90%の電子を電子放出装置1の外方
へ放出させることができた。
More specifically, in the present method, by applying a voltage so as to satisfy the above expression and to satisfy V2 / V1 = about 1.3, of the electrons emitted from the cathode electrode layer 10, 90% of the electrons could be emitted to the outside of the electron-emitting device 1.

【0034】また、本手法を適用して電子放出装置を駆
動させる際、電圧V1と電圧V2とは、1.1≦V2/
V1≦2.5なる関係を有することが好ましい。V2/
V1をこの範囲内とすることにより、本手法は、より確
実に効率よく電子を電子放出装置の外方へ放出させるこ
とができる。
When driving the electron-emitting device by applying this method, the voltage V1 and the voltage V2 are set to satisfy 1.1 ≦ V2 /
It is preferable to have a relationship of V1 ≦ 2.5. V2 /
By setting V1 within this range, the present method can more reliably and efficiently emit electrons to the outside of the electron-emitting device.

【0035】これに対して、電子放出装置を駆動させる
際に、V1=V2>Vcなる関係をもって電圧を印加し
た場合、カソード電極から放出された電子は、真横に導
かれる割合が多くなる。したがって、この場合、電子放
出装置の外方へと放出される電子の割合は約40%程度
となってしまう。このため、本手法では、V2/V1の
値が1より大であればよいが、V2/V1の値が1.1
以上であれば顕著な効果が生ずる。
On the other hand, when a voltage is applied in a relationship of V1 = V2> Vc when driving the electron emission device, the ratio of electrons emitted from the cathode electrode is guided to the side. Therefore, in this case, the ratio of electrons emitted to the outside of the electron emission device is about 40%. For this reason, in this method, the value of V2 / V1 may be larger than 1, but the value of V2 / V1 is 1.1.
Above is a remarkable effect.

【0036】また、V2/V1の値が大きいほど放出さ
れた電子を第2のゲート電極層12側へ効率よく導ける
が、余り大きき過ぎても効果に差がなくなる。このた
め、本手法は、V2/V1の値が2.5以下であれば顕
著な効果を生ずる。
The higher the value of V2 / V1, the more efficiently the emitted electrons can be guided to the second gate electrode layer 12, but there is no difference in the effect if the value is too large. For this reason, this method has a remarkable effect when the value of V2 / V1 is 2.5 or less.

【0037】ところで、この電子放出装置1を備えるF
EDでは、電子放出装置1の外方へ放出された電子が蛍
光体5に衝突して、蛍光体5を励起して発光させる。こ
のとき、FEDでは、電源15からアノード電極3に対
して所定の電圧が印加されている。このとき、アノード
電極3に印加される電圧は、上述した第2のゲート電極
層12に印加された電圧V2よりも正とされる。これに
より、アノード電極3と電子放出装置1との間には、所
定の電界が発生する。
The F provided with the electron-emitting device 1
In the ED, electrons emitted to the outside of the electron emission device 1 collide with the phosphor 5 and excite the phosphor 5 to emit light. At this time, in the FED, a predetermined voltage is applied from the power supply 15 to the anode electrode 3. At this time, the voltage applied to the anode electrode 3 is more positive than the voltage V2 applied to the second gate electrode layer 12 described above. As a result, a predetermined electric field is generated between the anode 3 and the electron-emitting device 1.

【0038】電子放出装置1の外方に放出された電子
は、この電界により加速されてアノード電極3方向に飛
翔する。そして、飛翔する電子が蛍光体5に衝突するこ
とにより、上述したように蛍光体5が発光する。
Electrons emitted to the outside of the electron emission device 1 are accelerated by this electric field and fly toward the anode electrode 3. When the flying electrons collide with the phosphor 5, the phosphor 5 emits light as described above.

【0039】このとき、本手法が用いられた電子放出装
置1を用いれば、電子放出装置1から放出される電子量
を増大させることができる。このため、本手法によれ
ば、蛍光体5の発光強度を向上させることができるた
め、表示画像の輝度を大幅に向上させることができる。
At this time, if the electron-emitting device 1 using this method is used, the amount of electrons emitted from the electron-emitting device 1 can be increased. For this reason, according to this method, since the light emission intensity of the phosphor 5 can be improved, the brightness of the display image can be significantly improved.

【0040】また、言い換えると、この電子放出装置1
を用いれば、所定量の電子を発生させる駆動電圧を従来
と比較して低くすることができる。すなわち、この手法
を用いれば、電子放出装置1を駆動させるための消費電
力を削減することが可能となる。したがって、この手法
は、低電力消費型のFEDに好適に採用される。
In other words, the electron emission device 1
Is used, the driving voltage for generating a predetermined amount of electrons can be reduced as compared with the related art. That is, by using this method, it is possible to reduce power consumption for driving the electron-emitting device 1. Therefore, this method is suitably adopted for a low power consumption type FED.

【0041】[0041]

【発明の効果】以上、詳細に説明したように、本発明に
係る電子放出装置の製造方法では、所定の関係で規定さ
れた電圧を、第1のゲート電極、第2のゲート電極及び
カソード電極に印加し、カソード電極から電子を放出さ
せる。これにより、この手法によれば、カソード電極か
ら放出された電子を効率よく外方へ放出させることがで
きる。したがって、この手法を採用すれば、低電圧で効
率よく電子を放出させることができる。
As described above in detail, in the method of manufacturing the electron-emitting device according to the present invention, the voltage defined by the predetermined relationship is applied to the first gate electrode, the second gate electrode, and the cathode electrode. To emit electrons from the cathode electrode. Thus, according to this method, electrons emitted from the cathode electrode can be efficiently emitted to the outside. Therefore, if this technique is adopted, electrons can be efficiently emitted at a low voltage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明が適用される電子放出装置を用いたFE
Dの構成を概略的に示す概略斜視図である。
FIG. 1 shows an FE using an electron emission device to which the present invention is applied.
It is a schematic perspective view which shows the structure of D schematically.

【図2】同電子放出装置の要部断面斜視図である。FIG. 2 is a cross-sectional perspective view of a main part of the electron emission device.

【図3】同電子放出装置に電圧を印加する電源の概略回
路図である。
FIG. 3 is a schematic circuit diagram of a power supply for applying a voltage to the electron emission device.

【図4】同電子放出装置を製造工程を説明するための断
面図である。
FIG. 4 is a cross-sectional view for explaining a manufacturing process of the electron-emitting device.

【図5】同電子放出装置を製造工程を説明するための断
面図である。
FIG. 5 is a cross-sectional view for explaining a manufacturing process of the electron-emitting device.

【図6】他の電子放出装置に電圧を印加する電源の概略
回路図である。
FIG. 6 is a schematic circuit diagram of a power supply for applying a voltage to another electron emission device.

【符号の説明】[Explanation of symbols]

1 電子放出装置、2 バックプレート、3 アノード
電極、4 フェイスプレート、5 蛍光体、6 ピラ
ー、7 絶縁性基板、8 第1のゲート電極層、9第1
の絶縁層、10 カソード電極層、11 第2の絶縁
層、12 第2のゲート電極層
REFERENCE SIGNS LIST 1 electron emission device, 2 back plate, 3 anode electrode, 4 face plate, 5 phosphor, 6 pillar, 7 insulating substrate, 8 first gate electrode layer, 9 first
Insulating layer, 10 cathode electrode layer, 11 second insulating layer, 12 second gate electrode layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも、基板上に形成された第1の
ゲート電極と、上記第1のゲート電極上に第1の絶縁層
を介して形成されたカソード電極と、上記カソード電極
上に第2の絶縁層を介して形成された第2のゲート電極
とを備える電子放出装置を駆動させるに際して、 上記第1のゲート電極に印加する電圧をV1とし、上記
カソード電極に印加する電圧をVcとし、上記第2のゲ
ート電極に印加する電圧をV2としたときに、 V2>V1>Vc なる関係を有することを特徴とする電子放出装置の駆動
方法。
At least a first gate electrode formed on a substrate, a cathode electrode formed on the first gate electrode via a first insulating layer, and a second electrode formed on the cathode electrode. When driving an electron-emitting device including a second gate electrode formed through the insulating layer, a voltage applied to the first gate electrode is set to V1, a voltage applied to the cathode electrode is set to Vc, A driving method for an electron-emitting device, characterized in that, when the voltage applied to the second gate electrode is V2, the following relationship is satisfied: V2>V1> Vc.
【請求項2】 上記第1のゲート電極に印加する電圧V
1と上記第2のゲート電極に印加する電圧V2とは、 1.1≦V2/V1≦2.5 なる関係を有することを特徴とする請求項1記載の電子
放出装置の駆動方法。
2. A voltage V applied to the first gate electrode.
The method according to claim 1, wherein 1 and the voltage V2 applied to the second gate electrode have a relationship of 1.1≤V2 / V1≤2.5.
JP701498A 1998-01-16 1998-01-16 Driving method of electron emitting apparatus Withdrawn JPH11204023A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP701498A JPH11204023A (en) 1998-01-16 1998-01-16 Driving method of electron emitting apparatus
TW087122000A TW403931B (en) 1998-01-16 1998-12-31 Electron emitting apparatus, manufacturing method therefor and method of operating electron emitting apparatus
KR1019990001035A KR19990067918A (en) 1998-01-16 1999-01-15 Electron emitting apparatus, manufacturing method therefor and method of operating electron emitting apparatus
US09/231,629 US6489710B1 (en) 1998-01-16 1999-01-15 Electron emitting apparatus, manufacturing method therefor and method of operating electron emitting apparatus
EP99400104A EP0930634A1 (en) 1998-01-16 1999-01-18 Electron emitting apparatus, manufacturing method therefor and method of operating electron emitting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP701498A JPH11204023A (en) 1998-01-16 1998-01-16 Driving method of electron emitting apparatus

Publications (1)

Publication Number Publication Date
JPH11204023A true JPH11204023A (en) 1999-07-30

Family

ID=11654196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP701498A Withdrawn JPH11204023A (en) 1998-01-16 1998-01-16 Driving method of electron emitting apparatus

Country Status (1)

Country Link
JP (1) JPH11204023A (en)

Similar Documents

Publication Publication Date Title
US6489710B1 (en) Electron emitting apparatus, manufacturing method therefor and method of operating electron emitting apparatus
US7710014B2 (en) Electron emission device, electron emission display device using the same and method of manufacturing the same
JP2003100199A (en) Electron emission element, electron source, and image forming device
JPH11232997A (en) Electron-emitting device and manufacture thereof
US6737792B2 (en) Field emission cathode, electron emission device and electron emission device manufacturing method
KR20060109318A (en) Gate controlled electron emitter array panel, active matrix display having the same and manufacturing method for the panel
JP3674844B2 (en) Field emission display panel having cathode and anode on same substrate and method for manufacturing the same
US20050264167A1 (en) Electron emission device
US7301270B2 (en) Field emission display device having plurality of emitters with a common gate electrode
KR100556747B1 (en) Field emission device
US5842897A (en) Spacers for field emission display and their fabrication method
JPH11204023A (en) Driving method of electron emitting apparatus
US7242139B2 (en) Luminescence brightness compensation structure of field-emission display
KR100556745B1 (en) Field emission device
US20050093424A1 (en) Field emission display device
KR20010046803A (en) Field emission display device and method for manufacturing of an anode plate thereof
KR100556744B1 (en) Carbon nanotube field emission device and manufacturing method thereof
US20060043875A1 (en) Electron emission device and method of manufacturing the same
JP3136415B2 (en) Method of manufacturing image display device
JP2003092056A (en) Electron emitting element, electron source and image forming device
KR100879290B1 (en) Field emission display with a sinking type gate electrode structure and method for fabricating the gate electrode structure
JP2003016910A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2001273849A (en) Electron emitting element, electron source, image forming device, and manufacturing method for electron emitting element
KR20050086306A (en) Carbon nanotube field emission device and driving method thereof
JPH11213865A (en) Electron-emitting device and its manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405