JPH11187044A - メッセージ組立／分解装置 - Google Patents
メッセージ組立／分解装置Info
- Publication number
- JPH11187044A JPH11187044A JP36556797A JP36556797A JPH11187044A JP H11187044 A JPH11187044 A JP H11187044A JP 36556797 A JP36556797 A JP 36556797A JP 36556797 A JP36556797 A JP 36556797A JP H11187044 A JPH11187044 A JP H11187044A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- transmission
- atm
- message
- payload
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 新たなプロトコルを用いることなく，メッセ
ージをミニセルに変換しミニセルコネクション上で伝送
することが可能なメッセージ組立／分解装置を提供す
る。 【解決手段】 メッセージ組立／分解装置１１は，制御
部１２，ＡＡＬタイプ５制御部１３，ＡＴＭセル／ミニ
セル変換部１４，および物理レイヤ制御部１５から構成
されている。制御部は，制御バス１６を介してＡＡＬタ
イプ５制御部と接続されている。ＡＡＬタイプ５制御部
とＡＴＭセル／ミニセル変換部は，Ａ点を介して接続さ
れ，さらにＡＴＭセル／ミニセル変換部と物理レイヤ
は，Ｂ点を介して接続されている。ＡＴＭセル／ミニセ
ル変換部は，Ａ点から入力されるＡ点セル（ＡＴＭセ
ル）をミニセルに変換する機能と，Ｂ点から入力される
ミニセルをＡ点セルに変換する機能を有している。
ージをミニセルに変換しミニセルコネクション上で伝送
することが可能なメッセージ組立／分解装置を提供す
る。 【解決手段】 メッセージ組立／分解装置１１は，制御
部１２，ＡＡＬタイプ５制御部１３，ＡＴＭセル／ミニ
セル変換部１４，および物理レイヤ制御部１５から構成
されている。制御部は，制御バス１６を介してＡＡＬタ
イプ５制御部と接続されている。ＡＡＬタイプ５制御部
とＡＴＭセル／ミニセル変換部は，Ａ点を介して接続さ
れ，さらにＡＴＭセル／ミニセル変換部と物理レイヤ
は，Ｂ点を介して接続されている。ＡＴＭセル／ミニセ
ル変換部は，Ａ点から入力されるＡ点セル（ＡＴＭセ
ル）をミニセルに変換する機能と，Ｂ点から入力される
ミニセルをＡ点セルに変換する機能を有している。
Description
【０００１】
【発明の属する技術分野】本発明は，メッセージとＡＴ
Ｍセルとの間の組立／分解を行うメッセージ組立／分解
装置に関する。
Ｍセルとの間の組立／分解を行うメッセージ組立／分解
装置に関する。
【０００２】
【従来の技術】ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔ
ｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）ネット
ワークにおいて，音声，映像などの各種データをセル化
するにあたり，かかる各種データの品質に対する許容範
囲を制御情報を用いて明確にしてＡＴＭに適応させる必
要がある。この適用に関する機能は，ＡＴＭアダプテー
ションレイヤ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙ
ｅｒ：以下，「ＡＡＬ」という。）で規定されている。
そして，ＡＡＬに関しては，ＩＴＵ−Ｔ（Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ
Ｕｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ
Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ Ｓｅｃｔｏｒ：国際
電気通信連合−電気通信標準化部門）における勧告番号
Ｉ．３６３：勧告名「Ｂ−ＩＳＤＮのＡＡＬの仕様」，
並びにＴｈｅ ＡＴＭ ＦｏｒｕｍにおけるＵＮＩ（Ｕ
ｓｅｒ−Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ）仕様に
よって標準化されている。
ｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）ネット
ワークにおいて，音声，映像などの各種データをセル化
するにあたり，かかる各種データの品質に対する許容範
囲を制御情報を用いて明確にしてＡＴＭに適応させる必
要がある。この適用に関する機能は，ＡＴＭアダプテー
ションレイヤ（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙ
ｅｒ：以下，「ＡＡＬ」という。）で規定されている。
そして，ＡＡＬに関しては，ＩＴＵ−Ｔ（Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ
Ｕｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ
Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ Ｓｅｃｔｏｒ：国際
電気通信連合−電気通信標準化部門）における勧告番号
Ｉ．３６３：勧告名「Ｂ−ＩＳＤＮのＡＡＬの仕様」，
並びにＴｈｅ ＡＴＭ ＦｏｒｕｍにおけるＵＮＩ（Ｕ
ｓｅｒ−Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ）仕様に
よって標準化されている。
【０００３】そして，ＡＡＬが提供するサービス・クラ
スとして，クラスＡ，Ｂ，Ｃ，Ｄの４種類が定義されて
いる。さらに，これらのサービスを実現するためのプロ
トコルとしてＡＡＬタイプ１，ＡＡＬタイプ２（未標
準），ＡＡＬタイプ３，ＡＡＬタイプ４，ＡＡＬタイプ
５が規定されている。ここで，ＡＡＬタイプ１は，一般
音声系のプロトコルとして，ＡＡＬ２は，圧縮音声／画
像系のプロトコルとして，ＡＡＬ３／４／５は，データ
系のプロトコルとして定義されている。なお，データ系
のプロトコルは，ＡＡＬタイプ５で統一されつつある。
さらに，呼接続／切断等のコネクション管理手順のメッ
セージ（Ｃ系メッセージ）やマネージメント情報のメッ
セージ（Ｍ系メッセージ）もＡＡＬタイプ５に対応して
いる。
スとして，クラスＡ，Ｂ，Ｃ，Ｄの４種類が定義されて
いる。さらに，これらのサービスを実現するためのプロ
トコルとしてＡＡＬタイプ１，ＡＡＬタイプ２（未標
準），ＡＡＬタイプ３，ＡＡＬタイプ４，ＡＡＬタイプ
５が規定されている。ここで，ＡＡＬタイプ１は，一般
音声系のプロトコルとして，ＡＡＬ２は，圧縮音声／画
像系のプロトコルとして，ＡＡＬ３／４／５は，データ
系のプロトコルとして定義されている。なお，データ系
のプロトコルは，ＡＡＬタイプ５で統一されつつある。
さらに，呼接続／切断等のコネクション管理手順のメッ
セージ（Ｃ系メッセージ）やマネージメント情報のメッ
セージ（Ｍ系メッセージ）もＡＡＬタイプ５に対応して
いる。
【０００４】ここで，ＡＡＬタイプ５のメッセージ分解
の概要を図８を参照しながら説明する。ＴＣＰ／ＩＰ
（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｐｒｏ
ｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）や
ＳＳＣＯＰ（ＳｅｒｖｉｃｅＳｐｅｃｉｆｉｃ Ｃｏｎ
ｎｅｃｔｉｏｎ Ｏｒｉｅｎｔｅｄ Ｐｒｏｔｏｃｏ
ｌ）などの上位プロトコルメッセージ８１は，ＡＡＬタ
イプ５を構成するＣＳ（Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕ
ｂｌａｙｅｒ）のＳＳＣＳ（Ｓｅｒｖｉｃｅ Ｓｐｅｃ
ｉｆｉｃ Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕｂｌａｙｅ
ｒ）においてＳＳＣＳ−ＰＤＵ（Ｐｒｏｔｏｃｏｌ Ｄ
ａｔａ Ｕｎｉｔ）とされる。その後，ＳＳＣＳ−ＰＤ
Ｕは，ＣＰＣＳ（Ｃｏｍｍｏｎ Ｐａｒｔ Ｃｏｎｖｅ
ｒｇｅｎｃｅＳｕｂｌａｙｅｒ）において，ＳＳＣＳ−
ＰＤＵの末尾にＣＰＣＳトレイラ８２が付加されＣＰＣ
Ｓ−ＰＤＵ８３とされる。
の概要を図８を参照しながら説明する。ＴＣＰ／ＩＰ
（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｐｒｏ
ｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）や
ＳＳＣＯＰ（ＳｅｒｖｉｃｅＳｐｅｃｉｆｉｃ Ｃｏｎ
ｎｅｃｔｉｏｎ Ｏｒｉｅｎｔｅｄ Ｐｒｏｔｏｃｏ
ｌ）などの上位プロトコルメッセージ８１は，ＡＡＬタ
イプ５を構成するＣＳ（Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕ
ｂｌａｙｅｒ）のＳＳＣＳ（Ｓｅｒｖｉｃｅ Ｓｐｅｃ
ｉｆｉｃ Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕｂｌａｙｅ
ｒ）においてＳＳＣＳ−ＰＤＵ（Ｐｒｏｔｏｃｏｌ Ｄ
ａｔａ Ｕｎｉｔ）とされる。その後，ＳＳＣＳ−ＰＤ
Ｕは，ＣＰＣＳ（Ｃｏｍｍｏｎ Ｐａｒｔ Ｃｏｎｖｅ
ｒｇｅｎｃｅＳｕｂｌａｙｅｒ）において，ＳＳＣＳ−
ＰＤＵの末尾にＣＰＣＳトレイラ８２が付加されＣＰＣ
Ｓ−ＰＤＵ８３とされる。
【０００５】そして，上記のＣＳと同じくＡＡＬタイプ
５を構成するＳＡＲ（Ｓｅｇｍｅｎｔａｔｉｏｎ ａｎ
ｄ Ｒｅａｓｓｅｍｂｌｙ）サブレイヤにおいて，ＣＰ
ＣＳ−ＰＤＵ８３は，４８バイトのＳＡＲ−ＰＤＵ８４
に均等分割されＡＴＭレイヤに渡される。ここで，各Ｓ
ＡＲ−ＰＤＵ８４は，ＡＴＭセル８５のペイロードとさ
れる。
５を構成するＳＡＲ（Ｓｅｇｍｅｎｔａｔｉｏｎ ａｎ
ｄ Ｒｅａｓｓｅｍｂｌｙ）サブレイヤにおいて，ＣＰ
ＣＳ−ＰＤＵ８３は，４８バイトのＳＡＲ−ＰＤＵ８４
に均等分割されＡＴＭレイヤに渡される。ここで，各Ｓ
ＡＲ−ＰＤＵ８４は，ＡＴＭセル８５のペイロードとさ
れる。
【０００６】以上が上位プロトコルメッセージ８１から
ＡＴＭセル８５への分解の工程である。そして，ＡＴＭ
セル８５から上位プロトコルメッセージ８１への組立
は，以上の逆の工程をたどることで実現される。なお，
ＡＴＭセル８５の受信に際してＳＡＲ−ＰＤＵからＣＰ
ＣＳ−ＰＤＵを組み立てる際に，最終のＳＡＲ−ＰＤＵ
を認識させる必要があるが，これについては，ＡＴＭセ
ル８５のＡＴＭセルヘッダ８６に備えられたＰＴ（Ｐａ
ｙｌｏａｄ Ｔｙｐｅ）に格納されているＰＴＩ（Ｐａ
ｙｌｏａｄ Ｔｙｐｅ Ｉｄｅｎｔｉｆｉｅｒ）の所定
のビットを”１”として判別が可能とされている。
ＡＴＭセル８５への分解の工程である。そして，ＡＴＭ
セル８５から上位プロトコルメッセージ８１への組立
は，以上の逆の工程をたどることで実現される。なお，
ＡＴＭセル８５の受信に際してＳＡＲ−ＰＤＵからＣＰ
ＣＳ−ＰＤＵを組み立てる際に，最終のＳＡＲ−ＰＤＵ
を認識させる必要があるが，これについては，ＡＴＭセ
ル８５のＡＴＭセルヘッダ８６に備えられたＰＴ（Ｐａ
ｙｌｏａｄ Ｔｙｐｅ）に格納されているＰＴＩ（Ｐａ
ｙｌｏａｄ Ｔｙｐｅ Ｉｄｅｎｔｉｆｉｅｒ）の所定
のビットを”１”として判別が可能とされている。
【０００７】ところで，近年，遅延に敏感なデータ，例
えば圧縮された音声データ等について上述した５３バイ
トのＡＴＭセル８５よりもさらに細かい単位でセル化
（以下，この細かい単位で区切ったセルを「ミニセル」
という。）して伝送する方式が提案されている。
えば圧縮された音声データ等について上述した５３バイ
トのＡＴＭセル８５よりもさらに細かい単位でセル化
（以下，この細かい単位で区切ったセルを「ミニセル」
という。）して伝送する方式が提案されている。
【０００８】この方式にかかるサービスは，従来ＡＡＬ
タイプ２で想定されていたものであり，ＩＴＵ−Ｔにお
いてこの方式は，ＡＡＬタイプ２として標準化の方向に
ある。
タイプ２で想定されていたものであり，ＩＴＵ−Ｔにお
いてこの方式は，ＡＡＬタイプ２として標準化の方向に
ある。
【０００９】図９に示すように，例えば１０バイトに圧
縮された音声データ９１は，ミニセルヘッダ９３が付加
されてミニセル９２とされる。次に，ミニセル９２は，
ＡＴＭセル９４のペイロードヘトランキングされ，ＡＴ
Ｍセル９４として伝送されることとなる。この方式によ
れば，ネットワーク上で他のサービスクラスのＡＴＭセ
ルと多重化させることが可能となり，データ伝送の効率
化が図れる。
縮された音声データ９１は，ミニセルヘッダ９３が付加
されてミニセル９２とされる。次に，ミニセル９２は，
ＡＴＭセル９４のペイロードヘトランキングされ，ＡＴ
Ｍセル９４として伝送されることとなる。この方式によ
れば，ネットワーク上で他のサービスクラスのＡＴＭセ
ルと多重化させることが可能となり，データ伝送の効率
化が図れる。
【００１０】ミニセル９２のミニセルヘッダ９３および
ＡＴＭセル９４のペイロードの先頭に備えられたスター
トフィールド９６の内容を図１０に示す。
ＡＴＭセル９４のペイロードの先頭に備えられたスター
トフィールド９６の内容を図１０に示す。
【００１１】ミニセルヘッダ９３は，チャネル識別子
（ＣＩＤ：Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ），
ペイロード長表示（ＬＩ：Ｌｅｎｇｔｈ Ｉｎｄｉｃａ
ｔｉｏｎ），ペイロードタイプ（ＰＴ），ユーザ間識別
子（ＵＵＩ：Ｕｓｅｒ−ｔｏ−Ｕｓｅｒ Ｉｎｄｉｃａ
ｔｉｏｎ），およびヘッダ誤り制御（ＨＥＣ：Ｈｅａｄ
ｅｒ Ｅｒｒｏｒ Ｃｏｎｔｒｏｌ）から構成されてい
る。
（ＣＩＤ：Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ），
ペイロード長表示（ＬＩ：Ｌｅｎｇｔｈ Ｉｎｄｉｃａ
ｔｉｏｎ），ペイロードタイプ（ＰＴ），ユーザ間識別
子（ＵＵＩ：Ｕｓｅｒ−ｔｏ−Ｕｓｅｒ Ｉｎｄｉｃａ
ｔｉｏｎ），およびヘッダ誤り制御（ＨＥＣ：Ｈｅａｄ
ｅｒ Ｅｒｒｏｒ Ｃｏｎｔｒｏｌ）から構成されてい
る。
【００１２】一方，スタートフィールド９６は，オフセ
ットフィールド（ＯＳＦ：Ｏｆｆｓｅｔ Ｆｉｅｌ
ｄ），シーケンス番号（ＳＮ：Ｓｅｑｕｅｎｃｅ Ｎｕ
ｍｂｅｒ），およびパリティビット（Ｐ：Ｐａｒｉｔｙ
ｂｉｔ）から構成されている。なお，オフセットフィ
ールドは，ＡＴＭセル９４のペイロードにおけるミニセ
ル９２のトランキング位置を指定するものであり，ま
た，シーケンス番号は，１ビット構成であり，ＡＴＭセ
ルの配列順に”０”，”１”を繰り返すことによってＡ
ＴＭセルの順序性を保証するものである。
ットフィールド（ＯＳＦ：Ｏｆｆｓｅｔ Ｆｉｅｌ
ｄ），シーケンス番号（ＳＮ：Ｓｅｑｕｅｎｃｅ Ｎｕ
ｍｂｅｒ），およびパリティビット（Ｐ：Ｐａｒｉｔｙ
ｂｉｔ）から構成されている。なお，オフセットフィ
ールドは，ＡＴＭセル９４のペイロードにおけるミニセ
ル９２のトランキング位置を指定するものであり，ま
た，シーケンス番号は，１ビット構成であり，ＡＴＭセ
ルの配列順に”０”，”１”を繰り返すことによってＡ
ＴＭセルの順序性を保証するものである。
【００１３】ところで，上述のようにミニセル９２をＡ
ＴＭセル９４のペイロード内にトランキングして伝送す
る場合，プロトコルスタックについては，ＡＴＭレイヤ
の上位にＡＡＬタイプ２，すなわちミニセルのレイヤが
存在する構成となる。このミニセルレイヤは，ＡＴＭレ
イヤにおけるＶＰＩ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄ
ｅｎｔｉｆｉｅｒ）／ＶＣＩ（Ｖｉｒｔｕａｌ Ｃｈａ
ｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ）と同様に，チャネル
識別子ＣＩＤによってネットワーク内のコネクションを
張ることとなる。そして，コネクションを張るためのＣ
系メッセージやコネクションを管理するためのＭ系メッ
セージは，ＡＡＬタイプ２におけるミニセルによって伝
送されるため，ここにミニセルとメッセージとの間の組
立／分解機能が必要となる。
ＴＭセル９４のペイロード内にトランキングして伝送す
る場合，プロトコルスタックについては，ＡＴＭレイヤ
の上位にＡＡＬタイプ２，すなわちミニセルのレイヤが
存在する構成となる。このミニセルレイヤは，ＡＴＭレ
イヤにおけるＶＰＩ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄ
ｅｎｔｉｆｉｅｒ）／ＶＣＩ（Ｖｉｒｔｕａｌ Ｃｈａ
ｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ）と同様に，チャネル
識別子ＣＩＤによってネットワーク内のコネクションを
張ることとなる。そして，コネクションを張るためのＣ
系メッセージやコネクションを管理するためのＭ系メッ
セージは，ＡＡＬタイプ２におけるミニセルによって伝
送されるため，ここにミニセルとメッセージとの間の組
立／分解機能が必要となる。
【００１４】
【発明が解決しようとする課題】しかしながら，ミニセ
ルとメッセージとの間の組立／分解に関しては，ＩＴＵ
−Ｔにおいても標準化が進められているものの，未だ決
定には至っておらず，ＡＡＬタイプ３／４／５相当の機
能，すなわちミニセルをメッセージ化するための機能を
新たに開発する必要があった。また，ミニセル上で動作
するプロトコル，例えば呼制御情報も新規開発する必要
があった。
ルとメッセージとの間の組立／分解に関しては，ＩＴＵ
−Ｔにおいても標準化が進められているものの，未だ決
定には至っておらず，ＡＡＬタイプ３／４／５相当の機
能，すなわちミニセルをメッセージ化するための機能を
新たに開発する必要があった。また，ミニセル上で動作
するプロトコル，例えば呼制御情報も新規開発する必要
があった。
【００１５】本発明は，従来のメッセージ組立／分解装
置が有する上記のような問題点に鑑みてなされたもので
あり，本発明の目的は，新たなプロトコルを開発するこ
となく，例えばＣ系メッセージ，Ｍ系メッセージ等をミ
ニセルに変換し，ミニセルコネクション上で伝送するこ
とが可能な新規かつ改良されたメッセージ組立／分解装
置を提供することにある。
置が有する上記のような問題点に鑑みてなされたもので
あり，本発明の目的は，新たなプロトコルを開発するこ
となく，例えばＣ系メッセージ，Ｍ系メッセージ等をミ
ニセルに変換し，ミニセルコネクション上で伝送するこ
とが可能な新規かつ改良されたメッセージ組立／分解装
置を提供することにある。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に，請求項１によれば，複数の受信ＡＴＭセルを受信メ
ッセージに組み立てる機能，および，送信メッセージを
複数の送信ＡＴＭセルに分解する機能を有するメッセー
ジ組立／分解装置が提供される。そして，かかるメッセ
ージ組立／分解装置は，前記送信メッセージを複数の装
置内送信ＡＴＭセルに分解する機能，および，複数の装
置内受信ＡＴＭセルを前記受信メッセージに組み立てる
機能を有する第１の変換部と，前記各装置内送信ＡＴＭ
セルのペイロードから所定のセル長を有する送信ミニセ
ルを形成し，さらに前記送信ミニセルから１または２以
上の送信ＡＴＭセルを形成する送信部，および，１また
は２以上の受信ＡＴＭセルのペイロードから所定のセル
長を有する受信ミニセルを形成し，さらに前記受信ミニ
セルのペイロードから前記各装置内受信ＡＴＭセルを形
成する受信部から成る第２の変換部とを備えたことを特
徴とする。かかる構成によれば，送受信メッセージは，
送受信ミニセルのコネクションによって伝送されること
となり，しかも送信メッセージから送信ミニセルへの分
解や受信ミニセルから受信メッセージへの組立につい
て，新たなプロトコルを開発することなく実現すること
が可能となる。
に，請求項１によれば，複数の受信ＡＴＭセルを受信メ
ッセージに組み立てる機能，および，送信メッセージを
複数の送信ＡＴＭセルに分解する機能を有するメッセー
ジ組立／分解装置が提供される。そして，かかるメッセ
ージ組立／分解装置は，前記送信メッセージを複数の装
置内送信ＡＴＭセルに分解する機能，および，複数の装
置内受信ＡＴＭセルを前記受信メッセージに組み立てる
機能を有する第１の変換部と，前記各装置内送信ＡＴＭ
セルのペイロードから所定のセル長を有する送信ミニセ
ルを形成し，さらに前記送信ミニセルから１または２以
上の送信ＡＴＭセルを形成する送信部，および，１また
は２以上の受信ＡＴＭセルのペイロードから所定のセル
長を有する受信ミニセルを形成し，さらに前記受信ミニ
セルのペイロードから前記各装置内受信ＡＴＭセルを形
成する受信部から成る第２の変換部とを備えたことを特
徴とする。かかる構成によれば，送受信メッセージは，
送受信ミニセルのコネクションによって伝送されること
となり，しかも送信メッセージから送信ミニセルへの分
解や受信ミニセルから受信メッセージへの組立につい
て，新たなプロトコルを開発することなく実現すること
が可能となる。
【００１７】そして，請求項１に記載の送信部は，請求
項２のように前記装置内送信ＡＴＭセルのペイロードを
一時的に保存し所定のタイミングで所定の数に分割して
出力させるＦＩＦＯメモリと，前記装置内送信ＡＴＭセ
ルのコネクション識別子に対応した前記送信ＡＴＭセル
のヘッダ情報を格納する第１の記憶手段と，前記装置内
送信ＡＴＭセルのコネクション識別子に対応した前記送
信ＡＴＭセルのスタートフィールドを格納する第２の記
憶手段と，前記ＦＩＦＯメモリによって分割された装置
内送信ＡＴＭセルのペイロードから形成される送信ミニ
セルのヘッダ情報を格納する第３の記憶手段とを備える
とともに，前記ＦＩＦＯメモリによって分割された装置
内送信ＡＴＭセルのペイロード，前記第１の記憶手段に
格納された前記送信ＡＴＭセルのヘッダ情報，前記第２
の記憶手段に格納された前記送信ＡＴＭセルのスタート
フィールド，または前記第３の記憶手段に格納された前
記送信ミニセルのヘッダ情報のいずれかを所定の順番に
選択する送信側選択手段とを備えるようにしてもよい。
また，請求項１に記載の受信部は，請求項３に記載のよ
うに，一の受信ＡＴＭセルのペイロードを格納すること
が可能な記憶手段と，前記一の受信ＡＴＭセルの後に受
信した他の受信ＡＴＭセルのペイロードと，前記記憶手
段に格納された前記一の受信ＡＴＭセルのペイロードと
を所定の順番に選択する受信側選択手段とを備えるよう
にしてもよい。かかる構成によれば，送受信メッセージ
と送受信ＡＴＭセルとの間の組立／分解機能が容易に実
現される。
項２のように前記装置内送信ＡＴＭセルのペイロードを
一時的に保存し所定のタイミングで所定の数に分割して
出力させるＦＩＦＯメモリと，前記装置内送信ＡＴＭセ
ルのコネクション識別子に対応した前記送信ＡＴＭセル
のヘッダ情報を格納する第１の記憶手段と，前記装置内
送信ＡＴＭセルのコネクション識別子に対応した前記送
信ＡＴＭセルのスタートフィールドを格納する第２の記
憶手段と，前記ＦＩＦＯメモリによって分割された装置
内送信ＡＴＭセルのペイロードから形成される送信ミニ
セルのヘッダ情報を格納する第３の記憶手段とを備える
とともに，前記ＦＩＦＯメモリによって分割された装置
内送信ＡＴＭセルのペイロード，前記第１の記憶手段に
格納された前記送信ＡＴＭセルのヘッダ情報，前記第２
の記憶手段に格納された前記送信ＡＴＭセルのスタート
フィールド，または前記第３の記憶手段に格納された前
記送信ミニセルのヘッダ情報のいずれかを所定の順番に
選択する送信側選択手段とを備えるようにしてもよい。
また，請求項１に記載の受信部は，請求項３に記載のよ
うに，一の受信ＡＴＭセルのペイロードを格納すること
が可能な記憶手段と，前記一の受信ＡＴＭセルの後に受
信した他の受信ＡＴＭセルのペイロードと，前記記憶手
段に格納された前記一の受信ＡＴＭセルのペイロードと
を所定の順番に選択する受信側選択手段とを備えるよう
にしてもよい。かかる構成によれば，送受信メッセージ
と送受信ＡＴＭセルとの間の組立／分解機能が容易に実
現される。
【００１８】また，請求項４に記載のように，前記送信
メッセージの終端に対応する送信ミニセルを形成する際
に，前記送信ミニセルのヘッダに所定のフラグを立てる
ようにすれば，かかる送信ミニセルを別途用意された受
信側において受信した際に，受信メッセージの終端にあ
たる受信ミニセルを容易に判別することが可能となり，
効率のよい受信メッセージ組立が可能となる。
メッセージの終端に対応する送信ミニセルを形成する際
に，前記送信ミニセルのヘッダに所定のフラグを立てる
ようにすれば，かかる送信ミニセルを別途用意された受
信側において受信した際に，受信メッセージの終端にあ
たる受信ミニセルを容易に判別することが可能となり，
効率のよい受信メッセージ組立が可能となる。
【００１９】そして，請求項５のように，請求項１，
２，３，または４に記載の前記送信部は，前記送信メッ
セージから前記装置内送信ＡＴＭセルを形成する際に，
ＡＡＬタイプ５のＣＰＣＳプロトコルを使用することが
可能であり，また，前記受信部も，前記装置内受信ＡＴ
Ｍセルから前記受信メッセージを形成する際に，ＡＡＬ
タイプ５のＣＰＣＳプロトコルを使用することが可能で
ある。
２，３，または４に記載の前記送信部は，前記送信メッ
セージから前記装置内送信ＡＴＭセルを形成する際に，
ＡＡＬタイプ５のＣＰＣＳプロトコルを使用することが
可能であり，また，前記受信部も，前記装置内受信ＡＴ
Ｍセルから前記受信メッセージを形成する際に，ＡＡＬ
タイプ５のＣＰＣＳプロトコルを使用することが可能で
ある。
【００２０】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかるメッセージ組立／分解装置の好適な実施
の形態について詳細に説明する。なお，以下の説明およ
び添付図面において，略同一の機能および構成を有する
構成要素については，同一符号を付することにより，重
複説明を省略することにする。
本発明にかかるメッセージ組立／分解装置の好適な実施
の形態について詳細に説明する。なお，以下の説明およ
び添付図面において，略同一の機能および構成を有する
構成要素については，同一符号を付することにより，重
複説明を省略することにする。
【００２１】本発明の実施の形態にかかるメッセージ組
立／分解装置１１の構成を図１に示す。このメッセージ
組立／分解装置１１は，制御部１２，第１の変換部とし
てのＡＡＬタイプ５制御部１３，第２の変換部としての
ＡＴＭセル／ミニセル変換部１４，および物理レイヤ制
御部１５から構成されている。制御部１２は，制御バス
１６を介してＡＡＬタイプ５制御部１３と接続されてい
る。また，ＡＡＬタイプ５制御部１３とＡＴＭセル／ミ
ニセル変換部１４は，Ａ点を介して接続され，さらにＡ
ＴＭセル／ミニセル変換部１４と物理レイヤ１５は，Ｂ
点を介して接続されている。
立／分解装置１１の構成を図１に示す。このメッセージ
組立／分解装置１１は，制御部１２，第１の変換部とし
てのＡＡＬタイプ５制御部１３，第２の変換部としての
ＡＴＭセル／ミニセル変換部１４，および物理レイヤ制
御部１５から構成されている。制御部１２は，制御バス
１６を介してＡＡＬタイプ５制御部１３と接続されてい
る。また，ＡＡＬタイプ５制御部１３とＡＴＭセル／ミ
ニセル変換部１４は，Ａ点を介して接続され，さらにＡ
ＴＭセル／ミニセル変換部１４と物理レイヤ１５は，Ｂ
点を介して接続されている。
【００２２】制御部１２は，ミニセルに分割されるメッ
セージを通信するためのプロトコルを有している。そし
て，ＡＡＬタイプ５制御部１３は，制御部１２から制御
バス１６を経由して転送された送信メッセージをＣＰＣ
Ｓトレイラを付与した後に４８バイトの装置内送信ＡＴ
ＭセルとしてのＡＴＭセルに分割する機能と，Ａ点から
入力される装置内受信ＡＴＭセルとしてのＡＴＭセル
（以下，「Ａ点セル」という。）をＣＰＣＳ−ＰＤＵに
組み立てた後にＣＰＣＳトレイラを終端して制御部１２
に転送する機能を有している。
セージを通信するためのプロトコルを有している。そし
て，ＡＡＬタイプ５制御部１３は，制御部１２から制御
バス１６を経由して転送された送信メッセージをＣＰＣ
Ｓトレイラを付与した後に４８バイトの装置内送信ＡＴ
ＭセルとしてのＡＴＭセルに分割する機能と，Ａ点から
入力される装置内受信ＡＴＭセルとしてのＡＴＭセル
（以下，「Ａ点セル」という。）をＣＰＣＳ−ＰＤＵに
組み立てた後にＣＰＣＳトレイラを終端して制御部１２
に転送する機能を有している。
【００２３】ＡＴＭセル／ミニセル変換部１４は，Ａ点
から入力されるＡ点セルを送信ミニセルとしてのミニセ
ルに変換する機能と，Ｂ点から入力される受信ミニセル
としてのミニセル（以下，「Ｂ点セル」という。）をＡ
点セルに変換する機能を有している。
から入力されるＡ点セルを送信ミニセルとしてのミニセ
ルに変換する機能と，Ｂ点から入力される受信ミニセル
としてのミニセル（以下，「Ｂ点セル」という。）をＡ
点セルに変換する機能を有している。
【００２４】Ａ点セルおよびＢ点セルのセルフォーマッ
トを図２に示す。Ａ点セル２１は，５バイトのＡＴＭヘ
ッダ２１ａおよび４８バイトのＡＴＭペイロード２１ｄ
から構成されている。また，Ｂ点セル２２は，５バイト
のＡＴＭヘッダ２２ａ，１バイトのスタートフィールド
２２ｂ，３バイトのミニセルヘッダ２２ｃ，および４４
バイトのミニセルペイロード２２ｄから構成されてい
る。また，Ｂ点セル２３は，５バイトのＡＴＭヘッダ２
３ａ，１バイトのスタートフィールド２３ｂ，４バイト
のミニセルペイロード２３ｄ，および４３バイトのパデ
ィング２３ｅから構成されている。なお，Ｂ点セル２２
におけるスタートフィールド２２ｂは，オフセットフィ
ールド（ＯＳＦ），シーケンス番号（ＳＮ），およびパ
リティビット（Ｐ）から構成されている。また，ミニセ
ルヘッダ２２ｃは，チャネル識別子（ＣＩＤ），ペイロ
ード長表示（ＬＩ），ペイロードタイプ（ＰＴ），ユー
ザ間識別子（ＵＵＩ），およびヘッダ誤り制御（ＨＥ
Ｃ）から構成されている。
トを図２に示す。Ａ点セル２１は，５バイトのＡＴＭヘ
ッダ２１ａおよび４８バイトのＡＴＭペイロード２１ｄ
から構成されている。また，Ｂ点セル２２は，５バイト
のＡＴＭヘッダ２２ａ，１バイトのスタートフィールド
２２ｂ，３バイトのミニセルヘッダ２２ｃ，および４４
バイトのミニセルペイロード２２ｄから構成されてい
る。また，Ｂ点セル２３は，５バイトのＡＴＭヘッダ２
３ａ，１バイトのスタートフィールド２３ｂ，４バイト
のミニセルペイロード２３ｄ，および４３バイトのパデ
ィング２３ｅから構成されている。なお，Ｂ点セル２２
におけるスタートフィールド２２ｂは，オフセットフィ
ールド（ＯＳＦ），シーケンス番号（ＳＮ），およびパ
リティビット（Ｐ）から構成されている。また，ミニセ
ルヘッダ２２ｃは，チャネル識別子（ＣＩＤ），ペイロ
ード長表示（ＬＩ），ペイロードタイプ（ＰＴ），ユー
ザ間識別子（ＵＵＩ），およびヘッダ誤り制御（ＨＥ
Ｃ）から構成されている。
【００２５】そして，Ａ点セル２１における４８バイト
のＡＴＭペイロード２１ｄは，Ｂ点セル２２における４
４バイトのミニセルペイロード２２ｄおよびＢ点セル２
３における４バイトのミニセルペイロード２３ｄに対応
している。すなわちＢ点セル２２，２３の各ペイロード
は，ミニセルが２分割されてトランキングされた構成と
なっている。
のＡＴＭペイロード２１ｄは，Ｂ点セル２２における４
４バイトのミニセルペイロード２２ｄおよびＢ点セル２
３における４バイトのミニセルペイロード２３ｄに対応
している。すなわちＢ点セル２２，２３の各ペイロード
は，ミニセルが２分割されてトランキングされた構成と
なっている。
【００２６】次に，本発明の実施の形態にかかるメッセ
ージ組立／分解装置１１において特徴的なＡＴＭセル／
ミニセル変換部１４の構成について図３，４を参照しな
がら説明する。
ージ組立／分解装置１１において特徴的なＡＴＭセル／
ミニセル変換部１４の構成について図３，４を参照しな
がら説明する。
【００２７】図３は，Ａ点セル２１をＢ点セル２２，２
３に変換するためのＡＴＭセル／ミニセル変換部１４に
おける送信部ＳＰの内容を示すブロック図である。
３に変換するためのＡＴＭセル／ミニセル変換部１４に
おける送信部ＳＰの内容を示すブロック図である。
【００２８】Ａ点セル２１が入力されるＡＴＭへッダ抽
出部３１は，４８バイトの容量を有するＦＩＦＯ（Ｆｉ
ｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリ３２，メモ
リアクセス制御部３３，および第３の記憶手段としての
ミニセルヘッダ用レジスタ３４に接続されている。そし
て，ＦＩＦＯメモリ３２は，ＦＩＦＯメモリＲ／Ｗ（Ｒ
ｅａｄ／Ｗｒｉｔｅ）制御部３５に接続されている。こ
のＦＩＦＯメモリＲ／Ｗ制御部３５は，Ａ点セル同期信
号ＳａとＢ点セル同期信号Ｓｂが入力されるとともに，
エンプティ信号Ｓｅを出力し，さらに第２の記憶手段と
してのスタートフィールド用レジスタ３６と接続されて
いる。また，メモリアクセス制御部３３は，ミニセルヘ
ッダ用レジスタ３４，第１，３の記憶手段としてのへッ
ダ情報メモリ３７，および第１の記憶手段としてのＢ点
セルＡＴＭへッダ用レジスタ３８と接続されている。そ
して，ミニセルヘッダ用レジス夕３４は，ＨＥＣ演算部
３９に接続されている。また，送信側選択手段としての
セレクタ４０は，ＦＩＦＯメモリ３２，ミニセルヘッダ
用レジスタ３４，スタートフィールド用レジスタ３６，
およびＢ点セルＡＴＭへッダ用レジス夕３８と接続され
るとともに，Ｂ点セル同期信号Ｓｂが入力され，Ｂ点セ
ル２２，２３を出力するように構成されている。
出部３１は，４８バイトの容量を有するＦＩＦＯ（Ｆｉ
ｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリ３２，メモ
リアクセス制御部３３，および第３の記憶手段としての
ミニセルヘッダ用レジスタ３４に接続されている。そし
て，ＦＩＦＯメモリ３２は，ＦＩＦＯメモリＲ／Ｗ（Ｒ
ｅａｄ／Ｗｒｉｔｅ）制御部３５に接続されている。こ
のＦＩＦＯメモリＲ／Ｗ制御部３５は，Ａ点セル同期信
号ＳａとＢ点セル同期信号Ｓｂが入力されるとともに，
エンプティ信号Ｓｅを出力し，さらに第２の記憶手段と
してのスタートフィールド用レジスタ３６と接続されて
いる。また，メモリアクセス制御部３３は，ミニセルヘ
ッダ用レジスタ３４，第１，３の記憶手段としてのへッ
ダ情報メモリ３７，および第１の記憶手段としてのＢ点
セルＡＴＭへッダ用レジスタ３８と接続されている。そ
して，ミニセルヘッダ用レジス夕３４は，ＨＥＣ演算部
３９に接続されている。また，送信側選択手段としての
セレクタ４０は，ＦＩＦＯメモリ３２，ミニセルヘッダ
用レジスタ３４，スタートフィールド用レジスタ３６，
およびＢ点セルＡＴＭへッダ用レジス夕３８と接続され
るとともに，Ｂ点セル同期信号Ｓｂが入力され，Ｂ点セ
ル２２，２３を出力するように構成されている。
【００２９】図４は，Ｂ点セル２２，２３をＡ点セル２
１に変換するためのＡＴＭセル／ミニセル変換部１４に
おける受信部ＲＰの内容を示すブロック図である。
１に変換するためのＡＴＭセル／ミニセル変換部１４に
おける受信部ＲＰの内容を示すブロック図である。
【００３０】Ｂ点セル２２，２３が入力されるＢ点セル
ＡＴＭヘッダ抽出部４１は，ミニセルヘッダ抽出４２と
メモリアクセス制御部４３に接続されている。また，ミ
ニセルヘッダ抽出部４２は，メモリアクセス制御部４
３，スタートフィールド抽出部４４，およびＨＥＣチェ
ック部４５に接続されている。そして，スタートフィー
ルド抽出部４４は，セレクタ４６およびＡＮＤゲートＧ
の一方の入力に接続されている。ＡＮＤゲートＧの他方
の入力は，ＨＥＣチェック部４５と接続されており，Ａ
ＮＤゲートＧの出力は，メモリアクセス制御部４３に接
続されている。また，セレクタ４６の一方の出力は，メ
モリアクセス制御部４３に接続され，他方の出力は，受
信側選択手段としてのセレクタ４７に接続されている。
そして，セレクタ４７は，メモリアクセス制御部４３と
も接続されており，Ａ点セル２１を出力するように構成
されている。さらに，メモリアクセス制御部４３は，Ａ
点セル同期信号ＳａおよびＢ点セル同期信号Ｓｂが入力
されるとともに，記憶手段としてのメモリ４９に接続さ
れている。
ＡＴＭヘッダ抽出部４１は，ミニセルヘッダ抽出４２と
メモリアクセス制御部４３に接続されている。また，ミ
ニセルヘッダ抽出部４２は，メモリアクセス制御部４
３，スタートフィールド抽出部４４，およびＨＥＣチェ
ック部４５に接続されている。そして，スタートフィー
ルド抽出部４４は，セレクタ４６およびＡＮＤゲートＧ
の一方の入力に接続されている。ＡＮＤゲートＧの他方
の入力は，ＨＥＣチェック部４５と接続されており，Ａ
ＮＤゲートＧの出力は，メモリアクセス制御部４３に接
続されている。また，セレクタ４６の一方の出力は，メ
モリアクセス制御部４３に接続され，他方の出力は，受
信側選択手段としてのセレクタ４７に接続されている。
そして，セレクタ４７は，メモリアクセス制御部４３と
も接続されており，Ａ点セル２１を出力するように構成
されている。さらに，メモリアクセス制御部４３は，Ａ
点セル同期信号ＳａおよびＢ点セル同期信号Ｓｂが入力
されるとともに，記憶手段としてのメモリ４９に接続さ
れている。
【００３１】以上のような構成を有する本発明の実施の
形態にかかるメッセージ組立／分解装置１１の動作につ
いて図５を参照しながら説明する。
形態にかかるメッセージ組立／分解装置１１の動作につ
いて図５を参照しながら説明する。
【００３２】制御部１２のメッセージである上位プロト
コルメッセージ５１は，ＡＡＬタイプ５制御部１３にお
いて，ＣＰＣＳトレイラ５２が付加され，ＡＡＬ５−Ｃ
ＰＣＳ−ＰＤＵ５３となる。次に，ＡＡＬ５−ＣＰＣＳ
−ＰＤＵ５３は，先頭から４８バイト毎に分割されＡＡ
Ｌ５−ＳＡＲ−ＰＤＵ５４となり，さらに，ＡＴＭへッ
ダ２１ａが付与されることで，図２に示したＡ点セル２
１となる。
コルメッセージ５１は，ＡＡＬタイプ５制御部１３にお
いて，ＣＰＣＳトレイラ５２が付加され，ＡＡＬ５−Ｃ
ＰＣＳ−ＰＤＵ５３となる。次に，ＡＡＬ５−ＣＰＣＳ
−ＰＤＵ５３は，先頭から４８バイト毎に分割されＡＡ
Ｌ５−ＳＡＲ−ＰＤＵ５４となり，さらに，ＡＴＭへッ
ダ２１ａが付与されることで，図２に示したＡ点セル２
１となる。
【００３３】ＡＡＬタイプ５制御部１３におけるＡ点セ
ル２１は，ＡＴＭセル／ミニセル変換部１４に入力され
る。ここで，ＡＴＭへッダ２１ａは，対応するミニセル
ヘッダ２２ｃに置き換えられ，Ａ点セル２１は，ミニセ
ル５５となる。そして，ミニセル５５は，ＡＴＭペイロ
ードにトランキングされる。ところで，ＡＴＭペイロー
ドは４８バイトであり，また，ミニセル５５のトランキ
ングの際には，１バイトのスタートフィールド２２ｂが
追加される。このため，ミニセル５５は，２分割され，
それぞれ個別のＡＴＭセルのペイロードにトランキング
されることとなる。具体的には，図２，５に示すよう
に，一のＡＴＭセル，すなわちＢ点セル２２のペイロー
ドには，１バイトのスタートフィールド２２ｂ，３バイ
トのミニセルヘッダ２２ｃ，およびミニセルペイロード
２２ｄがトランキングされ，他のＡＴＭセル，すなわち
Ｂ点セル２３のペイロードには，１バイトのスタートフ
ィールド２３ｂ，４バイトのミニセルペイロード２３
ｄ，および４３バイトのパディング２３ｅがトランキン
グされる。
ル２１は，ＡＴＭセル／ミニセル変換部１４に入力され
る。ここで，ＡＴＭへッダ２１ａは，対応するミニセル
ヘッダ２２ｃに置き換えられ，Ａ点セル２１は，ミニセ
ル５５となる。そして，ミニセル５５は，ＡＴＭペイロ
ードにトランキングされる。ところで，ＡＴＭペイロー
ドは４８バイトであり，また，ミニセル５５のトランキ
ングの際には，１バイトのスタートフィールド２２ｂが
追加される。このため，ミニセル５５は，２分割され，
それぞれ個別のＡＴＭセルのペイロードにトランキング
されることとなる。具体的には，図２，５に示すよう
に，一のＡＴＭセル，すなわちＢ点セル２２のペイロー
ドには，１バイトのスタートフィールド２２ｂ，３バイ
トのミニセルヘッダ２２ｃ，およびミニセルペイロード
２２ｄがトランキングされ，他のＡＴＭセル，すなわち
Ｂ点セル２３のペイロードには，１バイトのスタートフ
ィールド２３ｂ，４バイトのミニセルペイロード２３
ｄ，および４３バイトのパディング２３ｅがトランキン
グされる。
【００３４】そして，Ａ点セル２１のＡＴＭへッダ２１
ａにおけるＶＰＩ／ＶＣＩは，従来とは異なり，ＡＴＭ
レイヤのコネクション識別のためではなく，ミニセル５
５のコネクション識別のために用いられる。なお，Ｂ点
セル２２，２３のＡＴＭへッダ２２ａ，２３ａにおける
ＶＰＩ／ＶＣＩは，従来と同様にＡＴＭレイヤの識別の
ために用いられる。
ａにおけるＶＰＩ／ＶＣＩは，従来とは異なり，ＡＴＭ
レイヤのコネクション識別のためではなく，ミニセル５
５のコネクション識別のために用いられる。なお，Ｂ点
セル２２，２３のＡＴＭへッダ２２ａ，２３ａにおける
ＶＰＩ／ＶＣＩは，従来と同様にＡＴＭレイヤの識別の
ために用いられる。
【００３５】また，図５に示すように，Ａ点におけるＡ
点セル２１が上位プロトコルメッセージ５１の最終セル
である場合，Ａ点セル２１のＡＴＭへッダ２１ａにおけ
るＰＴＩの所定のビットは，”１”とされるが，これに
対応してＢ点においては，Ｂ点セル２２にトランキング
されているミニへッダ２２ｃの所定のフラグ（ＰＴまた
はＵＵＩ）を立てる。
点セル２１が上位プロトコルメッセージ５１の最終セル
である場合，Ａ点セル２１のＡＴＭへッダ２１ａにおけ
るＰＴＩの所定のビットは，”１”とされるが，これに
対応してＢ点においては，Ｂ点セル２２にトランキング
されているミニへッダ２２ｃの所定のフラグ（ＰＴまた
はＵＵＩ）を立てる。
【００３６】次に，本発明に特徴的なＡＴＭセル／ミニ
セル変換部１４の動作をＡ点セル２１からＢ点セル２
２，２３への分解，およびＢ点セル２２，２３からＡ点
セル２１への組立に分けて説明する。
セル変換部１４の動作をＡ点セル２１からＢ点セル２
２，２３への分解，およびＢ点セル２２，２３からＡ点
セル２１への組立に分けて説明する。
【００３７】Ａ点セル２１からＢ点セル２２，２３への
分解については，図３に示した送信部ＳＰにおいて行わ
れる。まず，Ａ点から入力されたＡ点セル２１は，ＡＴ
Ｍへッダ抽出部３１において，コネクションを識別する
ためのＶＰＩ／ＶＣＩ値と上位プロトコルメッセージの
最終セルであることを示すＰＴＩ値が抽出され，さらに
ＡＴＭヘッダ２１ａが除去される。そして，ＡＴＭヘッ
ダ２１ａが除去された後の４８バイトのＡＴＭペイロー
ド２１ｄは，ＦＩＦＯメモリ３２に入力される。
分解については，図３に示した送信部ＳＰにおいて行わ
れる。まず，Ａ点から入力されたＡ点セル２１は，ＡＴ
Ｍへッダ抽出部３１において，コネクションを識別する
ためのＶＰＩ／ＶＣＩ値と上位プロトコルメッセージの
最終セルであることを示すＰＴＩ値が抽出され，さらに
ＡＴＭヘッダ２１ａが除去される。そして，ＡＴＭヘッ
ダ２１ａが除去された後の４８バイトのＡＴＭペイロー
ド２１ｄは，ＦＩＦＯメモリ３２に入力される。
【００３８】ＡＴＭヘッダ抽出部３１において抽出され
たＶＰＩ／ＶＣＩ値は，メモリアクセス制御部３３に送
られ，この値をアドレスとして，メモリアクセス制御部
３３は，へッダ情報メモリ３７にアクセスする。このア
クセスタイミングは，Ａ点においてＡＡＬタイプ５制御
部１３から与えられるＡ点セル同期信号Ｓａによって決
定される。そして，ヘッダ情報メモリ３７に格納されて
いるＢ点セルＡＴＭヘッダ情報とミニセルヘッダ情報が
読み出され，それぞれＢ点セルＡＴＭヘッダ用レジスタ
３８，ミニセルヘッダ用レジスタ３４に格納される。こ
こで，ヘッダ情報メモリ３７において管理されているチ
ャネル単位のヘッダ情報のフォーマットを図６に示す。
Ａ点セルのＡＴＭヘッダにおけるＶＰＩ／ＶＣＩ値を先
頭アドレスとして，４バイトまでは，Ｂ点セルのＡＴＭ
ヘッダ情報として割当てられ，その後の２バイトは，ミ
ニセルヘッダ情報として割当てられている。そして，Ｂ
点セルのＡＴＭヘッダ情報は，ＧＦＣ（Ｇｅｎｅｒｉｃ
Ｆｌｏｗ Ｃｏｎｔｒｏｌ），ＶＰＩ，ＶＣＩ，ＰＴ
Ｉ，およびＣＬＰ（Ｃｅｌｌ Ｌｏｓｓ Ｐｒｉｏｒｉ
ｔｙ）から構成されている。一方，ミニセルヘッダ情報
は，ＣＩＤ，ＰＴ，およびＵＵＩから構成されている。
たＶＰＩ／ＶＣＩ値は，メモリアクセス制御部３３に送
られ，この値をアドレスとして，メモリアクセス制御部
３３は，へッダ情報メモリ３７にアクセスする。このア
クセスタイミングは，Ａ点においてＡＡＬタイプ５制御
部１３から与えられるＡ点セル同期信号Ｓａによって決
定される。そして，ヘッダ情報メモリ３７に格納されて
いるＢ点セルＡＴＭヘッダ情報とミニセルヘッダ情報が
読み出され，それぞれＢ点セルＡＴＭヘッダ用レジスタ
３８，ミニセルヘッダ用レジスタ３４に格納される。こ
こで，ヘッダ情報メモリ３７において管理されているチ
ャネル単位のヘッダ情報のフォーマットを図６に示す。
Ａ点セルのＡＴＭヘッダにおけるＶＰＩ／ＶＣＩ値を先
頭アドレスとして，４バイトまでは，Ｂ点セルのＡＴＭ
ヘッダ情報として割当てられ，その後の２バイトは，ミ
ニセルヘッダ情報として割当てられている。そして，Ｂ
点セルのＡＴＭヘッダ情報は，ＧＦＣ（Ｇｅｎｅｒｉｃ
Ｆｌｏｗ Ｃｏｎｔｒｏｌ），ＶＰＩ，ＶＣＩ，ＰＴ
Ｉ，およびＣＬＰ（Ｃｅｌｌ Ｌｏｓｓ Ｐｒｉｏｒｉ
ｔｙ）から構成されている。一方，ミニセルヘッダ情報
は，ＣＩＤ，ＰＴ，およびＵＵＩから構成されている。
【００３９】そして，ミニセルヘッダ情報が格納された
ミニセルヘッダ用レジスタ３４には，ＨＥＣ演算部３９
で演算されたＨＥＣ値も併せて格納される。
ミニセルヘッダ用レジスタ３４には，ＨＥＣ演算部３９
で演算されたＨＥＣ値も併せて格納される。
【００４０】ＦＩＦＯメモリＲ／Ｗ制御部３５は，ＦＩ
ＦＯメモリ３２の読み出しアドレスおよび書き込みアド
レスを管理する機能を備えており，ここでＦＩＦＯメモ
リ３２に格納されている４８バイトのＡＴＭヘッダ２１
ａを，Ｂ点セル同期信号Ｓｂに従って４４バイトのミニ
セルペイロード２２ｄと４バイトのミニセルペイロード
２３ｄに分割して順に読み出す。そして，ＦＩＦＯメモ
リＲ／Ｗ制御部３５は，スタートフィールド用レジスタ
３６に対して，４４バイトのミニセルペイロード２２ｄ
を読み出した場合，ＳＮ＝”１”を通知し，４バイトの
ミニセルペイロード２３ｄを読み出した場合，ＳＮ＝”
０”を通知する。
ＦＯメモリ３２の読み出しアドレスおよび書き込みアド
レスを管理する機能を備えており，ここでＦＩＦＯメモ
リ３２に格納されている４８バイトのＡＴＭヘッダ２１
ａを，Ｂ点セル同期信号Ｓｂに従って４４バイトのミニ
セルペイロード２２ｄと４バイトのミニセルペイロード
２３ｄに分割して順に読み出す。そして，ＦＩＦＯメモ
リＲ／Ｗ制御部３５は，スタートフィールド用レジスタ
３６に対して，４４バイトのミニセルペイロード２２ｄ
を読み出した場合，ＳＮ＝”１”を通知し，４バイトの
ミニセルペイロード２３ｄを読み出した場合，ＳＮ＝”
０”を通知する。
【００４１】次に，セレクタ４０は，入力されるＡＴＭ
ヘッダ２２ａ，２３ａ，スタートフィールド２２ｂ，２
３ｂ，ミニセルヘッダ２２ｃ，ミニセルペイロード２２
ｄ，２３ｄのいずれかをＢ点セル同期信号Ｓｂに基づい
て所定の順番に選択し，Ｂ点セル２２，２３として出力
する。
ヘッダ２２ａ，２３ａ，スタートフィールド２２ｂ，２
３ｂ，ミニセルヘッダ２２ｃ，ミニセルペイロード２２
ｄ，２３ｄのいずれかをＢ点セル同期信号Ｓｂに基づい
て所定の順番に選択し，Ｂ点セル２２，２３として出力
する。
【００４２】そして，Ａ点から入力されたＡ点セル２１
がＢ点セル２２，２３としてＢ点へ出力されたところで
ＦＩＦＯメモリＲ／Ｗ制御部３５は，Ａ点に対してエン
プティ信号Ｓｅを出力し，送信部ＳＰへの次のＡ点セル
の入力を許可する。
がＢ点セル２２，２３としてＢ点へ出力されたところで
ＦＩＦＯメモリＲ／Ｗ制御部３５は，Ａ点に対してエン
プティ信号Ｓｅを出力し，送信部ＳＰへの次のＡ点セル
の入力を許可する。
【００４３】以上が，Ａ点セル２１からＢ点セル２２，
２３への分解動作であるが，次にＢ点セル２２，２３か
らＡ点セル２１への組立について説明する。
２３への分解動作であるが，次にＢ点セル２２，２３か
らＡ点セル２１への組立について説明する。
【００４４】Ｂ点セル２２，２３からＡ点セル２１への
組立については，図４に示した送信部ＲＰにおいて行わ
れる。
組立については，図４に示した送信部ＲＰにおいて行わ
れる。
【００４５】例えば，４４バイトのミニセルペイロード
２２ｄを有するＢ点セル２２がＢ点から入力された場
合，Ｂ点セルＡＴＭへッダ抽出部４１は，Ｂ点セル２２
のコネクション識別子であるＶＰＩ／ＶＣＩを抽出し，
メモリアクセス制御部４３に対して出力するとともに，
ＡＴＭヘッダ２２ａを除去する。
２２ｄを有するＢ点セル２２がＢ点から入力された場
合，Ｂ点セルＡＴＭへッダ抽出部４１は，Ｂ点セル２２
のコネクション識別子であるＶＰＩ／ＶＣＩを抽出し，
メモリアクセス制御部４３に対して出力するとともに，
ＡＴＭヘッダ２２ａを除去する。
【００４６】ミニセルヘッダ抽出部２２は，ＡＴＭへッ
ダ２２ａが除去されたＢ点セル２２のペイロード，すな
わちスタートフィールド２２ｂ，ミニセルヘッダ２２
ｃ，およびミニセルペイロード２２ｄを入力し，そこで
ＨＥＣチェック部４５におけるＨＥＣ計算結果と比較す
るとともに，ＣＩＤ／ＰＴ／ＵＵＩを抽出しスタートフ
ィールド抽出部４４へ送出する。さらに，ミニセルヘッ
ダ抽出部４２は，抽出したＣＩＤ／ＰＴ／ＵＵＩをメモ
リアクセス制御部４３に対して出力する。そして，ＨＥ
Ｃチェック部４５は，ＨＥＣ計算結果とミニセルペイロ
ード２２ｄとの比較に基づき，ＡＮＤゲートＧの一方の
入力をアクティブとする。
ダ２２ａが除去されたＢ点セル２２のペイロード，すな
わちスタートフィールド２２ｂ，ミニセルヘッダ２２
ｃ，およびミニセルペイロード２２ｄを入力し，そこで
ＨＥＣチェック部４５におけるＨＥＣ計算結果と比較す
るとともに，ＣＩＤ／ＰＴ／ＵＵＩを抽出しスタートフ
ィールド抽出部４４へ送出する。さらに，ミニセルヘッ
ダ抽出部４２は，抽出したＣＩＤ／ＰＴ／ＵＵＩをメモ
リアクセス制御部４３に対して出力する。そして，ＨＥ
Ｃチェック部４５は，ＨＥＣ計算結果とミニセルペイロ
ード２２ｄとの比較に基づき，ＡＮＤゲートＧの一方の
入力をアクティブとする。
【００４７】次に，スタートフィールド抽出部４４は，
入力されたスタートフィールド２２ｂのＳＮ＝０を抽出
し，この結果から４４バイトのミニセルペイロード２２
ｄが入力されたことを判断し，ＡＮＤゲートＧの他方の
入力をアクティブとする。
入力されたスタートフィールド２２ｂのＳＮ＝０を抽出
し，この結果から４４バイトのミニセルペイロード２２
ｄが入力されたことを判断し，ＡＮＤゲートＧの他方の
入力をアクティブとする。
【００４８】そして，メモリアクセス制御部４３は，Ｂ
点セルＡＴＭヘッダ抽出部４１において抽出したＶＰＩ
／ＶＣＩ値をアドレスとしてメモリ４９にアクセスす
る。なお，アクセスタイミングは，Ｂ点セル同期信号Ｓ
ｂによって決定される。
点セルＡＴＭヘッダ抽出部４１において抽出したＶＰＩ
／ＶＣＩ値をアドレスとしてメモリ４９にアクセスす
る。なお，アクセスタイミングは，Ｂ点セル同期信号Ｓ
ｂによって決定される。
【００４９】ここで，メモリ４９において管理されてい
るチャネル単位のヘッダ情報およびデータのフォーマッ
トを図７に示す。Ａ点セルのＡＴＭヘッダにおけるＶＰ
Ｉ／ＶＣＩ値＋ＣＩＤ値を先頭アドレスとして，４バイ
トまでは，Ａ点セルのＡＴＭヘッダ情報として割当てら
れており，その内容は，ＧＦＣ，ＶＰＩ，ＶＣＩ，ＰＴ
Ｉ，およびＣＬＰである。そして，上述の通りＳＮ＝０
とＨＥＣチェック制御部４５によって，ＡＮＤゲートＧ
の出力がアクティブとされており，これによって，メモ
リアクセス制御部４３は，メモリ４９に対して，ミニセ
ルヘッダ情報としてのＰＴおよびＵＵＩを書き込む。さ
らに，メモリアクセス制御部４３は，セレクタ４６から
出力されたミニセルペイロード２２ｄをメモリ４９の所
定のアドレスに書き込むとともに，４４バイトデータ用
フラグＸをＯＮする。
るチャネル単位のヘッダ情報およびデータのフォーマッ
トを図７に示す。Ａ点セルのＡＴＭヘッダにおけるＶＰ
Ｉ／ＶＣＩ値＋ＣＩＤ値を先頭アドレスとして，４バイ
トまでは，Ａ点セルのＡＴＭヘッダ情報として割当てら
れており，その内容は，ＧＦＣ，ＶＰＩ，ＶＣＩ，ＰＴ
Ｉ，およびＣＬＰである。そして，上述の通りＳＮ＝０
とＨＥＣチェック制御部４５によって，ＡＮＤゲートＧ
の出力がアクティブとされており，これによって，メモ
リアクセス制御部４３は，メモリ４９に対して，ミニセ
ルヘッダ情報としてのＰＴおよびＵＵＩを書き込む。さ
らに，メモリアクセス制御部４３は，セレクタ４６から
出力されたミニセルペイロード２２ｄをメモリ４９の所
定のアドレスに書き込むとともに，４４バイトデータ用
フラグＸをＯＮする。
【００５０】その後，４バイトのミニセルペイロード２
３ｄを有するＢ点セル２３がＢ点から入力された場合，
上述のＢ点セル２２の場合と同様にＢ点セル２３は，Ｂ
点セルＡＴＭへッダ抽出部４１，ミニセルヘッダ抽出部
４２を経由して，スタートフィールド抽出部４４へ送ら
れる。そして，スタートフィールド抽出部４４は，スタ
ートフィールド２３ｂのＳＮ＝１を抽出し，この結果か
ら４バイトのミニセルペイロード２３ｄが入力されたこ
とを判断する。
３ｄを有するＢ点セル２３がＢ点から入力された場合，
上述のＢ点セル２２の場合と同様にＢ点セル２３は，Ｂ
点セルＡＴＭへッダ抽出部４１，ミニセルヘッダ抽出部
４２を経由して，スタートフィールド抽出部４４へ送ら
れる。そして，スタートフィールド抽出部４４は，スタ
ートフィールド２３ｂのＳＮ＝１を抽出し，この結果か
ら４バイトのミニセルペイロード２３ｄが入力されたこ
とを判断する。
【００５１】メモリアクセス制御部４３は，ＳＮ＝１お
よび４４バイトデータ用フラグＸに基づき，Ａ点セル同
期信号Ｓａに従ってメモリ４９からＡ点セルヘッダ情報
およびミニセルペイロード２２ｄを順次引き出す。ここ
で，ＰＴ／ＵＵＩの値が最終セルであることを示してい
た場合，メモリアクセス制御部４３は，ＡＴＭセルヘッ
ダ情報におけるＰＴＩの値を”０”から”１”に書き換
える。そして，セレクタ４７は，Ａ点セルヘッダ情報お
よびミニセルペイロード２２ｄに対して，セレクタ４６
から出力される４バイトのミニセルペイロード２３ｄを
付加した後，Ａ点セル２１としてＡ点に送出する。
よび４４バイトデータ用フラグＸに基づき，Ａ点セル同
期信号Ｓａに従ってメモリ４９からＡ点セルヘッダ情報
およびミニセルペイロード２２ｄを順次引き出す。ここ
で，ＰＴ／ＵＵＩの値が最終セルであることを示してい
た場合，メモリアクセス制御部４３は，ＡＴＭセルヘッ
ダ情報におけるＰＴＩの値を”０”から”１”に書き換
える。そして，セレクタ４７は，Ａ点セルヘッダ情報お
よびミニセルペイロード２２ｄに対して，セレクタ４６
から出力される４バイトのミニセルペイロード２３ｄを
付加した後，Ａ点セル２１としてＡ点に送出する。
【００５２】以上のように，本発明の実施の形態にかか
るメッセージ組立／分解装置１１は，従来技術で実現さ
れているＡＡＬタイプ５制御部１３にＡＴＭセル／ミニ
セル変換部１４が接続された構成を有しており，まず第
１に，ミニセルのコネクションにおいて伝送される上位
プロトコルメッセージとミニセルと間の組立／分解機能
を新たなプロトコルを設けることなく容易に実現するこ
とが可能となる。
るメッセージ組立／分解装置１１は，従来技術で実現さ
れているＡＡＬタイプ５制御部１３にＡＴＭセル／ミニ
セル変換部１４が接続された構成を有しており，まず第
１に，ミニセルのコネクションにおいて伝送される上位
プロトコルメッセージとミニセルと間の組立／分解機能
を新たなプロトコルを設けることなく容易に実現するこ
とが可能となる。
【００５３】また，本発明の実施の形態にかかるメッセ
ージ組立／分解装置１１は，本発明において特徴的なＡ
ＴＭセル／ミニセル変換部１４と制御部１２とのインタ
フェースとして，従来技術で実現されるＡＡＬタイプ５
制御部１３を備えている。したがって，ＡＡＬタイプ５
に対応するプロトコル，例えばＳＳＣＯＰをそのままミ
ニセル上において伝送することが可能となる。
ージ組立／分解装置１１は，本発明において特徴的なＡ
ＴＭセル／ミニセル変換部１４と制御部１２とのインタ
フェースとして，従来技術で実現されるＡＡＬタイプ５
制御部１３を備えている。したがって，ＡＡＬタイプ５
に対応するプロトコル，例えばＳＳＣＯＰをそのままミ
ニセル上において伝送することが可能となる。
【００５４】さらに，本発明の実施の形態にかかるメッ
セージ組立／分解装置１１は，Ａ点セル２１のコネクシ
ョン識別子であるＶＰＩ／ＶＣＩをミニセルのコネクシ
ョン識別に用いるように構成されているために，同一の
ＡＴＭセルのコネクション上でミニセルが多重された場
合でもデータが混合することなくメッセージとして組み
立てることが可能となる。
セージ組立／分解装置１１は，Ａ点セル２１のコネクシ
ョン識別子であるＶＰＩ／ＶＣＩをミニセルのコネクシ
ョン識別に用いるように構成されているために，同一の
ＡＴＭセルのコネクション上でミニセルが多重された場
合でもデータが混合することなくメッセージとして組み
立てることが可能となる。
【００５５】以上，添付図面を参照しながら本発明の好
適な実施形態について説明したが，本発明はかかる例に
限定されない。当業者であれば，特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例または
修正例に想到し得ることは明らかであり，それらについ
ても当然に本発明の技術的範囲に属するものと了解され
る。
適な実施形態について説明したが，本発明はかかる例に
限定されない。当業者であれば，特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例または
修正例に想到し得ることは明らかであり，それらについ
ても当然に本発明の技術的範囲に属するものと了解され
る。
【００５６】例えば，本発明の実施の形態においては，
図２に示すようにＢ点セル２２，２３は，ミニセルがト
ランキングされたＡＴＭセルである場合であって，プロ
トコル・スタックとしてＡＴＭレイヤと物理レイヤとの
間にＢ点が存在する場合に即して説明したが，本発明
は，Ｂ点セルをトランキング前のミニセル，すなわち図
５に示したミニセル５５のフォーマットとすることによ
ってミニセルレイヤとＡＴＭレイヤの間に物理的な分界
点が存在するメッセージ組立／分解装置に対しても適用
可能となる。
図２に示すようにＢ点セル２２，２３は，ミニセルがト
ランキングされたＡＴＭセルである場合であって，プロ
トコル・スタックとしてＡＴＭレイヤと物理レイヤとの
間にＢ点が存在する場合に即して説明したが，本発明
は，Ｂ点セルをトランキング前のミニセル，すなわち図
５に示したミニセル５５のフォーマットとすることによ
ってミニセルレイヤとＡＴＭレイヤの間に物理的な分界
点が存在するメッセージ組立／分解装置に対しても適用
可能となる。
【００５７】
【発明の効果】以上説明したように，本発明にかかるメ
ッセージ組立／分解装置によれば，ミニセルのコネクシ
ョンにおいて伝送される上位プロトコルメッセージとミ
ニセルと間の組立／分解機能を新たなプロトコルを設け
ることなく容易に実現することが可能となる。これによ
って，ＡＡＬタイプ５に対応するプロトコル，例えばＳ
ＳＣＯＰをそのままミニセル上において伝送することが
可能となる。
ッセージ組立／分解装置によれば，ミニセルのコネクシ
ョンにおいて伝送される上位プロトコルメッセージとミ
ニセルと間の組立／分解機能を新たなプロトコルを設け
ることなく容易に実現することが可能となる。これによ
って，ＡＡＬタイプ５に対応するプロトコル，例えばＳ
ＳＣＯＰをそのままミニセル上において伝送することが
可能となる。
【００５８】さらに，同一のＡＴＭセルのコネクション
上でミニセルが多重された場合でもデータが混合するこ
となくメッセージとして組み立てることが可能となる。
上でミニセルが多重された場合でもデータが混合するこ
となくメッセージとして組み立てることが可能となる。
【図１】本発明の実施の形態にかかるメッセージ組立／
分解装置の構成を示すブロック図である。
分解装置の構成を示すブロック図である。
【図２】図１のメッセージ組立／分解装置におけるＡ点
セルおよびＢ点セルのフォーマットを示すブロック図で
ある。
セルおよびＢ点セルのフォーマットを示すブロック図で
ある。
【図３】図１のメッセージ組立／分解装置におけるＡＴ
Ｍセル／ミニセル変換部の送信部を示す回路ブロック図
である。
Ｍセル／ミニセル変換部の送信部を示す回路ブロック図
である。
【図４】図１のメッセージ組立／分解装置におけるＡＴ
Ｍセル／ミニセル変換部の受信部を示す回路ブロック図
である。
Ｍセル／ミニセル変換部の受信部を示す回路ブロック図
である。
【図５】図１のメッセージ組立／分解装置による上位プ
ロトコルメッセージとＢ点セルとの間のフォーマット変
換を示す説明図である。
ロトコルメッセージとＢ点セルとの間のフォーマット変
換を示す説明図である。
【図６】図３の送信部におけるヘッダ情報メモリのフォ
ーマットを示す説明図である。
ーマットを示す説明図である。
【図７】図４の受信部におけるメモリのフォーマットを
示す説明図である。
示す説明図である。
【図８】ＡＡＬタイプ５の上位プロトコルメッセージと
ＡＴＭセルとの間のフォーマット変換を示す説明図であ
る。
ＡＴＭセルとの間のフォーマット変換を示す説明図であ
る。
【図９】ＡＴＭセルへのミニセルのトランキングを示す
説明図である。
説明図である。
【図１０】図９のミニセルのヘッダの内容を示す説明図
である。
である。
１１ メッセージ組立／分解装置 １２ 制御部 １３ ＡＡＬタイプ５制御部 １４ ＡＴＭセル／ミニセル変換部 １５ 物理レイヤ制御部 ２１ Ａ点セル ２１ａ ＡＴＭヘッダ ２１ｄ ＡＴＭペイロード ２２ Ｂ点セル ２２ａ ＡＴＭヘッダ ２２ｂ スタートフィールド ２２ｃ ミニセルヘッダ ２２ｄ ミニセルペイロード ２３ Ｂ点セル ２３ａ ＡＴＭヘッダ ２３ｂ スタートフィールド ２３ｄ ミニセルペイロード ２３ｅ パディング ３２ ＦＩＦＯメモリ ３５ ＦＩＦＯメモリＲ／Ｗ制御部 ３７ ヘッダ情報メモリ ４３ メモリアクセス制御部 ５１ 上位プロトコルメッセージ ５５ ミニセル ＲＰ 受信部 ＳＰ 送信部
Claims (5)
- 【請求項１】 複数の受信ＡＴＭセルを受信メッセージ
に組み立てる機能，および，送信メッセージを複数の送
信ＡＴＭセルに分解する機能を有するメッセージ組立／
分解装置であって：前記送信メッセージを複数の装置内
送信ＡＴＭセルに分解する機能，および，複数の装置内
受信ＡＴＭセルを前記受信メッセージに組み立てる機能
を有する第１の変換部と；前記各装置内送信ＡＴＭセル
のペイロードから所定のセル長を有する送信ミニセルを
形成し，さらに前記送信ミニセルから１または２以上の
送信ＡＴＭセルを形成する送信部，および，１または２
以上の受信ＡＴＭセルのペイロードから所定のセル長を
有する受信ミニセルを形成し，さらに前記受信ミニセル
のペイロードから前記各装置内受信ＡＴＭセルを形成す
る受信部から成る第２の変換部と；を備えたことを特徴
とするメッセージ組立／分解装置。 - 【請求項２】 前記送信部は：前記装置内送信ＡＴＭセ
ルのペイロードを一時的に保存し所定のタイミングで所
定の数に分割して出力させるＦＩＦＯメモリと；前記装
置内送信ＡＴＭセルのコネクション識別子に対応した前
記送信ＡＴＭセルのヘッダ情報を格納する第１の記憶手
段と；前記装置内送信ＡＴＭセルのコネクション識別子
に対応した前記送信ＡＴＭセルのスタートフィールドを
格納する第２の記憶手段と；前記ＦＩＦＯメモリによっ
て分割された装置内送信ＡＴＭセルのペイロードから形
成される送信ミニセルのヘッダ情報を格納する第３の記
憶手段と；前記ＦＩＦＯメモリによって分割された装置
内送信ＡＴＭセルのペイロード，前記第１の記憶手段に
格納された前記送信ＡＴＭセルのヘッダ情報，前記第２
の記憶手段に格納された前記送信ＡＴＭセルのスタート
フィールド，または前記第３の記憶手段に格納された前
記送信ミニセルのヘッダ情報のいずれかを所定の順番に
選択する送信側選択手段と；を備えたことを特徴とする
請求項１に記載のメッセージ組立／分解装置。 - 【請求項３】 前記受信部は：一の受信ＡＴＭセルのペ
イロードを格納することが可能な記憶手段と；前記一の
受信ＡＴＭセルの後に受信した他の受信ＡＴＭセルのペ
イロードと，前記記憶手段に格納された前記一の受信Ａ
ＴＭセルのペイロードとを所定の順番に選択する受信側
選択手段と；を備えたことを特徴とする請求項１または
２に記載のメッセージ組立／分解装置。 - 【請求項４】 前記送信部は，前記送信メッセージの終
端に対応する送信ミニセルを形成する際に，前記送信ミ
ニセルのヘッダに所定のフラグを立てることを特徴とす
る請求項１，２，または３のいずれかに記載のメッセー
ジ組立／分解装置。 - 【請求項５】 前記送信部は，前記送信メッセージから
前記装置内送信ＡＴＭセルを形成する際に，ＡＡＬ（Ａ
ＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ）タイプ５の
ＣＰＣＳ（Ｃｏｍｍｏｎ Ｐａｒｔ Ｃｏｎｖｅｒｇｅ
ｎｃｅ Ｓｕｂｌａｙｅｒ）プロトコルを使用し，前記
受信部は，前記装置内受信ＡＴＭセルから前記受信メッ
セージを形成する際に，ＡＡＬタイプ５のＣＰＣＳプロ
トコルを使用したことを特徴とする請求項１，２，３，
または４のいずれかに記載のメッセージ組立／分解装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36556797A JPH11187044A (ja) | 1997-12-22 | 1997-12-22 | メッセージ組立／分解装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36556797A JPH11187044A (ja) | 1997-12-22 | 1997-12-22 | メッセージ組立／分解装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11187044A true JPH11187044A (ja) | 1999-07-09 |
Family
ID=18484588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36556797A Withdrawn JPH11187044A (ja) | 1997-12-22 | 1997-12-22 | メッセージ組立／分解装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11187044A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030029000A (ko) * | 2001-10-05 | 2003-04-11 | 호림테크널러지 주식회사 | Ａｔｍ 스위치 |
| KR20030029215A (ko) * | 2001-10-05 | 2003-04-14 | 호림테크널러지 주식회사 | Ａｔｍ 스위치 |
-
1997
- 1997-12-22 JP JP36556797A patent/JPH11187044A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030029000A (ko) * | 2001-10-05 | 2003-04-11 | 호림테크널러지 주식회사 | Ａｔｍ 스위치 |
| KR20030029215A (ko) * | 2001-10-05 | 2003-04-14 | 호림테크널러지 주식회사 | Ａｔｍ 스위치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3920436B2 (ja) | Ａｔｍネットワークにおける交換装置、トラフィック管理デバイスおよび交換方法 | |
| US6639916B1 (en) | AAL receiving circuit and method of processing ATM cells | |
| JPH09275402A (ja) | 通信制御システムおよび通信制御装置並びにデータ送受信装置および通信制御方法 | |
| US6289016B1 (en) | Method for eliminating misconcatenation of partial packets in AAL2 and partial packet with channel identifier | |
| JP2005253077A (ja) | Ａｔｍデータをリアルタイムで再組立するシステム、方法、およびプログラム | |
| US6603767B1 (en) | Cell exchanging device | |
| US5974047A (en) | Method for decoupling a cell rate in an asynchronous transfer mode | |
| JPH11187044A (ja) | メッセージ組立／分解装置 | |
| KR100419413B1 (ko) | 비동기 전송 방식 적응계층 2 교환 장치 및 방법 | |
| US20020172202A1 (en) | Apparatus and method for operating a timer of communication system | |
| US5991532A (en) | Method and apparatus for converting multimegabit-rate data into asynchronous transfer mode cells and vice versa | |
| KR100497868B1 (ko) | 에이에이엘2/에이에이엘5 변환 장치 및 그 방법 | |
| KR100221330B1 (ko) | 에이에이엘 계층의 분할 및 재결합이들 셀 제거에 의한 잔여 대역폭의 효율적 이용방법 | |
| KR0123222B1 (ko) | 비동기 전달모드 적응계층(aal) 3/4 송신단의 fifo 읽기회로 | |
| KR100221332B1 (ko) | 에이에이엘 계층의 분할 및 재결합 부계층에서의 잔여 대역폭의 효율적 이용방법 | |
| KR0185860B1 (ko) | 에이에이엘 타입 1에서의 고정비트율 데이터 처리장치 및 그처리방법 | |
| KR970002722B1 (ko) | Atm 통신방식의 sar 수신처리장치 | |
| KR970002815B1 (ko) | 비동기셀 적응계층 3/4의 송신처리장치 | |
| KR100221329B1 (ko) | 비동기 전송모드 통신방식 네트워크 인터페이스 카드에서의 실시간 동영상 데이터 처리장치 | |
| KR0123229B1 (ko) | Atm통신방식의 상위계층 인터페이스 장치 및 방법 | |
| KR0143681B1 (ko) | Aal 통합 송신장치 | |
| KR0123225B1 (ko) | Atm 통신방식의 sar 길이에러 검출장치 | |
| KR100210392B1 (ko) | Aal 타입 1에서의 셀 손실 및 오삽입 감지를 위한 순서번호 처리방법 | |
| KR0133800B1 (ko) | 비동기 모드 접속카드의 에이에이엘 중재회로 | |
| KR100236038B1 (ko) | 외부영상을 직접 연결하기 위한 atm카드의 다중화 및 역다중화장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |