JPH11186715A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH11186715A
JPH11186715A JP34920797A JP34920797A JPH11186715A JP H11186715 A JPH11186715 A JP H11186715A JP 34920797 A JP34920797 A JP 34920797A JP 34920797 A JP34920797 A JP 34920797A JP H11186715 A JPH11186715 A JP H11186715A
Authority
JP
Japan
Prior art keywords
board
substrate
circuit
wirings
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34920797A
Other languages
Japanese (ja)
Inventor
Manabu Mizuo
学 水尾
Etsuji Shibata
悦二 柴田
Yasuhei Yamamoto
泰平 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shashin Kagaku Co Ltd
Original Assignee
Shashin Kagaku Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shashin Kagaku Co Ltd filed Critical Shashin Kagaku Co Ltd
Priority to JP34920797A priority Critical patent/JPH11186715A/en
Publication of JPH11186715A publication Critical patent/JPH11186715A/en
Pending legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the probability of failure occurrence in a first board, such as short circuit between wirings and wire breaking by providing a second board to be mounted on at least a portion of the first board to prevent outputs of circuit elements on the first board from being processed. SOLUTION: A mother board 1 has FPGA 3 and IC 4 both having output terminals for taking outputs thereof, wirings 3a, 4a led from these terminals to two sets of connector pairs 7a from which outputs can be taken from the circuit elements, but not processed. A sub-board 2a has connectors 8a connected to holes 6 for pins at the lower face, and provides wirings of a conductive ink, etc., for processing outputs as desired to form a wiring circuit net 5 of various resistors, etc. This constitution reduces the failure probability of the mother board such as short circuit between wirings and wire breaking.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に関す
る。さらに詳しくは、FPGA等の回路素子群を有する
マザーボードの配線を低減することが可能な半導体装置
に関する。
[0001] The present invention relates to a semiconductor device. More specifically, the present invention relates to a semiconductor device capable of reducing wiring on a motherboard having a circuit element group such as an FPGA.

【0002】[0002]

【従来の技術】従来、マイクロプロセッサ、FPGA
(フィールドプログラマブルゲートアレイ)等の各種回
路素子を実装しているプリント基板が一般的に用いら
れ、各種の半導体装置の処理性能を向上させている。こ
のような半導体装置は、主たる回路素子群を実装してい
るプリント基板、いわゆるマザーボードと、更に種々の
機能をもたせるため、回路素子が設けられ該マザーボー
ドに搭載されるプリント基板(サブボード)とを具備し
ている。そして、該サブボードに搭載される回路素子を
選択することにより、所望の機能が得られるものであ
る。
2. Description of the Related Art Conventionally, microprocessors and FPGAs
A printed circuit board on which various circuit elements such as a (field programmable gate array) are mounted is generally used to improve the processing performance of various semiconductor devices. Such a semiconductor device includes a printed board on which a main circuit element group is mounted, a so-called mother board, and a printed board (sub board) provided with circuit elements and mounted on the mother board in order to have various functions. I have it. A desired function can be obtained by selecting a circuit element mounted on the sub-board.

【0003】[0003]

【発明が解決しようとする課題】しかし、前記従来の半
導体装置においては、このようにマザーボードに回路素
子が設けられており、且つ回路素子から予め配線がなさ
れているため、ユーザーが配線を変更して所望の配線を
行う等の汎用性がないという問題がある。
However, in the above-mentioned conventional semiconductor device, since the circuit element is provided on the motherboard and the wiring is previously provided from the circuit element, the user changes the wiring. Therefore, there is a problem that there is no versatility such as performing a desired wiring.

【0004】更に、このようなマザーボードは、開発段
階でユーザーが予め検証等を行い、ユーザーの所望の動
作が行われることを確認して設計され作成されるため、
マザーボードには数多くの配線が必要となるが、配線の
数が増大すると、配線間の距離が非常に短くなり、短絡
等誤動作の原因となるという問題がある。
[0004] Further, such a motherboard is designed and created because a user performs verification and the like in advance in a development stage and confirms that a desired operation of the user is performed.
The motherboard requires a large number of wirings. However, when the number of wirings increases, the distance between the wirings becomes very short, and there is a problem that a malfunction such as a short circuit occurs.

【0005】本発明は、以上のような問題点を解決する
ためになされたもので、マザーボードが汎用性を有する
半導体装置を提供することを課題とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to provide a semiconductor device having a versatile motherboard.

【0006】本発明の他の課題は、誤動作の確率が低減
された半導体装置を提供することにある。
Another object of the present invention is to provide a semiconductor device having a reduced probability of malfunction.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
になされた本発明に係る請求項1記載の発明は、回路素
子を具備する第一基板1 と、前記回路素子からの出力を
取り出し可能で且つ該出力を所望の出力に加工可能な配
線回路網5 を有し、前記第一基板1 の少なくとも一部に
実装される第二基板2a,2b とが設けられており、前記第
一基板1 は回路素子からの出力を加工不能であることを
特徴とする。このように、第一基板1 からの出力を加工
可能な配線回路網を第二基板2a,2bに設け、第一基板に
は設けないことにより、第一基板には回路素子からの出
力を取り出すために必要な最小限の数の配線が設けられ
ればよく、従って第一基板の配線間の距離を一定に保つ
ことができる。
According to a first aspect of the present invention, which has been made to solve the above-mentioned problems, a first substrate 1 having a circuit element and an output from the circuit element can be taken out. And a second circuit board 2a, 2b mounted on at least a part of the first substrate 1 and a wiring circuit network 5 capable of processing the output to a desired output. 1 is characterized in that the output from the circuit element cannot be processed. As described above, the wiring circuit network capable of processing the output from the first substrate 1 is provided on the second substrates 2a and 2b and not provided on the first substrate, so that the output from the circuit element is extracted on the first substrate. Therefore, it is only necessary to provide a minimum number of wirings necessary for this purpose, so that the distance between the wirings of the first substrate can be kept constant.

【0008】回路素子を具備する第一基板1 と、前記回
路素子からの出力を取り出し可能な配線回路網5 を有
し、且つ前記第一基板1 の少なくとも一部に実装される
べく第二基板とが設けられ、該第二基板2a,2b の配線回
路網を選択可能とすべく第二基板2a,2b にはピン用孔6
が形成されてなることを特徴とする。このように第二基
板の配線回路網を選択可能とすべく第二基板にはピン用
孔6が形成されているので、ユーザーは適宜配線回路網
を選択し、回路を変更することができる。
[0008] A first substrate 1 having circuit elements, and a wiring network 5 from which outputs from the circuit elements can be taken out, and a second substrate to be mounted on at least a part of the first substrate 1 The second substrate 2a, 2b has a pin hole 6 so that the wiring network of the second substrate 2a, 2b can be selected.
Is formed. Since the pin holes 6 are formed in the second substrate so that the wiring network of the second substrate can be selected as described above, the user can appropriately select the wiring network and change the circuit.

【0009】[0009]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面に基づいて説明する。図1は本発明の半導体装
置の一実施の形態を示す分解斜視図である。図1におい
て、1 はFPGA3 、IC4 等の各種回路素子が設けら
れた第一基板としての第一のプリント基板(以下、マザ
ーボードという)を示し、2a,2b は夫々マザーボード1
に接続可能な第二基板としての第二のプリント基板(以
下、サブボードという)を示す。また、FPGA3 、I
C4 等の各種回路素子から回路素子群Aが形成されてい
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an exploded perspective view showing one embodiment of the semiconductor device of the present invention. In FIG. 1, reference numeral 1 denotes a first printed circuit board (hereinafter, referred to as a motherboard) as a first substrate on which various circuit elements such as FPGA3 and IC4 are provided, and 2a and 2b denote motherboards 1 and 2, respectively.
2 shows a second printed circuit board (hereinafter, referred to as a sub-board) as a second board that can be connected. FPGA3, I
A circuit element group A is formed from various circuit elements such as C4.

【0010】前記マザーボード1 に設けられたFPGA
3 及びIC4 にはその出力を各々取り出す出力端子が設
けられており、該出力端子から配線3a,4a が夫々マザー
ボード1 上に引き出されている。
The FPGA provided on the motherboard 1
The output terminals 3 and IC4 are provided with output terminals for extracting their outputs, respectively, and the wirings 3a and 4a are drawn out onto the motherboard 1 from the output terminals.

【0011】また、前記配線3a,4a には一対のコネクタ
7a,7a が二組接続されており、従って該回路素子からの
出力をコネクタ7a,7a より取り出し可能である。尚、コ
ネクタ7a,7a は、図1の左右に位置するものが一対とさ
れている。即ち、マザーボード1 においては、回路素子
からの出力を取り出すことはできるが、該出力を加工す
ることができないように構成されている。
The wires 3a and 4a have a pair of connectors.
7a, 7a are connected in two sets, so that the output from the circuit element can be taken out from the connectors 7a, 7a. It should be noted that the connectors 7a, 7a are paired with those located on the left and right in FIG. That is, the motherboard 1 is configured so that the output from the circuit element can be extracted but cannot be processed.

【0012】サブボード2aには、ピン(図示せず)を挿
入するピン用孔6 がサブボード2aの厚さ方向に貫通して
形成され、前記サブボード2aの下面には該ピン用孔6 に
接続されているコネクタ8aが形成されている。又、所望
のピン用孔6 を接続し、且つ抵抗等を介してユーザーの
所望の出力に加工可能とすべく導電性インク等の配線が
設けられており、該配線と、前記出力を加工する部品で
ある各種抵抗等から配線回路網5 を形成している。そし
て、マザーボード1 とサブボード2aは、コネクタ7a,7a,
8a,8a を介して互いに着脱自在に接続されている。
A pin hole 6 for inserting a pin (not shown) is formed through the sub board 2a in the thickness direction of the sub board 2a, and the pin hole 6 is formed on the lower surface of the sub board 2a. A connector 8a is formed. Also, a wiring of conductive ink or the like is provided so as to connect a desired pin hole 6 and process the output to a user's desired one via a resistor or the like, and process the wiring and the output. A wiring network 5 is formed from various resistors and the like as components. Then, the motherboard 1 and the sub-board 2a connect the connectors 7a, 7a,
They are detachably connected to each other via 8a, 8a.

【0013】尚、本実施の形態においては図1の上下方
向にマザーボード1 とサブボード2が接続できるようコ
ネクタを上下方向に取り付けているが、コネクタはマザ
ーボード1 とサブボード2aを水平方向に接続できるよう
に取り付けてもよい。
In this embodiment, the connector is mounted vertically so that the motherboard 1 and the sub-board 2 can be connected vertically in FIG. 1, but the connector connects the motherboard 1 and the sub-board 2a in the horizontal direction. It may be attached so that it can be done.

【0014】このようにコネクタをマザーボードとサブ
ボードが上下方向に接続されるように取り付ければ、サ
ブボードの配線回路網とマザーボードの必要な距離が短
かくなる。従って電気的なロスが少ない効果が得られる
と共に、マザーボードとサブボードを具備する半導体装
置を比較的小型に形成することができる利点がある。
If the connector is mounted so that the motherboard and the sub-board are connected in the vertical direction, the required distance between the wiring network of the sub-board and the motherboard is shortened. Therefore, there is an advantage that the effect of reducing the electric loss can be obtained and the semiconductor device including the motherboard and the sub-board can be formed relatively small.

【0015】一方、コネクタを水平方向に接続すれば、
マザーボードとサブボードを具備する半導体装置は大型
にはなるが、上下方向の厚さを薄く形成することができ
る。
On the other hand, if the connector is connected in the horizontal direction,
Although the semiconductor device including the motherboard and the sub-board becomes large in size, the thickness in the vertical direction can be reduced.

【0016】上述に於いては、サブボード2aについての
み説明したが、サブボード2bについてもサブボード2aと
同様、ピン用孔6 と配線が形成され、この配線とマザー
ボード1 からの出力を加工する部品である各種抵抗等か
ら配線回路網5 が形成されている。更にサブボード2bの
下面において、一対のコネクタ8a,8a が二組設けられ、
該コネクタ2a,2a はピン用孔6 と接続されている。
In the above description, only the sub-board 2a has been described. However, similarly to the sub-board 2a, the sub-board 2b is formed with the pin holes 6 and the wiring, and processes the wiring and the output from the motherboard 1. A wiring circuit network 5 is formed from various resistors and the like as components. Further, on the lower surface of the sub board 2b, two pairs of connectors 8a, 8a are provided,
The connectors 2a, 2a are connected to the pin holes 6.

【0017】そして、マザーボード1 には回路素子群A
と同様に、FPGA、IC等から構成される回路素子群
Bが設けられており、該回路素子群の回路素子と接続さ
れている一対のコネクタ7b,7b がマザーボード1 の上
側、即ち表側に二組設けられている。二組の該コネクタ
7b,7b とサブボード2bに設けられたコネクタ8b,8b とを
介してマザーボード1 とサブボード2bが接続されてい
る。
The motherboard 1 has a circuit element group A
Similarly, a circuit element group B composed of an FPGA, an IC, and the like is provided, and a pair of connectors 7b, 7b connected to the circuit elements of the circuit element group are provided on the upper side of the motherboard 1, that is, on the front side. A set is provided. Two sets of the connector
The motherboard 1 and the sub-board 2b are connected to each other via connectors 7b and 7b and connectors 8b and 8b provided on the sub-board 2b.

【0018】このように、マザーボードには、回路素子
群A、Bを構成する回路素子からの出力を引き出すため
の配線のみを導電性インク等により形成して出力を加工
不能とし、且つサブボードにおいては前記出力を加工可
能とするよう、各種抵抗と配線を有する配線回路網を形
成することにより、マザーボード上には多数の配線を必
要としない。従って配線間の距離が近接して配線間が短
絡したり、配線を細く形成するために生じる断線等のマ
ザーボードの不良を発生する確率を極めて低減すること
ができる。
As described above, on the motherboard, only the wiring for drawing out the output from the circuit elements constituting the circuit element groups A and B is formed with conductive ink or the like so that the output cannot be processed. By forming a wiring circuit network having various resistors and wirings so that the output can be processed, a large number of wirings are not required on the motherboard. Therefore, the probability of occurrence of a failure of the motherboard such as a short circuit between the wirings due to a short distance between the wirings or a disconnection caused by the thinning of the wirings can be significantly reduced.

【0019】更に、回路網を形成する配線をサブボード
上に形成することにより、サブボード上の回路網を変更
するだけで、マザーボードに手を加えることなく、サブ
ボードとマザーボードが接続されてなる半導体装置の全
体を変更することができる。従って、回路網をマザーボ
ードに搭載する場合のように、回路網を変更することに
よるコスト高を招くことなく、低コストで、且つ容易に
半導体装置の全体の回路を変更することができる。
Further, by forming the wiring forming the circuit network on the sub-board, the sub-board and the mother board are connected without changing the mother board only by changing the circuit network on the sub-board. The whole semiconductor device can be changed. Therefore, unlike the case where a circuit network is mounted on a motherboard, the entire circuit of the semiconductor device can be easily changed at low cost without incurring a high cost due to the change of the circuit network.

【0020】また、サブボード上にピン用孔を開けてお
くことにより、ユーザーが適宜ピン用孔を選択してピン
で配線間を接続することができ、従って所望の配線を行
うという汎用性を持たせることができる効果も得られ
る。
Further, by forming the pin holes on the sub-board, the user can appropriately select the pin holes and connect the wires with the pins, thereby increasing the versatility of performing the desired wiring. The effect that can be provided is also obtained.

【0021】上記実施の形態においては、第二基板とし
てのサブボードを第一基板としてのマザーボードの上に
接続したが、第二基板としてのサブボードの上に第一基
板としてのマザーボードを接続するように構成してもよ
い。要は、IC等を搭載可能な第一基板と配線のみを有
する第二基板とを有する半導体装置であれば、第一基板
と第二基板の配置は問わない。
In the above embodiment, the sub-board as the second substrate is connected to the motherboard as the first substrate. However, the motherboard as the first substrate is connected to the sub-board as the second substrate. It may be configured as follows. In short, the arrangement of the first substrate and the second substrate is not limited as long as the semiconductor device has a first substrate on which an IC or the like can be mounted and a second substrate having only wiring.

【0022】但し、上述の実施の形態の如く、第一基板
と第二基板を上下方向(どちらの基板が上であってもよ
い)に配置すれば、基板間の距離が小さく、従って、接
続抵抗が小さいので好ましい。
However, if the first substrate and the second substrate are arranged in the up and down direction (whichever substrate may be on the upper side) as in the above-described embodiment, the distance between the substrates is small, so that the connection This is preferable because the resistance is small.

【0023】また、上述の実施の形態においては、第二
基板の数を二個とし、第一基板の数を一個としたが、第
一基板と第二基板の数は限定されることなく、適宜変更
可能である。
In the above-described embodiment, the number of the second substrates is two and the number of the first substrates is one. However, the numbers of the first substrates and the second substrates are not limited. It can be changed as appropriate.

【0024】[0024]

【発明の効果】本発明に係る半導体装置によれば、第一
基板からの出力を加工可能な配線回路網を第二基板に設
け、第一基板には設けないので、第一基板には回路素子
からの出力を取り出すために必要な最小限の数の配線が
設けられればよく、従って第一基板の配線間の距離を一
定に保つことができる。結果として、配線間の距離が縮
まりすぎて短絡したり、配線を細くすることによる断線
が起きるなどの第一基板の不良の発生する確率を低減す
ることができる。
According to the semiconductor device of the present invention, a wiring network capable of processing the output from the first substrate is provided on the second substrate and not provided on the first substrate. It is only necessary to provide a minimum number of wires necessary for taking out the output from the element, and therefore, the distance between the wires on the first substrate can be kept constant. As a result, it is possible to reduce the probability of occurrence of a failure of the first substrate, such as short-circuiting due to the distance between the wirings being too short or disconnection due to thinning of the wirings.

【0025】また、第二基板の配線回路網を選択可能と
すべく第二基板にはピン用孔が形成されているので、ユ
ーザーは適宜配線回路網を選択し、回路を変更すること
ができる。従って、半導体装置に汎用性を持たせること
ができる。
Further, since the pin holes are formed in the second substrate so that the wiring network of the second substrate can be selected, the user can appropriately select the wiring network and change the circuit. . Therefore, versatility can be given to the semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の一実施形態を示す斜視
図。
FIG. 1 is a perspective view showing one embodiment of a semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

1 マザーボード 2a,2b サブボード 5 配線回路網 6 ピン用孔 DESCRIPTION OF SYMBOLS 1 Motherboard 2a, 2b Sub-board 5 Wiring circuit network 6 Pin hole

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 回路素子を具備する第一基板(1) と、前
記回路素子からの出力を取り出し可能で且つ該出力を所
望の出力に加工可能な配線回路網(5) を有し、前記第一
基板(1) の少なくとも一部に実装される第二基板(2a,2
b) とが設けられており、前記第一基板(1) は回路素子
からの出力を加工不能であることを特徴とする半導体装
置。
A first substrate provided with a circuit element, and a wiring network capable of extracting an output from the circuit element and processing the output into a desired output; The second substrate (2a, 2a) mounted on at least a part of the first substrate (1)
b) wherein the first substrate (1) cannot process the output from the circuit element.
【請求項2】 回路素子を具備する第一基板(1) と、前
記回路素子からの出力を取り出し可能な配線回路網(5)
を有し、且つ前記第一基板(1) の少なくとも一部に実装
されるべく第二基板とが設けられ、該第二基板(2a,2b)
の配線回路網(5) を選択可能とすべく第二基板(2a,2b)
にはピン用孔(6) が形成されてなることを特徴とする半
導体装置。
2. A first substrate (1) having circuit elements, and a wiring network (5) capable of extracting an output from the circuit elements.
And a second substrate is provided to be mounted on at least a part of the first substrate (1), and the second substrate (2a, 2b)
2nd board (2a, 2b) so that the wiring network (5) of
A semiconductor device characterized in that a pin hole (6) is formed in the semiconductor device.
JP34920797A 1997-12-18 1997-12-18 Semiconductor device Pending JPH11186715A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34920797A JPH11186715A (en) 1997-12-18 1997-12-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34920797A JPH11186715A (en) 1997-12-18 1997-12-18 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH11186715A true JPH11186715A (en) 1999-07-09

Family

ID=18402206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34920797A Pending JPH11186715A (en) 1997-12-18 1997-12-18 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH11186715A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088325A (en) * 2007-10-01 2009-04-23 Funai Electric Co Ltd Circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088325A (en) * 2007-10-01 2009-04-23 Funai Electric Co Ltd Circuit board
JP4582350B2 (en) * 2007-10-01 2010-11-17 船井電機株式会社 Circuit board

Similar Documents

Publication Publication Date Title
US6717825B2 (en) Electrical connection system for two printed circuit boards mounted on opposite sides of a mid-plane printed circuit board at angles to each other
US6805560B1 (en) Apparatus interconnecting circuit board and mezzanine card or cards
US7295446B2 (en) Midplane connector for blades
JPH06334368A (en) Switchover mid-plane for connecting large number of signals with each other, and apparatus therefor
CN106855847B (en) Multi-slot plug-in card
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
US7402757B1 (en) Method, system, and apparatus for reducing transition capacitance
TWI676885B (en) Computing device and pheripheral component interconnect express baseboard
US6487082B1 (en) Printed circuit board component packaging
US6382983B2 (en) Module mounting system
JP2002298953A (en) Connector
US10741943B2 (en) Network devices and network elements with stacked octal small format pluggable modules
JPH11186715A (en) Semiconductor device
JPH10162914A (en) Circuit connecting device between printed boards and connecting method
JP2002299772A (en) Printed board device and electronic device
US10701800B2 (en) Printed circuit boards
JP4258168B2 (en) Motherboard
JPH05226800A (en) Board for sequence controller and sequence controller
JPH11305875A (en) Communication equipment
JPH114049A (en) Electronic circuit board
JPH0685143B2 (en) Bus configuration method
JPS6240460Y2 (en)
JPH04156608A (en) Radial bus
JPH04181799A (en) Power supply device for electronic apparatus
JPH09312455A (en) Connection device of printed circuit board