JPH11183876A - Liquid crystal display device and its driving method - Google Patents
Liquid crystal display device and its driving methodInfo
- Publication number
- JPH11183876A JPH11183876A JP36602397A JP36602397A JPH11183876A JP H11183876 A JPH11183876 A JP H11183876A JP 36602397 A JP36602397 A JP 36602397A JP 36602397 A JP36602397 A JP 36602397A JP H11183876 A JPH11183876 A JP H11183876A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- common electrode
- line
- potential
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は液晶表示装置及び
その駆動方法に関する。The present invention relates to a liquid crystal display device and a driving method thereof.
【０００２】[0002]
【従来の技術】アクティブマトリクス型の液晶表示装置
には、静電気を帯びた他の物体と接触しても、薄膜トラ
ンジスタ（アクティブ素子）が静電破壊しないようにす
るために、静電対策を施したものがあり、またディスク
リネーション対策を施したものがある。2. Description of the Related Art An active matrix type liquid crystal display device is provided with a countermeasure against static electricity in order to prevent a thin film transistor (active element) from being electrostatically damaged even if it comes into contact with another object charged with static electricity. There are also some that have taken disclination countermeasures.
【０００３】図１０は従来のこのような液晶表示装置に
おけるアクティブ素子基板上に形成されたものの一部を
省略した全体的な等価回路的平面図を示し、図１１はそ
の一部の等価回路的平面図を示したものである。アクテ
ィブ素子基板１上には、マトリクス状に配置された複数
の画素電極２と、これらの画素電極２にそれぞれ接続さ
れた薄膜トランジスタ３と、行方向に延ばされ、薄膜ト
ランジスタ３に走査信号を供給するための複数の走査ラ
イン４と、列方向に延ばされ、薄膜トランジスタ３にデ
ータ信号を供給するための複数のデータライン５と、行
方向に延ばされ、画素電極２との間で補助容量部Ｃｓを
形成する複数の補助容量ライン６と、図１０においてド
ライバと接続するための右下部に配置された複数の入力
ライン７と、複数の画素電極２の周囲に配置された枠状
のＯリング８と、Ｏリング８の上辺部及び下辺部の各外
側においてＯリング８の上辺部及び下辺部と各データラ
イン５の上端部及び下端部にそれぞれ接続された各２つ
ずつの保護素子９と、Ｏリング８の左辺部の内側及び右
辺部の外側においてＯリング８の左辺部及び右辺部と各
走査ライン４の左端部及び右端部にそれぞれ接続された
各２つずつの保護素子１０とが設けられている。FIG. 10 is a plan view of an entire equivalent circuit in which a part of a conventional liquid crystal display device formed on an active element substrate is omitted, and FIG. 11 is a partial equivalent circuit diagram. FIG. 3 is a plan view. On the active element substrate 1, a plurality of pixel electrodes 2 arranged in a matrix, thin film transistors 3 connected to these pixel electrodes 2, respectively, and a scanning signal which is extended in the row direction and is supplied to the thin film transistors 3 And a plurality of data lines 5 extending in the column direction to supply a data signal to the thin film transistor 3, and extending in the row direction to form an auxiliary capacitance section between the pixel electrode 2. A plurality of auxiliary capacitance lines 6 forming Cs, a plurality of input lines 7 arranged at the lower right for connection with a driver in FIG. 10, and a frame-shaped O-ring arranged around the plurality of pixel electrodes 2 8 and two protections respectively connected to the upper and lower sides of the O-ring 8 and the upper and lower ends of each data line 5 on the outer sides of the upper and lower sides of the O-ring 8, respectively. The child 9 and two protection elements connected to the left and right sides of the O-ring 8 and the left and right ends of each scanning line 4 inside the left side and outside the right side of the O-ring 8 respectively. 10 are provided.
【０００４】そして、走査ライン４の右端部は、アクテ
ィブ素子基板１の右辺部の図１０において点線で示す半
導体チップ搭載エリア１１内に設けられた接続パッド１
２に接続されている。データライン５の下端部は、アク
ティブ素子基板１の下辺部の図１０において点線で示す
半導体チップ搭載エリア１３内に設けられた接続パッド
１４に接続されている。補助容量ライン６の左端部及び
右端部はＯリング８に接続されている。Ｏリング８の左
辺部上下端及び右辺部上下端はその各外側に設けられた
クロス用接続パッド１５に接続されている。入力ライン
７の一端部は、アクティブ素子基板１の右辺下部に設け
られた接続パッド１６に接続されている。入力ライン７
の所定の１本の他端部は所定の１つのクロス用接続パッ
ド１５に接続されている。残りの入力ライン７の他端部
は半導体チップ搭載エリア１１、１３内に設けられた接
続パッド１７、１８に接続されている。A right end of the scanning line 4 is connected to a connection pad 1 provided in a semiconductor chip mounting area 11 indicated by a dotted line on the right side of the active element substrate 1 in FIG.
2 are connected. The lower end of the data line 5 is connected to a connection pad 14 provided in a semiconductor chip mounting area 13 indicated by a dotted line in FIG. The left and right ends of the auxiliary capacitance line 6 are connected to the O-ring 8. The upper and lower ends of the left side portion and the upper and lower ends of the right side portion of the O-ring 8 are connected to cross connection pads 15 provided on the outside thereof. One end of the input line 7 is connected to a connection pad 16 provided below the right side of the active element substrate 1. Input line 7
Is connected to one predetermined cross connection pad 15. The other ends of the remaining input lines 7 are connected to connection pads 17, 18 provided in the semiconductor chip mounting areas 11, 13.
【０００５】次に、このアクティブ素子基板１を有する
液晶表示装置の一部の具体的な構造について図１２及び
図１３を参照して説明する。図１２は液晶表示装置の一
部の断面図を示し、図１３はそのアクティブ素子基板側
の一部の平面図を示したものである。この場合、図１２
は図１３のＸ−Ｘ線にほぼ沿う断面図に相当する。ま
た、図１３では、図１２に示すパッシベーション膜及び
配向膜を省略している。Next, a specific structure of a part of a liquid crystal display device having the active element substrate 1 will be described with reference to FIGS. FIG. 12 is a partial sectional view of the liquid crystal display device, and FIG. 13 is a partial plan view of the active element substrate side. In this case, FIG.
Corresponds to a cross-sectional view substantially along the line XX in FIG. In FIG. 13, the passivation film and the alignment film shown in FIG. 12 are omitted.
【０００６】アクティブ素子基板１の上面の所定の箇所
にはゲート電極２１を含む走査ライン４が設けられ、他
の所定の箇所には補助容量ライン６が設けられ、その上
面全体にはゲート絶縁膜２２が設けられている。ゲート
絶縁膜２２の上面の所定の箇所でゲート電極２１に対応
する部分にはアモルファスシリコン等からなる半導体薄
膜２３が設けられ、この半導体薄膜２３の上面の中央部
にはチャネル保護膜２４が設けられている。半導体薄膜
２３及びチャネル保護膜２４の上面の両側にはｎ+型シ
リコン層２５、２６が設けられている。このうちｎ+型
シリコン層２５の上面にはドレイン電極２７が設けら
れ、ｎ+型シリコン層２６の上面にはソース電極２８が
設けられている。ゲート絶縁膜２２の上面の所定の箇所
にはデータライン５がドレイン電極２７に接続されて設
けられている。ゲート絶縁膜２２の上面の他の所定の箇
所にはＩＴＯからなる画素電極２がソース電極２８に接
続されて設けられている。画素電極２を除く上面全体に
はパッシベーション膜２９が設けられ、画素電極２及び
パッシベーション膜２９の上面には配向膜３０が設けら
れている。A scanning line 4 including a gate electrode 21 is provided at a predetermined location on the upper surface of the active element substrate 1, an auxiliary capacitance line 6 is provided at another predetermined location, and a gate insulating film is provided over the entire upper surface. 22 are provided. A semiconductor thin film 23 made of amorphous silicon or the like is provided in a portion corresponding to the gate electrode 21 at a predetermined position on the upper surface of the gate insulating film 22, and a channel protective film 24 is provided in the center of the upper surface of the semiconductor thin film 23. ing. On both sides of the upper surfaces of the semiconductor thin film 23 and the channel protection film 24, n + -type silicon layers 25 and 26 are provided. The drain electrode 27 is provided on the upper surface of the n + type silicon layer 25, and the source electrode 28 is provided on the upper surface of the n + type silicon layer 26. The data line 5 is provided at a predetermined position on the upper surface of the gate insulating film 22 so as to be connected to the drain electrode 27. At another predetermined position on the upper surface of the gate insulating film 22, a pixel electrode 2 made of ITO is provided so as to be connected to the source electrode. A passivation film 29 is provided on the entire upper surface except the pixel electrode 2, and an alignment film 30 is provided on the upper surfaces of the pixel electrode 2 and the passivation film 29.
【０００７】補助容量ライン６は、図１３に示すよう
に、画素電極２の上辺部に対応する位置において走査ラ
イン４と平行して設けられたライン部６ａと、このライ
ン部６ａから画素電極２の左辺部及び右辺部に沿ってそ
れぞれ引き出された引出部６ｂ、６ｃとからなってい
る。この場合、ライン部６ａのうち画素電極２と対応す
る所定の部分の下側は画素電極２の上辺部と重ね合わさ
れ、左引出部６ｂの右側は画素電極２の左辺部と重ね合
わされ、右引出部６ｃの左側は画素電極２の右辺部と重
ね合わされ、そしてこれらの重ね合わされた部分によっ
て補助容量部Ｃｓが形成されている。As shown in FIG. 13, the auxiliary capacitance line 6 includes a line portion 6a provided in parallel with the scanning line 4 at a position corresponding to the upper side of the pixel electrode 2, and a line portion 6a extending from the line portion 6a. Are drawn out along the left side and the right side, respectively. In this case, the lower side of the predetermined portion corresponding to the pixel electrode 2 in the line portion 6a is overlapped with the upper side portion of the pixel electrode 2, and the right side of the left extraction portion 6b is overlapped with the left side portion of the pixel electrode 2, and The left side of the portion 6c is overlapped with the right side of the pixel electrode 2, and the overlapped portion forms an auxiliary capacitance portion Cs.
【０００８】一方、対向基板３１の下面にはブラックマ
スク３２が設けられ、その下面にはカラーフィルタ３３
が設けられ、その下面にはＩＴＯからなる共通電極３４
が設けられ、その下面には配向膜３５が設けられてい
る。この場合、ブラックマスク３２の画素電極２に対応
する部分には、図１３において一点鎖線で示す開口部３
２ａが形成されている。そして、アクティブ素子基板１
と対向基板３１は図示しないシール材を介して貼り合わ
され、その各配向膜３０、３５間には液晶３６が封入さ
れている。なお、共通電極３４と図１０に示す４つのク
ロス用接続パッド１５とは図示しないクロス材を介して
電気的に接続されている。On the other hand, a black mask 32 is provided on the lower surface of the counter substrate 31, and a color filter 33 is provided on the lower surface.
And a common electrode 34 made of ITO is provided on the lower surface thereof.
And an alignment film 35 is provided on the lower surface thereof. In this case, a portion of the black mask 32 corresponding to the pixel electrode 2 has an opening 3 shown by a dashed line in FIG.
2a is formed. Then, the active element substrate 1
The opposing substrate 31 is adhered via a sealing material (not shown), and a liquid crystal 36 is sealed between the respective alignment films 30 and 35. Note that the common electrode 34 and the four cross connection pads 15 shown in FIG. 10 are electrically connected via a cross member (not shown).
【０００９】次に、このアクティブ素子基板１の各保護
素子９、１０の具体的な構造について図１４を参照して
説明する。ただし、各保護素子９、１０の構造は同じで
あるので、代表してデータライン５側の１つの保護素子
９の構造について説明する。アクティブ素子基板１の上
面には図１０に示すＯリング８の上辺部及び下辺部が形
成され、その上面全体にはゲート絶縁膜２２が形成され
ている。ゲート絶縁膜２２の上面にはアモルファスシリ
コン等からなる半導体薄膜４１が形成されている。半導
体薄膜４１の上面中央部にはブロッキング層４２が形成
されている。ブロッキング層４２の上面両側にはｎ+型
シリコン層４３、４４が形成されている。ｎ+型シリコ
ン層４３、４４の上面には一方の接続電極４５及び他方
の接続電極４６が形成されている。一方の接続電極４５
はゲート絶縁膜２２に形成されたコンタクトホール部４
７を介してＯリング８の図１０における上辺部または下
辺部に接続されている。他方の接続電極４６はデータラ
イン５に接続されている。なお、接続電極４５、４６の
形成と同時に、図１０に示すＯリング８の左辺部及び右
辺部が形成される。そして、Ｏリング８の左辺部上下端
及び右辺部上下端は、ゲート絶縁膜２２に形成されたコ
ンタクトホール（図示せず）を介してＯリング８の上辺
部左右端及び下辺部左右端に接続される。Next, a specific structure of each protection element 9, 10 of the active element substrate 1 will be described with reference to FIG. However, since the structures of the protection elements 9 and 10 are the same, the structure of one protection element 9 on the data line 5 side will be described as a representative. The upper and lower sides of the O-ring 8 shown in FIG. 10 are formed on the upper surface of the active element substrate 1, and the gate insulating film 22 is formed on the entire upper surface. On the upper surface of the gate insulating film 22, a semiconductor thin film 41 made of amorphous silicon or the like is formed. A blocking layer 42 is formed at the center of the upper surface of the semiconductor thin film 41. On both sides of the upper surface of the blocking layer 42, n + -type silicon layers 43 and 44 are formed. On the upper surfaces of the n + -type silicon layers 43 and 44, one connection electrode 45 and the other connection electrode 46 are formed. One connection electrode 45
Is a contact hole 4 formed in the gate insulating film 22
The O-ring 8 is connected to the upper side or the lower side in FIG. The other connection electrode 46 is connected to the data line 5. The left side and right side of the O-ring 8 shown in FIG. 10 are formed at the same time when the connection electrodes 45 and 46 are formed. The upper and lower ends of the left side and the upper and lower ends of the right side of the O-ring 8 are connected to upper and lower ends of the O-ring 8 and left and right ends of the lower side via contact holes (not shown) formed in the gate insulating film 22. Is done.
【００１０】次に、この液晶表示装置における静電対策
について図１１を参照して説明する。一例として、１列
目のデータライン５が摩擦等により発生する静電気の帯
電により高電位になったとする。すると、１列目のデー
タライン５に接続された保護素子９が導通し、Ｏリング
８、補助容量ライン６及び図１２に示す共通電極３４が
１列目のデータライン５と同電位となる。次に、例えば
２列目のデータライン５に接続された保護素子９につい
て見ると、この保護素子９も導通し、２列目のデータラ
イン５がＯリング８、補助容量ライン６及び共通電極３
４と同電位となる。次に、例えば１行目の走査ライン４
に接続された保護素子１０について見ると、この保護素
子１０も導通し、１行目の走査ライン４がＯリング８、
補助容量ライン６及び共通電極３４と同電位となる。か
くして、Ｏリング８、補助容量ライン６、共通電極３
４、すべてのデータライン５及びすべての走査ライン４
が同電位となる。すなわち、１列目のデータライン５に
帯電した静電気は、Ｏリング８、補助容量ライン６、共
通電極３４、残りのすべてのデータライン５及びすべて
の走査ライン４に逃げることになる。この結果、１列目
のデータライン５に接続された薄膜トランジスタ３が静
電破壊しないようにすることができる。なお、１本のデ
ータライン５及び走査ライン４に保護素子９、１０を２
つ接続しているのは、いずれか一方に欠陥があっても対
応することができるようにするためである。また、走査
ライン４が静電気の帯電により高電位になった場合も上
記とほぼ同様であるので、その説明を省略する。Next, measures against static electricity in the liquid crystal display device will be described with reference to FIG. As an example, suppose that the first data line 5 has become high potential due to static electricity generated by friction or the like. Then, the protection element 9 connected to the first column data line 5 becomes conductive, and the O-ring 8, the auxiliary capacitance line 6, and the common electrode 34 shown in FIG. Next, for example, regarding the protection element 9 connected to the data line 5 in the second column, the protection element 9 is also conductive, and the data line 5 in the second column is connected to the O-ring 8, the auxiliary capacitance line 6, and the common electrode 3.
4 and the same potential. Next, for example, the first scanning line 4
, The protection element 10 is also conductive, and the first scanning line 4 is connected to the O-ring 8,
It has the same potential as the auxiliary capacitance line 6 and the common electrode 34. Thus, the O-ring 8, the auxiliary capacitance line 6, the common electrode 3
4, all data lines 5 and all scan lines 4
Have the same potential. That is, the static electricity charged on the first data line 5 escapes to the O-ring 8, the auxiliary capacitance line 6, the common electrode 34, all the remaining data lines 5, and all the scanning lines 4. As a result, it is possible to prevent the thin film transistor 3 connected to the data line 5 in the first column from being electrostatically damaged. It should be noted that two protection elements 9 and 10 are connected to one data line 5 and one scanning line 4.
The connection is made so that even if one of them is defective, it can be dealt with. The same applies to the case where the scanning line 4 is set to a high potential due to electrostatic charging, and the description is omitted.
【００１１】ところで、この液晶表示装置では、図１４
に示すように、保護素子９、１０として、アモルファス
シリコン等からなる半導体薄膜４１を備えた素子を用い
ているので、保護素子９、１０に漏れ電流が生じ、この
漏れ電流は温度によって変化する。一方、共通電極３４
はクロス材及びクロス用接続パッド１５を介してＯリン
グ８に接続されている。したがって、Ｏリング８とデー
タライン５及び走査ライン４との間で保護素子９、１０
を介して生じる漏れ電流が温度によって変化すると、Ｏ
リング８の電位が変動し、これに伴い共通電極３４の電
位も変動することになる。そして、共通電極３４の電位
が変動すると、液晶３６層に印加される電圧が変動し、
液晶に直流成分が印加され、フリッカや焼き付き等が発
生し、表示品質が低下するという問題があった。In this liquid crystal display device, FIG.
As shown in (1), since an element including the semiconductor thin film 41 made of amorphous silicon or the like is used as the protection elements 9 and 10, a leakage current occurs in the protection elements 9 and 10, and the leakage current changes depending on the temperature. On the other hand, the common electrode 34
Is connected to the O-ring 8 via a cloth material and a cloth connection pad 15. Therefore, protection elements 9, 10 are connected between O-ring 8 and data line 5 and scanning line 4.
When the leakage current generated through the circuit varies with temperature, O
The potential of the ring 8 fluctuates, and the potential of the common electrode 34 fluctuates accordingly. When the potential of the common electrode 34 changes, the voltage applied to the liquid crystal layer 36 changes,
There is a problem that a DC component is applied to the liquid crystal, which causes flicker, burn-in and the like, thereby deteriorating display quality.
【００１２】また、この液晶表示装置が捩じれネマティ
ック型である場合には、一般にプレチルト角が２〜３°
程度と低いので、ディスクリネーション(disclination)
の発生による表示品質の低下が大きな問題となってい
る。すなわち、特に、図１２において点線で示すよう
に、画素電極２と補助容量ライン６の所定の一部との間
に電位差の違いによる横方向電界が生じると、同図にお
いて符号５１で示す一点鎖線の左側において液晶分子が
配向膜によるプレチルト方向に沿って配列することによ
り、当該左側が正常表示領域５２となるのに対し、符号
５１で示す一点鎖線の右側において液晶分子が点線で示
す横方向電界に沿って配列することによりつまりプレチ
ルト方向と逆方向に配列することにより、当該右側が光
漏れを生じて白抜けを起こす異常表示領域５３となり、
その間の符号５１で示す一点鎖線がディスクリネーショ
ン・ラインとなる。When the liquid crystal display device is of a twisted nematic type, the pretilt angle is generally 2-3 °.
Disclination because it is low
Deterioration of display quality due to the occurrence of a problem is a major problem. Specifically, as shown by a dotted line in FIG. 12, when a horizontal electric field is generated between the pixel electrode 2 and a predetermined part of the auxiliary capacitance line 6 due to a difference in potential, a dashed line indicated by a reference numeral 51 in FIG. The liquid crystal molecules are arranged along the pretilt direction by the alignment film on the left side of the image, and the normal display area 52 is formed on the left side, whereas the horizontal electric field indicated by the dotted line on the right side of the dashed line indicated by the reference numeral 51. In other words, by arranging along the direction, that is, by arranging in the direction opposite to the pretilt direction, the right side becomes an abnormal display area 53 where light leakage occurs and white spots occur,
A dashed line indicated by reference numeral 51 therebetween is a disclination line.
【００１３】[0013]
【発明が解決しようとする課題】このように、従来の液
晶表示装置では、ディスクリネーション現象を１つの画
素電極２について見ると、アクティブ素子基板１の配向
膜３０のラビング方向が図１３において矢印３０ａで示
す方向であり、対向する対向基板３１の配向膜３５のラ
ビング方向が矢印３５ａである場合の液晶３６の配向に
おいて、同図において斜線で示す領域が光漏れを生じて
白抜けを起こす異常表示領域５３となり、この斜線部を
囲む部分のうち湾曲部がディスクリネーション・ライン
５１となる。ディスクリネーションによる白抜けは、対
向基板３１のブラックマスク３２である程度覆えるが、
一部が開口部３２ａから漏れてしまい、液晶表示装置の
表示部全体でのコントラストが著しく低下し、表示品質
が大幅に低下してしまう。また、ディスクリネーション
の発生領域を完全に覆うようにブラックマスク３２を設
けると、ブラックマスク３２の開口部３２ａが小さくな
り、開口率が低下するという問題があった。特に反射型
液晶表示装置では、バックライト等の透過型に比べ開口
率が表示に大きく影響していた。また、上述したよう
に、共通電極３４をクロス材及びクロス用接続パッド１
５を介してＯリング８に接続しているので、Ｏリング８
とデータライン５及び走査ライン４との間で保護素子
９、１０を介して生じる漏れ電流が温度によって変化す
ると、Ｏリング８の電位が変動し、これに伴い共通電極
３４の電位も変動し、この結果液晶３６層に印加される
電圧が変動し、フリッカや焼き付き等が発生し、表示品
質が低下するという問題があった。これを抑制するため
には、保護素子９−共通電極３４間の出力インピーダン
スを相対的に充分低くする必要があるが、そのためには
液晶を駆動する消費電力を増大しなければならないと言
った問題があった。この発明の課題は、ディスクリネー
ションの発生を防止し、高い開口率で良好な表示を行う
液晶表示装置及び駆動方法を提供することである。As described above, in the conventional liquid crystal display device, when the disclination phenomenon is observed for one pixel electrode 2, the rubbing direction of the alignment film 30 of the active element substrate 1 is indicated by an arrow in FIG. In the orientation of the liquid crystal 36 when the rubbing direction of the alignment film 35 of the opposing substrate 31 is the direction indicated by the arrow 35a in the direction indicated by 30a, the region indicated by oblique lines in FIG. A display area 53 is formed, and a curved portion of the portion surrounding the hatched portion becomes a disclination line 51. Although white spots due to disclination can be covered to some extent by the black mask 32 of the counter substrate 31,
Part of the liquid crystal leaks from the opening 32a, and the contrast of the entire display unit of the liquid crystal display device is significantly reduced, and the display quality is significantly reduced. Further, when the black mask 32 is provided so as to completely cover the region where the disclination occurs, there is a problem that the opening 32a of the black mask 32 becomes small and the aperture ratio decreases. In particular, in a reflection type liquid crystal display device, the aperture ratio has a large effect on display as compared with a transmission type such as a backlight. Further, as described above, the common electrode 34 is formed of the cloth material and the cross connection pad 1.
5, the O-ring 8 is connected.
When the leakage current generated through the protection elements 9 and 10 between the data line 5 and the scanning line 4 changes with the temperature, the potential of the O-ring 8 fluctuates, and the potential of the common electrode 34 fluctuates accordingly. As a result, there is a problem that the voltage applied to the liquid crystal 36 layer fluctuates, which causes flicker and burn-in, thereby deteriorating the display quality. In order to suppress this, the output impedance between the protection element 9 and the common electrode 34 needs to be relatively low enough, but the power consumption for driving the liquid crystal must be increased for that purpose. was there. SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display device and a driving method for preventing disclination from occurring and performing good display with a high aperture ratio.
【００１４】[0014]
【課題を解決するための手段】請求項１記載の発明は、
走査ライン、データライン及び画素電極を備えた第１基
板と共通電極を備えた第２基板との間に液晶が封入され
た液晶表示装置において、前記共通電極に印加される電
圧と異なる電位が印加される補助容量電極を有すること
を特徴とする。請求項１記載の発明によれば、共通電極
に印加される電圧と補助容量電極に印加される電圧とを
互いに異ならせることができるため、補助容量電極と共
通電極との間に発生させる縦電界が、ディスクリネーシ
ョンの要因である補助容量電極の電位と画素電極の電位
との間で発生する横電界を相殺することができるので、
高い開口率で抜けのない良好な表示を行うことができ
る。請求項２記載の発明は、前記補助容量電極が、保護
素子を介して前記走査ライン及び前記データラインの一
方と接続されることを特徴とする。したがって、走査ラ
イン及びデータラインにスイッチング素子が接続されて
いれば、走査ラインまたはデータラインに帯電された静
電気を保護素子により除去し、スイッチング素子を電気
的に保護することができる。また、この静電気による電
位が共通電極に影響を及ぼすことがほとんどなく、さら
に温度に依存する保護素子の漏れ電流値の変化により共
通電極の電位がずれることはないので、液晶に印加され
る電位のずれが生じないために正確な表示を行うことが
できるとともに液晶に直流成分が印加することも防止で
きる。このため、横電界に対し縦電界を強くするため
に、共通電極の出力インピーダンスを小さくする必要が
ないので少ない消費電力で液晶を駆動することができ
る。請求項６記載の発明では、走査ライン、データライ
ン及び補助容量電極を備えた第１基板と共通電極を備え
た第２基板との間に液晶が封入された液晶表示装置の駆
動方法において、前記共通電極に印加される電圧と異な
る電位を前記補助容量電極に印加することを特徴として
いる。請求項６記載の発明によれば、補助容量電極と共
通電極との間に発生させる縦電界が、ディスクリネーシ
ョンの要因である補助容量電極の電位と画素電極の電位
との間で発生する横電界を相殺することができるので、
高い開口率で抜けのない良好な表示を行うことができ
る。According to the first aspect of the present invention,
In a liquid crystal display device in which liquid crystal is sealed between a first substrate having scanning lines, data lines and pixel electrodes and a second substrate having a common electrode, a potential different from the voltage applied to the common electrode is applied. And a storage capacitor electrode provided. According to the first aspect of the present invention, since the voltage applied to the common electrode and the voltage applied to the auxiliary capacitance electrode can be different from each other, a vertical electric field generated between the auxiliary capacitance electrode and the common electrode can be obtained. However, since the lateral electric field generated between the potential of the auxiliary capacitance electrode and the potential of the pixel electrode, which is a cause of disclination, can be offset,
Good display without omission can be performed with a high aperture ratio. The invention according to claim 2 is characterized in that the auxiliary capacitance electrode is connected to one of the scan line and the data line via a protection element. Therefore, if a switching element is connected to the scanning line and the data line, static electricity charged on the scanning line or the data line can be removed by the protection element, and the switching element can be electrically protected. Further, the potential due to the static electricity hardly affects the common electrode, and the potential of the common electrode does not shift due to a change in the leakage current value of the protection element depending on the temperature. Since no displacement occurs, accurate display can be performed, and application of a DC component to the liquid crystal can be prevented. Therefore, it is not necessary to reduce the output impedance of the common electrode in order to increase the vertical electric field with respect to the horizontal electric field, so that the liquid crystal can be driven with low power consumption. According to a sixth aspect of the present invention, in the method for driving a liquid crystal display device in which liquid crystal is sealed between a first substrate having a scanning line, a data line and an auxiliary capacitance electrode and a second substrate having a common electrode, A different potential from the voltage applied to the common electrode is applied to the auxiliary capacitance electrode. According to the sixth aspect of the invention, the vertical electric field generated between the auxiliary capacitance electrode and the common electrode is a horizontal electric field generated between the electric potential of the auxiliary capacitance electrode and the electric potential of the pixel electrode, which is a cause of disclination. Since the electric field can be canceled,
Good display without omission can be performed with a high aperture ratio.
【００１５】[0015]
【発明の実施の形態】（第１実施形態）図１はこの発明
の第１実施形態における液晶表示装置のアクティブ素子
基板上に形成されたものの一部を省略した全体的な等価
回路的平面図を示したものである。この図において、図
１０と同一名称部分には同一の符号を付し、その説明を
適宜省略する。この液晶表示装置において、図１０に示
す液晶表示装置の構造と主に異なる点は、枠状のＯリン
グ８の外側に共通電極ライン６１が囲むように設けられ
ている点と、Ｏリング８の上辺部左右端及び下辺部左右
端が共通電極ライン６１及びクロス用接続パッド１５に
接続されておらず、共通電極ライン６１の上辺部左右端
及び下辺部左右端がクロス用接続パッド１５に接続され
ている点と、Ｏリング８の下辺部左端が所定の１本の入
力ライン７を介して接続パッド１６に接続されている点
である。DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is an overall equivalent circuit plan view of a liquid crystal display device according to a first embodiment of the present invention formed on an active element substrate with a part thereof omitted. It is shown. In this figure, the same reference numerals are given to the same parts as those in FIG. 10, and the description thereof will be omitted as appropriate. The main difference between this liquid crystal display device and the structure of the liquid crystal display device shown in FIG. 10 is that the common electrode line 61 is provided outside the frame-shaped O-ring 8 so as to surround the O-ring 8. The upper left and right ends and the lower left and right ends are not connected to the common electrode line 61 and the cross connection pad 15, and the upper left and right ends and the lower left and right end of the common electrode line 61 are connected to the cross connection pad 15. And the left end of the lower side of the O-ring 8 is connected to the connection pad 16 via one predetermined input line 7.
【００１６】アクティブ素子基板１の上面の所定の箇所
にはゲート電極２１を含む走査ライン４が設けられ、他
の所定の箇所には補助容量ライン６が設けられ、その上
面全体にはゲート絶縁膜２２が設けられている。ゲート
絶縁膜２２の上面の所定の箇所でゲート電極２１に対応
する部分にはアモルファスシリコン等からなる半導体薄
膜２３が設けられ、この半導体薄膜２３の上面の中央部
にはチャネル保護膜２４が設けられている。半導体薄膜
２３及びチャネル保護膜２４の上面の両側にはｎ+型シ
リコン層２５、２６が設けられている。このうちｎ+型
シリコン層２５の上面にはドレイン電極２７が設けら
れ、ｎ+型シリコン層２６の上面にはソース電極２８が
設けられている。ゲート絶縁膜２２の上面の所定の箇所
にはデータライン５が蛇行して各ドレイン電極２７に接
続されて設けられている。ゲート絶縁膜２２の上面の他
の所定の箇所には可視光に対し高い透過性を示すＩＴＯ
からなる画素電極２がソース電極２８に接続されて、マ
トリクス状にデルタ配列されて設けられている。画素電
極２を除く上面全体にはパッシベーション膜２９が設け
られ、画素電極２及びパッシベーション膜２９の上面に
は配向膜３０が設けられている。A scanning line 4 including a gate electrode 21 is provided at a predetermined position on the upper surface of the active element substrate 1, an auxiliary capacitance line 6 is provided at another predetermined position, and a gate insulating film is provided over the entire upper surface. 22 are provided. A semiconductor thin film 23 made of amorphous silicon or the like is provided in a portion corresponding to the gate electrode 21 at a predetermined position on the upper surface of the gate insulating film 22, and a channel protective film 24 is provided in the center of the upper surface of the semiconductor thin film 23. ing. On both sides of the upper surfaces of the semiconductor thin film 23 and the channel protection film 24, n + -type silicon layers 25 and 26 are provided. The drain electrode 27 is provided on the upper surface of the n + type silicon layer 25, and the source electrode 28 is provided on the upper surface of the n + type silicon layer 26. The data line 5 is provided at a predetermined position on the upper surface of the gate insulating film 22 so as to meander and be connected to each drain electrode 27. Another predetermined portion of the upper surface of the gate insulating film 22 is made of ITO exhibiting high transparency to visible light.
Are connected to the source electrode 28 and are provided in a delta arrangement in a matrix. A passivation film 29 is provided on the entire upper surface except the pixel electrode 2, and an alignment film 30 is provided on the upper surfaces of the pixel electrode 2 and the passivation film 29.
【００１７】補助容量ライン６は、図２に示すように、
画素電極２の上辺部に対応する位置において走査ライン
４と平行して設けられたライン部６ａと、このライン部
６ａから画素電極２の左辺部及び右辺部に沿ってそれぞ
れ引き出された引出部６ｂ、６ｃとからなっている。こ
の場合、ライン部６ａのうち画素電極２と対応する所定
の部分の下側は画素電極２の上辺部と重ね合わされ、左
引出部６ｂの右側は画素電極２の左辺部と重ね合わさ
れ、右引出部６ｃの左側は画素電極２の右辺部と重ね合
わされ、そしてこれらの重ね合わされた部分によって補
助容量部Ｃｓが形成されている。As shown in FIG. 2, the auxiliary capacitance line 6
A line portion 6a provided in parallel with the scanning line 4 at a position corresponding to the upper side portion of the pixel electrode 2, and a lead portion 6b drawn from the line portion 6a along the left side and right side of the pixel electrode 2, respectively. , 6c. In this case, the lower side of the predetermined portion corresponding to the pixel electrode 2 in the line portion 6a is overlapped with the upper side portion of the pixel electrode 2, and the right side of the left extraction portion 6b is overlapped with the left side portion of the pixel electrode 2, and The left side of the portion 6c is overlapped with the right side of the pixel electrode 2, and the overlapped portion forms an auxiliary capacitance portion Cs.
【００１８】一方、対向基板３１の下面にはブラックマ
スク３２が設けられ、その下面にはカラーフィルタ３３
が設けられ、その下面には画素領域に亘ってＩＴＯから
なる共通電極３４が設けられ、その下面には配向膜３５
が設けられている。共通電極３４は、図示しないシール
材を介してアクティブ素子基板１のクロス用接続パッド
１５に接続されている。ブラックマスク３２の画素電極
２に対応する部分には、図２において一点鎖線で示す開
口部３２ａ’が補助容量ライン６の重ならないように補
助容量ライン６の周縁に沿って形成されている。そし
て、アクティブ素子基板１と対向基板３１は図示しない
シール材を介して貼り合わされ、その各配向膜３０、３
５間には液晶３６が封入されている。On the other hand, a black mask 32 is provided on the lower surface of the counter substrate 31, and a color filter 33 is provided on the lower surface.
Is provided on the lower surface thereof, a common electrode 34 made of ITO is provided over the pixel region, and an alignment film 35 is provided on the lower surface thereof.
Is provided. The common electrode 34 is connected to the cross connection pad 15 of the active element substrate 1 via a sealing material (not shown). In a portion of the black mask 32 corresponding to the pixel electrode 2, an opening 32 a ′ shown by a dashed line in FIG. 2 is formed along the periphery of the auxiliary capacitance line 6 so as not to overlap the auxiliary capacitance line 6. The active element substrate 1 and the opposing substrate 31 are bonded together via a sealing material (not shown), and the respective alignment films 30, 3
A liquid crystal 36 is sealed between the five.
【００１９】保護素子９、１０は、図３に示すように、
走査ライン４またはデータライン５に接続されたゲート
電極９Ｇ、１０Ｇと、ゲート絶縁膜２２と、ゲート絶縁
膜２２を介しゲート電極９Ｇ、１０Ｇ上に設けられた半
導体薄膜７１と、半導体薄膜７１の両端に位置し、走査
ライン４またはデータライン５に接続されたソース・ド
レイン電極９Ｓ、９Ｄ、１０Ｓ、１０Ｄと、から構成さ
れている。ドレイン電極９Ｄ、１０Ｄに接続された接続
エリア７２と、走査ライン４またはデータライン５に接
続された接続エリア７３と、はゲート絶縁膜２２に設け
られた複数のコンタクトホール７４を介して互いに接続
されている。また、１つの走査ライン４またはデータラ
イン５に跨った一組の保護素子９または保護素子１０
は、一方のゲート電極がコンタクトホール７５を介しＯ
リング８に接続されている。The protection elements 9 and 10 are, as shown in FIG.
Gate electrodes 9G and 10G connected to the scanning line 4 or the data line 5, a gate insulating film 22, a semiconductor thin film 71 provided on the gate electrodes 9G and 10G via the gate insulating film 22, and both ends of the semiconductor thin film 71 And the source / drain electrodes 9S, 9D, 10S, 10D connected to the scanning line 4 or the data line 5. The connection area 72 connected to the drain electrodes 9D and 10D and the connection area 73 connected to the scanning line 4 or the data line 5 are connected to each other via a plurality of contact holes 74 provided in the gate insulating film 22. ing. Also, a set of protection elements 9 or protection elements 10 extending over one scanning line 4 or data line 5
Means that one of the gate electrodes is O
Connected to ring 8.
【００２０】なお、反射型液晶表示装置の場合、図４に
示すように、透明画素電極２の替わりに可視光に対し高
い反射性を示す金属、例えば、アルミニウム等の材料か
らなり、表面が祖面化された画素電極２’を適用するこ
とができる。このとき開口部３２ａ”は、補助容量ライ
ン６に重ねることができるので、透過型にある補助容量
ライン６の光反射による制限される開口部３２’より広
く設定することができる。In the case of the reflection type liquid crystal display device, as shown in FIG. 4, instead of the transparent pixel electrode 2, a material having high reflectivity to visible light, such as aluminum, is used. A planarized pixel electrode 2 'can be applied. At this time, since the opening 32a ″ can be overlapped with the auxiliary capacitance line 6, the opening 32a ″ can be set wider than the opening 32 ′ limited by the light reflection of the transmission type auxiliary capacitance line 6.
【００２１】このように、この液晶表示装置では、共通
電極ライン６１にクロス用接続パッド１５等を介して接
続された共通電極３４とＯリング８に接続された補助容
量ライン６とを非接続状態としているので、共通電極３
４と補助容量ライン６との各電位を別々とすることがで
きる。したがって、補助容量ライン６とゲート絶縁膜２
２と画素電極２とから構成されるキャパシタＣｓによる
電界が、画素電極２と電位がＶCOMの共通電極３４との
間の液晶３６にかかる電界の方向を極端に妨げないよう
に設定することができる。そして共通電極の電位を、画
素電極（図示せず）に対応する部分における液晶（図示
せず）に不要な直流電圧が印加されないように、最適の
電位に設定し、補助容量ライン６の電位を共通電極の電
位とは関係なく任意に設定することができる。As described above, in this liquid crystal display device, the common electrode 34 connected to the common electrode line 61 via the cross connection pad 15 and the like and the auxiliary capacitance line 6 connected to the O-ring 8 are not connected. So that the common electrode 3
4 and the storage capacitor line 6 can have different potentials. Therefore, the auxiliary capacitance line 6 and the gate insulating film 2
Be the electric field by the capacitor constructed Cs 2 and the pixel electrode 2 which is set so as not to interfere extreme the direction of the electric field applied to the liquid crystal 36 between the pixel electrode 2 and the potential of the common electrode 34 of the V COM it can. Then, the potential of the common electrode is set to an optimum potential so that unnecessary DC voltage is not applied to the liquid crystal (not shown) in a portion corresponding to the pixel electrode (not shown), and the potential of the auxiliary capacitance line 6 is set. It can be set arbitrarily regardless of the potential of the common electrode.
【００２２】そこで、この液晶表示装置を液晶に電圧が
印加されない状態において白表示となるノーマリーホワ
イト方式とし、共通電極３４の電位を最適とし、補助容
量ライン６の電位を変化させて、白表示を黒表示に切り
替えたときにディスクリネーションが消失するまでの時
間を調べたところ、図５に示す結果が得られた。この図
において横軸は共通電極３４の電位を基準としたときの
補助容量ライン６の電位、つまり補助容量ライン６の電
位から共通電極３４の電位を引いた差を表し、縦軸はデ
ィスクリネーションの消失時間を表している。図５から
明らかなように、補助容量ライン６の電位と共通電極３
４の電位とが同じである場合、ディスクリネーションの
消失時間が最も長く、補助容量ライン６の電位と共通電
極３４の電位との差の絶対値が大きくなるほどディスク
リネーションの消失時間が短くなり、差が−５Ｖ以下で
ディスクリネーションの消失時間が従来の半分以下にな
り、特にその差が−１２Ｖ以下であるとディスクリネー
ションそのものがまったく観察されないことが分かる。
これは、補助容量ライン６の電位と共通電極３４の電位
との差の絶対値が大きくなることにより、補助容量ライ
ン６と重なる画素電極２の周辺部の液晶３６にかかる、
画素電極２と補助容量ライン６との間で発生する横電界
を、補助容量ライン６と共通電極３４との間で発生する
縦電界で相殺することができるため、ディスクリネーシ
ョンの発生が抑制される。Therefore, this liquid crystal display device is of a normally white type in which white display is performed when no voltage is applied to the liquid crystal, the potential of the common electrode 34 is optimized, and the potential of the auxiliary capacitance line 6 is changed to perform white display. When the time until the disclination disappeared when the was changed to black display was examined, the result shown in FIG. 5 was obtained. In this figure, the horizontal axis represents the potential of the auxiliary capacitance line 6 based on the potential of the common electrode 34, that is, the difference obtained by subtracting the potential of the common electrode 34 from the potential of the auxiliary capacitance line 6, and the vertical axis represents disclination. Represents the disappearance time. As is clear from FIG. 5, the potential of the auxiliary capacitance line 6 and the common electrode 3
4 is the same, the disappearance time of the disclination is the longest, and the greater the absolute value of the difference between the potential of the auxiliary capacitance line 6 and the potential of the common electrode 34, the shorter the disappearance time of the disclination. It can be seen that when the difference is -5 V or less, the disclination disappearance time is less than half of the conventional case, and especially when the difference is -12 V or less, the disclination itself is not observed at all.
This is because the absolute value of the difference between the potential of the auxiliary capacitance line 6 and the potential of the common electrode 34 is increased, so that the liquid crystal 36 around the pixel electrode 2 overlapping the auxiliary capacitance line 6 is applied.
Since a horizontal electric field generated between the pixel electrode 2 and the auxiliary capacitance line 6 can be offset by a vertical electric field generated between the auxiliary capacitance line 6 and the common electrode 34, the occurrence of disclination is suppressed. You.
【００２３】ところで、ディスクリネーションそのもの
がまったく観察されないときの補助容量ライン６の電位
から共通電極３４の電位を引いた差は、使用する液晶材
料やセルギャップ等で決定される透過率の電圧応答曲線
に依存するものである。そこで、上記の−１２Ｖについ
て考察すると、この数値はそのときの条件下において、
透過率が、最大透過率Ｔ100を１００％にしたときに１
０％程度になるときの液晶に印加される実効電圧Ｖ10の
４倍程度であった。また、電位差−５Ｖは、実効電圧Ｖ
10の１．７倍程度であった。したがって、補助容量ライ
ン６の電位から共通電極３４の電位を引いた差を、液晶
材料等が変化しても、そのときの条件下において、透過
率が最大透過率Ｔ100の１０％程度になるときの液晶に
印加される実効電圧Ｖ10の４倍以上に設定すれば、ディ
スクリネーションが発生しないようにすることができ
る。なお、図５では図示していないが、補助容量ライン
６の電位から共通電極３４の電位を引いた差を１２Ｖ以
上としてもディスクリネーションが発生しないようにす
ることができる。したがって、補助容量ライン６の電位
から共通電極３４の電位を引いた差を、液晶材料等が変
化しても、そのときの条件下において、透過率が最大透
過率Ｔ100の１０％程度になるときの液晶に印加される
実効電圧の４倍以上に設定しても、ディスクリネーショ
ンが発生しないようにすることができる。The difference between the potential of the auxiliary capacitance line 6 and the potential of the common electrode 34 when no disclination is observed at all is the voltage response of the transmittance determined by the liquid crystal material used and the cell gap. It depends on the curve. Considering the above -12V, this numerical value is obtained under the conditions at that time.
The transmittance is 1 when the maximum transmittance T 100 is 100%.
When it comes to about 0% it was 4 times the effective voltage V 10 applied to the liquid crystal of. Further, the potential difference of -5 V is equal to the effective voltage V.
It was about 1.7 times of 10 . Therefore, the difference obtained by subtracting the potential of the common electrode 34 from the potential of the auxiliary capacitance line 6, even if the liquid crystal material or the like is changed, under the conditions of that time, the transmittance becomes about 10% of the maximum transmittance T 100 it is set to more than 4 times greater than the effective voltage V 10 applied to the liquid crystal when, disclination can be prevented to occur. Although not shown in FIG. 5, disclination can be prevented from occurring even when the difference obtained by subtracting the potential of the common electrode 34 from the potential of the auxiliary capacitance line 6 is 12 V or more. Therefore, the difference obtained by subtracting the potential of the common electrode 34 from the potential of the auxiliary capacitance line 6, even if the liquid crystal material or the like is changed, under the conditions of that time, the transmittance becomes about 10% of the maximum transmittance T 100 Even when the effective voltage applied to the liquid crystal is set to four times or more, disclination can be prevented from occurring.
【００２４】このように、この液晶表示装置では、補助
容量ライン６に接続されたＯリング８と共通電極３４に
接続された共通電極ライン６１とを別々としているの
で、つまり補助容量ライン６に印加される電位と共通電
極３４に印加される電位とを異なる値に設定できるの
で、所定の条件下では、例えば補助容量ライン６の電位
から共通電極３４の電位を引いた差が０Ｖを越えると効
果があり、特に差が＋１２Ｖ以上または−１２Ｖ以下に
設定すると、つまり共通電極３４の電位と補助容量ライ
ン６の電位との差を透過率が最大透過率の１０％程度に
なるときの液晶に印加される実効電圧の４倍以上に設定
すると、ディスクリネーションの発生が防止され、ひい
ては液晶表示装置の開口率を高くしても良好な表示を行
うことができる。As described above, in this liquid crystal display device, the O-ring 8 connected to the auxiliary capacitance line 6 and the common electrode line 61 connected to the common electrode 34 are separated, that is, the voltage applied to the auxiliary capacitance line 6 The potential applied to the common electrode 34 and the potential applied to the common electrode 34 can be set to different values. Under a predetermined condition, for example, if the difference obtained by subtracting the potential of the common electrode 34 from the potential of the auxiliary capacitance line 6 exceeds 0 V, the effect is obtained. In particular, when the difference is set to + 12V or more or -12V or less, that is, the difference between the potential of the common electrode 34 and the potential of the auxiliary capacitance line 6 is applied to the liquid crystal when the transmittance becomes about 10% of the maximum transmittance. If the effective voltage is set to four times or more of the effective voltage, the occurrence of disclination can be prevented, and good display can be performed even if the aperture ratio of the liquid crystal display device is increased.
【００２５】また、本実施形態の液晶表示装置は、図１
に示すように、Ｏリング８に走査ライン４を保護素子１
０を介して接続し、Ｏリング８にデータライン５を保護
素子９を介して接続し、共通電極ライン６１に走査ライ
ン４及びデータライン５を保護素子９、１０を介して接
続していないので、走査ライン４と補助容量ライン６と
の電位差により保護素子１０に微小な漏れ電流が流れる
が環境温度の変化により漏れ電流が変位し、結果として
補助容量ライン６の電位が変動しても、共通電極ライン
６１及び共通電極３４にはほとんど影響ないので、共通
電極３４と画素電極２との間の液晶３６には、正常な電
圧が印加されて正常な表示を行うとともに、従来の共通
電極３４の電位の変動に起因するフリッカや焼き付き等
の発生を防止することができる。同様にデータライン５
と補助容量ライン６との電位差により保護素子９に微小
な漏れ電流が流れるが環境温度の変化により漏れ電流が
変位し、結果として補助容量ライン６の電位が変動して
も、共通電極ライン６１及び共通電極３４にはほとんど
影響ない。特にゲート電圧Ｖｇは、共通電極３４との電
位差が最大で２０Ｖ程度あるので、データライン５と補
助容量ライン６との電位差より影響が大きいため、保護
素子１０は電圧直流成分抑止に極めて有効である。Further, the liquid crystal display device of the present embodiment has the structure shown in FIG.
As shown in FIG.
0, the data line 5 is connected to the O-ring 8 via the protection element 9, and the scanning line 4 and the data line 5 are not connected to the common electrode line 61 via the protection elements 9, 10. Although a small leakage current flows through the protection element 10 due to a potential difference between the scanning line 4 and the auxiliary capacitance line 6, even if the leakage current is displaced due to a change in the environmental temperature, the potential of the auxiliary capacitance line 6 fluctuates as a result. Since there is almost no effect on the electrode line 61 and the common electrode 34, a normal voltage is applied to the liquid crystal 36 between the common electrode 34 and the pixel electrode 2 to perform a normal display, and the conventional common electrode 34 It is possible to prevent the occurrence of flicker, burn-in, and the like due to the fluctuation of the potential. Similarly, data line 5
A small leakage current flows through the protection element 9 due to a potential difference between the storage capacitor line 6 and the auxiliary capacitance line 6. However, even if the leakage current is displaced due to a change in the environmental temperature and the potential of the auxiliary capacitance line 6 changes as a result, the common electrode line 61 and The common electrode 34 has almost no effect. In particular, since the potential difference between the gate voltage Vg and the common electrode 34 is about 20 V at the maximum, the gate voltage Vg has a greater effect than the potential difference between the data line 5 and the auxiliary capacitance line 6. Therefore, the protection element 10 is extremely effective in suppressing the DC voltage component. .
【００２６】ここで、この液晶表示装置を駆動する信号
波形のタイミングチャートの一例を図６に示す。この図
において、三点鎖線は走査ライン４の電位Ｖｇを示し、
オフレベルが−１５Ｖ程度であり、オンレベルが１３．
５Ｖ程度である。この場合のオンから次のオンまでの時
間は１７ｍｓである。破線は共通電極３４の電位Ｖｃｏ
ｍを示し、最適に設定され、下限の−１．５Ｖ程度と上
限の４．５Ｖ程度との間で６０μｓ周期で反転してい
る。二点鎖線は補助容量ライン６の電位Ｖｃｓを示し、
共通電極３４の電位Ｖｃｏｍに対して−１２Ｖに設定さ
れ、下限の−１３．５Ｖ程度と上限の−７．５Ｖ程度と
の間で反転している。実線は画素電極の電位Ｖｓを示
し、走査ライン４の電位Ｖｇがオンレベルになると、デ
ータライン５の電位Ｖｄと等しくなり、走査ライン４の
電位Ｖｇがオフレベルになると、ある所定の電圧だけシ
フトし、その後共通電極３４の電位Ｖｃｏｍに応じて推
移する。FIG. 6 shows an example of a timing chart of a signal waveform for driving the liquid crystal display device. In this figure, the three-dot chain line indicates the potential Vg of the scanning line 4,
The off level is about -15 V, and the on level is 13.
It is about 5V. In this case, the time from one on to the next on is 17 ms. The broken line indicates the potential Vco of the common electrode 34.
m, which is optimally set and is inverted at a period of 60 μs between a lower limit of about -1.5 V and an upper limit of about 4.5 V. The two-dot chain line indicates the potential Vcs of the auxiliary capacitance line 6,
The potential Vcom of the common electrode 34 is set to -12 V, and is inverted between a lower limit of about -13.5 V and an upper limit of about -7.5 V. The solid line indicates the potential Vs of the pixel electrode. When the potential Vg of the scanning line 4 is turned on, it becomes equal to the potential Vd of the data line 5, and when the potential Vg of the scanning line 4 is turned off, the potential is shifted by a predetermined voltage. After that, the potential changes according to the potential Vcom of the common electrode 34.
【００２７】このように、この液晶表示装置では、補助
容量ライン６の電位Ｖｃｓを共通電極３４の電位Ｖｃｏ
ｍに対して−１２Ｖに設定しているので、上述したよう
に、ディスクリネーションが発生しないようにすること
ができる。しかも、補助容量ライン６の電位Ｖｃｓを下
限の−１３．５Ｖ程度と上限の−７．５Ｖ程度との間で
反転させることにより、補助容量ライン６の電位Ｖｃｓ
を走査ライン４の電位Ｖｇのうち大部分の時間を占める
オフレベル電位（−１５Ｖ程度）付近に設定しているの
で、補助容量ライン６に接続されたＯリング８と走査ラ
イン４との間に介在された保護素子１０の漏れ電流を少
なくすることができ、したがって共通電極３４の電位Ｖ
ｃｏｍを出力する駆動回路の出力インピーダンスを大き
くして消費電力を少なくすることができる。また、電位
差が−５Ｖ以下でディスクリネーションの消失時間が従
来の半分以下になり、充分効果が現れた。As described above, in this liquid crystal display device, the potential Vcs of the auxiliary capacitance line 6 is changed to the potential Vco of the common electrode 34.
Since m is set to -12 V, disclination can be prevented from occurring as described above. In addition, the potential Vcs of the auxiliary capacitance line 6 is inverted by inverting the potential Vcs of the auxiliary capacitance line 6 between the lower limit of about -13.5 V and the upper limit of about -7.5 V.
Is set near the off-level potential (about −15 V) that occupies most of the time in the potential Vg of the scanning line 4, so that the scanning line 4 is connected between the O-ring 8 connected to the auxiliary capacitance line 6 and the scanning line 4. The leakage current of the interposed protection element 10 can be reduced, so that the potential V
The power consumption can be reduced by increasing the output impedance of the drive circuit that outputs the com. When the potential difference was -5 V or less, the disappearance time of disclination was reduced to less than half of the conventional case, and a sufficient effect was exhibited.
【００２８】なお、図７に示すように、保護素子９、１
０を設けなくても、補助容量ライン６の電位Ｖｃｓを共
通電極３４の電位Ｖｃｏｍに対してまた、電位差が−５
Ｖ以下でディスクリネーションの消失時間が従来の半分
以下になり、特に−１２Ｖ以下に設定していれば、ディ
スクリネーションの発生が防止され、液晶表示装置の開
口率の高さを維持しながら良好な表示を行うことができ
る。As shown in FIG. 7, the protection elements 9, 1
Even if 0 is not provided, the potential Vcs of the storage capacitor line 6 is set to a value of −5 with respect to the potential Vcom of the common
When the voltage is less than V, the disappearance time of the disclination is reduced to less than half of the conventional case. In particular, when the voltage is set to -12 V or less, the occurrence of the disclination is prevented, and the liquid crystal display device maintains a high aperture ratio while maintaining a high aperture ratio. Good display can be performed.
【００２９】（第２実施形態）図８はこの発明の第２実
施形態における液晶表示装置のアクティブ素子基板上に
形成されたものの一部を省略した全体的な等価回路的平
面図を示したものである。この図において、図１と同一
名称部分には同一の符号を付し、その説明を適宜省略す
る。この液晶表示装置において、図１に示す液晶表示装
置と主に異なる点は、共通電極ライン６１の上辺部及び
下辺部において共通電極ライン６１の上辺部及び下辺部
と各データライン５の上端部及び下端部とが保護素子９
を介して接続され、Ｏリング８と各データライン５とが
保護素子９を介して接続されていない点である。(Second Embodiment) FIG. 8 is an overall equivalent circuit plan view of a liquid crystal display device according to a second embodiment of the present invention formed on an active element substrate with a part thereof omitted. It is. In this figure, the same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted as appropriate. This liquid crystal display device is different from the liquid crystal display device shown in FIG. 1 mainly in that the upper and lower sides of the common electrode line 61 and the upper and lower sides of the common electrode line 61 and the upper end of each data line 5 Protective element 9 at lower end
In that the O-ring 8 and each data line 5 are not connected via the protection element 9.
【００３０】このように、この液晶表示装置では、Ｏリ
ング８に走査ライン４を保護素子１０を介して接続し、
Ｏリング８とは別個の共通電極ライン６１にデータライ
ン５を保護素子９を介して接続している。ゲート電圧Ｖ
ｇは、共通電極３４との電位差が最大で２０Ｖ程度ある
ので、データライン５と補助容量ライン６との電位差よ
り影響が大きい。また、走査ライン４の本数をＮ本とす
れば、ゲート電圧Ｖｇのオフ時のレベルの期間の割合は
（Ｎ−１）／Ｎとなり、この割合は、走査ライン４の本
数に比例する。つまり、補助容量ライン６の電圧ＶCSを
オフ時のゲート電圧Ｖｇに近似させることにより、非常
に大きい漏れ電流を常時流さなくてよい。このため、走
査ライン４及び補助容量ライン６に接続された保護素子
１０は液晶表示素子６への電圧直流成分抑止に極めて有
効である。そして、共通電極３４がＯリング８に接続さ
れた保護素子１０の漏れ電流の影響を受けないようにす
ることができる。As described above, in this liquid crystal display device, the scanning line 4 is connected to the O-ring 8 via the protection element 10,
The data line 5 is connected to a common electrode line 61 separate from the O-ring 8 via a protection element 9. Gate voltage V
g has a greater potential difference than the potential difference between the data line 5 and the auxiliary capacitance line 6 because the potential difference between the common electrode 34 and the common electrode 34 is about 20 V at the maximum. Further, assuming that the number of the scanning lines 4 is N, the ratio of the off-level level of the gate voltage Vg is (N−1) / N, and this ratio is proportional to the number of the scanning lines 4. That is, by making the voltage V CS of the auxiliary capacitance line 6 approximate to the gate voltage Vg at the time of off, it is not necessary to always supply a very large leakage current. For this reason, the protection element 10 connected to the scanning line 4 and the auxiliary capacitance line 6 is extremely effective in suppressing the DC voltage component to the liquid crystal display element 6. In addition, the common electrode 34 can be prevented from being affected by the leakage current of the protection element 10 connected to the O-ring 8.
【００３１】一方、共通電極３４が共通電極ライン６１
に接続された保護素子９から受ける漏れ電流の影響をか
なり少なくすることができる。すなわち、データライン
５の電位Ｖｄと共通電極３４の電位Ｖｃｏｍとの差はも
ともと薄膜トランジスタの寄生容量によって決まるフィ
ードスルー電圧であり、小さい電圧値でしかないため、
共通電極ライン６１とデータライン５との間に介在され
た保護素子９の漏れ電流はかなり少ない。したがって、
温度変化があっても共通電極３４の電位がほとんど変動
しないようにすることができる。この結果、共通電極３
４の電位の変動に起因するフリッカや焼き付き等の発生
を防止することができ、ひいてはその分だけ表示品質を
良くすることができる。また、電位差が−５Ｖ以下でデ
ィスクリネーションの消失時間が従来の半分以下にな
り、特にその差が−１２Ｖ以下であるとディスクリネー
ションそのものがまったく観察されなかった。On the other hand, the common electrode 34 is
The effect of the leakage current received from the protection element 9 connected to the power supply can be considerably reduced. That is, the difference between the potential Vd of the data line 5 and the potential Vcom of the common electrode 34 is a feedthrough voltage originally determined by the parasitic capacitance of the thin film transistor, and is only a small voltage value.
The leakage current of the protection element 9 interposed between the common electrode line 61 and the data line 5 is considerably small. Therefore,
Even if the temperature changes, the potential of the common electrode 34 can hardly fluctuate. As a result, the common electrode 3
It is possible to prevent the occurrence of flicker, burn-in, and the like due to the change in the potential of No. 4, and to thereby improve the display quality. In addition, when the potential difference was -5 V or less, the disappearance time of disclination was less than half that of the conventional case. In particular, when the difference was -12 V or less, no disclination itself was observed.
【００３２】（第３実施形態）図９はこの発明の第３実
施形態における液晶表示装置のアクティブ素子基板上に
形成されたものの一部を省略した全体的な等価回路的平
面図を示したものである。この図において、図８と同一
名称部分には同一の符号を付し、その説明を適宜省略す
る。この液晶表示装置において、図８に示す液晶表示装
置と異なる点は、Ｏリング８の上辺部左右端及び下辺部
左右端と共通電極ライン６１の上辺部左右端及び下辺部
左右端との間にそれぞれ各２つずつの保護素子６２が介
在されている点である。なお、保護素子６２の構造は保
護素子９、１０の構造と同じであるのでその説明を省略
する。(Third Embodiment) FIG. 9 is an overall equivalent circuit plan view of a liquid crystal display device according to a third embodiment of the present invention formed on an active element substrate with a part thereof omitted. It is. In this figure, the same parts as those in FIG. 8 are denoted by the same reference numerals, and description thereof will be omitted as appropriate. This liquid crystal display device is different from the liquid crystal display device shown in FIG. 8 in that the left and right edges and the left and right edges of the O-ring 8 and the upper and left and right edges and the lower edge of the common electrode line 61 are different from each other. The point is that two protection elements 62 are interposed in each case. The structure of the protection element 62 is the same as the structure of the protection elements 9 and 10, and a description thereof will be omitted.
【００３３】ところで、この液晶表示装置においても、
温度変化があっても共通電極３４の電位がほとんど変動
しないようにすることができる。すなわち、Ｏリング８
と共通電極ライン６１とを接続している保護素子６２の
数は８つであり、データライン５と共通電極ライン６１
とを接続する保護素子９の数や走査ライン４とＯリング
８とを接続する保護素子１０の数と比較するときわめて
少ないので、Ｏリング８と共通電極ライン６１との間に
介在された保護素子６２の漏れ電流は無視し得る程度で
あり、共通電極３４の電位に影響を与えることはない。
また、電位差が−５Ｖ以下でディスクリネーションの消
失時間が従来の半分以下になり、特にその差が−１２Ｖ
以下であるとディスクリネーションそのものがまったく
観察されなかった。By the way, also in this liquid crystal display device,
Even if the temperature changes, the potential of the common electrode 34 can hardly fluctuate. That is, the O-ring 8
The number of protection elements 62 connecting the data line 5 and the common electrode line 61 is eight.
Compared with the number of protection elements 9 connecting the scan line 4 and the O-ring 8, the number of protection elements interposed between the O-ring 8 and the common electrode line 61 is extremely small. The leakage current of 62 is negligible and does not affect the potential of the common electrode 34.
Further, when the potential difference is -5 V or less, the disappearance time of disclination is reduced to less than half of the conventional case, and especially the difference is -12 V
Below, no disclination itself was observed.
【００３４】なお、上記各実施形態に記載の発明は透過
型液晶表示装置及び反射型液晶表示装置のいずれにも適
用できる。The invention described in each of the above embodiments can be applied to both the transmission type liquid crystal display device and the reflection type liquid crystal display device.
【００３５】[0035]
【発明の効果】以上説明したように、この発明によれ
ば、共通電極に印加される電圧と補助容量電極に印加さ
れる電圧とを互いに異ならせることができるため、補助
容量電極と共通電極との間に発生させる縦電界が、ディ
スクリネーションの要因である補助容量電極の電位と画
素電極の電位とにより発生する横電界を相殺することが
できるので、高い開口率で抜けのない良好な表示を行う
ことができる。特に共通電極の電位と補助容量ラインの
電位との差を透過率が最大透過率の１０％程度になると
きの液晶に印加される実効電圧の４倍以上に設定する
と、ディスクリネーションの発生をほとんど解消するこ
とができる。As described above, according to the present invention, the voltage applied to the common electrode and the voltage applied to the auxiliary capacitance electrode can be made different from each other. The vertical electric field generated during the period can cancel the horizontal electric field generated by the potential of the auxiliary capacitance electrode and the potential of the pixel electrode, which is a cause of disclination, so that a high aperture ratio and good display without omission can be obtained. It can be performed. In particular, if the difference between the potential of the common electrode and the potential of the auxiliary capacitance line is set to be at least four times the effective voltage applied to the liquid crystal when the transmittance is about 10% of the maximum transmittance, disclination occurs. Almost can be eliminated.
【図１】この発明の第１実施形態における液晶表示装置
のアクティブ素子基板上に形成されたものの一部を省略
した全体的な等価回路的平面図。FIG. 1 is an overall equivalent circuit plan view of a liquid crystal display device according to a first embodiment of the present invention in which a part formed on an active element substrate is omitted.
【図２】図１の透過型液晶表示装置のアクティブ素子基
板の一部の平面図。FIG. 2 is a plan view of a part of an active element substrate of the transmission type liquid crystal display device of FIG.
【図３】図１の液晶表示装置の保護素子を示す平面図。FIG. 3 is a plan view showing a protection element of the liquid crystal display device of FIG.
【図４】図１の反射型液晶表示装置のアクティブ素子基
板の一部の平面図。FIG. 4 is a plan view of a part of an active element substrate of the reflection type liquid crystal display device of FIG. 1;
【図５】共通電極の電位を基準とし、補助容量ラインの
電位を変化させたときのディスクリネーションの消失時
間を示すグラフ。FIG. 5 is a graph showing the disappearance time of disclination when the potential of the auxiliary capacitance line is changed with reference to the potential of the common electrode.
【図６】同液晶表示装置を駆動する信号波形のタイミン
グチャートの一例を示す図。FIG. 6 is a diagram showing an example of a timing chart of signal waveforms for driving the liquid crystal display device.
【図７】第１実施形態における変形例の液晶表示装置の
アクティブ素子基板上に形成されたものの一部を省略し
た全体的な等価回路的平面図。FIG. 7 is an overall equivalent circuit plan view of a modification of the liquid crystal display device according to the first embodiment, in which a part formed on an active element substrate is omitted.
【図８】この発明の第２実施形態における液晶表示装置
のアクティブ素子基板上に形成されたものの一部を省略
した全体的な等価回路的平面図。FIG. 8 is an overall equivalent circuit plan view of a liquid crystal display device according to a second embodiment of the present invention, in which a part formed on an active element substrate is omitted.
【図９】この発明の第３実施形態における液晶表示装置
のアクティブ素子基板上に形成されたものの一部を省略
した全体的な等価回路的平面図。FIG. 9 is an overall equivalent circuit plan view of a liquid crystal display device according to a third embodiment of the present invention, in which parts formed on an active element substrate are omitted.
【図１０】従来の液晶表示装置におけるアクティブ素子
基板上に形成されたものの一部を省略した全体的な等価
回路的平面図。FIG. 10 is an overall equivalent circuit plan view of a conventional liquid crystal display device in which a part formed on an active element substrate is omitted.
【図１１】図１０に示すものの一部の等価回路的平面
図。FIG. 11 is an equivalent circuit plan view of a part of the one shown in FIG. 10;
【図１２】同液晶表示装置の一部の断面図。FIG. 12 is a cross-sectional view of a part of the liquid crystal display device.
【図１３】同液晶表示装置のアクティブ素子基板の一部
の平面図。FIG. 13 is a plan view of a part of an active element substrate of the liquid crystal display device.
【図１４】同液晶表示装置の保護素子の部分の断面図。FIG. 14 is a cross-sectional view of a protection element portion of the liquid crystal display device.
１ アクティブ素子基板 ２ 画素電極 ４ 走査ライン ５ データライン ６ 補助容量ライン ８ Ｏリング ９、１０、６２ 保護素子 ３１ 対向基板 ３４ 共通電極 ３６ 液晶 ６１ 共通電極ライン DESCRIPTION OF SYMBOLS 1 Active element substrate 2 Pixel electrode 4 Scan line 5 Data line 6 Auxiliary capacitance line 8 O-ring 9, 10, 62 Protective element 31 Counter substrate 34 Common electrode 36 Liquid crystal 61 Common electrode line
Claims (7)
を備えた第１基板と共通電極を備えた第２基板との間に
液晶が封入された液晶表示装置において、 前記共通電極に印加される電圧と異なる電位が印加され
る補助容量電極を有することを特徴とする液晶表示装
置。1. A liquid crystal display device in which liquid crystal is sealed between a first substrate having a scanning line, a data line, and a pixel electrode and a second substrate having a common electrode, wherein a voltage applied to the common electrode is provided. A storage capacitor electrode to which a different potential is applied.
容量電極は、保護素子を介して前記走査ライン及び前記
データラインの一方と接続されることを特徴とする液晶
表示装置。2. The liquid crystal display device according to claim 1, wherein the auxiliary capacitance electrode is connected to one of the scan line and the data line via a protection element.
素子は、前記補助容量電極に接続された接続ラインと、
前記走査ライン及び前記データラインの一方と、に接続
されることを特徴とする液晶表示装置。3. The invention according to claim 2, wherein the protection element comprises: a connection line connected to the auxiliary capacitance electrode;
The liquid crystal display device is connected to one of the scan line and the data line.
容量電極は、第１保護素子を介して前記走査ラインと接
続し、前記共通電極は、第２保護素子を介して前記デー
タラインと接続したことを特徴とする液晶表示装置。4. The storage device according to claim 1, wherein the auxiliary capacitance electrode is connected to the scan line via a first protection element, and the common electrode is connected to the data line via a second protection element. A liquid crystal display device characterized in that:
電極に印加される電圧と前記補助容量電極に印加される
電圧との電位差の絶対値は、最大透過率に対して１０％
の透過率時に前記画素電極及び前記共通電極に印加され
る電圧の１．７倍以上であることを特徴とする液晶表示
装置。5. The invention according to claim 1, wherein an absolute value of a potential difference between a voltage applied to said common electrode and a voltage applied to said auxiliary capacitance electrode is 10% with respect to a maximum transmittance.
A liquid crystal display device having a transmittance of 1.7 times or more of a voltage applied to the pixel electrode and the common electrode.
電極を備えた第１基板と共通電極を備えた第２基板との
間に液晶が封入された液晶表示装置の駆動方法におい
て、 前記共通電極に印加される電圧と異なる電位を前記補助
容量電極に印加することを特徴とする液晶表示装置の駆
動方法。6. A driving method of a liquid crystal display device in which liquid crystal is sealed between a first substrate having a scanning line, a data line and an auxiliary capacitance electrode and a second substrate having a common electrode, wherein the common electrode is A method for driving a liquid crystal display device, wherein a potential different from an applied voltage is applied to the auxiliary capacitance electrode.
電極に印加される電圧と前記補助容量電極に印加される
電圧との電位差の絶対値は５Ｖを越えることを特徴とす
る液晶表示装置の駆動方法。7. The liquid crystal display device according to claim 6, wherein an absolute value of a potential difference between a voltage applied to said common electrode and a voltage applied to said auxiliary capacitance electrode exceeds 5V. Drive method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36602397A JPH11183876A (en) | 1997-12-24 | 1997-12-24 | Liquid crystal display device and its driving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36602397A JPH11183876A (en) | 1997-12-24 | 1997-12-24 | Liquid crystal display device and its driving method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11183876A true JPH11183876A (en) | 1999-07-09 |
Family
ID=18485727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36602397A Abandoned JPH11183876A (en) | 1997-12-24 | 1997-12-24 | Liquid crystal display device and its driving method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11183876A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007094233A (en) * | 2005-09-30 | 2007-04-12 | Casio Comput Co Ltd | Liquid crystal display device |
| JP2007188076A (en) * | 2006-01-10 | 2007-07-26 | Toppoly Optoelectronics Corp | Display device displaying image including display pixel and non-display pixel |
| JP2007310131A (en) * | 2006-05-18 | 2007-11-29 | Mitsubishi Electric Corp | Active matrix substrate and active matrix display device |
| JPWO2006038382A1 (en) * | 2004-10-05 | 2008-05-15 | シャープ株式会社 | Electrode substrate and display device including the same |
| JPWO2007055047A1 (en) * | 2005-11-10 | 2009-04-30 | シャープ株式会社 | Display device and electronic device including the same |
| JP2010092037A (en) * | 2008-09-12 | 2010-04-22 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2010107977A (en) * | 2008-10-03 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2010107976A (en) * | 2008-10-03 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Display device |
| US7772766B2 (en) | 2004-07-26 | 2010-08-10 | Seiko Epson Corporation | Light-emitting device having protective circuits |
| KR20110076942A (en) * | 2008-09-19 | 2011-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
| JP2013242580A (en) * | 2008-09-12 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2018049277A (en) * | 2008-10-08 | 2018-03-29 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1997
- 1997-12-24 JP JP36602397A patent/JPH11183876A/en not_active Abandoned
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110985B2 (en) | 2004-07-26 | 2012-02-07 | Seiko Epson Corporation | Light-emitting device having protective circuits |
| US7772766B2 (en) | 2004-07-26 | 2010-08-10 | Seiko Epson Corporation | Light-emitting device having protective circuits |
| JP4633060B2 (en) * | 2004-10-05 | 2011-02-16 | シャープ株式会社 | Electrode substrate and display device including the same |
| JPWO2006038382A1 (en) * | 2004-10-05 | 2008-05-15 | シャープ株式会社 | Electrode substrate and display device including the same |
| JP2007094233A (en) * | 2005-09-30 | 2007-04-12 | Casio Comput Co Ltd | Liquid crystal display device |
| JPWO2007055047A1 (en) * | 2005-11-10 | 2009-04-30 | シャープ株式会社 | Display device and electronic device including the same |
| JP2007188076A (en) * | 2006-01-10 | 2007-07-26 | Toppoly Optoelectronics Corp | Display device displaying image including display pixel and non-display pixel |
| JP4674325B2 (en) * | 2006-01-10 | 2011-04-20 | 奇美電子股▲ふん▼有限公司 | Display device for displaying an image including display pixels and non-display pixels |
| JP2007310131A (en) * | 2006-05-18 | 2007-11-29 | Mitsubishi Electric Corp | Active matrix substrate and active matrix display device |
| US8941114B2 (en) | 2008-09-12 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device including protective circuit |
| US10074646B2 (en) | 2008-09-12 | 2018-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10236303B2 (en) | 2008-09-12 | 2019-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer |
| KR20110081976A (en) * | 2008-09-12 | 2011-07-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
| JP2016177288A (en) * | 2008-09-12 | 2016-10-06 | 株式会社半導体エネルギー研究所 | Display device |
| JP2013242580A (en) * | 2008-09-12 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2014222342A (en) * | 2008-09-12 | 2014-11-27 | 株式会社半導体エネルギー研究所 | Display device, display module, and electronic apparatus |
| JP2010092037A (en) * | 2008-09-12 | 2010-04-22 | Semiconductor Energy Lab Co Ltd | Display device |
| KR20160087918A (en) * | 2008-09-12 | 2016-07-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
| JP2015200891A (en) * | 2008-09-12 | 2015-11-12 | 株式会社半導体エネルギー研究所 | display device |
| US10229904B2 (en) | 2008-09-19 | 2019-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device including oxide semiconductor layer |
| KR20160078522A (en) * | 2008-09-19 | 2016-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
| US10756080B2 (en) | 2008-09-19 | 2020-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including protection circuit |
| KR20110076942A (en) * | 2008-09-19 | 2011-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
| JP2010107977A (en) * | 2008-10-03 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2010107976A (en) * | 2008-10-03 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2018186297A (en) * | 2008-10-03 | 2018-11-22 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9570470B2 (en) | 2008-10-03 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9082688B2 (en) | 2008-10-03 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10367006B2 (en) | 2008-10-03 | 2019-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Display Device |
| KR101533222B1 (en) * | 2008-10-03 | 2015-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
| JP2018049277A (en) * | 2008-10-08 | 2018-03-29 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US10254607B2 (en) | 2008-10-08 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2019144566A (en) * | 2008-10-08 | 2019-08-29 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7956945B2 (en) | Array substrate for liquid crystal display device | |
| US8427621B2 (en) | Liquid crystal display | |
| US6839104B2 (en) | Common electrode substrate and liquid crystal display device having the same | |
| US8614779B2 (en) | Lateral electric field type active-matrix addressing liquid crystal display device | |
| KR100375187B1 (en) | Liquid crystal display | |
| US7154568B2 (en) | Liquid crystal display panel with static electricity prevention circuit | |
| US6690433B2 (en) | Electrostatic damage preventing apparatus for liquid crystal display | |
| US20150091018A1 (en) | Semiconductor device, display device, and electronic apparatus | |
| US20020021375A1 (en) | Display panel with structure for suppressing effects of electrostatic charge | |
| US8810757B2 (en) | Liquid crystal display device including a light-blocking member | |
| US20050225689A1 (en) | Liquid crystal display | |
| US20050134784A1 (en) | Liquid crystal display having a black matrix layer | |
| JPH11183876A (en) | Liquid crystal display device and its driving method | |
| JP2693513B2 (en) | Active matrix type liquid crystal display device | |
| KR100593314B1 (en) | liquid crystal display device | |
| US6704084B2 (en) | Liquid-crystal display wherein a common potential is supplied to an alignment film | |
| JP3215359B2 (en) | Liquid crystal display | |
| JPH07301814A (en) | Matrix type liquid crystal display device | |
| JP5258603B2 (en) | Liquid crystal display | |
| JPH0990428A (en) | Tft liquid crystal display element | |
| JPH10268342A (en) | Active matrix liquid crystal display device | |
| JP2000162627A (en) | Liquid crystal display device | |
| KR100965582B1 (en) | ESD preventing circuit for liquid crystal display device | |
| JPH04358127A (en) | Thin film transistor type liquid crystal display device | |
| KR100965583B1 (en) | ESD protecting circuit in liquid crystal display device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050628 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050825 |