JPH11175454A - 自動直接メモリ・アクセス機能を備えたコンピュータ・システム - Google Patents

Abstract

(57)【要約】 【課題】主メモリを通じて処理を行うホストから入出力
（Ｉ／Ｏ）を切り離すための方法及び装置を提供する。 【解決手段】ＰＣＩバス・マスタ１１８の分散型バース
ト・エンジン（ＤＢＥ）２０６は、バッファ、主メモリ
１１２とＩ／Ｏデバイス２０８との間でパケットのリン
ク・リストを伝送するコントローラ、及びドアベル・レ
ジスタ２０４を含んでいる。リンク・リストは、パケッ
トの物理アドレスと仮想アドレスの間のリンクを示し、
パケットはヘッダにリンク・フィールドを含んで送信さ
れる。ドアベル・レジスタ２０４は、プロセッサ１００
からのイベント発生を表す指示をＤＢＥ２０６に通知す
る。汎用性が高く、バスに独立し、主メモリとＩ／Ｏデ
バイス間の事実上あらゆる場所に配置できるＤＢＥを用
いることにより、物理及び仮想アドレス間の変換が不要
となる。

Description

【発明の詳細な説明】 【発明の属する技術分野】

【０００１】本発明は、インテリジェント入出力デバイ
スと通信する方法、及び入出力デバイスとホストとの間
で自動的にデータ転送を行なう装置に関するものであ
る。

【０００２】

【従来の技術】コンピュータ・システムが発展するに連
れて、その都度一層強力かつ先進の特徴が取り入れられ
ている。ＰＣＩバス、即ち、周辺要素相互接続バスのよ
うな多くの新しい進んだバス構造が開発され、コンピュ
ータ・システムの性能向上をもたらした。加えて、近年
のパーソナル・コンピュータが接続及びマルチメディア
指向システム(connected and multimedia oriented sys
tem)の色合いを強めるに連れて、ユニバーサル・シリア
ル・バス及びファイアウエア(Firewire)としても知られ
ているＩ．Ｅ．Ｅ．Ｅ．１３９４（電気電子学会）のよ
うな新たなシリアル通信バスが開発されている。しかし
ながら、これらの投入は、その度毎に、プロセッサに対
するデータの管理及び移動の要求を増々増大させること
になる。今日のオペレーティング・システムは、真のマ
ルチタスク・オペレーティング・システムであり、所与
のタイム・スライス間で多数のタスクのバランスを保つ
役割を担っている。プロセッサに対して入出力動作を処
理する要求が増大するに連れて、各タスクに適当なプロ
セッサ時間量を与えるようにタスクのバランスを適正に
保つことが一層難しくなる。更に、割り込みが問題を複
雑にする。何故なら、割り込みは予測不可能であり、通
常素早くそれに対応しなければならないからである。

【０００３】

【発明が解決しようとする課題】過去において、ある種
の処理をコプロセッサに割り振る(load off)ことによっ
て、プロセッサの負荷配分(loading)の問題を解決しよ
うとする試みがなされている。算術演算用コプロセッサ
(math co-processor)又はダイレクト・メモリ・アクセ
ス・コントローラ（ＤＭＡ）が、よく知られている例で
ある。しかしながら、算術演算用コプロセッサは、企業
に固有のインターフェース及び命令によってプロセッサ
に強く結び付けられているので、汎用の入出力への応用
には適していない。ＤＭＡは、一旦そのコンフィギュレ
ーションが設定されたならば、データの移動には好適で
あるが、各データ・ブロック毎にコンフィギュレーショ
ンを必要とする。したがって、ＤＭＡコントローラは、
単一のデータ・ブロックを超えて独立して機能すること
ができない（そのコンフィギュレーションをデマンド・
モード用に設定するのでない場合）。更に、ＤＭＡコン
トローラは、ハードウエアのレベルで機能する。ＤＭＡ
コントローラは、処理(service)対照のデータ型又はデ
バイス型についての理解(comprehension)を有していな
い。したがって、プロセッサが常に関与している。過去
において、ＤＭＡコントローラは、データをあるアドレ
スから他のアドレスに移動させるには格段に効率的であ
ったが、しかしながら、今日のプロセッサはそれよりも
はるかに効率的であるので、そのリード／ライト・サイ
クル・タイムはＤＭＡコントローラのそれに近づきつつ
ある。したがって、ＤＭＡコントローラの利点は、時と
ともに減少している。更に、高性能ＤＭＡコントローラ
によって与えられるいずれの価値(gain)も、典型的に、
次世代プロセッサによって相殺されてしまっている。他
にも、インテリジェント入出力（Ｉ₂Ｏ）処理を開発す
る試みがなされたが、これらは、Intel i960RPプロセッ
サのような埋め込み型プロセッサを対象としたものであ
った。これらの解決策はプロセッサの独立を達成する
が、それを行なうためのコストは非常に高い。したがっ
て、インテリジェント入出力処理に対する安価な解決策
が必要とされている。

【０００４】

【課題を解決するための手段】本発明は、ホスト・プロ
セッサ、メモリ、及び１つ以上の入出力（Ｉ／Ｏ）デバ
イスを含む。ホスト・プロセッサはパケットを発生し、
Ｉ／Ｏデバイスが後に使用するために、これらをメモリ
に提出する(submit)。パケットは、アドレス及びその他
の情報を収容するためのヘッダ部分と、データ又はメッ
セージを搬送するためのペイロード部分とを含む。パケ
ットは、リスト内において互いにリンクされ、パケット
・プールを形成する。パケット・ヘッダは、物理アドレ
ス・フィールド、次パケット物理アドレス・フィール
ド、仮想アドレス・フィールド、及び次パケット仮想ア
ドレス・フィールドを含む。したがって、一旦パケット
が読み込まれたなら、パケットの仮想及び物理アドレ
ス、ならびに次のパケットの仮想及び物理アドレスは知
られることになる。第１パケットが、次のパケットの物
理アドレス及び仮想アドレスを収容し、リンク・リスト
(linked list)を形成する。一旦リンクが確立されたな
ら、仮想アドレス上又は物理アドレス上のいずれかにお
いて、それ以上のアドレス変換を必要とすることなく、
パケット・プールを処理することができる。仮想及び物
理アドレス・フィールドは、ヘッダの予め規定された位
置にあるので、インデックス機能(indexing)を用いて必
要なアドレスを読み出すことができる。

【０００５】パケットの移動を容易に行なうために、分
散型バースト・エンジン（ＤＢＥ：distributed burst
engine）を開示する。これは、１つ以上の入出力（Ｉ／
Ｏ）デバイスと主メモリとを結合するものである。分散
型バースト・エンジンは、単一のＩ／Ｏデバイスのバス
・インターフェース、ブリッジ・デバイス、又はメモリ
・コントローラのいずれにも位置することができる汎用
性のある構成物であり、これによって多数のＩ／Ｏデバ
イスに結合する。分散型バースト・エンジン・アーキテ
クチャは、キュー・スキームを定義し、プロセッサにパ
ケットの物理アドレスをデバイス・レジスタに書き込ま
せることなく、プロセッサが連続的にパケットをＩ／Ｏ
デバイスに整列(キュー：queue)することを可能にす
る。パケットが互いにリンクされているので、ＤＢＥは
常に、次のパケットがどこで得られるかについて知って
いる。これにより、ＤＢＥがプロセッサの介入を受けず
に、メモリからのデータをバーストすることを可能にす
る。

【０００６】ＤＢＥは、フロント・エンドとバック・エ
ンドとの間に、パケットを保持するための３つのデータ
・バッファ、即ち、先入れ先出しメモリ（ＦＩＦＯ）を
含む。それらは、要求バッファ、ポステッド・バッファ
(posted buffer)、及び完了バッファである。ＤＢＥの
フロント・エンドは、全体的に、メモリからパケットを
引き出し、要求バッファ及びポステッド・バッファを満
杯に保持しつつ、パケットをメモリに押し出して、完了
バッファを空の状態に保つ役割を担っている。ＤＢＥの
バック・エンドは、１つ以上のＩ／Ｏデバイスと双方向
処理を行い、パケットからのコマンド、制御、アドレ
ス、及びデータ情報をＩ／Ｏデバイスに提示する。リン
ク・リストにおける加入及び削除に対するパケットの移
動を容易に行なうために、ＤＢＥ及びプロセッサによっ
て、ヘッド・レジスタ及びテール・レジスタが保持され
ている。また、ＤＢＥは、新たな要求パケットが要求キ
ューにリンクされたというような、イベントが発生した
ことの指示をプロセッサから受け取るためのドアベル・
レジスタ(doorbell register)も含む。例えば、プロセ
ッサが要求パケットを要求キューに整列した後、プロセ
ッサは要求ドアベルを鳴らす。パケットはリンクされて
おり、ＤＢＥは次のパケットの位置を保持しているの
で、ＤＢＥは、これに応答して、単にメモリからパケッ
トを引き出し、それをＩ／Ｏデバイスに提示する。コマ
ンド又はデータは、パケット内に収容されている。

【０００７】単一のＩ／Ｏデバイスが多数の機能を提供
することができるので、多数の要求チャネルが利用可能
となり、各要求チャネル毎に、要求バッファ、要求ドア
ベル、ならびに対応するヘッド・レジスタ及びテール・
レジスタを有する。パケットは、当該パケットに関する
情報を搬送するためのヘッダを含む。パケットは、非同
期、割り込み又はポール・パケット(polled packet)と
して指定することができる。非同期パケットは、当該パ
ケットが完了したことの通知を必要としない要求に有用
である。割り込みパケットは、完了の通知を必要とする
要求パケットに有用である。非請求（unsolicited）パ
ケットも、割り込みパケットとして指定される。割り込
みパケットが完了した場合、ＤＢＥによってプロセッサ
に割り込みを発生する。ポール・パケットは、完了の通
知を必要とするが、ハードウエア割り込みの形態ではな
い通知でよい要求に有用である。この形式のパケット
は、ハードウエアの割り込みに伴うオーバーヘッドを回
避するのに役立つ。パケット・ヘッダ内に、ポール・パ
ケットが完了したか否かを示すビットが１つある。した
がって、プロセッサは、連続的にこのアドレス上で読み
出し即ち「スピン(spin)」を行い、通知を受け取らなけ
ればならない。プロセッサがパケットをポールしている
間メモリ・バス帯域を占領することを防止するために、
パケット・ヘッダは、都合よくプロセッサのキャッシュ
ライン内に位置するように設計されている。したがっ
て、プロセッサは、ＤＢＥが前述のビットを変化させた
ときに、キャッシュ・ミスが発生するまで、そのキャッ
シュ上でポールする。

【０００８】

【発明の実施の形態】図１は、本発明の好適な実施形態
によるコンピュータ・システムＣを示している。コンピ
ュータ・システムＣは、インテル社のペンティウム・プ
ロ・プロセッサ(Intel Pentium Pro processor)等のよ
うな、１つ以上のプロセッサ１００を含む。１つのプロ
セッサ１００のみを示すが、本発明は単一プロセッサ・
コンピュータに限定される訳ではない。プロセッサ１０
０は、ホスト・バス１０２に結合されている。ホスト・
バス１０２には、メモリ・サブシステム１０４、及びIn
tel 82454KX等のような、ホスト−ＰＣＩ間のブリッジ
・デバイス１０６が結合されている。ホスト−ＰＣＩブ
リッジ・デバイスは、プロセッサ・サイクルをＰＣＩサ
イクルに、及びその逆に変換し、ＰＣＩバス１１４に接
続する。メモリ・サブシステム１０４は、それ自体、 I
ntel 82453KX等のようなメモリ・コントローラ１０８、
Intel 82452KX等のようなメモリ・データ・パス・デバ
イス、及び主メモリ・アレイ１１２からなる。メモリ・
コントローラ１０８は、主メモリ１１２にアドレス信号
及び制御信号を供給する。主メモリ１１２は、複数のダ
イナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）
デバイス（具体的には示さない）で構成されている。メ
モリ・データ・パス・デバイス１１０は、メモリ・コン
トローラ１０８と共に動作し、ホスト・バス１０２のデ
ータ部分と複数のＤＲＡＭとの間のバッファ動作(buffe
ring)を行なう。勿論、他の公知の様々なメモリ・サブ
システムを利用することも可能である。あまりよく知ら
れていないが、この中で考えられる代わりのメモリ・シ
ステムの１つが、Mark W. Welker（マークＷ．ウェルカ
ー）, Tomas J. Bonol a（トマスＪ．ボノーラ）及びMi
chael P. Moriarty（マイケルＰ．モリアティ）の"MULT
IMEDIA COMPUTER ARCHITECTURE'"（マルチメディア・コ
ンピュータ・アーキテクチャ）と題し、本願と同時に出
願された米国特許出願第 号に開示されてい
る。その内容は、この言及により本願にも含まれるもの
とする。

【０００９】また、ＰＣＩバス１１４には、ＰＣＩ／Ｉ
ＳＡ（業界標準アーキテクチャ）ブリッジ１１６、小型
コンピュータ・システム・インターフェース（ＳＣＳ
Ｉ）コントローラ１２０のような１つ以上のＰＣＩバス
・マスタ１１８、及びネットワーク・インターフェース
・コントローラ１２８も接続されている。更に、ＰＣＩ
バス１１４には、ビデオ・システム１２２及び１つ以上
のＰＣＩスロット１２４が接続されている。ＰＣＩ／Ｉ
ＳＡブリッジ１１６は、ＰＣＩサイクルをＩＳＡバス・
サイクルに、及びその逆に変換し、ＩＳＡバス１２６に
接続する。また、ＰＣＩ／ＩＳＡブリッジ１１６は、強
化したダイレクト・メモリ・アクセス（ＤＭＡ）コント
ローラ、割り込みコントローラ、タイマ／カウンタ、及
びノンマスカブル割り込みロジック(non-maskable inte
rrupt logic)ならびに種々の周辺デバイス用デコード・
ロジックを統合する。ＳＣＳＩコントローラ１２０は、
ハード・ディスク１４４、テープ・ドライブ、及びＣＤ
−ＲＯＭのようなＳＣＳＩ周辺機器に接続可能である。
ビデオ・システム１２２は、ビデオ・コントローラ、フ
レーム・バッファ、及びモニタ１３０に接続するための
種々のロジックを含む。ネットワーク・インターフェー
ス・コントローラ１２８は、イーサネット・ネットワー
クに接続するための種々のインターフェース回路、又は
代わりにトークン・リング・ネットワークを含む。ＳＣ
ＳＩコントローラ１２０及びネットワーク・コントロー
ラ１２８は、バス・マスタの多くの例の内の２つに過ぎ
ず、これらを総称してＰＣＩバス・マスタ１１８と呼ぶ
ことにする。尚、ここに開示する原理は、ＰＣＩバス１
１４以外にも、ＩＳＡ又はＥＩＳＡのようなバス・マス
タリング(bus mastering)に対応するその他のバスにも
適用可能である。ＩＳＡバス１２６は、更に、マルチＩ
／Ｏデバイス１３２、リード・オンリ・メモリ（ＲＯ
Ｍ）１３４、及びキーボード・コントローラ１３６にも
接続する。マルチＩ／Ｏデバイスは、フロッピ・ディス
ク・ドライブ１３８に接続するためのフロッピ・ディス
ク・コントローラを含む。また、マルチＩ／Ｏデバイス
内には、多数のシリアル・ポート回路及びパラレル・ポ
ート回路が収容されている。ＲＯＭは、電力投入時にハ
ードウエアを起動するための低レベル・コードを与え
る。キーボード・コントローラは、キーボード１４０及
びマウス１４２との通信を扱う。

【００１０】システム・アーキテクチャ 次に、図２のＡのブロック図を参照する。本発明で特に
興味深いのは、プロセッサ１００がＰＣＩバス・マスタ
１１８と、及びその逆方向に、通信する方法である。各
ＰＣＩバス・マスタ１１８毎に、主メモリ１１２におい
て初期化時に、請求パケット・プール(solicited packe
t pool)２００及び非請求パケット・プール(unsolicite
d packet pool)２０２が形成される。パケット・プール
を収容するメモリ１１２のエリアは、プロセッサ１００
とＰＣＩバス・マスタ１１８との間で共有される。請求
パケット・プール２００は、１つ以上のパケット２５０
を収容し、これらは、プロセッサ１００によって、目標
のＰＣＩバス・マスタ１１８へ／からのデータを請求す
る際に用いられる。非請求パケット・プール２０２は、
２つ以上のパケット２５０を収容し、これらは、ＰＣＩ
バス・マスタ１１８によって、非請求データ(unsolicit
ed data)をプロセッサ１００に伝達する際に用いられ
る。非請求データとは、マウス１４２又はネットワーク
・コントローラ１２８によって受け取られたデータのよ
うに、ＰＣＩバス・マスタ１１８によって、非同期デー
タ源から自発的に受け取られたデータのことである。パ
ケット・プールを構成するパケット２５０は、初期化時
にリンクされ、リストを形成する。各リストは、ヘッド
ＨポインタとテールＴポインタとを有し、これらに他の
パケット２５０をリンクすることができる。請求パケッ
ト・プール２００内に位置するパケット２５０は、好ま
しくは同一の長さで、共に仮想アドレスによってリンク
されている。非請求パケット・プール２０２内に位置す
るパケット２５０は、好ましくは同一の長さで、共に物
理アドレスによってリンクされている。

【００１１】メモリ１１２とＰＣＩバス・マスタ１１８
との間のパケットの移動を容易に行なうために、各ＰＣ
Ｉバス・マスタ１１８は、分散型バースト・エンジン
（ＤＢＥ）２０６を含むことが好ましい。ＤＢＥ２０６
は、本質的に、Ｉ／Ｏデバイス２０８のためのインテリ
ジェント・ダイレクト・メモリ・アクセス（ＤＭＡ）コ
ントローラである。ＤＢＥの機能は、プロセッサ１００
からの介入なく、パケット２５０を読み出し、送ること
である。Ｉ／Ｏデバイス２０８は、本質的に、ＳＣＳＩ
コントローラのように、ＤＢＥ２０６と通信するように
構成された従来からのＩ／Ｏコントローラである。各Ｄ
ＢＥ２０６は、１つ以上のドアベル・レジスタ(doorbel
l r egister)２０４を含む。ドアベル２０４は、プロセ
ッサ１００が「鳴らして(ring)」、メモリ１１２におい
て１つ以上のパケット２５０の準備が完了しており、使
用可能であることを、目標Ｉ／Ｏデバイス２０８に通知
する。その後、Ｉ／Ｏデバイス２０８は、ＤＢＥ２０６
を介して、パケットをメモリ１１２から引き出し、即
ち、読み出し、パケット２５０の内容に応じてそれらを
処理する。

【００１２】Ｉ／Ｏデバイス２０８が外部ソースからデ
ータを受け取った場合、ＤＢＥ２０６によって非請求パ
ケットが準備され、メモリ１１２内に格納される。ＤＢ
Ｅ２０６が未請求データ・パケットをメモリ１１２内に
格納した後、プロセッサ１００に割り込みをかけ、パケ
ットが処理可能であることをプロセッサ１００に通知す
る。１つ以上の論理通信チャネル２１４が、プロセッサ
１００とＩ／Ｏデバイス２０８との間に存在する可能性
がある。例えば、Ｉ／Ｏデバイス２０８は、入来データ
専用に１つのチャネル２１４、出立データに別のチャネ
ル２１４、ならびにコマンド及び制御のために第３のチ
ャネル２１４を有することができる。したがって、プロ
セッサ１００とＰＣＩバス・マスタ１１８との間の直接
通信は、このコマンド・パケット・アーキテクチャによ
って減少即ち制限される。このプロセッサ１００及びＰ
ＣＩバス・マスタ１１８間の、コマンド・パケット・ア
ーキテクチャによる切り離しの結果、多数の利点が得ら
れる。その利点の中には、ハードウエア割り込みの減
少、グラフィックスやオーディオのようなプロセッサ１
００の集約的アプリケーション(intensive applicatio
n)に対する処理能力向上、及びプロセッサ１００の目標
Ｉ／Ｏデバイス２０８から読み出し不要が含まれる。

【００１３】次に図２のＢを参照すると、本発明のデバ
イス・ドライバがどのようにしてメモリ１１２と通信す
るかについて示されている。従来技術では、プロセッサ
１００は、デバイス・ドライバを介してＩ／Ｏデバイス
と直接通信し、デバイス・ドライバが、Ｉ／Ｏデバイス
上のメモリ・マップＩ／Ｏレジスタ(memory mapped I/O
register)のコンフィギュレーション（環境設定）を行
い、Ｉ／Ｏデバイスに処理を行なわせていた。その処理
が完了した後、Ｉ／Ｏデバイスはプロセッサ１００に割
り込みをかけ、一方プロセッサ１００は、割り込み源に
関して、Ｉ／Ｏデバイス上のステータス・レジスタをプ
ロセッサ１００にチェックさせる。本発明の好適な実施
形態によれば、要求は、ホスト・ソフトウエア・アプリ
ケーション２２０から、Windows NTのようなオペレーテ
ィング・システム（ＯＳ）２２２に発生する。ＯＳ２２
２は、全体として、ある実行サービス２２４、マイクロ
カーネル２２６，ハードウエア抽象レイヤ（ＨＡＬ: ha
rdware abstractionlayer）２２８、及び１つ以上のデ
バイス・ドライバ２３０を有するＩ／Ｏシステムを含む
カーネルで構成されている。デバイス・ドライバ２３０
は、メモリ１１２やＰＣＩバス・マスタ１１８のような
ハードウエアＣと直接通信することを許可されている。
各ＰＣＩバス・マスタ１１８毎に、少なくとも１つのデ
バイス・ドライバ２３０があることは理解されよう。Ｄ
ＢＥデバイス２０６に対するデバイス・ドライバ２３０
は、いずれかのプロセッサ１００の特権レベル（インテ
ル社のプロセッサ上における「リング」レベル）で実行
するためには不要である。ドライバ２３０は、カーネル
・モード又はユーザ・モードで実行することができる。

【００１４】デバイス・ドライバ２３０とは、ここで
は、Windows, Windows NT, OS/2等のようなオペレーテ
ィング・システムに関係する技術分野では公知のデバイ
ス・ドライバのクラスを意味する。しかしながら、本発
明にしたがって記載されるデバイス・ドライバ２３０
は、当技術分野では新規なものであることは理解されよ
う。ここの開示は、本発明にしたがってデバイス・ドラ
イバを開発するための十分な手引きを当業者に提供す
る。デバイス・ドライバ２３０は、ＤＢＥデバイス２０
６及びホスト・ソフトウエア２２０との双方向処理に関
して、６つの主要な機能を有するものと見ることができ
る。これらの機能は、初期化／初期化解除(initializat
ion/deinitialization)、パケット提出(packet submiss
ion)、パケット完了(packet completion)、同期ダイレ
クト・アクセス、パケット取り消し、パケット・プール
の増減である。ドライバ２３０は、システムの初期化中
に、ＤＢＥデバイス２０６及びＩ／Ｏデバイス２０８を
初期化しなければならない。一旦ＤＢＥデバイス２０６
及びＩ／Ｏデバイス２０８が初期化され、要求を受け入
れ可能となったなら、ドライバ２３０は、デバイス要求
を開始することができ、ＤＢＥデバイス２０６はデータ
転送を開始することができる。次いで、デバイス・ドラ
イバ２３０は、パケットに対して適切な完了シーケンス
を実行することができる。これらの詳細については、以
下で論ずる。尚、デバイス・ドライバ２３０はプロセッ
サ１００上で実行することが好ましいので、オペレーテ
ィング・システム２２２によって実行されるパケット処
理に言及する場合、用語は相互交換可能に用いることが
できることを注記しておく。加えて、「ホスト」という
用語は、ときとして、プロセッサ１００、ホスト・ソフ
トウエア２２０、及びデバイス・ドライバ２３０全体に
論理的に言及するために用いることもある。このような
場合、番号指定はプロセッサ１００と同一とする。即
ち、ホスト１００とする。

【００１５】パケット ＤＢＥ２０６の更なる詳細に進む前に、パケット２５０
について更に詳しく理解する必要がある。ここで図３を
参照すると、好適な実施形態によるパケット２５０が示
されている。パケット２５０は、２つの主要部分、即
ち、３２バイトのヘッダ２５２及び可変サイズのペイロ
ード２５４からなる。各パケットは、６４バイトの境
界、即ち、Pentiumのキャッシュラインに整合されてい
る。このようにすれば、最初のキャッシュラインがヘッ
ダ２５２を収容し、後続のキャッシュラインはペイロー
ド２５４を収容することができる。ペイロード２５４
は、デバイスに特定のデータを保持し、４バイト刻みで
４〜２５６バイトの範囲を取ることができる。ヘッダ２
５２は、８つの３２ビット・フィールドで構成され、ソ
フトウエア・コンテクスト(SwContext)フィールド２５
６、チャネル・フィールド２５８、仮想アドレス・リン
ク(VaL ink)フィールド２６０、物理アドレス(Pa)フィ
ールド２６２、ハードウエア・コンテクスト(HwContex
t)フィールド２６４、物理アドレス・リンクDword (PaL
inkDwords)フィールド２６６、物理アドレス・リンク(P
aLink)フィールド２６８、及び仮想アドレス(Va)フィー
ルド２７０を含む。リンク・フィールドは、パケットの
リンク・リスト形成を可能にする。

【００１６】SwContextフィールド２５６は、ホスト・
ソフトウエア２２０が、適切と見なすいずれかの方法で
使用するために予約されている３２ビット・フィールド
である。ソフトウエアは、このフィールドを用いて、こ
のパケット２５０に関連するＯＳに特定の情報を埋め込
むことができる。その一例をあげるとすれば、パケット
２５０内のＩ／Ｏ要求と関連するＩ／Ｏ要求パケット
（ＩＲＰ）の仮想アドレスを置くことであろう。これに
よって、デバイス・ドライバ２３０は、Ｉ／Ｏ完了の間
に、Ｉ／Ｏ要求パケットを直接復元することができ、未
決要求のリストを管理する必要がなくなる。チャネル・
フィールド２５８は、パケットが関連した最後のチャネ
ル２１４の番号を収容する３２ビット・フィールドであ
る。チャネル２１４は、論理通信リンクである。各Ｉ／
Ｏデバイス２０８は、２つ以上のチャネル２１４を有す
る場合がある。一方、１つ以上のＩ／Ｏデバイスに対応
するＤＢＥ２０６は、２つ以上のチャネル２１４を有す
る場合がある。例えば、１つのチャネル２１４をデータ
転送のために割り当て、他方のチャネル２１４をコマン
ド及びステータスのために割り当てる場合もある。この
フィールドは、非請求パケット・プール２０２内のパケ
ットに対しては、「０」を収容する。

【００１７】Vaフィールド２７０、VaLin kフィールド
２６０、Paフィールド２６２、及びPaLinkフィールド２
６８は、パケット・ヘッダ２５２内に収容され、物理メ
モリ及び仮想メモリ間の多数のアドレス変換を不要とす
る。物理メモリはメモリ１１２である。Pentium及び同
等のプロセッサ１００は、物理メモリ１１２を効率的に
使用するために、ハードウエア・メモリ管理機構を採用
している。典型的に、プロセッサ１００上で実行するプ
ログラムは直接物理メモリ１１２にアドレス指定するの
ではなく、代わりに、仮想アドレスを用いてメモリ１１
２にアクセスする。各パケット２５０内に仮想アドレス
・フィールド及び物理アドレス・フィールドの双方を備
えることにより、パケット２５０を初期化するときに、
変換を１回だけ行えば済むようになる。このように、デ
バイス・ドライバは仮想アドレスを用いて動作すること
ができ、一方ＤＢＥ２０６は物理アドレスを用いて動作
することができ、各々同じパケット２５０を用いて通信
する。

【００１８】Vaフィールド２７０は、以下のフィールド
で構成された３２ビット・フィールドである。

【表１】

【００１９】VaLinkフィールドは、リスト内の次のパケ
ットの仮想アドレスを収容する３２ビット・フィールド
である。このフィールドは、リンクされているパケット
がない場合、ヌルとなる。このフィールドは、ＤＢＥデ
バイス２０６が完了したときに、空きパケットを再び請
求パケット・プール２００にリンクする際にＤＢＥデバ
イス２０６によって用いられる。空きパケット(free pa
cket)とは、既に完了し、現在は再び「自由に」使用で
きるパケットのことである。ＤＢＥ２０６デバイスは必
ずしも仮想アドレス処理を理解している訳ではないが、
単純にパケット２５０内に収容されている仮想アドレス
のリード及びライトを行うことによって、仮想アドレス
を用いてパケット２５０をリンクすることができる。Pa
フィールド２６２は、パケット２５０の物理アドレスを
収容する３２ビット・フィールドである。これは、ＤＢ
Ｅデバイス２０６が見て使用するアドレスである。PaLi
nkフィールド２６８は、リスト内の次のパケット２５０
の物理アドレスを収容する３２ビット・フィールドであ
る。HwContextフィールド２６４は、ＤＢＥデバイス２
０６が適切とみなすいずれかの方法で、その特定の実装
によって用いるために予約されている３２ビット・フィ
ールドである。例えば、これを用いて、キャッシュされ
ていないメモリ範囲へのアドレスを埋め込むことによ
り、ペイロード２５４なしでパケット２５０を作成する
ことが可能となる。PaLinkDwordsフィールド２６２は、
次のパケットのペイロード２５４のサイズを収容する３
２ビット・フィールドである。そのサイズは、連続する
４バイトのチャンク(chunk)の数として表現することが
好ましい。

【００２０】このように、パケット構造及びプロトコル
が定義され、これによって、デバイス・ドライバ２３０
は、Ｉ／Ｏデバイス２０８とパケットを通信することが
可能となる。デバイスの初期化時に、プロセッサ１００
は、Ｉ／Ｏデバイス２０８に対して、特定数のパケット
を形成する。次に、デバイス・ドライバ２３０は、Ｉ／
Ｏデバイス２０８と通信する際、メモリ１１２に格納さ
れているパケット２５０にコマンド及びデータを書き込
み、パケット２５０を処理する準備ができていることを
ＤＢＥ２０６に通知する。ＤＢＥ２０６は、メモリ１１
２からパケット２５０を読み出し、それを解析してドラ
イバ２３０が要求した処理を判定する。どのようにパケ
ット２５０をＤＢＥ２０６に発行したかに応じて、ＤＢ
Ｅデバイスがどのように処理を完了し、ドライバ２３０
のためにパケット２５０をメモリ１１２に戻すのかが決
定される。パケット２５０は、Vaフィールド２７０に示
される３つの方法、即ち、非同期、ポール、又は割り込
みの内の１つで提出することができる。デバイス・ドラ
イバ２３０は、完了通知を必要としない又は望まない場
合に、非同期パケットを提出する。グラフィックス・コ
ントローラ１２２のビット・ブリット（ＢＬＴ：bit-bl
it)処理が、その一例である。

【００２１】デバイス・ドライバ２３０は、完了通知を
必要とする場合、Ｉ／Ｏデバイス１１８によってアサー
トされたハードウエア割り込みによって、割り込みパケ
ットを提出する。デバイス・ドライバ２３０は、ホスト
・ソフトウエア２２０がポーリングを要求するような状
況に対して、ポール・パケットを提出する。場合によっ
て、ポール・パケットの方が効率的な手段完了通知(mea
ns completion notification)となることもある。例え
ば、ＳＣＳＩコントローラ１２０に対する典型的な要求
は、「セクタ・リード」及び「セクタ・ライト」動作で
ある。従来技術のオペレーティング・システムは、その
殆どが、デバイス・ドライバに要求を完了するのを「待
つ」ように要求するセクタ・データのリード及びライト
を行うためのコール側アプリケーションの目標バッファ
を表す、物理ページのリストを備えている。要求の完了
を示すディスク・デバイスによる通知の際に、ドライバ
は、コール側のアプリケーションの目標バッファのため
に、メモリを解放することができる。目標デバイスに基
づいて、ドライバにとっては、ハードウエア割り込みの
結果としてコンテクストの切り替えを誘発するよりはむ
しろ、特定の処理上で「ポール」することによって、完
了通知を「待つ」方が一層効率的な場合がある。したが
って、本発明は、デバイス・ドライバ２３０が、ＤＢＥ
デバイス２０６に要求を提出し、Ｉ／Ｏデバイス２０８
がその要求を終了するまで、パケット２５０上でポール
するための方法を提供する。

【００２２】パケット・キュー 初期化時に、デバイス・ドライバ２３０は、請求パケッ
ト・プール２００及び非請求パケット・プール２０２を
形成する。図４には、これらのパケットのリンク・リス
トの形成に関して更に詳細に示されている。デバイス・
ドライバ２３０及びメモリ１１２間ならびにＤＢＥデバ
イス２０６及びメモリ１１２間双方におけるパケットの
フローを管理するために、４つのキュー２７２〜２７８
が形成される。即ち、フリー・キュー（ＦＱ: free que
ue）２７２、要求キュー（ＲＱ:request queue）２７
４、完了キュー（ＣＱ: completion queue）２７６、及
びポステッド・キュー（ＰＱ: posted queue）２７８で
ある。フリー・キュー２７２は、請求パケット・プール
２００と同一であり、ポステッド・キュー２７８は非請
求パケット・プール２０２と同一である。これら４つの
キュー２７２〜２７８の各々は、ヘッドＨポインタ及び
テールＴポインタを有する。デバイス・ドライバ２３０
は、フリー・キュー２７２のヘッドＨ及び残りの３つの
キュー２７４〜２７８のテールＴを保持する。ＤＢＥデ
バイス２０６は、フリー・キュー２７２のテールＴ及び
残りの３つのキュー２７４〜２７８のヘッドＨを保持す
る。

【００２３】フリー・キュー２７２は、デバイス・ドラ
イバ２３０がＤＢＥデバイス２０６との通信に使用する
際に利用可能なパケット２５０を収容する。ホスト・ソ
フトウエア２２０から要求が請求されると、デバイス・
ドライバ２３０は、フリー・キュー２７２のヘッドＨか
らパケット２５０のリンクを解除し、パケットのペイロ
ード２５４を満たし、パケット２５０を要求キュー２７
２のテールＴにリンクする。パケット２５０は、非同期
的（Ａ）、ポール（Ｐ）又は割り込み（Ｉ）のいずれか
によって提出することができる。ＤＢＥデバイス２０６
は、請求された要求を処理する際に、パケット２５０の
リンクを要求キュー２７４から解除し、ペイロード２５
４をＩ／Ｏデバイス２０８に受け渡し、それらの提出方
法にしたがってパケット２５０を完了する。更に具体的
には、非同期パケットＡの完了は、デバイス・ドライバ
２３０に通知せずに行い、フリー・キュー２７２のテー
ルＴで完了する。ポール・パケットＰは、デバイス・ド
ライバ２３０によって、フリー・キュー２７２のヘッド
Ｈに戻され、割り込みパケットＩの完了は、完了キュー
２７６を通じて行う。

【００２４】割り込みパケットについては、ＤＢＥデバ
イス２０６が割り込みパケットＩを完了キューのヘッド
Ｈにリンクした後、ハードウエア割り込みを発生すれば
よい。完了キュー２７６が空の場合、パケット２５０を
リンクするときに割り込みを発生する。完了キュー２７
６が空でない場合、続いてリンクされるパケットは割り
込みを発生しない。デバイス・ドライバ２３０は、完了
キュー２７６からのパケット２５０のリンクを解除し、
ペイロード２５４を除去し、Vaフィールド２７０のビッ
ト０に基づいて、パケットをフリー・キュー２７２又は
ポステッド・キュー２７８のいずれかに戻す。ポステッ
ド・キュー２７８は、非請求要求のためにパケット２５
０を保持する。非請求要求が発生した場合、ＤＢＥデバ
イス２０６は、ポステッド・キュー２７８からのパケッ
ト２５０のリンクを解除し、ペイロード２５４をデータ
で満たし、パケット２５０を完了キュー２７６にリンク
する。パケットのリストが未だ完了キュー２７６上にな
い場合、ハードウエア割り込みを発生する。

【００２５】ＤＢＥに対するソフトウエア・インターフ
ェース ＤＢＥデバイス２０６は、ＤＢＥデバイス・オブジェク
ト２７２（図２のＡ）を通じて、デバイス・ドライバ２
３０に対して抽象化される。ＤＢＥデバイス・オブジェ
クト２７２は、関連するデータ構造、及びドライバ２３
０とＤＢＥデバイス２０６との間でパケット・プロトコ
ルを管理するために必要なリソースを収容する。ＤＢＥ
デバイス・オブジェクト２７２は、メモリ１１２に格納
され、ＤＢＥデバイス・ドライバ２３０によって管理さ
れる。ＤＢＥデバイス・オブジェクト２７２は、コンピ
ュータ・システムＣ内の特定のＤＢＥデバイス２０６に
対応する。ＤＢＥデバイス２０６は、このデータ構造の
概念を有していない。オブジェクト２７２は、目標ＤＢ
Ｅデバイス２０６のリソースを管理するために、デバイ
ス・ドライバ２３０のみによって作成され使用される。
ＤＢＥデバイス・オブジェクトのメモリ・フォーマット
を変更しても、新たなファンクショナリティがデバイス
によって要求されなければ、デバイスには影響を与えな
い。ＤＢＥオブジェクト２７２をPentiumのキャッシュ
・ラインの境界と整合させ、頻繁に参照される隣接する
データ項目上でキャッシュ・ラインが満杯になる回数を
減少させる。ＤＢＥデバイス・オブジェクト２７２は、
表２に示したデータ構造からなる。

【００２６】

【表２】

【００２７】ＤＢＥデバイス・インターフェース 次にＤＢＥデバイス２０６に言及するために、図５に注
意を向けると、ＤＢＥデバイス２０６のレジスタ・イン
ターフェースが示されている。ＤＢＥデバイス２０６
は、１組のメモリ・マップＩ／Ｏレジスタ２８０〜２９
２を含み、ＤＢＥプロトコルに便宜を図っている。ＤＢ
Ｅドライバ２０６に対応するデバイス・ドライバ２３０
は、システムの初期化中に、コンフィギュレーション情
報をレジスタ２８０〜２９２に書き込む。レジスタ２８
０〜２９２は、プロセッサ１００（デバイス・ドライ
バ）及びＤＢＥデバイス２０６双方にアクセス可能であ
る。これらのレジスタは、イベント・イネーブル・レジ
スタ(EN_REG)２８０、イベント・ディスエーブル・レジ
スタ(D I_REG)２８２、フリー・キュー・テール・レジ
スタ(FQ_REG)２８４、完了キュー・ヘッド・レジスタ(C
Q_REG)２８６、ポステッド・バッファ・キュー・ヘッド
・レジスタ(PQ_REG)２８８、及び１つ以上の要求キュー
・ヘッド・レジスタ(RQ_n_REG) ２９０を含む。イベント
・イネーブル・レジスタ(EN_REG)２８０は、実装に特定
の情報を収容するための３２ビット・レジスタである。
ビット３１：２は、カスタム化(customization)のため
に使用可能である。ビット１：０については、以下で定
義する。このレジスタは、３２ビット、リード／ライ
ト、ビット・マップ、及びメモリ・マップＩ／Ｏレジス
タであることの属性を有する。ビットの定義は以下の通
りである。

【００２８】

【表３】

【００２９】イベント・ディスエーブル・レジスタ(DI_
REG)２８２は、デバイス・ドライバ２３０が、EN_REG２
８０によってイネーブルされたイベントをディスエーブ
ルする際に用いられる。EN_REG２８０及びDI_REG２８２
レジスタは、同一レジスタに対するセット／クリア動作
に対して、個々のビット位置を自動的に反映させる(aff
ect)ために通常必要なリード／修正／ライト動作を不要
とするために実装する。このレジスタは、３２ビット、
リード／ライト、ビット・マップ及びメモリ・マップＩ
／Ｏレジスタであることの属性を有する。ビット定義は
以下の通りである。

【表４】

【００３０】フリー・キュー・テール・レジスタ(FQ_RE
G)２８４は、請求パケット・プール２００上の最後のパ
ケット２５０、即ち、テール・パケットＴの物理アドレ
スを格納するための３２ビット・レジスタである。この
レジスタは、システムの初期化中に、デバイス・ドライ
バ２３０によって初期化される。その後、このレジスタ
は、ＤＢＥデバイス２０６によって維持される。この手
順を実装するために、ＤＢＥデバイス２０６は、ＤＢＥ
デバイス２０６がRESETモードにある場合(EN_REG[0]="
1")、このレジスタのビット[31:5]へのプロセッサ１０
０のライトをラッチする。ＤＢＥデバイス２０６は、物
理アドレスのビット[4:0]が"0"を含むことを想定する。
ＤＢＥデバイス２０６は、デバイス・ドライバ２３０に
通知を返送することなく、請求パケット・プール２００
のテールＴへの非同期パケット（以下で論ずる）を完了
する。デバイス・ドライバ２３０は、ＤＢＥデバイス２
０６が、完了した非同期パケット２５０にリンクするた
めの場所を有するために、請求パケット・プール２００
上に少なくとも１つのフリー・パケット２５０を保持し
なければならない。このレジスタは、３２ビット、リー
ド／ライト、ビット・マップ及びメモリ・マップＩ／Ｏ
レジスタであることの属性を有する。ビット定義は以下
の通りである。

【表５】

【００３１】完了キュー・レジスタ(CQ_REG)２８６は、
メモリ１１２内に位置する完了リスト・ヘッドの物理ア
ドレスを格納するための３２ビット・レジスタである。
CQ_REG２８６は、ＤＢＥデバイス２０６によって構築さ
れた完了リストのヘッドを置く位置の４ビット整合物理
アドレスを用いて、デバイス・ドライバ２３０によって
初期化される。その後、CQ_REG２８６は、ＤＢＥデバイ
ス２０６によって維持される。この手順を実装するため
に、ＤＢＥデバイス２０６は、ＤＢＥデバイス２０６が
RESETモードにある場合(EN_REG[0]="1")、このレジスタ
のビット[31:2]へのプロセッサ１００の書き込みをラッ
チする。ＤＢＥデバイス２０６は、物理アドレスのビッ
ト[1:0]が"0"を含むことを想定する。

【表６】

【００３２】ポステッド・キュー・レジスタ(PQ_REG)２
８８は、非請求パケット・プール２０２内の最初のパケ
ット２５０の３２ビット整合物理アドレスを格納するた
めの３２ビット・レジスタである。PQ_REG２８８は、シ
ステムの初期化中に、デバイス・ドライバ２３０によっ
て初期化される。その後、PQ_REG２８８は、ＤＢＥデバ
イス２０６によって維持される。この手順を実装するた
めに、ＤＢＥデバイス２０６は、ＤＢＥデバイス２０６
がRESETモードにある場合(EN_REG[0]="1")、このレジス
タのビット[31:5]へのプロセッサ１００のライトをラッ
チする。ＤＢＥデバイス２０６は、物理アドレスのビッ
ト[4:0]が"0"を含むことを想定する。ＤＢＥデバイスは
このレジスタを読み取り、非請求データをメモリ１１２
のどこに書き込むかの決定を行う。

【表７】

【００３３】要求キュー・ヘッド・レジスタ(RQ_n_REG)
２９０は、次の要求パケット２５０がデバイス・ドライ
バ２３０によってどこに置かれたかの、３２ビット整合
物理アドレスを格納するための３２ビット・レジスタで
ある。各(RQ_n_REG)２９０は、システムの初期化中に、
チャネルｎに対応する「ダミー」パケット２５０の物理
アドレスを用いて、デバイス・ドライバ２３０によって
初期化される。その後、 RQ_n_REG ２９０は、ＤＢＥデ
バイス２０６によって維持される。この手順を実装する
ために、ＤＢＥデバイス２０６は、ＤＢＥデバイス２０
６がRESETモードにある場合(EN_REG[0]="1")、このレジ
スタのビット[31:5]へのプロセッサ１００のライトをラ
ッチする。ＤＢＥデバイス２０６は、物理アドレスのビ
ット[4:0]が"0"を含むことを想定する。ＤＢＥデバイス
２０６は、このレジスタを用いてパケット２５０をフェ
ッチする。

【表８】

【００３４】ソフトウエア・アーキテクチャ ＤＢＥプロトコルの機構を隠すように、１組のルーチン
がホスト・ソフトウエア２２０に使用可能である。各ル
ーチンは、ホスト・ソフトウエア２２０によってコール
されるためのエントリポイントを含む。以下に各エント
リポイントを説明する。DBE_AcknowledgeInterruptこの
ルーチンは、完了したパケット２５０のリストを返し、
目標ＤＢＥデバイス２０６における割り込みを承認す
る。このルーチンは、デバイス・ドライバの割り込みサ
ービス・ルーチン（ＩＲＳ：Interrupt Service Routin
e）又は遅延プロシージャ・コール（ＤＰＣ：Deferred
Procdure Call）によってコールすることができる。こ
のルーチンをコールして、ＤＢＥデバイス・オブジェク
ト・ハンドル内に位置する完了キュー・ヘッドから、完
了リストを除去する。コール元は、同期を与える必要は
ない。 DBE_AllocatePacke t このルーチンは、請求パケット・プール２００のヘッド
Ｈから最初のパケット２５０を原子的に除去する。この
ルーチンは、ドライバ２３０がある処理を目標ＤＢＥデ
バイス２０６に請求したい場合に、当該ドライバによっ
てコールされる。ドライバ２３０は、パケット２５０を
割り当て、指定された請求要求のためにそれを満たし、
ＤＢＥ提出ルーチンの１つを用いてそれを目標ＤＢＥデ
バイス２０６に発行する。このルーチンは、ドライバ２
３０による同期を必要としない。

【００３５】DBE_BeginDirectAccess このルーチンは、ＤＢＥデバイス２０６に対するダイレ
クト・アクセスを、チャネル・パラメータによって指定
された請求要求チャネルに以前に提出されたパケット２
５０と同期させる。同期を取るには、ドライバ２３０が
指定されたチャネル２１４に対するDBE_EndDirectAcces
sをコールするまで、指定されたチャネル２１４に対す
るＤＢＥデバイス２０６上での入力処理を停止する。通
常、ドライバのダイレクト・アクセスは、ＤＢＥデバイ
ス２３０において保留となっている請求パケットとの同
期は必要としない。ドライバ２３０は、そのダイレクト
・アクセスが、指定された請求要求チャネル２１４に以
前に提出された未決のパケットの完了に依存する場合
に、このルーチンをコールする。このルーチンは、他の
スレッドが、指定された請求要求チャネル２１４に要求
を提出するのを禁止する。 DBE_CancelPacket このルーチンは、指定されたパケットに、取り消しのた
めのマークを付ける。このルーチンは、以前に提出した
パケットが目標ＤＢＥデバイスによって処理されるべき
でない場合に、ドライバによってコールされる。次に、
ＤＢＥドライバ２０６は、パケットのペイロード２５４
をバースト・ダウンする(burst down)ことなく、取り消
されたパケットを完了する。パケットの完了は、パケッ
ト２５０がドライバ２３０によってどのように提出され
たかによって判定される。ドライバ２３０は、ＩＯ取り
消しプロトコルを実装するために、ＤＢＥデバイス２０
６において保留となっているパケット２５０を追跡する
役割を担う。このルーチンは、ＩＯ完了のためのマーク
を、指定されたパケットに付ける方法を与えるに過ぎな
い。

【００３６】DBE_CompletionListIsReady このルーチンは、完了リストのために、完了キュー・ヘ
ッドを「のぞき見る」。このルーチンは、完了リスト・
キューから完了リストを除去することはない。このルー
チンは、ドライバ２３０が、ＤＢＥデバイス・オブジェ
クト２７２内の完了リスト・キュー上の完了リストをチ
ェックするためにコールされる。ドライバ２３０が完了
キューから完了リストを除去したい場合、DBE_Acknowle
dgeInterrutpルーチンをコールしなければならない。 DBE_DecreasePool このルーチンは、指定されたパケット・プールからパケ
ットを除去する。ＤＢＥプロトコルは、２つのパケット
・プールを定義する。１つのプールは、ＤＢＥデバイス
に対する請求要求のためのものであり、他方のプール
は、ＤＢＥデバイスから受け取った非請求データのため
のものである。DBE_Deinitializeこのルーチンは、目標
デバイスのためにDBE_Initializeによって作成された、
全ての割り当てリソースを削除する。 DBE_FreePacket このルーチンは、指定されたパケットを、請求パケット
・プールのヘッド上に置く。

【００３７】DBE_EndDir ectAccess このルーチンは、チャネル２１４によって指定された請
求要求チャネル２１４に対して、ＤＢＥ状態機械（マシ
ン）を起動する。 DBE_GetDevice このルーチンは、システム内の全てのＤＢＥデバイスの
マスタ・リストを走査し、指定されたデバイスＩＤに対
する一致を調べる。このルーチンは、指定されたデバイ
スＩＤを有するＤＢＥデバイスを作成するのではない。
代わりに、このルーチンは、DBE_Initializeルーチンに
よって既に作成されている、指定されたデバイスＩＤを
有するＤＢＥデバイスを検索する。このルーチンは、マ
ルチスレッド及びマルチプロセッサ・セーフ(multithre
ad and multiprocessor safe)である。 DBE_GetHwContext このルーチンは、ＤＢＥパケット・ヘッダ内の、特定ハ
ードウエア・データ・フィールドの３２ビットの内容を
返す。 DBE_GetNextPacketToComplete このルーチンは、完了したパケットのリストにおいて、
次のパケットを読み出し、現パケットを適切なパケット
・プール上に返す。このルーチンは、DBE_Acknowle dge
Interruptルーチンによって既に除去されている、完了
リスト上の次のパケットの仮想アドレスを返す。このル
ーチンは、マルチスレッド及びマルチプロセッサ・セー
フである。DBE_AcknowledgeInterruptによって完了リス
トを除去した各実行コンテクスト(execution context)
は、当該リストの独占所有権を有する。

【００３８】DBE_GetSwContext このルーチンは、ＤＢＥパケット・ヘッダ内の特定ソフ
トウエア・データ・フィールドの３２ビットの内容を返
す。 D BE_IncreasePool このルーチンは、パケットを、指定されたパケット・プ
ールに追加する。ＤＢＥプロトコルは２つのパケット・
プールを定義する。一方のプールは、ＤＢＥデバイスに
対する請求要求のためのものであり、他方のプールは、
ＤＢＥデバイスから受け取った非請求データのためのも
のである。 DBE_Initialize このルーチンは、ＤＢＥデバイス・オブジェクトを作成
する。このルーチンは、ドライバがＤＢＥデバイス・オ
ブジェクトを作成し初期化するためにコールされる。こ
のルーチンは、DeviceIDによって指定された同一デバイ
スＩＤを有する別のＤＢＥデバイスが既に存在する場合
は、実行されない(succeed)。 DBE_PacketIsBusy このルーチンは、指定されたパケットが目標ＤＢＥデバ
イスにおいて保留となっているか否かについて判定を行
う。このルーチンは、パケット・ヘッダ内のVaLinkフィ
ールド２６０のビット２の検査を行うのみである。何故
なら、ドライバの完了及び承認を必要とするのは、ポー
ル・パケット及び割り込みパケットだけであるからであ
る。このルーチンは、非同期パケットとして提出された
パケット２５０にはNULL（ヌル）を返す。

【００３９】DBE_SetHwContext このルーチンは、ＤＢＥパケット・ヘッダ２５２内の特
定ハードウエア・データ・フィールドの３２ビットの内
容をセットする。 DBE_SetSwContext このルーチンは、ＤＢＥパケット・ヘッダ２５２内の特
定ソフトウエア・データ・フィールドの３２ビットの内
容をセットする。 DBE_SubmitPacketA このルーチンは、請求パケットを目標ＤＢＥデバイス２
０６に発行する。このパケットは、ＤＢＥデバイス２０
６が当該処理を完了したときに、ＤＢＥデバイス２０６
によって自動的に請求パケット・プール２００のテール
Ｔに再循環される。このルーチンは、プロセッサ割り込
みをディスエーブルせず、目標請求要求キューに対する
アクセスの同期を取るために、「スピン」ループを必要
としない。 DBE_SubmitPacketI このルーチンは、請求パケットを目標ＤＢＥデバイスに
発行する。このパケットを発行して、目標ＤＢＥデバイ
スからのハードウエア割り込みに、このパケットの完了
を承認するように要求する。このルーチンは、この要求
を発行後直ちに、コール元に戻る。ドライバは、目標オ
ペレーティング・システム環境によって定義された標準
的な割り込み処理を通じて、このパケットの完了を承認
しなければならない。このルーチンは、プロセッサ割り
込みをディスエーブルせず、目標請求要求キューに対す
るアクセスの同期を取るために、「スピン」ループを必
要としない。このルーチンは、マルチスレッド及びマル
チプロセッサ・セーフである。

【００４０】DBE_SubmitPacketP このルーチンは、請求パケットを目標ＤＢＥデバイスに
発行する。このパケットは、目標ＤＢＥデバイスに対す
る「ポール」要求として発行される。このルーチンは、
この要求を発行後直ちにコール元に戻る。ドライバは、
DBE_PacketIsBusyルーチンを用いて、このパケットの完
了を承認しなければならない。ドライバは、何らかのＩ
Ｏ完了処理をパケット上で実行した後、DBE_FreePacket
を用いて、当該パケットを解放しなければならない。こ
のルーチンは、プロセッサ割り込みをディスエーブルせ
ず、目標請求要求キューに対するアクセスの同期を取る
ために、「スピン」ループを必要としない。 DBE_Submit PacketPdeferred このルーチンは、請求パケットを、目標ＤＢＥデバイス
にポール・パケットとして発行する。このルーチンは、
直ちにコール元に戻り、ＤＢＥデバイスとプロセッサと
の間の処理の重複を最大化する。このルーチンは、目標
ＤＢＥデバイスによるこのパケットの提出後直ちにコー
ル元に戻る。ＤＢＥデバイスは、パケット２５０のVaLi
nkフィールド内の「提出」ビット（ビット[2:1]）をク
リアすることによって、完了を指示する。ドライバは、
何らかのＩＯ完了をパケット上で実行した後は、DBE_Fr
eePack etを用いて当該パケットを解放しなければなら
ない。このルーチンは、プロセッサ割り込みをディスエ
ーブルせず、目標請求要求キューに対するアクセスの同
期を取るために、「スピン」ループを必要としない。上
述のエントリポイントは、概略的に、以下のカテゴリの
１つに該当する。即ち、初期化／初期化解除、パケット
提出、パケット完了、同期ダイレクト・アクセス、パケ
ット取り消し、及びパケット・プール増減である。

【００４１】初期化／初期化解除 初期化／初期化解除ルーチンは、ホスト・ソフトウエア
が、ＤＢＥハードウエア及びソフトウエア・リソースの
初期化及び初期化解除を実行する際に用いられる。この
カテゴリは、DBE_Initialize, DBE_Deinitialize及びD
BE_GetDeviceという３つのルーチンを含む。ホスト・ソ
フトウエアは、その初期化フェーズ中にDBE_Initialize
をコールし、ＤＢＥデバイス・オブジェクト２７２のハ
ンドルを作成し、適切なアドレス情報を用いてＤＢＥハ
ードウエア・レジスタ２８０〜２９２を設定し、自動化
ＤＭＡを容易にする。ホスト・ソフトウエア２２０が、
システムのリブート又はＯＳ２２２による動的アンロー
ディング(dynamic unloading)によって再初期化される
場合、DBE_Initializeルーチンを再度コールし、目標Ｄ
ＢＥデバイス２０６に対する新たな接続を作成し、新た
なアドレス情報を用いて、ＤＢＥハードウエア・レジス
タ２８０〜２９２を再初期化しなければならない。DBE_
Deinitializeルーチンは、ホスト・ソフトウエア２２０
が、目標ＤＢＥデバイス２０６のために割り当てられた
メモリ・リソースを一掃し、目標ＤＢＥデバイス２０６
をRESETモードに設定する際に用いられる。DBEソフトウ
エア・アーキテクチャは、システム全体で作成されたＤ
ＢＥデバイス・オブジェクト２７２全てを追跡する。ホ
スト・ソフトウエア２２０は、DBE_GetDeviceをコール
することによって、他のソフトウエア・エンティティが
既に初期化したＤＢＥデバイス２０６に対する接続を確
立することができる。ホスト・ソフトウエア２２０は、
その初期化コンテクスト内からのこのルーチンのコール
に限定されるのではない。DBE_GetDeviceは、いずれの
実行コンテクスト内からでもコールすることができる。

【００４２】パケット提出 パケット提出ルーチンは、ホスト・ソフトウエアが、請
求パケットの割り当て、及びＤＢＥデバイス２０６への
提出を実行する際に用いられる。このカテゴリは、DBE_
AllocatePacket, DBE_SubmitPacketA, DBE_SubmitPack
etP, DBE_SubmitPacketPdeferred、及びDBE_SubmitPack
etIの５つのルーチンを含む。ホスト・ソフトウエア２
２０が、請求要求をＤＢＥデバイス２０６に提出可能と
なる前に、請求パケット・プール２００から請求パケッ
ト２５０を割り当てなければならない。ホスト・ソフト
ウエア２２０は、DBE_AllocatePacketをコールし、使用
可能なパケット２５０を請求パケット・プール２００か
ら除去する。ソフトウエアは、パケット２５０が使用可
能となるまで、リトライ・カウントを指定するか、ある
いはいつまでも待つことができる。DBE_AllocatePacket
ルーチンは、アプリケーション／デバイスが定義するい
ずれの方法でも使用可能な、空パケットのペイロード・
データ・エリアへのポインタを返す。一旦空パケット２
５０が割り当てられたなら、ホスト・ソフトウエア２２
０は、指定された請求要求チャネル２１４への請求トラ
ンザクション(solicited transaction)を実行するため
に必要な関連情報で、パケットのペイロード・データ・
エリア２５４を満たす。ホスト・ソフトウエア２２０
は、非同期、ポール、又は割り込みの３つの方法の内の
１つで、パケット２５０をＤＢＥデバイス２０６に発行
する。

【００４３】非同期パケットは、ＤＢＥデバイス２０６
からの完了通知を必要としない。ホスト・ソフトウエア
２２０は、ソフトウエアが特定の処理に対して完了通知
を必要としない場合、即ち、グラフィック処理が要求さ
れたような場合に、非同期パケット２５０を提出する。
ＤＢＥデバイス２０６は、パケットの完了時に、請求パ
ケット・プール２００のテールに、自動的に非同期パケ
ットを置く。ホスト・ソフトウエア２２０は、DBE_Subm
itPacketAルーチンを用いて、非同期パケットを発行す
る。典型的な非同期処理は、グラフィックス・デバイス
１２２によって実行される、スクリーン−スクリーン間
ＢＬＴ(screen- screen- BLT)である。ポール要求は、
ドライバ２３０がＩ／Ｏデバイス１１８に処理の完了を
指示するように要求したときに、デバイス・ドライバ２
３０によって発行されるが、ハードウエア割り込みの形
態ではない。デバイス・ドライバ２３０は、 パケット
・ヘッダ２５２内のキャッシュに基づくフィールドにポ
ールすることによって、Ｉ／Ｏデバイス１１８が処理を
完了するのを待つ。ポール・パケットは、パケット・ヘ
ッダ２５２内のビットをクリアすることによって、ＤＢ
Ｅデバイス２０６からの完了通知を要求する。ホスト・
ソフトウエア２２０は、パケット２５０の完了時にＤＢ
Ｅデバイス２０６が提出ビット（Va+Flagsフィールドの
ビット[2:1])のビット位置に"00"を書き込むまで、パケ
ット・ヘッダ２５２内の提出ビット上で「スピン」即ち
ポールする。ドライバ２３０は、修正されたデータによ
る「無効化」サイクルがキャッシュ・ラインを更新する
まで、そのキャッシュ内においてスピンを行う。これに
よって、Ｉ／Ｏデバイス１１８に直接ポールし、プロセ
ッサ１００をホスト・バス１０２から分離しておく必要
性がなくなる。

【００４４】ホスト・ソフトウエア２２０は、DBE_Subm
itPac ketP及びDBE_SubmitPacketPdeferredルーチンを
用いて、ポール・パケットを発行する。DBE_SublitPack
etPルーチンは、ＤＢＥデバイス２０６がパケット・ヘ
ッダ２５２内の提出ビットをクリアするまで、そのビッ
ト上での「スピン」動作を与える。DBE_SubmitPacketPd
eferredルーチンは、要求をＤＢＥデバイス２０６に提
出した後直ちに戻る。ホスト・ソフトウエア２２０は、
パケット２５０がＤＢＥデバイス２０６によって処理さ
れている間、他のタスクの処理を続けることができる。
割り込み要求は、ホスト・ソフトウエア２２０がハード
ウエア割り込みによる完了通知を要求するときに、デバ
イス・ドライバ２３０によって発行される。これは、よ
り古典的なドライバ２３０とその目標ＰＣＩバス・マス
タ１１８との間の通信方法である。ＤＢＥデバイス２０
６は、割り込み要求を完了する際、完了したパケットの
仮想アドレスを、システム・メモリ内の既知のメモリ・
キューに書き込み、ハードウエア割り込みをアサートす
る。ＤＢＥデバイス２０６は、ドライバ２３０が未だ直
前の完了に対応していない場合、要求を完了し続けるこ
とができる。この場合、ＤＢＥデバイス２０６は、シス
テム・メモリ内に完了パケットのリストを構築し、完了
キューが他の完了リストを受け取る準備ができたことを
Ｉ／Ｏデバイス１１８が示すまで、他のハードウエア割
り込みをアサートしない。ホスト・ソフトウエア２２０
は、DBE_SubmitPacketIルーチンをコールすることによ
って、割り込みパケットを発行する。このルーチンは、
パケット２５０の提出時に、直ちにコール元に戻る。ホ
スト・ソフトウエア２２０は、要求された割り込みイベ
ントの到着まで、実行コンテクストの「ポスティング(p
o sting)」を扱う。

【００４５】パケット完了 パケット完了ルーチンは、ホスト・ソフトウエアが、Ｄ
ＢＥデバイス２０６に提出されたパケット２５０上で完
了処理を実行する際に用いられる。このカテゴリは、DB
E_PacketIsBusy, DBE_FreePacket, DBE_CompletionLi
stIsReady, DBE_AcknowledgeInterrupt, 及びDBE_Get
NextPacketToCompleteという５つのルーチンを含む。非
同期で提出された請求パケット２５０は、ホスト・ソフ
トウエア２２０による完了処理を要求しない。ＤＢＥデ
バイス２０６は、完了した非同期パケット２５０を自動
的に「解放」し、請求パケット・プール２００のテール
Ｔに配する。ポール・パケット２５０は、何らかの完了
処理がホスト・ソフトウエア２２０によって実行された
後、請求パケット・プール２００上に返されなければな
らない。ソフトウエア２２０は、DBE_FreePacketをコー
ルし、完了したパケット２５０を、請求パケット・プー
ル２００のヘッド上に置く。DBE_SubmitPacketPdefe rr
edルーチンによって発行されたパケット２５０は、DBE_
FreePacketを用いて請求パケット・プール２００のヘッ
ド上にパケット２５０を置く前に、最初にDBD_PacketIs
Busyルーチンをコールしなければならない。

【００４６】ＤＢＥデバイス２０６は、割り込みパケッ
ト２５０を完了する際に、パケット完了リストを構築
し、このリストの先頭を、ＤＢＥデバイス・オブジェク
ト２７２内に位置する完了キュー・ヘッド内に置く。Ｄ
ＢＥデバイス２０６は、完了リストを完了キュー・ヘッ
ド内に置いた後、プロセッサ１００へのハードウエア割
り込みをアサートして、ホスト・プロセッサにリストを
通知する。ホスト・ソフトウエアは、完了キュー・ホス
トを「覗いて」、ＤDBE_CompletionListIsReadyをコー
ルすることにより、完了キュー・ヘッドからリストを実
際に除去することなく、ＢＥデバイス２０６が実際にそ
の割り込みをアサートしているか否か確認することがで
きる。DBE_AcknowledgeInterruptルーチンは、ソフトウ
エア２２０が、完了キュー・ヘッドから完了リストを除
去し、ＤＢＥデバイス割り込みを承認する際にコールさ
れる。一旦このリストが除去されると、完了リストの終
端に到達するまで、後続のDBE_GetNextPacketToComplet
eへのコールによって、「検索(walk)」することができ
る。DBE_GetNextPacketToCompleteは、次のパケットを
抽出しそれから完了させた後、直ちに、現パケットを請
求パケット・プールのヘッド上に置くことによって、そ
れを「解放」することができる。

【００４７】同期ダイレクト・アクセス 同期ダイレクト・アクセスは、プロセッサ１００が共有
ＤＢＥハードウエア・リソースに対するダイレクト・ア
クセスを要求する場合に有用である。ホスト・ソフトウ
エア２２０は、DBE_BeginDirectAccessをコールして、
ポール・パケット２５０を提出し、指定されたチャネル
（群）に対するＤＢＥデバイス２０６に、後続のパケッ
ト２５０の処理を停止させる。これによって、以前に提
出されたパケットの処理とダイレクト・アクセス処理と
の間の接続がなくでも、ホスト・ソフトウエア２２０の
目標デバイスのハードウエア・リソースに対するダイレ
クト・アクセスが可能となる。ホスト・ソフトウエア２
２０は、DBE_EndDirectAccessルーチンをコールするこ
とによって、指定されたチャネル（群）に対する同期ダ
イレクト・アクセスを終了する。

【００４８】パケット取り消し ＤＢＥデバイス２０６に発行され、ＤＢＥデバイス２０
６による完了が未だ保留中のパケット２５０は、ホスト
・ソフトウエアがDBE_CancelPacketをコールすることに
よって取り消すことができる。ＤＢＥデバイス２０６
は、パケット２５０がVaフィールド２７０においてＩＯ
取り消しのためのマークが付けられている場合、パケッ
トのペイロード２５４をバーストしてはならない。取り
消されたパケット２５０は、当該パケット２５０がどの
ように提出されたかに応じて、直ちにＤＢＥデバイス２
０６によって完了される。

【００４９】パケット・プールの増減 ホスト・ソフトウエア２２０は、より多くのパケット２
５０を請求パケット・プール２００及び非請求パケット
・プール２０２に追加することによって、それ自体と目
標ＤＢＥデバイス２０６との間の切り離し(decoupling)
量を増加させることができる。ソフトウエア２２０は、
DBE_IncreasePoo lをコールし、指定されたプールにパ
ケット２５０を更に追加する。ソフトウエア２２０が、
パケット・プール上に過剰に多いパケット２５０があ
り、いくつかのパケット２５０をＯＳのメモリ・マネー
ジャに戻せることを発見した場合、ホスト・ソフトウエ
ア２２０はDBE_DecreasePoolをコールし、指定されたパ
ケット・プールからパケット２５０を除去することがで
きる。

【００５０】ＤＢＥアーキテクチャ 図６のＡ及び図６のＢを参照すると、分散型バースト・
エンジン（ＤＢＥ）２０６に対する少なくとも２つの選
択可能な位置が示されている。図６のＡでは、多数のＰ
ＣＩバス・マスタ１１８がＤＢＥインターフェース２０
６を含み、ＰＣＩバス・マスタ１１８とメモリ１１２と
の間で効率的にパケットをバーストする。図６のＢで
は、ホスト−ＰＣＩ間ブリッジ１０６ａがＤＢＥ２０６
を含み、ユニバーサル・シリアル・バスのホスト・コン
トローラ又はファイアウエア・コントローラのようなＩ
／Ｏデバイス２０８とメモリ１１２との間で、パケット
・アドレスを受け渡しを行う。図６のＢの更に別の変形
として、図６のＣは、ホスト・ブリッジ２１０が、１つ
以上のプロセッサ１００と通信するためのホスト・バス
１０２，メモリ１１２と通信するためのメモリ・バス２
１２、及び周辺機器と通信するためのＰＣＩバス１１４
に取り付けられた、コンピュータ・システムを示す。こ
のアーキテクチャの更なる詳細については、Mark W. We
lker（マークＷ．ウェルカー）, TomasJ. Bonola（トマ
スＪ．ボノーラ）及びMichael P. Moriarty（マイケル
Ｐ．モリアティ）による"MULTIMEDIA COMPUTER ARCHITE
CTURE'"（マルチメディア・コンピュータ・アーキテク
チャ）と題し、本願と同時に出願された米国特許出願第
号を引用する。その内容は、この言及により本願にも含
まれるものとする。ホスト・ブリッジ２１０内には、ユ
ニバーサル・シリアル・バス（ＵＳＢ）、ファイアウエ
アとしても知られているＩ．Ｅ．Ｅ．Ｅ．（電気電子学
会）１３９４、又は小型コンピュータ・システム・イン
ターフェース（ＳＣＳＩ）というような、Ｉ／Ｏチャネ
ル２０８がある。Ｉ／Ｏチャネル２０８は、分散型バー
スト・エンジン２０６に接続されている。この実施形態
は、図６のＡ及び図６のＢの実施形態とは異なる。何故
なら、ＤＢＥ２０６は一層緊密にメモリ１１２に結合さ
れているからである。これによって、ＤＢＥは、Ｉ／Ｏ
デバイス２０８に対してパケットをバーストする代わり
に、パケット・アドレスをＩ／Ｏデバイス２０８に渡す
ことが可能となる。このようにして、Ｉ／Ｏデバイス２
０８は、直接メモリ１１２からのパケット上で処理を行
うことができる。ＰＣＩバス１１４を通じてパケットを
バーストする際に伴うレイテンシイが排除されるので、
これは図６のＡ及び図６のＢの結合が緩いＤＢＥに対す
る利点である。このように、ＤＢＥデバイス２０６は、
種々の状況に対する適合性が非常に高い。

【００５１】分散型バースト・エンジン（ＤＢＥ） 図７を参照すると、ＤＢＥデバイス２０６及びＩ／Ｏデ
バイス２０８を含む、ＰＣＩバス・マスタ１１８のブロ
ック図が示されている。ＤＢＥデバイス２０６は、ＤＢ
Ｅデバイス２０６とメモリ１１２との間でＰＣＩバス１
１４を通じてデータ・パケット２５０を交換するため
の、バス・マスタ・インターフェース（Ｉ／Ｆ）３００
を含む。あるいは、ＤＢＥ２０６は、ＥＩＳＡバス又は
他のいずれかの所望のバスに対するバス・マスタ・イン
ターフェースを有することも可能である。また、ＤＢＥ
デバイス２０６は、あるフロント・エンド状態機械３０
２〜３０６とあるバック・エンド状態機械３０８〜３１
０との間に結合された３つのバッファ３１２〜３１６も
含む。これら３つのバッファは、要求キュー・バッファ
(RQ_n_BFR)３１２、完了キュー・バッファ(CQ_BRF)３１
４、及びポステッド・キュー・バッファ(PQ_BFR)３１６
である。フロント・エンドの目的は、要求キュー・バッ
ファ３１２及びポステッド・キュー・バッファ３１６を
満杯に保持し、完了キュー・バッファ３１４を空に保持
することである。バック・エンドの目的は、要求キュー
・バッファ３１２及びポステッド・キュー・バッファ３
１６からパケット・アドレス及びデータ情報を引き出
し、パケットを処理し、完了したパケットをプロセッサ
１００に戻すことである。

【００５２】要求キュー・バッファ３１２は、請求され
た要求を整列するための先入れ先出し（ＦＩＦＯ）バッ
ファである。供給キュー・バッファ３１２は、Ｉ／Ｏデ
バイス２０８が対応するチャネル数２１４に応じた、並
列なｎ個のバッファからなる。好ましくは、要求キュー
・フロント・エンド状態機械３０２及び要求キュー・バ
ック・エンド状態機械３０８は、要求キュー・バッファ
３１２全ての管理を担うが、状態機械の別個の集合を、
各要求キュー・バッファ３１２毎に用いることも可能で
あると考えられる。簡略化のために、要求キュー・バッ
ファ３１２は、ここでは単一のバッファとして扱う。完
了キュー・バッファ３１４は、完了したパケットを整列
するためのＦＩＦＯである。ポステッド・キュー・バッ
ファ３１６は、非請求要求を整列するためのＦＩＦＯで
ある。バッファ３１２〜３１６は、キューのデータ全体
（キュー２７４〜２７８）の一部分のみを収容する場合
もあるので、バッファ３１２〜３１６はそれらの各キュ
ー２７４〜２７８のサブセットと見なされる。バッファ
３１２〜３１６は、典型的にバス調定の結果として起こ
るＰＣＩバス１１４のレイテンシから、Ｉ／Ｏデバイス
２０８を切り離す。この結果、以前に得られたものより
も、Ｉ／Ｏ性能が向上する。

【００５３】ここで、図示するＤＢＥデバイス２０６
は、単一ストリームＤＢＥデバイスであることを注記し
ておく。ＤＢＥデバイス２０６が多機能周辺機器に対応
することを要求される場合、多数の状態機械の集合を並
列に実装し、単一のＩ／Ｏデバイス内に結合されている
各機能毎に対応することができる。単一の状態機械の集
合が、対応するＩ／Ｏデバイス２０８に対する全てのチ
ャネル２１４を処理する。フロント・エンド状態機械
は、要求キュー・フロント・エンド状態機械(RQSMFEND)
３０２、ポステッド・キュー・フロント・エンド状態機
械(PQSMFEND)３０６、及び完了キュー・フロント・エン
ド状態機械(CQSM)３０４を含む。要求キュー・フロント
・エンド状態機械３０２は、デバイス・ドライバ２３０
によって要求キュー２７４上に置かれたパケット２５０
を処理し、要求キュー・バッファ３１２に供給する役割
を担う。ポステッド・キュー・フロント・エンド状態機
械３０６は、メモリ１１２からポステッド・パケット・
アドレスを引き出し、それらをポステッド・キュー・バ
ッファ３１６内に置く役割を担う。

【００５４】バック・エンド状態機械３０８〜３１０
は、要求キュー・バック・エンド状態機械(RQSMBEND)３
０８及びポステッド・キュー・バック・エンド状態機械
(PQSMBEND)３１０を含む。要求キュー・バック・エンド
状態機械３０８は、要求キュー・バッファ３１２からパ
ケット情報を引き出し、それをＩ／Ｏデバイス２０８に
供給する役割を担う。ポステッド・キュー・バック・エ
ンド状態機械３１０は、ポステッド・キュー・バッファ
３１６から非請求パケット・アドレスを引き出し、それ
らをＩ／Ｏデバイス２０８に提示する役割を担う。完了
キュー状態機械(CQSM)３０４は、フロント・エンド及び
バック・エンドと協同してパケットを完了し、完了キュ
ー２７６及びフリー・キュー２７２のリンクを維持する
役割を担う。また、ＤＢＥデバイス２０６には、多数の
ソース、即ち、Ｉ／Ｏデバイス２０８、要求キュー・バ
ック・エンド状態機械３０８、及びポステッド・キュー
・バック・エンド状態機械３１０から、データのフロー
を完了キュー・バッファ３１４に方向付けるための、完
了キュー・マルチプレクサ(CQMUX)３１８も含まれる。
完了キュー・マルチプレクサ３１８は、ポステッド・キ
ュー・バック・エンド状態機械３１０によって制御され
る。

【００５５】次に図８を参照すると、要求キュー・フロ
ント・エンド状態機械３０２及びポステッド・キュー・
フロント・エンド状態機械３０６のフロント・エンドの
更に詳細なブロック図が示されている。要求キュー・フ
ロント・エンド状態機械３０２について最初に説明す
る。図９のＡ、図９のＢ及び図９のＣは、要求キュー・
フロント・エンド状態機械３０２のフロー・チャート、
状態遷移図、及び出力を示す。要求キュー・フロント・
エンド状態機械３０２の出力は、図９のＣに示されてい
る。他に特に示さない限り、出力は、それに割り当てら
れた論理レベルから不変のままであるとする。要求キュ
ー・フロント・エンド状態機械３０２は、プロセッサ１
００によって要求キュー２７４上に置かれたパケットを
処理する役割を担う。要求キュー・フロント・エンド状
態機械３０２は、Rq_n_REG２９０を用いて、プロセッサ
１００が次のパケット・アドレスを置くメモリ・アドレ
スを得る。プロセッサ１００は、システムの初期化中に
１回Rq_n_REG２９０に書き込み、再度それに書き込むこ
とは決してない。要求キュー・フロント・エンド状態機
械３０２は、要求キュー・フロント・エンド状態機械３
０２が処理した最後のパケットの物理アドレスを用い
て、Rq_n_REG２９０の内容を実行時間中保持する。要求
キュー・フロント・エンド状態機械３０２は、要求キュ
ー・バッファ３１２を満杯に維持し、要求キュー・バッ
ク・エンド状態機械３０８をバス・マスタＩ／Ｆ３００
から切り離そうとする。

【００５６】要求キュー・フロント・エンド状態機械３
０２は、PA_LINKフィールド２６８を保持するために、
要求キューPA_LINKレジスタ(RQ_PALINK)３２０を制御す
る。要求キュー・フロント・エンド状態機械３０２内部
には、要求キュー・ヘッド・レジスタ(RQ_REG)２９０、
現パケットのPALINKDWORDフィールドを保持するための
パケット長レジスタ(RQ_LENGTH)、及び次のパケットのP
aLinkDWORDを保持するための次パケット長レジスタ(RQ_
NXPLENGTH)がある。RQ_LENGTHレジスタの出力は、バス
・マスタＩ／Ｆ３００に供給されるので、パケット２５
０の中を適正に読み取ることができる。以下の検討は単
一のチャネル要求キューについてのみ言及するが、多数
のチャネルが使用可能であることは理解されよう。パケ
ット２５０が互いにリンクされていることを思い出すの
は重要である。したがって、リンク・リスト内のどのパ
ケット２５０を状態機械が処理しているのかを明確にす
るために、以下の規則を用いる。「現パケット」とは、
現在処理又は転送されている最中のパケットを意味す
る。「前パケット」とは、現パケットに先立ってリンク
され、現パケットよりも前に処理されたパケットを意味
する。「次パケット」とは、現パケットの後にリンクさ
れ、現パケットよりも後に処理されるパケットを意味す
る。したがって、前パケットのPaLinkフィールド２６８
は現パケットを示し、現パケットのPaLinkDWORDフィー
ルド２６６は、次パケットに対するDWORDの数を示す。
これは全てのパケット型に対して一貫している。

【００５７】要求キュー・フロント・エンド状態機械３
０２は、システム・リセットからIDLE状態に初期化す
る。RESETモードにある間、デバイス・ドライバ２３０
は、請求パケット・プール２００（又はフリー・キュー
２７２）上の最後のパケット２５０の物理アドレスを用
いて、RQ_REG２９０を初期化する。フリー・キュー２７
２は、ＤＢＥデバイス２０６が完了した非同期パケット
を整列する場所を有するために、請求パケット・プール
２００上に少なくとも１つの空きパケット２５０を維持
する必要がある。IDLE状態３３０において、要求キュー
・フロント・エンド状態機械３０２は、RQ_DOORBELLが
鳴らされるのを待つ。RQ_DOORBELLを待っている間、要
求キュー・フロント・エンド状態機械３０２は、RQ_REG
２９０からの値（通常、ＤＢＥによって処理された最後
の要求パケットの物理アドレス）を用いて、要求キュー
・リード・アドレス・レジスタ(RQ_READADDR_B)を初期
化し、RQ_LENGTHレジスタは２ｈに初期化される。ＤＢ
Ｅ２０６が丁度デバイス・ドライバ２３０によって初期
化されたばかりである場合、RQ_READADDR_Bは、デバイ
ス・ドライバ２３０によってRQ_REG２９０に書き込まれ
た値によって初期化される。RQ_DOORBELL信号がアサー
トされると、要求キュー・フロント・エンド状態機械３
０２は、クリア要求キュー・ドアベル(CLR_RQ_DOORBEL
L)信号をアサートし、NEXTPKT状態３３２に遷移する。

【００５８】NEXTPKT状態３３２において、RQ_DOORBELL
がクリアされ、パケット２５０がメモリ１１２から読み
出され、要求キュー・バッファ３１２に書き込まれる。
バス・マスタＩ／Ｆ３００は、PaLinkDWORDフィールド
２６６を用いてパケット情報を供給し始め、ペイロード
の終端に到達するまで続ける。PaLinkDWORDフィールド
２６６の前のフィールド（図３参照）は、要求キュー・
フロント・エンド状態機械３０２には必要ではない。現
パケット２５０が書き込まれると、前パケットからの値
が要求キュー・バッファ３１２上に押し出される。現パ
ケットのPaLinkDWORDフィールド値２６６がRQ_NXPLENGT
Hレジスタにラッチされると、RQ_LENGTHレジスタに現在
保持されているPaLinkDWORDフィールド値２６６は、要
求キュー・バッファ３１２上に押し出される。マルチプ
レクサ(MUX)３２２は０入力から１入力に切り替えられ
るので、現在RQ_PALINKレジスタ３２０に保持されてい
るPaLinkフィールド値２６８は、現パケットのPaLinkフ
ィールド値２６８がRQ_PALINKレジスタ３２０にラッチ
されると、要求キュー・バッファ３１２上に押し出され
る。その後、マルチプレクサ３２２は、０入力からのデ
ータを受け取るように、再度切り替えられる。

【００５９】現パケットのVa+Flagsフィールド値２７０
は、現パケットの残りのペイロード２５４であるので、
要求キュー・バッファ３１２上に押し出される。現パケ
ット２５０が要求キュー・バッファ３１２に書き込まれ
る際、Va+Flagsフィールド２７０をチェックし、Ｉ／Ｏ
取り消しか又はダイレクト・アクセスかを調べる。Va+F
lagsフィールド２７０のビット３又はビット４のいずれ
かがセットされている場合、ペイロードを読み出す前に
パケット転送サイクルを中断する。パケット２５０の各
DWORDを読み出すに連れて、RQ_READADDR_Bレジスタをそ
れに応じて増分する。ペイロード２５４が転送されたと
き、RQ_RDDON E信号がバス・マスタＩ／Ｆ３００から受
け取られる。RQ_RDDONE信号が受け取られ、RQ_PALINKレ
ジスタが０値を収容している場合、要求キュー・フロン
ト・エンド状態機械はIDLE状態３３０に戻り、別のRQ_D
OORBELLを待つ。

【００６０】RQ_RDDONE信号が受け取られ、更にRQ_PALI
NKレジスタが０値を収容している場合、別のパケット転
送サイクルが必要となる。この場合、状態機械３０２
は、RQ_NXPLENGTH内の次パケット長値を、３ｈだけ増分
し、この値をRQ_LENGTHレジスタにラッチし、RQ_PALINK
レジスタからの値をPQ_READADDR_Bレジスタにラッチす
る。RQ_RDDONE信号が受け取られ、RQ_PALINKレジスタが
０ではないが、要求キュー・バッファ３１２が満杯であ
る場合(RQFULL)、要求キュー・フロント・エンド状態機
械３０２はWAIT状態に遷移する。状態機械３０２は、要
求キュー・バッファ３１２が満杯でない場合、再びWAIT
状態からNEXTPKT状態に遷移する。RQFULL信号は、要求
キュー・バッファ３１２によって供給される。いずれの
状態においても、要求キュー・バッファ３１２が満杯で
ない場合、RQ_PALINKレジスタ内に格納されている値がR
Q_REGにラッチされる。RQ_LENGTH, RQ_READADDR_B,
及びRQ_REGレジスタにロードされた後、別のパケット転
送サイクルが始まる。

【００６１】次に、図８及び図１０を参照して、ポステ
ッド・キュー・フロント・エンド状態機械３０６を更に
詳細に説明する。図１０のＡ及びＢは、ポステッド・キ
ュー・フロント・エンド状態機械３０６のフロー・チャ
ート及び状態遷移条件を示す。ポステッド・キュー・フ
ロント・エンド状態機械３０６の出力を図１０のＣに示
す。他に特に示していない限り、出力は不変のままとす
る。ポステッド・キュー・フロント・エンド状態機械(P
QSMFEND)３０６は、メモリ１１２からポステッド・パケ
ット・アドレスを引き出し、それらをポステッド・キュ
ー・バッファ３１６内に置く役割を担う。ポステッド・
キュー・フロント・エンド状態機械３０６は、常に、３
つのDWORD (現パケット２５０に対してPALINKDWORDS, P
A_LINK 及びVA+FLAGS）を初期リード上で要求し、２つ
のDWO RD (PA_LINK及びVA+FLAGS)を後続の全てのリード
上で要求する。プロセッサ１００は、システムの初期化
中にポステッド・パケット２５０のリストを構築し、次
に、ポステッド・キュー２７８内の最初のパケット２５
０の物理アドレスをPQ_REG２８８に書き込む。ポステッ
ド・キュー・フロント・エンド状態機械３０６は、ポス
テッド・パケット２５０のリストを見渡し、パケット・
アドレスをプリフェッチする。アドレス(PA_LINK及びV
A)は、バッファ３１６が満杯になるまで、又はメモリ１
１２内の非請求パケット・プール２０２上にもはやポス
テッド・パケット２５０がなくなるまで、ポステッド・
キュー・バッファ３１６内に置かれる。リスト上に残っ
ているパケット２５０が１つのみの場合、非請求パケッ
ト・プール２０２は、空と見なされる。

【００６２】ポステッド・キュー・フロント・エンド状
態機械３０６は、ポステッド・キュー・レジスタ(PQ_RE
G)２８８、ならびに次のパケットのペイロードのPA_LIN
K及び長さ(PQ_PALINK及びPQ_LENGTH)を保持するための
他のレジスタを内蔵する。ポステッド・キュー・フロン
ト・エンド状態機械３０６は、システム・リセットから
REALIDLE状態３３６に初期化する。RESETモードにある
間、デバイス・ドライバ２３０は、非請求パケット・プ
ール２０２内の最初のパケットの物理アドレスを用い
て、PQ_REG２８８を初期化する。その後、ポステッド・
キュー・フロント・エンド状態機械は、非請求パケット
・プール２０２のヘッドの物理アドレスを、PQ_REG２８
８に保持する。REALIDLE状態３３６では、ポステッド・
キュー・フロント・エンド状態機械３０６は、PQ_DOORB
ELLが鳴らされるのを待つ。デバイス・ドライバ２３０
がPQ_DOORBELLを鳴らすのは、パケット２５０がＤＢＥ
２０６に使用可能となったときである。これは、DBE_Fr
eePacket又はDBE_GetNextPacketToCompleteが非請求パ
ケットによってコールされる毎に発生する。PQ_DOORBEL
Lビットがセットされると、ポステッド・キュー・フロ
ント・エンド状態機械３０６は、IDLE状態３３８に遷移
する。

【００６３】IDLE状態３３８では、PQ_DOORBELLがクリ
アされ、ポステッド・キュー・リード要求信号(PQ_RDRE
Q)がアサートされる。ポステッド・キュー・フロント・
エンド状態機械３０６は自動的にIDLE状態３３８からGE
TPAVA状態３４０に遷移する。GETPAVA状態３４０におけ
る第１リード・サイクルにおいて、PA_LINKフィールド
値２６８はポステッド・キューPaLinkレジスタ(PQ_PALI
NK)にラッチされ、PaLinkDWORDフィールド値２６６はポ
ステッド・キュー長レジスタ(PQ_LENGTH)にラッチさ
れ、Va+Flagsフィールド値２７０はラッチされる。後続
のリード・サイクルでは、PA_LINK及びVa+FLAGSフィー
ルドのみが読み取られる。何故なら、ペイロード２５４
のサイズが既にわかっているからである。各リード・サ
イクル毎に、PA_LINKフィールド及びVA+FLAGSフィール
ドは、ポステッド・キュー・バッファ３１６に押し出さ
れる。現パケット２５０のPA_LINKフィールドが０に等
しい場合、ポステッド・キュー・フロント・エンド状態
機械３０６は、再びREALIDLE状態に遷移し、PQ_DOORBEL
Lビットが再度セットされるのを待つ。現パケット２５
０のPA_LINKフィールドが０に等しくない場合、現パケ
ットには追加のパケット２５０がリンクされていること
になる。この場合、ポステッド・キュー・フロント・エ
ンド状態機械３０６は、QVA状態３４２に遷移し、更にI
DEL状態３３８に戻り、次パケット２５０をフェッチす
る。ポステッド・キュー・バッファ３１６が満杯となっ
ている場合(PWFULL信号）、パケットのフェッチは抑制
される。

【００６４】次に図１１を参照すると、要求キュー・バ
ック・エンド状態機械(RQSMBEND)３０８及びポステッド
・キュー・バック・エンド状態機械(PQSM BEND)３１０
の更に詳細なブロック図が示されている。要求キュー・
バック・エンド状態機械３０８について最初に説明す
る。図１２及び図１３は、要求キュー・バック・エンド
状態機械３０８のフロー・チャート及び状態遷移条件を
示す。要求キュー・バック・エンド状態機械３０８の出
力を、図１４に示す。他に特に示されていない限り、出
力は、それらに予め割り当てらた論理値から不変のまま
とする。要求キュー・バック・エンド状態機械３０８
は、要求キュー・バッファ３１２の１つからパケット情
報を引き出す役割を担う。要求キュー・バック・エンド
状態機械３０８は、要求キュー・バッファ３１２から物
理アドレス及び仮想アドレスを引き出し、Ｉ／Ｏデバイ
ス２０８にデータ２５４を引き出させる。パケット２５
０が既にＩ／Ｏデバイス２０８によって処理されている
場合、Ｉ／Ｏデバイス２０８は、要求キュー・バック・
エンド状態機械３０８に通知し、パケット２５０を完了
する。パケット２５０には、割り込み、ポール、又は非
同期完了とマークが付けられる。要求キュー・バック・
エンド状態機械３０８は、完了の間、プロセッサ１００
のＤＢＥデバイス２０６へのダイレクト・アクセスをパ
ケット２５０と同期させる役割も担っている。

【００６５】要求キュー・バック・エンド状態機械３０
８は、システム・リセット又はRESETモードからIDLE状
態３５０に初期化し、要求キュー・バッファ３１２から
の!RQEMPTY信号が、要求キュー・バッファ３１２が空で
ないことを示すのを待つ。空でない場合、要求キュー・
バック・エンド状態機械３０８はGETLENGTH状態３５２
に遷移し、要求キュー(dq_RQ)信号をアサートし、最初
のDWORDを要求キュー・バッファ３１２からポップする
(pop)。GETLENGT H状態３５２において、状態機械３０
８は最初のDWORDを長さレジスタ(RQB_LENGTH)に書き込
む。最初のDWORDは、現パケット２５０のPALINKDWORDフ
ィールド値２６６である。要求キュー・バッファ３１２
が空でない場合、要求キュー・バック・エンド状態機械
３０８はGETPALINK状態３５４に遷移し、要求キュー(dq
_RQ)信号をアサートし、他のDWORDを要求キュー・バッ
ファ３１２からポップする。要求キュー・バッファ３１
２が空の場合、要求キュー・バック・エンド状態機械３
０８は、要求キュー・バッファ３１２が空でなくなるま
で、GETLENGTH状態３５２に止まる。

【００６６】GETPALINK状態３５４において、状態機械
３０８は２番目のDWORDを要求キューPA_LINKレジスタ(R
QB_PALINK)に書き込む。２番目のDWORDは、現パケット
２５０のPA_LINKフィールド値２６８である。要求キュ
ー・バッファ３１２が未だ空でない場合、要求キュー・
バック・エンド状態機械３０８はGETVA状態３５６に遷
移し、要求キュー(dq_RQ)信号をアサートし、別のDWORD
を要求キュー・バッファ３１２からポップする。要求キ
ュー・バッファ３１２が空になった場合、要求キュー・
バック・エンド状態機械３０８は、GETPALINK状態３５
４に止まる。GETVA状態３５６において、状態機械３０
８は３番目のDWORDを要求キューVA+FLAGSレジスタ(RQB_
VA+FLAGS)に書き込む。３番目のDWORDは、現パケット２
５０のVA+FLAGSフィールド値２７０である。VA+FLAGSフ
ィールド値２７０を書き込む間、状態機械３０８は、ビ
ット４でＩ／Ｏ取り消しをチェックし、更にビット３で
ダイレクト・アクセスをチェックする。ビット３は、RQ
B_LENGTH=0の場合にのみチェックするように制限が設け
られる。いずれかのビットがセットされている場合、状
態機械３０８はWRITE状態３６０（以下で論ずる）に遷
移し、パケットはＩ／Ｏデバイス２０８に提出されな
い。ビット３及び４がセットされていないが、RQB_LENG
TH=0である場合、状態機械３０８は、DONE状態３６２
（以下で論ずる）に遷移する。その他の場合、状態機械
３０８はNEXTDWORD状態３５８に遷移し、DQRDY信号をア
サートして、Ｉ／Ｏデバイス２０８にデータが準備でき
ていることを示す。

【００６７】NEXTDWORD状態３５８において、DQ_RQ信号
をアサートし、DWORDを要求キュー・バッファ３１２か
らポップする。DWORDがＩ／Ｏデバイス２０８によって
読み込まれる毎に、デバイス・レディ(DEVICEDQRDY)信
号がＩ／Ｏデバイス２０８から受け取られ、LENGTHレジ
スタを１だけ減分する。LENGTH値が１ｈに達したとき、
DQRDY信号をディアサートし、状態機械３０８はDONE状
態３６２に遷移する。DONE状態３６２において、状態機
械３０８は、非同期、割り込み、又はポールの内どの型
のパケットが完了したかについて判定を行なう。DQ_RQ
信号をディアサートし、パケット情報をキューから取り
出す(dequeue)のを停止する。パケット型を判定するた
めに、状態機械３０８はRQB_VALINKレジスタ内に格納さ
れているVALINKフィールド値２７０のビット１及び２を
検査する。ビット２：１＝１ｈ(DBE_PKT_SUBMIT_A)の場
合、状態機械３０８はWRITE状態３６０に遷移する。ビ
ット２：１＝２ｈ(DBE_ PKT_SUBMIT_P)又は２：１＝３
ｈ（DB E_PKT_SUBMIT_I)の場合、状態機械３０８はWAIT
状態３６６に遷移し、Ｉ／Ｏデバイス２０８へのDONE信
号をアサートし、パケット２５０が処理されたことの承
認を要求する。

【００６８】WAIT状態３６６において、状態機械３０８
はＩ／Ｏデバイス２０８からの完了通知を待つ。PROCES
S_DONE信号がＩ／Ｏデバイス２０８から受け取られ、パ
ケットが非同期パケットであった場合、DONE信号はディ
アサートされ、状態機械３０８は再びIDLE状態３５０に
遷移する。PROCESS_DONE信号がＩ／Ｏデバイス２０８か
ら受け取られ、パケットが非同期パケットでなかった場
合、DONE信号はディアサートされ、状態機械３０８はWR
ITE状態３６０に遷移する。PROCESS_DONE信号が受け取
られない場合、状態機械はWAIT状態３６６において待機
する。WRITE状態３６０において、現パケット２５０のP
A_LINK２６８及びVA+FLAGS２７０フィールドの値を、完
了キュー２７６に書き込む。パケットの型もキュー上で
マークするので、フロント・エンドは、それが処理しよ
うとするパケットの型がわかる。

【００６９】状態機械３０８は、完了キュー２７６が満
杯でなく(CQFULL)、ポステッド・キュー・バック・エン
ド状態機械３１０が使用中でない(CQBUSY)場合、AGAIN
信号に基づいて、WRITE状態３６０を通じて２回のパス
を行なう。その他の場合、状態機械３０８は、完了キュ
ー２７６が満杯でなくなり、使用可能となるまで待機す
る。AGAINは最初にセットされるので、最初のパスではA
GAINはセットされず、２回目のパスでセットされる。最
初のパスでは、現パケットの物理アドレス(PA)が、完了
キュー２７６に書き込まれる。２回目のパスは、パケッ
ト型によって異なる。パケット型が非同期の場合、現パ
ケット２５０の仮想アドレスが完了キュー２７６に書き
込まれ、ビット３３：３４に2h が書き込まれ、非同期
パケットであることを意味する。状態機械３０８は、パ
ケット２５０にＩ／Ｏ取り消しのマークが付けられてい
る場合、又はダイレクト・アクセスのマークが付けられ
ていない場合、WAIT状態３６６に遷移する。その他の場
合（パケット２５０に、Ｉ／Ｏ取り消しのマークが付け
られていなかったが、ダイレクト・アクセスのマークが
付けられていた場合）、状態機械３０８はDIRECTACC状
態３６４に遷移し、対応する要求レジスタ(Rq_n_REG)内
のダイレクト・アクセス・ビットをクリアし、チャネル
が使用可能であることあるいは同期されていることを、
デバイス・ドライバ２３０に示す。

【００７０】パケット型がポールの場合、現パケット２
５０の仮想アドレスが完了キュー２７６に書き込まれ、
ビット３３：３４に1h が書き込まれ、ポール・パケッ
トであることを意味する。状態機械３０８は、パケット
２５０にＩ／Ｏ取り消しのマークが付けられていたか、
あるいはダイレクト・アクセスのマークが付けられてい
なかった場合、IDLE状態３５０に遷移する。その他の場
合（パケット２５０にはＩ／Ｏ取り消しのマークが付け
られていなかったが、ダイレクト・アクセスのマークが
付けられていた場合）状態機械３０８はDIRECTACC状態
３６４に遷移し、対応する要求レジスタ(Rq_n_REG)内の
ダイレクト・アクセス・ビットをクリアし、デバイス・
ドライバ２３０に、チャネルが使用可能であることある
いは同期されていることを示す。パケット型が割り込み
の場合、現パケット２５０の仮想アドレスが完了キュー
２７６に書き込まれ、ビット３３：３４に3h が書き込
まれ、割り込みパケットであることを意味する。状態機
械３０８は、パケット２５０にＩ／Ｏ取り消しのマーク
が付けられていた場合、IDLE状態３５０に遷移する。パ
ケット２５０にダイレクト・アクセスのマークが付けら
れていた場合、状態機械３０８はDIRECTACC状態３５０
に遷移し、対応する要求レジスタ(Rq_n_REG)内のダイレ
クト・アクセス・ビットをクリアし、デバイス・ドライ
バ２３０に、チャネルが使用可能であることあるいは同
期されていることを示す。その他の場合、状態機械３０
８はWAIT状態３５０に遷移する。DIRECTACC状態３６４
において、状態機械３０８は、デバイス・ドライバ２３
０がダイレクト・アクセス動作を完了するのを待つ。状
態機械３０８は、デバイス・ドライバ２３０が要求レジ
スタ(Rq_n_REG)内の終了ダイレクト・アクセス・ビット
（ビット３）をセットするまで、要求キュー・バッファ
３１２からいかなる追加データも引き出さない。

【００７１】図１５Ａ、及びＢには、図１１のポステッ
ド・キュー・バック・エンド状態機械(PQSMBEND)３１０
の対応するフロー・チャート、及び状態遷移条件が示さ
れている。ポステッド・キュー・バック・エンド状態機
械３１０の出力を図１５のＣに示す。他に特に示されて
いない限り、出力は、それらに予め割り当てらた論理値
から不変のままとする。ポステッド・キュー・バック・
エンド状態機械３１０は、ポステッド・キュー・バッフ
ァ３１６から非請求パケットのアドレスを引き出し、そ
れらをＩ／Ｏデバイス２０８に提示する役割を担う。Ｉ
／Ｏデバイス２０８は、これらのアドレスをメモリ１１
２内の位置として用い、非請求データを「ダンプ」す
る。ポステッド・キュー・バック・エンド状態機械３１
０は、常に、２つのDWORD (PALINK及びVA+FLAGS)をポス
テッド・キュー・バッファ３１６から除去する。ＤＢＥ
デバイス２０６によって受け取られた非請求データは、
ポステッド・キュー・フロント・エンド状態機械３０６
によって供給された物理アドレス及び仮想アドレスを用
いて、メモリ１１２に書き込まれる。

【００７２】ポステッド・キュー・バック・エンド状態
機械３１０は、非請求パケットの物理ペイロード・アド
レスを完了キュー・バッファ３１４に書き込む。次い
で、ポステッド・キュー・バック・エンド状態機械３１
０は、Ｉ／Ｏデバイス２０８に、その非請求データを、
現パケット２５０のための非請求パケットのペイロード
・データ・エリアの長さだけ、完了キュー・バッファ３
１４に「ダンプ」するように要求する。一方、Ｉ／Ｏデ
バイス２０８は、データの「ダンプ」を完了したとき
に、ポステッド・キュー・バック・エンド状態機械３１
０に通知する。次に、ポステッド・キュー・バック・エ
ンド状態機械３１０は、非請求パケットの仮想及び物理
アドレス・ヘッダ情報を、完了キュー・バッファ３１４
内に置く。完了キュー状態機械３０４は、このパケット
を割り込み型パケット２５０として完了する。ポステッ
ド・キュー・バック・エンド状態機械３１０は、システ
ム・リセット又はRESETモードからIDLE状態３７０に初
期化し、Ｉ／Ｏデバイス２０８からのポステッド・パケ
ット要求(POSTPACKETREQ)信号を待つ。 POSTPACKETREQ
信号がアサートされ、ポステッド・キュー・バッファ３
１０が空いておらず(PQEMPTY)、更にマルチプレクサ制
御信号(MUXVA)がアサートされていない場合、完了キュ
ー・ビジー(CQBUSY)信号がセットされ、現パケットの物
理アドレスがポステッド・キュー・バッファ３１０から
除去されてラッチされ、ペイロードの物理アドレスが完
了キュー上に置かれ、マルチプレクサ制御信号がセット
され( 1 )、Ｉ／Ｏデバイス２０８からデータを受け取
り、状態機械３１０はGETVA状態３７２に遷移する。

【００７３】GETVA状態３７２において、ポステッド・
キュー・バッファ３１６が空でない場合(PQEMPTY)、状
態機械は、Ｉ／Ｏデバイス２０８に、ポステッド・パケ
ット２５０が準備できている(POSTPACKETRDY)ことを通
知し、データを完了キュー・バッファ３１４に「ダン
プ」し、WAIT状態３７４に遷移する。WAIT状態３７４に
おいて、ポステッド・パケット終了(POSTPACKETDONE)信
号がＩ／Ｏデバイス２０８から受け取られた場合、マル
チプレクサ制御信号を再度セットし( 0 )、ポステッド
・キュー・バック・エンド状態機械３１０からパケット
仮想アドレス(VA+FLAGS)を受け取る。POSTPACKETDONE信
号が受け取られ、完了キュー・バッファ３１４は満杯で
はなく、POSTPACKETRDY信号がアサートされた場合、状
態機械３１０はPOSTPACKETRDY信号をディアサートし、
現パケットの物理アドレス(PA_LINK)を完了キュー・バ
ッファ３１４上に押し出す。完了キュー・バッファ３１
４が満杯でなく、POSTPACKETRDY信号がディアサートさ
れた場合、仮想アドレス(VA+FLAGS)を完了キュー２７６
上に置く。

【００７４】次に、図１６〜図１９を参照すると、完了
キュー状態機械３０４を更に詳細に説明する。図１７
は、バス・マスタＩ／Ｆ３００の制御のフロー・チャー
トである。完了キュー状態機械３０４は、バス・マスタ
Ｉ／Ｆ３００が完了キュー・バッファ３１４からアドレ
ス及びデータを引き出す際、マルチプレクサ(MUX2)３２
４を通じて、データのフローを制御する。図１７を参照
する。バス・マスタＩ／Ｆ３００は、IDLE状態４００に
おいて待機している。ステップ４００において、完了キ
ューVAリンク要求(CQ_VALINKREQ)信号が受け取られた
か、あるいは完了キュー・バッファ３１４が空でない場
合、バス・マスタＩ／Ｆ３００はステップ４０２に遷移
し、CQ_VALINKREQ信号を検査する。 CQ_VALINKREQが完
了キュー状態機械３０４によってアサートされている場
合、バス・マスタＩ／Ｆ３００はステップ４０４に進
む。 CQ_VALINKREQがない場合、バス・マスタＩ／Ｆ３
００はステップ４０６に進み、完了キュー・バッファ３
１４の出力のビット３３：３２を検査する。ビット３
３：３２が０に等しい場合、バス・マスタＩ／Ｆ３００
はステップ４０８に進む。ビット３３：３２が０でない
場合、バス・マスタＩ／Ｆ３００はステップ４１０に進
み、ビット３３を検査する。ステップ４１０において、
ビット３３が０に等しくない場合、バス・マスタＩ／Ｆ
３００はステップ４０２に戻る。ステップ４１０におい
て、ビット３３が０に等しい場合、バス・マスタＩ／Ｆ
３００はステップ４１２に進み、パケット・アドレス情
報を除去する。ステップ４１２から、バス・マスタＩ／
Ｆ３００はステップ４１４に進み、完了キュー・バッフ
ァ３１４からパケット・データを除去する。ステップ４
１４から、制御はIDLE状態４００に戻る。

【００７５】ステップ４０４において、バス・マスタＩ
／Ｆ３００は、完了キューVAリンク承認(CQ_VALINKACK)
信号をアサートする。ステップ４０４から、制御はステ
ップ４１２に進み、パケット・アドレス情報を除去し、
CQ_VALINKACK信号をディアサートする。ステップ４０８
において、バス・マスタＩ／Ｆ３００は、パケット・ア
ドレス情報を除去する。ステップ４０８から、制御はス
テップ４１６に進み、除去したパケット・アドレスのビ
ット３４：３２を検査する。ビット３４：３２が０に等
しい場合、制御はステップ４１８に進み、完了キュー・
バッファ３１４からパケット・データを除去する。ステ
ップ４１６，４１８は、ビット３４：３２がもはや０に
等しくなくなる（パケット・データを除去する）まで繰
り返される。ステップ４１６において、ビット３４：３
２が０に等しくない場合、制御はIDLE状態４００に戻
る。完了キュー状態機械(CQSM)３０４は、完了及びフリ
ー・キュー・リンクを維持する役割を担う。また、完了
リンク・リストをCQ_REG２８６に提示し、 CQ_REG２８
６のライト完了時に、バス・マスタＩ／Ｆ３００に割り
込みをセットすることを通知する役割も担う（ポステッ
ド・パケット及び割り込みパケットのみ）。完了キュー
状態機械３０４は、請求及び非請求イベントから完了パ
ケットを受け取る。要求キュー２７４に発行された割り
込みパケット、及びＩ／Ｏデバイス２０８によって非請
求データで満たされた非請求パケット・プール２０２か
ら発した全てのパケットには、完了が要求される。

【００７６】プロセッサ１００は、完了キューが処理さ
れ(service)、プロセッサ１００が他の完了パケットの
リストの準備ができたときに、CQ_REG２８６のCQ_DOORB
ELLビットを鳴らす(ring)。メモリ１１２内の完了キュ
ー２７６がプロセッサ１００によって処理されていない
場合、完了キュー状態機械３０４は、現完了パケットの
仮想アドレスを、直前に完了したパケット２５０のVAフ
ィールド２７０に書き込む。完了キュー状態機械３０４
は、次回パケットが完了を要求するときのために、現パ
ケット２５０の物理アドレスをテールＴとしてセーブす
る。メモリ１１２内の完了キュー２７６が完了パケット
２５０のリストを受け入れる準備ができている場合、完
了パケットのリストにおける最初のパケット２５０の仮
想アドレスVAが、メモリ１１２の完了キュー２７６に書
き込まれる。完了キュー２７６のヘッドの物理アドレス
は、CQ_REG２８６内に位置付けられる。その後、完了キ
ュー状態機械２０４の内部ヘッド／テール・レジスタは
消去(null）され、新たな完了リストを開始する。完了
キュー状態機械３０４は、ドライバによって非同期要求
として提出されたパケット２５０も完了させる。非同期
パケット２５０内に指定されている処理が終了したな
ら、完了キュー状態機械３０４は、パケット２５０の仮
想アドレスVAを請求パケット・プール２００のテールＴ
上に置く。請求パケット・プール２００のテールＴは、
FQ_REG ２８４を通じて、ＤＢＥデバイス２０６によっ
て維持される。パケットの仮想アドレスVAが直前のパケ
ットのV ALINKフィールド２６０に書き込まれた後、完
了キュー状態機械３０４は、パケットの物理アドレスPA
をFQ_REG２８４内に置く。

【００７７】図１８及び図１９を参照し、完了キュー状
態機械の動作について説明する。完了キュー状態機械３
０４は、システム・リセット時又はRESETモード時に、I
DEL状態４３０に初期化する。完了キュー状態機械３０
４は、次の３つのイベントの１つが発生するまで、IDLE
状態で待機する。１）完了キュー・ドアベル(CQ_DOORBE
LL)が鳴らされ、完了キュー・バッファ３１４がヌルで
ない。２）完了した割り込みパケット２０を、完了キュ
ー２７６のテールにリンクする必要がない。又は３）完
了した非同期パケットが、完了キュー２７６のテールＴ
にリンクする必要がある。完了キュー・ドアベル(CQ_DO
ORBELL)が鳴らされ、完了キュー・ヘッド・レジスタ(CQ
_HEAD)４３８がヌルでない場合、完了キュー状態機械３
０４は、CQ_VALINKREG信号及びバス・マスタＩ／Ｆ３０
０へのセット割り込み(SETINTERRUPT)信号をアサート
し、バス・マスタＩ／Ｆ３００が割り込みの準備ができ
ているか否か調べる。CQ_HEAD４３８は、状態機械３０
４によって維持され、完了リストを追跡する。バス・マ
スタＩ／Ｆ３００は、CQ_VALINKACK信号によって応答
し、状態機械３０４は、MUX2に、CQ_REG内の物理アドレ
スを通過させ、次いで、CQ_HEAD内に位置する完了リス
トのヘッドの仮想アドレスをバス・マスタＩ／Ｆ３００
に受け渡す。次に、CQ_HEAD及び完了キュー・ドアベル
・ビット(CQ_DOORBELL)をクリアし、状態機械３０４はW
AIT状態４３４に遷移する。

【００７８】CQ_DOORBE LLがセットされていないか、あ
るいはCQ_HEADが０に等しい場合で、かつバス・マスタ
Ｉ／Ｆ３００からのレディ信号(GO)がセットされている
場合、状態機械３０４は、完了キュー２７６から最初の
DWORDを引き出し（現パケットの物理アドレス）、それ
を完了キュー・テール・レジスタCQ_TAIL４４０に書き
込む。このDWORDは、完了キュー２７６上の最後のパケ
ットの物理アドレスである。次に、状態機械３０４は、
BFR_HEAD状態４３６に遷移する。BFR_HEAD状態におい
て、現パケットの仮想アドレスを格納する。完了キュー
・ヘッド・レジスタが０に等しくなく、CQ_DOORBELLが
セットされていない場合、状態機械３０４はCQ_VALINKR
EQ信号をアサートし、直前のパケットの物理アドレス(C
Q_TAIL)をバス・マスタＩ／Ｆ３００に受け渡す。バス
・マスタＩ／Ｆ３００がCQ_VALINKACK信号で応答する
と、完了キュー・バッファ３１４の最初のDWORDがCQ_TA
ILレジスタ４４０に書き込まれ、状態機械３０４はASYN
CHPAK状態４３２に遷移する。（現パケットの仮想アド
レスは、直前のパケットの物理アドレス(CQ _TAIL)に書
き込まれる。）

【００７９】CQ_DOORBELLがセットされていないか、あ
るいはCQ_HEADが０に等しい場合で、かつバス・マスタ
Ｉ／Ｆ３００からのレディ信号(GO)がセットされ、現パ
ケットが非同期パケットであることをビット３４：３３
が示す場合、状態機械３０４はCQ_VALINKREQ信号をアサ
ートし、次のパケットの仮想アドレスをバス・マスタＩ
／Ｆ３００に受け渡す。バス・マスタＩ／Ｆ３００がCQ
_VALINKACK信号で応答すると、FQ_REG２８４の内容がバ
ス・マスタＩ／Ｆ３００に受け渡され、完了キュー・バ
ッファ３１４からの最初のDWORDがFQ_REG２８４に書き
込まれ、完了キュー・バッファ３１４からの仮想アドレ
スがFQ_REG２８４の直前の内容に書き込まれ、状態機械
３０４はASYNCHPAK状態４３２に遷移する。ASYNCHPAK状
態４３２において、状態機械３０４は、GO信号がディア
サートされ、IDLE状態４３０に遷移するのを待つ。デバ
イス・ディキュー(DEVICEDQ)信号が受け取られ、AGAIN
信号がアサートされていない場合、MUX2がセットされ、
完了キュー・バッファ３１４からのアドレスを受け取
る。DEVICEDQ信号は、バス・マスタＩ／Ｆ３００によっ
て供給され、完了キュー・バッファ３１４からデータを
引き出す。AGAIN信号は、状態機械３０４をASYNCHPAK状
態４３２に止めておく。MUX2は、本質的に、完了キュー
・バッファ３１４とFQ_REG２８４との間の切り替えを制
御する。GO信号がディアサートされると、状態機械はID
EL状態４３０に再び遷移する。WAIT状態４３４におい
て、状態機械３０４はIDLE状態４３０に戻る前に、割り
込みが発生したことの確認を待つ。IN TROUTB信号をバ
ス・マスタＩ／Ｆ３００から受け取った場合、CQ_HEAD
を消去し、状態機械はIDLE状態４３０に戻る。BRF_HEAD
状態４３６では、完了中の現パケットの仮想アドレス
を、完了した直前のパケットのVALINKフィールド２６０
に書き込む。

【００８０】ＤＢＥ／ブリッジ 次に図２０を参照すると、図６のＤのＤＢＥ／ブリッジ
２１６の更に詳細なブロック図が示されている。これ
は、一次ＰＣＩバスＩ／Ｆコントローラ５００及び二次
ＰＣＩバスＩ／Ｆコントローラ５０２と共に示されてい
るが、代わりに、ホスト・バス１０２を含むその他のバ
スに、これらのインターフェースを適合化させることも
可能である。各ＰＣＩコントローラ５００，５０２は、
マスタ及びスレーブＩ／Ｆを内蔵する。上述した同じパ
ケット・アーキテクチャ及びプロトコルが図１１のハー
ドウエアに適用されるので、ここでは繰り返さないこと
にする。ＤＢＥ／ブリッジ２１６は、２つの機能的半部
分において見ることができる。即ち、一方の半部分は一
次ＰＣＩバス１１４と通信し、他方の半部分は二次ＰＣ
Ｉバス１１５と通信する。一次ＰＣＩバス半部分は、一
次ＰＣＩバスＩ／Ｆコントローラ５００，一次ＦＩＦＯ
５０４，一次ダイレクト・メモリ・アクセス（ＤＭＡ）
コントローラ５０６、及び一次バースト・バッファ（Ｐ
ＢＢ）５０８を内蔵する。二次ＰＣＩバス半部分は、二
次ＰＣＩバスＩ／Ｆコントローラ５０２、二次ＦＩＦＯ
５１０、二次ＤＭＡコントローラ５１２、及び二次バー
スト・バッファ（ＳＢＢ）５１４を内蔵する。バースト
・バッファ５０８，５１４は、好ましくは、デュアル・
ポート型とし、Ｉ／Ｏプロセッサ５１６及びＤＭＡエン
ジン（５０６又は５１２）又はＰＣＩＩ／Ｆ（５００又
は５１２）のいずれか双方の同時アクセスを可能とする
ことによって、ＰＣＩデバイス１１８、Ｉ／Ｏプロセッ
サ５１６、及びプロセッサ１００間の潜在的なボトルネ
ックを全て解消する。しかしながら、従来のＤＲＡＭ又
はＳＲＡＭのような他の形式のメモリも、バースト・バ
ッファ５０８，５１４を形成するために使用可能であ
る。

【００８１】また、ＤＢＥ／ブリッジ２１６には、埋め
込みＩ／Ｏプロセッサ５１６も含まれており、プロセッ
サ１００からの介入を受けずに、データを転送するため
に必要なインテリジェンス(intelligence)を与える。こ
れは、ＤＢＥ／ブリッジ２１６に接続されているＰＣＩ
デバイス１１８を効果的にプロセッサ１００から切り離
し、プロセッサ１００、ＤＢＥ／ブリッジ２１６、及び
ＰＣＩデバイス１１８間の同時性及び負荷均衡配分を最
大に高める。Ｉ／Ｏプロセッサ５１６は、好ましくは、
Advanced Micro Devices486プロセッサであるが、いず
れの形式のプロセッサでも使用可能である。データ・キ
ャッシュは、Ｉ／Ｏプロセッサ５１６においてはディス
エーブルされる。メモリ・コントローラを含ませ、デー
タ・キャッシュのコヒーレンシを確保することも可能で
ある。一次バースト・バッファ５０８の一部は、Ｉ／Ｏ
プロセッサ５１６のためのコードを格納するために割り
当てられる。あるいは、別個のリード・オンリ・メモリ
（ＲＯＭ）を用いて、コード又はコンフィギュレーショ
ン情報を格納することも可能である。メモリ・コントロ
ーラは、Ｉ／Ｏプロセッサ５１６に結合され、プロセッ
サ・サイクルを、以下の分類にデコードする。ＲＯＭリ
ード／ライト、バースト・バッファ（ローカル・メモ
リ）ヒット、ＦＩＦＯリード／ライト、ＤＭＡコントロ
ーラ・コンフィギュレーション、ローカル・レジスタ・
リード／ライト、１６進ステータス・ディスプレイ・ラ
イト、ＰＣＩコンフィギュレーション、及びその他（Ｐ
ＣＩサイクル）である。あるサイクルがローカル・アド
レス空間に該当しない場合、このサイクルをＰＣＩサイ
クルに変換する。

【００８２】異なるＰＣＩデバイス１１８と通信すると
きに、種々のステータス及びコマンド・フォーマット
を、デバイス・ドライバ２３０が理解することのできる
パケット２５０にカプセル化するのは、Ｉ／Ｏプロセッ
サ５１６の役割である。ＰＣＩバスの最大速度でのバー
スト処理を容易に行うために、一次（ＰＢＢ）及び二次
（ＳＢＢ）バースト・バッファ５０４，５０６が設けら
れており、これらは、一次及び二次ダイレクト・メモリ
・アクセス（ＤＭＡ）コントローラ５０８，５１０によ
ってそれぞれ制御される。一次ＤＭＡコントローラ５０
８は、一次バースト・バッファ５０４と一次ＰＣＩバス
１１４との間でデータを転送する役割を担う。二次ＤＭ
Ａコントローラ５１０は、二次バースト・バッファ５０
６と二次ＰＣＩバス１１５との間でデータを転送する役
割を担う。一次及び二次ＦＩＦＯ５０４，５１０は、Ｄ
ＭＡコントローラ５０６，５１２に転送を行わせること
に加えて、そしてそれに代わる更に効率的な代替案とし
て、データを転送するために設けられている。ＤＭＡコ
ントローラ５０６又は５１２の一方によってデータが転
送される場合、一次及び二次ＰＣＩバス１１４，１１５
双方を利用する。例えば、二次ＤＭＡコントローラ５１
２がデータを二次バースト・バッファ５１４からメモリ
１１２に転送しようとした場合、二次ＰＣＩバス１１５
だけでなく、一次ＰＣＩバス１１４も使用不可能とな
る。データは、一次及び二次バースト・バッファ５０
８，５１４において、主にＤＢＥ／ブリッジ２１６内に
受け取られる。したがって、ＤＭＡコントローラ５０
６，５１２にデータを一次及び二次バースト・バッファ
５０８，５１４からＤＢＥ／ブリッジ２１６外部に移動
させる代わりに、ＤＭＡコントローラ５０６，５１２
は、データをＦＩＦＯ５０４，５１０内に移動させるこ
とができる。その後、ＰＣＩバス１１４，１１５双方に
影響を与えることなく、ＦＩＦＯ５０４，５１０の一方
からデータを移動させることができる。例えば、ＰＣＩ
デバイス１１８がデータを二次バースト・バッファ５１
４に書き込む場合、二次ＤＭＡコントローラ５１２は、
データを一次ＦＩＦＯ５０４に移動させることができ
る。一旦これが行われたなら、二次ＰＣＩＩ／Ｆ５０２
が他のデータ・ブロックを受け取っている間、一次ＰＣ
ＩＩ／Ｆ５００からデータを転送することができる。

【００８３】このバースト・バッファ５０８，５１４と
一次及び二次ＦＩＦＯ間のデータの移動を容易に行うた
めに、スイッチ５１８及びマルチプレクサ５２０を設
け、図２０に示すようにデータを通過させ、データの経
路を決定する。加えて、ＤＢＥ／ブリッジ２１６は、ド
アベル・レジスタ５２０を含む多数のレジスタを備えて
いる。また、一次ＰＣＩバス１１４と二次ＰＣＩバス１
１５との間に接続されているＩ／Ｏプロセッサ・ブリッ
ジ・バイパス回路（ＩＯＰブリッジ・バイパス）５３０
も示されている。好ましくは、これは、IBM 82352PCI-P
CIブリッジのような、従来からのＰＣＩ−ＰＣＩ間ブリ
ッジ・デバイスである。バイパス・ブリッジ５３０は、
二次ＰＣＩバス１１５に対する調停を行い、二次ＰＣＩ
バス１１５及びそれに関連する割り込みを、一次ＰＣＩ
バス１１４から効果的に分離する。

【００８４】図２１のＡは、ＰＣＩデバイス１１８及び
ホスト１００間の転送を示すフロー・チャートである。
このプロセスは、典型的に、ＰＣＩデバイス１１８がメ
ッセージ／データを二次バースト・バッファ５１４に転
記(post)したときに開始する。あるいは、ＰＣＩデバイ
ス１１８がＤＢＥプロトコルに準拠する場合、ＰＣＩデ
バイス１１８はデータを直接メモリ１１２に転記するこ
とができる。ステップ５５０において、ＰＣＩデバイス
１１８が適正なフォーマットでデータを供給可能か否か
について判定を行う。可能であれば、処理はステップ５
５２に進み、ＰＣＩデバイス１１８は、適正にフォーマ
ットされたデータ／メッセージを直接メモリ１１２に転
記する。この場合、Ｉ／Ｏプロセッサ５１６は、ＰＣＩ
デバイス１１８に対してアドミニストレータ(administr
ator)となり、バイパス・ブリッジ５３０を用いて、デー
タ／メッセージをホスト１００に移動させる。可能でな
い場合、処理はステップ５５４に進み、ＰＣＩデバイス
１１８はデータ／メッセージを二次バースト・バッファ
５１４に転記する。ステップ５５６において、Ｉ／Ｏプ
ロセッサ５１６は、このデータ／メッセージをＤＢＥと
互換性のあるプロトコルに変換し、データ／メッセージ
をパケット２５０にカプセル化する。データ／メッセー
ジをフォーマットした後、ステップ５５８において、デ
ータ／メッセージは、ＤＭＡ転送によってホスト１００
に送出するか、あるいは一次ＦＩＦＯ５５４に転記する
ことができる。データ／メッセージを一次ＦＩＦＯ５５
４に転記することによって、データの連続的な順序が保
証される。

【００８５】図２１の（Ｂ）に示すホスト−ＰＣＩデバ
イス１１８間の転送では、データ／メッセージをＰＣＩ
デバイス１１８に送るプロセスは、 ＰＣＩデバイス−
ホスト間転送（図２１のＡ）と同様である。ステップ５
６０において、ホスト１００がＰＣＩデバイス１１８と
直接通信可能か否かについて判定を行う。可能であれ
ば、ステップ５６２において、ホストはデータ／メッセ
ージを直接バイパス・ブリッジ５３０を通じてＰＣＩデ
バイス１１８に送る。可能でない場合、ステップ５６４
において、ホスト１００は要求をメモリ１１２に書き込
み、対応するドアベル５２０を鳴らす。ドアベル５２０
は、Ｉ／Ｏプロセッサ５１６に割り込みを発生させる。
ドアベルが鳴らされた場合、ステップ５６６においてＩ
／Ｏプロセッサ５１６は、割り込み源を判定し、その割
り込みを処理し、ドアベルをクリアする。Ｉ／Ｏプロセ
ッサは、請求パケット及び非請求パケットを、ＤＢＥデ
バイス２０６と同様に取り扱う。以上、ホスト１００と
Ｉ／Ｏデバイス２０８との間でパケット２５０を移動す
るためのパケット・プロトコル及び複数の選択可能なハ
ードウエア・エンジンを説明した。

【００８６】本発明の上述の開示及び説明は、本発明の
例示及び説明のためのものであり、サイズ、形状、材
料、構成部品、回路素子、配線接続及びコンタクト、な
らびに図示の回路及び構造や、動作方法の詳細におい
て、本発明の精神から逸脱することなく、様々な変更が
可能である。

【図面の簡単な説明】

【図１】本発明によるコンピュータ・システムＣのブロ
ック図である。

【図２】Ａは、好適な実施形態による本発明のシステム
・アーキテクチャを示すブロック図である。Ｂは、好適
な実施形態による本発明のソフトウエア・システム・ア
ーキテクチャを示すブロック図である。

【図３】好適な実施形態によるパケット・アーキテクチ
ャを示すブロック図である。

【図４】好適な実施形態によるパケット・キューを示す
ブロック図である。

【図５】好適な実施形態によるＤＢＥデバイスのハード
ウエア・レジスタを示すブロック図である。

【図６】Ａは、PCIバスに沿ったＤＢＥデバイスの第１
の配置を示すブロック図である。Ｂは、図１のホスト／
PCIブリッジにおけるＤＢＥデバイスの第２の実施形態
を示すブロック図である。Ｃは、ブリッジ／メモリ・コ
ントローラ・デバイスにおけるＤＢＥデバイスの第３の
実施形態を示すブロック図である。Ｄは、PCI／PCIブリ
ッジにおけるＤＢＥデバイスの第４の実施形態を示すブ
ロック図である。

【図７】好適な実施形態によるＤＢＥデバイスの更なる
詳細を示すブロック図である。

【図８】好適な実施形態によるＤＢＥデバイスの要求キ
ュー・フロント・エンド状態機械及びポステッド・キュ
ー・フロント・エンド状態機械のブロック図である。

【図９】要求キュー・フロント・エンド状態機械の状態
遷移図、状態遷移条件、及び出力を示す図である。

【図１０】ポステド・キュー・フロント・エンド状態機
械の状態遷移図、状態遷移条件、及び出力を示す図であ
る。

【図１１】好適な実施形態によるＤＢＥデバイスの要求
キュー・バック・エンド状態機械及びポステッド・キュ
ー・バック・エンド状態機械のブロック図である。

【図１２】要求キュー・フロント・エンド状態機械の状
態遷移図である。

【図１３】要求キュー・フロント・エンド状態機械の状
態遷移条件、及び出力を示す図である。

【図１４】要求キュー・フロント・エンド状態機械の出
力を示す図である。

【図１５】ポステド・キュー・フロント・エンド状態機
械の状態遷移図、状態遷移条件、及び出力を示す図であ
る。

【図１６】好適な実施形態によるＤＢＥデバイスの完了
キュー状態機械のブロック図である。

【図１７】好適な実施形態による図７のバス・マスタ・
インターフェースのプロセスを示すフロー・チャートで
ある。

【図１８】完了キュー状態機械の状態遷移図、及び状態
遷移条件を示す図である。

【図１９】完了キュー状態機械の出力を示す図である。

【図２０】ＤＢＥデバイスの代替実施例を示すブロック
図である。

【図２１】デバイス−ホスト間転送及びホスト−デバイ
ス間転送を示すフロー・チャートである。

───────────────────────────────────────────────────── フロントページの続き (71)出願人 591030868 20555 Ｓｔａｔｅ Ｈｉｇｈｗａｙ 249，Ｈｏｕｓｔｏｎ，Ｔｅｘａｓ 77070，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏ ｆ Ａｍｅｒｉｃａ (72)発明者 トーマス・ジェイ・ボノラ アメリカ合衆国テキサス州77375，トンボ ール，クレアーショルム 12331 (72)発明者 ブライアン・ティー・パーセル アメリカ合衆国テキサス州77375，トンボ ール，エガンビル・サークル 18130

Claims (22)

【特許請求の範囲】
1. 【請求項１】 自動直接メモリ・アクセス機能を備えた
   コンピュータ・システムにおいて、 ホスト・バスと、 ホスト・バスに接続され、パケットの少なくとも１つの
   プロトコルを記憶する主メモリであって、各プロトコル
   はパケットのリンク・リストで構成され、各パケット
   は、リンク・リストを構成するために次のパケットの物
   理アドレスを含んでいる物理アドレス・フィールドを備
   えたヘッダを備えている、主メモリと、 ホスト・バスに接続されたプロセッサと、 ローカル・バスと、 ローカル・バスに接続された大容量記憶サブシステム
   と、 ホスト・バスとローカル・バスとの間に接続され、大容
   量記憶サブシステムと主メモリとの間でパケットを通信
   するための分散型バースト・エンジンを含んでいるホス
   ト／ローカル・バス・ブリッジとからなり、分散型バー
   スト・エンジンは、 リンク・リストの次のパケットの物理アドレスを保持す
   る要求ヘッド・レジスタと、 リンク・リストの最後のパケットの物理アドレスを保持
   するフリー・キュー・レジスタと、 パケットを保持する要求キューであって、パケットが保
   持されているときに充満性指示を供給する要求キュー
   と、 処理すべき次のパケットが存在することを表す指示をホ
   ストから受け取る要求ドアベル・レジスタと、 完了リストの物理アドレスを保持する完了ヘッド・レジ
   スタと、 パケットを保持する完了キューと、 完了キューが既に提供されかつプロセッサがパケットを
   受信する準備が完了していることを表す指示をプロセッ
   サから受け取る完了ドアベル・レジスタと、 要求キューに接続され、要求ドアベル・レジスタが鳴ら
   された時に、要求ヘッド・レジスタに記憶された物理メ
   モリに応じて、メモリからパケットを読み出し、そして
   要求キューに該パケットを記憶する第１のフロント・エ
   ンド・コントローラと、 要求キュー及び完了キューに接続され、キュー充満性指
   示が要求キューが空ではないことを示しているときに、
   要求キューからパケットを読み出して大容量記憶サブシ
   ステムに供給し、また、大容量記憶サブシステムがパケ
   ットの処理を完了したときに、パケットを完了キューに
   供給する第１バック・エンド・コントローラと、 完了キューに接続され、完了ドアベル・レジスタ及び完
   了ヘッド・レジスタの出力に応答して、完了キューから
   のパケットをメモリに戻す完了コントローラとを含んで
   いることを特徴とするコンピュータ・システム。
2. 【請求項２】 請求項１記載のコンピュータ・システム
   において、分散型バースト・エンジンは、 リンク・リスト中の次のパケットの物理アドレスを保持
   するポステド・ヘッド・レジスタと、 非請求要求用に大容量記憶サブシステムでの使用のため
   に取得できるパケットを保持するポステド・キューと、 メモリ中の次のパケットが大容量記憶サブシステムのた
   めに取得できることを表すプロセッサからの指示を受け
   とるポステド・ドアベル・レジスタと、 ポステド・キューに接続され、ポステド・ドアベル・レ
   ジスタの出力に応答して、メモリからポステド・パケッ
   トを受け取ってポステド・キューに書き込む第２フロン
   ト・エンド・コントローラと、 ポステド・キュー及び完了キューに接続され、ポステド
   ・キューが空ではないときにポステド・キューからパケ
   ットを受け取り、該パケットを大容量記憶サブシステム
   に提供し、大容量記憶サブシステムがパケットの処理を
   完了したときに、完了キューに該パケットを供給する第
   ２バック・エンド・コントローラとを備えていることを
   特徴とするコンピュータ・システム。
3. 【請求項３】 請求項２記載のコンピュータ・システム
   において、第２バック・エンド・コントローラは、プロ
   セッサがポステド・ドアベル・レジスタを鳴らした場合
   に、メモリからパケットを取得することを特徴とするコ
   ンピュータ・システム。
4. 【請求項４】 請求項１記載のコンピュータ・システム
   において、 分散型バースト・エンジンが、更に、完了リストの最後
   のパケットの物理アドレスを保持する完了テール・レジ
   スタを備え、 各パケットが、前記リンク・リストを形成するために、
   次のパケットの仮想アドレスを収容する仮想アドレス・
   フィールドを含み、完了ドアベル・レジスタがセットさ
   れた場合、完了コントローラが、完了ドアベル・レジス
   タをクリアすることを特徴とするコンピュータ・システ
   ム。
5. 【請求項５】 請求項４記載のコンピュータ・システム
   において、完了ヘッド・レジスタが空の場合、完了コン
   トローラが、完了したパケットの物理アドレスを完了テ
   ール・レジスタに書き込み、完了したパケットの仮想ア
   ドレスを完了ヘッド・レジスタに書き込むことを特徴と
   するコンピュータ・システム。
6. 【請求項６】 請求項４記載のコンピュータ・システム
   において、完了ヘッド・レジスタが空でない場合、完了
   コントローラが、完了したパケットの仮想アドレスを、
   完了テール・レジスタによって指示されるパケットの物
   理アドレス・フィールドに書き込み、更に完了したパケ
   ットの物理アドレスを完了テール・レジスタに書き込む
   ことを特徴とするコンピュータ・システム。
7. 【請求項７】 請求項４記載のコンピュータ・システム
   において、パケットが、非同期パケット、ポール・パケ
   ット、及び割り込みパケットとして特徴付けられ、完了
   したパケットが割り込みパケットである場合、完了コン
   トローラが、完了ドアベル・レジスタをクリアした後
   に、割り込みをプロセッサに発生することを特徴とする
   コンピュータ・システム。
8. 【請求項８】 請求項４記載のコンピュータ・システム
   において、完了コントローラが、更に、完了したパケッ
   トの物理アドレスをクリアし、完了ヘッド・レジスタに
   書き込むことを特徴とするコンピュータ・システム。
9. 【請求項９】 請求項１記載のコンピュータ・システム
   において、各パケットが、リンク・リストを形成するた
   めに、次のパケットの仮想アドレスを収容する仮想アド
   レス・フィールドを含み、完了ドアベル・レジスタがセ
   ットされていない場合、完了コントローラが更に、完了
   したパケットの仮想アドレスを、完了ヘッド・レジスタ
   によって指示されるパケットに書き込むことを特徴とす
   るコンピュータ・システム。
10. 【請求項１０】 請求項１記載のコンピュータ・システ
    ムにおいて、各パケットが、リンク・リストを形成する
    ために、次のパケットの仮想アドレスを収容する仮想ア
    ドレス・フィールドを含み、パケットが、非同期パケッ
    ト、ポール・パケット、及び割り込みパケットとして特
    徴付けられ、完了したパケットが非同期パケットである
    場合、完了コントローラが更に、完了したパケットの仮
    想アドレスを、フリー・キュー・レジスタによって指示
    されるパケットに書き込むことを特徴とするコンピュー
    タ・システム。
11. 【請求項１１】 請求項１記載のコンピュータ・システ
    ムにおいて、第１フロント・エンド・コントローラがメ
    モリから次のパケットを読み出した後、第１フロント・
    エンド・コントローラが、要求ヘッド・レジスタ内に格
    納されている物理アドレスを、次のパケットのヘッダ内
    に収容されている物理アドレスと交換することを特徴と
    するコンピュータ・システム。
12. 【請求項１２】 請求項１１記載のコンピュータ・シス
    テムにおいて、第１フロント・エンド・コントローラ
    が、次のパケットのヘッダ内に収容されている物理アド
    レスが空となるまで、メモリからパケットを読み出し続
    けることを特徴とするコンピュータ・システム。
13. 【請求項１３】 請求項１記載のコンピュータ・システ
    ムにおいて、パケット・ヘッダが、ダイレクト・アクセ
    スを示すビットを含み、該ダイレクト・アクセス・ビッ
    トがセットされているパケットがバック・エンド・コン
    トローラによって受け取られた場合、バック・エンド・
    コントローラがプロセッサから特殊なコマンドを受け取
    るまで、パケットの処理を停止することを特徴とするコ
    ンピュータ・システム。
14. 【請求項１４】 請求項１記載のコンピュータ・システ
    ムにおいて、 大容量記憶サブシステムがデータを直接メモリから読み
    取ることが可能であり、 大容量記憶サブシステムに供給されるペイロードが、該
    大容量記憶サブシステムが読み取るメモリ内のデータの
    アドレス範囲を含むことを特徴とするコンピュータ・シ
    ステム。
15. 【請求項１５】 請求項１記載のコンピュータ・システ
    ムにおいて、大容量記憶サブシステムが、データを読み
    取り可能であり、大容量記憶サブシステムに供給される
    ペイロードがデータを含むことを特徴とするコンピュー
    タ・システム。
16. 【請求項１６】 請求項１記載のコンピュータ・システ
    ムにおいて、プロセッサが、あるキャッシュラインを有
    するキャッシュを含み、ペイロードがキャッシュライン
    に整合されていることを特徴とするコンピュータ・シス
    テム。
17. 【請求項１７】 請求項１記載のコンピュータ・システ
    ムにおいて、ドアベル・レジスタがメモリ・マッピング
    されていることを特徴とするコンピュータ・システム。
18. 【請求項１８】 請求項１記載のコンピュータ・システ
    ムにおいて、ローカル・バスは周辺要素（ＰＣＩ）バス
    であることを特徴とするコンピュータ・システム。
19. 【請求項１９】 請求項１記載のコンピュータ・システ
    ムにおいて、ホスト／ローカル・バス・ブリッジはマイ
    クロコンピュータを含んでいることを特徴とするコンピ
    ュータ・システム。
20. 【請求項２０】 入力タスク及び出力タスクを結合する
    ためのシステムにおいて、 第１バスと、 第１バスに接続されたプロセッサと、 第１バスに接続されたメモリ・サブシステムと、 第２バスと、 第２バスに接続された入出力デバイスと、 第１バス及び第２バスに接続され、分散型バースト・エ
    ンジン・パケットをメモり・サブシステムと通信し、か
    つ、これらのパケットに関連するデータを非分散型バー
    スト・エンジン・フォーマットで入出力デバイスに第２
    バスを介して通信する分散型バースト・エンジンとを含
    んでいることを特徴とするシステム。
21. 【請求項２１】 請求項２０記載のシステムにおいて、
    入出力デバイスは、ディスク・サブシステムであること
    を特徴とするシステム。
22. 【請求項２２】 請求項２０記載のシステムにおいて、
    第１バス及び第２バスは、周辺要素相互接続バスである
    ことを特徴とするシステム。