JPH11167874A - Wiring substrate and gas discharge type display using it - Google Patents
Wiring substrate and gas discharge type display using itInfo
- Publication number
- JPH11167874A JPH11167874A JP27693598A JP27693598A JPH11167874A JP H11167874 A JPH11167874 A JP H11167874A JP 27693598 A JP27693598 A JP 27693598A JP 27693598 A JP27693598 A JP 27693598A JP H11167874 A JPH11167874 A JP H11167874A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- resist
- inorganic material
- gas discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、基板上に配線パタ
ーンを形成する配線基板およびそれを用いたガス放電型
表示装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a wiring substrate for forming a wiring pattern on a substrate and a gas discharge display device using the same.
【0002】[0002]
【従来の技術】プラズマディスプレイなどのガス放電型
表示装置は自己発光により表示を行うため、視野角が広
く、表示が見やすい。また、薄型のものが作製できるこ
とや大画面を実現できるなどの特長を持っており、情報
端末機器の表示装置や高品位テレビジョン受像機への応
用が始まっている。プラズマディスプレイは直流駆動型
と交流駆動型に大別される。このうち、交流駆動型のプ
ラズマディスプレイは、電極を覆っている誘電体層のメ
モリー作用によって輝度が高く、保護層の形成などによ
り実用に耐える寿命が得られるようになった。その結
果、プラズマディスプレイは多用途のビデオ・モニタと
して実用化されている。2. Description of the Related Art A gas discharge type display device such as a plasma display performs display by self-emission, so that the display angle is wide and the display is easy to see. In addition, it has features such as being able to produce a thin type and realizing a large screen, and has begun to be applied to display devices of information terminal equipment and high-definition television receivers. Plasma displays are roughly classified into a DC drive type and an AC drive type. Among them, the AC drive type plasma display has a high luminance due to the memory effect of the dielectric layer covering the electrodes, and has a practically usable life due to the formation of the protective layer and the like. As a result, plasma displays have been put to practical use as versatile video monitors.
【0003】図9は実用化されたプラズマディスプレイ
パネルの構造を示す斜視図である。この図では、見易く
するため、前面基板100を背面基板200より離して
図示した。FIG. 9 is a perspective view showing the structure of a practically used plasma display panel. In this figure, the front substrate 100 is shown separated from the rear substrate 200 for easy viewing.
【0004】前面基板100は、前面ガラス基板400
上にITO(Indium TinOxide)や酸化
スズ(SnO2)などの透明導電材料からなる表示電極
600と低抵抗材料からなるバス電極700、透明な絶
縁材料からなる誘電体層800、酸化マグネシウム(M
gO)などの材料からなる保護層900が形成された構
造となっている。The front substrate 100 includes a front glass substrate 400
A display electrode 600 made of a transparent conductive material such as ITO (Indium Tin Oxide) or tin oxide (SnO2) and a bus electrode 700 made of a low-resistance material, a dielectric layer 800 made of a transparent insulating material, a magnesium oxide (M
The protective layer 900 is made of a material such as gO).
【0005】背面基板200は、背面ガラス基板500
上にアドレス電極1000とバリアリブ1100、蛍光
体層1200が形成された構造となっている。また、図
示はしていないが、アドレス電極1000上にも誘電体
層1300が形成されている。The back substrate 200 is a back glass substrate 500
The structure has an address electrode 1000, a barrier rib 1100, and a phosphor layer 1200 formed thereon. Although not shown, a dielectric layer 1300 is also formed on the address electrode 1000.
【0006】そして、前面基板100と背面基板200
を表示電極600とアドレス電極1000がほぼ直交す
るように張合わせることにより、放電空間領域300が
前面基板100と背面ガラス基板500の間に形成され
ている。The front substrate 100 and the rear substrate 200
Are bonded so that the display electrode 600 and the address electrode 1000 are substantially orthogonal to each other, so that a discharge space region 300 is formed between the front substrate 100 and the rear glass substrate 500.
【0007】このガス放電型表示装置では、前面基板1
00に設けた1対の表示電極600の間に交流電圧を印
加し、背面基板200に設けたアドレス電極1000と
表示電極600の間に電圧を印加することによってアド
レス放電を発生させ、所定の放電セルに主放電を発生さ
せる。この主放電で発生する紫外線により各々の放電セ
ルに塗り分けられた赤、緑及び青の蛍光体1200を発
光させ、表示を行っている。In this gas discharge type display device, the front substrate 1
00, an AC voltage is applied between a pair of display electrodes 600 provided on the rear substrate 200, and a voltage is applied between the address electrodes 1000 provided on the rear substrate 200 and the display electrodes 600 to generate an address discharge. A main discharge is generated in the cell. The red, green, and blue phosphors 1200 that are separately applied to the respective discharge cells are caused to emit light by the ultraviolet light generated by the main discharge, and display is performed.
【0008】このようなガス放電型表示装置の従来例
は、たとえば、フラットパネルディスプレイ1996
(日経マイクロデバイス編、1995年)の第208頁
から215頁に記載されている。A conventional example of such a gas discharge type display device is, for example, a flat panel display 1996.
(Nikkei Microdevices, 1995), pp. 208-215.
【0009】ここで、前面基板100の有するバス電極
700や背面基板200の有するアドレス電極1000
の形成方法をさらに詳細に説明する。図8は、背面ガラ
ス基板500上にアドレス電極1000を形成する一例
を示すものである。なお、前面基板100の有するバス
電極700もほぼ同様の工程により形成されるので、そ
の説明は省略する。Here, the bus electrode 700 of the front substrate 100 and the address electrode 1000 of the rear substrate 200
The method for forming is described in more detail. FIG. 8 shows an example in which an address electrode 1000 is formed on a rear glass substrate 500. The bus electrodes 700 of the front substrate 100 are also formed by substantially the same steps, and a description thereof will be omitted.
【0010】まず、背面ガラス基板500上にアドレス
電極1000となるCr/Cu/Cr層(1000a〜c)、アド
レス電極1000のパターンを形成するためのレジスト
2500をスパッタリング法や蒸着法や回転塗布やドラ
イフィル等の成膜手法を用いて順次、積層するように形
成する(ステップ(a):成膜工程)。次に、所望のアド
レス電極1000のパターンとなるように、レジスト2
500を露光・現像する(ステップ(b)(c):ホトリソ工
程)。次に、Cr用のエッチング液を用いてCr層1000
aを所望のパターンにエッチングする(ステップ(d):エ
ッチング工程)。次に、その露光・現像したレジスト2
500を剥離し、再度、レジスト2500を形成する
(ステップ(e)(f))。以上の処理をCu層1000b、Cr
層1000cの各層について繰り返すことにより(ステ
ップ(g)〜(o))、背面ガラス基板500上にアドレス電
極1000を形成する。First, a Cr / Cu / Cr layer (1000a-c) serving as an address electrode 1000 on a rear glass substrate 500 and a resist 2500 for forming a pattern of the address electrode 1000 are formed by sputtering, vapor deposition, spin coating, or the like. The layers are sequentially formed by using a film forming technique such as dry fill (step (a): film forming step). Next, the resist 2 is formed so as to have a desired pattern of the address electrode 1000.
Exposure and development of 500 are performed (steps (b) and (c): photolithography step). Next, the Cr layer 1000 was etched using a Cr etching solution.
a is etched into a desired pattern (step (d): etching step). Next, the exposed and developed resist 2
The resist 500 is peeled off, and a resist 2500 is formed again (steps (e) and (f)). The above processing is performed for the Cu layer 1000b, Cr
The address electrode 1000 is formed on the rear glass substrate 500 by repeating the process for each layer of the layer 1000c (steps (g) to (o)).
【0011】一般に、このようなエッチング液を用いた
プロセスをウエットエッチングと呼ぶが、従来のウエッ
トエッチングでは、レジスト2500を有機材料で形成
していた。Generally, a process using such an etching solution is called wet etching. In the conventional wet etching, the resist 2500 is formed of an organic material.
【0012】また、従来、ウエットエッチングにより電
極を形成する場合、レジストを形成するためのホトリソ
工程が必須であった。[0012] Conventionally, when an electrode is formed by wet etching, a photolithography step for forming a resist has been essential.
【0013】[0013]
【発明が解決しようとする課題】我々は、ホトリソ工程
の回数を削減するために、例えば、ステップ(a)〜(c)で
形成したレジスト2500だけを用いてCr層1000
a、Cu層1000b、Cr層1000c等の多層配線を形成
することについて検討した。この形成方法は、エッチン
グ液にCr層とCu層を選択エッチング可能なものを用いれ
ば可能となるが、実際にはアルカリ現像・剥離タイプの
レジストに対してダメージを与えることのないエッチン
グ液を用いてエッチングするとCr層1000a、100
0cが極めてサイドエッチされやすくなり、Cr/Cu/Cr層
の加工精度が非常に不安定になることが実験結果より明
らかとなった。Cr層がサイドエッチされた場合、そのサ
イドエッチされた部分が間隙となり、ボイドやエッチン
グ液等の残査が入り込み、誘電体の焼成工程で配線の浸
食による断線不良を生じてしまう。配線が断線すると、
ガス放電型表示パネルにおいて表示に寄与しない線が存
在することとなり、表示パネルとしては致命的な問題と
なってしまう。なお、Cr/Cu/Cr層は、他の電極材料に比
べて低抵抗な配線となるため、ガス放電型表示パネルの
ような大型の表示機器に対して非常に有効であるが、Cr
/Al/Cr等の多層配線をウエットエッチングにより形成す
る場合でも同様の問題が生じる。In order to reduce the number of photolithography steps, for example, we use only the resist 2500 formed in steps (a) to (c) to form the Cr layer 1000.
a, Formation of a multilayer wiring such as a Cu layer 1000b and a Cr layer 1000c was studied. This method can be used if an etchant capable of selectively etching the Cr layer and the Cu layer can be used, but in practice, an etchant that does not damage the resist of the alkali developing / peeling type is used. Etching and Cr layer 1000a, 100
It has been clarified from the experimental results that 0c becomes extremely easy to be side-etched, and the processing accuracy of the Cr / Cu / Cr layer becomes very unstable. When the Cr layer is side-etched, the side-etched portion becomes a gap, and residuals such as voids and etchant enter therein, causing a disconnection failure due to erosion of the wiring in the firing process of the dielectric. If the wiring breaks,
In the gas discharge type display panel, there is a line that does not contribute to display, which is a fatal problem for the display panel. Note that the Cr / Cu / Cr layer is a wiring that has a lower resistance than other electrode materials, and is therefore very effective for large display devices such as gas discharge display panels.
A similar problem occurs when a multilayer wiring of / Al / Cr or the like is formed by wet etching.
【0014】また、レジストを有機材料で形成すると、
レジストと電極との密着性が原因で生ずるエッチング液
によるレジスト界面での浸食や、異物および気泡の巻き
込みが原因で生ずるレジスト欠陥による浸食が生じ、こ
れによって断線不良を生ずることも明らかになった。そ
の他、従来のレジストは、ホトリソ工程により形成され
ていたため、異物等が原因となりレジスト欠陥を生じ易
かった。レジスト欠陥があるままウエットエッチングに
より電極を形成すれば、レジスト欠陥に対応した領域も
エッチングされ、電極は断線しやすかった。これらの問
題は、Cr/Cu/Cr、Cr/Al/Cr等の多層配線に限らず、Al、
Ag、Ni、Au等の配線をウエットエッチングにより形成す
る場合でも同様の問題が生じる。When the resist is formed of an organic material,
It has also been found that erosion occurs at the resist interface due to an etching solution caused by the adhesion between the resist and the electrode, and erosion occurs due to a resist defect caused by the inclusion of foreign matter and bubbles, thereby causing a disconnection failure. In addition, since the conventional resist is formed by a photolithography process, it is easy to cause a resist defect due to a foreign substance or the like. If an electrode was formed by wet etching in the presence of a resist defect, the region corresponding to the resist defect was also etched, and the electrode was easily broken. These problems are not limited to multilayer wiring such as Cr / Cu / Cr, Cr / Al / Cr, etc.
A similar problem occurs when a wiring of Ag, Ni, Au or the like is formed by wet etching.
【0015】このように、従来のウエットエッチングを
用いて電極を形成したガス放電型表示パネルや配線基板
においては、電極のサイドエッチや予期せぬ浸食により
断線不良が生じやすかった。また、レジスト欠陥が原因
で生ずる断線不良も生じやすかった。As described above, in a gas discharge type display panel or a wiring substrate in which electrodes are formed by using conventional wet etching, disconnection failure is likely to occur due to side etching or unexpected erosion of the electrodes. In addition, disconnection failures caused by resist defects were likely to occur.
【0016】[0016]
【課題を解決するための手段】本発明の目的は、配線基
板やガス放電型表示パネルに形成する電極の断線不良を
抑制することにある。特に、電極をウエットエッチング
により形成する場合の断線不良を抑制することを目的と
する。SUMMARY OF THE INVENTION It is an object of the present invention to suppress a disconnection failure of an electrode formed on a wiring board or a gas discharge type display panel. In particular, an object of the present invention is to suppress a disconnection defect when an electrode is formed by wet etching.
【0017】本発明は、上記目的を達成するために、ウ
エットエッチングにおけるレジストを無機材料で形成し
た。According to the present invention, in order to achieve the above object, a resist in wet etching is formed of an inorganic material.
【0018】すなわち、複数の第一の電極を有する前面
基板と、複数の第二の電極を有する背面基板とを備え、
少なくとも該第一の電極もしくは該第二の電極を無機材
料から成るレジストを用いてウエットエッチングにより
形成した。That is, a front substrate having a plurality of first electrodes and a rear substrate having a plurality of second electrodes are provided.
At least the first electrode or the second electrode was formed by wet etching using a resist made of an inorganic material.
【0019】また、複数の第一の電極と、該第一の電極
を覆う第一の誘電体層とを有する前面基板と、複数の第
二の電極と、該第二の電極を覆う第二の誘電体層とを有
する背面基板とを備え、少なくとも該第一の電極と該第
一の誘電体層との間もしくは該第二の電極と該第二の誘
電体層との間に無機材料層を有し、該無機材料層を用い
て該第一の電極若しくは該第二の電極をウエットエッチ
ングにより形成した。Further, a front substrate having a plurality of first electrodes, a first dielectric layer covering the first electrodes, a plurality of second electrodes, and a second substrate covering the second electrodes. And a back substrate having a dielectric layer of at least between the first electrode and the first dielectric layer or between the second electrode and the second dielectric layer of an inorganic material A first electrode or the second electrode was formed by wet etching using the inorganic material layer.
【0020】これによって無機材料をスパッタリング法
や蒸着法等を用いて成膜したレジストは、従来の有機材
料のレジストに比べて電極との密着性が増すので、エッ
チング液によるレジスト界面での浸食を抑制することが
でき、断線不良を低減することができた。As a result, a resist formed of an inorganic material by a sputtering method or a vapor deposition method has higher adhesion to an electrode than a conventional organic material resist, so that erosion at the resist interface by an etching solution is prevented. Thus, it was possible to reduce disconnection defects.
【0021】また、無機材料をレジストとして用いれ
ば、従来の有機材料に比べてエッチングダメージを考慮
する必要も無くなく、エッチング量を制御しやすいエッ
チング液が使用可能となり、安価な無機材料を用いて従
来のサイドエッチによる断線を抑制することができた。
無機材料としては、例えば、ITOやSiO2やNiとCrの
合金層などを用いれば良い。When an inorganic material is used as a resist, there is no need to consider etching damage as compared with a conventional organic material, and an etchant that can easily control the amount of etching can be used. The disconnection due to the conventional side etch can be suppressed.
As the inorganic material, for example, ITO, SiO2, an alloy layer of Ni and Cr, or the like may be used.
【0022】また、無機材料層は電極や誘電体層との反
応も少ないので、無機材料層を剥離せずに電極と誘電体
層との間に介在させることもでき、これによって電極と
誘電体層との反応による電極の浸食や断線を抑制するこ
とも可能となった。Further, since the inorganic material layer has little reaction with the electrode and the dielectric layer, it can be interposed between the electrode and the dielectric layer without peeling the inorganic material layer. It has also become possible to suppress erosion and disconnection of the electrode due to reaction with the layer.
【0023】なお、無機材料層を用いたレジストの形成
方法は、ホトリソ、ブラスター、レーザ等のいかなる方
法を用いて形成しても良い。As a method of forming a resist using an inorganic material layer, any method such as photolithography, blaster, or laser may be used.
【0024】また、本発明は、上記目的を達成するため
にレジストをブラスターを用いて形成することとした。
すなわち、本発明は、複数の第一の電極を有する前面基
板と、複数の第二の電極を有する背面基板とを備え、少
なくとも該第一の電極上もしくは該第二の電極上にブラ
スターを用いて形成した材料層を有し、該材料層を用い
て該第一の電極もしくは該第二の電極をウエットエッチ
ングにより形成した。この場合、材料層が第一、第二の
電極のレジストとなる。Further, in the present invention, in order to achieve the above object, a resist is formed by using a blaster.
That is, the present invention includes a front substrate having a plurality of first electrodes and a back substrate having a plurality of second electrodes, and uses a blaster on at least the first electrode or the second electrode. The first electrode or the second electrode was formed by wet etching using the material layer. In this case, the material layer becomes a resist for the first and second electrodes.
【0025】この材料層を形成するには該材料層のレジ
ストとなる保護層を形成しなければならないが、ブラス
ターを用いて材料層(レジスト)を形成するので、保護
層と材料層との界面にエッチング液が浸透することはな
く、材料層(レジスト)の欠陥が生ずる可能性が低くな
った。従って、欠陥の少ない材料層(レジスト)を用い
てウエットエッチングするので電極の断線等を抑制する
ことができた。また、ブラスターを用いたレジストの加
工は、短時間かつ安価に実現することができた。To form this material layer, a protective layer serving as a resist for the material layer must be formed. However, since the material layer (resist) is formed using a blaster, an interface between the protective layer and the material layer is formed. The etching liquid did not penetrate into the substrate, and the possibility of causing a defect in the material layer (resist) was reduced. Therefore, since the wet etching is performed using the material layer (resist) having few defects, disconnection of the electrode and the like can be suppressed. Further, the processing of the resist using the blaster could be realized in a short time and at low cost.
【0026】その他、前記材料層をブラスターの代わり
にレーザーを用いて形成すれば、ブラスターで用いた保
護層さえ形成することがないので、ホトリソ工程無しに
電極を形成することができ、大幅に電極を形成する工程
を短縮することができた。当然、電極パターンを形成す
るためのマスクも不要となる。また、ホトリソ工程を用
いずに前記材料層(レジスト)を形成すれば、材料層を
所望のパターンとなるようにレーザーにより除去するだ
けなので、レジスト欠陥を極めて少なくすることができ
た。In addition, if the material layer is formed by using a laser instead of a blaster, even a protective layer used in the blaster is not formed, so that an electrode can be formed without a photolithography step. Could be shortened. Naturally, a mask for forming an electrode pattern is not required. Further, if the material layer (resist) is formed without using the photolithography process, the material layer is merely removed by a laser so as to have a desired pattern, so that the resist defects can be extremely reduced.
【0027】これらの場合の材料層(レジスト)は、有
機材料であっても無機材料であっても良い。The material layer (resist) in these cases may be an organic material or an inorganic material.
【0028】さらにブラスターを使用する場合におい
て、ブラスターのノズルを絞ることによってレーザーと
同様の加工が可能である。さらに、材料層(レジスト)
を所望のパターンに機械的に削ってもレーザーと同様の
加工が可能である。Further, when a blaster is used, the same processing as a laser can be performed by narrowing the nozzle of the blaster. Furthermore, material layer (resist)
Even if it is mechanically cut into a desired pattern, the same processing as laser can be performed.
【0029】[0029]
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0030】図1は、背面基板上にアドレス電極を形成
する第一の実施の形態である。FIG. 1 shows a first embodiment in which address electrodes are formed on a rear substrate.
【0031】図において、10は背面ガラス基板、11
a、11b、11cはアドレス電極であり、順にCr/Cu/Cr
層を積層している。25はレジストとなる無機材料層、
26はレジスト25のパターンを形成するためのホトレ
ジスト層である。In the figure, reference numeral 10 denotes a rear glass substrate, 11
a, 11b, 11c are address electrodes, which are Cr / Cu / Cr in order.
The layers are stacked. 25 is an inorganic material layer to be a resist,
Reference numeral 26 denotes a photoresist layer for forming a pattern of the resist 25.
【0032】まず、ガラス基板10にCr層11c、Cu層
11b、Cr層11a、無機材料層25となるITO層を順次
スパッタ成膜した後、ホトレジスト26となるドライフ
イルムレジストをラミネートする(ステップ(a))。First, after a Cr layer 11c, a Cu layer 11b, a Cr layer 11a, and an ITO layer serving as an inorganic material layer 25 are sequentially formed on the glass substrate 10 by sputtering, a dry film resist serving as a photoresist 26 is laminated (step (step (1))). a)).
【0033】次に、所望の電極パターンとなるようにホ
トレジスト26(ドライフィルムレジスト)の露光、現
像を行った後、ベークを行う(ステップ(b))。Next, after the photoresist 26 (dry film resist) is exposed and developed so as to have a desired electrode pattern, baking is performed (step (b)).
【0034】次に炭酸カルシウムによるブラスト処理を
行い無機材料層25(ITO層)の除去を行う(ステップ
(c)(d))。このブラスト処理によるレジストの加工は、
極めて短時間で、しかもレジスト幅とほぼ同一の幅のパ
ターンを高精度に形成することが出来た。Next, the inorganic material layer 25 (ITO layer) is removed by performing a blasting treatment with calcium carbonate (step).
(c) (d)). The processing of the resist by this blast processing,
A pattern having a width almost the same as the resist width could be formed in a very short time with high precision.
【0035】次に、ホトレジスト26(ドライフィルム
レジスト)を剥離する(ステップ(e))。ここで、前述
のブラスト処理により生じた無機材料層25(ITO層)
の粉塵を洗浄により除去することが好ましい。Next, the photoresist 26 (dry film resist) is removed (step (e)). Here, the inorganic material layer 25 (ITO layer) generated by the above-mentioned blast processing
It is preferable to remove the dust by washing.
【0036】続いて、過マンガン酸カリウムとメタケイ
酸ナトリウムからなる水溶液を用いてCr層11aのエッ
チングを行う(ステップ(f))。この場合、前述の無機
材料層25(ITO層)がCr層11aのレジストとなる。過
マンガン酸カリウムとメタケイ酸ナトリウムからなる水
溶液は、Cr層11aをエッチング可能なアルカリ性の水
溶液であり、無機材料層25(ITO層)とCu層11bに対
してほぼエッチングしない。これによって、無機材料層
25(ITO層)はアルカリ性の水溶液により実質的に浸
食されることなく、かつCr層11aもほとんどサイドエ
ッチされずに形成することができた。また、無機材料層
25(ITO層)とCr層11aとの密着性は良く、Cr層11
aの無機材料層25(ITO層)との界面が浸食されること
はなかった。Subsequently, the Cr layer 11a is etched using an aqueous solution comprising potassium permanganate and sodium metasilicate (step (f)). In this case, the above-mentioned inorganic material layer 25 (ITO layer) serves as a resist for the Cr layer 11a. The aqueous solution composed of potassium permanganate and sodium metasilicate is an alkaline aqueous solution capable of etching the Cr layer 11a, and hardly etches the inorganic material layer 25 (ITO layer) and the Cu layer 11b. As a result, the inorganic material layer 25 (ITO layer) could be formed substantially without erosion by the alkaline aqueous solution, and the Cr layer 11a was hardly side-etched. Further, the adhesion between the inorganic material layer 25 (ITO layer) and the Cr layer 11a is good, and
The interface with the inorganic material layer 25 (ITO layer) of a was not eroded.
【0037】次に硫酸第二鉄と硫酸からなる水溶液を用
いてCu層11bのエッチングを行う(ステップ(g))。こ
の場合、前述の無機材料層25(ITO層)とCr層11aが
Cu層11bのレジストとなる。硫酸第二鉄と硫酸からな
る水溶液は、Cu層11bをエッチング可能な酸性の水溶
液であり、無機材料層25(ITO層)とCr層11aに対し
てほぼエッチングしない。これによって、Cr層11a 、
Cu層11bはほとんどサイドエッチされずに形成するこ
とができた。Next, the Cu layer 11b is etched using an aqueous solution comprising ferric sulfate and sulfuric acid (step (g)). In this case, the aforementioned inorganic material layer 25 (ITO layer) and the Cr layer 11a
It becomes a resist for the Cu layer 11b. The aqueous solution composed of ferric sulfate and sulfuric acid is an acidic aqueous solution capable of etching the Cu layer 11b, and hardly etches the inorganic material layer 25 (ITO layer) and the Cr layer 11a. Thereby, the Cr layer 11a,
The Cu layer 11b could be formed with almost no side etching.
【0038】次に、再び過マンガン酸カリウムとメタケ
イ酸ナトリウムからなる水溶液を用いてCrのエッチング
を行いCr/Cu/Cr/ITOの構成の電極配線を形成する(ステ
ップ(h))。Next, Cr is etched again using an aqueous solution comprising potassium permanganate and sodium metasilicate to form an electrode wiring having a structure of Cr / Cu / Cr / ITO (step (h)).
【0039】以上のプロセスにより、サイドエッチ等に
よる断線不良の少ないCr/Cu/Cr/ITOの構成の電極配線を
得ることができた。By the above process, it was possible to obtain an electrode wiring having a structure of Cr / Cu / Cr / ITO with few disconnection defects due to side etching or the like.
【0040】このように無機材料層25(ITO層)をレ
ジストとすると、無機材料層25とCr層11aとの十分
な密着性を確保でき、エッチング液によるレジスト界面
での電極の浸食や断線不良を抑制することができた。ま
た、異物や気泡等の巻き込みによる無機材料層25のレ
ジスト欠陥が少なくなり、エッチング液による電極の浸
食や断線不良を抑制することができた。When the inorganic material layer 25 (ITO layer) is used as a resist as described above, sufficient adhesion between the inorganic material layer 25 and the Cr layer 11a can be ensured, and electrode erosion or disconnection failure at the resist interface due to the etching solution. Was able to be suppressed. In addition, resist defects of the inorganic material layer 25 due to entrapment of foreign matter, bubbles, and the like were reduced, and erosion and disconnection failure of the electrode by the etching solution could be suppressed.
【0041】また、無機材料層25をレジストとするこ
とで、エッチング液の選択幅が広がり、従来のCr層11
a、cのサイドエッチを抑制することができた。また、レ
ジストへのエッチングダメージを考慮する必要がなくな
った。Further, by using the inorganic material layer 25 as a resist, the selection range of the etching solution is widened, and the conventional Cr layer 11 is formed.
The side etch of a and c could be suppressed. Further, it is no longer necessary to consider the etching damage to the resist.
【0042】また、従来のエッチング液に代わりサンド
ブラスト等のブラスターを用いたことで、無機材料層2
5のレジスト欠陥を抑制することができた。すなわち、
ホトレジスト26と無機材料層との界面からエッチング
液が浸透することがないので、無機材料層25(レジス
ト)の欠陥が生ずる可能性は低く、その欠陥の少ない無
機材料層25(レジスト)を用いてウエットエッチング
するので電極の断線等を抑制することができた。Also, by using a blaster such as sandblasting instead of the conventional etching solution, the inorganic material layer 2
5 was able to suppress the resist defect. That is,
Since the etchant does not penetrate from the interface between the photoresist 26 and the inorganic material layer, it is unlikely that a defect occurs in the inorganic material layer 25 (resist). Since the wet etching was performed, disconnection of the electrode and the like could be suppressed.
【0043】また、この電極形成プロセスでは、Cr層を
アルカリ性の水溶液によりエッチングしている。従来、
ホトリソ工程を用いて耐アルカリ性の有機レジストで形
成する場合、耐アルカリ性の有機レジストに対する現像
液、剥離液が高価かつ公害の原因となっていたが、本プ
ロセスでは無機レジストを用いるため電極や誘電体等と
の反応が少ないことから剥離する必要が無くなり剥離液
が不要となった。またホトリソ工程の代わりにブラスタ
ーを用いて無機レジストを形成するので耐アルカリ性の
有機レジストに対する現像液を使用することもなくなっ
た。すなわち、従来の耐アルカリ性の有機レジストに対
する現像液や剥離液の問題はなくなった。In this electrode formation process, the Cr layer is etched with an alkaline aqueous solution. Conventionally,
When forming with an alkali-resistant organic resist using the photolithography process, the developing solution and stripping solution for the alkali-resistant organic resist were expensive and caused pollution. Since there is little reaction with the above, there is no need for stripping, and a stripping solution is not required. Further, since the inorganic resist is formed by using a blaster instead of the photolithography process, a developer for an alkali-resistant organic resist is not used. That is, the problem of the conventional developing solution and stripping solution for the alkali-resistant organic resist is eliminated.
【0044】次に、図2は背面基板上にアドレス電極を
形成する第二の実施の形態である。Next, FIG. 2 shows a second embodiment in which address electrodes are formed on a rear substrate.
【0045】図1では、Cu層11bのエッチングにおい
て無機材料層25(ITO層)のピンホール等の欠陥部にC
u層のエッチング液が微量に残り、後工程でCu層を浸食
する場合があることが分かった。従って、図2では、以
下のようなプロセスにより電極を形成した。In FIG. 1, when the Cu layer 11b is etched, a defect such as a pinhole of the inorganic material layer 25 (ITO layer) is formed.
It was found that a very small amount of the etchant of the u layer remained and might erode the Cu layer in a later step. Therefore, in FIG. 2, the electrodes were formed by the following process.
【0046】まず、図1と同様のプロセスを経て、Cr層
11aをエッチングする(ステップ(a)〜(e))。First, the Cr layer 11a is etched through the same process as in FIG. 1 (steps (a) to (e)).
【0047】次に、無機材料層25(ITO層)上にCu用
エッチング液に対して浸食されないホトレジスト26
(ドライフィルムレジスト)をラミネートした後(ステ
ップ(f))、無機材料層25(ITO層)を覆うようなパタ
ーンに露光・現像する(ステップ(g))。その後、ホト
レジスト26(ドライフィルムレジスト)の露光されて
いない部分を除去し(ステップ(h))、図1と同様のエ
ッチング液によりCu層11bのエッチングを行う(ステ
ップ(I))。そして、ホトレジスト26(ドライフィル
ムレジスト)を剥離する(ステップ(j))。その後のプ
ロセスは図1と同様に行う。Next, on the inorganic material layer 25 (ITO layer), a photoresist 26 which is not eroded by the Cu etching solution is formed.
After laminating (dry film resist) (step (f)), it is exposed and developed into a pattern covering the inorganic material layer 25 (ITO layer) (step (g)). Thereafter, the unexposed portions of the photoresist 26 (dry film resist) are removed (step (h)), and the Cu layer 11b is etched with the same etchant as in FIG. 1 (step (I)). Then, the photoresist 26 (dry film resist) is removed (step (j)). Subsequent processes are performed in the same manner as in FIG.
【0048】これによって、無機材料層25(ITO層)
のピンホール等の欠陥にCu用エッチング液が残るとが無
くなり、後工程においてCu層が浸食されることを抑制で
きた。Thus, the inorganic material layer 25 (ITO layer)
When the etching solution for Cu remained in the defects such as the pinholes, the erosion of the Cu layer in the subsequent process could be suppressed.
【0049】次に、図3は背面基板上にアドレス電極を
形成する第三の実施の形態である。Next, FIG. 3 shows a third embodiment in which address electrodes are formed on a rear substrate.
【0050】図1とは、炭酸カルシウムによるブラスト
処理を無機材料層25(ITO層)だけでなく、Cr層11a
まで行い(ステップ(d))、 Cu層11bをエッチングし
た後(ステップ(e))、ホトレジスト26(ドライフィ
ルムレジスト)を剥離する(ステップ(f))点が相違
し、その他は同様である。従って、ホトレジスト26
(ドライフィルムレジスト)は、Cu層11bのエッチン
グ液に対してエッチングされない材料を選定した。FIG. 1 is different from FIG. 1 in that the blast treatment with calcium carbonate is performed not only on the inorganic material layer 25 (ITO layer) but also on the Cr layer 11a.
(Step (d)), and after etching the Cu layer 11b (Step (e)), the photoresist 26 (dry film resist) is removed (Step (f)), and the other points are the same. Therefore, the photoresist 26
As the (dry film resist), a material that was not etched by the etching solution for the Cu layer 11b was selected.
【0051】これによってCr層11aをエッチングする
工程が無くなり、電極形成プロセスを簡略化することが
できた。また、ブラスト法の効率とウエットエッチング
法の効率とを考えても、Cu層11b の材料特性と膜厚か
らして、Cr層11aまでをブラスト法で加工することが
好ましい。このようにブラスト法等のドライエッチング
法とウエットエッチング方とを組み合わせて電極を形成
することは、プロセスの簡略化や電極の断線不良に対し
て有効である。As a result, the step of etching the Cr layer 11a is eliminated, and the electrode forming process can be simplified. Also, considering the efficiency of the blast method and the efficiency of the wet etching method, it is preferable to process up to the Cr layer 11a by the blast method based on the material characteristics and the film thickness of the Cu layer 11b. The formation of the electrode by combining the dry etching method such as the blast method and the wet etching method in this manner is effective for simplifying the process and preventing the disconnection of the electrode.
【0052】次に、図4は背面基板上にアドレス電極を
形成する第四の実施の形態である。Next, FIG. 4 shows a fourth embodiment in which address electrodes are formed on a rear substrate.
【0053】図4は、ホトリソ工程を用いずに電極を形
成した例である。FIG. 4 shows an example in which electrodes are formed without using the photolithography process.
【0054】まず、ガラス基板10にCr層11c、Cu層
11b、Cr層11a、無機材料層25となるITO層を順次
スパッタ成膜する(ステップ(a))。First, a Cr layer 11c, a Cu layer 11b, a Cr layer 11a, and an ITO layer to be an inorganic material layer 25 are sequentially formed on the glass substrate 10 by sputtering (step (a)).
【0055】次に、所望の電極パターンとなるようにレ
ーザーを用いて無機材料層25(ITO層)の除去を行う
(ステップ(b))。Next, the inorganic material layer 25 (ITO layer) is removed using a laser so as to obtain a desired electrode pattern (step (b)).
【0056】その後は、図1と同様にCr層11a、Cu1
1b、Cr11cを順にエッチングして電極配線を形成する
(ステップ(c)〜(e))。Thereafter, similarly to FIG. 1, the Cr layer 11a, Cu1
1b and Cr11c are sequentially etched to form an electrode wiring (steps (c) to (e)).
【0057】このようにレーザーを用いれば図1〜図3
に示すようなホトリソ工程無しにレジストを形成するこ
とができ、電極形成プロセスを大幅に簡略化することが
できた。また、電極を形成するためのマスクも不要とな
った。When a laser is used as described above, FIGS.
The resist could be formed without the photolithography step as shown in (1), and the electrode formation process could be greatly simplified. Further, a mask for forming an electrode is not required.
【0058】ホトリソ工程が無くなることにより、異物
等が付着して生ずる未露光部分によるレジスト欠陥が無
くなるので、そのレジスト欠陥が原因で生ずるウエット
エッチング時の断線不良等を抑制することができた。す
なわち、異物に強い電極形成プロセスを実現することが
できた。The elimination of the photolithography step eliminates resist defects due to unexposed portions caused by the attachment of foreign matter and the like, thereby suppressing disconnection defects and the like during wet etching caused by the resist defects. That is, it was possible to realize an electrode forming process that is resistant to foreign matter.
【0059】なお、図3のようにCr層11aまでをレー
ザーによって加工しても良い。これはCr層の厚さからし
ても実現可能であり、また、実際に高精度に加工するこ
とができた。そのプロセスを図5に示す通りである。Incidentally, as shown in FIG. 3, up to the Cr layer 11a may be processed by laser. This was feasible even from the thickness of the Cr layer, and could be actually processed with high precision. The process is as shown in FIG.
【0060】図4、図5のプロセスでは、Cu層11bの
エッチングにおいて無機材料層25(ITO層)のピンホ
ール等の欠陥部にCu層のエッチング液が微量に残り、後
工程でCu層を浸食する場合があることが分かった。従っ
て、図6では、この点を解決するために以下のようなプ
ロセスにより電極を形成した。なお、図6では、図5の
プロセスを対象として説明する。In the processes shown in FIGS. 4 and 5, a very small amount of the Cu layer etchant remains in defect portions such as pinholes of the inorganic material layer 25 (ITO layer) in the etching of the Cu layer 11b. It has been found that erosion may occur. Therefore, in FIG. 6, in order to solve this point, an electrode is formed by the following process. FIG. 6 illustrates the process of FIG.
【0061】まず、ガラス基板10にCr層11c、Cu層
11b、Cr層11aを順次スパッタ成膜した後、無機材料
層25となるITO層、 Cu層11bのエッチング液に対し
て浸食されないレジスト27を形成する(ステップ
(a))。First, a Cr layer 11c, a Cu layer 11b, and a Cr layer 11a are sequentially formed on the glass substrate 10 by sputtering, and then a resist 27 which is not eroded by an etching solution for the ITO layer and the Cu layer 11b to be the inorganic material layer 25 is formed. Form (step
(a)).
【0062】次に、所望の電極パターンとなるようにレ
ーザーを用いてレジスト27、無機材料層25Cr層11
aを除去する(ステップ(b))。このようにレジスト27
はレーザーによって形成するので、従来のホトリソ工程
で用いるような感光性の材料である必要はない。Next, a resist 27, an inorganic material layer 25, and a Cr layer 11 are formed by using a laser so as to form a desired electrode pattern.
Remove a (step (b)). Thus, the resist 27
Is formed by a laser, and need not be a photosensitive material as used in a conventional photolithography process.
【0063】次に硫酸第二鉄と硫酸からなる水溶液を用
いてレジスト27を用いてCu層11bのエッチングを行
う(ステップ(c))。このとき、無機材料層25上には
レジスト27があるので、無機材料層25は浸食されに
くい。Next, the Cu layer 11b is etched using the resist 27 using an aqueous solution comprising ferric sulfate and sulfuric acid (step (c)). At this time, since the resist 27 is present on the inorganic material layer 25, the inorganic material layer 25 is not easily eroded.
【0064】その後、レジスト27を剥離し、過マンガ
ン酸カリウムとメタケイ酸ナトリウムからなる水溶液を
用いてCr層11cのエッチングを行う(ステップ(d))。
レジスト27はステップ(e)後に剥離しても良い。Thereafter, the resist 27 is peeled off, and the Cr layer 11c is etched using an aqueous solution comprising potassium permanganate and sodium metasilicate (step (d)).
The resist 27 may be stripped after step (e).
【0065】以上のプロセスにより、サイドエッチ等に
よる断線不良の少ないCr/Cu/Cr/ITOの構成の電極配線を
得ることができた(ステップ(e))。By the above process, an electrode wiring having a Cr / Cu / Cr / ITO structure with less disconnection failure due to side etching or the like was obtained (step (e)).
【0066】これによって、無機材料層25(ITO層)
にCu用エッチング液が残ることが無くなり、後工程にお
いてCu層が浸食されることを抑制することができた。Thus, the inorganic material layer 25 (ITO layer)
Thus, the Cu etchant did not remain, and the erosion of the Cu layer in the subsequent process could be suppressed.
【0067】次に、サイドエッチなどが少なく、これま
での実施例に比べてさらに工程を削減した低コストの電
極について説明する。Next, a description will be given of a low-cost electrode which has less side etching and the like, and further reduces the number of steps as compared with the previous embodiments.
【0068】図10はスパッタリング等による成膜回数
を低減し,さらに低コストを目的として電極を形成した
例である。FIG. 10 shows an example in which electrodes are formed for the purpose of reducing the number of times of film formation by sputtering or the like and further reducing cost.
【0069】まず,ガラス基板10にCr層11c,Cu層
11b,無機材料層25となるNiとCrの合金層を順次ス
パッタする(ステップ(a))。 なお、NiとCrの合金層で
あれば、後のCr層11bとCu層11cとの選択エッチン
グが可能である。また、レーザ加工も容易な材料であ
る。First, a Cr layer 11c, a Cu layer 11b, and an alloy layer of Ni and Cr to be the inorganic material layer 25 are sequentially sputtered on the glass substrate 10 (step (a)). In the case of an alloy layer of Ni and Cr, selective etching of the subsequent Cr layer 11b and Cu layer 11c is possible. In addition, it is a material that can be easily laser-processed.
【0070】次に,所望の電極パターンとなるようにレ
ーザを用いて無機材料層25(NiとCrの合金層)の除去
を行う(ステップ(b))。当然、前述の実施例のように
ブラスト加工でも良い。Next, the inorganic material layer 25 (the alloy layer of Ni and Cr) is removed using a laser so as to obtain a desired electrode pattern (step (b)). Of course, blasting may be performed as in the above-described embodiment.
【0071】その後は,図3と同様にCu層11b,Cr層
11cを順にエッチングして電極配線を形成する(ステ
ップ(c) 〜(d))。Thereafter, similarly to FIG. 3, the Cu layer 11b and the Cr layer 11c are sequentially etched to form electrode wirings (steps (c) to (d)).
【0072】この電極構成であれば、これまでの実施例
に記載したCr層11aが不要となるので、そのCr層
11aの成膜工程などを省略でき、コストをさらに低減
することが可能となる。また、Cr層11cと、Cu層
11bと、NiとCrの合金層とで構成される電極は、
サイドエッチなどによる断線防止の他、Cr層11cに
よる基板10との接着力、Cu層11bによる低抵抗化、
NiとCrの合金層による誘電体層(図示せず)との
反応防止を実現できるので、プラズマデスプレイパネル
に要求される条件を満足することができる。なお、Ni
とCrの合金層に代えて、 SiO2、ITO、Si、Niなどで
も良い。With this electrode configuration, the Cr layer 11a described in the previous embodiments becomes unnecessary, so that the step of forming the Cr layer 11a can be omitted, and the cost can be further reduced. . Further, an electrode composed of a Cr layer 11c, a Cu layer 11b, and an alloy layer of Ni and Cr is:
In addition to prevention of disconnection due to side etching, etc., adhesion to the substrate 10 by the Cr layer 11c, lowering resistance by the Cu layer 11b,
Since the reaction of the alloy layer of Ni and Cr with the dielectric layer (not shown) can be prevented, the conditions required for the plasma display panel can be satisfied. Note that Ni
Instead of an alloy layer of Cr and Cr, SiO2, ITO, Si, Ni or the like may be used.
【0073】同様に、図11はスパッタリング等による
成膜回数を低減するとともに,Cr層を厚くすることに
より無機材料層25として用いて電極を形成した例であ
る。Similarly, FIG. 11 shows an example in which the number of times of film formation by sputtering or the like is reduced and the Cr layer is thickened to form an electrode using the inorganic material layer 25.
【0074】まず,ガラス基板10にCr層11c,Cu層
11b,無機材料層25となる厚いCr層を順次スパッタ
する(ステップ(a))。Cr層25は、Cr層11cの
3倍以上の厚さであることが、後述するプロセス条件の
設定を容易にする上で好ましい。First, a Cr layer 11c, a Cu layer 11b, and a thick Cr layer to be the inorganic material layer 25 are sequentially sputtered on the glass substrate 10 (step (a)). It is preferable that the thickness of the Cr layer 25 be three times or more the thickness of the Cr layer 11c in order to facilitate setting of process conditions described later.
【0075】次に,所望の電極パターンとなるようにレ
ーザを用いて無機材料層25(厚いCr層)の除去を行う
(ステップ(b))。当然、前述の実施例のようにブラス
ト加工でもよい。Next, the inorganic material layer 25 (thick Cr layer) is removed using a laser so as to obtain a desired electrode pattern (step (b)). Of course, blasting may be performed as in the above-described embodiment.
【0076】その後は,図3と同様にCu層11b,Cr層
11cを順にエッチングして電極配線を形成する(ステ
ップ(c) 〜(d))。Thereafter, similarly to FIG. 3, the Cu layer 11b and the Cr layer 11c are sequentially etched to form an electrode wiring (steps (c) to (d)).
【0077】この場合,Cr層11cをエッチングすると
無機材料層25(厚いCr層)もエッチングされて膜減り
を起こすが,Cr層11cより無機材料層25が十分に厚
くすることにより信頼性上問題のない電極を形成でき
た。また、無機材料層25を厚くすることで、無機材料
層25にピンホールが形成されにくくなるので、Cr層
11bの表面のエッチング液の残査が少なくなり、この
エッチング残査により後工程においてCu層を侵食する
ことを防ぐことができる。In this case, when the Cr layer 11c is etched, the inorganic material layer 25 (thick Cr layer) is also etched to reduce the film thickness. However, since the inorganic material layer 25 is sufficiently thicker than the Cr layer 11c, there is a problem in reliability. An electrode having no defects could be formed. Also, by making the inorganic material layer 25 thicker, pinholes are less likely to be formed in the inorganic material layer 25, so that the residue of the etching solution on the surface of the Cr layer 11b is reduced, and this etching residue causes Cu in a later step. Erosion of the layer can be prevented.
【0078】このようにCr層25を厚くすれば、下層
のCu層11bやCr層11cのエッチングに対して選
択性がなくても、これまでのようにレーザ加工などのド
ライエッチングと、ウエットエッチングとを組み合わせ
た電極形成が可能となる。If the Cr layer 25 is made thicker as described above, dry etching such as laser processing and wet etching as in the past can be performed even if the underlying Cu layer 11b or Cr layer 11c is not selective. Can be formed in combination.
【0079】次に、これまで説明してきた電極形成プロ
セスを用いて形成したガス放電型表示パネルの一例を図
7を用いて説明する。Next, an example of a gas discharge type display panel formed by using the above-described electrode forming process will be described with reference to FIG.
【0080】図7は、ガス放電型表示パネルを示したも
のであり、図7(a)はアドレス電極に平行な断面図を
示したものであり、(b)はアドレス電極に垂直な断面
図を示したものである。また、前述の電極形成プロセス
を前面基板、背面基板のいずれにも適用している。FIG. 7 shows a gas discharge type display panel. FIG. 7 (a) shows a sectional view parallel to the address electrode, and FIG. 7 (b) shows a sectional view perpendicular to the address electrode. It is shown. Further, the above-described electrode forming process is applied to both the front substrate and the rear substrate.
【0081】図において、10は背面ガラス基板、11
はアドレス電極、12はSiO2等の薄膜誘電体層、13は
厚膜誘電体層、14は前面ガラス基板、15はITO等の
透明電極、16はCr‐Cu‐Cr等のバス電極、17はSiO2
等の薄膜誘電体層、18は厚膜誘電体層、19はMgO等
の保護膜、20は封着部材、21は外部回路からの電
極、22は導電粒子を含む異方性導電シート、23は隔
壁、24は蛍光体層、25は電極形成時のレジストとな
る無機材料層である。In the figure, 10 is a rear glass substrate, 11
Is an address electrode, 12 is a thin-film dielectric layer such as SiO2, 13 is a thick-film dielectric layer, 14 is a front glass substrate, 15 is a transparent electrode such as ITO, 16 is a bus electrode such as Cr-Cu-Cr, and 17 is a bus electrode. SiO2
, A thick film dielectric layer, 19 a protective film such as MgO, 20 a sealing member, 21 an electrode from an external circuit, 22 an anisotropic conductive sheet containing conductive particles, 23 Is a partition, 24 is a phosphor layer, and 25 is an inorganic material layer which becomes a resist when forming an electrode.
【0082】前面基板は以下のように形成した。The front substrate was formed as follows.
【0083】まず、ガラス基板14上に透明電極15を
形成する。透明電極15はウエットエッチング、ブラス
ター、レーザーのいずれかを用いて形成すれば良いが、
プロセスを簡略化するにはレーザーを用いて形成するこ
とが好ましい。次に前述の本発明の電極形成プロセスを
用いて透明電極15上にバス電極14を形成する。この
とき、前述の無機材料層25はバス電極16上に存在す
る。次に、透明電極15、バス電極16を少なくとも覆
うように薄膜誘電体層17を形成する。例えば、パネル
全面に薄膜誘電体層17を形成する。次に、この薄膜誘
電体層17上に厚膜印刷法により厚膜誘電体層18を形
成する。次に、この厚膜誘電体層18上にMgO等の保護
膜19を蒸着させて形成する。前面基板の場合、バス電
極16下に透明電極15を形成している。一般にこの透
明電極15はITO層である。従って、前述の本発明の電
極形成プロセスを応用して、透明電極15と無機材料層
25を含むバス電極16とを一連のウエットエッチング
工程で形成しても良い。この場合、ITO/Cr/Cu/Cr/ITOを
順次形成し、前述の本発明の電極形成プロセスのいずれ
かを用いてバス電極16となるCr/Cu/Cr/ITOを形成す
る。その後、透明電極15となるITO層を所望のパター
ンとなるようなレジストを形成し、このレジストを用い
てITO層をエッチングし、レジストを剥離することで透
明電極15およびバス電極16を形成することができ
る。無機材料層25はSiO2やNiとCrの合金層であ
っても良い。First, a transparent electrode 15 is formed on a glass substrate 14. The transparent electrode 15 may be formed by using any of wet etching, blaster, and laser.
It is preferable to use a laser to simplify the process. Next, the bus electrode 14 is formed on the transparent electrode 15 by using the above-described electrode forming process of the present invention. At this time, the above-mentioned inorganic material layer 25 exists on the bus electrode 16. Next, a thin film dielectric layer 17 is formed so as to cover at least the transparent electrode 15 and the bus electrode 16. For example, the thin film dielectric layer 17 is formed on the entire panel. Next, a thick film dielectric layer 18 is formed on the thin film dielectric layer 17 by a thick film printing method. Next, a protective film 19 such as MgO is formed on the thick film dielectric layer 18 by vapor deposition. In the case of the front substrate, the transparent electrode 15 is formed below the bus electrode 16. Generally, this transparent electrode 15 is an ITO layer. Therefore, the transparent electrode 15 and the bus electrode 16 including the inorganic material layer 25 may be formed by a series of wet etching steps by applying the above-described electrode forming process of the present invention. In this case, ITO / Cr / Cu / Cr / ITO is sequentially formed, and Cr / Cu / Cr / ITO to be the bus electrode 16 is formed by using any of the above-described electrode forming processes of the present invention. Thereafter, a resist is formed so that the ITO layer serving as the transparent electrode 15 has a desired pattern, the ITO layer is etched using the resist, and the resist is peeled to form the transparent electrode 15 and the bus electrode 16. Can be. The inorganic material layer 25 may be an SiO2 layer or an alloy layer of Ni and Cr.
【0084】一方、背面基板は以下のように形成した。On the other hand, the rear substrate was formed as follows.
【0085】まず、ガラス基板10上にアドレス電極1
1を前述の本発明の電極形成プロセスを用いて形成す
る。次に、アドレス電極11を少なくとも覆うように薄
膜誘電体層12を形成する。例えば、パネル全面に薄膜
誘電体層12を形成する。次に、この薄膜誘電体層12
上に厚膜印刷法により厚膜誘電体層13を形成する。次
に、この厚膜誘電体層13上に隔壁23を形成し、さら
に蛍光体層24を印刷法により形成する。この隔壁は、
アドレス電極に平行なストライプ状に形成しても、表示
セルを囲むような格子状に形成しても良い。First, the address electrode 1 was placed on the glass substrate 10.
1 is formed using the above-described electrode forming process of the present invention. Next, a thin film dielectric layer 12 is formed so as to cover at least the address electrodes 11. For example, the thin film dielectric layer 12 is formed on the entire panel. Next, the thin film dielectric layer 12
A thick-film dielectric layer 13 is formed thereon by a thick-film printing method. Next, a partition 23 is formed on the thick film dielectric layer 13, and a phosphor layer 24 is formed by a printing method. This partition,
It may be formed in a stripe shape parallel to the address electrode or in a lattice shape surrounding the display cell.
【0086】このようにして、形成された前面基板と背
面基板とは位置合わせした後、封着部材21により封止
した。封止された空間には希ガスが混入されている。ま
た、外部回路からの電極21は、接続プロセスを簡略化
するため、前面基板と背面基板がそれぞれ有する外部接
続端子と異方性導電性シートを介して接続する。The front substrate and the rear substrate thus formed were aligned, and then sealed with the sealing member 21. A rare gas is mixed in the sealed space. Further, the electrodes 21 from the external circuit are connected to the external connection terminals of the front substrate and the rear substrate via the anisotropic conductive sheet in order to simplify the connection process.
【0087】このように無機材料層25は、アドレス電
極11と誘電体層18、バス電極16と誘電体層13と
の反応が問題とならないので剥離せずに残すことができ
る。これによってアドレス電極11と誘電体層18、バ
ス電極16と誘電体層13との反応を抑制してアドレス
電極11やバス電極16の浸食を抑制することも可能と
なった。従って、図中の薄膜誘電体層12は形成しなく
とも問題はない。As described above, since the reaction between the address electrode 11 and the dielectric layer 18 and the reaction between the bus electrode 16 and the dielectric layer 13 do not cause a problem, the inorganic material layer 25 can be left without being separated. This makes it possible to suppress the reaction between the address electrode 11 and the dielectric layer 18 and the reaction between the bus electrode 16 and the dielectric layer 13, thereby suppressing the erosion of the address electrode 11 and the bus electrode 16. Therefore, there is no problem even if the thin film dielectric layer 12 in the figure is not formed.
【0088】このようにバス電極やアドレス電極をCr/C
u/Cr/ITO層もしくはCr/Cu/Cr/SiO2層もしくはCr/Cu/Cr
/NiとCrの合金層として形成すれば、結果として様
々な原因による断線不良を低減することができた。As described above, the bus electrode and the address electrode are made of Cr / C
u / Cr / ITO layer or Cr / Cu / Cr / SiO2 layer or Cr / Cu / Cr
When formed as an alloy layer of / Ni and Cr, disconnection failure due to various causes could be reduced as a result.
【0089】なお、さらに断線不良を低減するには、Cr
層11a、Cu層11b、Cr層11cのいずれかで異なるレ
ジストを用いて形成すれば良い。また、無機材料層を2
層で構成し、Cr/Cu/Cr/ITO/SiO2層としても良い。In order to further reduce disconnection defects, it is necessary to use Cr
What is necessary is just to form by using a different resist in any of the layer 11a, the Cu layer 11b, and the Cr layer 11c. In addition, the inorganic material layer 2
It may be composed of layers and may be a Cr / Cu / Cr / ITO / SiO2 layer.
【0090】これまで説明してきた実施の形態において
は、Cr/Cu/Cr電極配線をCr/Al/Cr、Ag、Ni、Au、Al等に
置き換えても同様の効果が得られるのは言うまでもな
い。すなわち、ガス放電型表示パネルに要求される配線
抵抗を満足する材料で有れば同様の効果が得られること
は言うまでもない。また、アドレス電極に限らず、図7
に示すように、前面基板のバス電極を形成しても同様の
効果が得られるのは言うまでもない。また、ガス放電型
表示パネルに限らず、電極をウエットエッチングにより
形成する配線基板等の全てにおいて適用できることは言
うまでもない。In the embodiments described so far, it goes without saying that the same effect can be obtained even if the Cr / Cu / Cr electrode wiring is replaced with Cr / Al / Cr, Ag, Ni, Au, Al, or the like. . That is, it goes without saying that the same effect can be obtained if the material satisfies the wiring resistance required for the gas discharge type display panel. In addition to the address electrodes, FIG.
It is needless to say that the same effect can be obtained by forming the bus electrode on the front substrate as shown in FIG. Further, it is needless to say that the present invention can be applied not only to the gas discharge type display panel but also to all wiring boards and the like in which electrodes are formed by wet etching.
【0091】また、無機材料層25(レジスト)であれ
ば、ブラスターやレーザーを用いた形成方法でなくとも
レジスト界面での電極の浸食を抑制できることは言うま
でもない。逆に、レジストをブラスターやレーザーを用
いて形成すれば、レジストが無機材料でなくともレジス
ト欠陥を抑制できることは言うまでもない。Further, if the inorganic material layer 25 (resist) is used, it is needless to say that erosion of the electrode at the resist interface can be suppressed without using a blaster or laser. Conversely, if the resist is formed using a blaster or laser, it goes without saying that resist defects can be suppressed even if the resist is not an inorganic material.
【0092】[0092]
【発明の効果】以上のように、本発明によれば、配線基
板やガス放電型表示装置に形成する電極の断線不良を抑
制することができる。特に、電極をウエットエッチング
により形成する場合の断線不良を抑制することができ
る。As described above, according to the present invention, it is possible to suppress a disconnection failure of an electrode formed on a wiring substrate or a gas discharge type display device. In particular, it is possible to suppress a disconnection defect when an electrode is formed by wet etching.
【図1】本発明の第1の実施の形態を示すプロセス図で
ある。FIG. 1 is a process diagram showing a first embodiment of the present invention.
【図2】本発明の第2の実施の形態を示すプロセス図で
ある。FIG. 2 is a process diagram showing a second embodiment of the present invention.
【図3】本発明の第3の実施の形態を示すプロセス図で
ある。FIG. 3 is a process diagram showing a third embodiment of the present invention.
【図4】本発明の第4の実施の形態を示すプロセス図で
ある。FIG. 4 is a process diagram showing a fourth embodiment of the present invention.
【図5】本発明の第5の実施の形態を示すプロセス図で
ある。FIG. 5 is a process chart showing a fifth embodiment of the present invention.
【図6】本発明の第6の実施の形態を示すプロセス図で
ある。FIG. 6 is a process chart showing a sixth embodiment of the present invention.
【図7】本発明のガス放電型表示装置を示す断面図であ
る。FIG. 7 is a sectional view showing a gas discharge type display device of the present invention.
【図8】従来のプロセス図である。FIG. 8 is a conventional process diagram.
【図9】従来のガス放電型表示装置を示す断面図であ
る。FIG. 9 is a cross-sectional view showing a conventional gas discharge type display device.
【図10】本発明の第7の実施の形態を示すプロセス図
である。FIG. 10 is a process chart showing a seventh embodiment of the present invention.
【図11】本発明の第8の実施の形態を示すプロセス図
である。FIG. 11 is a process chart showing an eighth embodiment of the present invention.
10…背面ガラス基板,11…アドレス電極,12…薄
膜誘電体層,13…厚膜誘電体層,14…前面ガラス基
板,15…表示電極,16…バス電極,17…薄膜誘電
体層,18…厚膜誘電体層,19…保護膜,20…封着
材,21…外部回路用電極,22…異方性導電シート,
23…隔壁,24…蛍光体層,25…無機材料層。DESCRIPTION OF SYMBOLS 10 ... Back glass substrate, 11 ... Address electrode, 12 ... Thin film dielectric layer, 13 ... Thick film dielectric layer, 14 ... Front glass substrate, 15 ... Display electrode, 16 ... Bus electrode, 17 ... Thin film dielectric layer, 18 ... thick dielectric layer, 19 ... protective film, 20 ... sealing material, 21 ... electrodes for external circuits, 22 ... anisotropic conductive sheet,
23 ... partition walls, 24 ... phosphor layers, 25 ... inorganic material layers.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷口 雄三 東京都千代田区神田駿河台四丁目6番地株 式会社日立製作所内 (72)発明者 鈴木 重明 東京都千代田区神田駿河台四丁目6番地株 式会社日立製作所情報メディア事業本部内 (72)発明者 河合 通文 東京都千代田区神田駿河台四丁目6番地株 式会社日立製作所情報メディア事業本部内 (72)発明者 藪下 明 東京都千代田区神田駿河台四丁目6番地株 式会社日立製作所情報メディア事業本部内 (72)発明者 福島 誠 東京都千代田区神田駿河台四丁目6番地株 式会社日立製作所情報メディア事業本部内 (72)発明者 村瀬 友彦 東京都千代田区神田駿河台四丁目6番地株 式会社日立製作所情報メディア事業本部内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yuzo Taniguchi 4-6-6 Kanda Surugadai, Chiyoda-ku, Tokyo Inside Hitachi, Ltd. (72) Shigeaki Suzuki 4-6-6 Kanda Surugadai, Chiyoda-ku, Tokyo Hitachi Media Information Business Division (72) Inventor Tsutsumi Kawai 4-6 Kanda Surugadai, Chiyoda-ku, Tokyo Stock Company Hitachi Information Media Business Division (72) Inventor Akira Yashita 4-chome, Kanda Surugadai, Chiyoda-ku, Tokyo No. 6 Inside the Hitachi, Ltd. Information Media Business Unit (72) Inventor Makoto Fukushima 4-6-chome, Kanda Surugadai, Chiyoda-ku, Tokyo Inside the Hitachi Ltd. Information Media Business Unit (72) Inventor Tomohiko Murase Chiyoda-ku, Tokyo Kanda Surugadai 4-chome 6 Hitachi, Ltd. Information In the A Division
Claims (21)
数の第二の電極を有する背面基板とを備え、 少なくとも該第一の電極もしくは該第二の電極を無機材
料から成るレジストを用いてウエットエッチングにより
形成したことを特徴とするガス放電型表示装置。1. A front substrate having a plurality of first electrodes and a rear substrate having a plurality of second electrodes, wherein at least the first electrode or the second electrode is formed of a resist made of an inorganic material. A gas discharge display device characterized by being formed by wet etching.
たことを特徴とする請求項1記載のガス放電型表示装
置。2. The gas discharge type display device according to claim 1, wherein said resist is formed using a blaster.
ことを特徴とする請求項1記載のガス放電型表示装置。3. The gas discharge display device according to claim 1, wherein said resist is formed by using a laser.
二の電極がCr/Cu/Cr層であり、前記レジストと前記第一
の電極若しくは前記第二の電極の最上層となるCr層をブ
ラスターもしくはレーザーを用いて形成したことを特徴
とする請求項1記載のガス放電型表示装置。4. A blaster comprising: at least the first electrode or the second electrode is a Cr / Cu / Cr layer; and the resist and a Cr layer which is an uppermost layer of the first electrode or the second electrode are blasted. The gas discharge type display device according to claim 1, wherein the display device is formed using a laser.
二の電極がCr/Cu/Cr層であり、少なくとも前記第一の電
極若しくは前記第二の電極のCr層をアルカリ性のエッチ
ング液を用いたウエットエッチングにより形成したこと
を特徴とする請求項1記載のガス放電型表示装置。5. The method according to claim 1, wherein at least the first electrode or the second electrode is a Cr / Cu / Cr layer, and at least a Cr layer of the first electrode or the second electrode is formed using an alkaline etchant. 2. The gas discharge display device according to claim 1, wherein the display device is formed by wet etching.
ことを特徴とする請求項1から請求項5のいずれかに記
載のガス放電型表示装置。6. The gas discharge type display device according to claim 1, wherein said resist is composed of two or more layers of an inorganic material.
はNiとCrの合金層であることを特徴とする請求項1
から請求項6のいずれかに記載のガス放電型表示装置。7. The method according to claim 1, wherein said resist is an ITO film or an alloy layer of SiO2 or Ni and Cr.
A gas discharge display device according to any one of claims 1 to 6.
第一の誘電体層とを有する前面基板と、 複数の第二の電極と、該第二の電極を覆う第二の誘電体
層とを有する背面基板とを備え、 少なくとも該第一の電極と該第一の誘電体層との間もし
くは該第二の電極と該第二の誘電体層との間に無機材料
層を有し、該無機材料層を用いて該第一の電極若しくは
該第二の電極をウエットエッチングにより形成してなる
ことを特徴とするガス放電型表示装置。8. A front substrate having a plurality of first electrodes, a first dielectric layer covering the first electrodes, a plurality of second electrodes, and a second covering the second electrodes. A back substrate having a dielectric layer of at least an inorganic material between at least the first electrode and the first dielectric layer or between the second electrode and the second dielectric layer. A gas discharge type display device comprising a layer, wherein the first electrode or the second electrode is formed by wet etching using the inorganic material layer.
したことを特徴とする請求項8記載のガス放電型表示装
置。9. The gas discharge type display device according to claim 8, wherein said inorganic material layer is formed using a blaster.
したことを特徴とする請求項8記載のガス放電型表示装
置。10. The gas discharge type display device according to claim 8, wherein said inorganic material layer is formed by using a laser.
第二の電極がCr/Cu/Cr層であり、前記無機材料層と前記
第一の電極若しくは前記第二の電極の最上層となるCr層
をブラスターもしくはレーザーを用いて形成したことを
特徴とする請求項8記載のガス放電型表示装置。11. A Cr layer serving as an uppermost layer of the inorganic material layer and the first electrode or the second electrode, wherein at least the first electrode or the second electrode is a Cr / Cu / Cr layer. 9. The gas discharge type display device according to claim 8, wherein said is formed using a blaster or a laser.
第二の電極がCr/Cu/Cr層であり、少なくとも前記第一の
電極若しくは前記第二の電極のCr層をアルカリ性のエッ
チング液を用いてウエットエッチングにより形成したこ
とを特徴とする請求項8記載のガス放電型表示装置。12. At least the first electrode or the second electrode is a Cr / Cu / Cr layer, and at least the Cr layer of the first electrode or the second electrode is formed using an alkaline etching solution. 9. The gas discharge type display device according to claim 8, wherein the display device is formed by wet etching.
特徴とする請求項8から請求項12のいずれかに記載の
ガス放電型表示装置。13. The gas discharge type display device according to claim 8, wherein said inorganic material layer comprises two or more layers.
しくはNiとCrの合金層であることを特徴とする請求
項8から請求項13のいずれかに記載のガス放電型表示
装置。14. A gas discharge type display device according to claim 8, wherein said inorganic material layer is an ITO film or an alloy layer of SiO2 or Ni and Cr.
少なくとも絶縁材料層を有することを特徴とする請求項
8から請求項14のいずれかに記載のガス放電型表示装
置。15. The gas discharge type display device according to claim 8, further comprising at least an insulating material layer between said inorganic material layer and said dielectric layer.
複数の第二の電極を有する背面基板とを備え、 少なくとも該第一の電極上もしくは該第二の電極上にブ
ラスターを用いて形成した材料層を有し、該材料層を用
いて該第一の電極もしくは該第二の電極をウエットエッ
チングにより形成してなることを特徴とするガス放電型
表示装置。16. A front substrate having a plurality of first electrodes,
A back substrate having a plurality of second electrodes, comprising a material layer formed using a blaster on at least the first electrode or the second electrode, the first layer using the material layer A gas discharge type display device characterized in that said electrode or said second electrode is formed by wet etching.
複数の第二の電極を有する背面基板とを備え、 少なくとも該第一の電極上もしくは該第二の電極上にレ
ーザーを用いて形成した材料層を有し、該材料層を用い
て該第一の電極もしくは該第二の電極をウエットエッチ
ングにより形成してなることを特徴とするガス放電型表
示装置。17. A front substrate having a plurality of first electrodes,
A back substrate having a plurality of second electrodes, comprising a material layer formed using a laser on at least the first electrode or the second electrode, the first layer using the material layer A gas discharge type display device characterized in that said electrode or said second electrode is formed by wet etching.
した配線パターンを備えることを特徴とする配線基板。18. A wiring board comprising a wiring pattern formed using a resist made of an inorganic material.
いて形成した配線パターンを備えることを特徴とする配
線基板。19. A wiring board comprising a wiring pattern formed by using a resist formed by blasting.
て形成した配線パターンを備えることを特徴とする配線
基板。20. A wiring board comprising a wiring pattern formed by using a resist formed by a laser.
たバス電極とを有する前面基板と、複数のアドレス電極
を有する背面基板とを備え、 少なくとも該バス電極もしくは該アドレス電極をCr/Cu/
Cr/ITO層もしくはCr/Cu/Cr/SiO2層もしくはCr/Cu/Cr/I
TO/ SiO2層もしくはCr/Cu/Cr/NiとCrの合金層とし
たことを特徴とするガス放電型表示装置。21. A front substrate having a plurality of transparent electrodes and a bus electrode formed on the transparent electrode, and a back substrate having a plurality of address electrodes, wherein at least the bus electrodes or the address electrodes are formed of Cr / Cu. /
Cr / ITO layer or Cr / Cu / Cr / SiO2 layer or Cr / Cu / Cr / I
A gas discharge type display device comprising a TO / SiO2 layer or an alloy layer of Cr / Cu / Cr / Ni and Cr.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27693598A JP4103202B2 (en) | 1997-10-03 | 1998-09-30 | Wiring board manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27079597 | 1997-10-03 | ||
JP9-270795 | 1997-10-03 | ||
JP27693598A JP4103202B2 (en) | 1997-10-03 | 1998-09-30 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11167874A true JPH11167874A (en) | 1999-06-22 |
JP4103202B2 JP4103202B2 (en) | 2008-06-18 |
Family
ID=26549372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27693598A Expired - Fee Related JP4103202B2 (en) | 1997-10-03 | 1998-09-30 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4103202B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6737806B2 (en) * | 2000-10-13 | 2004-05-18 | Lg Electronics Inc. | Plasma display panel including transparent electrode layer |
WO2006068153A1 (en) * | 2004-12-22 | 2006-06-29 | Asahi Glass Co., Ltd. | Pattern forming method and electronic circuit manufactured by same |
WO2006070649A1 (en) * | 2004-12-27 | 2006-07-06 | Asahi Glass Co., Ltd. | Pattern forming method and electronic circuit |
WO2006070648A1 (en) * | 2004-12-27 | 2006-07-06 | Asahi Glass Co., Ltd. | Pattern forming method and electronic circuit |
KR100670304B1 (en) * | 2005-03-09 | 2007-01-16 | 삼성에스디아이 주식회사 | Plasma display panel |
WO2012063805A1 (en) * | 2010-11-12 | 2012-05-18 | Jx日鉱日石金属株式会社 | Method for forming circuit on flexible laminate substrate |
JP2015019093A (en) * | 2005-11-15 | 2015-01-29 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
-
1998
- 1998-09-30 JP JP27693598A patent/JP4103202B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6737806B2 (en) * | 2000-10-13 | 2004-05-18 | Lg Electronics Inc. | Plasma display panel including transparent electrode layer |
WO2006068153A1 (en) * | 2004-12-22 | 2006-06-29 | Asahi Glass Co., Ltd. | Pattern forming method and electronic circuit manufactured by same |
WO2006070649A1 (en) * | 2004-12-27 | 2006-07-06 | Asahi Glass Co., Ltd. | Pattern forming method and electronic circuit |
WO2006070648A1 (en) * | 2004-12-27 | 2006-07-06 | Asahi Glass Co., Ltd. | Pattern forming method and electronic circuit |
KR100670304B1 (en) * | 2005-03-09 | 2007-01-16 | 삼성에스디아이 주식회사 | Plasma display panel |
JP2015019093A (en) * | 2005-11-15 | 2015-01-29 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
WO2012063805A1 (en) * | 2010-11-12 | 2012-05-18 | Jx日鉱日石金属株式会社 | Method for forming circuit on flexible laminate substrate |
Also Published As
Publication number | Publication date |
---|---|
JP4103202B2 (en) | 2008-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100430664B1 (en) | Wiring substrate and gas discharge type display device using thereof | |
JPH1049072A (en) | Gas discharge type display device and its manufacture | |
JP4103202B2 (en) | Wiring board manufacturing method | |
JP2738887B2 (en) | Surface discharge type plasma display panel | |
US6159066A (en) | Glass material used in, and fabrication method of, a plasma display panel | |
JP2007305528A (en) | Plasma display panel and manufacturing method therefor | |
JP4892730B2 (en) | Plasma display panel and manufacturing method thereof | |
JP4288892B2 (en) | Method for manufacturing plasma display device | |
JP3781565B2 (en) | Plasma display panel and separation method | |
JP3636255B2 (en) | Electrode formation method | |
KR100429486B1 (en) | Manufacturing Method of Plasma Display Panel | |
JP3547461B2 (en) | Plasma display panel and method of manufacturing the same | |
JPH11312463A (en) | Wiring board and gas discharge display device using it | |
JP2999502B2 (en) | Manufacturing method of flat display device | |
JPH0922655A (en) | Electrode for plasma display device | |
KR100681043B1 (en) | Plasma Display Panel and Method of Fabricating the Same | |
JP3334706B2 (en) | Method for manufacturing plasma display panel | |
US6881117B2 (en) | Method for manufacturing bus electrodes of plasma display panel | |
JPH1021838A (en) | Ac-type plasma display panel and manufacture thereof and intermediate product in manufacturing process thereof | |
JP2000011884A (en) | Gas discharge type display device and wiring board used for the same | |
KR100210686B1 (en) | Manufacture of barrier for plasma display panel | |
JP2000011892A (en) | Gas-discharge type display panel and display device using the same | |
JP2002124190A (en) | Plasma information display element | |
JPH06139923A (en) | Manufacture of plasma display panel | |
JPH09283029A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
RD01 | Notification of change of attorney |
Effective date: 20050530 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
RD01 | Notification of change of attorney |
Effective date: 20060417 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070125 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070807 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20071005 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20071106 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20071218 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080304 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |