JPH11164351A - Timing adjustment circuit for clock signal and its adjustment method - Google Patents

Timing adjustment circuit for clock signal and its adjustment method

Info

Publication number
JPH11164351A
JPH11164351A JP9343837A JP34383797A JPH11164351A JP H11164351 A JPH11164351 A JP H11164351A JP 9343837 A JP9343837 A JP 9343837A JP 34383797 A JP34383797 A JP 34383797A JP H11164351 A JPH11164351 A JP H11164351A
Authority
JP
Japan
Prior art keywords
delay time
master clock
timing
clock signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9343837A
Other languages
Japanese (ja)
Inventor
Fumiya Goto
文哉 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9343837A priority Critical patent/JPH11164351A/en
Publication of JPH11164351A publication Critical patent/JPH11164351A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mobile Radio Communication Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve communication quality by reducing radio wave interference between adjacent cabinets. SOLUTION: The timing adjustment circuit 1 is provided with a delay time adjustment section 4 that delays a master clock signal sent through plural distribution paths and is placed on the way of the distribution paths. Thus, the delay time adjustment section 4 is used to adjust a timing of clock signals which are distributed through plural the distribution paths.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、事業所用コードレ
スシステム等に用いられる無線送受信タイミングクロッ
ク信号のタイミング調整回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timing control circuit for a wireless transmission / reception timing clock signal used in a cordless system for business use.

【0002】[0002]

【従来の技術】事業所用コードレスシステムでは、内線
電話にコードレス電話(以下移動端末と呼ぶ)を採用す
る。こうしたシステムにおいて、構内交換局(以下PB
Xと記す)は、事業所外の既存通信網と移動端末とを接
続し、事業所内のシステム全体を統括している。このP
BXは、複数の基地局(以後CSと記す)を配下に有す
る。このCSは、その配下に複数の移動端末(以後MS
と記す)を有し、標準規格に従って、このMSと無線を
介して交信する。
2. Description of the Related Art In an office cordless system, a cordless telephone (hereinafter referred to as a mobile terminal) is used as an extension telephone. In such a system, a private branch exchange (PB)
X) connects an existing communication network outside the office and the mobile terminal, and controls the entire system in the office. This P
The BX has a plurality of base stations (hereinafter, referred to as CSs) under its control. This CS has a plurality of mobile terminals (hereinafter referred to as MS) under its control.
And communicates with this MS via radio according to a standard.

【0003】この標準規格として、例えば、第2世代コ
ードレス電話システムの標準規格(以後RCR−STD
−28と記す)に従ったとする。このRCR−STD−
28には、通信方式として、マルチキャリアTDMA−
TDD方式が採用されている。従って、送受信信号は、
フレーム構成され、システム内全域でタイミング同期さ
れている。タイミング同期させるために、PBXは、タ
イミングクロックを作成し、CS、MS等に分配してい
る。
As this standard, for example, the standard of the second generation cordless telephone system (hereinafter referred to as RCR-STD)
-28). This RCR-STD-
28, a multi-carrier TDMA-
The TDD system is adopted. Therefore, the transmitted and received signals are
It is framed and is timing synchronized throughout the system. In order to synchronize the timing, the PBX creates a timing clock and distributes it to CS, MS, and the like.

【0004】[0004]

【発明が解決しようとする課題】ところで、上記のよう
な従来の技術には、以下に記すような解決すべき課題が
残されていた。PBXから、末端のMSに至るタイミン
グ分配経路を、クロック信号が通過する間に、一定量の
遅延時間が、発生する。この遅延時間発生の要因は、分
配経路中のケーブルを通るクロック信号の伝搬時間、P
BX等の装置内における回路の応答時間、等である。従
って、タイミングクロックが通過する複数の経路間に、
遅延時間差が発生することがある。この遅延時間差は、
伝送される信号間の位相差となって現れる。この位相差
のある信号が、隣り合うCSの境界で、重なり合った
時、相互の電波干渉によって、通信品質は、劣化する。
However, the above-mentioned conventional techniques have the following problems to be solved. A certain amount of delay time occurs while the clock signal passes through the timing distribution path from the PBX to the terminal MS. The cause of this delay time is the propagation time of the clock signal through the cable in the distribution path, P
Response time of a circuit in a device such as a BX. Therefore, between a plurality of paths through which the timing clock passes,
A delay time difference may occur. This delay time difference is
It appears as a phase difference between the transmitted signals. When the signals having the phase difference overlap each other at the boundary between adjacent CSs, communication quality deteriorates due to mutual radio interference.

【0005】[0005]

【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成1〉それぞれ所定のエリア内で移動する移動局と
交信をする、複数の基地局と、システム全体の時間的基
準になるマスタークロックを、これらの基地局へ配分す
る交換局とを備えたシステムにおいて、上記交換局から
上記各基地局へ上記マスタークロックを配分する配分経
路中に、それぞれ上記マスタークロックを所定時間ずつ
遅延する遅延時間調整部を挿入し、各遅延時間調整部
は、それぞれ、上記各基地局がいずれも同一のタイミン
グで上記マスタークロックを上記配分経路から受け入れ
るように、マスタークロックを所定時間ずつ遅延する遅
延時間を設定していることを特徴とするコードレスシス
テム。
The present invention adopts the following constitution in order to solve the above points. <Configuration 1> A plurality of base stations, each of which communicates with a mobile station moving within a predetermined area, and an exchange which distributes a master clock serving as a time reference of the entire system to these base stations are provided. In the system, a delay time adjusting unit that delays the master clock by a predetermined time is inserted into a distribution path that distributes the master clock from the exchange to each of the base stations, and each of the delay time adjusting units includes: A cordless system wherein a delay time for delaying the master clock by a predetermined time is set so that each of the base stations receives the master clock from the distribution path at the same timing.

【0006】〈構成2〉構成1に記載のシステムにおい
て、各基地局へマスタークロックを配分する配分経路の
うち、マスタークロックに対する遅延量が最も大きい配
分経路の遅延時間をTとしたとき、この遅延時間T以上
の所定の遅延時間を、マスタークロックの最大許容遅延
時間と定め、上記各基地局へ入力するマスタークロック
の入力タイミングが、上記最大許容遅延時間と一致する
ように、各配分経路に挿入した遅延時間調整部による遅
延時間を設定したことを特徴とするコードレスシステ
ム。
<Structure 2> In the system described in Structure 1, when T is the delay time of the distribution path having the largest delay with respect to the master clock among the distribution paths for allocating the master clock to each base station, this delay A predetermined delay time equal to or longer than the time T is defined as the maximum allowable delay time of the master clock, and inserted into each distribution path so that the input timing of the master clock input to each base station matches the maximum allowable delay time. A cordless system, wherein a delay time is set by a delay time adjusting unit.

【0007】[0007]

【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。図1は、CS接続部のブロッ
ク図である。本発明によるクロック信号のタイミング調
整回路は、図1示すCS接続部の1構成要素である。こ
のクロック信号のタイミング調整回路について説明する
前に、事業所用コードレスシステムにおける、クロック
信号の流れについて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments. FIG. 1 is a block diagram of a CS connection unit. The clock signal timing adjustment circuit according to the present invention is one component of the CS connection unit shown in FIG. Before describing the timing adjustment circuit of the clock signal, the flow of the clock signal in the office cordless system will be described.

【0008】図2は、クロック信号の流れを示す説明図
である。図より、事業所用コードレスシステムは、統括
部22と、P1〜PNまでN個のキャビネットと、各キ
ャビネットからそれぞれ分岐する、複数個のCS接続部
F11〜F1nと、各接続部からそれぞれ分岐する複数
個の基地局CS11〜CS1nと、MS1〜MSmまで
m個の移動端末とを備える。
FIG. 2 is an explanatory diagram showing the flow of a clock signal. As shown in the figure, the office cordless system includes an integrated unit 22, N cabinets P1 to PN, a plurality of CS connection units F11 to F1n branching from each cabinet, and a plurality of branching units from each connection unit. The mobile station includes a plurality of base stations CS11 to CS1n and m mobile terminals MS1 to MSm.

【0009】ここで、統括部22と、P1〜PNまでN
個のキャビネットと、複数個のCS接続部F1〜Fnは
構内交換局(PBX)1内部に配置されている。統括部
22は、システム全体の時間的基準になるマスタークロ
ックを生成する部分であり、自己が統括するシステムを
他の既存通信網21に連携させる部分でもある。更に、
システム全体を統括する部分でもある。
Here, the control unit 22 and N from P1 to PN
The cabinets and the CS connection units F1 to Fn are arranged inside the private branch exchange (PBX) 1. The supervising unit 22 is a unit that generates a master clock that serves as a time reference for the entire system, and is also a unit that links a system under its control with another existing communication network 21. Furthermore,
It is also the part that controls the entire system.

【0010】キャビネットP1〜PNは、統括部22を
挟んで数珠つなぎに(図上実線及び点線で示してある)
接続され、統括部22から受け入れた基準クロックに同
期して、クロック信号を再成する部分である。また、こ
のキャビネットP1〜PNは、それぞれ自己に分岐接続
する複数個のCS接続部F11〜F1nに、自己が再成
したクロック信号を供給する部分でもある。CS接続部
F11〜F1nは、キャビネットと基地局間のインタフ
ェース部分である。自己が接続されているキャビネット
P1からクロック信号を受け入れて、自己に分岐接続す
る複数個の基地局CS11〜CS1Mに分配する部分で
ある。
The cabinets P1 to PN are connected in a daisy chain with the control section 22 interposed therebetween (shown by solid lines and dotted lines in the figure).
This is a section that is connected and regenerates a clock signal in synchronization with the reference clock received from the control section 22. Each of the cabinets P1 to PN is also a part that supplies a clock signal regenerated by itself to a plurality of CS connection units F11 to F1n that are branched and connected to the cabinets P1 to PN, respectively. The CS connectors F11 to F1n are interfaces between the cabinet and the base station. This is a part that receives a clock signal from the cabinet P1 to which it is connected and distributes it to a plurality of base stations CS11 to CS1M that are branched and connected to itself.

【0011】基地局CS11〜CS1Mは、自己が接続
するCS接続部F11からクロック信号を受け入れて、
電磁波に変換する部分である。この電磁波に変換された
クロック信号を自己の周辺に形成されている無線サービ
スエリア内に位置する移動端末MS1〜MSmに供給す
る部分でもある。移動端末MS1〜MSmは、基地局C
S11〜CS1Mから、この電磁波に変換されたクロッ
ク信号を受け入れる。以上でクロック信号の全体の流れ
を説明した。次に、このクロック信号の全体の流れの中
で本発明が必要とされる背景について説明する。
The base stations CS11 to CS1M receive a clock signal from the CS connection unit F11 to which they are connected, and
It is a part that converts to electromagnetic waves. It is also a part that supplies the clock signal converted into the electromagnetic wave to mobile terminals MS1 to MSm located in a wireless service area formed around itself. The mobile terminals MS1 to MSm are connected to the base station C.
The clock signals converted into the electromagnetic waves are received from S11 to CS1M. The overall flow of the clock signal has been described above. Next, the background in which the present invention is required in the entire flow of the clock signal will be described.

【0012】図3は、システムの配置図である。キャビ
ネットP1から、複数のCS接続部F11〜F1nへ、
更にその一つのCS接続部F1から複数の基地局CS1
1〜CS1Mへと、樹枝状に拡大するシステムを簡便の
ために、一枝に限定して記した。更に図中エリアE1〜
エリアENは、キャビネットP1〜PNがそれぞれ再成
したクロック信号の支配下にある領域を表している。従
って、そのエリア内を飛び交う伝送信号のタイミング
は、その領域を支配しているキャビネットP1〜PNが
それぞれ再成したクロック信号に一致している。この一
つの領域の中には、複数の基地局CS11〜CS1M
が、それぞれ受け持つ複数の無線サービス領域が含まれ
ているが、あくまで同一タイミングで動作している。
FIG. 3 is a layout diagram of the system. From the cabinet P1 to a plurality of CS connection units F11 to F1n,
Further, a plurality of base stations CS1 are transmitted from the one CS connection unit F1.
The system for dendritic expansion from 1 to CS1M is limited to one branch for simplicity. Further, in the figure, areas E1 to E1
The area EN represents an area under the control of the clock signal regenerated by each of the cabinets P1 to PN. Therefore, the timing of the transmission signal that flies in the area coincides with the clock signal regenerated by the cabinets P1 to PN that govern the area. In this one area, a plurality of base stations CS11 to CS1M
However, although it includes a plurality of wireless service areas, each of which operates at the same timing.

【0013】この、事業所用コードレスシステムが上記
RCR−STD−28に従って動作すると仮定する。R
CR−STD−28には、通信方式として、マルチキャ
リアTDMA−TDD方式が採用されている。ここで、
TDMA−TDD方式では、それぞれ周波数の異なる複
数のキャリアが各々別々のチャネルを構成している。基
地局と移動端末は、同一チャネル上で交互に交信してい
る。更に、その同一チャネルを時間軸上で分割し、他の
基地局と移動端末も同時に交信している。
Assume that the office cordless system operates in accordance with RCR-STD-28. R
The CR-STD-28 employs a multicarrier TDMA-TDD system as a communication system. here,
In the TDMA-TDD system, a plurality of carriers each having a different frequency constitute a separate channel. The base station and the mobile terminal are communicating alternately on the same channel. Further, the same channel is divided on the time axis, and other base stations and mobile terminals are simultaneously communicating.

【0014】RCR−STD−28では、フレーム長
は、5msecと規定されている。ここでフレームと
は、データを一定量まとめて送受信するためのデータの
単位である。また、このフレームを構成している、複数
のスロット信号の役割は、フレームの先端を基準にし
て、順に従って、それぞれ定められている。
[0014] In RCR-STD-28, the frame length is specified as 5 msec. Here, a frame is a unit of data for transmitting and receiving a certain amount of data collectively. The roles of a plurality of slot signals constituting this frame are determined in order with reference to the leading end of the frame.

【0015】従って仮に、エリアE1とエリアENの境
界に位置する移動端末MS1が、エリアE1からの信号
と、遅延時間差のあるエリアENからの信号を同時に受
信したとする。その時2つの信号は、タイミングが一致
していないため、干渉し合って通信品質を劣化させる。
そこで、このフレーム長、5msecはもとより、タイ
ミングも正確に一致させる必要がある。この目的を達成
するために、システム内全域で、すべての伝送信号に
は、周波数、並びに位相同期していることが、求められ
る。
Therefore, it is assumed that the mobile terminal MS1 located at the boundary between the area E1 and the area EN simultaneously receives a signal from the area E1 and a signal from the area EN having a delay time difference. At this time, since the two signals do not have the same timing, they interfere with each other and deteriorate the communication quality.
Therefore, it is necessary to accurately match the timing as well as the frame length and 5 msec. To this end, all transmission signals are required to be frequency and phase synchronized throughout the system.

【0016】この要求を達成するために、統括部22
は、パルス繰り返し周期5msecのフレームクロック
を作成して、キャビネット、CS接続部、基地局、移動
端末等、各構成要素に分配している。ところが、その分
配経路を構成している同軸ケーブル中の伝搬時間や、装
置内回路での応答時間、等により、遅延時間が発生す
る。例えば上記エリアE1からの信号とエリアENから
の信号では、分配経路中のキャビネットの数量に差があ
る。更に、同軸ケーブルの長さにも差がある。従って遅
延時間差が発生する。
In order to achieve this requirement, the control unit 22
Creates a frame clock with a pulse repetition period of 5 msec and distributes it to each component such as a cabinet, a CS connection unit, a base station, and a mobile terminal. However, a delay time occurs due to a propagation time in a coaxial cable constituting the distribution path, a response time in a circuit in the device, and the like. For example, there is a difference in the number of cabinets in the distribution path between the signal from the area E1 and the signal from the area EN. Furthermore, there is a difference in the length of the coaxial cable. Therefore, a delay time difference occurs.

【0017】この遅延時間差を最小におさえる構成とし
て、統括部22を中心にしてキャビネットP1〜PNを
星型に接続する(図上一点鎖線で示している)スター接
続が、考えられる。このスター接続では、分配経路毎の
構内交換局数を一致させ、同軸ケーブルの長さを遅延時
間差が問題にならない程度まで調整することも可能であ
る。但しこの工事には多大な工数アップが伴う。このよ
うな工数アップを伴わずに、分配経路間の遅延時間差を
吸収する手段として、新たに備えた構成が、本発明によ
るタイミング調整回路である。以上で、事業所用コード
レスシステムシステムにおける、タイミング調整の必要
性と、システム内でのタイミング調整回路の位置付けに
ついて説明したので、再度図1に戻って本発明によるタ
イミング調整回路の具体例について説明する。
As a configuration for minimizing the delay time difference, a star connection (indicated by a dashed line in the figure) in which the cabinets P1 to PN are connected in a star shape around the control unit 22 can be considered. In this star connection, it is also possible to make the number of private branch exchanges for each distribution path the same and to adjust the length of the coaxial cable to such an extent that the difference in delay time does not matter. However, this construction requires a lot of man-hours. As a means for absorbing a delay time difference between distribution paths without increasing the number of steps, a timing adjustment circuit according to the present invention is newly provided. The necessity of timing adjustment and the positioning of the timing adjustment circuit in the office cordless system system have been described above, and therefore, returning to FIG. 1 again, a specific example of the timing adjustment circuit according to the present invention will be described.

【0018】〈具体例の構成〉図1から、具体例による
タイミング調整回路1は、制御部2と、記憶部3と、遅
延時間調整部4を備える。タイミング調整回路1は、上
記キャビネットと基地局間のインタフース部分であるC
S接続部F11〜F31(図3)の内部構成の一部であ
る。制御部2は、統括部22(図3)内部のCPU(以
後上位CPUと記す)から送られてくるタイミング情報
を受入れて、記憶部3に格納する部分である。
<Configuration of Specific Example> As shown in FIG. 1, the timing adjustment circuit 1 according to the specific example includes a control unit 2, a storage unit 3, and a delay time adjustment unit 4. The timing adjustment circuit 1 includes C, an interface portion between the cabinet and the base station.
It is a part of the internal configuration of the S connection parts F11 to F31 (FIG. 3). The control unit 2 is a unit that receives timing information sent from a CPU (hereinafter, referred to as an upper CPU) inside the control unit 22 (FIG. 3) and stores the timing information in the storage unit 3.

【0019】また、上位CPUの制御に基づいて、記憶
部3に格納してある情報を取り出して遅延時間情報に変
換する部分でもある。更に、変換した遅延時間情報に基
づいて、遅延時間調整部4を制御して、キャビネットP
1(図3)から転送されてくるクロック信号のタイミグ
を合わせる部分である。記憶部3は、制御部2の制御に
基づいて、上位CPUから送られてくるタイミング情報
を格納しておくメモリである。
Also, based on the control of the upper CPU, this section is also a section for taking out the information stored in the storage section 3 and converting it into delay time information. Further, based on the converted delay time information, the delay time adjustment unit 4 is controlled to control the cabinet P
1 (FIG. 3) is a portion for adjusting the timing of the clock signal transferred from FIG. The storage unit 3 is a memory that stores timing information sent from the host CPU based on the control of the control unit 2.

【0020】遅延時間調整部4は、制御部2から転送さ
れてくる遅延時間情報に基づいて、キャビネットP1
(図3)から受け入れたクロック信号のタイミグを合わ
せる部分である。更に、タイミングを合わせたクロック
信号をCSインタフェース回路に転送する部分である。
以上の構成によるタイミング調整回路は以下のように動
作する。
The delay time adjusting section 4 is based on the delay time information transferred from the control section 2 and controls the cabinet P1.
This is a part for adjusting the timing of the clock signal received from FIG. Further, it is a part for transferring a clock signal adjusted in timing to the CS interface circuit.
The timing adjustment circuit having the above configuration operates as follows.

【0021】〈具体例の動作〉図4は、クロック信号の
タイミング説明図である。(a)は、統括部22が生成
するフレームクロック(繰り返し周期5msec)のタ
イミングを表している。以後このクロックをマスターク
ロックと記す。(b)は、キャビネットP1が、マスタ
ークロックを受け入れて、そのマスタークロックに同期
させて再成した、クロック信号のタイミングを表してい
る。(c)は、同様に、キャビネットP2が、マスター
クロックを受け入れて、そのマスタークロックに同期さ
せて再成した、クロック信号のタイミングを表してい
る。上記全ての図は、横軸に時間を表し、縦軸に信号レ
ベルを表している。更に、全ての図は、時間軸を一致し
て記されている。
<Operation of Specific Example> FIG. 4 is an explanatory diagram of the timing of a clock signal. (A) shows the timing of the frame clock (repetition cycle 5 msec) generated by the control unit 22. Hereinafter, this clock is referred to as a master clock. (B) shows the timing of the clock signal regenerated by the cabinet P1 receiving the master clock and synchronizing with the master clock. (C) similarly shows the timing of the clock signal that the cabinet P2 has received the master clock and regenerated in synchronization with the master clock. In all of the above figures, the horizontal axis represents time, and the vertical axis represents signal level. Furthermore, all figures are drawn with the time axis coincident.

【0022】説明の都合上、クロックの分配経路をキャ
ビネットP1を通る経路と、キャビネットP2を通る経
路に限定する。図(a)及び図(b)に表したように、
キャビネットP1が、再成したクロック信号のタイミン
グは、マスタクロックのタイミングに比して遅延時間T
d1遅れている、と仮定する。同様に、図(a)及び図
(c)に表したように、キャビネットP2が、再成した
クロック信号のタイミングは、マスタークロックのタイ
ミングに比して遅延時間Td2遅れている、と仮定す
る。以下に、タイミング調整の動作についてキャビネッ
トP1のみを通る分配経路に限定し、動作ステップに分
解して説明する。
For convenience of explanation, the clock distribution path is limited to a path passing through the cabinet P1 and a path passing through the cabinet P2. As shown in FIGS. (A) and (b),
The timing of the clock signal regenerated by the cabinet P1 has a delay time T compared to the timing of the master clock.
Assume that it is d1 behind. Similarly, it is assumed that the timing of the clock signal regenerated by the cabinet P2 is delayed by the delay time Td2 as compared with the timing of the master clock, as shown in FIGS. Hereinafter, the operation of the timing adjustment will be limited to the distribution path passing only through the cabinet P1, and will be disassembled into operation steps.

【0023】S−1.マスタークロックとシステム内全
てのキャビネットが再成したクロック信号間に発生し得
る最大遅延時間Td0を設定する。この最大遅延時間T
d0の設定にあたっては、今後の回線増設時をも考慮し
て、想定し得る最大の遅延時間を設定する。 S−2.マスタークロックとキャビネットP1が再成し
たクロック信号間の遅延時間Td1の測定を実施する。
この測定には、回線設置工事時に両クロックを正確に実
測する方法がある。更に、回線設置後に、特定の移動端
末に向けて別経路を通って送出した同一信号を、その特
定の移動端末が受信することによって、遅延時間差とし
て測定可能である。 S−3.制御部2は、上位CPU制御に基づいて、上記
Td0とTd1をタイミング情報として、一旦、記憶部
3に格納する。
S-1. The maximum delay time Td0 that can occur between the master clock and the clock signal regenerated by all cabinets in the system is set. This maximum delay time T
In setting d0, the maximum delay time that can be assumed is set in consideration of the future line expansion. S-2. The delay time Td1 between the master clock and the clock signal regenerated by the cabinet P1 is measured.
For this measurement, there is a method of accurately measuring both clocks at the time of line installation work. Further, after the line is installed, the same signal transmitted through a different route to a specific mobile terminal is received by the specific mobile terminal, whereby the delay time difference can be measured. S-3. The control unit 2 temporarily stores the Td0 and Td1 as timing information in the storage unit 3 based on the upper CPU control.

【0024】S−4.制御部2は、記憶部3からTd1
とTd1を読み込んで、Td0とTd1との差Td0−
Td1(以後遅延時間情報と記す)を算出する。 S−5.制御部2は、算出した遅延時間情報(Td0−
Td1)を遅延時間調整部4に転送する。 S−6.遅延時間調整部4は、キャビネットP1から転
送されてくるクロック信号を受け入れて、遅延時間情報
(Td0−Td1)だけ、更にクロック信号を遅延させ
て、CSインタフェース回路6に転送する。従って、遅
延時間調整部4は、マスタークロックに対してTd1遅
れていたクロック信号を受け入れて、マスタークロック
に対してTd0遅れたクロック信号を送出する結果にな
る(図(b)下図)。
S-4. The control unit 2 stores Td1 in the storage unit 3
And Td1 are read, and the difference Td0−Td0−Td1 between Td0 and Td1 is read.
Td1 (hereinafter referred to as delay time information) is calculated. S-5. The control unit 2 calculates the calculated delay time information (Td0−
Td1) is transferred to the delay time adjusting unit 4. S-6. The delay time adjustment unit 4 receives the clock signal transferred from the cabinet P1, delays the clock signal by delay time information (Td0-Td1), and transfers the clock signal to the CS interface circuit 6. Therefore, the delay time adjustment unit 4 receives the clock signal delayed by Td1 with respect to the master clock, and transmits a clock signal delayed by Td0 with respect to the master clock ((b), lower figure).

【0025】同様の動作を全てのクロック分配経路につ
いて実施する。その結果全ての経路において、CSイン
タフェース回路6が受け入れるクロック信号は、マスタ
ークロックに対してTd0遅れたことになり、タイミン
グが一致する。クロック分配経路に複数個のキャビネッ
トが従属接続されている場合は、従属最後尾の遅延時間
調整部4で調整することによって同様の結果をえる。例
えばキャビネットP1とキャビネットP2が従属接続し
ている場合は、遅延時間情報を(Td0−(Td1+T
d2))とおいて、キャビネットP2の遅延時間調整部
4が、マスタークロックに対してTd0遅れたクロック
信号を送出する結果になる。
The same operation is performed for all clock distribution paths. As a result, in all the paths, the clock signal received by the CS interface circuit 6 is delayed by Td0 from the master clock, and the timings match. When a plurality of cabinets are cascade-connected to the clock distribution path, a similar result can be obtained by adjusting the delay time at the subordinate delay time adjustment unit 4. For example, when the cabinet P1 and the cabinet P2 are cascade-connected, the delay time information is set to (Td0− (Td1 + Td).
d2)), the delay time adjustment unit 4 of the cabinet P2 sends a clock signal delayed by Td0 with respect to the master clock.

【0026】また、説明の都合上マスタークロックとし
て、フレームクロックのみに限定して説明したが、他の
クロック信号であっても全く同様に動作する。更に、遅
延時間調整部4の入出力を複数備えることによって、複
数のクロック信号のタイミングを同時に調整することも
可能である。以上の説明では、事業所用コードレスシス
テムを例にとって説明をしたが、交換機により複数の基
地局を制御して移動体との交信を実現する様々なコード
レスシステムに、本発明を応用することが可能である。
Although the master clock is limited to the frame clock only for convenience of explanation, it operates in exactly the same manner with other clock signals. Further, by providing a plurality of inputs and outputs of the delay time adjustment unit 4, it is possible to simultaneously adjust the timings of a plurality of clock signals. In the above description, the cordless system for offices has been described as an example. However, the present invention can be applied to various cordless systems in which a plurality of base stations are controlled by an exchange to communicate with a mobile unit. is there.

【0027】[0027]

【発明の効果】クロック分配経路に遅延時間調整部4を
備えることによって、システム内のクロック信号のタイ
ミング調整が容易、かつ正確になり、以下の効果を得
た。 1.隣接キャビネット間による電波干渉が少なくなり、
通信品質の向上につながった。 2.作業効率の悪いスター型接続の必要性がなくなり、
システム敷設工事の工数低減につながった。 3.キャビネットを従属接続することが可能になったの
で、システム増設工事が簡便になった。
By providing the delay time adjusting unit 4 in the clock distribution path, the timing adjustment of the clock signal in the system becomes easy and accurate, and the following effects are obtained. 1. Radio interference between adjacent cabinets is reduced,
This has led to improved communication quality. 2. Eliminates the need for inefficient star connections
This has led to a reduction in man-hours for laying the system. 3. Since cabinets can be connected in a subordinate manner, system expansion work has been simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】CS接続部のブロック図である。FIG. 1 is a block diagram of a CS connection unit.

【図2】クロック信号の流れを示す説明図である。FIG. 2 is an explanatory diagram showing a flow of a clock signal.

【図3】システムの配置図である。FIG. 3 is a layout diagram of a system.

【図4】クロック信号のタイミング説明図である。FIG. 4 is an explanatory diagram of a timing of a clock signal.

【符号の説明】[Explanation of symbols]

1 タイミング調整回路 2 制御部 3 記憶部 4 遅延時間調整部 5 CPUインタフェース回路 6 CSインタフェース回路 DESCRIPTION OF SYMBOLS 1 Timing adjustment circuit 2 Control part 3 Storage part 4 Delay time adjustment part 5 CPU interface circuit 6 CS interface circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 それぞれ所定のエリア内で移動する移動
局と交信をする、複数の基地局と、システム全体の時間
的基準になるマスタークロックを、これらの基地局へ配
分する交換局とを備えたシステムにおいて、 前記交換局から前記各基地局へ前記マスタークロックを
配分する配分経路中に、それぞれ前記マスタークロック
を所定時間ずつ遅延する遅延時間調整部を挿入し、 各遅延時間調整部は、それぞれ、前記各基地局がいずれ
も同一のタイミングで前記マスタークロックを前記配分
経路から受け入れるように、マスタークロックを所定時
間ずつ遅延する遅延時間を設定していることを特徴とす
るコードレスシステム。
1. A system comprising: a plurality of base stations each communicating with a mobile station moving within a predetermined area; and a switching station for distributing a master clock serving as a time reference of the entire system to these base stations. In the system, a delay time adjusting unit that delays the master clock by a predetermined time is inserted in a distribution path that distributes the master clock from the exchange to each of the base stations. And a delay time for delaying the master clock by a predetermined time so that each of the base stations receives the master clock from the distribution path at the same timing.
【請求項2】 請求項1に記載のシステムにおいて、 各基地局へマスタークロックを配分する配分経路のう
ち、マスタークロックに対する遅延量が最も大きい配分
経路の遅延時間をTとしたとき、この遅延時間T以上の
所定の遅延時間を、マスタークロックの最大許容遅延時
間と定め、 前記各基地局へ入力するマスタークロックの入力タイミ
ングが、前記最大許容遅延時間と一致するように、各配
分経路に挿入した遅延時間調整部による遅延時間を設定
したことを特徴とするコードレスシステム。
2. The system according to claim 1, wherein T is a delay time of a distribution path having the largest delay amount with respect to the master clock among distribution paths for distributing the master clock to each base station. The predetermined delay time of T or more is defined as the maximum allowable delay time of the master clock, and inserted into each distribution path so that the input timing of the master clock to be input to each of the base stations matches the maximum allowable delay time. A cordless system, wherein a delay time is set by a delay time adjusting unit.
JP9343837A 1997-11-28 1997-11-28 Timing adjustment circuit for clock signal and its adjustment method Pending JPH11164351A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9343837A JPH11164351A (en) 1997-11-28 1997-11-28 Timing adjustment circuit for clock signal and its adjustment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9343837A JPH11164351A (en) 1997-11-28 1997-11-28 Timing adjustment circuit for clock signal and its adjustment method

Publications (1)

Publication Number Publication Date
JPH11164351A true JPH11164351A (en) 1999-06-18

Family

ID=18364630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9343837A Pending JPH11164351A (en) 1997-11-28 1997-11-28 Timing adjustment circuit for clock signal and its adjustment method

Country Status (1)

Country Link
JP (1) JPH11164351A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169534A (en) * 1986-01-22 1987-07-25 Nec Corp Inter-office synchronizing system
JPH03224325A (en) * 1989-12-27 1991-10-03 Nec Corp Tdma digital mobile communication system
JPH0759136A (en) * 1993-08-13 1995-03-03 Nec Corp Inter-station phase compensation method in wide area radio calling system
JPH07193859A (en) * 1992-05-25 1995-07-28 Oki Electric Ind Co Ltd Inter-base station tdma frame synchronization system in mobile communication
JPH07298347A (en) * 1994-04-25 1995-11-10 Oki Electric Ind Co Ltd Base station subordinate synchronizing method and centralized control station
JPH07298348A (en) * 1994-04-28 1995-11-10 Nec Corp Mobile communication system
JPH07322344A (en) * 1994-05-23 1995-12-08 Nec Corp Phase synchronization system for digital cordless system
JPH0955979A (en) * 1995-08-15 1997-02-25 Nippon Denki Ido Tsushin Kk Delay time adjusting system for mobile communication system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169534A (en) * 1986-01-22 1987-07-25 Nec Corp Inter-office synchronizing system
JPH03224325A (en) * 1989-12-27 1991-10-03 Nec Corp Tdma digital mobile communication system
JPH07193859A (en) * 1992-05-25 1995-07-28 Oki Electric Ind Co Ltd Inter-base station tdma frame synchronization system in mobile communication
JPH0759136A (en) * 1993-08-13 1995-03-03 Nec Corp Inter-station phase compensation method in wide area radio calling system
JPH07298347A (en) * 1994-04-25 1995-11-10 Oki Electric Ind Co Ltd Base station subordinate synchronizing method and centralized control station
JPH07298348A (en) * 1994-04-28 1995-11-10 Nec Corp Mobile communication system
JPH07322344A (en) * 1994-05-23 1995-12-08 Nec Corp Phase synchronization system for digital cordless system
JPH0955979A (en) * 1995-08-15 1997-02-25 Nippon Denki Ido Tsushin Kk Delay time adjusting system for mobile communication system

Similar Documents

Publication Publication Date Title
JP3471016B2 (en) Arrangement in a mobile communication system to synchronize transmitters of multiple base stations
CN101123465B (en) Method and device for synchronization of network devices in wireless communication system
CN104244397B (en) A method of it is compensated for TD-LTE fiber optic stretch equipment delays
CN109818701B (en) High-precision clock synchronization method and system for communication equipment
TW200305345A (en) Method and apparatus for synchronizing base stations
JPS62241451A (en) Line concentration and distribution system
JPH06205460A (en) Information interchange and system
KR860001259B1 (en) Synchronization apparatus in transmitting information on a simplex bus
CN1100455C (en) Synchronizing system for independent asynchronous transmission mode mobile communication network
JPH09139973A (en) Method and circuit device for frame synchronization in multiplex cell communication system
CN101765199B (en) Communication network system and time synchronization method in system and OTN equipment
JPH0851451A (en) Method and apparatus for synchronization,terminal and switching apparatus
KR100281098B1 (en) System synchronizer using internal network of mobile communication system
US7496330B2 (en) Phase adjusting method and apparatus
JPH11164351A (en) Timing adjustment circuit for clock signal and its adjustment method
JPH0750895B2 (en) Signal synchronization method
JPH07193859A (en) Inter-base station tdma frame synchronization system in mobile communication
EP0840471B1 (en) Remote accurate frequency generation using a numerically controlled oscillator
JPH04162840A (en) Transmission timing synchronizing method using absolute time
KR100219876B1 (en) A device for synchronous transmission of page data in the paging system
JP2731640B2 (en) TDMA frame synchronization method between multiple radio base stations
KR960007582B1 (en) High-way matching apparatus of full electronic exchanger
JPH06303182A (en) Inter-office phase synchronizing system and device used for this
US20040042466A1 (en) Cell sequence number synchronization system amd method
JP2000341743A (en) Method of synchronization between radio base stations, radio base station and recording medium