JPH11161692A - 消費電力のシミュレーション方法 - Google Patents

消費電力のシミュレーション方法

Info

Publication number
JPH11161692A
JPH11161692A JP32773997A JP32773997A JPH11161692A JP H11161692 A JPH11161692 A JP H11161692A JP 32773997 A JP32773997 A JP 32773997A JP 32773997 A JP32773997 A JP 32773997A JP H11161692 A JPH11161692 A JP H11161692A
Authority
JP
Japan
Prior art keywords
power consumption
instruction
cycle
value
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32773997A
Other languages
English (en)
Inventor
Hiroshi Mizuno
洋 水野
Yoichiro Mae
洋一郎 前
Isao Kawamoto
功 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32773997A priority Critical patent/JPH11161692A/ja
Publication of JPH11161692A publication Critical patent/JPH11161692A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】 【課題】 プロセッサコアやメガセルコア再利用による
大規模半導体集積回路設計時に、その半導体集積回路の
消費電力を高速に見積もる。 【解決手段】 プロセッサ部の実行処理をシミュレート
し、予め求められているプロセッサ部の消費電力情報よ
りプロセッサ部で消費される電力を計算する１８０２
と、機能ブロックの動作をシミュレートし、動作レベル
の機能ブロックのその一部の入力ピン又は出力ピンの状
態毎の消費電力情報より消費電力を求める１８０３と、
論理ゲート毎の消費電力情報と論理ゲートの出力のトグ
ル回数より消費電力を求める１８０４と、各ブロックの
消費電力を集計し出力する１８０５とを備え、プロセッ
サにてシミュレートするプログラムコードが終了するま
で、１８０２から１８０５を繰り返し回路全体で消費さ
れる電力を計算することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、計算機を用いた半
導体集積回路の消費電力のシミュレーション方法に関
し、特に、プロセッサコアやメガセルコアと呼ばれる既
に設計されたコアライブラリを再利用し、集積して大規
模な半導体集積回路を設計する時に、その半導体集積回
路の回路動作を模擬すると共に、その消費電力を高速に
見積もるシミュレーション方法を提供するものである。
【０００２】
【従来の技術】従来、計算機を用いた半導体集積回路の
消費電力のシミュレーション方法としては、回路レベル
やゲートレベルのものが用いられてきた。
【０００３】回路レベルの消費電力のシミュレーション
では、対象の半導体集積回路のトランジスタレベルのネ
ットリストを、ＳＰＩＣＥ等の回路レベルのシミュレー
ション方法により解析し、その結果の電圧値と電流値と
より電力を算出するものである。
【０００４】また、ゲートレベルの消費電力のシミュレ
ーション方法としては、特許公報第２５１８５５３号、
特開平２−１７１８６１号、特開平３−１２７１８０
号、等に開示されている。これらで開示されている方法
は、シミュレーション対象回路中に含まれる回路の構成
要素に対して、予め、前記の回路レベルの消費電力シミ
ュレーション方法により、回路中のゲートの入力／出力
や、ネット等のノードの信号変化あたりの消費電力を求
めておく。そして、対象の半導体集積回路のゲートレベ
ルの論理シミュレーションを行ない、回路中のゲートの
入力／出力や、ネット等のノードの信号変化を求め、そ
の信号変化と前記の予め求めた信号変化あたりの消費電
力とから、回路全体の消費電力を算出するものである。
【０００５】これら従来の消費電力のシミュレーション
方法は、半導体集積回路の設計工程において、ゲートレ
ベル、又はトランジスタレベルの設計を行なう時点で利
用できるものである。
【０００６】
【発明が解決しようとする課題】しかしながら、近年、
半導体集積回路の設計においては、対象回路を全て新規
設計するのではなく、プロセッサコアやメガセルコアと
呼ばれる過去に一度以上設計した設計データを再利用可
能なコアライブラリ化し、それらを再利用、集積して大
規模な半導体集積回路を設計するコアベース設計又はＩ
Ｐ（IntellectualProperty）ベース設計と呼ばれる設計
が行なわれる様になってきた。このコアベース設計で
は、複数のコアライブラリを組み合わせて所望の速度、
面積、消費電力の仕様を持つ半導体集積回路を実現でき
るかを設計早期に見積もる必要があるが、前記従来のゲ
ートレベルや回路レベルの消費電力のシミュレーション
方法では、設計がゲートレベルや回路レベルまで進んで
からでないと消費電力を見積もれないという問題点を有
している。
【０００７】また、近年の半導体集積回路設計では、単
にハードウエアとしてコアライブラリを組み合わせるの
ではなく、必要な機能をプロセッサコア上のソフトウエ
アで実現した場合と、メガセルコアを利用したハードウ
エアで実現した場合とのトレードオフを行ないながら所
望の半導体集積回路を設計するハードウエア／ソフトウ
エア協調設計が必要になってきた。このハードウエア／
ソフトウエア協調設計においては、速度や面積はもちろ
ん、１チップ化においては消費電力を見積もることが重
要であるが、数多くのプロセッサコア、メガセルコア等
のコアライブラリの中から必要なコアライブラリを選択
し、ソフトウエアを含め、大規模な半導体集積回路に対
して、ゲートレベルや回路レベルで消費電力の見積もり
を行なうには膨大な計算時間が必要であるという問題点
を有している。
【０００８】本発明は、かかる点に鑑みてなされたもの
であり、その目的は、プロセッサコアやメガセルコアと
呼ばれる既に設計されたコアライブラリを再利用し、集
積して大規模な半導体集積回路を設計する時に、その半
導体集積回路の回路動作を模擬すると共に、その消費電
力を高速に見積もるシミュレーション方法を提供するこ
とにある。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、予め、プロセッサの命令レベルの各命令
に対しては命令毎の消費電力情報を、動作レベルの機能
ブロックに対してはその一部の入力ピン又は出力ピンの
状態毎の消費電力情報又は実チップを備え、シミュレー
ション実行中又はシミュレーション実行後に、前記の消
費電力情報又は実チップよりシミュレーション対象の回
路全体で消費される電力を計算するものである。
【００１０】具体的に請求項１の発明のシミュレーショ
ン方法は、プロセッサの命令動作を計算機中でシミュレ
ートする方法を対象とし、シミュレーション実行前に、
予め前記のプロセッサの命令セットに対して、各々の命
令が実行される時に消費される電力を求め、命令毎の消
費電力情報として記憶しておき、シミュレーション実行
時に、与えられたプログラムコードに対する命令動作を
シミュレートすると同時に、前記の命令毎の消費電力情
報より実行中の個々の命令に対応する消費電力を求め、
前記のプログラムコードに対する命令の実行履歴の消費
電力を求めることを特徴とする。
【００１１】請求項１記載の発明では、シミュレーショ
ン実行前に、プロセッサの命令セットの個々の命令に対
して、回路レベル又はゲートレベルのシミュレーショ
ン、又は実際に試作した実チップの評価結果より各命令
が実行される時に消費される電力を求め命令毎の消費電
力情報に格納しておく。この処理は、命令セット中の命
令個数分の処理を行なえば良いので、回路レベルやゲー
トレベルのシミュレーションを用いても現実的な時間内
に計算することが可能である。また、プロセッサの内部
では、実行される命令がデコードされ、そのデコード結
果によりその命令実行に必要なブロックのハードウエア
が動作し、動作したハードウエアに対して電力が消費さ
れるため、命令毎に消費電力を求めておく事により実行
時の命令毎の消費電力を模擬できる。そして、シミュレ
ーション実行中に与えられたプログラムコードに対する
命令動作をシミュレートすると共に、実行された命令に
対応する消費出力の値を消費電力情報から検索し、一定
時間毎に集計していくことにより、与えられたプログラ
ムコードで動作する時にプロセッサ部が消費する電力の
時間遷移を求める。ここで、プログラムコードに従って
実行されるサイクル数は通常数千、数百万サイクル以上
の膨大なサイクル数になるが、命令毎の消費電力情報は
計算機中では表形式等で保持することにより簡単に検索
することが可能であり、また一定時間毎の消費電力を計
算する場合も簡単な積算及び平均計算等により、高速に
行なうことが可能である。
【００１２】請求項２記載の発明は、前記請求項１に記
載のシミュレーション方法において、前記のプロセッサ
がパイプライン処理構造を備えたものであり、前記の命
令毎の消費電力情報は、各々の命令に対して、各パイプ
ライン・ステージ別に消費される電力を記憶したもので
あり、シミュレーション実行時に、一サイクルで消費さ
れる電力を求める時に、当該一サイクルにシミュレート
している命令と、パイプライン処理構造上実際のハード
ウエア上では同時に実行される当該一サイクルの直前の
複数サイクルにシミュレートされた複数の命令との各命
令に対して、前記の命令毎の消費電力情報より、対応す
るパイプライン・ステージの消費電力を求め合計するこ
とにより、一サイクルで消費される電力を求め、前記の
一サイクルで消費される電力の計算を、前記のプログラ
ムコードの命令の実行履歴に対して連続に行なうことを
特徴とする。
【００１３】請求項３記載の発明は、請求項１に記載の
シミュレーション方法において、前記のプロセッサがス
ーパースケーラ処理構造を備えたものであり、シミュレ
ーション実行時に、一サイクルで消費される電力を求め
る時に、前記のプロセッサに備えられたスーパースケー
ラ処理構造を考慮し、当該一サイクルで同時に実行され
ると予測される複数の命令を前記のプログラムコードか
ら求め、前記の当該一サイクルで同時に実行される複数
の命令の各命令に対して、前記の命令毎の消費電力情報
より消費電力を求め合計することにより、一サイクルで
消費される電力を求め、前記の一サイクルで消費される
電力の計算を、前記のプログラムコードに対して連続に
行なうことを特徴とする。
【００１４】請求項４記載の発明は、請求項１に記載の
シミュレーション方法において、前記の命令毎の消費電
力情報が、一部の命令に対しては、当該命令のオペラン
ドを引数に含む関数により表現されており、シミュレー
ション実行時に、前記の一部の命令の消費電力を求める
場合には、当該命令の前記の関数に当該命令のオペラン
ドを与えて消費電力を求めることを特徴とする。
【００１５】請求項５記載の発明は、プロセッサ部と、
論理回路部とから成る回路の動作をシミュレートする協
調シミュレーションを対象とし、プロセッサ部に対して
は、請求項１、請求項２、請求項３、又は請求項４に記
載のシミュレーション方法により、プロセッサ部の消費
電力を計算し、論理回路部に対しては、回路内部の動作
をシミュレートすると同時に、回路内部のノードの信号
変化を元に、論理回路部の消費電力を計算し、前記のプ
ロセッサ部の消費電力と、前記の論理回路部の消費電力
とから、全体の回路の消費電力を求めることを特徴とす
る。
【００１６】請求項６記載の発明は、１個以上の動作レ
ベルの機能ブロックを含む回路の動作を計算機中でシミ
ュレートする方法を対象とし、シミュレーション実行前
に、前記の動作レベルの機能ブロックの各々について、
当該機能ブロックの特定の１個以上の入力ピン又は出力
ピンを電力モードピンとし、電力モードピンの取り得る
状態毎に、当該機能ブロックが一サイクルに消費する電
力を求め、電力モードピン状態毎の消費電力情報として
記憶しておき、シミュレーション実行時に、前記の回路
の動作をシミュレートすると同時に、一サイクル毎に、
前記の動作レベルの機能ブロックの各々に対して、当該
機能ブロックの当該サイクルでの電力モードピンの状態
より、前記の電力モードピン状態毎の消費電力情報より
当該機能ブロックの消費する電力を求め合計することに
より、前記の回路で消費される電力を求めることを特徴
とする。
【００１７】請求項６記載の発明では、シミュレーショ
ン実行前に、動作レベルの機能ブロックに対して、その
電力モードピンの取り得る状態毎に、その機能ブロック
が一サイクルに消費する電力を求め、電力モードピン状
態毎の消費電力情報として記憶しておく。ここで、電力
モードピンをその動作レベルの機能ブロックを実際に開
発し機能レベルやゲートレベルで実現した場合の内部構
造を考慮し、一サイクルで消費する電力値をその電力モ
ードピンの状態より区別できる１本以上のピンを電力モ
ードピンとして定義する。例えば、その機能ブロックが
複数のサブブロックから構成されそのピンの状態に応じ
て動作するサブブロックが決定されるピンを電力モード
ピンとする。これにより、その機能ブロックの電力モー
ドピンの状態を元にその機能ブロックの一サイクルの消
費電力を模擬できる。そして、シミュレーション実行時
に、回路の動作をシミュレートすると同時に、各サイク
ル毎に、電力モードピン状態毎の消費電力情報より対応
する機能ブロックの消費電力を求め、回路中の全ての機
能ブロックに対して消費電力の値を一定時間毎に集計し
ていくことにより、与えられたテストベクターで動作す
る時にそれらの機能ブロック部が消費する電力の時間遷
移を求める。ここで、実際のシミュレーションでは実行
されるサイクル数は通常数千、数百万サイクル以上の膨
大なサイクル数になる場合もあるが、電力モードピンの
状態毎の消費電力情報は計算機中では表形式等で保持す
ることにより簡単に検索することが可能であり、また一
定時間毎の消費電力を計算する場合も簡単な積算及び平
均計算等により、高速に行なうことが可能である。
【００１８】請求項７記載の発明は、請求項６に記載の
シミュレーション方法において、前記の電力モードピン
状態毎の消費電力情報が、一部又は全部の動作レベルの
機能ブロックに対しては、前記の電力モードピンの取り
得る状態毎に、当該状態となった一サイクル直後の複数
サイクル分の各サイクル毎の消費電力の情報を持つもの
であり、シミュレーション実行時に、前記の複数サイク
ル分の各サイクル毎の消費電力を持つ機能ブロックに関
して、一サイクルにおける消費電力の計算を行なう場合
に、当該サイクルの電力モードピンの状態に加え、過去
の複数サイクルの電力モードピンの状態を元に、前記の
電力モードピン状態毎の消費電力情報から当該機能ブロ
ックが消費する電力を求めることを特徴とする。
【００１９】請求項８記載の発明は、プロセッサ部と、
動作レベルの機能ブロックから成る動作レベル回路部
と、論理回路部とから成る回路の動作をシミュレートす
る協調シミュレーションを対象とし、プロセッサ部に対
しては、請求項１、請求項２、請求項３、又は請求項４
に記載のシミュレーション方法により、プロセッサ部の
消費電力を計算し、動作レベル回路部に対しては、請求
項６又は請求項７に記載のシミュレーション方法によ
り、動作レベル回路部の消費電力を計算し、論理回路部
に対しては、回路内部の動作をシミュレートすると同時
に、回路内部のノードの信号変化を元に、論理回路部の
消費電力値を計算し、前記のプロセッサ部の消費電力
と、前記の動作レベル回路部の消費電力と、前記の論理
回路部の消費電力とから、全体の回路の消費電力を求め
ることを特徴とする。
【００２０】請求項９記載の発明は、回路中の１個以上
の部分回路に対して、個々の部分回路を実現した実チッ
プを備え、前記の回路の回路動作のシミュレーションを
行なう時に、前記の実チップを備えた部分回路の動作に
関しては、前記の実チップの入力ピンに入力値を与え、
その出力ピンの出力値を用いるシミュレーション方法を
対象とし、前記の実チップを備えた部分回路の０個以上
の第１のグループの部分回路に対しては、シミュレーシ
ョン実行時に、当該実チップで消費される電力を測定
し、シミュレーション対象の回路全体の条件を考慮した
補正処理を行ない当該部分ブロックの消費電力を求め、
前記の実チップを備えた部分回路で前記の第１のグルー
プ以外の第２のグループの部分回路に対しては、請求項
６又は請求項７に記載の方法で消費電力を求め、実チッ
プを備えていない回路部分に対しては、回路内部の動作
をシミュレートすると同時に、回路内部のノードの信号
変化を元に、論理回路部の消費電力を計算する方法か、
請求項１、請求項２、請求項３、請求項４、請求項５、
請求項６、請求項７、又は請求項８に記載のシミュレー
ション方法により消費電力を求め、前記の実チップ部を
備えた回路に対して求めた消費電力と、実チップを備え
ていない回路部分に対して求めた消費電力とから、全体
の回路の消費電力を求めることを特徴とする。
【００２１】請求項１０記載の発明は、請求項１、請求
項２、請求項３、請求項４、請求項５、請求項６、請求
項７、請求項８、又は請求項９に記載のシミュレーショ
ン方法において、シミュレーション実行中には、消費電
力計算に必要な情報を記憶装置に保存しておき、シミュ
レーション実行後に、前記の記憶装置に保存しておいた
消費電力計算に必要な情報を元に、当該シミュレーショ
ンで求めた回路動作時の回路の消費電力を求めることを
特徴とする。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図を用いて説明する。
【００２３】（第１の実施の形態）第１の実施の形態で
は、請求項１に係る発明について図を用いて説明する。
【００２４】図１は請求項１に係る消費電力のシミュレ
ーション方法を詳細に示すフローチャートである。図１
において１０１は命令動作をシミュレートするプロセッ
サモデルに与えられるプログラムコードを記憶する記憶
手段および当該プロセッサモデルが持つレジスタ、メモ
リおよびプロセッサモデルのシミュレーションにより計
算される消費電力を記憶する記憶手段を初期化し、実行
サイクルを初期化する初期化処理である。１０２はシミ
ュレートするプロセッサモデルに与えるプログラムコー
ドを読み込み、シミュレーションを開始する命令の位置
とシミュレーションを終了する命令の位置を設定するプ
ログラムコード読み込み処理である。１０３は与えられ
たプログラムコードより、プロセッサモデルが現実行サ
イクルにおいて実行する命令を読み込む処理であり、１
０４は読み込まれた命令のプロセッサ動作をシミュレー
トする実行処理であり、１０５は実行された命令と予め
求められている命令毎の消費電力情報より現実行サイク
ルで消費されている消費電力を計算し、実行されている
命令と計算された消費電力を現実行サイクルとともに記
憶する消費電力計算処理である。１０６は１０２により
設定されている終了命令位置によりシミュレートするべ
きプログラムコードが終了しているかを判定するプログ
ラムコード終了判定処理である。シミュレートするプロ
グラムコードが終了していない場合、１０７により現実
行サイクル数を１進めて、１０３に戻り次にシミュレー
トするべき命令が読み込まれる。シミュレートするプロ
グラムコードが終了している場合、１０８の消費電力出
力処理により、計算された消費電力値が出力される。
【００２５】図２はシミュレートされるプロセッサの命
令セットの一例である。命令ＬＤはアドレスにより指定
されるメモリ領域のデータからレジスタａまたはレジス
タｂにデータを転送するデータ転送命令である。命令Ｓ
Ｔはレジスタａまたはレジスタｂからアドレスにより指
定されるメモリ領域にデータを転送するデータ転送命令
である。命令ＭＯＶはソースで指定されるレジスタａま
たはレジスタｂまたは定数値をデスティネーションで指
定されるレジスタａまたはレジスタｂに代入する算術演
算命令である。命令ＡＤＤはソースで指定されるレジス
タａまたはレジスタｂまたは定数値とデスティネーショ
ンで指定されるレジスタａまたはレジスタｂとを加算
し、結果をデスティネーションで指定されているレジス
タに代入する算術演算命令である。命令ＭＵＬはソース
で指定されるレジスタａまたはレジスタｂまたは定数値
とデスティネーションで指定されるレジスタａまたはレ
ジスタｂとを乗算し、結果をデスティネーションで指定
されるレジスタに代入する算術演算命令である。命令Ｃ
ＭＰはソースで指定されるレジスタａまたはレジスタｂ
または定数値とデスティネーションで指定されるレジス
タａまたはレジスタｂとを比較し、等しければ比較結果
フラグをセットし、等しくなければ比較結果フラグをリ
セットする比較命令である。命令ＢＥＱは、比較結果フ
ラグがセットされていれば、ラベルで指定されている命
令位置に処理をジャンプさせる条件分岐命令である。命
令ＪＭＰはラベルで指定されている命令位置に処理をジ
ャンプさせる無条件分岐命令である。命令ＲＥＴＩは割
り込み信号が入力された後に処理される割り込み処理か
ら、割り込み信号が入力される前に処理されていた命令
位置に処理を戻す割り込み処理復帰命令である。命令Ｎ
ＯＰは何も処理を行わない。
【００２６】図３はシミュレーションの対象となるプロ
セッサの命令毎の消費電力情報を含んだテーブルであ
る。図３において左側の項は実行する命令、右側の項は
命令を実行することにより消費される電力情報を表して
いる。消費電力値の単位はμＷ／ＭＨｚである。
【００２７】図４はシミュレーションの対象となるプロ
セッサで実行するプログラムの一例である。図４におい
て一列が一命令を表しており、左からラベル、命令、デ
スティネーション、ソースの順番で記述されており、４
１３、４１４、４１５、４１６、４１７の各命令に対し
てはラベルはつけられていない。
【００２８】図３１は第１の実施の形態に係るハードウ
エアの構成図の一例を示しており、図３１において、３
１０１は処理されたあらゆる情報をみるためのディスプ
レイ装置、３１０２は設計者があらゆる情報や処理命令
を入力するためのキーボード、３１０３はあらゆる処理
を行う中央演算処理装置、３１０４は各情報を格納する
記憶装置である。
【００２９】以下、第１の実施の形態に係る消費電力の
シミュレーション方法を図１のフローに基づきプログラ
ム４０１を実行した場合を例に用いて具体的に説明す
る。シミュレーションの対象となるプロセッサは２０１
の命令セットを備え、アクセス可能なアドレス空間のう
ちアドレス［Ａ０］以後は周辺レジスタに割り当てられ
ているものとする。
【００３０】１０１の初期化処理ではプログラムの実行
を行なうための初期化を行なう。本実施の形態では、ア
ドレス［Ａ０］の値はシミュレーション開始時は値’
０’で、３サイクル目に値’１’に変化するように設定
され、命令の実行位置を示すレジスタは４１１の命令を
指す値に設定される。また、アドレス［８０］の値は
値’２’に設定され、実行サイクルは１に設定される。
【００３１】１０２のプログラム読み込み処理では、シ
ミュレートするべきプログラムを読み込み、記憶手段に
格納し、プログラムの実行が４１８に達した場合にプロ
グラムの実行を終了するように設定される。
【００３２】１０３の命令読み込みでは、記憶手段から
命令の実行位置を示すレジスタの値を取り出し、次に実
行する命令の位置を求め、求めた位置から始まる命令コ
ードを読み込む。ここでは、命令の実行位置を示すレジ
スタは４１１を指す値に初期化されており、４１１の命
令”ＭＯＶ ｒｅｇ＿ｂ ０”に対応するコードを読み込
む。
【００３３】１０４の命令実行処理では、読み込んだ命
令を解釈し、命令の動作をシミュレートし、レジスタｂ
に０を代入し、命令の実行位置を示すレジスタの値を４
１２を指す値に変更する。
【００３４】１０５の消費電力計算処理では、消費電力
情報テーブル３０１から実行した命令”ＭＯＶ”に対応
する列を選び、消費電力値３０を算出し、当該一サイク
ルの消費電力値として実行命令”ＭＯＶ”とともに記憶
する。
【００３５】１０６のプログラム終了判定処理では、プ
ログラムの終了判定を行う。この場合、まだプログラム
の実行は終了位置に達していないため、１０７によりサ
イクルを１進め、１０３に戻り次の命令の実行サイクル
へと移る。
【００３６】以下、１１０の処理を同様に繰り返し、プ
ログラムの実行動作をシミュレートしながら各サイクル
毎に消費電力値を随時記憶する。
【００３７】２サイクル目では命令４１２を実行しレジ
スタａにアドレス［Ａ０］の値０を読み込み、３サイク
ル目では命令４１３を実行しレジスタの値を比較して一
致しているため比較結果レジスタをセットし、４サイク
ル目では命令４１４を実行し比較結果レジスタがセット
されているためラベルＬＯＯＰで示される命令４１２へ
分岐する。５サイクル目では命令４１２を実行し３サイ
クル目に変化したアドレス［Ａ０］の値’１’をレジス
タａに読み込み、６サイクル目では命令４１３を実行し
レジスタの値を比較して値が異なるため比較結果フラグ
をリセットする。７サイクル目では命令４１４を実行し
比較結果フラグがリセットされているため分岐せずに命
令４１５へ進み、８サイクル目では命令４１５を実行し
アドレス［８０］の値２をレジスタｂに読み込む。９サ
イクル目では命令４１６を実行しレジスタａの値１に値
１を加えてレジスタａに代入し、１０サイクル目では命
令４１７を実行し、レジスタａの値２とレジスタｂの値
２を乗算し、レジスタａに代入する。１１サイクル目で
は命令４１８を実行しレジスタａの値４をアドレス［８
１］に書き出す。
【００３８】プログラムの実行が４１８の命令まで進む
と、１０６でプログラムの終了判定により、命令実行を
終了し、１０８の消費電力出力処理により、記憶した各
サイクルでの消費電力値が出力される。
【００３９】図５の５０１はプログラム４０１の実行を
シミュレートすることにより得られる結果である。５０
２は命令実行サイクル、５０４は各命令実行サイクルで
の消費電力値である。５０３は各サイクル毎に実行され
ている命令を参考に記載している。
【００４０】以上のように本発明の第１の実施の形態に
よれば、請求項１に係る発明である消費電力のシミュレ
ーション方法によって、シミュレーション実行前に、予
め求められている各々の命令が実行される時に消費され
る電力値を命令毎の消費電力情報として記憶しておき、
シミュレーション実行時に、与えられたプログラムコー
ドに対する命令動作をシミュレートすると同時に、命令
毎の消費電力情報より実行中の個々の命令に対応する消
費電力値を求め、シミュレートするプログラムにおいて
消費される消費電力値をサイクル毎に求めることがで
き、プロセッサ部が消費する電力の時間遷移を求めるこ
とができる。プログラムコードに従って実行されるサイ
クル数は通常数千、数百万サイクル以上の膨大なサイク
ル数になるが、命令毎の消費電力情報は計算機中では表
形式等で保持することにより簡単に検索することが可能
であるため、消費電力見積もりを高速に行なうことが可
能である。
【００４１】なお、この例では各命令実行サイクル毎の
消費電力値のみを求めているが、算出された消費電力値
の総和を求めることによりプログラムの実行全体にかか
る消費電力値がわかり、消費電力値の総和にプロセッサ
の動作周波数を掛けシミュレーションにかかったサイク
ル数で割ることによりプログラム実行中の平均消費電力
が求まることは言うまでもない。
【００４２】なお、ここではマイクロコントローラ的な
プロセッサの例を示したが、信号処理プロセッサおよび
メディアプロセッサにおいても同様に動作のシミュレー
トと同時に消費電力をシミュレートできることは言うま
でもない。
【００４３】（第２の実施の形態）第２の実施の形態で
は、請求項１０に係る発明について図を用いて説明す
る。
【００４４】図２８は請求項１０に係る消費電力のシミ
ュレーション方法を詳細に示すフローチャートである。
図２８において２８０１は命令動作をシミュレートする
プロセッサモデルに与えられるプログラムコードを記憶
する記憶手段および当該プロセッサモデルが持つレジス
タ、メモリおよびプロセッサモデルのシミュレーション
により計算される消費電力を記憶する記憶手段を初期化
し、実行サイクルを初期化する初期化処理である。２８
０２はシミュレートするプロセッサモデルに与えるプロ
グラムコードを読み込み、シミュレーションを開始する
命令の位置とシミュレーションを終了する命令の位置を
設定するプログラムコード読み込み処理である。２８０
３は与えられたプログラムコードより、プロセッサモデ
ルが現実行サイクルにおいて実行する命令を読み込む処
理であり、２８０４は読み込まれた命令のプロセッサ動
作をシミュレートする実行処理であり、２８０５は実行
された命令と現実行サイクルを記憶する命令履歴記憶処
理である。２８０６は２８０２により設定されている終
了命令位置によりシミュレートするべきプログラムコー
ドが終了しているかを判定するプログラムコード終了判
定処理である。シミュレートするプログラムコードが終
了していない場合、２８０７により現実行サイクル数を
１進めて、２８０３に戻り次にシミュレートするべき命
令が読み込まれる。シミュレートするプログラムコード
が終了してる場合、２８０８の消費電力計算出力処理に
より、予めプロセッサの命令セットに対して各々が実行
される時に消費される電力値を求めてある消費電力情報
テーブルと、シミュレーションで記憶されているサイク
ル数と命令履歴から各サイクルでの消費電力値を計算
し、各サイクルの消費電力を積算し、シミュレートされ
た実行サイクル数で割ることにより、消費電力の平均値
を算出し出力される。
【００４５】図３１は第２の実施の形態に係るハードウ
エアの構成図の一例を示しており、図３１において、３
１０１は処理されたあらゆる情報をみるためのディスプ
レイ装置、３１０２は設計者があらゆる情報や処理命令
を入力するためのキーボード、３１０３はあらゆる処理
を行う中央演算処理装置、３１０４は各情報を格納する
記憶装置である。
【００４６】以下、第２の実施の形態に係る消費電力の
シミュレーション方法を図２８のフローに基づき、図２
の命令セットと図３の消費電力情報テーブルを持つプロ
セッサに対して、図４のプログラムコード４０１を実行
した場合を例に用いて具体的に説明する。シミュレーシ
ョンの対象となるプロセッサは２０１の命令セットを持
ちアクセス可能なアドレス空間のうちアドレス［Ａ０］
以後は周辺レジスタに割り当てられているものとする。
【００４７】２８０１の初期化処理ではプログラムの実
行を行なうための初期化を行なう。本実施の形態では、
アドレス［Ａ０］の値はシミュレーション開始時は値’
０’で、３サイクル目に値’１’に変化するように設定
され、命令の実行位置を示すレジスタは４１１の命令を
指す値に設定される。また、アドレス［８０］の値は
値’２’に設定され、実行サイクルは１に設定される。
【００４８】２８０２のプログラム読み込み処理では、
シミュレートするべきプログラムを読み込み、記憶手段
に格納し、プログラムの実行が４１８に達した場合にプ
ログラムの実行を終了するように設定される。
【００４９】２８０３の命令読み込みでは、記憶手段か
ら命令の実行位置を示すレジスタの値を取り出し、次に
実行する命令の位置を求め、求めた命令位置から始まる
命令コードを読み込む。ここでは、命令の実行位置を示
すレジスタは４１１を指す値に初期化されており、４１
１の命令”ＭＯＶ ｒｅｇ＿ｂ ０”に対応するコードを
読み込む。
【００５０】２８０４の命令実行処理では、読み込んだ
命令を解釈し、命令の動作をシミュレートし、レジスタ
ｂに０を代入し、命令の実行位置を示すレジスタの値を
４１２を指す値に変更する。
【００５１】２８０５の命令履歴記憶処理では、実行サ
イクル数と実行した命令”ＭＯＶ”を記憶する。
【００５２】２８０６のプログラム終了判定処理では、
プログラムの終了判定を行う。この場合、まだプログラ
ムの実行は終了位置に達していないため、２８０７によ
りサイクルを１進め、２８０３に戻り次の命令の実行サ
イクルへと移る。
【００５３】以下、２８１０の処理を同様に繰り返し、
プログラムの実行動作をシミュレートしながら各サイク
ル毎に実行した命令を随時記憶する。
【００５４】２サイクル目では命令４１２を実行しレジ
スタａにアドレスＡ０の値０を読み込み、３サイクル目
では命令４１３を実行しレジスタの値を比較して一致し
ているため比較結果レジスタをセットし、４サイクル目
では命令４１４を実行し比較結果レジスタがセットされ
ているためラベルＬＯＯＰで示される命令４１２へ分岐
する。５サイクル目では命令４１２を実行し３サイクル
目に変化したアドレス［Ａ０］の値’１’をレジスタａ
に読み込み、６サイクル目では命令４１３を実行しレジ
スタの値を比較して値が異なるため比較結果フラグをリ
セットする。７サイクル目では命令４１４を実行し比較
結果がクリアされているため分岐せずに命令４１５へ進
み、８サイクル目では命令４１５を実行しアドレス［８
０］の値２をレジスタｂに読み込む。９サイクル目では
命令４１６を実行しレジスタａの値１に値１を加えてレ
ジスタａに代入し、１０サイクル目では命令４１７を実
行し、レジスタａの値２とレジスタｂの値２を乗算し、
レジスタａに代入する。１１サイクル目では命令４１８
を実行しレジスタａの値４をアドレス［８１］に書き出
す。
【００５５】プログラムの実行が４１８の命令まで進む
と、２８０６でプログラムの終了判定により、命令実行
を終了する。
【００５６】以上の処理により、図２９の２９０１に示
す実行サイクルと実行命令の履歴が作成される。２９０
２は実行サイクルであり、２９０３は実行された命令履
歴である。
【００５７】２８０８の消費電力計算出力処理では２９
０１の履歴と３０１の消費電力テーブルより、各サイク
ルで実行されている命令に対応する消費電力を求め、図
３０の３００１に示す各サイクルでの消費電力値を出力
する。また、各実行サイクルの消費電力値を積算し、実
行サイクル数で割ることによりシミュレートされるプロ
グラムの実行における平均の消費電力値を求める。３０
０２は実行サイクルであり、３００３は命令履歴、３０
０４は計算された消費電力値である。また、３００５は
各サイクルの消費電力値を積算した結果と実行サイクル
数で割った平均の消費電力値である。
【００５８】以上のように本発明の第２の実施の形態に
よれば、請求項１０に係る発明である消費電力のシミュ
レーション方法によって、シミュレーション実行時に、
与えられたプログラムコードに対する命令動作をシミュ
レートすると同時に、各サイクル毎の命令履歴を記憶し
ておく。プログラムのシミュレート後に、シミュレーシ
ョン実行前に、予め求められている各々の命令が実行さ
れる時に消費される消費電力情報とシミュレート時に記
憶されたサイクル毎の命令履歴より、プロセッサの消費
電力値をサイクル毎に求めることができ、プロセッサ部
が消費する電力の時間遷移を求めることができる。プロ
グラムコードに従って実行されるサイクル数は通常数
千、数百万サイクル以上の膨大なサイクル数になるが、
シミュレートしている実行命令の履歴と実行サイクルを
記憶することは容易であり、膨大なサイクル数と命令履
歴であっても、消費電力情報は計算機中では表形式等で
保持することにより簡単に検索することが可能であるた
め、消費電力見積もりを高速に行なうことが可能であ
る。また、算出された消費電力値の総和を求めることに
よりプログラムの実行全体にかかる消費電力値がわか
り、消費電力値の総和にプロセッサの動作周波数を掛け
シミュレーションにかかったサイクル数で割ることによ
りプログラム実行中の平均消費電力を求めることができ
る。
【００５９】なお、ここではマイクロコントローラ的な
プロセッサの例を示したが、信号処理プロセッサおよび
メディアプロセッサにおいても同様に動作のシミュレー
トと同時に消費電力をシミュレートできることは言うま
でもない。 （第３の実施の形態）第３の実施の形態では、請求項
１、請求項２、請求項４に係る発明について図を用いて
説明する。
【００６０】図６は請求項１、請求項２、請求項４に係
る消費電力のシミュレーション方法について図１の１１
０の命令毎のシミュレーションおよび消費電力算出処理
を、本実施の形態において用いる３段パイプライン処理
構造のプロセッサの場合について各パイプラインステー
ジ毎に算出するフローチャートである。６０１は与えら
れたプログラムコードより、プロセッサモデルが実行す
る命令を読み込むフェッチ処理と読み込まれた命令を解
釈するデコード処理であり、６０２は現実行サイクルに
おけるフェッチ／デコードステージの処理において消費
される消費電力を計算し、現実行サイクルとパイプライ
ンステージともに計算結果を記憶する消費電力計算処理
である。６０３はパイプラインにおいてハザードの発生
を検出するハザード検出処理である。６０３においてハ
ザードが検出された場合、６０８の命令の処理を停止す
るストール処理が行われる。６０９はストール処理分の
サイクルとして現実行サイクルを１進める処理であり、
６１０はストール処理の消費電力を計算し、計算された
消費電力をフェッチ／デコードステージとして現実行サ
イクルとともに記憶する消費電力計算処理である。６０
４はフェッチ／デコード処理により解釈された命令を実
行する実行処理であり、６０５は命令の実行処理により
消費される消費電力値を計算し、現実行サイクルに１を
加算したサイクル数とパイプラインステージともに計算
結果を記憶する消費電力計算処理である。６０６は実行
処理による結果をプログラムコードにより指定されてい
るメモリまたはレジスタにデータを格納するライトバッ
ク処理であり、６０７は６０６のライトバック処理によ
り消費される消費電力を計算し、現実行サイクルに２を
加算したサイクル数とパイプラインステージともに計算
結果を記憶する消費電力計算処理である。
【００６１】図７において７０１は本実施の形態でシミ
ュレーションを行うプロセッサモデルにおいて、予め求
められている消費電力情報テーブルの一例である。本実
施の形態におけるプロセッサは３つのパイプラインステ
ージとして、プログラムコードが格納されているメモリ
から命令を読み出すフェッチと読み出された命令を解釈
するデコードのフェッチ／デコードステージ、解釈され
た命令を処理する実行ステージ、処理された結果を指定
されたレジスタまたはメモリにデータを格納するライト
バックステージを持つ。７１１は各命令の各ステージ毎
の消費電力情報が格納されている消費電力情報テーブル
である。命令ＬＤの実行ステージ、命令ＳＴのライトバ
ックステージ、命令ＭＵＬの実行ステージ、命令ＡＤＤ
の実行ステージの消費電力は各命令により指定されるメ
モリアドレスの値、レジスタの値により変化する関数と
して与えられている。７１２はこの関数の一例を表して
いる。７１３は命令以外の処理の消費電力情報テーブル
である。割り込み処理が発生した場合の消費電力値、パ
イプラインハザードにより処理が中止されたストール時
の消費電力値が格納されている。
【００６２】図３１は第３の実施の形態に係るハードウ
ェアの構成図の一例を示しており、図３１において、３
１０１は処理されたあらゆる情報をみるためのディスプ
レイ装置、３１０２は設計者があらゆる情報や処理命令
を入力するためのキーボード、３１０３はあらゆる処理
を行う中央演算処理装置、３１０４は各情報を格納する
記憶装置である。
【００６３】以下、本実施の形態に係る消費電力のシミ
ュレーション方法について詳細な処理の説明を、図１お
よび図６のフローチャートに従い、図２に示す命令セッ
トと図７の消費電力情報テーブルをもつ３段のパイプラ
インプロセッサモデルに対して、図４のプログラムコー
ドの実行シミュレーションの一例について行う。図８は
４０１のプログラムコードを実行した場合の各サイクル
毎、各命令毎の状態を表している。
【００６４】本実施の形態でシミュレートするプロセッ
サは、図２の２０１で与えられている命令セットを持
ち、パイプラインステージとして、フェッチ／デコー
ド、実行、ライトバックの３つを持つ３段パイプライン
構造を備えており、パイプラインデータハザードに対し
ては処理を停止させるストール処理を備えている。ま
た、分岐命令に対してはパイプライン動作を行わない。
【００６５】図１のフローチャートの１０１の初期化処
理により、命令動作をシミュレートするプロセッサモデ
ルに与えられるプログラムコードを記憶する記憶手段お
よび当該プロセッサモデルが持つレジスタ、メモリおよ
びプロセッサモデルのシミュレーションにより計算され
る消費電力情報を記憶する記憶手段を初期化し、実行サ
イクルを１に初期化する。さらに、シミュレーションの
条件となる初期化データを読み込み初期化を行う。この
初期化ではアドレス［８０］の値を’２’に、アドレス
［Ａ０］のメモリの値は、初期値として値’０’を持
ち、８サイクル目に値’１’に変化するように初期設定
されている。
【００６６】１０２のプログラム読み込み処理により４
０１のプログラムコードが読み込まれ、シミュレーショ
ンを開始する命令の位置を４１１の命令、シミュレーシ
ョンを終了する命令の位置を４１８の命令に設定する。
【００６７】１１０では、シミュレートするプロセッサ
モデルが３段パイプライン処理構造であるため、このプ
ロセッサモデルの場合について各パイプラインステージ
毎に算出するフローチャートである図６に従って説明す
る。
【００６８】実行サイクル１サイクル目の６０１のフェ
ッチ／デコード処理によりプログラムコード４１１が読
み込まれ、フェッチ／デコードされる。６０２の消費電
力計算処理により、７１１の消費電力情報テーブルの命
令ＭＯＶのフェッチ／デコードステージの消費電力値９
［μＷ／ＭＨｚ］が算出される。この値が１サイクル目
のフェッチ／デコードステージとして記憶される。
【００６９】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【００７０】６０４の実行処理によりプログラムコード
４１１が実行され、定数値’０’が読み込まれる。６０
５の消費電力計算処理により、７１１の消費電力情報テ
ーブルの命令ＭＯＶの実行ステージの消費電力値８［μ
Ｗ／ＭＨｚ］が算出される。この値が２サイクル目の実
行ステージとして記憶される。
【００７１】６０６のライトバック処理によりプログラ
ムコード４１１のライトバック処理が行われ、６０４で
読み込まれた定数値’０’がレジスタｂに書き込まれ
る。６０７の消費電力計算処理により、７１１の消費電
力情報テーブルの命令ＭＯＶのライトバックステージの
消費電力値１２［μＷ／ＭＨｚ］が算出され、この値が
３サイクル目のライトバックステージとして記憶され
る。
【００７２】プログラムコード４１１に対する一連の処
理の状態を表しているのが、図８の８１１である。
【００７３】分岐命令の処理ではなく、１０６のプログ
ラム終了判定では命令位置が終了位置ではないため、１
０７で実行サイクルを１進め、１１０に戻り、２サイク
ル目として６０１が処理される。
【００７４】２サイクル目に６０１のフェッチ／デコー
ド処理によりプログラムコード４１２が読み込まれ、フ
ェッチ／デコードされる。６０２の消費電力計算処理に
より、７１１の消費電力情報テーブルの命令ＬＤのフェ
ッチ／デコードステージの消費電力値１１［μＷ／ＭＨ
ｚ］が算出される。この値が２サイクル目のフェッチ／
デコードステージとして記憶される。
【００７５】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【００７６】６０４の実行処理によりプログラムコード
４１２が実行され、アドレス［Ａ０］の値が読み込まれ
る。１０１の初期化処理ではアドレス［Ａ０］の値は、
初期値としては値’０’が与えられている。６０５の消
費電力計算処理により、７１１の消費電力テーブルの命
令ＬＤの実行ステージの消費電力値が計算される。この
場合、消費電力値は関数ｆ１として与えられている。関
数ｆ１は７１２の関数定義より、指定されたアドレスが
［Ａ０］であるため、２０［μＷ／ＭＨｚ］と算出され
る。この値が３サイクル目のフェッチ／デコードステー
ジとして記憶される。
【００７７】６０６のライトバック処理によりプログラ
ムコード４１２のライトバックが処理され、６０４で読
み込まれたアドレス［Ａ０］の値’０’がレジスタａに
書き込まれる。６０７の消費電力計算処理により、７１
１の消費電力情報テーブルの命令ＬＤのライトバックス
テージの消費電力値１１［μＷ／ＭＨｚ］が算出され、
この値が４サイクル目のライトバックステージとして記
憶される。
【００７８】プログラムコード４１２に対する一連の処
理の状態を表しているのが、図８の８１２である。
【００７９】分岐命令の処理ではなく、１０６のプログ
ラム終了判定では命令位置が終了位置ではないため、１
０７で実行サイクルを１進め、１１０に戻り、３サイク
ル目として６０１が処理される。
【００８０】３サイクル目に６０１のフェッチ／デコー
ド処理によりプログラムコード４１３が読み込まれ、フ
ェッチ／デコードされる。６０２の消費電力計算処理に
より、７１１の消費電力情報テーブルの命令ＣＭＰのフ
ェッチ／デコードステージの消費電力値９［μＷ／ＭＨ
ｚ］が算出される。この値が３サイクル目のフェッチ／
デコードステージとして記憶される。
【００８１】６０３のハザード検出処理において、レジ
スタａはプログラムコード４１２の４サイクル目のライ
トバックステージにより確定し、この値は５サイクル目
に参照できるが、４１３の命令ＣＭＰでは４サイクル目
でレジスタａを参照し、ここでパイプラインデータハザ
ードが発生している。このため、６０８のストール処理
が行われる。６０９によりサイクルを１進め、続いて６
１０の消費電力計算処理により、７１３の消費電力情報
テーブルのストール処理の消費電力値２［μＷ／ＭＨ
ｚ］が算出される。この値が４サイクル目のフェッチ／
デコードステージとして記憶される。
【００８２】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【００８３】６０４の実行処理によりプログラムコード
４１３が実行され、レジスタａとレジスタｂの値が比較
される。６０５の消費電力計算処理により、７１１の消
費電力テーブルの命令ＣＭＰの実行ステージの消費電力
値１２［μＷ／ＭＨｚ］が算出される。この値が５サイ
クル目の実行ステージとして記憶される。
【００８４】６０６のライトバック処理によりプログラ
ムコード４１３のライトバックが処理され、６０４で比
較された結果として、比較結果フラグが設定される。レ
ジスタａの値は’０’であり、レジスタｂの値も’０’
であるため、比較結果フラグはセットされる。６０７の
消費電力計算処理により、７１１の消費電力情報テーブ
ルの命令ＣＭＰのライトバックステージの消費電力値８
［μＷ／ＭＨｚ］が算出され、この値が６サイクル目の
ライトバックステージとして記憶される。
【００８５】プログラムコード４１３に対する一連の処
理の状態を表しているのが、図８の８１３である。
【００８６】分岐命令の処理ではなく、１０６のプログ
ラム終了判定ではプログラムが終了していないため、１
０７でサイクルを１進め、１１０に戻り、５サイクル目
として６０１が処理される。
【００８７】５サイクル目に６０１のフェッチ／デコー
ド処理によりプログラムコード４１４が読み込まれ、フ
ェッチ／デコードされる。６０２の消費電力計算処理に
より、７１１の消費電力情報テーブルの命令ＢＥＱのフ
ェッチ／デコードステージの消費電力値１０［μＷ／Ｍ
Ｈｚ］が算出される。この値が５サイクル目のフェッチ
／デコードステージとして記憶される。
【００８８】６０３のハザード検出処理において、比較
結果フラグはプログラムコード４１３の６サイクル目の
ライトバックステージにより確定し、７サイクル目で参
照可能となるが４１４の命令ＢＥＱでは６サイクル目で
比較結果フラグを参照し、ここでパイプラインデータハ
ザードが発生している。このため、６０８のストール処
理が行われる。続いて６０９でサイクルが１進められ、
６１０の消費電力計算処理により、７１３の消費電力情
報テーブルのストール処理の消費電力値２［μＷ／ＭＨ
ｚ］が算出される。この値が６サイクル目のフェッチ／
デコードステージとして記憶される。
【００８９】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【００９０】６０４の実行処理によりプログラムコード
４１４が実行され、比較結果フラグの値が読み込まれ
る。６０５の消費電力計算処理により、７１１の消費電
力情報テーブルの命令ＢＥＱの実行ステージの消費電力
値１［μＷ／ＭＨｚ］が算出される。この値が７サイク
ル目の実行ステージとして記憶される。
【００９１】６０６のライトバック処理によりプログラ
ムコード４１４のライトバックステージが処理され、６
０４で読み込まれた比較結果フラグがセットされている
ため、次に処理する命令位置をラベルにて指定されてい
るプログラムコードである４１２に変更する。６０７の
消費電力計算処理により、７１１の消費電力情報テーブ
ルの命令ＢＥＱのライトバックステージの消費電力値９
［μＷ／ＭＨｚ］が算出され、この値が８サイクル目の
ライトバックステージとして記憶される。
【００９２】プログラムコード４１４に対する一連の処
理の状態を表しているのが、図８の８１４である。
【００９３】分岐命令であるため、６１２でサイクルを
１進め、１０６のプログラム終了判定ではプログラムが
終了していないため、１０７でさらにサイクルを１進
め、１１０に戻り、９サイクル目として７０１が処理さ
れる。
【００９４】９サイクル目に６０１のフェッチ／デコー
ド処理によりプログラムコード４１２が読み込まれ、フ
ェッチ／デコードされる。６０２の消費電力計算処理に
より、７１１の消費電力情報テーブルの命令ＬＤのフェ
ッチ／デコードステージの消費電力値１１［μＷ／ＭＨ
ｚ］が算出される。この値が９サイクル目のフェッチ／
デコードステージとして記憶される。
【００９５】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【００９６】６０４の実行処理によりプログラムコード
４１２が実行され、アドレス［Ａ０］の値が読み込まれ
る。１０１の初期化処理ではアドレス［Ａ０］の値は、
８サイクル目に’１’に変化するように初期化されてい
るため、値’１’が読み込まれる。６０５の消費電力計
算処理により、７１１の消費電力情報テーブルの命令Ｌ
Ｄの実行ステージの消費電力値が計算される。この場
合、消費電力値は関数ｆ１として与えられている。関数
ｆ１は７１２の関数定義より、指定されたアドレスが
［Ａ０］であるため、２０［μＷ／ＭＨｚ］と算出され
る。この値が１０サイクル目の実行ステージとして記憶
される。
【００９７】６０６のライトバック処理によりプログラ
ムコード４１２のライトバックが処理され、６０４で読
み込まれたアドレス［Ａ０］の値’１’がレジスタａに
書き込まれる。６０７の消費電力計算処理により、７１
１の消費電力情報テーブルの命令ＬＤのライトバックス
テージの消費電力値１１［μＷ／ＭＨｚ］が算出され、
この値が１１サイクル目のライトバックステージとして
記憶される。
【００９８】プログラムコード４１２に対する一連の処
理の状態を表しているのが、図８の８２２である。
【００９９】分岐命令でなく、１０６のプログラム終了
判定ではプログラムが終了していないため、１０７でサ
イクルが１進められ、１１０に戻り、１０サイクル目と
して６０１が処理される。
【０１００】１０サイクル目に６０１のフェッチ／デコ
ード処理によりプログラムコード４１３が読み込まれ、
フェッチ／デコードされる。６０２の消費電力計算処理
により、７１１の消費電力情報テーブルの命令ＣＭＰの
フェッチ／デコードステージの消費電力値９［μＷ／Ｍ
Ｈｚ］が算出される。この値が１０サイクル目のフェッ
チ／デコードステージとして記憶される。
【０１０１】６０３のハザード検出処理において、レジ
スタａはプログラムコード４１２の１１サイクル目のラ
イトバックステージにより確定し、１２サイクル目で参
照できるが、４１３の命令ＣＭＰでは１１サイクル目で
レジスタａを参照し、ここでパイプラインデータハザー
ドが発生している。このため、６０８のストール処理が
行われる。６０９によりサイクルを１進めて、６１０の
消費電力計算処理により、７１３の消費電力情報テーブ
ルのストール処理の消費電力値２［μＷ／ＭＨｚ］が算
出される。この値が１１サイクル目のフェッチ／デコー
ドステージとして記憶される。
【０１０２】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【０１０３】６０４の実行処理によりプログラムコード
４１３が実行され、レジスタａとレジスタｂの値が比較
される。６０５の消費電力計算処理により、７１１の消
費電力テーブルの命令ＣＭＰの実行ステージの消費電力
値１２［μＷ／ＭＨｚ］が算出される。この値が１２サ
イクル目の実行ステージとして記憶される。
【０１０４】６０６のライトバック処理によりプログラ
ムコード４１３のライトバックが処理され、６０４で比
較された結果として、比較結果フラグが設定される。レ
ジスタａの値は’１’であり、レジスタｂの値は’０’
であるため、比較結果フラグはリセットされる。６０７
の消費電力計算処理により、７１１の消費電力情報テー
ブルの命令ＣＭＰのライトバックステージの消費電力値
８［μＷ／ＭＨｚ］が算出され、この値が１３サイクル
目のライトバックステージとして記憶される。
【０１０５】プログラムコード４１３に対する一連の処
理の状態を表しているのが、図８の８２３である。
【０１０６】分岐命令でなく、１０６のプログラム終了
判定ではプログラムが終了していないため、１０７でサ
イクルが１進められ、１１０に戻り、１２サイクル目と
して６０１が処理される。
【０１０７】１２サイクル目に６０１のフェッチ／デコ
ード処理によりプログラムコード４１４が読み込まれ、
フェッチ／デコードされる。６０２の消費電力計算処理
により、７１１の消費電力情報テーブルの命令ＢＥＱの
フェッチ／デコードステージの消費電力値１０［μＷ／
ＭＨｚ］が算出される。この値が１２サイクル目のフェ
ッチ／デコードステージとして記憶される。
【０１０８】６０３のハザード検出処理において、比較
結果フラグはプログラムコード４１３の１３サイクル目
のライトバックステージにより確定し、１４サイクル目
で参照できるが、４１４の命令ＢＥＱでは１３サイクル
目で比較結果フラグを参照し、ここでパイプラインデー
タハザードが発生している。このため、６０８のストー
ル処理が行われる。６０９でサイクルが１進められ、６
１０の消費電力計算処理により、７１３の消費電力情報
テーブルのストール処理の消費電力値２［μＷ／ＭＨ
ｚ］が算出される。この値が１３サイクル目のフェッチ
／デコードステージとして記憶される。
【０１０９】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【０１１０】６０４の実行処理によりプログラムコード
４１４が実行され、比較結果フラグの値が読み込まれ
る。６０５の消費電力計算処理により、７１１の消費電
力情報テーブルの命令ＢＥＱの実行ステージの消費電力
値１［μＷ／ＭＨｚ］が算出される。この値が１４サイ
クル目のフェッチ／デコードステージとして記憶され
る。
【０１１１】６０６のライトバック処理によりプログラ
ムコード４１４のライトバックステージが処理され、６
０４で読み込まれた比較結果フラグがリセットされてい
るため、次に処理する命令位置を４１５の命令の位置に
設定する。６０７の消費電力計算処理により、７１１の
消費電力情報テーブルの命令ＢＥＱのライトバックステ
ージの消費電力値９［μＷ／ＭＨｚ］が算出され、この
値が１５サイクル目のライトバックステージとして記憶
される。
【０１１２】プログラムコード４１４に対する一連の処
理の状態を表しているのが、図８の８２４である。
【０１１３】分岐命令であるため、６１２でサイクルを
１進め、１０６のプログラム終了判定ではプログラムが
終了していないため、１０７でさらにサイクルを１進
め、１１０に戻り、１６サイクル目として６０１が処理
される。
【０１１４】１６サイクル目に６０１のフェッチ／デコ
ード処理によりプログラムコード４１５が読み込まれ、
フェッチ／デコードされる。６０２の消費電力計算処理
により、７１１の消費電力情報テーブルの命令ＬＤのフ
ェッチ／デコードステージの消費電力値１１［μＷ／Ｍ
Ｈｚ］が算出される。この値が１６サイクル目のフェッ
チ／デコードステージとして記憶される。
【０１１５】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【０１１６】６０４の実行処理によりプログラムコード
４１５が実行され、アドレス［８０］の値が読み込まれ
る。アドレス［８０］の値は１０１の初期化により値’
２’に初期化されている。６０５の消費電力計算処理に
より、７１１の消費電力情報テーブルの命令ＬＤの実行
ステージの消費電力値が計算される。この場合、消費電
力値は関数ｆ１として与えられている。関数ｆ１は７１
２の関数定義より、指定されたアドレスが［８０］であ
るため、１０［μＷ／ＭＨｚ］と算出される。この値が
１７サイクル目の実行ステージとして記憶される。
【０１１７】６０６のライトバック処理によりプログラ
ムコード４１５のライトバックが処理され、６０４で読
み込まれたアドレス［８０］の値’２’がレジスタａに
書き込まれる。６０７の消費電力計算処理により、７１
１の消費電力情報テーブルの命令ＬＤのライトバックス
テージの消費電力値１１［μＷ／ＭＨｚ］が算出され、
この値が１８サイクル目のライトバックステージとして
記憶される。
【０１１８】プログラムコード４１５に対する一連の処
理の状態を表しているのが、図８の８２５である。
【０１１９】分岐命令の処理ではなく、１０６のプログ
ラム終了判定ではプログラムが終了していないため、１
０７でサイクルを１進め、１１０に戻り、１７サイクル
目として６０１が処理される。
【０１２０】１７サイクル目に６０１のフェッチ／デコ
ード処理によりプログラムコード４１６が読み込まれ、
フェッチ／デコードされる。６０２の消費電力計算処理
により、７１１の消費電力情報テーブルの命令ＡＤＤの
フェッチ／デコードステージの消費電力値１０［μＷ／
ＭＨｚ］が算出される。この値が１７サイクル目のフェ
ッチ／デコードステージとして記憶される。
【０１２１】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【０１２２】６０４の実行処理によりプログラムコード
４１６が実行され、レジスタａの値’１’と定数値’
１’が読み込まれ、加算される。６０５の消費電力計算
処理により、７１１の消費電力情報テーブルの命令ＡＤ
Ｄの実行ステージの消費電力値が計算される。この場
合、消費電力値は関数ｆ４として与えられている。関数
ｆ４は７１２の関数定義より、デスティネーション値お
よびソース値がともに非零であるため、消費電力値５０
が算出される。この値が１８サイクル目の実行ステージ
として記憶される。
【０１２３】６０６のライトバック処理によりプログラ
ムコード４１６のライトバックが処理され、６０４で加
算された結果がレジスタａに書き込まれる。６０７の消
費電力計算処理により、７１１の消費電力情報テーブル
の命令ＡＤＤのライトバックステージの消費電力値１０
［μＷ／ＭＨｚ］が算出され、この値が１９サイクル目
のライトバックステージとして記憶される。
【０１２４】プログラムコード４１６に対する一連の処
理の状態を表しているのが、図８の８２６である。
【０１２５】分岐命令の処理ではなく、１０６のプログ
ラム終了判定では命令位置が終了位置ではないため、１
０７で実行サイクルを１進め、１１０に戻り、１８サイ
クル目として６０１が処理される。
【０１２６】１８サイクル目に６０１のフェッチ／デコ
ード処理によりプログラムコード４１７が読み込まれ、
フェッチ／デコードされる。６０２の消費電力計算処理
により、７１１の消費電力情報テーブルの命令ＭＵＬの
フェッチ／デコードステージの消費電力値１１［μＷ／
ＭＨｚ］が算出される。この値が１８サイクル目のフェ
ッチ／デコードステージとして記憶される。
【０１２７】６０３のハザード検出処理において、レジ
スタａはプログラムコード４１６の１９サイクル目のラ
イトバックステージにより確定し、２０サイクル目で参
照できるが、４１７の命令ＭＵＬでは１９サイクル目で
レジスタａを参照し、ここでパイプラインデータハザー
ドが発生している。このため、６０８のストール処理が
行われる。６０９でサイクルを１進め、６１０の消費電
力計算処理により、７１３の消費電力テーブルのストー
ル処理の消費電力値２［μＷ／ＭＨｚ］が算出される。
この値が１９サイクル目のフェッチ／デコードステージ
として記憶される。
【０１２８】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【０１２９】６０４の実行処理によりプログラムコード
４１７が実行され、レジスタａの値’２’とレジスタｂ
の値’２’が読み込まれ、乗算される。６０５の消費電
力計算処理により、７１１の消費電力情報テーブルの命
令ＭＵＬの実行ステージの消費電力値が計算される。こ
の場合、消費電力値は関数ｆ３として与えられている。
関数ｆ３は７１２の関数定義より、デスティネーション
値およびソース値がともに非零であるため、消費電力値
７０が算出される。この値が２０サイクル目の実行ステ
ージとして記憶される。
【０１３０】６０６のライトバック処理によりプログラ
ムコード４１７のライトバックが処理され、６０４の乗
算結果がレジスタａに書き込まれる。６０７の消費電力
計算処理により、７１１の消費電力情報テーブルの命令
ＭＵＬのライトバックステージの消費電力値１０［μＷ
／ＭＨｚ］が算出され、この値が２１サイクル目のライ
トバックステージとして記憶される。
【０１３１】プログラムコード４１７に対する一連の処
理の状態を表しているのが、図８の８２７である。
【０１３２】分岐命令の処理ではなく、１０６のプログ
ラム終了判定ではプログラムが終了していないため、１
０７でサイクルを１進め、１１０に戻り、２０サイクル
目として６０１が処理される。
【０１３３】２０サイクル目に６０１のフェッチ／デコ
ード処理によりプログラムコード４１８が読み込まれ、
フェッチ／デコードされる。６０２の消費電力計算処理
により、７１１の消費電力情報テーブルの命令ＳＴのフ
ェッチ／デコードステージの消費電力値１０［μＷ／Ｍ
Ｈｚ］が算出される。この値が２０サイクル目のフェッ
チ／デコードステージとして記憶される。
【０１３４】６０３のハザード検出処理において、レジ
スタａはプログラムコード４１７の２１サイクル目のラ
イトバックステージにより確定し、２２サイクル目で参
照できるが、４１８の命令ＳＴでは２１サイクル目でレ
ジスタａを参照し、ここでパイプラインデータハザード
が発生している。このため、６０８のストール処理が行
われる。６０９でサイクルが１進められ、６１０の消費
電力計算処理により、７１３の消費電力テーブルのスト
ール処理の消費電力値２［μＷ／ＭＨｚ］が算出され
る。この値が２１サイクル目のフェッチ／デコードステ
ージとして記憶される。
【０１３５】ハザードは発生していないため６０３のハ
ザード判定処理から６０４の実行処理に処理は移る。
【０１３６】６０４の実行処理によりプログラムコード
４１８が実行され、レジスタａの値’２’が読み込まれ
る。６０５の消費電力計算処理により、７１１の消費電
力テーブルの命令ＳＴの実行ステージの消費電力値１２
［μＷ／ＭＨｚ］が算出される。この値が２２サイクル
目の実行ステージとして記憶される。
【０１３７】６０６のライトバック処理によりプログラ
ムコード４１９のライトバックが処理され、６０４で読
み込まれたレジスタａの値がアドレス［８１］に書き込
まれる。６０７の消費電力計算処理により、７１１の消
費電力情報テーブルの命令ＳＴのライトバックステージ
の消費電力値が算出される。この場合、消費電力値は関
数ｆ２として与えられている。関数ｆ２は７１２の関数
定義により、指定するアドレスが［８１］であるため、
消費電力値１０が算出される。この値が２３サイクル目
の実行ステージとして記憶される。
【０１３８】プログラムコード４１３に対する一連の処
理の状態を表しているのが、図８の８２８である。
【０１３９】１０６のプログラム終了判定により、シミ
ュレーションが終了する。１０８の消費電力出力処理で
は記憶した各サイクルに各ステージ毎の消費電力値を合
計し、サイクル毎の消費電力値を出力する。図９は以上
の方法によりプログラム４０１の実行をシミュレートす
ることにより得られる結果である。
【０１４０】以上のように本発明の第３の実施の形態に
よれば、請求項１に係る発明である消費電力のシミュレ
ーション方法によって、シミュレーション実行前に、予
め求められている各々の命令が実行される時に消費され
る電力値を命令毎の消費電力情報として記憶しておき、
シミュレーション実行時に、与えられたプログラムコー
ドに対する命令動作をシミュレートすると同時に、命令
毎の消費電力情報より実行中の個々の命令に対応する消
費電力値を求め、シミュレートするプログラムにおいて
消費される消費電力値をサイクル毎に求めることがで
き、プロセッサ部が消費する電力の時間遷移を求めるこ
とができる。プログラムコードに従って実行されるサイ
クル数は通常数千、数百万サイクル以上の膨大なサイク
ル数になるが、命令毎の消費電力情報は計算機中では表
形式等で保持することにより簡単に検索することが可能
であるため、消費電力見積もりを高速に行なうことが可
能である。
【０１４１】また、請求項２に係る発明であるシミュレ
ートするプロセッサがパイプライン処理構造を備えたも
のである場合、命令毎の消費電力情報を各々の命令の各
パイプラインステージ毎に電力値を記憶し、シミュレー
ション実行時に、与えられたプログラムコードに対する
命令動作をシミュレートすると同時に、命令毎のパイプ
ラインステージ毎の消費電力情報より、たとえパイプラ
インデータハザードが発生したとしても、実行中の個々
の命令の各パイプラインステージに対応する消費電力値
を求め、シミュレートするプログラムにおいて消費され
る消費電力値をより詳細に求めることができ、プロセッ
サ部が消費する電力の時間遷移を求めることができる。
プログラムコードに従って実行されるサイクル数は通常
数千、数百万サイクル以上の膨大なサイクル数になる
が、命令毎の消費電力情報は計算機中では表形式等で保
持することにより簡単に検索することが可能であるた
め、消費電力見積もりを高速に行なうことが可能であ
る。
【０１４２】また、請求項４にかかる発明である、命令
毎の消費電力情報が一部の命令に対しては命令のオペラ
ンドを引数に含む関数により表現されている場合、この
命令の実行時の消費電力値計算では、当該命令のオペラ
ンドを関数に与えて消費電力値を求めることにより、消
費電力値がオペランドに依存する命令を含むプログラム
の実行時の消費電力値を高精度に求めることが可能であ
る。
【０１４３】なお、この例では各命令実行サイクル毎の
消費電力値のみを求めているが、算出された消費電力値
の総和を求めることによりプログラムの実行全体にかか
る消費電力値がわかり、消費電力値の総和にプロセッサ
の動作周波数を掛けシミュレーションにかかったサイク
ル数で割ることによりプログラム実行中の平均消費電力
が求まることは言うまでもない。
【０１４４】なお、この例では各命令の各ステージ毎に
消費電力を計算しているが、各サイクル毎の各命令の各
ステージの履歴を記憶しておき、別途図７の消費電力情
報テーブルより消費電力値を求めることが可能であるこ
とは言うまでもない。
【０１４５】なお、ここではマイクロコントローラ的な
プロセッサの例を示したが、信号処理プロセッサおよび
メディアプロセッサにおいても同様に動作のシミュレー
トと同時に消費電力をシミュレートできることは言うま
でもない。
【０１４６】（第４の実施の形態）第４の実施の形態で
は請求項１、請求項３、請求項４に係る消費電力のシミ
ュレーション方法について説明する。
【０１４７】図１０は第４の実施の形態に係る消費電力
のシミュレーション方法を表すフローチャートである。
図１０において、１００１は初期化データを読み込み、
記憶手段の内容を初期化する処理、１００２は記憶手段
から同時に実行する可能性のある複数の命令コードを読
み込む処理、１００３は読み込んだ命令コードを解釈
し、対象とするプロセッサに備えられたスーパースケー
ラ処理構造を考慮して同時に実行される命令を選び出す
処理、１００４は１００３で選び出した命令の１つを実
行し、記憶手段の内容を更新する処理、１００５は１０
０４で実行した命令をもとに命令毎の消費電力情報を参
照し命令実行に費やされる電力を算出する処理、１００
６は１００３で選び出した命令の実行が全て終了したか
を判定する処理、１００７は１００５で算出した消費電
力値を合計し、その値をもとに１００２から１００６で
処理される一サイクル分の処理に対する消費電力値を算
出し、出力手段へ出力する処理、１００８はプログラム
の終了を判定する処理、１００９はサイクルを１進める
処理である。
【０１４８】次に、第４の実施の形態に係る消費電力の
シミュレーション方法を図１０のフローに基づき図４の
プログラム４０１を実行する場合を例に用いて具体的に
説明する。
【０１４９】ここでシミュレーションの対象とするプロ
セッサは２０１の命令セットを持ち、アクセス可能なア
ドレス空間のうちアドレスＡ０以後は周辺レジスタに割
り当てられており、スーパースケーラ処理構造を備え最
大２つの命令が同時に実行可能であるとする。ただし、
命令の同時実行ができるのは連続する２つの命令が同時
に同じレジスタを用いず、同時にメモリにアクセスせ
ず、先の命令が分岐命令でない場合に限るものとする。
【０１５０】図１１は対象とするプロセッサの消費電力
情報を含んだテーブルである。ただし、図１１において
１１０１は図２の各命令に対応した消費電力値のテーブ
ルであり、左側の項は実行する命令、右側の項は左の命
令を実行することにより消費される電力値を表してお
り、１１０２は実行する命令に依存せずに１サイクルで
消費される電力値である。単位はμＷ／ＭＨｚとしてい
る。ここで、ｆ１、ｆ２、ｆ３、ｆ４はオペランドに従
い変化する関数を表しており、ｆ１はソースで指定され
るアドレスがＡ０以後の場合は２、Ａ０より前の場合は
４となり、ｆ２はデスティネーションで指定されるアド
レスがＡ０以後の場合は４、Ａ０より前の場合は８とな
り、ｆ３はソースおよびデスティネーションで指定され
るレジスタまたは定数値の少なくとも一方が０の場合は
１、共に０でない場合は７となり、ｆ４はソースおよび
デスティネーション出指定されるレジスタまたは定数値
の少なくとも一方が０の場合は１、共に０でない場合は
５となる。
【０１５１】１００１の初期化処理では、記憶手段の初
期化情報をファイルから読み込み、読み込んだ内容に従
い記憶手段の内容を初期化する。ここで、読み込まれる
ファイルには図４のプログラム４０１およびレジスタ、
メモリの初期設定情報が含まれ、記憶手段にはシミュレ
ーションの対象とするプロセッサのレジスタの値、メモ
リの内容および周辺レジスタの時間変化情報が記憶され
る。この例では、アドレスＡ０の値はシミュレーション
開始時は０で、３サイクル目に１に変化するように設定
し、命令の実行位置を示すレジスタは４１１を指す値に
設定し、アドレス８０の値は２に設定し、プログラムの
実行が４１８に達した場合にプログラムの実行を終了す
るように設定し、サイクルを１に設定する。
【０１５２】１００２の命令コード読み込み処理では、
記憶手段から命令の実行位置を示すレジスタの値を取り
出し、次に実行する命令の位置を求め、求めた位置から
始まる命令コードを２命令分読み込む。ここでは、命令
の実行位置を示すレジスタは４１１を指す値に初期化さ
れており、４１１の命令”ＭＯＶ ｒｅｇ＿ｂ ０”に対
応するコードと４１２の命令”ＬＤ ｒｅｇ＿ａ ［Ａ
０］”に対応するコードを読み込む。
【０１５３】１００３の同時実行命令の選択処理では、
読み込んだ複数の命令を解釈し、対象とするプロセッサ
のスーパースケーラ処理構造を考慮して当該一サイクル
で実行する命令を選び出す。ここでは、読み込んだ２つ
の命令は同時実行可能であると判定し、両者を選び出
す。
【０１５４】１００４の命令実行処理では、選択した一
つ目の命令の動作をシミュレートし、レジスタｂに０を
代入し、命令の実行位置を示すレジスタの値を４１２を
指す値に変更する。次に、消費電力値テーブルから実行
した命令”ＭＯＶ”に対応する列を選び、消費電力値２
０を算出する。
【０１５５】１００６の未処理命令の存在の判定処理で
は、１００３で選び出した命令を全て実行したかを判定
する。この場合４１２の命令をまだ実行していないた
め、１００４に戻り４１２の命令の実行を行う。そし
て、１００４の処理で４１２の命令”ＬＤ ｒｅｇ＿ａ
［Ａ０］”の動作をシミュレートし、アドレスＡ０の周
辺レジスタの値０をレジスタａに代入し記憶手段に格納
し、命令の実行位置を示すレジスタの値を４１３を指す
値に変更する。
【０１５６】次に、１００５の処理で消費電力値テーブ
ルから、実行した命令”ＬＤ”に対応する列を選び、消
費電力値を算出する。実行命令”ＬＤ”に対する消費電
力値はオペランドに依存した値１０＋ｆ１となっている
が、この場合読み込むアドレスがＡ０であるため、関数
ｆ１の値は２０となり消費電力値３０を算出する。
【０１５７】次に、１００６の処理で１００３で選び出
した命令を全て実行したかを判定するが、この場合すべ
ての命令の実行が終了しているため１００７へ進む。
【０１５８】１００７の消費電力出力処理では、１００
３で選び出した命令に対して１００５で算出した消費電
力値を合計し、これに実行した命令に関わらず一サイク
ルで消費される共通処理の電力値２０を消費電力値テー
ブル１１０２から算出して加算し、その合計値７０を当
該一サイクルの消費電力値として出力手段に出力し、消
費電力積算値に加える。
【０１５９】１００８の終了判定処理では、プログラム
の終了判定を行う。この場合、まだプログラムの実行は
終了位置に達していないため、１００９に進む。
【０１６０】１００９のサイクルを１進める処理では、
実行サイクル数を１進め、１００２に戻り次の命令の実
行サイクルへと移る。
【０１６１】２サイクル目では”ＣＭＰ”命令と”ＢＥ
Ｑ”命令が読み込まれるが”ＢＥＱ”命令は”ＣＭＰ”
命令で比較結果を格納するレジスタに書き込まれた値を
用いるため、同時に実行できないと判定し、”ＣＭＰ”
命令のみを選び出して実行する。このため１００５の処
理では”ＣＭＰ”命令に対する消費電力値２０のみを選
び出し、１００７の処理ではこれに共通処理の消費電力
値２０を加えた値４０を２サイクル目の消費電力値とし
て出力する。
【０１６２】以下同様に、１００２から１００７の処理
を繰り返してプログラムの実行動作をシミュレートしな
がら各サイクルでの消費電力値を算出する。そして、
プログラムの実行が４１８まで進むと、プログラムの終
了判定をし処理を終了する。
【０１６３】図１２において１２０１はプログラム４０
１の実行をシミュレートした結果得られる命令の実行履
歴と出力した消費電力値である。図１２において１２１
１は命令実行サイクル、１２１２、１２１３は各サイク
ルに実行された命令、１２１４は各サイクルでの消費電
力値である。サイクル１とサイクル７ではスーパースケ
ーラ処理構造が有効に働き、同一サイクルで２つの命令
が実行されており、その他のサイクルでは１つの命令が
実行されている。また、アドレスＡ０の内容はサイクル
３で１に変化するため、サイクル２の比較命令ではレジ
スタの値は一致しており、サイクル３で分岐が起きる
が、サイクル４ではａには１が読み込まれるためサイク
ル５での比較命令ではレジスタの値は一致せずサイクル
６では分岐は起きない。そして、サイクル７ではレジス
タｂにアドレス８０の値２が読み込まれると同時にレジ
スタａの値に１が加えられレジスタａの値は２となり、
サイクル８ではレジスタａの値にレジスタｂの値２が掛
けられ４となり、サイクル９ではレジスタａの値４がア
ドレス８１に書き込まれる。
【０１６４】以上のように本発明の第４の実施の形態に
よれば、請求項１に係る発明である消費電力のシミュレ
ーション方法によって、シミュレーション実行前に、予
め求めらている各々の命令が実行される時に消費される
電力値を命令毎の消費電力情報として記憶しておき、シ
ミュレーション実行時に、与えられたプログラムコード
に対する命令動作をシミュレートすると同時に、命令毎
の消費電力情報より実行中の個々の命令に対応する消費
電力値を求め、シミュレートするプログラムにおいて消
費される消費電力値をサイクル毎に求めることができ、
プロセッサ部が消費する電力の時間遷移を求めることが
できる。プログラムコードに従って実行されるサイクル
数は通常数千、数百万サイクル以上の膨大なサイクル数
になるが、命令毎の消費電力情報は計算機中では表形式
等で保持することにより簡単に検索することが可能であ
るため、消費電力見積もりを高速に行なうことが可能で
ある。
【０１６５】また、請求項３に係る発明であるシミュレ
ートするプロセッサがスーパースケーラ処理構造を備え
たものである場合、一サイクルに同時に実行される命令
を考慮して、消費電力を算出するために、スーパースケ
ーラ構造を備えたプロセッサに対しても正確に消費電力
をシミュレートすることができる。
【０１６６】また、請求項４にかかる発明である、命令
毎の消費電力情報が一部の命令に対しては命令のオペラ
ンドを引数に含む関数により表現されている場合、この
命令の実行時の消費電力値計算では、当該命令のオペラ
ンドを関数に与えて消費電力値を求めることにより、消
費電力値がオペランドに依存する命令を含むプログラム
の実行時の消費電力値を高精度に求めることが可能であ
る。
【０１６７】なお、ここではマイクロコントローラ的な
プロセッサの例を示したが、信号処理プロセッサおよび
メディアプロセッサにおいても同様に動作のシミュレー
トと同時に消費電力をシミュレートできることは言うま
でもない。
【０１６８】（第５の実施の形態）本発明の第５の実施
形態では、請求項６及び請求項７に係る発明に関して説
明する。本発明の一実施形態に係る消費電力のシミュレ
ーション方法について、図１３、図１４、図１５、図１
６、及び図１７に基づき説明する。第５の実施形態を実
現するハードウエア構成については、第１の実施形態と
同様、図３１に示すものを用いる。
【０１６９】図１３は、本実施形態に係る消費電力のシ
ミュレーション方法のシミュレーション実行時の処理流
れを示すフローチャートである。１３０１は回路中の各
機能ブロックに対して外部入力又は前段の機能ブロック
の出力ピンの値から入力ピンの値を準備するブロック入
力値設定処理、１３０２は各機能ブロックに対してその
入力ピンの値と内部状態から各機能ブロックの新しい状
態を求めるブロック評価処理、１３０３は前記の各機能
ブロックの評価処理１３０２の計算結果から各ブロック
の出力ピンの状態を求めるブロック出力値取得、１３０
４は各機能ブロックの消費電力を求めるブロック消費電
力計算処理、１３０５は前記のブロック消費電力計算処
理１３０４で計算された各機能ブロックの消費電力を合
計して回路全体の消費電力を求める消費電力集計処理、
１３０６は目的時刻までのシミュレーション処理が終了
したかを判定し、終了している場合にはシミュレーショ
ン実行を終了し、終了していない場合には処理を継続す
るシミュレーション終了判定処理、１３０７はシミュレ
ーション時刻を次のサイクルに進め時刻更新処理であ
り、時刻更新処理１３０７の後、新しい時刻に対して、
ブロック入力値設定処理１３０１から消費電力集計処理
１３０５までが行なわれ、これらの処理が目的の時刻ま
で繰り返される。
【０１７０】図１４は、シミュレーション対象となる一
回路例である。同図の１４０１、１４０２、１４０３、
及び１４０４は、機能ブロックＢＬＫ１、ＢＬＫ２、Ｂ
ＬＫ３、及びＢＬＫ４であり、各々、ＡＬＵ（算術演算
ユニット）、ＡＤＤ／ＳＵＢ（加算／減算）、ＭＵＬ
（乗算）、及びＳＨＩＦＴ（ビットシフト）である。Ｂ
ＬＫ１のＡＬＵの演算内容は、その入力ピンＭの状態に
依存しており、１４３０に示す様に、入力ピンＭ［１：
０］が、０、１、２、及び３の場合、各々、加算、減
算、排他的論理和、及び論理積となる。また、ＢＬＫ２
の演算も、その入力ピンＭの状態に依存しており、１４
３１に示す様に、０の場合加算、１の場合減算となる。
また、ＢＬＫ４の演算は、シフト動作であり、入力Ｓ
［４：０］で入力された値分、ＬＳＢ方向へビットシフ
トされる。１４１０から１４１７は回路に対する入力ピ
ン、１４１８及び１４１９は回路に対する出力ピンであ
り、同図に示す様に各機能ブロックのピンに接続されて
いる。これらの機能ブロックＢＬＫ２、ＢＬＫ３、及び
ＢＬＫ４は２段パイプラインで実現されており、あるサ
イクルでの演算結果はそのサイクルの終りではなく、次
のサイクルの終りに出力される。また、１４２０及び１
４２１は、各々内部信号線Ｏ及びＰであり、Ｏは機能ブ
ロックＢＬＫ１のＹ出力、Ｐは機能ブロックＢＬＫ３の
Ｙ出力に接続されている。
【０１７１】図１６は、本実施形態における、図１４で
示した回路に対する電力モードピン状態毎の消費電力情
報の一例を示す図である。１６０１、１６０２、１６０
３、及び１６０４は、機能ブロックＢＬＫ１、ＢＬＫ
２、ＢＬＫ３、及びＢＬＫ４の電力モードピン状態毎の
消費電力情報である。機能ブロックＢＬＫ１では入力ピ
ンＭ［１：０］を電力モードピンとし、その値が０、
１、２、及び３の状態での消費電力が、各々、２０、２
５、１５、及び１０μＷ／ＭＨｚと求められている。機
能ブロックＢＬＫ２では入力ピンＭを電力モードピンと
し、さらにこの機能ブロックＢＬＫ２は２段パイプライ
ン構造を用いたものであり、ある時刻の電力モードピン
の状態だけでなく、一サイクル前の電力モードピンの状
態にも消費電力が依存する。よって、各モードピンの状
態毎に、パイプライン・ステージ１とパイプライン・ス
テージ２との、各々の消費電力が求められている。例え
ば、１６０２の表では、電力モードピンＭが０の場合、
パイプライン・ステージ１では３５μＷ／ＭＨｚ、パイ
プライン・ステージ２、つまり次のサイクルではそのサ
イクルでの電力モードピンの状態にかかわらず、１５μ
Ｗ／ＭＨｚの電力を消費することを意味している。機能
ブロックＢＬＫ３は、入力ピンの状態に依存せず、毎サ
イクル毎に５５μＷ／ＭＨｚの消費電力が定義されてい
る。つまり、この場合電力モードピンは定義されない。
機能ブロックＢＬＫ４は、シフト量を定義する入力Ｓ
［４：０］を電力モードピンとし、シフト量が１６（１
６進数：１０）ビット未満の場合と、１６ビット以上の
場合で消費電力値が異なり、さらに、２段パイプライン
構造であり、Ｓ［４：０］が１６ビット未満の場合、そ
のサイクルで５μＷ／ＭＨｚ、次のサイクルで１５μＷ
／ＭＨｚ、Ｓ［４：０］が１６ビット以上の場合、その
サイクルで２０μＷ／ＭＨｚ、次のサイクルで３０μＷ
／ＭＨｚを消費すると定義されている。これら電力モー
ドピン状態毎の消費電力情報中の消費電力は、予め、こ
れら動作レベルでの機能ブロックを用いたシミュレーシ
ョン実行前に、各ブロックをゲートレベルやトランジス
タレベルで実現したデータを基に、ゲートレベルシミュ
レーションや回路シミュレーション等によりどのピンの
状態が消費電力に大きな影響を与えるかを評価し消費電
力を求めておいたものである。
【０１７２】図１３で示した処理の流れにより、図１４
で示した回路に対する動作のシミュレーションを行なっ
た結果の一例を図１５に、その時に図１６の電力モード
ピン毎の消費電力情報を用いて消費電力のシミュレーシ
ョンを行なった結果を図１７に示す。図１５の波形中の
数字は全て１６進数表示である。この時の処理の流れ
を、図１３で示したフローに従って説明する。
【０１７３】最初、シミュレーション時刻は、０ｎｓか
ら始まるが、回路の各入力ピンの状態は０であり、内部
信号線や出力ピンは不定値（以下Ｘ）になっている。ま
ず、ＣＬＫが時刻０ｎｓで立ち上がると、ブロック入力
値設定処理１３０１により、各ブロックの入力ピンの値
が準備される。時刻０ｎｓでは、全ての入力ピンは０、
内部信号線はＸであり、各ブロックの入力ピンの状態
は、以下の様に準備される。 （式５０１） ＢＬＫ１：Ａ＝０、Ｂ＝０、Ｍ＝０ ＢＬＫ２：Ａ＝Ｘ、Ｂ＝Ｘ、Ｍ＝０ ＢＬＫ３：Ａ＝０、Ｂ＝０ ＢＬＫ４：Ａ＝Ｘ、Ｓ＝０ 次に、ブロック評価処理１３０２で、（式５０１）の入
力ピンの状態に基づいて新しい状態が次の（式５０２）
の様に計算される。ここで、｛ ｝内はパイプラインの
１段目（ステージ１）が終了した計算途中の内部状態で
ある。 （式５０２） ＢＬＫ１：Ｙ＝０ ＢＬＫ２：｛Ａ＝Ｘ、Ｂ＝Ｘ、Ｍ＝０｝、Ｙ＝Ｘ ＢＬＫ３：｛Ａ＝０、Ｂ＝０｝、Ｙ＝Ｘ ＢＬＫ４：｛Ａ＝Ｘ、Ｓ＝０｝、Ｙ＝Ｘ 次に、ブロック出力値取得処理１３０３により各機能ブ
ロックの出力ピンの状態が更新される。ここで、遅延を
考慮したシミュレーションの場合には、各出力ピン又は
機能ブロックに定義された遅延時間に従って、出力ピン
の状態が更新される。
【０１７４】次にブロックの消費電力計算処理１３０４
及び消費電力集計処理１３０５で消費電力計算が行なわ
れるが、シミュレーション開始直後のサイクルでは内部
状態が安定していないので、ここでは計算を行なってい
ない。続いて、シミュレーション終了判定処理１３０６
を経て、時刻更新処理１３０７で時刻を１００ｎ、サイ
クル１に進め、サイクル１のシミュレーション処理へ移
る。
【０１７５】次に、サイクル１では、ブロック入力値設
定処理１３０１では以下の（式５０３）に示す様に入力
ピンの状態が準備される。 （式５０３） ＢＬＫ１：Ａ＝０Ｆ２３、Ｂ＝０５ＦＡ、Ｍ＝０ ＢＬＫ２：Ａ＝Ｘ、Ｂ＝０、Ｍ＝０ ＢＬＫ３：Ａ＝３Ｂ５０、Ｂ＝２５９０ ＢＬＫ４：Ａ＝Ｘ、Ｓ＝０ 次に、ブロック評価処理１３０２で、（式５０３）に基
づき、以下の様に各ブロックの状態が計算され、ブロッ
ク出力取得１３０３で各出力ピンの状態が出力される。 （式５０４） ＢＬＫ１：Ｙ＝１５１Ｄ ＢＬＫ２：｛Ａ＝Ｘ、Ｂ＝０、Ｍ＝０｝、Ｙ＝Ｘ ＢＬＫ３：｛Ａ＝３Ｂ５０、Ｂ＝２５９０｝、Ｙ＝０ ＢＬＫ４：｛Ａ＝Ｘ、Ｓ＝０｝、Ｙ＝Ｘ 次に、ブロック消費電力計算処理１３０４で、各ブロッ
クの消費電力が計算される。まず、以下の様に各ブロッ
クの電力モードピンの状態が調べられる。（）内のステ
ージはパイプライン・ステージ数であり、ステージ１は
現在のクロックサイクル、ステージ２は一サイクル前の
０サイクルでの電力モードピンの状態である。 （式５０５） ＢＬＫ１：Ｍ＝０ ＢＬＫ２：Ｍ＝０（ステージ１）、Ｍ＝０（ステージ
２） ＢＬＫ４：Ｓ＝０（ステージ１）、Ｓ＝０（ステージ
２） そして、この電力モードピンの状態に基づき、図１６で
示した電力モードピン毎の消費電力情報１６０１、１６
０２、１６０３、及び１６０４より該当する消費電力が
以下の様に得られる。 （式５０６） ＢＬＫ１：２０ ＢＬＫ２：３５（ステージ１）、１５（ステージ２）、
５０（小計） ＢＬＫ３：５５ ＢＬＫ４：５（ステージ１）、１５（ステージ２）、２
０（小計） これらが、消費電力集計処理１３０５で、合計され、１
４５μＷ／ＭＨｚの消費電力が得られる。ここでは、１
００ｎｓ周期、つまり、１０ＭＨｚで動作しているの
で、周期（Ｔ）あたりの消費電力は、１４５０μＷ／Ｍ
Ｈｚとなる。これらの一連の消費電力の計算結果をまと
めると、図１７のサイクル１の欄の様になる。
【０１７６】これらの処理をサイクルを１ずつ進めなが
ら繰り返し、目的のシミュレーション時刻までの、動作
及び消費電力のシミュレーションが実行される。ここで
は、全てのサイクルの説明は省略するが、例えば、サイ
クル５では、ブロック入力値設定処理１３０１は、 （式５０７） ＢＬＫ１：Ａ＝０１５３、Ｂ＝７５ＡＣ、Ｍ＝２ ＢＬＫ２：Ａ＝００１０Ａ４６０、Ｂ＝Ｅ７８０、Ｍ＝
１ ＢＬＫ３：Ａ＝３Ｂ５０、Ｂ＝２５９０ ＢＬＫ４：Ａ＝００１０Ａ４６０、Ｓ＝１８ であり、ブロック評価処理１３０２では、 （式５０８） ＢＬＫ１：Ｙ＝７４ＦＦ ＢＬＫ２：｛Ａ＝００１０Ａ４６０、Ｂ＝Ｅ７８０、Ｍ
＝１｝、Ｙ＝ＢＦ９ＤＤ２５５ ＢＬＫ３：｛Ａ＝３Ｂ５０、Ｂ＝２５９０｝、Ｙ＝１２
Ｆ３５ＡＥ９ ＢＬＫ４：｛Ａ＝００１０Ａ４６０、Ｓ＝１８｝、Ｙ＝
ＢＦ９Ｃ０４９６ と計算され、ブロック消費電力計算処理１３０４で、各
電力モードピンの状態は、 （式５０９） ＢＬＫ１：Ｍ＝２ ＢＬＫ２：Ｍ＝１（ステージ１）、Ｍ＝０（ステージ
２） ＢＬＫ４：Ｓ＝１８（ステージ１）、Ｓ＝０（ステージ
２） であり、この電力モードピンの状態に基づき、 （式５１０） ＢＬＫ１：１５ ＢＬＫ２：４０（ステージ１）、１５（ステージ２）、
５５（小計） ＢＬＫ３：５５ ＢＬＫ４：２０（ステージ１）、１５（ステージ２）、
３５（小計） と消費電力が計算され、合計値は、１６０μＷ／ＭＨ
ｚ、１６００μＷ／Ｔとなる。これらの処理が、７サイ
クルまで行なわれた結果は、図１５及び図１７に示した
ものとなる。
【０１７７】ここで、回路中の動作レベルの機能ブロッ
クの消費電力は、機能ブロックＢＬＫ３の様に各サイク
ル一定のものもあるが、他の機能ブロックの様にその動
作状態に依存し、変化する場合があるが、シミュレーシ
ョン実行前に、各機能ブロックの消費電力の動作状態へ
の依存度を調べ、その依存性を反映できる１個以上の入
力ピン又は出力ピンを電力モードピンとし、その電力モ
ードピンの状態別の消費電力を求め、電力モードピン状
態毎の消費電力情報として記憶しておき、それによりシ
ミュレーション中に動的に、各機能ブロックの動作を模
擬すると同時に消費電力を正しく求めることができる。
また、電力モードピン状態毎の消費電力情報は、テーブ
ル形式等で情報を記憶しておくことにより、簡単に各機
能ブロックの動作状態に対応した消費電力を検索するこ
とが可能であり、本来の動作シミュレーション速度をほ
とんど低下させることなく、実現が可能である。
【０１７８】なお、本実施形態では、各機能ブロックの
入力ピンを電力モードピンとして指定しているが、対象
となる機能ブロックの消費電力の動作依存性に従って、
通常の出力ピンや消費電力計算のための内部状態をピン
として外部に出した仮想的な出力ピンの状態を利用する
場合があることは、言うまでもない。
【０１７９】また、本実施形態では、各機能ブロックの
消費電力の計算とそれらの集計を行ない回路全体の消費
電力計算をシミュレーション実行中に行なっているが、
各シミュレーション時刻毎の電力モードピンの状態をフ
ァイル等の記憶手段に保存しておき、シミュレーション
実行後にそれらの情報を基に各機能ブロックの消費電力
の計算とそれらの集計を行ない回路全体の消費電力計算
を行なっても同様の結果が得られることは言うまでもな
い。
【０１８０】（第６の実施の形態）第６の実施の形態で
は、請求項５、請求項８に係る発明について図を用いて
説明する。
【０１８１】図１８は、請求項５、請求項８に係る消費
電力のシミュレーション方法を詳細に示すフローチャー
トである。図１８において１８０１はシミュレーション
対象となる回路内の各部を初期化とクロックサイクルを
初期化する初期化処理である。プロセッサ部に対しては
命令動作をシミュレートするプロセッサモデルに与えら
れるプログラムコードを記憶する記憶手段および当該プ
ロセッサモデルが持つレジスタ、メモリを初期化し、シ
ミュレートするプロセッサモデルに与えるプログラムコ
ードを読み込み、シミュレーションを開始する命令の位
置とシミュレーションを終了する命令の位置を設定す
る。１８０２はプロセッサ部の現クロックサイクルにお
ける実行処理をシミュレートし、プロセッサ部の消費電
力を計算するプロセッサ部処理である。１８０３は動作
レベル回路部の各機能ブロック入力ピンの値を設定し、
各機能ブロックの入力ピンの値と内部状態から各機能ブ
ロックの新しい状態と出力ピンの値を求めることによ
り、現クロックサイクルの各機能ブロックの動作をシミ
ュレートし、当該動作の消費電力を計算する動作レベル
回路部処理である。１８０４は現クロックサイクルの回
路中の論理回路部の動作をシミュレートし、消費電力を
計算する論理回路処理である。１８０５は実行した命令
毎に、プロセッサ部、動作レベル回路部内の各機能ブロ
ック、論理回路部の各ゲートの消費電力を集計し、出力
する消費電力集計出力処理である。１８０６はシミュレ
ートするプログラムコードが終了しているかを判定し、
終了している場合にはシミュレーション実行を終了し、
終了していない場合には処理を継続するシミュレーショ
ン終了判定処理、１８０７はシミュレーションの実行ク
ロックサイクルを進めるクロック更新処理であり、クロ
ック更新処理１８０７の後、新しいクロックサイクルに
対して、１８０２から１８０５まで行われ、これらの処
理がシミュレートするプログラムコードが終了するまで
繰り返される。
【０１８２】図２０の２００１はシミュレーション対象
となる一回路例である。図２０の２００４は命令を処理
するＣＰＵブロック、２００５はプログラムコードを記
憶する内部メモリブロックであり、ＣＰＵブロックと内
部メモリブロックより２００２のプロセッサ部を構成し
ている。このプロセッサ部は命令セットとして、図２の
２０１の命令セットを持つ。また、当該プロセッサ部は
命令の処理ステージとして４つのステージを持ち、それ
ぞれ、フェッチ／デコードステージ、命令実行１ステー
ジ、命令実行２ステージ、ライトバックステージであ
る。フェッチ／デコードステージでは、命令を読み出
し、解釈するフェッチ／デコード処理が行われる。この
ステージではプロセッサ部の出力ピンは変化しない。命
令実行１ステージ、および命令実行２ステージにおい
て、命令ＭＯＶではソースで指定されるレジスタａまた
はレジスタｂまたは定数値を読み込み、命令ＭＵＬでは
ソースで指定されるレジスタａまたはレジスタｂまたは
定数値とデスティネーションで指定されるレジスタａま
たはレジスタｂとを乗算し、命令ＢＥＱでは比較結果フ
ラグの状態を読み込んで命令実行位置を判定し、命令Ｃ
ＭＰではソースで指定されるレジスタａまたはレジスタ
ｂまたは定数値とデスティネーションで指定されるレジ
スタａまたはレジスタｂとを比較し、命令ＪＭＰではラ
ベルで指定されている命令位置を読み込み、命令ＲＥＴ
Ｉでは割り込み信号が入力される前に処理されていた命
令位置を読み込み、命令ＮＯＰでは何も処理されない。
これらの命令では命令実行１ステージおよび命令実行２
ステージで、プロセッサ部の出力ピンは変化しない。命
令ＬＤにおいて命令実行１ステージでは、プロセッサ部
の出力ピンであるＡＤをプログラムコードに指定されて
いるアドレスに設定し、￣ＲＲＥＱを０に設定する。命
令ＬＤの命令実行ステージ２では、プロセッサ部の入出
力ピンＤＴの値を読み込んだ後に、出力ピンＡＤを値Ｘ
に、￣ＲＲＥＱを１に設定する。命令ＳＴにおいて命令
実行１ステージでは、プロセッサ部の出力ピンであるＡ
Ｄをプログラムコードに指定されているアドレスに設定
し、￣ＷＲＥＱを０に設定し、プロセッサ部の入出力ピ
ンＤＴにプログラムコードで指定されている値を出力す
る。命令ＳＴの命令実行ステージ２では、出力ピンＡＤ
を値Ｘに、￣ＷＲＥＱを１に、入出力ピンＤＴを不定値
Ｘに設定する。ライトバックステージにおいて、命令Ｌ
Ｄでは読み込まれたデータをデスティネーションで指定
されているレジスタａまたはレジスタｂに書き込み、命
令ＳＴでは何も処理せず、命令ＭＯＶではデスティネー
ションで指定されるレジスタａまたはレジスタｂに読み
込まれた値を書き込み、命令ＭＵＬではデスティネーシ
ョンで指定されるレジスタａまたはレジスタｂに乗算結
果を書き込み、命令ＢＥＱでは命令実行位置を設定し、
命令ＣＭＰでは比較結果より比較結果フラグを設定し、
命令ＪＭＰでは実行命令位置を設定し、命令ＲＥＴＩで
は実行命令位置を設定し、命令ＮＯＰでは何も処理され
ない。ライトバックステージでは全ての命令においてプ
ロセッサ部の出力ピンは変化しない。２００６は２入力
ＮＡＮＤゲート、２００７、２００８、２００９はイン
バータゲートであり、２００３は論理シミュレータでシ
ミュレートされる論理回路部である。２０１０は機能ブ
ロックＢＬＫ１である。ＢＬＫ１は外部メモリであり、
その処理内容は入力ピンＭ１、Ｍ２の状態に依存してい
る。２０１１に示すように入力ピンＭ１が１の場合、メ
モリへの書き込みを行う入力モード、Ｍ２が１の場合メ
モリからの読み出しを行う出力モードである。Ｍ１、Ｍ
２の両者が０の場合、ＢＬＫ１は何も行わず、Ｍ１、Ｍ
２がともに１の場合は不正な入力であり動作は規定され
ていない。このＢＬＫ１の入力モードの動作は、あるサ
イクルにおいて入力ピンＭ１が１である場合、同一サイ
クル時の入力ピンＡＤの値と入出力ピンＤＴの値を読み
込み、このＡＤの値のアドレスにＤＴの値のデータを書
き込む。このＢＬＫ１の出力モードの動作は、あるサイ
クルにおいて入力ピンＭ２が１である場合、同一サイク
ル時の入力ピンＡＤの値を読み込み、次サイクルで、こ
のＡＤの値のアドレスのデータを入出力ピンＤＴに出力
し、出力したサイクルの次サイクルで入出力ピンＤＴの
値を不定値Ｘにする。
【０１８３】図１９は本実施の形態における図１８の１
８０２のプロセッサ部処理をより詳細に示すフローチャ
ートである。１９０１はプロセッサ部の入力ピンの値を
準備する入力値設定処理であり、１９０２は命令の実行
において、現クロックサイクルがフェッチ／デコードス
テージにあるかを判定するフェッチ／デコード判定処理
であり、フェッチ／デコードステージと判定されると、
１９０９の現命令実行位置の命令を読み出し、解釈する
フェッチでコード処理が行われる。１９０３は命令の実
行において、現クロックサイクルが命令実行１ステージ
にあるかを判定する命令実行１判定処理であり、命令実
行１ステージと判定されると、１９１０の現命令実行位
置の命令の命令実行処理１が行われる。１９０４は命令
の実行において、現クロックサイクルが命令実行２ステ
ージにあるかを判定する命令実行２判定処理であり、命
令実行２ステージと判定されると、１９１１の現命令実
行位置の命令の命令実行処理２が行われる。１９０５は
現命令実行位置の命令のライトバック処理である。１９
０６は割り込み入力が入力されているかを判定する割り
込み判定処理であり、割り込みと判定された場合、１９
１２のライトバック処理後のレジスタ値を別記憶手段に
退避し、次の実行命令位置を変更する割り込み処理が行
われる。１９０７は現命令と割り込み処理において消費
される消費電力を計算する消費電力値計算処理であり、
１９０８は現命令の処理ステージにおいて、出力ピンを
設定する出力ピン設定処理である。
【０１８４】図２１は、本実施の形態における図２０で
示した回路に対する消費電力情報の一例である。２１０
１はプロセッサ部の消費電力情報である。２１０７は各
命令毎に消費される消費電力値であり、２１０８は割り
込み処理時の消費電力値である。２１０２は機能ブロッ
クの電力モードピン状態毎の消費電力情報であり、２１
０３はＮＡＮＤゲートであり、２１０４は２１０３のＮ
ＡＮＤゲートの出力ピンが変化する場合に消費される電
力情報である。２１０５はインバータゲートであり、２
１０６はインバータゲートの出力ピンが変化する場合に
消費される電力情報である。単位は全てμＷ／ＭＨｚで
ある。
【０１８５】図２２は、本実施の形態における図２０で
示した２００２のプロセッサ部に与えられるプログラム
コードの一例である。図２２において一列が一命令を表
しており、左からラベル、命令、デスティネーション、
ソースの順番で記述されており、２２１１、２２１２、
２２１３は割り込み信号がセットされ、割り込み処理時
に実行されるプログラムコードである。本実施の形態の
初期化では、シミュレートの開始命令位置は２２２１の
命令に設定され、終了命令位置は２２２６に設定され
る。
【０１８６】図３１は第６の実施の形態に係るハードウ
エアの構成図の一例を示しており、図３１において、３
１０１は処理されたあらゆる情報をみるためのディスプ
レイ装置、３１０２は設計者があらゆる情報や処理命令
を入力するためのキーボード、３１０３はあらゆる処理
を行う中央演算処理装置、３１０４は各情報を格納する
記憶装置である。
【０１８７】以下、第６の実施の形態に係る消費電力の
シミュレーション方法を図１８、図１９のフローに基づ
きプログラムコード２２０１を実行した場合を例に用い
て具体的に説明する。シミュレートの結果算出される消
費電力値を図２３に示し、また、シミュレーション時の
各入出力ピンの波形を図３２、図３３に、途中に計算さ
れている消費電力値を図３４、図３５に示す。なお、図
３２では、ＣＬＫの長さが、クロックサイクル１から
８、１７から２４と、クロックサイクル９から１６で異
なるが、これはクロック周期が異なることを表したもの
ではなく、信号線の波形が変化している部分の動作をよ
り詳細に分かりやすく示すために変更しているものであ
る。
【０１８８】１８０１の初期化ではプログラムの実行の
ための初期化を行う。本実施の形態では、回路の各入出
力ピンおよび内部信号線、プロセッサ部、動作レベル回
路部、論理回路部が初期化される。￣ＲＥＳＥＴを１
に、ＩＮＴＡを０にＩＮＴＢを１に初期化し、このため
プロセッサ部の￣ＩＮＴピンも１に初期化される。プロ
セッサ部の入出力ピンと内部状態も初期化され、￣ＷＲ
ＥＱ、￣ＲＲＥＱがともに１、ＡＤ、ＤＴが不定値（以
下Ｘ）に初期化される。プロセッサ部の内部の処理ステ
ージもフェッチ／デコードステージに初期化される。こ
の処理ステージは１クロックサイクル毎にフェッチ／デ
コード、命令実行１、命令実行２、ライトバックと変化
し、次のクロックサイクルでフェッチ／デコードステー
ジに戻る。プロセッサ部にプログラムコード２２０１が
読み込まれ、シミュレート開始命令位置が２２２１、シ
ミュレート終了命令位置が２２２６に設定される。ＢＬ
Ｋ１のＭ１、Ｍ２はともに０に初期化される。また、Ｂ
ＬＫ１のアドレス［Ａ０］には値０２をアドレス［Ａ
１］には値０３を初期値として与え、ＣＬＫには周期的
に０と１に値が変化するクロック信号が与えられるもの
とする。
【０１８９】１８０２のプロセッサ部の処理は、本実施
の形態のプロセッサ部では、図１９のフローとなるた
め、１９０１のプロセッサ部の入力ピンが読み込まれ
る。シミュレーションの開始時であるため、入力ピンの
値は初期化時の値と変らない。
【０１９０】プロセッサ部はフェッチ／デコードステー
ジであるため、１９０２により１９０９に処理は移り、
シミュレート開始命令位置のプログラムコードの２２２
１の命令ＭＯＶがフェッチ／デコードされる。
【０１９１】次に１９０８の出力ピン設定処理が行われ
るが、命令ＭＯＶのフェッチ／デコードステージではプ
ロセッサ部の出力ピンは変化しない。
【０１９２】１８０３の動作レベル回路部の処理が行わ
れる。ＢＬＫ１では機能ブロックの入力ピンの値を設定
する。１クロックサイクル目の入力ピンの値は、論理回
路部がまだシミュレートされていないため、初期値が設
定される。ＢＬＫ１の入力ピンの値と内部状態からＢＬ
Ｋ１の新しい状態と出力ピンの値を求める。ＢＬＫ１の
Ｍ１、Ｍ２はともに０であるため、２０１１の動作モー
ドよりＢＬＫ１の出力ピンは変化しない。また、動作レ
ベル回路部の消費電力として、消費電力情報２１０２よ
り、ＢＬＫ１の消費電力は５μＷ／ＭＨｚと計算され、
１クロックサイクル目として記憶される。
【０１９３】次に１８０４の論理回路部の処理が行われ
る。１クロックサイクル目では、論理回路部の入力ピン
は変化していないため、出力ピンも変化しない。各論理
ゲートの出力が変化しないため、消費電力値は０とな
る。
【０１９４】次に１８０５では、まだ命令の処理の途中
であるフェッチ／デコードステージであるため、集計さ
れない。
【０１９５】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理は移る。
【０１９６】１９０１でプロセッサ部の入力ピンが読み
込まれる。１クロックサイクル目では変化していないた
め、入力ピンの値は初期化時の値と変らない。
【０１９７】プロセッサ部は命令実行１ステージである
ため、１９０３により１９１０に処理は移り、プログラ
ムコードの２２２１の命令ＭＯＶの命令実行１ステージ
の処理が行われる。
【０１９８】次に１９０８の出力ピン設定処理が行われ
るが、命令ＭＯＶの命令実行１ステージではプロセッサ
部の出力ピンは変化しない。
【０１９９】１８０３の動作レベル回路部の処理が行わ
れる。１クロックサイクル目の処理と同様に、ＢＬＫ１
の消費電力は２１０２より５μＷ／ＭＨｚと計算され、
２クロックサイクル目として記憶される。次の１８０４
の論理回路部の処理も前のサイクルの処理と同様に、各
論理ゲートの出力が変化しないため、消費電力値は０と
なる。
【０２００】次に１８０５では、まだ命令の処理の途中
である命令実行１ステージであるため、集計されない。
【０２０１】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０２０２】１９０１のプロセッサ部の入力ピンが読み
込まれる。２クロックサイクル目では変化していないた
め、入力ピンの値は初期化時の値と変らない。
【０２０３】プロセッサ部は命令実行２ステージである
ため、１９０４により１９１１に処理は移り、プログラ
ムコードの２２２１の命令ＭＯＶの命令実行２ステージ
の処理が行われる。
【０２０４】次に１９０８の出力ピン設定処理が行われ
るが、命令ＭＯＶの命令実行２ステージではプロセッサ
部の出力ピンは変化しない。
【０２０５】１８０３の動作レベル回路部の処理が行わ
れる。前のサイクルの処理と同様に、ＢＬＫ１の消費電
力は２１０２より５μＷ／ＭＨｚと計算され、３クロッ
クサイクル目として記憶される。次の１８０４の論理回
路部の処理も前のサイクルの処理と同様に、各論理ゲー
トの出力が変化しないため、消費電力値は０となる。
【０２０６】次に１８０５では、まだ命令の処理の途中
である命令実行２ステージであるため、集計されない。
【０２０７】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０２０８】１９０１のプロセッサ部の入力ピンが読み
込まれる。前クロックサイクルでは変化していないた
め、入力ピンの値は初期化時の値と変らない。
【０２０９】プロセッサ部はライトバックステージであ
るため、１９０５によりプログラムコードの２２２１の
定数値１がレジスタｂに書き込まれる。
【０２１０】１９０６の割り込み判定処理では、４クロ
ックサイクル目においてプロセッサ部の入力ピン￣ＩＮ
Ｔは１であり、割り込み入力は行われていないと判定さ
れる１９０７に移る。
【０２１１】１９０７ではプロセッサ部の命令ＭＯＶの
消費電力として、消費電力情報２１０１より３０μＷ／
ＭＨｚと算出され、４クロックサイクル目で１つ目の命
令に対する消費電力値として記憶される。
【０２１２】次に１９０８の出力ピン設定処理が行われ
るが、命令ＭＯＶのライトバックステージではプロセッ
サ部の出力ピンは変化しない。
【０２１３】１８０３の動作レベル回路部の処理が行わ
れる。前のサイクルの処理と同様に、ＢＬＫ１の消費電
力は２１０２より５μＷ／ＭＨｚと計算され、４クロッ
クサイクル目として記憶される。次の１８０４の論理回
路部の処理も前のサイクルの処理と同様に、各論理ゲー
トの出力が変化しないため、消費電力値は０となる。
【０２１４】次に１８０５では、プロセッサ部で処理す
る命令のライトバックステージであるため、回路内の各
部で算出された消費電力値を積算し、プロセッサ部の命
令ＭＯＶをシミュレートする時に消費した電力値を算出
し、出力する。プロセッサ部は１９０７で算出された３
０μＷ／ＭＨｚであり、動作レベル回路部は、１から４
クロックサイクルまで、各ロックサイクル毎に５μＷ／
ＭＨｚであるため、この４クロックサイクル分で２０μ
Ｗ／ＭＨｚあり、論理回路部は０積算値μＷ／ＭＨｚ
で、積算値は５０μＷ／ＭＨｚとなる。
【０２１５】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０２１６】次に処理される命令は２２２２の命令ＣＭ
Ｐであり、フェッチ／デコードステージから、ライトバ
ックステージの５クロックサイクル目から８クロックサ
イクル目までで処理される。この命令も各ステージでプ
ロセッサ部の出力ピンを変化させず、また、回路への入
力ピンも５クロックサイクル目から８クロックサイクル
目までの間に変化しない。プロセッサ内部では、レジス
タｂの値と定数値１が比較される。レジスタｂは４クロ
ックサイクル目に１が書き込まれているため、等しいと
判定され、比較結果フラグがセットされる。プロセッサ
部の消費電力値としては、消費電力情報２１０１より、
命令ＣＭＰに対応する３０μＷ／ＭＨｚが算出され、Ｂ
ＬＫ１はＭ１、Ｍ２とも０で変化せず、各クロックサイ
クル毎に５μＷ／ＭＨｚが消費され、積算値５０μＷ／
ＭＨｚが算出される。
【０２１７】次に処理される命令は２２２３の命令ＢＥ
Ｑであり、フェッチ／デコードステージから、ライトバ
ックステージの９クロックサイクル目から１２クロック
サイクル目までで処理される。この命令も各ステージで
プロセッサ部の出力ピンを変化させないが、回路への入
力ピンのうちＩＮＴＡが１１クロックサイクル目で０か
ら１に変化する。
【０２１８】９クロックサイクル目から１０クロックサ
イクル目については、回路の入力ピンは変化せず、回路
内の内部信号線は変化しない。８クロックサイクル目ま
でと同様に動作レベル回路部、論理回路部は処理され、
論理レベル回路部は各クロックサイクル毎に５μＷ／Ｍ
Ｈｚと算出され、論理回路部は０μＷ／ＭＨｚと算出さ
れる。
【０２１９】１１クロックサイクル目の１８０２のプロ
セッサ部の命令実行２ステージの処理の後、１８０３の
動作レベル回路部の処理が行われ、１０クロックサイク
ル目と同様に５μＷ／ＭＨｚと算出され、１８０４の論
理回路部の処理が行われる。
【０２２０】１８０４では２００６のＮＡＮＤゲートの
入力ピンが変化し、出力が１から０に変化する。この時
の２００６のＮＡＮＤゲートの消費電力は消費電力情報
２１０４より０．１μＷ／ＭＨｚと算出される。他のゲ
ートについては出力が変化していないため、消費電力値
は０μＷ／ＭＨｚとなる。
【０２２１】次に１８０５では、まだ命令の処理の途中
である命令実行２ステージであるため、集計されず、１
８０６の終了判定処理により、シミュレートするプログ
ラムコードが終了していないと判定され、処理を継続
し、１８０７により、クロックサイクルを進めて１２ク
ロックサイクル目として、１８０２に戻り、１９０１に
処理が移る。
【０２２２】１９０１のプロセッサ部の入力ピンが読み
込まれる。１２クロックサイクル目ではプロセッサ部の
入力￣ＩＮＴが０に変化している。プロセッサ部はライ
トバックステージであるため、１９０５のライトバック
処理では、プログラムコードの２２２３の命令ＢＥＱに
より、８サイクル目で書き込まれた比較結果フラグがセ
ットされているため、次に実行する実行命令位置をＬＯ
ＯＰとラベルされている命令２２２２に設定する。
【０２２３】１９０６の割り込み判定では、￣ＩＮＴが
０であるため、割り込みと判定され、１９１２が処理さ
れる。
【０２２４】１９１２では、現在のレジスタ値、命令実
行位置を割り込み処理用の記憶領域に退避し、命令実行
位置をプログラムコードの２２１１の命令に設定する。
【０２２５】１９０７ではプロセッサ部の命令ＢＥＱの
消費電力として、消費電力情報２１０１より２０μＷ／
ＭＨｚと算出され、さらに消費電力情報２１０８より割
り込み処理の２０μＷ／ＭＨｚが算出され、合計の４０
μＷ／ＭＨｚが１２クロックサイクル目で３つ目の命令
に対するプロセッサ部の消費電力値として記憶される。
【０２２６】次に１９０８の出力ピン設定処理が行われ
るが、命令ＢＥＱのライトバックステージでは出力ピン
は変化しないが、割り込み処理により￣ＩＮＴＡＣＫが
０に設定される。
【０２２７】１８０３の動作レベル回路部の処理が行わ
れる。１１のサイクルの処理と同様に、ＢＬＫ１の消費
電力は２１０２より５μＷ／ＭＨｚと計算され、１２ク
ロックサイクル目として記憶される。次の１８０４の論
理回路部ではプロセッサ部の出力ピン￣ＩＮＴＡＣＫが
変化しており、回路の出力ピンＩＮＴＡＣＫが１に変化
する。このため、消費電力情報２１０６よりの論理ゲー
ト２００７のＩＮＶ１の消費電力値として、０．２μＷ
／ＭＨｚが算出される。他の論理ゲートについては、出
力が変化しないため、消費電力値は０μＷ／ＭＨｚとな
る。
【０２２８】次に１８０５では、プロセッサ部で処理す
る命令のライトバックステージであるため、回路内の各
部で算出された消費電力値を積算し出力する。プロセッ
サ部は１９０７で算出された４０μＷ／ＭＨｚであり、
動作レベル回路部は、９から１２クロックサイクル目ま
で、各クロックサイクル毎に５μＷ／ＭＨｚ、論理回路
部は、１１クロックサイクル目でＮＡＮＤの０．１μＷ
／ＭＨｚ、１２クロックサイクル目でＩＮＶ１の０．２
μＷ／ＭＨｚで、６０．３μＷ／ＭＨｚが算出される。
【０２２９】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０２３０】１３クロックサイクル目の処理として、１
９０１のプロセッサ部の入力ピンが読み込まれる。プロ
セッサ部はフェッチ／デコードステージであるため、１
９０２により１９０９に処理は移り、シミュレート開始
命令位置のプログラムコードの２２１１の命令ＬＤがフ
ェッチ／デコードされる。
【０２３１】次に１９０８の出力ピン設定処理が行われ
るが、命令ＬＤのフェッチ／デコードステージではプロ
セッサ部の出力ピンは変化しないが、１２クロックサイ
クル目の割り込み処理に対して、￣ＩＮＴＡＣＫが１に
設定される。
【０２３２】１８０３の動作レベル回路部の処理が行わ
れる。ＢＬＫ１では機能ブロックの入力ピンの値を設定
し、ＢＬＫ１の入力ピンの値と内部状態からＢＬＫ１の
新しい状態と出力ピンの値を求める。このクロックサイ
クル時はＢＬＫ１のＭ１、Ｍ２はともに０であるため、
２０１１の動作モードよりＢＬＫ１の出力ピンは変化し
ない。また、動作レベル回路部の消費電力として、消費
電力情報２１０２より、ＢＬＫ１の消費電力は５μＷ／
ＭＨｚと計算され、１３クロックサイクル目として記憶
される。
【０２３３】次に１８０４の論理回路部の処理が行われ
る。１３クロックサイクル目では、２００７のＩＮＶ１
の入力が変化し、出力ピンが０から１に変化し、回路の
出力ピンＩＮＴＡＣＫが１から０に変化する。このため
論理ゲート２００７のＩＮＶ１の消費電力値として消費
電力情報２１０６より０．１μＷ／ＭＨｚが算出され
る。
【０２３４】次に１８０５では、まだ命令の処理の途中
であるフェッチ／デコードステージであるため、集計さ
れない。
【０２３５】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理は移る。
【０２３６】１４クロックサイクル目として、１９０１
のプロセッサ部の入力ピンが読み込まれる。回路の入力
ピンＩＮＴＡが１から０に変化しているが、１４クロッ
クサイクル目の論理回路部はまだシミュレートされてい
ないため、１３クロックサイクル目の入力を読み込む。
【０２３７】プロセッサ部は命令実行１ステージである
ため、１９０３により１９１０に処理は移り、プログラ
ムコードの２２１１の命令ＬＤの命令実行１ステージの
処理が行われる。
【０２３８】次に１９０８の出力ピン設定処理が行われ
るが、命令ＬＤにおいて命令実行１ステージでは、プロ
セッサ部の出力ピンであるＡＤをプログラムコードに指
定されているアドレス、この場合Ａ０に設定し、￣ＲＲ
ＥＱを０に設定する。
【０２３９】１８０３の動作レベル回路部の処理が行わ
れる。動作レベル回路部２０１０の入力は、論理回路部
の出力ピンであり、１４クロックサイクル目の論理回路
部はまだシミュレートされていないため、１３クロック
サイクル目の値により動作レベル回路部は処理される。
Ｍ１、Ｍ２がともに０であり、ＢＬＫ１の消費電力は２
１０２より５μＷ／ＭＨｚと計算される。
【０２４０】次の１８０４の論理回路部の処理は、回路
の入力ピンＩＮＴＡ、およびプロセッサ部の出力ピン￣
ＲＲＥＱとＡＤが変化しており、論理ゲート２００６の
ＮＡＮＤの出力が０から１に変化し、論理ゲート２００
９のＩＮＶ３の出力が０から１に変化し、論理回路部の
出力ピンが設定される。論理ゲートの出力値の変化よ
り、消費電力情報２１０４と２１０６より論理ゲート２
００６のＮＡＮＤの消費電力値として０．４μＷ／ＭＨ
ｚ、論理ゲート２００９のＩＮＶ３の消費電力値として
０．２μＷ／ＭＨｚが算出され、論理回路部の消費電力
値として０．６μＷ／ＭＨｚが算出される。
【０２４１】次に１８０５では、まだ命令の処理の途中
である命令実行１ステージであるため、集計されない。
【０２４２】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０２４３】１５クロックサイクル目として、１９０１
のプロセッサ部の入力ピンが読み込まれ、１４クロック
サイクル目で０から１に変化した￣ＩＮＴの値もここで
読み込まれる。
【０２４４】プロセッサ部は命令実行２ステージである
ため、１９０４により１９１１に処理は移り、プログラ
ムコードの２２１１の命令ＬＤの命令実行２ステージの
処理が行われる。
【０２４５】次に１９０８の出力ピン設定処理が行われ
るが、命令ＬＤにおいて命令実行２ステージでは、プロ
セッサ部の出力ピンであるＡＤを不定値Ｘに、￣ＲＲＥ
Ｑを１に設定する。
【０２４６】１８０３の動作レベル回路部の処理が行わ
れる。動作レベル回路部２０１０の入力は、論理回路部
の出力ピンであり、１５クロックサイクル目の論理回路
部はまだシミュレートされていないため、１４クロック
サイクル目の値により動作レベル回路部は処理される。
Ｍ１は０、Ｍ２は１であり、ＢＬＫ１は出力モードで処
理される。ＢＬＫ１は動作レベル回路部の入力ピンＡＤ
の値Ａ０のアドレスの値を入出力ピンＤＴに設定する。
１８０１の初期化処理でアドレスＡ０には値０２が格納
されているため、入出力ピンＤＴには値０２が設定され
る。動作レベル回路部の消費電力は消費電力情報２１０
２より２５μＷ／ＭＨｚと計算される。
【０２４７】次の１８０４の論理回路部の処理は、およ
びプロセッサ部の出力ピン￣ＲＲＥＱとＡＤが変化して
おり、論理ゲート２００９のＩＮＶ３の出力が１から０
に変化し、論理回路部の出力ピンが設定される。他の論
理ゲートの出力は変化しない。論理ゲートの出力値の変
化より、消費電力情報２１０６よりＩＮＶ３の消費電力
値として０．１μＷ／ＭＨｚが算出される。
【０２４８】次に１８０５では、まだ命令の処理の途中
である命令実行２ステージであるため、集計されない。
【０２４９】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０２５０】１６クロックサイクル目として、１９０１
のプロセッサ部の入力ピンが読み込まれる。プロセッサ
部の入出力ピンＤＴが不定値Ｘから値０２に変化してい
る。
【０２５１】プロセッサ部はライトバックステージであ
るため、１９０５のライトバック処理が行われる。プロ
セッサ部の入出力ピンＤＴの値０２がプログラムコード
２２１１で指定されているレジスタａに書き込まれる。
【０２５２】１９０６の割り込み判定処理では、１６ク
ロックサイクル目においてプロセッサ部の入力ピン￣Ｉ
ＮＴは１であり、割り込み入力は行われていないと判定
され１９０７に移る。
【０２５３】１９０７ではプロセッサ部の命令ＬＤの消
費電力として、消費電力情報２１０１より４０μＷ／Ｍ
Ｈｚと算出され、１６クロックサイクル目で１つの命令
に対する消費電力値として記憶される。
【０２５４】次に１９０８の出力ピン設定処理が行われ
るが、命令ＬＤにおいてライトバックステージでは、プ
ロセッサ部の出力ピンを変化させない。
【０２５５】１８０３の動作レベル回路部の処理が行わ
れる。動作レベル回路部２０１０の入力は、論理回路部
の出力ピンであり、１６クロックサイクル目の論理回路
部はまだシミュレートされていないため、１５クロック
サイクル目の値により動作レベル回路部は処理される。
動作レベル回路部の出力ピンＤＴが不定値Ｘに設定され
る。消費電力はＭ１、Ｍ２がともに０であり、ＢＬＫ１
の消費電力は２１０２より５μＷ／ＭＨｚと計算され
る。
【０２５６】次の１８０４の論理回路部の処理は、論理
回路部の入力は何も変化していないため、各論理ゲート
の出力は変化しない。このため、消費電力値として０μ
Ｗ／ＭＨｚが算出される。
【０２５７】次に１８０５では、プロセッサ部で処理す
る命令のライトバックステージであるため、回路内の各
部で算出された消費電力値を積算し、プロセッサ部の命
令ＬＤをシミュレートの間に消費した電力値を算出し、
出力する。プロセッサ部の消費電力は１９０７で算出さ
れた４０μＷ／ＭＨｚであり、動作レベル回路部は、１
３、１４、１６クロックサイクル目で、各クロックサイ
クル毎に５μＷ／ＭＨｚ、１５クロックサイクル目で２
５μＷ／ＭＨｚであり、論理回路部の各論理ゲートの消
費電力値が１３クロックサイクル目でＩＮＶ１が０．１
μＷ／ＭＨｚ、ＮＡＮＤが１４クロックサイクル目で
０．４μＷ／ＭＨｚ、ＩＮＶ３が１４クロックサイクル
目で０．２μＷ／ＭＨｚ、１５クロックサイクル目で
０．１μＷ／ＭＨｚであるため、この４クロックサイク
ル分で積算値８０．８μＷ／ＭＨｚとなる。
【０２５８】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０２５９】次に処理される命令は２２１２の命令ＭＯ
Ｖであり、フェッチ／デコードステージから、ライトバ
ックステージの１７クロックサイクル目から２０クロッ
クサイクル目までで処理される。この命令も各ステージ
でプロセッサ部の出力ピンを変化させず、また、回路へ
の入力ピンも１７クロックサイクル目から２０クロック
サイクル目までの間に変化しない。プロセッサ内部で
は、２０クロックサイクル目のライトバックステージで
レジスタｂに定数値０が書き込まれる。プロセッサ部の
消費電力値としては、消費電力情報２１０１より、命令
ＭＯＶに対応する３０μＷ／ＭＨｚが算出され、ＢＬＫ
１はＭ１、Ｍ２とも０で変化せず、各クロックサイクル
毎に５μＷ／ＭＨｚが消費され、積算値５０μＷ／ＭＨ
ｚが算出される。
【０２６０】次に処理される命令は２２１３の命令ＲＥ
ＴＩであり、フェッチ／デコードステージから、ライト
バックステージの２１クロックサイクル目から２４クロ
ックサイクル目までで処理される。この命令も各ステー
ジでプロセッサ部の出力ピンを変化させず、また、回路
への入力ピンも２１クロックサイクル目から２４クロッ
クサイクル目までの間に変化しない。プロセッサ内部で
は、ライトバックステージで、１２クロックサイクル目
で退避されたデータを復帰し、次の命令実行位置をプロ
グラムコード２２０１の２２２２に設定する。プロセッ
サ部の消費電力値としては、消費電力情報２１０１よ
り、命令ＲＥＴＩに対応する４０μＷ／ＭＨｚが算出さ
れ、ＢＬＫ１はＭ１、Ｍ２とも０で変化せず、各クロッ
クサイクル毎に５μＷ／ＭＨｚが消費され、積算値６０
μＷ／ＭＨｚが算出される。
【０２６１】次に処理される命令は２２２２の命令ＣＭ
Ｐであり、フェッチ／デコードステージから、ライトバ
ックステージの２５クロックサイクル目から２８クロッ
クサイクル目までで処理される。この命令も各ステージ
でプロセッサ部の出力ピンを変化させず、また、回路へ
の入力ピンも２５クロックサイクル目から２８クロック
サイクル目までの間に変化しない。プロセッサ内部で
は、レジスタｂの値と定数値１が比較される。レジスタ
ｂは２０クロックサイクル目に０が書き込まれているた
め、等しくないと判定され、２８クロックサイクル目の
ライトバックステージで比較結果フラグがリセットされ
る。プロセッサ部の消費電力値としては、消費電力情報
２１０１より、命令ＣＭＰに対応する３０μＷ／ＭＨｚ
が算出される。ＢＬＫ１はＭ１、Ｍ２とも０で変化せ
ず、各クロックサイクル毎に５μＷ／ＭＨｚが消費さ
れ、ＢＬＫ１と合わせて積算値５０μＷ／ＭＨｚが算出
される。
【０２６２】次に処理される命令は２２２３の命令ＢＥ
Ｑであり、フェッチ／デコードステージから、ライトバ
ックステージの２９クロックサイクル目から３２クロッ
クサイクル目までで処理される。この命令も各ステージ
でプロセッサ部の出力ピンを変化させず、また、回路へ
の入力ピンも２９クロックサイクル目から３２クロック
サイクル目までの間に変化しない。プロセッサ内部で
は、２８クロックサイクルでリセットされている比較結
果フラグにより、３２クロックサイクル目のライトバッ
クステージで次の命令実行位置をプログラムコードの２
２２４に設定する。プロセッサ部の消費電力値として
は、消費電力情報２１０１より、命令ＢＥＱに対応する
２０μＷ／ＭＨｚが算出される。ＢＬＫ１はＭ１、Ｍ２
とも０で変化せず、各クロックサイクル毎に５μＷ／Ｍ
Ｈｚが消費され、積算値４０μＷ／ＭＨｚが算出され
る。
【０２６３】３３クロックサイクル目として１９０１の
プロセッサ部の入力ピンが読み込まれる。プロセッサ部
はフェッチ／デコードステージであるため、１９０２に
より１９０９に処理は移り、シミュレート開始命令位置
のプログラムコードの２２２４の命令ＬＤがフェッチ／
デコードされる。
【０２６４】次に１９０８の出力ピン設定処理が行われ
るが、命令ＬＤのフェッチ／デコードステージではプロ
セッサ部の出力ピンは変化しない。
【０２６５】１８０３の動作レベル回路部の処理が行わ
れる。ＢＬＫ１では機能ブロックの入力ピンの値を設定
し、ＢＬＫ１の入力ピンの値と内部状態からＢＬＫ１の
新しい状態と出力ピンの値を求める。このクロックサイ
クル時はＢＬＫ１のＭ１、Ｍ２はともに０であるため、
２０１１の動作モードよりＢＬＫ１の出力ピンは変化し
ない。また、動作レベル回路部の消費電力として、消費
電力情報２１０２より、ＢＬＫ１の消費電力は５μＷ／
ＭＨｚと計算され、３３クロックサイクル目として記憶
される。
【０２６６】次に１８０４の論理回路部の処理が行われ
る。３３クロックサイクル目では、入力ピンは変化して
いない。消費電力値は０と算出される。
【０２６７】次に１８０５では、まだ命令の処理の途中
であるフェッチ／デコードステージであるため、集計さ
れない。
【０２６８】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理は移る。
【０２６９】３４クロックサイクル目として、１９０１
のプロセッサ部の入力ピンが読み込まれる。プロセッサ
部の入力ピンは変化していない。
【０２７０】プロセッサ部は命令実行１ステージである
ため、１９０３により１９１０に処理は移り、プログラ
ムコードの２２２４の命令ＬＤの命令実行１ステージの
処理が行われる。
【０２７１】次に１９０８の出力ピン設定処理が行われ
るが、命令ＬＤにおいて命令実行１ステージでは、プロ
セッサ部の出力ピンであるＡＤをプログラムコードに指
定されているアドレス、この場合Ａ１に設定し、￣ＲＲ
ＥＱを０に設定する。
【０２７２】１８０３の動作レベル回路部の処理が行わ
れる。動作レベル回路部２０１０の入力は、論理回路部
の出力ピンであり、３４クロックサイクル目の論理回路
部はまだシミュレートされていないため、３３クロック
サイクル目の値により動作レベル回路部は処理される。
Ｍ１、Ｍ２がともに０であり、ＢＬＫ１の消費電力は２
１０２より５μＷ／ＭＨｚと計算される。
【０２７３】次の１８０４の論理回路部の処理は、プロ
セッサ部の出力ピン￣ＲＲＥＱとＡＤが変化しており、
論理ゲート２００９のＩＮＶ３の出力が０から１に変化
し、論理回路部の出力ピンが設定される。論理ゲートの
出力値の変化より、消費電力情報２１０６よりＩＮＶ３
の消費電力値として０．２μＷ／ＭＨｚが算出され、論
理回路部の消費電力値として０．２μＷ／ＭＨｚが算出
される。
【０２７４】次に１８０５では、まだ命令の処理の途中
である命令実行１ステージであるため、集計されない。
【０２７５】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０２７６】３５クロックサイクル目として、１９０１
のプロセッサ部の入力ピンが読み込まれる。プロセッサ
部の入力ピンは変化していない。
【０２７７】プロセッサ部は命令実行２ステージである
ため、１９０４により１９１１に処理は移り、プログラ
ムコードの２２２４の命令ＬＤの命令実行２ステージの
処理が行われる。
【０２７８】次に１９０８の出力ピン設定処理が行われ
るが、命令ＬＤにおいて命令実行２ステージでは、プロ
セッサ部の出力ピンであるＡＤを不定値Ｘに、￣ＲＲＥ
Ｑを１に設定する。
【０２７９】１８０３の動作レベル回路部の処理が行わ
れる。動作レベル回路部２０１０の入力は、論理回路部
の出力ピンであり、３５クロックサイクル目の論理回路
部はまだシミュレートされていないため、３４クロック
サイクル目の値により動作レベル回路部は処理される。
Ｍ１は０、Ｍ２は１であり、ＢＬＫ１は出力モードで処
理される。ＢＬＫ１は動作レベル回路部の入力ピンＡＤ
の値Ａ１のアドレスの値を入出力ピンＤＴに設定する。
１８０１の初期化処理でアドレスＡ１には値０３が格納
されているため、入出力ピンＤＴには値０３が設定され
る。動作レベル回路部の消費電力は２１０２より２５μ
Ｗ／ＭＨｚと計算される。
【０２８０】次の１８０４の論理回路部の処理は、およ
びプロセッサ部の出力ピン￣ＲＲＥＱとＡＤが変化して
おり、論理ゲート２００９のＩＮＶ３の出力が１から０
に変化し、論理回路部の出力ピンが設定される。他の論
理ゲートの出力は変化しない。論理ゲートの出力値の変
化より、消費電力情報２１０６よりＩＮＶ３の消費電力
値として０．１μＷ／ＭＨｚが算出される。
【０２８１】次に１８０５では、まだ命令の処理の途中
である命令実行２ステージであるため、集計されない。
【０２８２】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０２８３】３６クロックサイクル目として、１９０１
のプロセッサ部の入力ピンが読み込まれる。プロセッサ
部の入出力ピンＤＴが不定値Ｘから値０３に変化してい
る。
【０２８４】プロセッサ部はライトバックステージであ
るため、１９０５のライトバック処理が行われる。プロ
セッサ部の入出力ピンＤＴの値０３がプログラムコード
２２２４で指定されているレジスタｂに書き込まれる。
【０２８５】１９０６の割り込み判定処理では、３６ク
ロックサイクル目においてプロセッサ部の入力ピン￣Ｉ
ＮＴは１であり、割り込み入力は行われていないと判定
される１９０７に移る。
【０２８６】１９０７ではプロセッサ部の命令ＬＤの消
費電力として、消費電力情報２１０１より４０μＷ／Ｍ
Ｈｚと算出され、３６クロックサイクル目で１つ目の命
令に対する消費電力値として記憶される。
【０２８７】次に１９０８の出力ピン設定処理が行われ
るが、命令ＬＤにおいてライトバックステージでは、プ
ロセッサ部の出力ピンを変化させない。
【０２８８】１８０３の動作レベル回路部の処理が行わ
れる。動作レベル回路部２０１０の入力は、論理回路部
の出力ピンであり、３６クロックサイクル目の論理回路
部はまだシミュレートされていないため、３５クロック
サイクル目の値により動作レベル回路部は処理される。
動作レベル回路部の出力ピンＤＴが不定値Ｘに設定され
る。消費電力はＭ１、Ｍ２がともに０であり、ＢＬＫ１
の消費電力は２１０２より５μＷ／ＭＨｚと計算され
る。
【０２８９】次の１８０４の論理回路部の処理は、論理
回路部の入力は何も変化していないため、各論理ゲート
の出力は変化しない。このため、消費電力値として０μ
Ｗ／ＭＨｚが算出される。
【０２９０】次に１８０５では、プロセッサ部で処理す
る命令のライトバックステージであるため、回路内の各
部で算出された消費電力値を積算し、プロセッサ部の命
令ＬＤで消費した電力値を算出し、出力する。プロセッ
サ部は１９０７で算出された４０μＷ／ＭＨｚであり、
動作レベル回路部は、３３、３４、３６クロックサイク
ル目で、各クロックサイクル毎に５μＷ／ＭＨｚ、３５
クロックサイクル目で２５μＷ／ＭＨｚであり、論理回
路部の各論理ゲートの消費電力値が３４クロックサイク
ル目でＩＮＶ３が０．２μＷ／ＭＨｚ、３５クロックサ
イクルでＩＮＶ３が０．１μＷ／ＭＨｚであるため、こ
の３３から３６クロックサイクル分で積算値８０．３μ
Ｗ／ＭＨｚとなる。
【０２９１】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０２９２】次に処理される命令は２２２５の命令ＭＵ
Ｌであり、フェッチ／デコードステージから、ライトバ
ックステージの３７クロックサイクル目から４０クロッ
クサイクル目までで処理される。この命令も各ステージ
でプロセッサ部の出力ピンを変化させず、また、回路へ
の入力ピンも３７クロックサイクル目から４０クロック
サイクル目までの間に変化しない。プロセッサ内部で
は、レジスタａの値０２とレジスタｂの値０３とが乗算
され、結果の値０６が４０クロックサイクルのライトバ
ックステージで、レジスタａに書き込まれる。プロセッ
サ部の消費電力値としては、消費電力情報２１０１よ
り、命令ＭＵＬに対応する９０μＷ／ＭＨｚが算出さ
れ、ＢＬＫ１はＭ１、Ｍ２とも０で変化せず、各クロッ
クサイクル毎に５μＷ／ＭＨｚが消費され、ＢＬＫ１と
合わせて積算値１１０μＷ／ＭＨｚが算出される。
【０２９３】４１クロックサイクル目として、１９０１
のプロセッサ部の入力ピンが読み込まれる。プロセッサ
部はフェッチ／デコードステージであるため、１９０２
により１９０９に処理は移り、シミュレート開始命令位
置のプログラムコードの２２２６の命令ＳＴがフェッチ
／デコードされる。
【０２９４】次に１９０８の出力ピン設定処理が行われ
るが、命令ＳＴのフェッチ／デコードステージではプロ
セッサ部の出力ピンは変化しない。
【０２９５】１８０３の動作レベル回路部の処理が行わ
れる。ＢＬＫ１では機能ブロックの入力ピンの値を設定
し、ＢＬＫ１の入力ピンの値と内部状態からＢＬＫ１の
新しい状態と出力ピンの値を求める。このクロックサイ
クル時はＢＬＫ１のＭ１、Ｍ２はともに０であるため、
２０１１の動作モードよりＢＬＫ１の出力ピンは変化し
ない。また、動作レベル回路部の消費電力として、消費
電力情報２１０２より、ＢＬＫ１の消費電力は５μＷ／
ＭＨｚと計算され、４１クロックサイクル目として記憶
される。
【０２９６】次に１８０４の論理回路部の処理が行われ
る。４１クロックサイクル目では、入力ピンは変化して
いない。消費電力値は０と算出される。
【０２９７】次に１８０５では、まだ命令の処理の途中
であるフェッチ／デコードステージであるため、集計さ
れない。
【０２９８】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理は移る。
【０２９９】４２クロックサイクル目として、１９０１
のプロセッサ部の入力ピンが読み込まれる。プロセッサ
部の入力ピンは変化していない。
【０３００】プロセッサ部は命令実行１ステージである
ため、１９０３により１９１０に処理は移り、プログラ
ムコードの２２２６の命令ＳＴの命令実行１ステージの
処理が行われる。
【０３０１】次に１９０８の出力ピン設定処理が行われ
るが、命令ＳＴにおいて命令実行１ステージでは、プロ
セッサ部の出力ピンであるＡＤをプログラムコードに指
定されているアドレス、この場合Ａ２に設定し、￣ＷＲ
ＥＱを０に設定し、プロセッサ部の入出力ピンＤＴにプ
ログラムコードで指定されている値を出力する。この場
合、レジスタａの値であり、レジスタａは４０クロック
サイクル目で値０６が設定されている。
【０３０２】１８０３の動作レベル回路部の処理が行わ
れる。動作レベル回路部２０１０の入力は、論理回路部
の出力ピンであり、４２クロックサイクル目の論理回路
部はまだシミュレートされていないため、４１クロック
サイクル目の値により動作レベル回路部は処理される。
Ｍ１、Ｍ２がともに０であり、ＢＬＫ１の消費電力は２
１０２より５μＷ／ＭＨｚと計算される。
【０３０３】次の１８０４の論理回路部の処理は、プロ
セッサ部の出力ピン￣ＲＲＥＱとＡＤと入出力ピンＤＴ
が変化しており、論理ゲート２００９のＩＮＶ２の出力
が０から１に変化し、論理回路部の出力ピンが設定され
る。論理ゲートの出力値の変化より、消費電力情報２１
０６よりＩＮＶ２の消費電力値として０．２μＷ／ＭＨ
ｚが算出され、論理回路部の消費電力値として０．２μ
Ｗ／ＭＨｚが算出される。
【０３０４】次に１８０５では、まだ命令の処理の途中
である命令実行１ステージであるため、集計されない。
【０３０５】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０３０６】４３クロックサイクル目として、１９０１
のプロセッサ部の入力ピンが読み込まれる。プロセッサ
部の入力ピンは変化していない。
【０３０７】プロセッサ部は命令実行２ステージである
ため、１９０４により１９１１に処理は移り、１９０８
の出力ピン設定処理で、プログラムコードの２２２６の
命令ＳＴの命令実行２ステージの処理が行われる。命令
ＳＴの命令実行２ステージでは、出力ピンＡＤを不定値
Ｘに、￣ＷＲＥＱを１に、入出力ピンＤＴを不定値Ｘに
設定する。
【０３０８】１８０３の動作レベル回路部の処理が行わ
れる。動作レベル回路部２０１０の入力は、論理回路部
の出力ピンであり、４３クロックサイクル目の論理回路
部はまだシミュレートされていないため、４２クロック
サイクル目の値により動作レベル回路部は処理される。
Ｍ１は１、Ｍ２は０であり、ＢＬＫ１は入力モードで処
理される。ＢＬＫ１は動作レベル回路部の入力ピンＡＤ
の値Ａ２のアドレスの値と入出力ピンＤＴの値０６を読
み込み、ＢＬＫ１の内部のデータとしてアドレスＡ２に
値０６を書き込む。動作レベル回路部の消費電力は２１
０２より５０μＷ／ＭＨｚと計算される。
【０３０９】次の１８０４の論理回路部の処理は、およ
びプロセッサ部の出力ピン￣ＷＲＥＱとＡＤと入出力ピ
ンＤＴが変化しており、論理ゲート２００９のＩＮＶ２
の出力が１から０に変化し、論理回路部の出力ピンが設
定される。他の論理ゲートの出力は変化しない。論理ゲ
ートの出力値の変化より、消費電力情報２１０６よりＩ
ＮＶ２の消費電力値として０．１μＷ／ＭＨｚが算出さ
れる。
【０３１０】次に１８０５では、まだ命令の処理の途中
である命令実行２ステージであるため、集計されない。
【０３１１】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していないと判定さ
れ、処理を継続し、１８０７により、クロックサイクル
を進めて、１８０２に戻り、１９０１に処理が移る。
【０３１２】４４クロックサイクル目として、１９０１
のプロセッサ部の入力ピンが読み込まれる。プロセッサ
部の入出力ピンＤＴが不定値Ｘから値０３に変化してい
る。
【０３１３】プロセッサ部はライトバックステージであ
るため、１９０５のライトバック処理が行われる。プロ
セッサ部の入出力ピンＤＴの値０３がプログラムコード
２２２４で指定されているレジスタｂに書き込まれる。
【０３１４】１９０６の割り込み判定処理では、３６ク
ロックサイクル目においてプロセッサ部の入力ピン￣Ｉ
ＮＴは１であり、割り込み入力は行われていないと判定
される１９０７に移る。
【０３１５】１９０７ではプロセッサ部の命令ＳＴの消
費電力として、消費電力情報２１０１より６０μＷ／Ｍ
Ｈｚと算出され、４４クロックサイクル目で１つ目の命
令に対する消費電力値として記憶される。
【０３１６】次に１９０８の出力ピン設定処理が行われ
るが、命令ＳＴにおいてライトバックステージでは、プ
ロセッサ部の出力ピンを変化させない。
【０３１７】１８０３の動作レベル回路部の処理が行わ
れる。動作レベル回路部２０１０の入力は変化していな
い。消費電力はＭ１、Ｍ２がともに０であり、ＢＬＫ１
の消費電力は２１０２より５μＷ／ＭＨｚと計算され
る。
【０３１８】次の１８０４の論理回路部の処理は、論理
回路部の入力は何も変化していないため、各論理ゲート
の出力は変化しない。このため、消費電力値として０μ
Ｗ／ＭＨｚが算出される。
【０３１９】次に１８０５では、プロセッサ部で処理す
る命令のライトバックステージであるため、回路内の各
部で算出された消費電力値を積算し、プロセッサ部の命
令ＳＴで消費した電力値を算出し、出力する。プロセッ
サ部は１９０７で算出された６０μＷ／ＭＨｚであり、
動作レベル回路部は、４１、４２、４４クロックサイク
ル目で、各クロックサイクル毎に５μＷ／ＭＨｚ、４３
クロックサイクル目で５０μＷ／ＭＨｚであり、論理回
路部の各論理ゲートの消費電力値が４２クロックサイク
ル目でＩＮＶ２が０．２μＷ／ＭＨｚ、４３クロックサ
イクルでＩＮＶ２が０．１μＷ／ＭＨｚであるため、こ
の４１から４４クロックサイクル分で積算値１２５．３
μＷ／ＭＨｚとなる。
【０３２０】１８０６の終了判定処理により、シミュレ
ートするプログラムコードが終了していると判定され、
シミュレーション処理を終了する。
【０３２１】シミュレーションの結果として図２３に示
す各命令毎に消費されている消費電力値が出力される。
【０３２２】なお、ここでは各命令毎に消費電力値を出
力したが、プロセッサ部の各ステージ毎により詳細な消
費電力情報を予め準備しておくことにより、各クロック
サイクル毎に消費電力値の推移を求めることができるこ
とは言うまでもない。
【０３２３】また、ここではマイクロコントローラ的な
プロセッサの例を示したが、信号処理プロセッサおよび
メディアプロセッサにおいても同様に動作のシミュレー
トと同時に消費電力をシミュレートできることは言うま
でもない。
【０３２４】以上のように本発明の第６の実施の形態に
よれば、請求項５に係る発明である消費電力のシミュレ
ーション方法によって、プロセッサ部に加え、論理回路
部も考慮し、論理回路部に対しては、内部のノードの信
号変化を基に消費電力を算出し、プロセッサ部で消費さ
れる電力と合算して、回路全体の消費電力を求めること
ができる。
【０３２５】また、請求項８に係る発明である消費電力
のシミュレーション方法によって、プロセッサ部、動作
レベルの機能ブロック、及びゲートレベル等の論理回路
部とが混在する回路でも、プロセッサ部に対しては命令
レベルでの消費電力計算、動作レベルの機能ブロックに
対しては電力モードピンによる消費電力計算、その他の
論理回路部に対しては内部のノードの状態変化に基づく
消費電力計算を行なうため、プロセッサコア、メガセル
コア、及び通常の論理回路が混在する回路に対しても、
高速かつ正確に消費電力を求めることができる。
【０３２６】（第７の実施の形態）本発明の第７の実施
形態では、請求項９に係る発明に関して説明する。本発
明の一実施形態に係る消費電力のシミュレーション方法
について、図１４、図１５、図２４、図２５、図２６、
及び図２７に基づき説明する。
【０３２７】図２５は、本実施形態を実現するハードウ
エア構成の一例を示す図である。２５０１は計算機であ
り、その内部は図３１に示したハードウエア構成を持
つ。２５０２は実チップエミュレータであり、シミュレ
ーション対象回路中の部分回路に対して、計算機２５０
１の中でなく、実チップを用いたシミュレーションを行
なうためのものである。２５０３及び２５０４はインタ
フェース部であり、計算機２５０１と実チップエミュレ
ータ２５０２とを接続し、実チップエミュレータ２５０
２は計算機２５０１の制御下で動作する。２５１０は計
算機２５０１からの制御命令に従って実チップエミュレ
ータ２５０２内部の各部を制御する制御部、２５１１は
シミュレーションに使用する実チップへ電力を供給する
電力供給部、２５１２は実チップの入力ピンの値を設定
する入力生成部、２５１３は実チップのクロックを制御
するクロック制御部、２５１４は実チップの出力ピンの
状態を測定する出力測定部、２５１５は実チップの消費
電力を測定する電力測定部である。また、２５２０及び
２５２１はシミュレーション対象の回路中の部分回路の
動作を模擬するための実チップである。
【０３２８】図２４は、本実施形態に係る消費電力のシ
ミュレーション方法のシミュレーション実行時の処理流
れを示すフローチャートである。
【０３２９】２４０１から２４０３までの処理は実チッ
プを備えていない部分回路の機能ブロックに対して回路
動作を求める処理であり、２４０１は各機能ブロックに
対して外部入力又は前段の機能ブロックの出力ピンの値
から入力ピンの値を準備するブロック入力値設定処理、
２４０２はブロック入力値設定処理２４０１で入力ピン
の状態を設定した各機能ブロックに対してその入力ピン
の値と内部状態から各機能ブロックの新しい状態を求め
るブロック評価処理、２４０３は前記の各機能ブロック
の評価処理２４０２の計算結果から各ブロックの出力ピ
ンの状態を求めるブロック出力値取得処理である。
【０３３０】２４０４から２４０６までの処理は実チッ
プを備えている部分回路の機能ブロックに対して回路動
作を求める処理であり、２４０４は各機能ブロックに対
して外部入力又は前段の機能ブロックの出力ピンの値か
ら前記の実チップエミュレータ２５０２の入力生成部２
５１２を用いて実チップの入力ピンの値を設定する実チ
ップ入力値設定処理、２４０５は実チップ入力値設定処
理２４０４で入力ピンの状態を設定した実チップに対し
てクロック制御部２５１３により１サイクル分のクロッ
クを動作させ実チップを新しい状態に更新する実チップ
ブロック評価処理、２４０６は出力測定部２５１４によ
り各実チップの出力ピンの状態を測定する実チップのブ
ロック出力値取得処理である。
【０３３１】２４０７から２４１１は回路の消費電力を
計算する処理であり、２４０７は実チップが実際に消費
した電力を基に部分回路の電力を測定する部分回路（第
１のグループの部分回路）の実チップに対して、電力測
定部２５１５より先ほど対応する実チップが１サイクル
分の動作を行なった時に測定した消費電力を取得する実
チップの電力値取得処理、２４０８はその消費電力の値
から補正処理を行ないシミュレーション回路中の対応す
る部分回路が消費する電力を計算する電力値補正処理、
２４０９は実チップで動作は求めるが、消費電力は電力
モードピン毎の消費電力情報から求める部分回路（第２
のグループの部分回路）に対して消費電力を求める消費
電力計算１処理、２４１０は実チップを備えていない部
分回路の消費電力を電力モードピン毎の消費電力情報か
ら求める消費電力計算２処理、２４１１は電力値補正処
理２４０８、消費電力計算１処理２４０９、及び消費電
力計算２処理２４１０で求めた電力を合計し回路全体の
消費電力を求める消費電力集計処理である。
【０３３２】２４１２及び２４１３は目的のシミュレー
ションの時刻までサイクルを進めながら２４０１から２
４１１の処理を繰り返すための処理であり、２４１２は
目的時刻までのシミュレーション処理が終了したかを判
定し、終了している場合にはシミュレーション実行を終
了し、終了していない場合には処理を継続するシミュレ
ーション終了判定処理、２４１３はシミュレーション時
刻を次のサイクルに進める時刻更新処理であり、時刻更
新処理２４１３の後は、ブロック入力値設定処理２４０
１からの処理が繰り返される。
【０３３３】図１４は、シミュレーション対象となる一
回路例である。同図の１４０１、１４０２、１４０３、
及び１４０４は、機能ブロックＢＬＫ１、ＢＬＫ２、Ｂ
ＬＫ３、及びＢＬＫ４であり、各々、ＡＬＵ（算術演算
ユニット）、ＡＤＤ／ＳＵＢ（加算／減算）、ＭＵＬ
（乗算）、及びＳＨＩＦＴ（ビットシフト）である。Ｂ
ＬＫ１のＡＬＵの演算内容は、その入力ピンＭの状態に
依存しており、１４３０に示す様に、入力ピンＭ［１：
０］が、０、１、２、及び３の場合、各々、加算、減
算、排他的論理和、及び論理積となる。また、ＢＬＫ２
の演算も、その入力ピンＭの状態に依存しており、０の
場合加算、１の場合減算となる。また、ＢＬＫ４の演算
は、シフト動作であり、入力Ｓ［４：０］で入力された
値分、ＬＳＢ方向へビットシフトされる。１４１０から
１４１７は回路に対する入力ピン、１４１８及び１４１
９は回路に対する出力ピンであり、同図に示す様に各機
能ブロックのピンに接続されている。これらの機能ブロ
ックＢＬＫ２、ＢＬＫ３、及びＢＬＫ４は２段パイプラ
インで実現されており、あるサイクルでの演算結果はそ
のサイクルの終りではなく、次のサイクルの終りに出力
される。また、１４２０及び１４２１は、各々内部信号
線Ｏ及びＰであり、Ｏは機能ブロックＢＬＫ１のＹ出
力、Ｐは機能ブロックＢＬＫ３のＹ出力に接続されてい
る。
【０３３４】本実施形態では、機能ブロックＢＬＫ１及
びＢＬＫ２は実チップを備えず計算機２５０３内のみで
動作を求める部分回路、機能ブロックＢＬＫ３は実チッ
プにより動作も消費電力も求める部分回路（第１のグル
ープの部分回路）、機能ブロック４は動作は実チップに
より求めるが消費電力は計算機２５０３内のみで電力モ
ードピン状態毎の消費電力情報により求める部分回路
（第２のグループの部分回路）とする。よって、実チッ
プエミュレータ２５０２には、機能ブロックＢＬＫ３及
びＢＬＫ４の動作を模擬するための、２５２０及び２５
２１に示す実チップ１及び実チップ２が装着されてお
り、さらに、実チップによる消費電力測定を行なう２５
２０の実チップ１には電力測定部２５１５に接続されて
おり、実チップによる消費電力測定を行なわない２５２
１の実チップ２は直接、電力供給部２５１１に接続され
ている。
【０３３５】図２６は、本実施形態における、図１４で
示した回路に対する電力モードピン状態毎の消費電力情
報及び実チップの消費電力からの補正計算式の一例を示
す図である。
【０３３６】２６０１、２６０２、及び２６０４は、機
能ブロックＢＬＫ１、ＢＬＫ２、及びＢＬＫ４の電力モ
ードピン状態毎の消費電力情報である。機能ブロックＢ
ＬＫ１では入力ピンＭ［１：０］を電力モードピンと
し、その値が０、１、２、及び３の状態での消費電力
が、各々、２０、２５、１５、及び１０μＷ／ＭＨｚと
求められている。機能ブロックＢＬＫ２では入力ピンＭ
を電力モードピンとし、さらにこの機能ブロックＢＬＫ
２は２段パイプライン構造を用いたものであり、ある時
刻の電力モードピンの状態だけでなく、一サイクル前の
電力モードピンの状態にも消費電力が依存する。よっ
て、各モードピンの状態毎に、パイプライン・ステージ
１とパイプライン・ステージ２との、各々の消費電力が
求められている。例えば、２６０２の表では、電力モー
ドピンＭが０の場合、パイプライン・ステージ１では３
５μＷ／ＭＨｚ、パイプライン・ステージ２、つまり次
のサイクルではそのサイクルでの電力モードピンの状態
にかかわらず、１５μＷ／ＭＨｚの電力を消費すること
を意味している。機能ブロックＢＬＫ４は、シフト量を
定義する入力Ｓ［４：０］を電力モードピンとし、シフ
ト量が１６（１６進数：１０）ビット未満の場合と、１
６ビット以上の場合で消費電力値が異なり、さらに、２
段パイプライン構造であり、Ｓ［４：０］が１６ビット
未満の場合、そのサイクルで５μＷ／ＭＨｚ、次のサイ
クルで１５μＷ／ＭＨｚ、Ｓ［４：０］が１６ビット以
上の場合、そのサイクルで２０μＷ／ＭＨｚ、次のサイ
クルで３０μＷ／ＭＨｚを消費すると定義されている。
これら電力モードピン状態毎の消費電力情報中の消費電
力は、予め、これら動作レベルでの機能ブロックを用い
たシミュレーション実行前に、各ブロックをゲートレベ
ルやトランジスタレベルで実現したデータを基に、ゲー
トレベルシミュレーションや回路シミュレーション等に
よりどのピンの状態が消費電力に大きな影響を与えるか
を評価し消費電力を求めておいたものである。
【０３３７】２６０３は、実チップの消費電力から対応
する部分回路の消費電力を求める機能ブロックＢＬＫ３
の補正計算式を示す表である。ここでは、 （式７０１） 部分回路の消費電力 ＝ （実チップの消費電力−２５
０）×０．５ と定義されている。実チップは、シミュレーション対象
の回路で仮定している半導体製造工程とは異なる半導体
製造工程を用いて実現されていたり、ＦＰＧＡ等の異な
るデバイスで実現されているので、この補正式は、使用
する実チップの入出力セルやパッド等の本来部分回路に
対応しないが実チップであるために存在する回路や、使
用する半導体製造工程やデバイス構造の違い等を考慮し
て、決定する。
【０３３８】図２４で示した処理の流れにより、図１４
で示した回路に対する動作のシミュレーションを行なっ
た結果の一例を図１５に、その時に図２６の電力モード
ピン毎の消費電力情報と実チップに対する消費電力補正
式を用いて消費電力のシミュレーションを行なった結果
を図２７に示す。図１５の波形中の数字は全て１６進数
表示である。この時の処理の流れを、図２４で示したフ
ローに従って説明する。
【０３３９】最初、シミュレーション時刻は、０ｎｓか
ら始まるが、回路の各入力ピンの状態は０であり、内部
信号線や出力ピンは不定値（以下Ｘ）になっている。ま
ず、ＣＬＫが時刻０ｎｓで立ち上がると、ブロック入力
値設定処理２４０１により、各ブロックの入力ピンの値
が準備される。時刻０ｎｓでは、全ての入力ピンは０、
内部信号線はＸであり、各ブロックの入力ピンの状態
は、以下の様に準備される。 （式７０２） ＢＬＫ１：Ａ＝０、Ｂ＝０、Ｍ＝０ ＢＬＫ２：Ａ＝Ｘ、Ｂ＝Ｘ、Ｍ＝０ 次に、ブロック評価処理２４０２で、（式７０２）の入
力ピンの状態に基づいて新しい状態が次の（式７０３）
の様に計算される。ここで、｛ ｝内はパイプラインの
１段目（ステージ１）が終了した計算途中の内部状態で
ある。 （式７０３） ＢＬＫ１：Ｙ＝０ ＢＬＫ２：｛Ａ＝Ｘ、Ｂ＝Ｘ、Ｍ＝０｝、Ｙ＝Ｘ 次に、ブロック出力値取得処理２４０３により各機能ブ
ロックの出力ピンの状態が更新される。ここで、遅延を
考慮したシミュレーションの場合には、各出力ピン又は
機能ブロックに定義された遅延時間に従って、出力ピン
の状態が更新される。
【０３４０】続いて、実チップを備えた機能ＢＬＫ３及
びＢＬＫ４の動作のシミュレーションが行なわれる。実
チップ入力値設定処理２４０４において入力生成部２５
１２により実チップの入力ピンが以下の様に設定され
る。機能ブロックＢＬＫ４のＡはシミュレーション中で
はまだ不定値Ｘであるが、実チップではＸは使用できな
いので０を与える。 （式７０４） ＢＬＫ３：Ａ＝０、Ｂ＝０ ＢＬＫ４：Ａ＝Ｘ（実際は０）、Ｓ＝０ 次に、実チップ評価処理２４０５においてクロック制御
部２５１３により実チップのクロックが１クロックだけ
動かされ実チップに演算を行なわせる。この時に２５２
０の実チップ１に対しては電力測定部２５１５がその消
費電力を測定している。続いて、実チップの出力値取得
処理２４０６において出力測定部２５１４により実チッ
プの出力が得られる。ただし、ここでは、シミュレーシ
ョン開始直後であり実チップの出力は正しい値ではない
ので、以下の様にＸに補正される。 （式７０５） ＢＬＫ３：Ｙ＝Ｘ ＢＬＫ４：Ｙ＝Ｘ 次に処理２４０７から処理２４１１により消費電力計算
が行なわれるが、シミュレーション開始直後のサイクル
では内部状態が安定していないので、ここでは計算を行
なっていない。続いて、シミュレーション終了判定処理
２４１２を経て、時刻更新処理２４１３で時刻を１００
ｎ、サイクル１に進め、サイクル１のシミュレーション
処理へ移る。
【０３４１】次に、サイクル１では、ブロック入力値設
定処理２４０１では以下の（式７０６）に示す様に入力
ピンの状態が準備される。 （式７０６） ＢＬＫ１：Ａ＝０Ｆ２３、Ｂ＝０５ＦＡ、Ｍ＝０ ＢＬＫ２：Ａ＝Ｘ、Ｂ＝０、Ｍ＝０ 次に、ブロック評価処理２４０２で、（式７０６）に基
づき、以下の様に各ブロックの状態が計算され、ブロッ
ク出力値取得処理２４０３で各出力ピンの状態が出力さ
れる。 （式７０７） ＢＬＫ１：Ｙ＝１５１Ｄ ＢＬＫ２：｛Ａ＝Ｘ、Ｂ＝０、Ｍ＝０｝、Ｙ＝Ｘ 次に、実チップ入力値設定処理２４０４で、以下の様に
実チップの対応する入力ピンが設定される。 （式７０８） ＢＬＫ３：Ａ＝３Ｂ５０、Ｂ＝２５９０ ＢＬＫ４：Ａ＝Ｘ（実際は０）、Ｓ＝０ 次に、実チップ評価処理２４０５で、実チップのクロッ
クが１クロック動作され、実チップの出力値取得処理２
４０６で各出力ピンの状態が得られる。ここでも、機能
ブロックＢＬＫ４は２段パイプラインで初期化が完了し
ていないので、Ｘへの補正が行なわれている。 （式７０９） ＢＬＫ３：｛Ａ＝３Ｂ５０、Ｂ＝２５９０｝、Ｙ＝０ ＢＬＫ４：｛Ａ＝Ｘ、Ｓ＝０｝、Ｙ＝Ｘ 次に、実チップ消費電力取得処理２４０７により、実チ
ップにより消費電力を測定する実チップの消費電力が取
得される。ここでは、機能ＢＬＫ３の実チップ１に対し
て３００μＷの実測結果が得られたとする。そして、電
力値補正処理２４０８により、図２６の表２６０３の補
正式に従って、以下の様に機能ＢＬＫ３の消費出力値が
求められる。 （式７１０） ＢＬＫ３：部分回路の消費電力 ＝ （３００−２５０）
×０．５ ＝ ２５ 次に、消費電力計算１処理２４０９により、実チップは
備えているが、消費電力は計算機上で求める機能ブロッ
クＢＬＫ４に対して、電力モードピンの状態、 （式７１１） ＢＬＫ４：Ｓ＝０（ステージ１）、Ｓ＝０（ステージ
２） に基づき、図２６で示した電力モードピン毎の消費電力
情報２６０４より該当する消費電力が以下の様に得られ
る。 （式７１２） ＢＬＫ４：５（ステージ１）、１５（ステージ２）、２
０（小計） 次に、ブロック消費電力計算２処理２４１０により、残
りの機能ブロックＢＬＫ１及びＢＬＫ２に対して、電力
モードピンの状態、 （式７１３） ＢＬＫ１：Ｍ＝０ ＢＬＫ２：Ｍ＝０（ステージ１）、Ｍ＝０（ステージ
２） に基づき、図２６で示した電力モードピン毎の消費電力
情報２６０１及び２６０２より該当する消費電力が以下
の様に得られる。 （式７１４） ＢＬＫ１：２０ ＢＬＫ２：３５（ステージ１）、１５（ステージ２）、
５０（小計） そして、これらが、（式７１０）、（式７１２）、及び
（式７１４）の各機能ブロックの消費電力が消費電力集
計処理２４１１で合計され、１１５μＷ／ＭＨｚの消費
電力が得られる。ここでは、１００ｎｓ周期、つまり、
１０ＭＨｚで動作しているので、周期（Ｔ）あたりの消
費電力は、１１５０μＷ／ＭＨｚとなる。これらの一連
の消費電力の計算結果をまとめると、図２７のサイクル
１の欄の様になる。
【０３４２】これらの処理をサイクルを１ずつ進めなが
ら繰り返し、目的のシミュレーション時刻までの、動作
及び消費電力のシミュレーションが実行される。ここで
は、全てのサイクルの説明は省略するが、例えば、サイ
クル５では、ブロック入力値設定処理２４０１及び実チ
ップ入力値設定処理２４０４は、 （式７１５） ＢＬＫ１：Ａ＝０１５３、Ｂ＝７５ＡＣ、Ｍ＝２ ＢＬＫ２：Ａ＝００１０Ａ４６０、Ｂ＝Ｅ７８０、Ｍ＝
１ ＢＬＫ３：Ａ＝３Ｂ５０、Ｂ＝２５９０ ＢＬＫ４：Ａ＝００１０Ａ４６０、Ｓ＝１８ であり、ブロック評価処理２４０２及び実チップ評価処
理２４０５では、 （式７１６） ＢＬＫ１：Ｙ＝７４ＦＦ ＢＬＫ２：｛Ａ＝００１０Ａ４６０、Ｂ＝Ｅ７８０、Ｍ
＝１｝、 Ｙ＝ＢＦ９ＤＤ２５５ ＢＬＫ３：Ｙ＝１２Ｆ３５ＡＥ９ ＢＬＫ４：Ｙ＝ＢＦ９Ｃ０４９６ と計算され、実チップ消費電力取得処理２４０７及び電
力値補正処理２４０８では、 （式７１７） ＢＬＫ３：部分回路の消費電力 ＝ （３２８−２５０）
×０．５ ＝ ３９ と機能ブロックＢＬＫ３の消費電力が得られ、消費電力
計算１処理２４０９及び消費電力計算２処理２４１０
で、各電力モードピンの状態は、 （式７１８） ＢＬＫ１：Ｍ＝２ ＢＬＫ２：Ｍ＝１（ステージ１）、Ｍ＝０（ステージ
２） ＢＬＫ４：Ｓ＝１８（ステージ１）、Ｓ＝０（ステージ
２） であり、この電力モードピンの状態に基づき、 （式７１９） ＢＬＫ１：１５ ＢＬＫ２：４０（ステージ１）、１５（ステージ２）、
５５（小計） ＢＬＫ４：２０（ステージ１）、１５（ステージ２）、
３５（小計） と消費電力が計算され、合計値は、１４４μＷ／ＭＨ
ｚ、１４４０μＷ／Ｔとなる。これらの処理が、７サイ
クルまで行なわれた結果は、図１５及び図２７に示した
ものとなる。
【０３４３】ここで、実チップにより回路動作を得てい
る部分回路に対して、回路動作を得ると同時に消費電力
を測定し、計算機により補正処理を行なうことにより、
目的のシミュレーション環境における消費電力を求める
ことができる。この場合、実チップの消費電力は回路動
作を求めると同時にその消費電力を測定しているので、
動作の模擬と同様に大規模な機能ブロックに対しても高
速に消費電力を求めることが可能である。また、実チッ
プによる回路動作を得る機能ブロックで、実チップの電
力値を補正するのが困難な機能ブロックに関しては、電
力モードピンの状態毎の消費電力情報に基づく消費電力
計算により高速に消費電力のシミュレーションを行なう
ことができる。
【０３４４】なお、本実施形態では、毎クロックサイク
ル毎に実チップの消費電力取得処理２４０７及び電力値
補正処理２４０８により消費電力を求めているが、実チ
ップの電源ピンのパッドや電源配線の容量による蓄積電
荷により、ある時間間隔以下では電力測定部２５１５に
より正しく実チップの電力が測定できない場合等には、
複数のクロック分を電力測定部２５１５によりまとめて
測定することにより対応できるのは言うまでもない。
【０３４５】また、本実施形態では、各機能ブロックの
消費電力の計算とそれらの集計を行ない回路全体の消費
電力計算をシミュレーション実行中に行なっているが、
各シミュレーション時刻毎の電力モードピンの状態をフ
ァイル等の記憶手段に保存しておき、シミュレーション
実行後にそれらの情報を基に各機能ブロックの消費電力
の計算とそれらの集計を行ない回路全体の消費電力計算
を行なっても同様の結果が得られることは言うまでもな
い。
【０３４６】
【発明の効果】以上説明した様に、請求項１、請求項
２、請求項３、請求項４、及び請求項５記載の発明によ
れば、シミュレーション実行前に、プロセッサの命令セ
ットの個々の命令に対して、回路レベル又はゲートレベ
ルのシミュレーション、又は実際に試作した実チップの
評価結果より各命令が実行される時に消費される電力を
求め命令毎の消費電力情報に格納しておき、シミュレー
ション実行中に与えられたプログラムコードに対する命
令動作をシミュレートすると共に、実行された命令に対
応する消費電力の値を消費電力情報から検索し、一定時
間毎に集計していくことにより、与えられたプログラム
コードで動作する時にプロセッサ部が消費する電力の時
間遷移を求める。ここで、プログラムコードに従って実
行されるサイクル数は通常数千、数百万サイクル以上の
膨大なサイクル数になるが、命令毎の消費電力情報は計
算機中では表形式等で保持することにより簡単に検索す
ることが可能であり、また一定時間毎の消費電力を計算
する場合も簡単な積算及び平均計算等により、高速に行
なうことが可能である。
【０３４７】特に、請求項２記載の発明では、各命令に
対して、各パイプライン・ステージ別に消費される電力
を用い、一サイクルで同時に実行されている複数命令の
各パイプライン・ステージで消費される電力を合算して
消費電力を算出するため、パイプライン処理構造を備え
たプロセッサに対しても正確に消費電力をシミュレート
することができる。
【０３４８】また、請求項３記載の発明では、スーパー
スケーラ処理構造を考慮し、一サイクルに同時に実行さ
れる命令を考慮して、消費電力を算出するために、スー
パースケーラ構造を備えたプロセッサに対しても正確に
消費電力をシミュレートすることができる。
【０３４９】また、請求項４記載の発明では、一部の命
令に対しては、オペランドを引数に含む関数により消費
電力を計算するため、同じ命令でもオペランドにより消
費される電力が異なる場合でも、オペランドに依存した
正確な消費電力を求めることができる。
【０３５０】また、請求項５記載の発明では、プロセッ
サ部に加え、論理回路部も考慮し、論理回路部に対して
は、内部のノードの信号変化を元に消費電力を算出し、
プロセッサ部で消費される電力と合算して、回路全体の
消費電力を求めることができる。
【０３５１】請求項６、請求項７、及び請求項８記載の
発明によれば、動作レベルの機能ブロックが含まれてい
ても、各機能ブロックが動作する時に消費される電力の
違いを識別できる１個以上の入力ピン又は出力ピンを電
力モードピンとし、シミュレーション実行前に、動作レ
ベルの各機能ブロックに対して、回路レベル又はゲート
レベルのシミュレーション等により電力モードピンの取
り得る状態全ての場合について、消費される電力を求め
電力モードピン毎の消費電力情報に格納しておき、シミ
ュレーション実行中には、各サイクル毎に、動作レベル
の各機能ブロック毎の電力モードピンの状態より、表形
式等簡単に検索できる電力モードピン毎の消費電力情報
から電力を検索し、一定時間毎に集計していくことによ
り、動作レベルの機能ブロックが、与えられたテストベ
クターで動作する時に消費する電力の時間遷移を高速に
求めることができる。
【０３５２】特に、請求項７記載の発明では、一部の動
作レベルの機能ブロックに対しては、ある状態から複数
サイクル間に消費される電力を保持できるものであるた
め、機能ブロックがパイプライン処理構造等を備え、そ
のサイクルの電力モードピンの状態だけでは正しく消費
電力を見積もれない場合でも、複数サイクルにわたって
消費される電力を計算することが可能であり、正確な消
費電力を求めることができる。
【０３５３】また、請求項８記載の発明では、プロセッ
サ部、動作レベルの機能ブロック、及びゲートレベル等
の論理回路部とが混在する回路でも、プロセッサ部に対
しては命令レベルでの消費電力計算、動作レベルの機能
ブロックに対しては電力モードピンによる消費電力計
算、その他の論理回路部に対しては内部のノードの状態
変化に基づく消費電力計算を行なうため、プロセッサコ
ア、メガセルコア、及び通常の論理回路が混在する回路
に対しても、高速かつ正確に消費電力を求めることがで
きる。
【０３５４】請求項９記載の発明では、実チップを利用
したシミュレーションにおいて、実チップを用いる部分
回路に対しては動作を実チップで求める時に、一部の部
分回路に対してはその実チップで消費される電力も測定
し、測定した電力を実チップとシミュレーション対象の
回路の条件とから補正処理を行ない、シミュレーション
実行中に実チップで電力を測定するのが困難であった
り、実チップからのシミュレーション条件に対する補正
処理が困難な実チップを用いる部分回路に対してはシミ
ュレーション実行前に、予め定めた電力モードピンの状
態毎に消費される電力を求め、消費電力情報中に格納し
ておき、シミュレーション実行中は、部分回路の動作は
実チップで求め、消費電力は電力モードピンの状態に基
づき、消費電力情報から求め、さらに、実チップ部以外
の部分は計算上のシミュレーションにより電力を求め、
こられの電力を合算することにより回路全体の消費電力
を高速に求めることができる。
【０３５５】請求項１０記載の発明では、請求項１、請
求項２、請求項３、請求項４、請求項５、請求項６、請
求項７、請求項８、又は請求項９記載の発明において、
シミュレーション実行中に消費電力計算を行なわずに、
ファイル等の記憶手段に消費電力計算に必要な情報を保
持しておき、シミュレーション実行後に、ファイル等の
記憶手段に保持されている情報から消費電力を計算する
ので、既存のシミュレータを利用しシミュレーション実
行中への消費電力計算処理を組み込みにくい場合でも、
消費電力計算のシミュレーションを実現することができ
る。
【図面の簡単な説明】
【図１】本発明の第１及び第２及び第３の実施の形態に
おけるシミュレーション実行時の処理の流れを示すフロ
ーチャート
【図２】本発明の第１及び第２及び第３及び第４及び第
６の実施の形態におけるプロセッサの命令セットの一例
を示す図
【図３】本発明の第１及び第２の実施の形態におけるプ
ロセッサの命令毎の消費電力情報の一例を示す図
【図４】本発明の第１及び第２及び第３及び第４の実施
の形態におけるプロセッサに与えるプログラムの一例を
示す図
【図５】本発明の第１の実施の形態における消費電力の
シミュレーション結果の一例を示す図
【図６】本発明の第３の実施の形態におけるシミュレー
ション実行時の処理の流れを示す一部のフローチャート
【図７】本発明の第３の実施の形態におけるプロセッサ
の命令毎の消費電力情報の一例を示す図
【図８】本発明の第３の実施の形態におけるシミュレー
ション実行時のプロセッサの状態を示す図
【図９】本発明の第３の実施の形態における消費電力の
シミュレーション結果の一例を示す図
【図１０】本発明の第４の実施の形態におけるシミュレ
ーション実行時の処理の流れを示すフローチャート
【図１１】本発明の第４の実施の形態におけるプロセッ
サの命令毎の消費電力情報の一例を示す図
【図１２】本発明の第４の実施の形態における消費電力
のシミュレーション結果の一例を示す図
【図１３】本発明の第５の実施の形態におけるシミュレ
ーション実行時の処理の流れを示すフローチャート
【図１４】本発明の第５及び第７の実施の形態における
動作レベルの回路の一例を示す図
【図１５】本発明の第５及び第７の実施の形態における
動作のシミュレーション結果の一例を示す図
【図１６】本発明の第５の実施の形態における電力モー
ドピン状態毎の電力情報の一例を示す図
【図１７】本発明の第５の実施の形態における消費電力
のシミュレーション結果の一例を示す図
【図１８】本発明の第６の実施の形態におけるシミュレ
ーション実行時の処理の流れを示すフローチャート
【図１９】本発明の第６の実施の形態におけるシミュレ
ーション実行時のプロセッサ部に対する処理の流れを示
すフローチャート
【図２０】本発明の第６の実施の形態におけるシミュレ
ーションの対象となる回路の一例を示す図
【図２１】本発明の第６の実施の形態における各ブロッ
クの消費電力情報の一例を示す図
【図２２】本発明の第６の実施の形態におけるプロセッ
サ部に与えるプログラムの一例を示す図
【図２３】本発明の第６の実施の形態における消費電力
のシミュレーション結果の一例を示す図
【図２４】本発明の第７の実施の形態におけるシミュレ
ーション実行時の処理の流れを示すフローチャート
【図２５】本発明の第７の実施の形態における消費電力
のシミュレーション方法を実現するためのハードウエア
構成の一例を示す図
【図２６】本発明の第７の実施の形態における電力モー
ドピン状態毎の電力情報及び実チップの消費電力からの
補正計算式の一例を示す図
【図２７】本発明の第７の実施の形態における消費電力
のシミュレーション結果の一例を示す図
【図２８】消費電力のシミュレーション方法を詳細に示
すフローチャート
【図２９】実行サイクルと実行命令の履歴を示す図
【図３０】各サイクルでの消費電力値を示す図
【図３１】本発明の第１〜第３及び第５及び第６の実施
の形態における消費電力のシミュレーション方法を実現
するためのハードウエア構成の一例を示す図
【図３２】本発明の第６の実施の形態におけるシミュレ
ーション実行時の各ピンの値と実行命令の一例を示す図
【図３３】本発明の第６の実施の形態におけるシミュレ
ーション実行時の各ピンの値と実行命令の一例を示す図
【図３４】本発明の第６の実施の形態におけるシミュレ
ーション実行時の消費電力の計算過程の一例を示す図
【図３５】本発明の第６の実施の形態におけるシミュレ
ーション実行時の消費電力の計算過程の一例を示す図
【符号の説明】
１０１、１００１ 初期化処理 １０２ プログラム読み込み処理 １０３、１００２ 命令読み込み処理 １０４、１００４ 命令実行処理 １０５、１００５、１９０７ 命令毎の消費電力情報に
よる消費電力値計算処理 １１０ プロセッサで実行される１サイクルの処理 ５０３ 各サイクルでの実行命令 ５０４ 各サイクルでの消費電力計算結果 ６０１ フェッチおよびデコードステージの命令の処理 ６０２ 命令毎の消費電力情報によるフェッチおよびデ
コードステージの命令の消費電力計算処理 ６０４ 実行ステージの命令の処理 ６０５ 命令毎の消費電力情報による実行ステージの命
令の消費電力計算処理 ６０６ ライトバックステージの命令の処理 ６０７ 命令毎の消費電力情報によるライトバックステ
ージの命令の消費電力計算処理 ６０８ ストール処理 ６１０ ストール処理の消費電力計算処理 ７１１ 命令毎の各処理ステージでの消費電力情報 ７１２ 命令オペランドに依存する消費電力情報の計算
式 ７１３ 特殊処理に対する消費電力情報 １００３ スーパースケーラ処理構造により同時に実行
する命令の選択処理 １００７ 消費電力の集計及び出力処理 １１０１ 命令毎の消費電力情報 １１０２ 割り込み処理の消費電力情報 １３０１、２４０１ ブロック入力値設定処理 １３０２、２４０２ ブロック評価処理 １３０３、２４０３ ブロック出力値取得処理 １３０４、２４１０ 電力モードピン状態毎の消費電力
情報による消費電力計算処理 １３０５、２４１１ 消費電力集計処理 １６０１、１６０２、１６０４、２６０１、２６０２、
２６０４ 電力モードピン状態毎の消費電力情報 １９０１ プロセッサ部の入力値取得処理 １９０５ ライトバックステージの命令の処理 １９０８ プロセッサの出力値設定処理 １９０９ フェッチ／デコードステージの命令の処理 １９１０ 第１実行ステージの命令の処理 １９１１ 第２実行ステージの命令の処理 １９１２ 割り込み処理 ２１０１ プロセッサの命令毎の消費電力情報 ２１０２ 電力モードピン状態毎の消費電力情報 ２１０４、２１０６ 出力値のトグル毎の消費電力情報 ２４０４ 実チップ入力値設定処理 ２４０５ 実チップ評価処理 ２４０６ 実チップの出力値取得処理 ２４０７ 実チップ消費電力取得処理 ２４０８ 実チップの消費電力値からの電力値補正処理
（第１のグループの部分回路の消費電力計算処理） ２４０９ 電力モードピン状態毎の消費電力情報による
消費電力計算処理（第２のグループの部分回路の消費電
力計算処理） ２５２０、２５２１ 実チップ ２５１５ 電力測定部

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 プロセッサの命令動作を計算機中でシミ
    ュレートする方法において、 シミュレーション実行前に、予め前記のプロセッサの命
    令セットに対して、各々の命令が実行される時に消費さ
    れる電力を求め、命令毎の消費電力情報として記憶して
    おき、 シミュレーション実行時に、与えられたプログラムコー
    ドに対する命令動作をシミュレートすると同時に、前記
    の命令毎の消費電力情報より実行中の個々の命令に対応
    する消費電力を求め、前記のプログラムコードに対する
    命令の実行履歴の消費電力を求めることを特徴とするシ
    ミュレーション方法。
  2. 【請求項２】 前記のプロセッサがパイプライン処理構
    造を備えたものであり、 前記の命令毎の消費電力情報は、各々の命令に対して、
    各パイプライン・ステージ別に消費される電力を記憶し
    たものであり、 シミュレーション実行時に、一サイクルで消費される電
    力を求める時に、 当該一サイクルにシミュレートしている命令と、パイプ
    ライン処理構造上実際のハードウエア上では同時に実行
    される当該一サイクルの直前の複数サイクルにシミュレ
    ートされた複数の命令との各命令に対して、 前記の命令毎の消費電力情報より、対応するパイプライ
    ン・ステージの消費電力を求め合計することにより、一
    サイクルで消費される電力を求め、 前記の一サイクルで消費される電力の計算を、前記のプ
    ログラムコードの命令の実行履歴に対して連続に行なう
    ことを特徴とする請求項１に記載のシミュレーション方
    法。
  3. 【請求項３】 前記のプロセッサがスーパースケーラ処
    理構造を備えたものであり、 シミュレーション実行時に、一サイクルで消費される電
    力を求める時に、 前記のプロセッサに備えられたスーパースケーラ処理構
    造を考慮し、当該一サイクルで同時に実行されると予測
    される複数の命令を前記のプログラムコードから求め、 前記の当該一サイクルで同時に実行される複数の命令の
    各命令に対して、前記の命令毎の消費電力情報より消費
    電力を求め合計することにより、一サイクルで消費され
    る電力を求め、 前記の一サイクルで消費される電力の計算を、前記のプ
    ログラムコードに対して連続に行なうことを特徴とする
    請求項１に記載のシミュレーション方法。
  4. 【請求項４】 前記の命令毎の消費電力情報が、一部の
    命令に対しては、当該命令のオペランドを引数に含む関
    数により表現されており、 シミュレーション実行時に、前記の一部の命令の消費電
    力を求める場合には、当該命令の前記の関数に当該命令
    のオペランドを与えて消費電力を求めることを特徴とす
    る請求項１に記載のシミュレーション方法。
  5. 【請求項５】 プロセッサ部と、論理回路部とから成る
    回路の動作をシミュレートする協調シミュレーションに
    おいて、 プロセッサ部に対しては、請求項１、請求項２、請求項
    ３、又は請求項４に記載のシミュレーション方法によ
    り、プロセッサ部の消費電力を計算し、 論理回路部に対しては、回路内部の動作をシミュレート
    すると同時に、回路内部のノードの信号変化を元に、論
    理回路部の消費電力を計算し、 前記のプロセッサ部の消費電力と、前記の論理回路部の
    消費電力とから、全体の回路の消費電力を求めることを
    特徴とする協調シミュレーション方法。
  6. 【請求項６】 １個以上の動作レベルの機能ブロックを
    含む回路の動作を計算機中でシミュレートする方法にお
    いて、 シミュレーション実行前に、前記の動作レベルの機能ブ
    ロックの各々について、当該機能ブロックの特定の１個
    以上の入力ピン又は出力ピンを電力モードピンとし、電
    力モードピンの取り得る状態毎に、当該機能ブロックが
    一サイクルに消費する電力を求め、電力モードピン状態
    毎の消費電力情報として記憶しておき、 シミュレーション実行時に、前記の回路の動作をシミュ
    レートすると同時に、一サイクル毎に、前記の動作レベ
    ルの機能ブロックの各々に対して、当該機能ブロックの
    当該サイクルでの電力モードピンの状態より、前記の電
    力モードピン状態毎の消費電力情報より当該機能ブロッ
    クの消費する電力を求め合計することにより、前記の回
    路で消費される電力を求めることを特徴とするシミュレ
    ーション方法。
  7. 【請求項７】 前記の電力モードピン状態毎の消費電力
    情報が、一部又は全部の動作レベルの機能ブロックに対
    しては、前記の電力モードピンの取り得る状態毎に、当
    該状態となった一サイクル直後の複数サイクル分の各サ
    イクル毎の消費電力の情報を持つものであり、 シミュレーション実行時に、前記の複数サイクル分の各
    サイクル毎の消費電力を持つ機能ブロックに関して、一
    サイクルにおける消費電力の計算を行なう場合に、当該
    サイクルの電力モードピンの状態に加え、過去の複数サ
    イクルの電力モードピンの状態を元に、前記の電力モー
    ドピン状態毎の消費電力情報から当該機能ブロックが消
    費する電力を求めることを特徴とする請求項６に記載の
    シミュレーション方法。
  8. 【請求項８】 プロセッサ部と、動作レベルの機能ブロ
    ックから成る動作レベル回路部と、論理回路部とから成
    る回路の動作をシミュレートする協調シミュレーション
    において、 プロセッサ部に対しては、請求項１、請求項２、請求項
    ３、又は請求項４に記載のシミュレーション方法によ
    り、プロセッサ部の消費電力を計算し、 動作レベル回路部に対しては、請求項６又は請求項７記
    載のシミュレーション方法により、動作レベル回路部の
    消費電力を計算し、 論理回路部に対しては、回路内部の動作をシミュレート
    すると同時に、回路内部のノードの信号変化を元に、論
    理回路部の消費電力を計算し、 前記のプロセッサ部の消費電力と、前記の動作レベル回
    路部の消費電力と、前記の論理回路部の消費電力とか
    ら、全体の回路の消費電力を求めることを特徴とするシ
    ミュレーション方法。
  9. 【請求項９】 回路中の１個以上の部分回路に対して、
    個々の部分回路を実現した実チップを備え、 前記の回路の回路動作のシミュレーションを行なう時
    に、前記の実チップを備えた部分回路の動作に関して
    は、前記の実チップの入力ピンに入力値を与え、その出
    力ピンの出力値を用いるシミュレーション方法におい
    て、 前記の実チップを備えた部分回路の０個以上の第１のグ
    ループの部分回路に対しては、シミュレーション実行時
    に、当該実チップで消費される電力を測定し、シミュレ
    ーション対象の回路全体の条件を考慮した補正処理を行
    ない当該部分ブロックの消費電力を求め、 前記の実チップを備えた部分回路で前記の第１のグルー
    プ以外の第２のグループの部分回路に対しては、請求項
    ６又は請求項７に記載の方法により消費電力を求め、 実チップを備えていない回路部分に対しては、回路内部
    の動作をシミュレートすると同時に、回路内部のノード
    の信号変化を元に、論理回路部の消費電力を計算する方
    法か、請求項１、請求項２、請求項３、請求項４、請求
    項５、請求項６、請求項７、又は請求項８に記載のシミ
    ュレーション方法により消費電力を求め、 前記の実チップ部を備えた回路に対して求めた消費電力
    と、実チップを備えていない回路部分に対して求めた消
    費電力とから、全体の回路の消費電力を求めることを特
    徴とするシミュレーション方法。
  10. 【請求項１０】 請求項１、請求項２、請求項３、請求
    項４、請求項５、請求項６、請求項７、請求項８、又は
    請求項９に記載のシミュレーション方法において、 シミュレーション実行中には、消費電力計算に必要な情
    報を記憶装置に保存しておき、 シミュレーション実行後に、前記の記憶装置に保存して
    おいた消費電力計算に必要な情報を元に、当該シミュレ
    ーションで求めた回路動作時の回路の消費電力を求める
    ことを特徴とするシミュレーション方法。
JP32773997A 1997-11-28 1997-11-28 消費電力のシミュレーション方法 Pending JPH11161692A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32773997A JPH11161692A (ja) 1997-11-28 1997-11-28 消費電力のシミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32773997A JPH11161692A (ja) 1997-11-28 1997-11-28 消費電力のシミュレーション方法

Publications (1)

Publication Number Publication Date
JPH11161692A true JPH11161692A (ja) 1999-06-18

Family

ID=18202447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32773997A Pending JPH11161692A (ja) 1997-11-28 1997-11-28 消費電力のシミュレーション方法

Country Status (1)

Country Link
JP (1) JPH11161692A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007213556A (ja) * 2006-01-11 2007-08-23 Matsushita Electric Ind Co Ltd 回路解析装置
JP2008102927A (ja) * 2006-10-19 2008-05-01 Internatl Business Mach Corp <Ibm> コンピュータ・プロセッサ・システムのための消費電力管理方法及びシステム
JP2008299464A (ja) * 2007-05-30 2008-12-11 Nec Electronics Corp 消費電力計算方法、消費電力計算プログラムおよび消費電力計算装置
JP2009157909A (ja) * 2007-12-05 2009-07-16 Fujitsu Ltd 消費電力見積プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、消費電力見積装置、および消費電力見積方法
US7836326B2 (en) 2006-07-25 2010-11-16 National University Corporation Nagoya University Apparatus with variable pipeline stages via unification processing and cancellation
WO2012001779A1 (ja) * 2010-06-30 2012-01-05 富士通株式会社 情報処理装置の使用量解析方法、情報処理システム及びそのプログラム
JP2013084178A (ja) * 2011-10-12 2013-05-09 Fujitsu Ltd シミュレーション装置，方法，およびプログラム
WO2013114745A1 (ja) 2012-01-31 2013-08-08 日本電気株式会社 情報処理装置、及び情報処理装置の使用電力算出方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007213556A (ja) * 2006-01-11 2007-08-23 Matsushita Electric Ind Co Ltd 回路解析装置
US7836326B2 (en) 2006-07-25 2010-11-16 National University Corporation Nagoya University Apparatus with variable pipeline stages via unification processing and cancellation
JP2008102927A (ja) * 2006-10-19 2008-05-01 Internatl Business Mach Corp <Ibm> コンピュータ・プロセッサ・システムのための消費電力管理方法及びシステム
JP2008299464A (ja) * 2007-05-30 2008-12-11 Nec Electronics Corp 消費電力計算方法、消費電力計算プログラムおよび消費電力計算装置
JP2009157909A (ja) * 2007-12-05 2009-07-16 Fujitsu Ltd 消費電力見積プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、消費電力見積装置、および消費電力見積方法
WO2012001779A1 (ja) * 2010-06-30 2012-01-05 富士通株式会社 情報処理装置の使用量解析方法、情報処理システム及びそのプログラム
US9372523B2 (en) 2010-06-30 2016-06-21 Fujitsu Limited Calculating amount of power consumed by a user's application in multi-user computing environment basing upon counters information
JP2013084178A (ja) * 2011-10-12 2013-05-09 Fujitsu Ltd シミュレーション装置，方法，およびプログラム
US9372703B2 (en) 2011-10-12 2016-06-21 Fujitsu Limited Simulation apparatus and simulation method
WO2013114745A1 (ja) 2012-01-31 2013-08-08 日本電気株式会社 情報処理装置、及び情報処理装置の使用電力算出方法
US9600388B2 (en) 2012-01-31 2017-03-21 Nec Corporation Information processing apparatus that computes power consumption for CPU command

Similar Documents

Publication Publication Date Title
US6125334A (en) Module-configurable full-chip power profiler
US6477697B1 (en) Adding complex instruction extensions defined in a standardized language to a microprocessor design to produce a configurable definition of a target instruction set, and hdl description of circuitry necessary to implement the instruction set, and development and verification tools for the instruction set
US7770140B2 (en) Method and apparatus for evaluating integrated circuit design model performance using basic block vectors and fly-by vectors including microarchitecture dependent information
US8010334B2 (en) Method and apparatus for evaluating integrated circuit design performance using basic block vectors, cycles per instruction (CPI) information and microarchitecture dependent information
US20030212963A1 (en) Method and apparatus for jump control in a pipelined processor
US11734480B2 (en) Performance modeling and analysis of microprocessors using dependency graphs
US20200073662A1 (en) Padded vectorization with compile time known masks
Wan et al. An energy conscious methodology for early design exploration of heterogeneous DSPs
JPH04233040A (ja) コンピュータプログラム実行シミュレーションシステム
JPH11161692A (ja) 消費電力のシミュレーション方法
US20030154469A1 (en) Apparatus and method for improved execution of a software pipeline loop procedure in a digital signal processor
WO2000070483A2 (en) Method and apparatus for processor pipeline segmentation and re-assembly
EP1190305B1 (en) Method and apparatus for jump delay slot control in a pipelined processor
US20110218791A1 (en) System for Simulating Processor Power Consumption and Method of the Same
JP2000293557A (ja) 消費電力のシミュレーション方法
US7308548B2 (en) Processor organizing apparatus and method for organize a pipeline processor
Hsieh et al. Microprocessor power analysis by labeled simulation
Wilhelm Efficient analysis of pipeline models for WCET computation
US20060168431A1 (en) Method and apparatus for jump delay slot control in a pipelined processor
WO2000070444A2 (en) Method and apparatus for jump control in a pipelined processor
Kim et al. Performance simulation modeling for fast evaluation of pipelined scalar processor by evaluation reuse
US20240192958A1 (en) Branch target buffer operation with auxiliary indirect cache
Carmona et al. Implementation of a fully pipelined ARM compatible microprocessor core
Kumar et al. Learning-based architecture-level power modeling of CPUs
Rykunov et al. Automated generation of processor architectures in embedded systems design

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427