JPH11158621A - Production of semiconductor device and producing device - Google Patents

Production of semiconductor device and producing device

Info

Publication number
JPH11158621A
JPH11158621A JP32854797A JP32854797A JPH11158621A JP H11158621 A JPH11158621 A JP H11158621A JP 32854797 A JP32854797 A JP 32854797A JP 32854797 A JP32854797 A JP 32854797A JP H11158621 A JPH11158621 A JP H11158621A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
bias
bias electrode
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32854797A
Other languages
Japanese (ja)
Inventor
Etsuko Watanabe
悦子 渡▲辺▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32854797A priority Critical patent/JPH11158621A/en
Publication of JPH11158621A publication Critical patent/JPH11158621A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the thinning of coating thickness on the outer circumferential part of a substrate at the time of producing a semiconductor device by an ionization sputtering method. SOLUTION: The space between a target 10 and a substrate 20 is provided with an induction coil 5, plasma is generated, and sputtering particles (+) released from the target are ionized. A bias electrode 7 surrounding the circumference on the outside of the substrate is provided, and a negative bias is applied by a high frequency power source. By staggering the timing of the bias to be applied to the bias electrode 7 and a stage part 3, the uniformization of the thickness of the coating to be deposited on the substrate is attained. The bias electrode 7 is made movable up and down.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法及び製造装置に関し、特にイオン化スパッタ装置に
よる薄膜形成方法及びその製造装置に関する。
The present invention relates to a method and an apparatus for manufacturing a semiconductor device, and more particularly to a method for forming a thin film using an ionization sputtering apparatus and an apparatus for manufacturing the same.

【0002】[0002]

【従来の技術】従来この種の半導体装置製造装置では、
真空内でAr+ などのイオンを加速して、負電位を保っ
た電極(ターゲット)に衝突させるスパッタ法が主とし
て用いられる。これらの電極物質はAr+ のエネルギー
をもらって電極表面から離脱し(スパッタ現象)、その
飛び出した物質(スパッタ粒子)が基板上に堆積して薄
膜を形成するようになっている。
2. Description of the Related Art Conventionally, in this type of semiconductor device manufacturing apparatus,
A sputtering method is mainly used in which ions such as Ar + are accelerated in a vacuum and collided with an electrode (target) maintaining a negative potential. These electrode substances are separated from the electrode surface by the energy of Ar + (sputtering phenomenon), and the protruding substances (sputter particles) are deposited on the substrate to form a thin film.

【0003】この際、図4に示すように、ターゲット1
0と基板20との間の空間に誘導コイル5を設けて高周
波(RF)電源6と接続し、誘導コイル5に高周波を印
加することにより形成されるプラズマによってスパッタ
粒子を正イオン化させる。
At this time, as shown in FIG.
An induction coil 5 is provided in a space between the zero and the substrate 20 and connected to a high frequency (RF) power supply 6 to apply a high frequency to the induction coil 5 to positively ionize sputtered particles by plasma formed.

【0004】さらに、基板20にも高周波電源4によっ
て負バイアスを印加して、正イオン化されたスパッタ粒
子を基板20の側に向かってより垂直に近い成分として
引き寄せて、基板に薄膜を形成する方法がある(イオン
化スパッタ法)。このような方法によれば、基板上へほ
ぼ垂直にスパッタ粒子を引き寄せることができるため、
高アスペクト比のホール内への薄膜の形成が可能とな
り、ホール内の高カバレージが期待できる。
Further, a negative bias is also applied to the substrate 20 by the high-frequency power supply 4 to attract the positively ionized sputtered particles as a component closer to the vertical toward the substrate 20 side, thereby forming a thin film on the substrate. (Ionization sputtering). According to such a method, the sputtered particles can be attracted almost vertically onto the substrate,
A thin film can be formed in a hole having a high aspect ratio, and high coverage in the hole can be expected.

【0005】[0005]

【発明が解決しようとする課題】上述した従来の半導体
装置製造装置においては、ターゲットから放出されるス
パッタ粒子が全てターゲットに対して垂直に放出される
わけではないため、多方向からのスパッタ粒子が基板中
央部に引き寄せられるのに比べ、基板外周部には引き寄
せられるスパッタ粒子の数が限られる。したがって基板
中央部に比べ基板外周部における膜厚は薄くなるという
欠点がある。
In the above-described conventional semiconductor device manufacturing apparatus, not all of the sputtered particles emitted from the target are emitted perpendicularly to the target. The number of sputter particles attracted toward the outer peripheral portion of the substrate is limited as compared with that attracted toward the central portion of the substrate. Therefore, there is a disadvantage that the film thickness at the outer peripheral portion of the substrate is smaller than that at the central portion of the substrate.

【0006】基板外周部での膜厚が200Å程度以下の
場合には、工程中キャリアとの摩擦によって薄膜が剥離
したり、また後工程のCVDプロセスにおけるガスのア
タッキングのために剥離して、パーティクルが発生する
原因となるという欠点がある。
When the film thickness at the outer peripheral portion of the substrate is about 200 ° or less, the thin film is peeled off due to friction with the carrier during the process, or is peeled off due to gas attack in a later CVD process. There is a drawback that this may cause the occurrence of.

【0007】本発明の目的は、イオン化スパッタ法によ
り半導体装置を製造するに際し、基板の外周部分が中央
部に比べて薄膜化することを防止することによって、パ
ーティクルの発生源を無くすることにある。さらにま
た、基板の全体に亘り膜厚を出来るだけ均一にして、半
導体装置を製造する際の基板の有効領域を広げることに
ある。
An object of the present invention is to eliminate a source of particles by preventing a peripheral portion of a substrate from being thinner than a central portion when manufacturing a semiconductor device by ionization sputtering. . It is still another object of the present invention to make the film thickness as uniform as possible over the entire substrate and to expand the effective area of the substrate when manufacturing a semiconductor device.

【0008】[0008]

【課題を解決するための手段】本発明の半導体装置製造
装置は、イオン化スパッタ法により半導体基板上に薄膜
を形成する装置であって、ターゲットから陰極スパッタ
を放出させるための電源と、ターゲットと対向する位置
に設けられて半導体基板を載せるためのステージ部と、
ステージ部に負のバイアスを印加するための電源と、タ
ーゲットとステージ部との間の空間に設けられた誘導コ
イルと、その誘導コイルに高周波を印加するための高周
波電源と、半導体基板の外側周辺に配設されたバイアス
電極部と、バイアス電極部に負のバイアスを印加するた
めの電源とを有している。
SUMMARY OF THE INVENTION A semiconductor device manufacturing apparatus according to the present invention is an apparatus for forming a thin film on a semiconductor substrate by an ionization sputtering method. A stage portion provided at a position where the semiconductor substrate is mounted,
A power supply for applying a negative bias to the stage, an induction coil provided in a space between the target and the stage, a high-frequency power supply for applying a high frequency to the induction coil, and an outer periphery of the semiconductor substrate And a power supply for applying a negative bias to the bias electrode unit.

【0009】上述のバイアス電極部は、基板と平行にか
つ基板の表面に対して直角方向に移動させるための移動
手段を具備することが好適である。
It is preferable that the bias electrode section has a moving means for moving the bias electrode section in parallel with the substrate and in a direction perpendicular to the surface of the substrate.

【0010】本発明の半導体装置製造装置により、半導
体装置を製造する方法においては、ステージ部とバイア
ス電極部とにそれぞれ印加するバイアスの印加時期をず
らせて印加することを特徴としている。すなわち、第1
段階としてバイアス電極部にバイアスを印加して、半導
体基板周辺部の薄膜の形成を確保した後、第2段階とし
てステージ部にバイアスを印加して、基板全体の薄膜の
形成を行うものである。
A method for manufacturing a semiconductor device by the semiconductor device manufacturing apparatus of the present invention is characterized in that biases are applied to the stage portion and the bias electrode portion at different timings. That is, the first
After applying a bias to the bias electrode portion to secure formation of a thin film around the semiconductor substrate as a step, a bias is applied to the stage portion to form a thin film over the entire substrate as a second step.

【0011】さらに上述のバイアス電極部の移動手段を
用いて、バイアス電極部を、ステージ上に載置された半
導体基板に関して、ステージ部とは反対の側に位置させ
るか、ステージ部と同じ側に位置させるか、或いはステ
ージ部の側方に位置させるかにより、基板に対する成膜
の位置及び厚さを制御することが可能となる。
Further, by using the above-described means for moving the bias electrode portion, the bias electrode portion is positioned on the side opposite to the stage portion with respect to the semiconductor substrate mounted on the stage or on the same side as the stage portion. The position and thickness of the film formed on the substrate can be controlled depending on whether the film is positioned or positioned on the side of the stage.

【0012】[0012]

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図1は本発明の半導体装置製
造装置の一実施の形態の構成を示す縦断面略図である。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a schematic vertical sectional view showing a configuration of an embodiment of a semiconductor device manufacturing apparatus according to the present invention.

【0013】筐体1は、製造装置の主要部分を収容し、
不図示の真空発生装置により内部の気圧を所定の真空度
に保ち、かつArなどの不活性ガスを収容している凾体
である。筐体1の内部には、ターゲット10が保持され
ている。ターゲット10は負の電位が印加されて陰極を
形成する。真空内で加速されたAr+ などのイオンがタ
ーゲットの表面に衝突したとき、ターゲットの電極物質
はAr+ のエネルギーをもらってスパッタ現象により電
極表面からスパッタ粒子を脱離する。
The housing 1 houses a main part of the manufacturing apparatus,
This is a case in which an internal pressure is maintained at a predetermined degree of vacuum by a vacuum generator (not shown), and an inert gas such as Ar is contained. A target 10 is held inside the housing 1. A negative potential is applied to the target 10 to form a cathode. When ions such as Ar + accelerated in a vacuum collide with the surface of the target, the electrode material of the target receives the energy of Ar + and separates sputtered particles from the electrode surface by a sputtering phenomenon.

【0014】ターゲット10に負の電位を印加するため
の直流電源2が、筐体1の外部に設けられ、その陰極が
ターゲット10に接続される。
A DC power supply 2 for applying a negative potential to the target 10 is provided outside the housing 1, and its cathode is connected to the target 10.

【0015】ステージ部3は、ターゲット10と対向し
て設けられ、薄膜を形成すべき半導体基板20をその上
に搭載するための台である。
The stage section 3 is provided to face the target 10 and is a table on which a semiconductor substrate 20 on which a thin film is to be formed is mounted thereon.

【0016】第1の高周波電源4が筐体1の外部に設け
られ、ステージ部3と接続されてステージ部3に搭載さ
れた基板20に対して負のバイアスを印加する。
A first high-frequency power supply 4 is provided outside the housing 1 and is connected to the stage 3 to apply a negative bias to the substrate 20 mounted on the stage 3.

【0017】誘導コイル5は、ターゲット10と基板2
0とで形成する空間の途中を囲むように形成され、筐体
外部に設けられた第2の高周波電源6に接続されて、タ
ーゲット10と基板20とで形成された空間の途中にお
いてプラズマを発生させ、ターゲット10からスパッタ
現象で脱離したスパッタ粒子を正イオン化させる装置で
ある。
The induction coil 5 includes the target 10 and the substrate 2
0 and is connected to a second high-frequency power supply 6 provided outside the housing to generate plasma in the middle of the space formed by the target 10 and the substrate 20. This is a device for positively ionizing sputter particles detached from the target 10 by a sputtering phenomenon.

【0018】バイアス電極7は、ステージ部3に搭載さ
れた基板20の周辺部の全周を囲むように設けられ(図
2参照)、第1の高周波電源4から切替スイッチ8を介
して接続され、負のバイアスが印加されるようになって
いる。切替スイッチ8は、第1の高周波電源4から発せ
られる負のバイアスを、ステージ部3若しくはバイアス
電極7の何れか一方に印加するか、又は両者に同時に印
加することができる切替スイッチである。
The bias electrode 7 is provided so as to surround the entire periphery of the peripheral portion of the substrate 20 mounted on the stage section 3 (see FIG. 2), and is connected from the first high frequency power supply 4 via a changeover switch 8. , A negative bias is applied. The changeover switch 8 is a changeover switch that can apply a negative bias generated from the first high-frequency power supply 4 to either the stage unit 3 or the bias electrode 7 or simultaneously apply them to both.

【0019】次に本半導体装置製造装置の動作について
説明する。筐体1の内部にターゲット10を設け、ステ
ージ部3の上に基板20を載せた後、筐体1の中を所定
の真空圧に保ちかつアルゴンガスを供給する。DC電源
2によりターゲット10に負の電圧を印加して陰極と
し、ターゲット10と基板20との間にグロー放電状態
を生起させる。この状態においてアルゴンガス中のAr
+ イオンは加速されて、負電位を保ったターゲット10
の表面に衝突し、表面からスパッタ粒子を脱離させる。
Next, the operation of the semiconductor device manufacturing apparatus will be described. After the target 10 is provided inside the housing 1 and the substrate 20 is placed on the stage section 3, the inside of the housing 1 is maintained at a predetermined vacuum pressure and argon gas is supplied. A negative voltage is applied to the target 10 by the DC power supply 2 to serve as a cathode, thereby causing a glow discharge state between the target 10 and the substrate 20. In this state, Ar in the argon gas
+ Ions are accelerated, and the target 10 is maintained at a negative potential.
And sputtered particles are detached from the surface.

【0020】誘導コイル5に第2の高周波電源6から高
周波が供給されると、ターゲット10と基板20とで形
成された空間の途中に発生したプラズマによってスパッ
タ粒子は(+)イオン化される。この状態において、基
板周辺部へ形成される膜厚を厚くするため、切替スイッ
チ8を操作して、バイアス電極7に対して第1の高周波
電源4から負のバイアスを印加する。このため(+)イ
オン化されたスパッタ粒子は、基板外周部へ引き寄せら
れ、基板外周部に優先的に薄膜が形成される。
When a high frequency power is supplied to the induction coil 5 from the second high frequency power supply 6, the sputtered particles are (+) ionized by the plasma generated in the middle of the space formed by the target 10 and the substrate 20. In this state, a negative bias is applied to the bias electrode 7 from the first high-frequency power supply 4 by operating the changeover switch 8 in order to increase the film thickness formed around the substrate. Therefore, the (+) ionized sputtered particles are attracted to the outer peripheral portion of the substrate, and a thin film is formed preferentially on the outer peripheral portion of the substrate.

【0021】この時、バイアス電極7に印加される負の
バイアスは、ターゲット10へ向かうアルゴンイオンA
+ を引きつけることがないよう十分に弱い値とするこ
とが必要である。
At this time, the negative bias applied to the bias electrode 7 is
It is necessary that the value be sufficiently weak so as not to attract r + .

【0022】また本発明の半導体装置製造方法において
は、次の2段階の工程を行うことが有効である。すなわ
ち、第1段階として切替スイッチ8を操作してバイアス
電極7にのみ第1の高周波電源4からバイアスを印加
し、ステージ部3に対してはバイアス印加を止め、イオ
ン化されたスパッタ粒子を基板外周部へ引き寄せて基板
外周部に対し優先的に成膜させるようにする。
In the method of manufacturing a semiconductor device according to the present invention, it is effective to perform the following two steps. That is, as a first step, the switch 8 is operated to apply a bias from the first high-frequency power supply 4 only to the bias electrode 7, stop applying the bias to the stage 3, and remove the ionized sputter particles from the outer periphery of the substrate. And the film is preferentially deposited on the outer peripheral portion of the substrate.

【0023】次に第2段階として、基板外側周辺に設け
たバイアス電極7にはバイアスを印加せず、ステージ部
3にのみバイアスを印加して(+)イオン化したスパッ
タ粒子を基板20に対し垂直に引き寄せ、基板表面にタ
ーゲット物質による薄膜を形成する。この際イオン化し
たスパッタ粒子は基板側へ引きつけられる垂直成分が増
加し、基板外周部の成膜に寄与する斜め成分が減少する
ため、基板外周部に堆積する膜厚は基板中央部の膜厚に
比し薄くなるが、既に第1段階において基板外周部に対
し優先的に薄膜が形成されているため、基板全体の薄膜
の厚さを均一にすることができる。
Next, as a second stage, a bias is applied to only the stage portion 3 without applying a bias to the bias electrode 7 provided on the outer periphery of the substrate, and the (+) ionized sputtered particles are vertically applied to the substrate 20. To form a thin film of the target material on the substrate surface. At this time, the ionized sputtered particles increase the vertical component attracted to the substrate side and decrease the oblique component contributing to film formation on the outer peripheral portion of the substrate. Although the thickness of the thin film is relatively small, the thin film is preferentially formed on the outer peripheral portion of the substrate in the first stage, so that the thickness of the thin film over the entire substrate can be made uniform.

【0024】上述の工程においては、第1段階としてバ
イアス電極7のみにバイアスを印加し、ステージ部3に
対してはバイアスを印加せずに、基板外周部に優先的に
薄膜を形成し、第2段階においてステージ部3にのみバ
イアスを印加して基板に薄膜を形成することにより、基
板全面に対する膜厚の均一化を図った。しかしながら、
上述の第1段階と第2段階との工程の順序を逆にするこ
とも可能であり、さらにまた、第1と第2の段階の工程
を同時に行なって成膜してもよい。
In the above-described process, as a first step, a bias is applied only to the bias electrode 7, and no bias is applied to the stage 3, and a thin film is formed preferentially on the outer peripheral portion of the substrate. By applying a bias to only the stage portion 3 in two stages to form a thin film on the substrate, the film thickness over the entire surface of the substrate was made uniform. However,
The order of the first and second steps can be reversed, and the first and second steps may be performed simultaneously to form a film.

【0025】以上記述した半導体装置製造方法及び装置
は、主としてマグネトロン方式によるイオン化スパッタ
法を用いたものであるが、平行平板電極型の装置につい
ても、本発明の方法及び装置が適用できることは当然で
ある。
Although the method and apparatus for manufacturing a semiconductor device described above mainly use the ionization sputtering method based on the magnetron method, the method and apparatus of the present invention can also be applied to a parallel plate electrode type apparatus. is there.

【0026】上述の実施の形態においては、直流電源を
使用したスパッタ法について述べたが、電源は直流に限
定するものではなく、また負のバイアスを印加するため
に高周波電源を用いたが、バイアスの印加に使用する電
源は高周波電源に限定するものではない。
In the above embodiment, the sputtering method using a DC power supply has been described. However, the power supply is not limited to a DC power supply, and a high-frequency power supply is used to apply a negative bias. The power supply used for applying the voltage is not limited to the high-frequency power supply.

【0027】上述のような成膜工程を実施した結果、基
板外周部と基板中央部での膜厚の差が減少した。すなわ
ち、基板全面の複数の箇所について測定した膜厚の最大
値と最小値の差と、測定膜厚の平均値との比の百分率
が、従来技術による装置においては5%であったもの
が、本発明による装置においては3%に減少した。
As a result of the above-described film forming process, the difference in film thickness between the outer peripheral portion and the central portion of the substrate was reduced. That is, the percentage of the difference between the maximum value and the minimum value of the film thickness measured at a plurality of locations on the entire surface of the substrate and the average value of the measured film thickness was 5% in the device according to the related art. In the device according to the invention, this has been reduced to 3%.

【0028】さらにまた、基板外周部の膜厚が中央部と
同様に厚く形成される結果、基板とキャリアとの摩擦及
び次工程におけるガスアタッキングによる膜剥れによる
パーティクルの発生個数も、従来技術による基板におい
てそれぞれ30個発生したものが、本発明による装置で
形成された基板においては20個に減少するという効果
を挙げた。
Furthermore, as the thickness of the outer peripheral portion of the substrate is formed as thick as that of the central portion, the number of particles generated due to the friction between the substrate and the carrier and the peeling of the film due to the gas attack in the next step is reduced by the conventional technology. The effect of reducing the number of 30 generated on the substrate to 20 on the substrate formed by the apparatus according to the present invention was obtained.

【0029】次に本発明による第2の実施の形態とし
て、図1の装置に加えてバイアス電極7を基板20の表
面に対して直角方向に移動させるための移動装置9を設
けたものを図3に示す。移動装置9は、基板20の表面
に対して直角方向に移動可能のアーム9aを備え、アー
ム9aの一端がバイアス電極7に連結されて、バイアス
電極7を、基板20に関しステージ部3とは反対側の位
置(a)、基板20のほぼ真横の位置(b)、基板20
に関しステージ部3とは同じ側の位置(c)へと連続的
に移動することができる。
Next, as a second embodiment of the present invention, a device provided with a moving device 9 for moving the bias electrode 7 in a direction perpendicular to the surface of the substrate 20 in addition to the device shown in FIG. 3 is shown. The moving device 9 includes an arm 9 a movable in a direction perpendicular to the surface of the substrate 20, one end of the arm 9 a is connected to the bias electrode 7, and the bias electrode 7 is connected to the substrate 20 with respect to the stage unit 3. Side (a), a position almost directly beside the substrate 20 (b), the substrate 20
Can move continuously to the position (c) on the same side as the stage 3.

【0030】スパッタリング状態において、バイアス電
極7にバイアスを印加したとき、バイアス電極7が基板
20に関し(a)の位置にあるときは、基板外周部への
スパッタ粒子の堆積を増加させることが可能であり、バ
イアス電極7が基板20のほぼ真横の位置(b)にある
ときは、主として基板20の表面のスパッタ粒子の堆積
状態が改善され、またバイアス電極7が基板20に関し
(c)の位置にあるときは、基板端縁のラウンド部にス
パッタ粒子を堆積させることができる。
In the sputtering state, when a bias is applied to the bias electrode 7, when the bias electrode 7 is at the position (a) with respect to the substrate 20, it is possible to increase the deposition of sputtered particles on the outer peripheral portion of the substrate. When the bias electrode 7 is located at a position (b) almost directly beside the substrate 20, the deposition state of sputter particles mainly on the surface of the substrate 20 is improved, and the bias electrode 7 is located at a position (c) with respect to the substrate 20. In some cases, sputter particles can be deposited at the rounded edge of the substrate edge.

【0031】上述の2段階の工程によって成膜を行なう
場合、第1段階でのバイアス電極7の位置を基板に対し
(a)の位置に置いて基板外周部へのスパッタ粒子の堆
積を増加させ、次に第2段階のステージ部3へのバイア
ス印加を行なえば、基板全体に対する均一な厚さの薄膜
の形成に有効である。
When the film is formed by the two-step process described above, the position of the bias electrode 7 in the first step is set at the position (a) with respect to the substrate to increase the deposition of sputtered particles on the outer periphery of the substrate. Then, applying a bias to the stage portion 3 in the second stage is effective for forming a thin film having a uniform thickness over the entire substrate.

【0032】さらにまた、ステージ部3にバイアスを同
時に印加した場合においても、基板に対し(a)の位置
にあるバイアス電極7は、基板外周部へのスパッタ粒子
の堆積を選択的に行なうので基板全面に均等な薄膜を生
成させる上で効果がある。
Furthermore, even when a bias is applied to the stage 3 at the same time, the bias electrode 7 located at the position (a) with respect to the substrate selectively deposits sputter particles on the outer periphery of the substrate. This is effective in forming a uniform thin film on the entire surface.

【0033】このように、移動装置9によりバイアス電
極7を基板20の表面に対して直角方向に移動させるこ
とにより、基板20上に形成する膜厚、特に基板外周部
および端縁のラウンド部に堆積する膜厚を制御すること
が可能となるため、基板の膜厚が均一となって基板外周
部の有効チップ数を増加することができる。
As described above, by moving the bias electrode 7 in the direction perpendicular to the surface of the substrate 20 by the moving device 9, the thickness of the film formed on the substrate 20, particularly the round portion of the outer peripheral portion and the edge of the substrate, is reduced. Since the thickness of the deposited film can be controlled, the thickness of the substrate becomes uniform, and the number of effective chips on the outer peripheral portion of the substrate can be increased.

【0034】[0034]

【発明の効果】以上説明したように本発明は、イオン化
スパッタ法により半導体基板上に薄膜を形成する装置に
おいて、半導体基板の外側周辺にバイアス電極部を設
け、さらにバイアス電極部を基板表面と直角方向に可動
としたため、イオン化されたスパッタ粒子を基板外周部
および基板周縁のラウンド部に引き寄せて優先的に成膜
することが可能となるため、基板外周部における薄膜化
を改善することができるという効果があり、さらに基板
外周部および周縁のラウンド部での膜厚が確保されるた
め、工程中キャリアとの摩擦による膜の剥離を防止して
パーティクル発生を低減できるという効果がある。
As described above, according to the present invention, in a device for forming a thin film on a semiconductor substrate by ionization sputtering, a bias electrode portion is provided around the outside of the semiconductor substrate, and the bias electrode portion is formed at right angles to the substrate surface. It is possible to improve the thinning at the outer peripheral portion of the substrate because the ionized sputtered particles can be preferentially attracted to the outer peripheral portion of the substrate and the round portion of the peripheral edge of the substrate to form a film preferentially. In addition, since the film thickness is secured at the outer peripheral portion and the round portion of the peripheral edge of the substrate, peeling of the film due to friction with the carrier during the process can be prevented, and the generation of particles can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置製造装置の模式的縦断面図
である。
FIG. 1 is a schematic longitudinal sectional view of a semiconductor device manufacturing apparatus of the present invention.

【図2】図1に示すバイアス電極の平面略図である。FIG. 2 is a schematic plan view of a bias electrode shown in FIG.

【図3】本発明の半導体装置製造装置の別の構成を示す
模式的縦断面図である。
FIG. 3 is a schematic vertical sectional view showing another configuration of the semiconductor device manufacturing apparatus of the present invention.

【図4】従来の技術による半導体装置製造装置の模式的
縦断面図である。
FIG. 4 is a schematic vertical sectional view of a semiconductor device manufacturing apparatus according to a conventional technique.

【符号の説明】[Explanation of symbols]

1 筐体 2 DC電源 3 ステージ部 4 第1の高周波電源 5 誘導コイル 6 第2の高周波電源 7 バイアス電極 8 切替スイッチ 9 移動装置 9a アーム 10 ターゲット 20 基板 DESCRIPTION OF SYMBOLS 1 Housing 2 DC power supply 3 Stage part 4 1st high frequency power supply 5 Induction coil 6 2nd high frequency power supply 7 Bias electrode 8 Changeover switch 9 Moving device 9a Arm 10 Target 20 Substrate

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 スパッタ法により半導体基板上に薄膜を
形成する半導体装置製造装置であって、 ターゲットからスパッタ粒子を放出させるための電源
と、 ターゲットに対向する位置に設けられ、前記半導体基板
を載置するためのステージ部と、 該ステージ部に負のバイアスを印加するための電源と、 前記ターゲットと前記ステージ部との間の空間に設けら
れた誘導コイルと、 該誘導コイルに高周波を印加するための高周波電源と、 前記半導体基板の外側周辺を囲んで配設されたバイアス
電極部と、 該バイアス電極部に負のバイアスを印加するための電源
とを有する、半導体装置製造装置。
1. A semiconductor device manufacturing apparatus for forming a thin film on a semiconductor substrate by a sputtering method, comprising: a power supply for discharging sputtered particles from a target; A stage section for mounting, a power supply for applying a negative bias to the stage section, an induction coil provided in a space between the target and the stage section, and applying a high frequency to the induction coil. A semiconductor device manufacturing apparatus, comprising: a high-frequency power supply, a bias electrode portion surrounding the outer periphery of the semiconductor substrate, and a power supply for applying a negative bias to the bias electrode portion.
【請求項2】 前記ターゲットからスパッタ粒子を放出
させるための電源が直流電源である、請求項1記載の半
導体装置製造装置。
2. The semiconductor device manufacturing apparatus according to claim 1, wherein a power supply for discharging sputtered particles from said target is a DC power supply.
【請求項3】 前記負のバイアスを印加するための電源
が高周波電源である、請求項1記載の半導体装置製造装
置。
3. The semiconductor device manufacturing apparatus according to claim 1, wherein the power supply for applying the negative bias is a high-frequency power supply.
【請求項4】 前記半導体基板の外側周辺に配設された
前記バイアス電極部が、前記半導体基板と平行にかつ該
半導体基板の表面に対して直角方向に移動可能な移動手
段を有する、請求項1に記載の半導体装置製造装置。
4. The semiconductor device according to claim 1, wherein the bias electrode portion disposed around the outside of the semiconductor substrate has a moving unit movable in parallel with the semiconductor substrate and in a direction perpendicular to the surface of the semiconductor substrate. 2. The semiconductor device manufacturing apparatus according to 1.
【請求項5】 前記半導体装置製造装置により半導体基
板に薄膜を形成する際、前記ステージ部と前記バイアス
電極部とにそれぞれ印加するバイアスを、印加時期をず
らせて印加する、半導体装置製造方法。
5. A method for manufacturing a semiconductor device, comprising: when forming a thin film on a semiconductor substrate by the semiconductor device manufacturing apparatus, applying a bias to be applied to each of the stage section and the bias electrode section at a different application timing.
【請求項6】 前記半導体装置製造装置により半導体基
板に薄膜を形成する際、前記ステージ部よりも先に前記
バイアス電極部にバイアスを印加して、前記半導体基板
の外周部に薄膜の形成を確保する、請求項5に記載の半
導体装置製造方法。
6. When a thin film is formed on a semiconductor substrate by the semiconductor device manufacturing apparatus, a bias is applied to the bias electrode portion before the stage portion to secure formation of the thin film on the outer peripheral portion of the semiconductor substrate. The method of manufacturing a semiconductor device according to claim 5, wherein
【請求項7】 前記半導体装置製造装置により半導体基
板に薄膜を形成する際、前記半導体基板の外側周辺を囲
んで配設された前記バイアス電極部が、前記ステージ部
上に載置された前記半導体基板に関して、前記ステージ
部とは反対の側に配設される、半導体装置製造方法。
7. When forming a thin film on a semiconductor substrate by the semiconductor device manufacturing apparatus, the bias electrode portion disposed around an outer periphery of the semiconductor substrate is provided with the bias electrode portion mounted on the stage portion. A method for manufacturing a semiconductor device, wherein the substrate is provided on a side opposite to the stage with respect to the substrate.
【請求項8】 前記半導体装置製造装置により半導体基
板に薄膜を形成する際、前記半導体基板の外側周辺を囲
んで配設された前記バイアス電極部が、前記ステージ部
上に載置された前記半導体基板に関して、前記ステージ
部と同じ側に配設される、半導体装置製造方法。
8. When the semiconductor device manufacturing apparatus forms a thin film on a semiconductor substrate, the bias electrode portion disposed around an outer periphery of the semiconductor substrate is provided with the bias electrode portion mounted on the stage portion. A method of manufacturing a semiconductor device, wherein the substrate is provided on the same side as the stage with respect to the substrate.
【請求項9】 前記半導体装置製造装置により半導体基
板に薄膜を形成する際、前記半導体基板の外側周辺を囲
んで配設された前記バイアス電極部が、前記ステージ部
の側方に配設される、半導体装置製造方法。
9. When forming a thin film on a semiconductor substrate by the semiconductor device manufacturing apparatus, the bias electrode portion disposed so as to surround an outer periphery of the semiconductor substrate is disposed on a side of the stage portion. , Semiconductor device manufacturing method.
JP32854797A 1997-11-28 1997-11-28 Production of semiconductor device and producing device Pending JPH11158621A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32854797A JPH11158621A (en) 1997-11-28 1997-11-28 Production of semiconductor device and producing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32854797A JPH11158621A (en) 1997-11-28 1997-11-28 Production of semiconductor device and producing device

Publications (1)

Publication Number Publication Date
JPH11158621A true JPH11158621A (en) 1999-06-15

Family

ID=18211508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32854797A Pending JPH11158621A (en) 1997-11-28 1997-11-28 Production of semiconductor device and producing device

Country Status (1)

Country Link
JP (1) JPH11158621A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2346155A (en) * 1999-01-06 2000-08-02 Trikon Holdings Ltd Sputtering apparatus
EP1113088A1 (en) * 1999-11-30 2001-07-04 Canon Kabushiki Kaisha Method and apparatus for coating by plasma sputtering
KR20020078618A (en) * 2001-04-06 2002-10-19 이정중 Inductively Coupled Plasma Assisted Sputtering System with Multiple Coils And Method Thereby
KR100674532B1 (en) 2005-02-28 2007-01-29 한국과학기술연구원 Method And Apparatus For Forming Metal Film Having Improved Adhesion On The Polymer
JP2009187682A (en) * 2008-02-01 2009-08-20 Ulvac Japan Ltd Method for manufacturing cathode electrode, and method for manufacturing thin film solid lithium-ion secondary battery
CN101990353A (en) * 2009-08-04 2011-03-23 东京毅力科创株式会社 Plasma processing apparatus and plasma processing method
US10629415B2 (en) 2017-03-28 2020-04-21 Asm Ip Holding B.V. Substrate processing apparatus and method for processing substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2346155A (en) * 1999-01-06 2000-08-02 Trikon Holdings Ltd Sputtering apparatus
GB2346155B (en) * 1999-01-06 2003-06-25 Trikon Holdings Ltd Sputtering apparatus
EP1113088A1 (en) * 1999-11-30 2001-07-04 Canon Kabushiki Kaisha Method and apparatus for coating by plasma sputtering
KR20020078618A (en) * 2001-04-06 2002-10-19 이정중 Inductively Coupled Plasma Assisted Sputtering System with Multiple Coils And Method Thereby
KR100674532B1 (en) 2005-02-28 2007-01-29 한국과학기술연구원 Method And Apparatus For Forming Metal Film Having Improved Adhesion On The Polymer
JP2009187682A (en) * 2008-02-01 2009-08-20 Ulvac Japan Ltd Method for manufacturing cathode electrode, and method for manufacturing thin film solid lithium-ion secondary battery
CN101990353A (en) * 2009-08-04 2011-03-23 东京毅力科创株式会社 Plasma processing apparatus and plasma processing method
US10629415B2 (en) 2017-03-28 2020-04-21 Asm Ip Holding B.V. Substrate processing apparatus and method for processing substrate
US11348766B2 (en) 2017-03-28 2022-05-31 Asm Ip Holding B.V. Substrate processing apparatus

Similar Documents

Publication Publication Date Title
US5830330A (en) Method and apparatus for low pressure sputtering
KR100301749B1 (en) Sputtering device and sputtering method
JP4344019B2 (en) Ionized sputtering method
GB2129021A (en) Sputtering apparatus
JP2000144399A (en) Sputtering device
JPH08316210A (en) Plasma treatment method and device
JPH10229058A (en) Deposition chamber device with coating
JPH11158621A (en) Production of semiconductor device and producing device
JPS627852A (en) Formation of thin film
JP2761875B2 (en) Deposition film forming equipment by bias sputtering method
JPH0892764A (en) Sputtering device
JP2002115051A (en) Bias sputtering device
JP2004084007A (en) Sputtering apparatus
JPH11315376A (en) Ionization sputtering device
KR20200136826A (en) Film forming apparatus
JP5265309B2 (en) Sputtering method
JPH06158331A (en) Coating film forming device
JPH0681146A (en) Magnetron sputtering device
JP2002043235A (en) Plasma treatment system
JP2003073801A (en) Sputtering apparatus and manufacturing method therefor
JPH10130832A (en) Low-pressure remote sputtering system
JPH08199355A (en) Sputtering device and sputtering
JPH06120140A (en) Semiconductor manufacturing method and equipment
JPH06306578A (en) Method and device for forming electromagnetic shielding film
JP2003129233A (en) Method and apparatus for sputtering