JPH11150686A - Photoelectric converter, its control method, focus detector and storage medium - Google Patents

Photoelectric converter, its control method, focus detector and storage medium

Info

Publication number
JPH11150686A
JPH11150686A JP9313432A JP31343297A JPH11150686A JP H11150686 A JPH11150686 A JP H11150686A JP 9313432 A JP9313432 A JP 9313432A JP 31343297 A JP31343297 A JP 31343297A JP H11150686 A JPH11150686 A JP H11150686A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
control
signal
information
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9313432A
Other languages
Japanese (ja)
Other versions
JP3854704B2 (en
Inventor
Tatsuyuki Tokunaga
辰幸 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP31343297A priority Critical patent/JP3854704B2/en
Priority to US09/189,010 priority patent/US7102675B1/en
Publication of JPH11150686A publication Critical patent/JPH11150686A/en
Application granted granted Critical
Publication of JP3854704B2 publication Critical patent/JP3854704B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To effectively utilize a dynamic range and to reduce the circuit scale by controlling charge storage in a photoelectric conversion means that includes a photoelectric conversion element consisting of plural pixels and a storage means that stores prescribed control information based on the stored control means. SOLUTION: A controller 1 controls the operation of the entire converter, especially charge storage in each of sensor array blocks 21 -2n and is provided with a program memory 18 storing various processing programs in advance and controls the operation by reading and executing the stored processing program. Information (a value corresponding to a level c- level of an operation of end of charge storage) relating to each charge storage operation is written to each RAM (RAM171 -17n ) of the sensor array blocks 21 -2n corresponding to all areas 1-n. Thus, the charge storage operation of the sensor array blocks 21 -2n corresponding to the area 1-n is controlled independently.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、カメラや
ビデオ等の撮影機器や、種々の観察装置等に適用される
光電変換装置、その制御方法、焦点検出装置、及び光電
変換装置の制御方法を実施するための処理ステップをコ
ンピュータが読出可能に格納した記憶媒体に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device applied to photographing equipment such as a camera and a video, various observation devices, and the like, a control method thereof, a focus detection device, and a control method of the photoelectric conversion device. The present invention relates to a storage medium in which processing steps for performing the above are stored in a computer-readable manner.

【0002】[0002]

【従来の技術】従来より、被写体の焦点状態を検出し、
それに応じて撮影レンズの距離を変化させることで自動
的に焦点を合わせるようになされた所謂オートフォーカ
ス(AF)カメラ等が種々提案されている。このような
AFカメラ等では、焦点状態を検出する方法として、例
えば、被写体像を、複数の光電変換画素(以下、単に画
素と言う)より構成された光電変換素子(以下、センサ
と言う)上に結像させ、そのセンサから出力される複数
の画素信号に所定の演算処理を行うことで、焦点状態を
検出する方法が採用されている。この方法では、高輝度
の被写体から低輝度の被写体までというように、様々な
輝度レベルを有する被写体に対しても精度の良い焦点状
態の検出を行うために、センサでの信号読み出しの増幅
率(以下、ゲインと言う)と電荷蓄積時間を適切に制御
することが不可欠となる。この理由としては、複数の画
素信号から構成される被写体の像信号(以下、映像信号
と言う)のレベルが大きすぎると、装置で処理できる画
素信号のダイナミックレンジを超えてしまい、結果的に
映像信号が実際のものと異なり、かえって精度が悪くな
る場合がある。また、逆に映像像信号のレベルが小さす
ぎると、相対的にノイズが増えてしまい、これもまたか
えって精度が悪くなる場合があるからである。
2. Description of the Related Art Conventionally, a focus state of a subject is detected,
A variety of so-called autofocus (AF) cameras and the like have been proposed in which the focus is automatically adjusted by changing the distance of the photographing lens accordingly. In such an AF camera or the like, as a method of detecting a focus state, for example, a subject image is formed on a photoelectric conversion element (hereinafter, simply referred to as a sensor) including a plurality of photoelectric conversion pixels (hereinafter, simply referred to as pixels). A method of detecting a focus state by forming an image on a plurality of pixel signals and performing predetermined arithmetic processing on a plurality of pixel signals output from the sensor. In this method, in order to detect a focus state with high accuracy even for objects having various luminance levels, such as a high-luminance object to a low-luminance object, an amplification factor of signal reading by a sensor ( It is indispensable to appropriately control the charge accumulation time when the charge is accumulated. The reason for this is that if the level of an image signal (hereinafter, referred to as a video signal) of a subject composed of a plurality of pixel signals is too high, the dynamic range of the pixel signals that can be processed by the device is exceeded, and as a result, The signal may be different from the actual one and the accuracy may be worse. On the other hand, if the level of the video image signal is too low, the noise will relatively increase, which may also degrade the accuracy.

【0003】そこで、図8に、センサ54での画素信号
の読み出しのゲイン及び電荷蓄積時間を制御するように
なされた光電変換器500を示す。
FIG. 8 shows a photoelectric converter 500 that controls the gain of reading pixel signals by the sensor 54 and the charge accumulation time.

【0004】この光電変換器500は、複数の画素より
構成されたセンサ54と、センサ54での電荷蓄積中に
その最大蓄積電荷量を検知してそれを出力するピーク検
知回路53と、センサ54での電荷蓄積終了後にその画
素信号が転送され保持されるメモリ52と、カウンタ5
5と、カウンタ55のカウント値に従って複数のレベル
値から選択したレベル値を出力するレベル出力回路56
と、レベル出力回路56とピーク検知回路53の各出力
を比較してその結果を出力するコンパレータ57と、メ
モリ52に保持された画素信号をカウンタ55のカウン
ト値に従ったゲインで出力する読出アンプ58とを備え
ている。
The photoelectric converter 500 includes a sensor 54 composed of a plurality of pixels, a peak detection circuit 53 for detecting the maximum amount of accumulated charge during the accumulation of the charge by the sensor 54 and outputting the detected amount, and a sensor 54. A memory 52 in which the pixel signal is transferred and held after the charge accumulation in
5 and a level output circuit 56 for outputting a level value selected from a plurality of level values according to the count value of the counter 55
And a comparator 57 that compares each output of the level output circuit 56 and the peak detection circuit 53 and outputs the result, and a readout amplifier that outputs the pixel signal held in the memory 52 with a gain according to the count value of the counter 55 58.

【0005】ここで、光電変換器500が備える各部
は、コントローラ51により制御され、特に、このコン
トローラ51は、センサ54での電荷蓄積動作を制御す
るようになされている。
[0005] Here, each unit provided in the photoelectric converter 500 is controlled by a controller 51. In particular, the controller 51 controls the charge accumulation operation of the sensor 54.

【0006】具体的には、図9に示すように、先ず、コ
ントローラ51は、リセット信号rst をセンサ54及び
カウンタ55に対して出力する(ステップS501)。
これにより、センサ54は、各画素の電荷が全て初期化
され、カウンタ55は、初期値”0”(count =0)に
リセットされる。この後、センサ54での電荷蓄積動作
が実際に開始される。
More specifically, as shown in FIG. 9, first, the controller 51 outputs a reset signal rst to the sensor 54 and the counter 55 (step S501).
As a result, the sensor 54 initializes all charges of each pixel, and resets the counter 55 to an initial value “0” (count = 0). Thereafter, the charge accumulation operation in the sensor 54 is actually started.

【0007】次に、コントローラ51は、内部タイマ
(図示せず)を初期値”0”(timer=0)にセットす
ることで、電荷蓄積動作の時間計測を開始する(ステッ
プS502)。
Next, the controller 51 sets an internal timer (not shown) to an initial value “0” (timer = 0) to start time measurement of the charge accumulation operation (step S502).

【0008】次に、コントローラ51は、内部タイマの
タイマ値timer が最大蓄積時間Etime を超えたか否かを
判別する(ステップS503)。この判別の結果、”ti
mer ≧Etime ”であった場合、電荷蓄積動作終了とし、
これを示す信号trans をセンサ54に対して出力する。
これにより、センサ54の各画素に蓄積された電荷は各
々、画素信号としてメモリ52に転送され、センサ54
での電荷蓄積動作が終了する(ステップS508)。
Next, the controller 51 determines whether or not the timer value timer of the internal timer has exceeded the maximum accumulation time Etime (step S503). As a result of this determination, "ti
mer ≧ Etime ”, the charge accumulation operation is terminated,
A signal trans indicating this is output to the sensor 54.
As a result, the electric charges accumulated in each pixel of the sensor 54 are transferred to the memory 52 as pixel signals, respectively.
Is completed (step S508).

【0009】一方、ステップS503の判別の結果、”
timer ≧Etime ”でなかった場合、コントローラ51
は、コンパレータ57の出力信号compが”1”であるか
否か、すなわちレベル出力回路56の出力信号c _leve
l がピーク検知回路53の出力信号p _out よりも大き
いか否かを判別する(ステップS504)。この判別の
結果、”comp=1”でなかった場合には、上述したステ
ップS503に戻り、以降の処理ステップを繰り返し行
う。
On the other hand, as a result of the determination in step S503, "
If timer ≧ Etime ”, the controller 51
Indicates whether the output signal comp of the comparator 57 is “1”, that is, the output signal c_leve of the level output circuit 56.
It is determined whether or not l is greater than the output signal p_out of the peak detection circuit 53 (step S504). If the result of this determination is not "comp = 1", the flow returns to step S503, and the subsequent processing steps are repeated.

【0010】尚、レベル出力回路56の出力信号c _le
vel についての詳細は後述する。
The output signal c_le of the level output circuit 56
Details of vel will be described later.

【0011】ステップS504の判別の結果、”comp=
1”であった場合、コントローラ51は、内部タイマの
タイマ値timer が中間蓄積時間Htime を超えたか否かを
判別する(ステップS505)。この判別の結果、”ti
mer ≧Htime ”であった場合には、上述したステップS
508に進み、センサ54での電荷蓄積動作終了とな
る。
As a result of the determination in step S504, "comp =
If it is 1 ", the controller 51 determines whether or not the timer value timer of the internal timer has exceeded the intermediate accumulation time Htime (step S505). As a result of this determination," ti "
If mer ≧ Htime ”, the above-described step S
Proceeding to 508, the charge accumulation operation of the sensor 54 ends.

【0012】ステップS505の判別の結果、”timer
≧Htime ”でなかった場合、コンパレータ51は、カウ
ンタ55のカウント値count が”3”であるか否かを判
別する(ステップS506)。この判別の結果、”coun
t =3”であった場合には、上述したステップS508
に進み、センサ54での電荷蓄積動作終了となる。
As a result of the determination in step S505, "timer
If ≧ Htime ”, the comparator 51 determines whether or not the count value count of the counter 55 is“ 3 ”(step S506).
If t = 3 ″, the above-described step S508 is performed.
And the charge accumulation operation of the sensor 54 ends.

【0013】ステップS506の判別の結果、”count
=3”でなかった場合、コントローラ51は、信号up_
c をカウンタ55に対して出力する。これにより、カウ
ンタ55のカウント値count がカウントアップされる
(ステップS507)。その後、上述したステップS5
03に戻り、以降の処理ステップを繰り返し行う。
As a result of the determination in step S506, "count
= 3 ", the controller 51 outputs the signal up_
c is output to the counter 55. Thus, the count value count of the counter 55 is counted up (step S507). Thereafter, the above-described step S5
03, and the subsequent processing steps are repeated.

【0014】上述のようにして、センサ54での電荷蓄
積動作制御が行われ、電荷蓄積動作終了後に画素信号が
保持されたメモリ52は、コントローラ51が出力する
信号shift により、その画素信号の読出動作が制御され
る。この制御によりメモリ52から読み出された画素信
号s _out は、読出アンプ58によりゲインがかけられ
て出力端子Voutから出力される。このとき、読出アンプ
58は、カウンタ55のカウント値count に従って、メ
モリ52からの画素信号s _out をゲインをかけるよう
にする。
As described above, the charge accumulation operation of the sensor 54 is controlled, and the memory 52 holding the pixel signal after the completion of the charge accumulation operation reads out the pixel signal by the signal shift output from the controller 51. The operation is controlled. The pixel signal s_out read from the memory 52 by this control is gained by the read amplifier 58 and output from the output terminal Vout. At this time, the read amplifier 58 applies a gain to the pixel signal s_out from the memory 52 according to the count value count of the counter 55.

【0015】また、センサ54での電荷蓄積動作の時間
については、レベル出力回路56の出力信号c _level
が切り換わることにより制御される。以下、電荷蓄積動
作時間とレベル出力回路56の出力信号c _level につ
いて、図10(A)及び(B)を用いて模式的に説明す
る。
As for the time of the charge accumulation operation in the sensor 54, the output signal c_level of the level output circuit 56 is used.
Is controlled by switching. Hereinafter, the charge storage operation time and the output signal c_level of the level output circuit 56 will be schematically described with reference to FIGS.

【0016】尚、以下の説明では、レベル出力回路56
は、4段階のレベル値”level1.0”〜”level1.3”を有
し、カウンタ55のカウント値count に従って、それら
のレベル値を切り換えて出力するものとする。また、上
記図10(A)及び(B)では、横軸は電荷蓄積時間を
示し、縦軸はレベル出力回路56の出力信号c _level
及びピーク検知回路53の出力信号p_out の値を示す
ものとする。また、上記図10(A)は、比較的被写体
が明るく、各画素信号のピーク出力、すなわちピーク検
知回路53の出力信号p _out が速く上昇する場合を示
しており、上記図10(B)は、これとは逆に比較的被
写体が暗く、各画素信号のピーク出力が遅く上昇する場
合を示している。
In the following description, the level output circuit 56
Has four levels "level1.0" to "level1.3", and switches and outputs these level values in accordance with the count value count of the counter 55. 10A and 10B, the horizontal axis represents the charge accumulation time, and the vertical axis represents the output signal c_level of the level output circuit 56.
And the value of the output signal p_out of the peak detection circuit 53. FIG. 10A shows a case where the subject is relatively bright and the peak output of each pixel signal, that is, the output signal p_out of the peak detection circuit 53, rises quickly. FIG. On the contrary, the case where the subject is relatively dark and the peak output of each pixel signal rises slowly is shown.

【0017】(図10(A)の場合)電荷蓄積動作が開
始されると、先ず、カウンタ55のカウント値count が
初期化されることにより(ステップS501)、レベル
出力回路56の出力信号c _level は”level1.0”とな
る。そして、電荷蓄積動作時間(内部タイマのタイマ値
timer )が”A−1”となった時、ピーク検知回路53
の出力信号p _out がレベル出力回路56の出力信号c
_level を上回り、この結果、コンパレータ57の出力
信号compが”1”となると、カウンタ55のカウント値
count がカウントアップされる(ステップS503〜ス
テップS507)。このカウントアップされたカウント
値count がレベル出力回路56に与えられることで、レ
ベル出力回路56の出力信号c _level は”level1.1”
となる。次に、電荷蓄積動作時間が”A−2”となった
時も同様に、カウンタ55のカウント値count がカウン
トアップされ、レベル出力回路56の出力信号c _leve
l は”level1.2”となる。次に、電荷蓄積動作時間が”
A−3”となった時も同様に、カウンタ55のカウント
値count がカウントアップされ、レベル出力回路56の
出力信号c _level は”level1.3”となる。そして、電
荷蓄積動作時間が”A−4”となった時、この時にはカ
ウンタ55のカウント値count が”3”であるため、セ
ンサ54での電荷蓄積動作が終了となる(ステップS5
06の判別の結果ステップS508へと進む)。
(In the case of FIG. 10A) When the charge accumulation operation is started, first, the count value count of the counter 55 is initialized (step S501), so that the output signal c_level of the level output circuit 56 is obtained. Becomes “level1.0”. Then, the charge accumulation operation time (timer value of the internal timer
timer) becomes "A-1", the peak detection circuit 53
Is the output signal c_of the level output circuit 56.
_Level, and as a result, when the output signal comp of the comparator 57 becomes “1”, the count value of the counter 55
The count is incremented (steps S503 to S507). By giving the counted value count which has been counted up to the level output circuit 56, the output signal c_level of the level output circuit 56 becomes “level1.1”.
Becomes Next, similarly, when the charge accumulation operation time becomes “A-2”, the count value count of the counter 55 is counted up, and the output signal c_leve of the level output circuit 56 is similarly increased.
l becomes “level1.2”. Next, the charge storage operation time
Similarly, when the value becomes A-3 ", the count value count of the counter 55 is counted up, and the output signal c_level of the level output circuit 56 becomes" level1.3 ". At this time, since the count value count of the counter 55 is "3" at this time, the charge accumulation operation of the sensor 54 ends (step S5).
As a result of the determination in step 06, the process proceeds to step S508).

【0018】(図10(B)の場合)電荷蓄積動作時間
が”B−1”となった時、及び電荷蓄積動作時間が”B
−2”となった時については、上述した”A−1”〜”
A−3”時と同様に、カウンタ55のカウント値count
がカウントアップされ、レベル出力回路56の出力信号
c _level は、”level1.0”から”level1.1”へと、”
level1.1”から”level1.2”へとなる。そこで、電荷蓄
積動作時間が”A−3”となった時、ピーク検知回路5
3の出力信号p _out が遅く上昇することにより、電荷
蓄積動作時間が中間蓄積時間Htime を超えたとすると、
センサ54での電荷蓄積動作が終了となる(ステップS
505の判別の結果ステップS508へと進む)。
(Case of FIG. 10 (B)) When the charge storage operation time is "B-1" and when the charge storage operation time is "B-1"
-2 ", the above-mentioned" A-1 "-"
A-3 ”, the count value of the counter 55
Are counted up, and the output signal of the level output circuit 56 is
c_level changes from “level1.0” to “level1.1”,
When the charge storage operation time reaches “A-3”, the peak detection circuit 5 changes from “level1.1” to “level1.2”.
Assuming that the charge accumulation operation time exceeds the intermediate accumulation time Htime due to the slow rise of the output signal p_out of No. 3
The charge accumulation operation of the sensor 54 ends (step S).
The process proceeds to step S508 as a result of the determination of 505).

【0019】上述のようにして、レベル出力回路56の
出力信号c _level を4段階で切り換えることで、被写
体が明るい場合には電荷蓄積動作時間を十分長くとり、
被写体が暗い場合には電荷蓄積動作時間が長くなりすぎ
ないようにする、というように被写体の状況にあわせて
電荷蓄積動作時間を制御している。
As described above, by switching the output signal c_level of the level output circuit 56 in four stages, when the subject is bright, the charge accumulation operation time is sufficiently long,
The charge accumulation operation time is controlled in accordance with the situation of the object, such that the charge accumulation operation time is not made too long when the subject is dark.

【0020】また、読出アンプ58でのゲインは、カウ
ンタ55のカウント値count に従って制御されており、
これは、画素信号のピーク出力(p _out )に従って読
出アンプ58でのゲインを制御することになるため、こ
の結果、装置で処理できる画素信号のダイナミックレン
ジを、常に有効に活用した画素信号の読出が可能となっ
ている。
The gain of the read amplifier 58 is controlled according to the count value of the counter 55.
This means that the gain of the readout amplifier 58 is controlled in accordance with the peak output (p_out) of the pixel signal. As a result, the pixel signal readout always effectively utilizes the dynamic range of the pixel signal that can be processed by the device. Is possible.

【0021】[0021]

【発明が解決しようとする課題】しかしながら、上述し
たような従来の光電変換器500を、例えば、複数の測
距点に対してAF機能することが可能な多点AFカメラ
に使用した場合、全ての測距点に対して、上記図8に示
したようなコンパレータ57等を含む全ての各構成部を
設ける必要があったため、その回路規模が膨大なものと
なり、ICチップの面積増大を招く、という問題があっ
た。
However, when the conventional photoelectric converter 500 as described above is used in a multi-point AF camera capable of performing an AF function for a plurality of distance measuring points, for example, It is necessary to provide all the components including the comparator 57 and the like as shown in FIG. 8 for the distance measuring point, so that the circuit scale becomes enormous and the area of the IC chip increases. There was a problem.

【0022】これを解決するために、1つのセンサを測
距点毎の領域に分割し、各領域を順次走査しながら、1
つのコントローラで電荷蓄積動作時間を制御する方法が
考えられる。この方法によれば、ICチップの面積の増
大を抑えて、リーズナブルなチップサイズで、多点AF
を実現することができる。
In order to solve this problem, one sensor is divided into regions for each ranging point, and while each region is sequentially scanned, one sensor is divided.
A method of controlling the charge accumulation operation time by one controller is conceivable. According to this method, an increase in the area of the IC chip is suppressed, and a multipoint AF with a reasonable chip size is achieved.
Can be realized.

【0023】しかしながら、この方法において、各測距
点の領域(センサ)での電荷蓄積時間を制御するため
に、各領域から画素信号を読み出しては比較するという
手段で走査する場合、ある一つの領域に着目すると、電
荷蓄積動作中、間欠的に電荷蓄積動作を終了するか否か
の判別を行うことになる。このような方法を上記図8に
示した光電変換器500に採用した場合、電荷蓄積動作
開始直後はレベル出力回路56の出力信号c _level
が”level1.0”であるため、ピーク検知回路53の出力
信号p _out が急速に上昇する高輝度な被写体に対して
は、カウンタ55のカウント値count が”3”となって
電荷蓄積動作が終了することになる。このため、非常に
時間がかかり、適切な電荷蓄積動作時間の制御ができ
ず、被写体の映像信号のレベルがダイナミックレンジを
超えてしまい、像の歪みの問題等が生じることが十分に
考えられる。
However, in this method, in order to control the charge accumulation time in the area (sensor) of each ranging point, when scanning is performed by means of reading out pixel signals from each area and comparing them, one type of scanning is performed. Focusing on the area, during the charge storage operation, it is determined whether or not to end the charge storage operation intermittently. When such a method is adopted for the photoelectric converter 500 shown in FIG. 8, the output signal c_level of the level output circuit 56 immediately after the start of the charge accumulation operation.
Is “level1.0”, the counter value count of the counter 55 becomes “3” for a high-luminance subject in which the output signal p_out of the peak detection circuit 53 rapidly rises, and the charge accumulation operation is performed. Will end. For this reason, it takes a very long time, it is impossible to properly control the charge accumulation operation time, and the level of the video signal of the subject exceeds the dynamic range, which may cause a problem of image distortion.

【0024】そこで、本発明は、上記の欠点を除去する
ために成されたもので、如何なる被写体に対しても、常
に適切な電荷蓄積動作制御が可能であり、ダイナミック
レンジを有効に活用した画素信号の読み出しが可能であ
り、また、高精度なオートフォーカスも可能であり、さ
らには、回路規模も膨大にならず安価にこれを実現する
光電変換装置、その制御方法、焦点検出装置、及び光電
変換装置の制御方法を実施するための処理ステップをコ
ンピュータが読出可能に格納した記憶媒体を提供するこ
とを目的とする。
Therefore, the present invention has been made to eliminate the above-mentioned drawbacks, and it is always possible to appropriately control the charge accumulation operation for any subject and to effectively utilize the dynamic range of the pixel. A signal can be read out, high-precision autofocusing is possible, and furthermore, a photoelectric conversion device, a control method thereof, a focus detection device, and a photoelectric conversion device which realizes this at a low cost without increasing the circuit scale It is an object of the present invention to provide a storage medium in which processing steps for implementing a control method of a conversion device are stored in a computer readable manner.

【0025】[0025]

【課題を解決するための手段】斯かる目的下において、
第1の発明は、複数画素からなる光電変換素子及び所定
の制御情報を記憶する記憶手段を含む光電変換手段と、
上記記憶手段に記憶された制御情報に基づいて上記光電
変換手段での電荷蓄積動作を制御する制御手段とを備え
ることを特徴とする。
For such a purpose,
According to a first aspect, a photoelectric conversion unit including a photoelectric conversion element including a plurality of pixels and a storage unit that stores predetermined control information;
Control means for controlling the charge accumulation operation of the photoelectric conversion means based on the control information stored in the storage means.

【0026】第2の発明は、上記第1の発明において、
上記光電変換手段は、上記光電変換素子における蓄積電
荷の状態をモニタ出力するモニタ手段を更に含み、上記
制御手段は、上記記憶手段に記憶された制御情報に基づ
いて複数の状態情報から任意の状態情報を選択する選択
手段と、上記モニタ手段の出力と上記選択手段で選択さ
れた状態情報を比較する比較手段とを含み、上記比較手
段の比較結果に基づいて上記光電変換手段での電荷蓄積
動作を制御することを特徴とする。
According to a second aspect, in the first aspect,
The photoelectric conversion unit further includes a monitor unit that monitors and outputs a state of the accumulated charge in the photoelectric conversion element, and the control unit determines an arbitrary state from a plurality of state information based on control information stored in the storage unit. A selector for selecting information; and a comparator for comparing the output of the monitor with the status information selected by the selector. The charge storage operation of the photoelectric converter based on the comparison result of the comparator. Is controlled.

【0027】第3の発明は、複数画素からなる光電変換
素子及び所定の制御情報を記憶する記憶手段を含む光電
変換手段と、上記光電変換素子の蓄積電荷の信号を所定
の増幅率で増幅して読み出す読出手段と、上記記憶手段
に記憶された制御情報に基づいて上記読出手段での増幅
率を制御する制御手段とを備えることを特徴とする。
According to a third aspect of the present invention, there is provided a photoelectric conversion unit including a photoelectric conversion element composed of a plurality of pixels and a storage unit for storing predetermined control information, and amplifies a signal of the charge stored in the photoelectric conversion element at a predetermined amplification factor. And a control means for controlling an amplification factor in the reading means based on the control information stored in the storage means.

【0028】第4の発明は、上記第3の発明において、
上記光電変換手段は、上記光電変換素子における蓄積電
荷の状態をモニタ出力するモニタ手段を更に含み、上記
制御手段は、上記記憶手段に記憶された制御情報に基づ
いて複数の状態情報から任意の状態情報を選択する選択
手段と、上記モニタ手段の出力と上記選択手段で選択さ
れた状態情報を比較する比較手段とを含み、上記比較手
段の比較結果に基づいて上記読出手段での増幅率を制御
することを特徴とする。
According to a fourth aspect, in the third aspect,
The photoelectric conversion unit further includes a monitor unit that monitors and outputs a state of the accumulated charge in the photoelectric conversion element, and the control unit determines an arbitrary state from a plurality of state information based on control information stored in the storage unit. A selection means for selecting information; and a comparison means for comparing the output of the monitoring means with the state information selected by the selection means, and controls an amplification factor in the reading means based on a comparison result of the comparison means. It is characterized by doing.

【0029】第5の発明は、上記第1又は3の発明にお
いて、上記光電変換手段を複数備えることを特徴とす
る。
According to a fifth aspect, in the first or third aspect, a plurality of the photoelectric conversion units are provided.

【0030】第6の発明は、上記第2又は4の発明にお
いて、上記モニタ手段は、上記光電変換素子の最大蓄積
電荷量に基づいた情報をモニタ出力することを特徴とす
る。
In a sixth aspect based on the second or fourth aspect, the monitor means monitors and outputs information based on the maximum accumulated charge amount of the photoelectric conversion element.

【0031】第7の発明は、上記第2又は4の発明にお
いて、上記制御手段は、上記選択手段で選択された状態
情報を上記制御情報として上記記憶手段に記憶させるこ
とを特徴とする。
In a seventh aspect based on the second or fourth aspect, the control means stores the state information selected by the selection means in the storage means as the control information.

【0032】第8の発明は、上記第1又は3の発明にお
いて、上記光電変換手段は、上記光電変換素子及び記憶
手段が同一の基板上に形成されてなることを特徴とす
る。
An eighth invention is characterized in that, in the first or third invention, the photoelectric conversion means is formed by forming the photoelectric conversion element and the storage means on the same substrate.

【0033】第9の発明は、上記第1又は3の発明にお
いて、上記制御手段は、上記光電変換手段から読み出さ
れた蓄積電荷の信号に基づいて所定の情報を決定する決
定手段を含み、上記決定手段で決定された情報を上記制
御情報として上記記憶手段に記憶させることを特徴とす
る。
In a ninth aspect based on the first or third aspect, the control means includes a determination means for determining predetermined information based on a signal of the stored charge read from the photoelectric conversion means, The information determined by the determining means is stored in the storage means as the control information.

【0034】第10の発明は、複数画素からなる光電変
換素子での電荷蓄積動作を制御する制御方法であって、
上記光電変換素子に対応して設けられたメモリの制御情
報を読み出し、その制御情報に基づいて上記光電変換素
子での電荷蓄積動作を制御する制御ステップを含むこと
を特徴とする。
A tenth invention is a control method for controlling a charge accumulation operation in a photoelectric conversion element comprising a plurality of pixels,
A control step of reading control information of a memory provided corresponding to the photoelectric conversion element and controlling a charge accumulation operation in the photoelectric conversion element based on the control information.

【0035】第11の発明は、上記第10の発明におい
て、上記制御ステップは、上記光電変換素子での蓄積電
荷の状態をモニタ出力するモニタ出力ステップと、上記
メモリから読み出した制御情報に基づいて複数の状態情
報から任意の状態情報を選択する選択ステップと、上記
モニタ出力ステップによるモニタ出力と上記選択ステッ
プにより選択された状態情報を比較する比較ステップ
と、上記比較ステップの比較結果に基づいて上記光電変
換素子での電荷蓄積動作を制御する蓄積動作制御ステッ
プとを含むことを特徴とする。
According to an eleventh aspect based on the tenth aspect, the control step is based on a monitor output step of monitoring and outputting a state of accumulated charges in the photoelectric conversion element and control information read from the memory. A selection step of selecting arbitrary state information from a plurality of state information; a comparison step of comparing the monitor output by the monitor output step with the state information selected by the selection step; and a comparison step based on a comparison result of the comparison step. And a storage operation control step of controlling a charge storage operation in the photoelectric conversion element.

【0036】第12の発明は、上記第10の発明におい
て、上記制御ステップは、複数の上記光電変換素子に対
応して設けられた複数の上記メモリの制御情報に基づい
て、各光電変換素子での電荷蓄積動作を各々制御するス
テップを含むことを特徴とする。
[0036] In a twelfth aspect based on the tenth aspect, the control step is performed by each photoelectric conversion element based on control information of a plurality of memories provided corresponding to the plurality of photoelectric conversion elements. And controlling each of the charge accumulation operations.

【0037】第13の発明は、複数画素からなる光電変
換素子での蓄積電荷の信号を所定の増幅率で増幅して読
み出す動作を制御する制御方法であって、上記光電変換
素子に対応して設けられたメモリの制御情報を読み出
し、その制御情報に基づいて上記増幅率を制御する制御
ステップを含むことを特徴とする。
A thirteenth invention is a control method for controlling an operation of amplifying and reading out a signal of accumulated charges in a photoelectric conversion element comprising a plurality of pixels at a predetermined amplification factor. The method further includes a control step of reading control information of the provided memory and controlling the amplification factor based on the control information.

【0038】第14の発明は、上記第13の発明におい
て、上記制御ステップは、上記光電変換素子での蓄積電
荷の状態をモニタ出力するモニタ出力ステップと、上記
メモリから読み出した制御情報に基づいて複数の状態情
報から任意の状態情報を選択する選択ステップと、上記
モニタ出力ステップによるモニタ出力と上記選択ステッ
プにより選択された状態情報を比較する比較ステップ
と、上記比較ステップの比較結果に基づいて上記増幅率
を制御する増幅率制御ステップとを含むことを特徴とす
る。
In a fourteenth aspect based on the thirteenth aspect, the control step is based on a monitor output step of monitoring and outputting the state of the accumulated charge in the photoelectric conversion element and control information read from the memory. A selection step of selecting arbitrary state information from a plurality of state information; a comparison step of comparing the monitor output by the monitor output step with the state information selected by the selection step; and a comparison step based on a comparison result of the comparison step. And a gain control step of controlling the gain.

【0039】第15の発明は、上記第13の発明におい
て、上記制御ステップは、複数の上記光電変換素子に対
応して設けられた複数の上記メモリの制御情報に基づい
て、各光電変換素子での蓄積電荷の信号の読み出しの上
記増幅率を各々制御するステップを含むことを特徴とす
る。
In a fifteenth aspect based on the thirteenth aspect, the control step includes controlling each of the photoelectric conversion elements based on control information of a plurality of memories provided corresponding to the plurality of photoelectric conversion elements. Controlling each of the amplification factors for reading out the stored charge signal.

【0040】第16の発明は、上記第11又は14の発
明において、上記モニタ出力ステップは、上記光電変換
素子の最大蓄積電荷量に基づいた情報をモニタ出力する
ステップを含むことを特徴とする。
In a sixteenth aspect based on the eleventh or fourteenth aspect, the monitor output step includes a step of monitoring and outputting information based on the maximum accumulated charge amount of the photoelectric conversion element.

【0041】第17の発明は、上記第11又は14の発
明において、上記制御ステップは、上記選択ステップに
より選択された状態情報を上記制御情報として上記メモ
リに記憶させるステップを含むことを特徴とする。
In a seventeenth aspect based on the eleventh or fourteenth aspect, the control step includes a step of storing the state information selected by the selection step in the memory as the control information. .

【0042】第18の発明は、上記第10又は13の発
明において、上記制御ステップは、上記光電変換手段か
ら読み出された蓄積電荷の信号に基づいて所定の情報を
決定する決定ステップと、上記決定ステップにより決定
された情報を上記制御情報として上記メモリに記憶させ
る記憶ステップとを含むことを特徴とする。
According to an eighteenth aspect based on the tenth or thirteenth aspect, the control step includes a step of determining predetermined information based on a signal of the stored charge read from the photoelectric conversion means; And storing the information determined in the determining step as the control information in the memory.

【0043】第19の発明は、請求項1〜9の何れかに
記載の光電変換装置を含む焦点検出装置であることを特
徴とする。
A nineteenth aspect of the present invention is directed to a focus detection device including the photoelectric conversion device according to any one of the first to ninth aspects.

【0044】第20の発明は、請求項10〜18の何れ
かに記載の制御方法の処理ステップをコンピュータが読
出可能に格納した記憶媒体であることを特徴とする。
According to a twentieth aspect, the present invention is a storage medium storing the processing steps of the control method according to any one of claims 10 to 18 in a computer readable manner.

【0045】[0045]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0046】(1)第1の実施の形態(1) First Embodiment

【0047】本発明に係る光電変換装置は、例えば、図
1に示すような光電変換装置100により適用される。
The photoelectric conversion device according to the present invention is applied, for example, to a photoelectric conversion device 100 as shown in FIG.

【0048】この光電変換装置100は、多点AFが可
能に構成されており、上記図1に示すように、コントロ
ーラ1と、複数のセンサ列ブロック21 〜2n と、レベ
ル出力回路3と、選択信号付きバッファ4と、コンパレ
ータ5と、読出アンプ6とを備えている。
[0048] The photoelectric conversion device 100 is configured to enable multipoint AF, as shown in FIG. 1, a controller 1, a plurality of sensor array blocks 2 1 to 2 n, and the level output circuit 3 , A buffer 4 with a selection signal, a comparator 5, and a read amplifier 6.

【0049】また、複数のセンサ列ブロック21 〜2n
は、複数の測距点(以下、領域1〜nとする)に対応し
て設けられており、各々同様の構成をしている。例え
ば、領域1〜領域nのうち領域1に対応したセンサ列ブ
ロック21 は、アナログスイッチ111 及び121 と、
選択信号付きバッファ131 と、メモリ141 と、ピー
ク検知回路151 と、センサ161 と、RAM171
を備えている。
Further, a plurality of sensor row blocks 2 1 to 2 n
Are provided corresponding to a plurality of distance measuring points (hereinafter, referred to as areas 1 to n), and have the same configuration. For example, the sensor array blocks 2 1 corresponding to the region 1 of the areas 1 to n includes an analog switch 11 1 and 12 1,
A selection signal buffered 13 1, the memory 14 1, and a peak detection circuit 15 1, a sensor 16 1, and a RAM 17 1.

【0050】まず、上述のような光電変換装置100の
各構成部について説明する。
First, each component of the photoelectric conversion device 100 as described above will be described.

【0051】(コントローラ1)コントローラ(contro
ler )1は、制御手段に相当し、装置全体の動作制御、
特に、各センサ列ブロック21 〜2n での電荷蓄積動作
制御等を行う。尚、詳細は後述するが、コントローラ1
には、種々の動作制御を行うための処理プログラムが予
め格納されたプログラムメモリ18が設けられており、
このプログラムメモリ18に格納された処理プログラム
が、コントローラ1により読み出され実行されること
で、電荷蓄積動作制御等を含む装置全体の動作制御が実
施される。
(Controller 1) Controller
ler) 1 corresponds to a control means, which controls the operation of the entire apparatus,
In particular, it performs a charge accumulation control of each sensor array blocks 2 1 to 2 n. Although details will be described later, the controller 1
Is provided with a program memory 18 in which processing programs for performing various operation controls are stored in advance.
When the processing program stored in the program memory 18 is read and executed by the controller 1, the operation control of the entire apparatus including the charge accumulation operation control is performed.

【0052】(センサ列ブロック21 〜2n )センサ列
ブロック21 〜2n は、光電変換手段に相当する。そこ
で、例えば、センサ列ブロック21 において、センサ1
1 は、位相差検出方式のため1対のセンサアレイから
なり、約30〜80画素で1像、同じ画素数で2像を形
成するようになされている。
(Sensor Row Blocks 2 1 to 2 n ) The sensor row blocks 2 1 to 2 n correspond to photoelectric conversion means. Therefore, for example, in the sensor array block 2 1, sensor 1
6 1 consists of a pair of sensor arrays for phase difference detection method is adapted to form two images 1 image, with the same number of pixels at about 30 to 80 pixels.

【0053】ピーク検知回路151 は、モニタ手段に相
当し、センサ161 での電荷蓄積動作中に、その最大蓄
積電荷量(複数画素中、一番高い出力を示している画素
の出力値)を検知し、それをアナログスイッチ121
対して出力する。この時、アナログスイッチ121 がコ
ントローラ1からの信号psel_1 によりON状態であれ
ば、ピーク検知回路151 の出力信号p _out は、アナ
ログスイッチ121 を介して、コンパレータ51 の1つ
の入力端子(”+”端子)に対して出力される。
[0053] Peak detection circuit 15 1 corresponds to the monitor means, in the charge accumulation operation of the sensor 16 1, (the output values of the pixels in the plurality of pixels, shows the highest output) the maximum accumulated charge amount detects and outputs it to the analog switch 12 1. In this case, if the ON state by a signal psel_1 of the analog switch 12 1 is from the controller 1, the output signal p _out peak detecting circuit 15 1 via the analog switch 12 1, the comparator 5 of the one input terminal ( Output to the "+" terminal).

【0054】メモリ141 は、センサ161 での電荷蓄
積動作終了と同時に、センサ161に蓄積された電荷を
画素信号として一時的に保持する。この時、アナログス
イッチ111 がコントローラ1からの信号sel _1 によ
りON状態であれば、コントローラ1が出力する信号sh
ift がメモリ14に与えられることで、メモリ141
保持された画素信号s _out は、アナログスイッチ11
1 を介して、読出アンプ6の入力端子に対して順次出力
される。
[0054] Memory 14 1, the charge accumulation operation ends of the sensor 16 1 and at the same time, temporarily stores the charges accumulated in the sensor 16 1 as a pixel signal. In this case, if the ON state by the signal sel _1 from the analog switches 11 1 controller 1, the signal controller 1 outputs sh
ift By is given to the memory 14, the pixel signal s _out held in the memory 14 1, the analog switch 11
Via 1 , the data is sequentially output to the input terminal of the read amplifier 6.

【0055】RAM171 は、記憶手段に相当し、セン
サ16での電荷蓄積動作に関する情報(制御情報)を記
憶するメモリであり、コントローラ1からの信号ltcR_
1 が与えられると、後述するレベル出力回路3からの信
号Rin の値が書き込まれる。また、コントローラ1から
選択信号付きバッファ131 に信号rsel_1 が与えられ
ると、RAM171 の出力信号Roは、信号r _out とし
て、選択信号付きバッファ131 を介して出力される。
この出力された信号r _out は、読出アンプ6及びレベ
ル出力回路3に与えられる。ここで、信号r _out は、
2ビットのデータである。
[0055] RAM 17 1 corresponds to the storage unit, a memory for storing information (control information) about the charge accumulation of the sensor 16, a signal from the controller 1 LtcR_
When 1 is given, the value of the signal Rin from the level output circuit 3 described later is written. Further, when the signal rsel_1 is applied to the selection signal buffered 13 1 from the controller 1, the output signal Ro of the RAM 17 1, as a signal r _out, is outputted through the selection signal buffered 13 1.
The output signal r_out is provided to the read amplifier 6 and the level output circuit 3. Here, the signal r_out is
It is 2-bit data.

【0056】尚、他のセンサ列ブロック22 〜2n につ
いては、上述のセンサ列ブロック2 1 と同様であるた
め、その詳細な説明は省略する。
The other sensor row block 2Two~ 2nNitsu
In addition, the above-described sensor row block 2 1Same as
Therefore, the detailed description is omitted.

【0057】(レベル出力回路3)レベル出力回路3
は、選択手段又は決定手段に相当し、例えば、図2に示
すように、3つの抵抗器r _1 ,r _2 ,r _3 と、4
つのアナログスイッチ21〜24と、アンプ25と、デ
コーダ26と、セレクタ27と、カウンタ28とを備え
ており、セレクタ27には、センサ列ブロック21 〜2
n から選択的に出力される信号r _out (例えば、セン
サ列ブロック21 では、RAM171 から選択信号付き
バッファ131 を介して出力される信号r _out )が与
えられ、アンプ25の出力信号c _level 及びカウンタ
28の出力信号c _out がレベル出力回路3の出力とさ
れる。ここで、出力信号c _out は、2ビットのデータ
である。
(Level Output Circuit 3) Level Output Circuit 3
Corresponds to a selection means or a determination means. For example, as shown in FIG. 2, three resistors r_1, r_2, r_3 and 4
One of the analog switches 21 to 24, an amplifier 25, a decoder 26, a selector 27, and a counter 28, the selector 27, the sensor array blocks 2 1 to 2
signal r _out selectively output from the n (e.g., the sensor array block 2 1, RAM 17 1 signal r _out output through the selection signal buffered 13 1 from) is applied, the output signal c of the amplifier 25 _Level and the output signal c_out of the counter 28 are output from the level output circuit 3. Here, the output signal c_out is 2-bit data.

【0058】このようなレベル出力回路3において、3
つの抵抗器r _1 ,r _2 ,r _3は、2つの参照電位v
ref1 ,vref2 間に設けられており、これにより、2つ
の参照電位vref1 ,vref2 は4つに分圧され、その4つ
の電圧値(状態情報としてのレベル値)level1.3,leve
l1.2,level1.1,level1.0は、アナログスイッチ21〜
24に対応して出力される。この時、デコーダ26の出
力により、アナログスイッチ21〜24の何れか1つが
ON状態となり、そのON状態となったアナログスイッ
チの出力のみがアンプ25の入力端子に対して出力され
る。これにより、4つのレベル値level1.3,level1.2,
level1.1,level1.0の何れか1つのレベル値が選択さ
れ、その選択されたレベル値が信号c _level として、
アンプ25から出力されることになる。
In such a level output circuit 3, 3
The two resistors r_1, r_2, r_3 have two reference potentials v
ref1 and vref2, whereby the two reference potentials vref1 and vref2 are divided into four, and the four voltage values (level values as state information) level1.3, level
l1.2, level1.1, level1.0 are analog switches 21-
24 is output. At this time, any one of the analog switches 21 to 24 is turned on by the output of the decoder 26, and only the output of the turned on analog switch is output to the input terminal of the amplifier 25. This gives four level values level1.3, level1.2,
One of the level values of level1.1 and level1.0 is selected, and the selected level value is used as a signal c_level,
The signal is output from the amplifier 25.

【0059】デコーダ26は、セレクタ27の出力信号
sel _out に従って、4つのアナログスイッチ21〜2
4の何れか1つを選択して、その選択したアナログスイ
ッチをON状態とする信号を出力する。ここで、出力信
号sel _out は、2ビットのデータである。
The decoder 26 outputs the output signal of the selector 27
According to sel_out, four analog switches 21 to 2
4 is selected, and a signal for turning on the selected analog switch is output. Here, the output signal sel_out is 2-bit data.

【0060】セレクタ27は、コントローラ1からの信
号sel _level が与えられることで、カウンタ28の出
力信号c _out と、センサ列ブロック21 〜2n から選
択的に出力される信号r _out との何れかを選択し、そ
の選択した信号を信号sel _out として、デコーダ26
に対して出力する。
[0060] The selector 27, that given the signal sel _level from the controller 1, the output signal c _out counter 28, any of the signals r _out selectively output from the sensor array block 2 1 to 2 n And the selected signal is used as the signal sel_out, and the decoder 26
Output to

【0061】カウンタ28は、コントローラ1からの信
号rst _level が与えられることで、そのカウント値
が”0”に初期化され、コントローラ1からの信号G _
upが与えられることで、そのカウント値がインクリメン
トされる。このカウンタ28のカウント値が信号c _ou
t となる。尚、カウンタ28に与えられるコントローラ
1からの信号max _level については後述する。
When the signal rst_level from the controller 1 is given to the counter 28, the count value is initialized to “0”, and the signal G__
When up is given, the count value is incremented. The count value of the counter 28 is the signal c_ou
t. Note that the signal max_level from the controller 1 given to the counter 28 will be described later.

【0062】(選択信号付きバッファ4)選択信号付き
バッファ4には、レベル出力回路3からの信号c _out
(カウンタ28のカウント値)が与えられており、選択
信号付きバッファ4は、コントローラ1から信号W _ra
m が与えられることで、その信号c _out を、センサ列
ブロック21 〜2n のRAM171 〜17n に書き込む
信号Rin として出力する。
(Buffer 4 with Selection Signal) The buffer 4 with selection signal has a signal c_out from the level output circuit 3.
(The count value of the counter 28), the buffer 4 with the selection signal is supplied from the controller 1 to the signal W_ra.
m By given, the signal c _out, and outputs a signal Rin is written in RAM 17 1 to 17 n of sensor array blocks 2 1 to 2 n.

【0063】(コンパレータ5)コンパレータ5は、比
較手段に相当し、レベル出力回路3からの信号c _leve
l (アンプ25の出力)と、センサ列ブロック21 〜2
n から選択的に出力される信号p _out (例えば、セン
サ列ブロック21 では、ピーク検知回路151 からアナ
ログスイッチ121 を介して出力される信号p _out )
が与えられる。そして、コンパレータ5は、これらの信
号c _level と信号p _out を比較し、この比較結果を
信号compとしてコントローラ1に対して出力する。尚、
コンパレータ5の出力信号compは、信号p _out が信号
c _level より大きい場合に”1”となる。
(Comparator 5) The comparator 5 corresponds to comparing means, and outputs a signal c_leve from the level output circuit 3.
and l (the output of the amplifier 25), the sensor array blocks 2 1 to 2
signal p _out selectively output from the n (e.g., the sensor array block 2 1, the signal p _out output from the peak detecting circuit 15 1 via the analog switch 12 1)
Is given. Then, the comparator 5 compares the signal c_level with the signal p_out, and outputs the comparison result to the controller 1 as a signal comp. still,
The output signal comp of the comparator 5 is the signal p_out
It becomes "1" when it is larger than c_level.

【0064】読出アンプ6は、読出手段に相当し、セン
サ列ブロック21 〜2n から選択的に出力される信号r
_out (例えば、センサ列ブロック21 では、RAM1
1から選択信号付きバッファ131 を介して出力され
る信号r _out )、及びセンサ列ブロック21 〜2n
ら選択的に出力される画素信号s _out (例えば、セン
サ列ブロック21 では、メモリ141 からアナログスイ
ッチ121 を介して出力される画素信号s _out )が与
えられる。そして、読出アンプ6は、画素信号s _out
に、信号r _out に従ったゲインをかけて、信号Voutと
して出力する。
[0064] read amplifier 6 corresponds to the read means, the signal r is selectively output from the sensor array block 2 1 to 2 n
_Out (e.g., the sensor array block 2 1, RAM 1
7 1 from the signal r _out output via a selection signal buffered 13 1), and a pixel signal s _out selectively output from the sensor array block 2 1 to 2 n (e.g., the sensor array block 2 1, pixel signal s _out output from the memory 14 1 via the analog switch 12 1) is given. Then, the read amplifier 6 outputs the pixel signal s_out
Is multiplied by a gain according to the signal r_out, and is output as a signal Vout.

【0065】以上、光電変換装置100の各構成部につ
いて説明した。つぎに、光電変換装置100全体の動作
制御、特に、センサ列ブロック21 〜2n での電荷蓄積
動作制御を行うコントローラ1について具体的に説明す
る。尚、本発明に係る制御方法は、このコントローラ1
により実施される。
The components of the photoelectric conversion device 100 have been described above. Next, the photoelectric conversion apparatus 100 overall operation control, in particular, will be specifically described controller 1 that performs a charge accumulation operation control in the sensor array block 2 1 to 2 n. Note that the control method according to the present invention uses the controller 1
It is implemented by.

【0066】そこで、例えば、コントローラ1のプログ
ラムメモリ18には、図3〜図5に示すようなフローチ
ャートに従った処理プログラムが予め格納されており、
これらの処理プログラムがコントローラ1により読み出
され実行されることで、以下のような電荷蓄積動作制御
が行われる。
Therefore, for example, a processing program according to flowcharts as shown in FIGS. 3 to 5 is stored in advance in the program memory 18 of the controller 1,
By reading and executing these processing programs by the controller 1, the following charge accumulation operation control is performed.

【0067】(メイン処理:図3)先ず、コントローラ
1は、次のようなリセット処理を行う(ステップS10
1)。
(Main Processing: FIG. 3) First, the controller 1 performs the following reset processing (step S10).
1).

【0068】(メイン処理−リセット処理:図4)先
ず、コントローラ1は、リセット信号rst を各センサ列
ブロック21 〜2nのセンサ161 〜16n に対して出
力する(ステップS201)。これにより、各センサ列
ブロック21 〜2n のセンサ161 〜16n は、電荷が
クリアされ、ここより実際の電荷蓄積動作が開始する。
[0068] (Main Processing - reset processing: 4) First, the controller 1 outputs a reset signal rst the sensor 16 1 ~ 16 n for each sensor array blocks 2 1 to 2 n (step S201). Thus, the sensor 16 1 ~ 16 n for each sensor array blocks 2 1 to 2 n, the charge is cleared, the actual charge accumulation than now begins.

【0069】次に、コントローラ1は、センサ列ブロッ
ク選択(領域選択)のための内部レジスタ(図示せず)
のレジスタ値r _sel を初期値”1”にセットする(ス
テップS202)。
Next, the controller 1 has an internal register (not shown) for selecting a sensor row block (selecting an area).
Is set to the initial value "1" (step S202).

【0070】次に、コントローラ1は、信号max _leve
l をレベル出力回路3に対して出力する(ステップS2
03)。これにより、レベル出力回路3のカウンタ28
のカウント値(信号c _out )が”3”となる。
Next, the controller 1 outputs the signal max_leve
is output to the level output circuit 3 (step S2).
03). Thereby, the counter 28 of the level output circuit 3
Count value (signal c_out) becomes “3”.

【0071】次に、コントローラ1は、信号W _ram を
選択信号付きバッファ4に対して出力すると共に、レジ
スタ値r _sel に従って選択したセンサ列ブロック2x
のRAM17x に対して、信号ltcR_x (x=1 〜n )を
出力する(ステップS204)。ここで、レジスタ値r
_sel は、選択するセンサ列ブロック(領域)を示すも
のであるため、”x=r _sel ”の関係となる。これによ
り、レジスタ値r _sel に対応したセンサ列ブロック2
x (x=r _sel=1 〜n )のRAM17x には、レベル出
力回路3の出力信号c _out (カウント値=”3”)が
書き込まれる。
Next, the controller 1 outputs the signal W_ram to the buffer 4 with a selection signal, and also selects the sensor row block 2x selected according to the register value r_sel.
The signal ltcR_x (x = 1 to n) is output to the RAM 17x (step S204). Where the register value r
Since _sel indicates a sensor row block (area) to be selected, it has a relationship of “x = r_sel”. Thereby, the sensor row block 2 corresponding to the register value r_sel
The output signal c_out (count value = "3") of the level output circuit 3 is written into the RAM 17x of x (x = r_sel = 1 to n).

【0072】そして、コントローラ1は、レジスタ値r
_sel が”n”であるか否か、すなわち全ての領域1〜
領域nに対応したセンサ列ブロック21 〜2n のRAM
17 1 〜17n に”3”が書き込まれたか否かを判別す
る(ステップS205)。
Then, the controller 1 sets the register value r
_Sel is "n", that is, all the areas 1 to
Sensor row block 2 corresponding to area n1~ 2nRAM of
17 1~ 17nTo determine whether "3" has been written to
(Step S205).

【0073】ステップS205の判別の結果、書き込み
終了でない場合、コントローラ1は、レジスタ値r _se
l をインクリメントして(ステップS206)ステップ
S204に戻り、以降の処理を繰り返し行う。これによ
り、全ての領域1〜領域nに対応したセンサ列ブロック
1 〜2n のRAM171 〜17n には”3”が書き込
まれる。この後、上記図3のメイン処理にリターンする
(ステップS207)。
If the result of determination in step S205 is that writing has not been completed, the controller 1 sets the register value r_se
l is incremented (step S206), the process returns to step S204, and the subsequent processing is repeated. Thus, the RAM 17 1 to 17 n all areas 1 n sensor arrays corresponding to the block 2 1 ~2 n "3" is written. Thereafter, the process returns to the main process of FIG. 3 (step S207).

【0074】(メイン処理:図3)上述のステップS1
01のリセット処理が終了すると、次に、コントローラ
1は、内部タイマ(図示せず)を初期値”0”(timer
=0)にセットすることで、電荷蓄積動作の時間計測を
開始する(ステップS102)。
(Main Processing: FIG. 3) Step S1
01, the controller 1 then resets an internal timer (not shown) to an initial value “0” (timer
= 0), the time measurement of the charge accumulation operation is started (step S102).

【0075】次に、コントローラ1は、上述のリセット
処理で用いた内部レジスタのレジスタ値r _sel を初期
値”1”にセットする(ステップS103)。
Next, the controller 1 sets the register value r_sel of the internal register used in the above-described reset processing to the initial value "1" (step S103).

【0076】次に、コントローラ1は、内部タイマのタ
イマ値timer が最大蓄積時間Etimeを超えたか否かを判
別する(ステップS104)。この判別の結果、”time
r ≧Etime ”であった場合、後述するステップS109
に進む。
Next, the controller 1 determines whether or not the timer value timer of the internal timer has exceeded the maximum accumulation time Etime (step S104). As a result of this judgment, "time
If r ≧ Etime ”, step S109 to be described later
Proceed to.

【0077】ステップS104の判別の結果、”timer
≧Etime ”でなかった場合、コントローラ1は、レジス
タ値r _sel に従って選択したセンサ列ブロック2x の
アナログスイッチ12x に対して、信号psel_x を出力
する。また、コントローラ1は、信号rsel_x をセンサ
列ブロック2x の選択信号付きバッファ13x に対して
出力すると共に、信号sel _level をレベル出力回路3
に対して出力する(ステップS104)。これにより、
センサ列ブロック2x のピーク検知回路15x の出力信
号(最大蓄積電荷量)は、アナログスイッチ12x を介
して、信号p _out として、コンパレータ5の1つの入
力端子(”+”端子)に対して出力される。また、セン
サ列ブロック2x のRAM17x の出力は、選択信号付
きバッファ13x を介して、信号r _out として、読出
アンプ6及びレベル出力回路3に与えられる。そして、
レベル出力回路3では、セレクタ27により信号r _ou
t が選択され、その選択信号はそのまま信号sel _out
としてデコーダ26に与えらる。デコーダ26は、信号
sel _out に従って、4つのレベル値level1.3,level
1.2,level1.1,level1.0の何れか1つのレベル値を選
択する。その選択されたレベル値は、アンプ25を介し
て、信号c _level として出力される。
As a result of the determination in step S104, "timer
If ≧ Etime ”, the controller 1 outputs a signal psel_x to the analog switch 12x of the sensor row block 2x selected according to the register value r_sel. The controller 1 also outputs the signal rsel_x to the sensor row block 2x. And the signal sel_level is output to the level output circuit 3x.
Is output (step S104). This allows
The output signal (maximum accumulated charge) of the peak detection circuit 15x of the sensor row block 2x is output to one input terminal ("+" terminal) of the comparator 5 as a signal p_out via the analog switch 12x. You. The output of the RAM 17x of the sensor array block 2x is supplied to the read amplifier 6 and the level output circuit 3 as a signal r_out via a buffer 13x with a selection signal. And
In the level output circuit 3, the signal r_ou is output by the selector 27.
t is selected, and the selected signal remains unchanged as the signal sel_out
To the decoder 26. The decoder 26 outputs the signal
According to sel_out, four level values level1.3, level
Select one of 1.2, level1.1, and level1.0. The selected level value is output via the amplifier 25 as a signal c_level.

【0078】次に、コントローラ1は、コンパレータ5
の出力信号compが”1”であるか否か、すなわちレベル
出力回路3の出力信号(レベル値)c _level がセンサ
列ブロック2x のピーク検知回路15x の出力信号p _
out よりも大きいか否かを判別する(ステップS10
6)。この判別の結果、”comp=1”であった場合に
は、後述するステップS109の処理に進む。
Next, the controller 1 controls the comparator 5
Is not "1", that is, the output signal (level value) c_level of the level output circuit 3 is the output signal p__ of the peak detection circuit 15x of the sensor row block 2x.
It is determined whether it is larger than out (step S10).
6). If “comp = 1” as a result of this determination, the process proceeds to step S109 described below.

【0079】ステップS106の判別の結果、”comp=
1”でなかった場合、コントローラ1は、内部タイマの
タイマ値timer が中間蓄積時間Htime であるか否かを判
別する(ステップS107)。この判別の結果、”time
r =Htime ”でなかった場合には、後述するステップS
110の処理に進む。ここで、この”timer =Htime ”
の意味は、内部タイマのタイマ値timer が中間蓄積時間
Htime におおよそ等しいかという判別を意味し、後述す
るゲイン判別動作を全領域で終了できる時間は、充分”
timer =Htime ”と判別できる。
As a result of the determination in step S106, "comp =
If it is not 1 ", the controller 1 determines whether or not the timer value timer of the internal timer is the intermediate accumulation time Htime (step S107). As a result of this determination," time "
If it is not r = Htime ", step S described later
Proceed to 110. Here, this “timer = Htime”
Means that the timer value of the internal timer is the intermediate accumulation time
Htime is equivalent to the determination, and the time for which the gain determination operation described later can be completed in the entire area is sufficient.
timer = Htime ".

【0080】ステップS107の判別の結果、”timer
=Htime ”であった場合、コントローラ1は、次のよう
なゲイン判別処理を行う(ステップS108)。
As a result of the determination in step S107, "timer
= Htime ", the controller 1 performs the following gain determination processing (step S108).

【0081】(メイン処理−ゲイン判別処理:図5)先
ず、コントローラ1は、信号rst _level をレベル出力
回路3に対して出力する(ステップS301)。これに
より、レベル出力回路3では、カウンタ28のカウント
値が”0”にクリアされ、その出力信号c _out は、”
0”として出力される。
(Main Processing-Gain Discrimination Processing: FIG. 5) First, the controller 1 outputs a signal rst_level to the level output circuit 3 (step S301). As a result, in the level output circuit 3, the count value of the counter 28 is cleared to “0”, and the output signal c_out becomes “0”.
It is output as "0".

【0082】次に、コントローラ1は、コンパレータ5
の出力信号compが”1”であるか否か、すなわちレベル
出力回路3の出力信号c _level がセンサ列ブロック2
x のピーク検知回路15x の出力信号p _out よりも大
きいか否かを判別する(ステップS302)。この判別
の結果、”comp=1”でなかった場合には、後述するス
テップS305の処理に進む。
Next, the controller 1 controls the comparator 5
Is not "1", that is, the output signal c_level of the level output circuit 3 is
It is determined whether or not x is larger than the output signal p_out of the peak detection circuit 15x (step S302). If the result of this determination is not "comp = 1", the flow proceeds to the processing of step S305 described later.

【0083】ステップS302の判別の結果、”comp=
1”であった場合、コントローラ1は、レベル出力回路
3の出力信号c _out が”3”であるか否かを判別する
(ステップS303)。この判別の結果、”c _out =
3”であった場合には、後述するステップS305の処
理に進む。
As a result of the determination in step S302, "comp =
If it is "1", the controller 1 determines whether or not the output signal c_out of the level output circuit 3 is "3" (step S303). As a result of this determination, "c_out =
If it is 3 ", the process proceeds to step S305 described below.

【0084】ステップS303の判別の結果、”c _ou
t =3”でなかった場合、コントローラ1は、信号G _
upをレベル出力回路3に対して出力する(ステップS3
04)。これにより、レベル出力回路3では、カウンタ
28のカウント値(c _out )がインクリメントされ
る。その後、上述したステップS302に戻り、以降の
処理を繰り返し行う。
As a result of the determination in step S303, "c_ou
If t = 3 ”is not satisfied, the controller 1 outputs the signal G_
is output to the level output circuit 3 (step S3).
04). Thereby, in the level output circuit 3, the count value (c_out) of the counter 28 is incremented. Thereafter, the process returns to step S302 described above, and the subsequent processing is repeated.

【0085】上述したステップS302にて”comp=
1”でないと判別された場合、又は、ステップS303
にて”c _out =3”であると判別された場合、コント
ローラ1は、信号W _ram を選択信号付きバッファ4に
対して出力すると共に、センサ列ブロック2x のRAM
x に対して信号ltcR_x を出力する(ステップS30
5)。これにより、センサ列ブロック2x のRAM17
x には、レベル出力回路3の出力信号c _out が書き込
まれる。この処理の後、上記図3のメイン処理に戻る
(ステップS306)。
In step S302, “comp =
If it is determined that it is not “1”, or step S303
When the controller 1 determines that “c_out = 3”, the controller 1 outputs the signal W_ram to the buffer 4 with the selection signal and the RAM of the sensor array block 2x.
Output signal ltcR_x for x (step S30)
5). Thereby, the RAM 17 of the sensor row block 2x is
In x, the output signal c_out of the level output circuit 3 is written. After this process, the process returns to the main process of FIG. 3 (step S306).

【0086】ここで、上述のように、このゲイン判別処
理では、センサ列ブロック2x のピーク検知回路15x
の出力信号p _out を基に、読出アンプ6でのゲインの
判別、すなわち電荷蓄積動作を終了させるレベル(レベ
ル出力回路3の出力信号c _level )の決定を行って、
そのレベルに対応したカウント値(c _out )をセンサ
列ブロック2x のRAM17x に書き込む。このカウン
ト値(c _out )、すなわちレベル出力回路3のカウン
タ28のカウント値は、初期値”0”から1つずつカウ
ントアップしていくため、それに伴ってレベル出力回路
3の出力信号c _level も、”level1.0”から”level
1.1”へ、”level1.1”から”level1.2”へというよう
に、徐々にレベルが上がる。
Here, as described above, in this gain determination processing, the peak detection circuit 15x of the sensor row block 2x
Is determined on the basis of the output signal p_out of the read amplifier 6, that is, the level (the output signal c_level of the level output circuit 3) at which the charge accumulation operation is completed is determined.
The count value (c_out) corresponding to the level is written in the RAM 17x of the sensor row block 2x. The count value (c_out), that is, the count value of the counter 28 of the level output circuit 3 is counted up one by one from the initial value “0”, and accordingly, the output signal c_level of the level output circuit 3 is also increased. , From “level1.0” to “level”
The level gradually rises from "1.1" to "level1.1" to "level1.2".

【0087】したがって、先ず、”level1.0”で”comp
=1”とならない時は、ピーク検知回路15x の出力信
号p _out が”level1.0”よりも低いということになる
ため、電荷蓄積動作終了するレベルが”level1.0”と決
定され、RAM17x には、そのレベルに対応したカウ
ント値(c _out =0)が書き込まれる。そして、”le
vel1.0”で”comp=1”となった後、”level1.1”で”
comp=1”とならない時は、ピーク検知回路15x の出
力信号p _out が”level1.0”と”level1.1”の間にあ
るということになるため、電荷蓄積動作終了するレベル
が”level1.1”と決定され、RAM17x には、そのレ
ベルに対応したカウント値(c _out =1)が書き込ま
れる。以降同様にして、出力信号p _out が”level1.
1”と”level1.2”の間にある時には”level1.2”に決
定され、出力信号p _out が”level1.2”と”level1.
3”の間にある時には”level1.3”に決定され、各々対
応したカウント値(c _out =2、3)の書き込みが行
われる。
Therefore, first, “level1.0” and “comp”
When = 1 does not occur, it means that the output signal p_out of the peak detection circuit 15x is lower than "level1.0", so that the level at which the charge accumulation operation ends is determined to be "level1.0", and is stored in the RAM 17x. Is written with a count value (c_out = 0) corresponding to the level.
After "comp = 1" in "vel1.0", "level1.1"
If comp = 1 is not satisfied, it means that the output signal p_out of the peak detection circuit 15x is between "level1.0" and "level1.1", and the level at which the charge accumulation operation ends is "level1. 1 ", and the count value (c_out = 1) corresponding to the level is written into the RAM 17x. Similarly, the output signal p_out is changed to" level1.
When it is between “1” and “level1.2”, it is determined to be “level1.2” and the output signal p_out is “level1.2” and “level1.
When it is between "3", it is determined to be "level1.3", and the corresponding count values (c_out = 2, 3) are written.

【0088】(メイン処理:図3)一方、ステップS1
04の判別の結果”timer ≧Etime ”であった場合(内
部タイマのタイマ値timer が最大蓄積時間Etime を超え
たとき)、又は、ステップS106の判別の結果”comp
=1”であった場合(レベル出力回路3の出力信号(レ
ベル値)c _level が、センサ列ブロック2x のピーク
検知回路15x の出力信号p _out を上回ったとき)、
コントローラ1は、電荷蓄積動作終了とし、これを示す
信号trans をセンサ列ブロック2x のセンサ16x に対
して出力する(ステップS109)。これにより、領域
xに対応したセンサ列ブロック2x では、センサ16x
の各画素に蓄積された電荷が各々画素信号としてメモリ
14x に転送され、センサ16x での電荷蓄積動作が終
了する。
(Main Processing: FIG. 3) On the other hand, Step S1
If the result of the determination in step 04 is “timer ≧ Etime” (when the timer value of the internal timer exceeds the maximum accumulation time Etime), or the result of the determination in step S106 is “comp”
= 1 "(when the output signal (level value) c_level of the level output circuit 3 exceeds the output signal p_out of the peak detection circuit 15x of the sensor row block 2x).
The controller 1 terminates the charge accumulation operation, and outputs a signal trans indicating this to the sensor 16x of the sensor row block 2x (step S109). Thereby, in the sensor row block 2x corresponding to the region x, the sensor 16x
The charges accumulated in each pixel are transferred to the memory 14x as pixel signals, and the charge accumulation operation in the sensor 16x ends.

【0089】このステップS109の処理後、又は、上
述したゲイン判別処理(ステップS108)後、又
は、”timer =Htime ”でなかった場合(内部タイマの
タイマ値timer が中間蓄積時間Htime を超えていないと
き)、コントローラ1は、内部レジスタのレジスタ値r
_sel が”n”であるか否か、すなわち全ての領域1〜
領域nに対応したセンサ列ブロック21 〜2n に対し
て、ステップS104〜S109の各処理を行ったか否
かを判別する(ステップS110)。
After the processing in step S109, or after the above-described gain determination processing (step S108), or when "timer = Htime" is not satisfied (the timer value timer of the internal timer does not exceed the intermediate accumulation time Htime). Time), the controller 1 sets the register value r of the internal register
_Sel is "n", that is, all the areas 1 to
The sensor column block 2 1 to 2 n corresponding to the area n, it is determined whether or not subjected to the processing in steps S104 to S109 (step S110).

【0090】このステップS110の判別の結果、”r
_sel =n”であった場合、コントローラ1は、初期領
域1のセンサ列ブロック21 を対象とするために、内部
レジスタのレジスタ値r _sel を”1”に戻し、ステッ
プS104からの各処理を繰り返し行う。また、”r _
sel =n”でなかった場合には、コントローラ1は、次
の領域(x+1)のセンサ列ブロック2x+1 を対象とす
るために、内部レジスタのレジスタ値r _sel をインク
リメントして、ステップS104からの各処理を繰り返
し行う。
As a result of the determination in step S110, "r
_Sel = n "if a was the controller 1, in order to cover the sensor array block 2 of the early region 1, the register value r _sel internal registers" 1 back to ", the processing from step S104 Repeat "r_
If sel = n ″ is not satisfied, the controller 1 increments the register value r_sel of the internal register to target the sensor array block 2 x + 1 in the next area (x + 1), and then proceeds to step S104. Are repeated.

【0091】以上、コントロール1によるセンサ列ブロ
ック21 〜2n での電荷蓄積動作制御を説明した。そこ
で、図6(A)及び(B)を用いて、上述の電荷蓄積動
作制御によるセンサ列ブロック21 〜2n の動作を模式
的に以下説明する。
[0091] The foregoing has described a charge accumulation operation control in the sensor array block 2 1 to 2 n by the control 1. Therefore, with reference to FIGS. 6 (A) and 6 (B), illustrating the operation of the sensor array blocks 2 1 to 2 n by the charge accumulation operation control described above schematically below.

【0092】尚、上記図6(A)及び(B)では、横軸
は電荷蓄積動作時間を示し、縦軸はレベル出力回路3の
出力信号c _level 及びセンサ列ブロック2x のピーク
検知回路15x の出力信号p _out の値を示すものとす
る。また、上記図6(A)は、比較的被写体が明るく、
各画素信号のピーク出力、すなわちセンサ列ブロック2
x のピーク検知回路15x の出力信号p _out が速く上
昇する場合を示しており、上記図6(B)は、これとは
逆に比較的被写体が暗く、各画素信号のピーク出力が遅
く上昇する場合を示している。
In FIGS. 6A and 6B, the horizontal axis represents the charge accumulation operation time, and the vertical axis represents the output signal c_level of the level output circuit 3 and the peak detection circuit 15x of the sensor row block 2x. It indicates the value of the output signal p_out. FIG. 6A shows that the subject is relatively bright,
Peak output of each pixel signal, that is, sensor row block 2
6B shows a case where the output signal p_out of the x peak detection circuit 15x rises quickly. In contrast to this, FIG. 6B shows that the subject is relatively dark and the peak output of each pixel signal rises slowly. Shows the case.

【0093】(図6(A)の場合)先ず、電荷蓄積動作
が開始されると、全ての領域1〜領域nに対応したセン
サ列ブロック21 〜2n のRAM171 〜17n に”
3”が書き込まれるため、レベル出力回路3の出力信号
c _level は、”level1.3”となる。そして、ある領域
xのセンサ列ブロック2x のピーク検知回路15x の出
力信号p _out が、この”level1.3”に達したとき(P
_A点)には、そのセンサ列ブロック2x での電荷蓄積
動作は終了する。尚、他の領域に対応するセンサ列ブロ
ックについも同様である。
[0093] (in the case of FIG. 6 (A)) First, the charge accumulation operation is started, the RAM 17 1 to 17 n all areas 1 n sensor array blocks 2 1 to 2 n corresponding to "
3 "is written, the output signal of the level output circuit 3 is output.
c_level is “level1.3”. Then, when the output signal p_out of the peak detection circuit 15x of the sensor row block 2x in a certain area x reaches this "level1.3" (P
At the point _A), the charge accumulation operation in the sensor row block 2x ends. The same applies to the sensor row blocks corresponding to other areas.

【0094】(図6(B)の場合)先ず、電荷蓄積動作
が開始されると、全ての領域1〜領域nに対応したセン
サ列ブロック21 〜2n のRAM171 〜17n に”
3”が書き込まれるため、レベル出力回路3の出力信号
c _level は、”level1.3”となる。ここで、この場合
には、各画素信号のピーク出力(p _out )が遅く上昇
する場合であることにより、電荷蓄積動作時間(内部タ
イマのタイマ値timer )が中間蓄積時間Htime となった
とき(P_B1点)、上記図5のゲイン判別処理(ステ
ップS108)が行われ、各領域1〜nに対応したセン
サ列ブロック21 〜2 n に対して電荷蓄積動作終了のレ
ベル(c _level )が決定される。この図6(B)で
は、ある領域xのセンサ列ブロック2x のピーク検知回
路15x の出力信号p _out が、”level1.1”と”leve
l1.2”の間にあるため、このセンサ列ブロック2x に対
しては、c _level が”level1.2”と決定され、この情
報(この場合には、”c _out =2”)がRAM17x
に書き込まれる。そして、ピーク検知回路15x の出力
信号p _out が”level1.2”に達したとき(P_B2
点)に、そのセンサ列ブロック2x での電荷蓄積動作は
終了する。尚、この領域x以外の領域にに対応するセン
サ列ブロックについも同様に、各々電荷蓄積動作終了の
レベルが決定され、その情報がRAMに書き込まれ、決
定された電荷蓄積動作終了のレベルにピーク出力が達し
たときに、そのセンサ列ブロックでの電荷蓄積動作は終
了する。
(Case of FIG. 6B) First, the charge accumulation operation
Is started, the sensors corresponding to all the areas 1 to n are started.
Sub row block 21~ 2nRAM 171~ 17nTo
3 "is written, the output signal of the level output circuit 3 is output.
c_level is “level1.3”. Where in this case
, The peak output (p_out) of each pixel signal rises slowly
The charge storage operation time (internal
Ima's timer value timer) has reached the intermediate storage time Htime
At this time (P_B1 point), the gain determination process (step
Step S108) is performed, and the sensor corresponding to each of the areas 1 to n is performed.
Sub row block 21~ 2 nTo the end of the charge accumulation operation
The bell (c_level) is determined. In FIG. 6 (B)
Is the peak detection time of the sensor row block 2x in a certain area x.
The output signal p_out of the path 15x is “level1.1” and “level
l1.2 ", the sensor row block 2x
Therefore, c_level is determined to be “level1.2” and this information
(In this case, "c_out = 2") is stored in the RAM 17x.
Is written to. And the output of the peak detection circuit 15x
When the signal p_out reaches “level1.2” (P_B2
Point), the charge storage operation in the sensor row block 2x is
finish. Note that sensors corresponding to areas other than the area x
Similarly, for the sub-row blocks, the charge accumulation operation ends.
The level is determined, the information is written to RAM, and the
The peak output reaches the specified level at the end of the charge storage operation.
The charge accumulation operation in that sensor row block ends.
Complete.

【0095】以上説明したように、本実施の形態では、
全ての領域1〜nに対応したセンサ列ブロック21 〜2
n のRAM171 〜17n に、各々での電荷蓄積動作に
関する情報(ここでは、電荷蓄積動作終了のレベル(c
_level )に対応した値(c_out ))を書き込むよう
にしたので、各領域1〜nに対応したセンサ列ブロック
1 〜2n を各々独立して電荷蓄積動作制御することが
できる。しかも、高輝度な被写体に対しても、従来のよ
うに、電荷蓄積動作開始直後にカウントアップ等の動作
が行われないために、被写体の像信号がダイナミックレ
ンジを超えてしまい、像の歪みの問題が生じる、という
ことはない。したがって、多点AFの測距点が増えたと
しても、常に適切な電荷蓄積動作制御が可能であり、高
精度な、且つ回路規模が膨大とならない安価な光電変換
装置100を提供することができる。
As described above, in the present embodiment,
Sensor row blocks 21 to 2 corresponding to all areas 1 to n
n of the RAMs 17 1 to 17 n stores information on the charge storage operation (here, the level (c
Since the value (c_out)) corresponding to _level) is written, the charge storage operation of the sensor row blocks 21 to 2n corresponding to the regions 1 to n can be controlled independently. In addition, since an operation such as counting up is not performed immediately after the start of the charge accumulation operation even for a high-brightness object as in the related art, the image signal of the object exceeds the dynamic range, resulting in image distortion. There is no problem. Therefore, even if the number of distance measurement points of the multipoint AF increases, appropriate charge accumulation operation control can always be performed, and the inexpensive photoelectric conversion device 100 that is highly accurate and does not require a large circuit scale can be provided. .

【0096】(2)第2の実施の形態 本実施の形態では、例えば、上述した第1の実施の形態
における光電変換装置100において、読出アンプ6で
の画素信号の読出動作制御を以下のようにする。
(2) Second Embodiment In this embodiment, for example, in the photoelectric conversion device 100 according to the above-described first embodiment, the read operation of the pixel signal by the read amplifier 6 is controlled as follows. To

【0097】そこで、コントローラ1のプログラムメモ
リ18には、図7に示すようなフローチャートに従った
処理プログラムが予め格納されており、この処理プログ
ラムがコントローラ1により読み出され実行されること
で、以下のような読出制御が行われる。
Therefore, a processing program according to the flowchart shown in FIG. 7 is stored in the program memory 18 of the controller 1 in advance, and the processing program is read out and executed by the controller 1, so that The following read control is performed.

【0098】先ず、コントローラ1は、画素信号の読み
出しを行う領域を選択し(ここでは、領域x(x=1〜
n)とする)、その領域xに対応した値(=x)を内部
レジスタに格納する。そして、コントローラ1は、信号
sel _x をセンサ列ブロック2x のアナログスイッチ1
1x に対して出力する。これにより、センサ列ブロック
2x において、メモリ14x に保持された画素信号s _
out をアナログスイッチ11x を介して読出アンプ6の
入力端子に対して順次出力する準備が整う。また、コン
トローラ1は、信号psel_x をセンサ列ブロック2x の
アナログスイッチ12x に対して出力する。これによ
り、センサ列ブロック2x において、ピーク検知回路1
5x の出力信号p _out は、アナログスイッチ12x を
介してコンパレータ5の1つの入力端子(”+”端子)
に対して出力される(ステップS401)。
First, the controller 1 selects a region from which pixel signals are read (here, the region x (x = 1 to x = 1)).
n)), and the value (= x) corresponding to the area x is stored in the internal register. Then, the controller 1 outputs a signal
sel_x is the analog switch 1 of the sensor array block 2x
Output for 1x. As a result, in the sensor row block 2x, the pixel signal s_ held in the memory 14x is output.
It is ready to sequentially output out to the input terminal of the read amplifier 6 via the analog switch 11x. Further, the controller 1 outputs the signal psel_x to the analog switch 12x of the sensor row block 2x. Thereby, in the sensor row block 2x, the peak detection circuit 1
The 5x output signal p_out is supplied to one input terminal ("+" terminal) of the comparator 5 via the analog switch 12x.
(Step S401).

【0099】次に、コントローラ1は、上記図5のゲイ
ン判別処理を行う。これにより、センサ列ブロック2x
のピーク検知回路15x の出力信号p _out を基に、レ
ベル(レベル出力回路3の出力信号c _level )の決定
が行われ、そのレベルに対応したカウント値(c _out
)がセンサ列ブロック2x のRAM17x に書き込ま
れる(ステップS402)。
Next, the controller 1 performs the gain determination processing shown in FIG. Thereby, the sensor row block 2x
(The output signal c_level of the level output circuit 3) is determined based on the output signal p_out of the peak detection circuit 15x, and the count value (c_out) corresponding to the level is determined.
) Is written into the RAM 17x of the sensor row block 2x (step S402).

【0100】そして、コントローラ1は、信号shift を
センサ列ブロック2x のメモリ14x に対して出力す
る。これにより、メモリ14x に保持された画素信号s
_out は、アナログスイッチ11x を介して読出アンプ
6の入力端子に対して順次出力される。また、コントロ
ーラ1は、信号rsel_x をセンサ列ブロック2x の選択
信号付きバッファ13x に対して出力する。これによ
り、RAM17x に書き込まれた値(c _out )は、信
号Roとして読み出され、選択信号付きバッファ13x を
介して、信号r _out として、読出アンプ6に対して出
力される。したがって、読出アンプ6は、メモリ14x
からの画素信号s _out に、信号r _out に基づいたゲ
イン、例えば、予め設定されている複数のゲインから信
号r _out に従って選択したゲインをかけて出力端子Vo
utから出力する(ステップS403)。
Then, the controller 1 outputs the signal shift to the memory 14x of the sensor row block 2x. As a result, the pixel signal s held in the memory 14x is
_Out is sequentially output to the input terminal of the read amplifier 6 via the analog switch 11x. Further, the controller 1 outputs the signal rsel_x to the buffer 13x with the selection signal of the sensor row block 2x. As a result, the value (c_out) written to the RAM 17x is read as a signal Ro, and is output to the read amplifier 6 as a signal r_out via the buffer 13x with a selection signal. Therefore, the read amplifier 6 is connected to the memory 14x
Is multiplied by a gain based on the signal r_out, for example, a gain selected in accordance with the signal r_out from a plurality of preset gains, to the output terminal Vo.
Output from ut (step S403).

【0101】以上説明したように、本実施の形態では、
画素信号の読出直前に、上記図5のようなゲイン判別処
理(電荷蓄積動作終了時のレベル決定)を行うようにし
たので、例えば、動体予測AF等において、電荷蓄積動
作時間を一定時間に設定することにより、電荷蓄積動作
中にゲイン判別処理が行えなかったとしても、画素信号
の読出直前にそのゲイン判別処理が行われ、その処理結
果のゲインで画素信号の読み出しが行われる。したがっ
て、常に適切な画素信号の読み出しを行う、さらに高精
度な光電変換装置100を提供することができる。
As described above, in the present embodiment,
Immediately before the pixel signal is read out, the gain determination process (level determination at the end of the charge accumulation operation) as shown in FIG. 5 is performed. For example, the charge accumulation operation time is set to a fixed time in moving object prediction AF or the like. By doing so, even if the gain determination processing cannot be performed during the charge accumulation operation, the gain determination processing is performed immediately before reading out the pixel signal, and the pixel signal is read out using the gain of the processing result. Therefore, it is possible to provide a more accurate photoelectric conversion device 100 that always reads an appropriate pixel signal.

【0102】尚、本発明は、上述したAFカメラ等への
適用に限らず、例えば、焦点検出機能を有する種々の装
置に適用することができる。
Note that the present invention is not limited to the application to the AF camera and the like described above, but can be applied to, for example, various devices having a focus detection function.

【0103】また、上述した第1及び第2の実施の形態
では、ゲイン判別処理にピーク検出回路の出力を用いる
ようにしたが、これに限らず、例えば、ピークと共にボ
トムを検知し、それらの各出力の差分をとって得た所謂
ピークボトム信号を用いるようにしてもよい。
In the first and second embodiments described above, the output of the peak detection circuit is used for the gain discrimination processing. However, the present invention is not limited to this. A so-called peak-bottom signal obtained by calculating the difference between the outputs may be used.

【0104】また、第2の実施の形態においては、第1
の実施の形態では何等かの理由によりゲイン判別ができ
ない場合に、読出直前にゲイン判別動作を行うといった
応用が考えられる。ここでの”何等かの理由”とは、例
えば、 ・最大蓄積時間Etime が短い ・ピーク検出回路の代わりに、ピークとボトムの差分出
力の回路を用いてゲイン判別を行う場合に、ピーク出力
が所定レベルを超えたので、蓄積を終了させる動作を行
ったとき等である。
In the second embodiment, the first
In this embodiment, when the gain cannot be determined for some reason, an application is conceivable in which a gain determination operation is performed immediately before reading. The "reason for any reason" here means, for example, that the maximum accumulation time Etime is short. If the gain output is determined using a peak and bottom differential output circuit instead of the peak detection circuit, the peak output is This is, for example, when an operation for terminating the accumulation is performed because the predetermined level has been exceeded.

【0105】また、センサ列ブロック21 〜2n のセン
サ161 〜16n としては、例えば、CCDやCMOS
センサ等、如何なるセンサでもよい。
[0105] Further, as the sensor 16 1 ~ 16 n of sensor array blocks 2 1 to 2 n, for example, CCD and CMOS
Any sensor such as a sensor may be used.

【0106】また、センサ列ブロック21 〜2n のRA
M171 〜17n としては、例えば、ディジタル的なメ
モリでもよく、アナログ的なメモリでもよい。
The RA of the sensor row blocks 2 1 to 2 n is
The M17 1 to 17 n, for example, may be a digitally memory, it may be analog memory.

【0107】また、本発明の目的は、上述した第1及び
第2の実施の形態のホスト及び端末の機能を実現するソ
フトウェアのプログラムコードを記憶した記憶媒体を、
システム或いは装置に供給し、そのシステム或いは装置
のコンピュータ(又はCPUやMPU)が記憶媒体に格
納されたプログラムコードを読みだして実行することに
よっても、達成されることは言うまでもない。この場
合、記憶媒体から読み出されたプログラムコード自体が
前述した各実施の形態の機能を実現することとなり、そ
のプログラムコードを記憶した記憶媒体は本発明を構成
することとなる。
Further, an object of the present invention is to provide a storage medium storing program codes of software for realizing the functions of the host and the terminal of the first and second embodiments.
It is needless to say that the present invention is also achieved by supplying the data to a system or an apparatus, and reading and executing a program code stored in a storage medium by a computer (or CPU or MPU) of the system or the apparatus. In this case, the program code itself read from the storage medium implements the functions of the above-described embodiments, and the storage medium storing the program code constitutes the present invention.

【0108】プログラムコードを供給するための記憶媒
体としては、ROM、フロッピーディスク、ハードディ
スク、光ディスク、光磁気ディスク、CD−ROM、C
D−R、磁気テープ、不揮発性のメモリカード等を用い
ることができる。
As storage media for supplying the program code, ROM, floppy disk, hard disk, optical disk, magneto-optical disk, CD-ROM, C
DR, a magnetic tape, a nonvolatile memory card, or the like can be used.

【0109】また、コンピュータが読みだしたプログラ
ムコードを実行することにより、上述した第1〜第2の
実施の形態の機能が実現されるだけでなく、そのプログ
ラムコードの指示に基づき、コンピュータ上で稼動して
いるOS等が実際の処理の一部又は全部を行い、その処
理によって実施の形態の機能が実現される場合も含まれ
ることは言うまでもない。
By executing the program code read by the computer, not only the functions of the above-described first and second embodiments are realized, but also the computer executes the program code based on the instructions of the program code. It goes without saying that the operating OS or the like performs part or all of the actual processing, and the functions of the embodiments are realized by the processing.

【0110】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された拡張機能ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるCPUなどが実際の処理の一部又は全部を行い、
その処理によって上述した第1及び第2の実施の形態の
機能が実現される場合も含まれることは言うまでもな
い。
Further, after the program code read from the storage medium is written into a memory provided in an extension function board inserted into the computer or a function extension unit connected to the computer, based on the instructions of the program code, The CPU provided in the function expansion board or function expansion unit performs part or all of the actual processing,
It goes without saying that the processing may realize the functions of the first and second embodiments.

【0111】[0111]

【発明の効果】以上説明したように本発明によれば、光
電変換素子に対応した記憶手段(情報の書き込む及び読
み出しが可能なメモリ等)を設け、その記憶手段から読
み出された制御情報に基づいて、光電変換素子での電荷
蓄積動作(電荷蓄積動作の開始、終了等)やその画素信
号の読み出し時の増幅率(ゲイン)を制御するようにし
たので、如何なる輝度レベルを有する被写体でも、常に
適切な電荷蓄積動作が可能となり、常に適切なゲインで
画素信号の読み出しが可能となる。特に、多点オートフ
ォーカスカメラ等で測距点が多い場合でも、常に適切な
電荷蓄積動作が可能となり、常に適切なゲインでの画素
信号の読み出しが可能となる上に、その読み出しもダイ
ナミックレンジを損なうことなく有効に活用した画素信
号の読み出しが可能となり、高精度なオートフォーカス
が可能となり、しかも回路規模が膨大にならず、安価に
これを提供可能となる。また、光電変換素子及びそれに
対応した記憶手段を一体で同一基板に形成することで、
制御の効率化も図ることができ、測距点が多くても、さ
らに回路規模が膨大となることはなく、さらに安価で且
つ操作性をも向上させることができる。
As described above, according to the present invention, storage means (such as a memory capable of writing and reading information) corresponding to a photoelectric conversion element is provided, and control information read from the storage means is stored in the storage means. Based on the above, the charge accumulation operation (start and end of the charge accumulation operation, etc.) in the photoelectric conversion element and the amplification factor (gain) at the time of reading out the pixel signal are controlled, so that a subject having any luminance level can be controlled. An appropriate charge accumulation operation can always be performed, and a pixel signal can always be read with an appropriate gain. In particular, even when there are many ranging points in a multi-point autofocus camera, etc., appropriate charge accumulation operation can always be performed, and pixel signals can always be read out with an appropriate gain. It is possible to read out a pixel signal that is effectively used without any loss, to perform high-precision autofocusing, and to provide a low-cost circuit without increasing the circuit scale. Also, by integrally forming the photoelectric conversion element and the storage means corresponding thereto on the same substrate,
Control efficiency can be improved, and even if the number of distance measurement points is large, the circuit scale does not become enormous, and the cost can be further reduced and the operability can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施の形態において、本発明に係る光電
変換装置を適用した光電変換装置の構成を示すブロック
図である。
FIG. 1 is a block diagram illustrating a configuration of a photoelectric conversion device to which a photoelectric conversion device according to the present invention is applied in a first embodiment.

【図2】上記光電変換装置のレベル出力回路の構成を示
すブロック図である。
FIG. 2 is a block diagram showing a configuration of a level output circuit of the photoelectric conversion device.

【図3】上記光電変換装置のコントローラにより実行さ
れる電荷蓄積動作制御処理プログラム(メイン処理)を
説明するためのフローチャートである。
FIG. 3 is a flowchart for describing a charge accumulation operation control processing program (main processing) executed by a controller of the photoelectric conversion device.

【図4】上記電荷蓄積動作制御処理プログラムのリセッ
ト処理プログラムを説明するためのフローチャートであ
る。
FIG. 4 is a flowchart for explaining a reset processing program of the charge accumulation operation control processing program.

【図5】上記電荷蓄積動作制御処理プログラムのゲイン
判別処理プログラムを説明するためのフローチャートで
ある。
FIG. 5 is a flowchart for explaining a gain determination processing program of the charge accumulation operation control processing program.

【図6】上記光電変換装置での電荷蓄積動作を模式的に
説明するための図である。
FIG. 6 is a diagram schematically illustrating a charge accumulation operation in the photoelectric conversion device.

【図7】第2の実施の形態において、上記光電変換装置
のコントローラにより実行される画素信号の読出動作制
御処理プログラムを説明するためのフローチャートであ
る。
FIG. 7 is a flowchart for describing a pixel signal readout operation control processing program executed by a controller of the photoelectric conversion device in the second embodiment.

【図8】従来の光電変換装置の構成を示すブロック図で
ある。
FIG. 8 is a block diagram illustrating a configuration of a conventional photoelectric conversion device.

【図9】従来の電荷蓄積動作制御処理を説明するための
フローチャートである。
FIG. 9 is a flowchart illustrating a conventional charge accumulation operation control process.

【図10】従来の光電変換装置での電荷蓄積動作を模式
的に説明するための図である。
FIG. 10 is a diagram for schematically explaining a charge accumulation operation in a conventional photoelectric conversion device.

【符号の説明】[Explanation of symbols]

100 光電変換装置 1 コントローラ 21 〜2n センサ列ブロック 3 レベル出力回路 4 選択信号付きバッファ 5 コンパレータ 6 読出アンプ 111 アナログスイッチ 121 アナログスイッチ 131 選択信号付きバッファ 141 メモリ 151 ピーク検知回路 161 センサ 171 RAM 18 プログラムメモリREFERENCE SIGNS LIST 100 photoelectric conversion device 1 controller 2 1 to 2 n sensor row block 3 level output circuit 4 buffer with selection signal 5 comparator 6 readout amplifier 11 1 analog switch 12 1 analog switch 13 1 buffer with selection signal 14 1 memory 15 1 peak detection circuit 16 1 sensor 17 1 RAM 18 program memory

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 複数画素からなる光電変換素子及び所定
の制御情報を記憶する記憶手段を含む光電変換手段と、 上記記憶手段に記憶された制御情報に基づいて上記光電
変換手段での電荷蓄積動作を制御する制御手段とを備え
ることを特徴とする光電変換装置。
1. A photoelectric conversion unit including a photoelectric conversion element composed of a plurality of pixels and a storage unit for storing predetermined control information, and a charge accumulation operation in the photoelectric conversion unit based on the control information stored in the storage unit. And a control unit for controlling the photoelectric conversion.
【請求項2】 上記光電変換手段は、上記光電変換素子
における蓄積電荷の状態をモニタ出力するモニタ手段を
更に含み、 上記制御手段は、上記記憶手段に記憶された制御情報に
基づいて複数の状態情報から任意の状態情報を選択する
選択手段と、上記モニタ手段の出力と上記選択手段で選
択された状態情報を比較する比較手段とを含み、上記比
較手段の比較結果に基づいて上記光電変換手段での電荷
蓄積動作を制御することを特徴とする請求項1記載の光
電変換装置。
2. The photoelectric conversion means further includes a monitor means for monitoring and outputting a state of accumulated charge in the photoelectric conversion element, and the control means includes a plurality of states based on control information stored in the storage means. Selecting means for selecting any state information from the information; and comparing means for comparing the output of the monitor means with the state information selected by the selecting means, and the photoelectric conversion means based on a comparison result of the comparing means. 2. The photoelectric conversion device according to claim 1, wherein the charge storage operation is controlled by the device.
【請求項3】 複数画素からなる光電変換素子及び所定
の制御情報を記憶する記憶手段を含む光電変換手段と、 上記光電変換素子の蓄積電荷の信号を所定の増幅率で増
幅して読み出す読出手段と、 上記記憶手段に記憶された制御情報に基づいて上記読出
手段での増幅率を制御する制御手段とを備えることを特
徴とする光電変換装置。
3. A photoelectric conversion means including a photoelectric conversion element comprising a plurality of pixels and a storage means for storing predetermined control information, and a reading means for amplifying and reading out a signal of a charge accumulated in the photoelectric conversion element at a predetermined amplification factor. And a control means for controlling an amplification factor in the reading means based on the control information stored in the storage means.
【請求項4】 上記光電変換手段は、上記光電変換素子
における蓄積電荷の状態をモニタ出力するモニタ手段を
更に含み、 上記制御手段は、上記記憶手段に記憶された制御情報に
基づいて複数の状態情報から任意の状態情報を選択する
選択手段と、上記モニタ手段の出力と上記選択手段で選
択された状態情報を比較する比較手段とを含み、上記比
較手段の比較結果に基づいて上記読出手段での増幅率を
制御することを特徴とする請求項3記載の光電変換装
置。
4. The photoelectric conversion unit further includes a monitor unit for monitoring and outputting a state of the accumulated charge in the photoelectric conversion element, and the control unit controls a plurality of states based on control information stored in the storage unit. Selecting means for selecting any state information from the information; and comparing means for comparing the output of the monitor means with the state information selected by the selecting means, wherein the reading means based on a comparison result of the comparing means. The photoelectric conversion device according to claim 3, wherein the amplification factor is controlled.
【請求項5】 上記光電変換手段を複数備えることを特
徴とする請求項1又は3記載の光電変換装置。
5. The photoelectric conversion device according to claim 1, comprising a plurality of said photoelectric conversion means.
【請求項6】 上記モニタ手段は、上記光電変換素子の
最大蓄積電荷量に基づいた情報をモニタ出力することを
特徴とする請求項2又は4記載の光電変換装置。
6. The photoelectric conversion device according to claim 2, wherein said monitoring means monitors and outputs information based on a maximum accumulated charge amount of said photoelectric conversion element.
【請求項7】 上記制御手段は、上記選択手段で選択さ
れた状態情報を上記制御情報として上記記憶手段に記憶
させることを特徴とする請求項2又は4に記載の光電変
換装置。
7. The photoelectric conversion device according to claim 2, wherein the control unit stores the state information selected by the selection unit in the storage unit as the control information.
【請求項8】 上記光電変換手段は、上記光電変換素子
及び記憶手段が同一の基板上に形成されてなることを特
徴とする請求項1又は3に記載の光電変換装置。
8. The photoelectric conversion device according to claim 1, wherein the photoelectric conversion unit includes the photoelectric conversion element and the storage unit formed on the same substrate.
【請求項9】 上記制御手段は、上記光電変換手段から
読み出された蓄積電荷の信号に基づいて所定の情報を決
定する決定手段を含み、上記決定手段で決定された情報
を上記制御情報として上記記憶手段に記憶させることを
特徴とする請求項1又は3に記載の光電変換装置。
9. The control means includes a determination means for determining predetermined information based on a signal of the stored charge read from the photoelectric conversion means, and uses the information determined by the determination means as the control information. The photoelectric conversion device according to claim 1, wherein the photoelectric conversion device is stored in the storage unit.
【請求項10】 複数画素からなる光電変換素子での電
荷蓄積動作を制御する制御方法であって、 上記光電変換素子に対応して設けられたメモリの制御情
報を読み出し、その制御情報に基づいて上記光電変換素
子での電荷蓄積動作を制御する制御ステップを含むこと
を特徴とする制御方法。
10. A control method for controlling a charge storage operation in a photoelectric conversion element comprising a plurality of pixels, comprising reading out control information of a memory provided corresponding to the photoelectric conversion element, based on the control information. A control method including a control step of controlling a charge accumulation operation in the photoelectric conversion element.
【請求項11】 上記制御ステップは、 上記光電変換素子での蓄積電荷の状態をモニタ出力する
モニタ出力ステップと、 上記メモリから読み出した制御情報に基づいて複数の状
態情報から任意の状態情報を選択する選択ステップと、 上記モニタ出力ステップによるモニタ出力と上記選択ス
テップにより選択された状態情報を比較する比較ステッ
プと、 上記比較ステップの比較結果に基づいて上記光電変換素
子での電荷蓄積動作を制御する蓄積動作制御ステップと
を含むことを特徴とする請求項10記載の制御方法。
11. The control step includes: a monitor output step of monitoring and outputting a state of accumulated charges in the photoelectric conversion element; and selecting arbitrary state information from a plurality of state information based on the control information read from the memory. A comparing step of comparing the monitor output by the monitor output step with the state information selected by the selecting step; and controlling a charge accumulation operation in the photoelectric conversion element based on a comparison result of the comparing step. The control method according to claim 10, further comprising a storage operation control step.
【請求項12】 上記制御ステップは、複数の上記光電
変換素子に対応して設けられた複数の上記メモリの制御
情報に基づいて、各光電変換素子での電荷蓄積動作を各
々制御するステップを含むことを特徴とする請求項10
記載の制御方法。
12. The control step includes a step of controlling a charge storage operation of each photoelectric conversion element based on control information of a plurality of memories provided corresponding to the plurality of photoelectric conversion elements. 11. The method according to claim 10, wherein
The control method described.
【請求項13】 複数画素からなる光電変換素子での蓄
積電荷の信号を所定の増幅率で増幅して読み出す動作を
制御する制御方法であって、 上記光電変換素子に対応して設けられたメモリの制御情
報を読み出し、その制御情報に基づいて上記増幅率を制
御する制御ステップを含むことを特徴とする制御方法。
13. A control method for controlling an operation of amplifying and reading out a signal of an accumulated charge in a photoelectric conversion element including a plurality of pixels at a predetermined amplification factor, and comprising a memory provided corresponding to the photoelectric conversion element. A control method of reading out the control information of the above and controlling the amplification factor based on the control information.
【請求項14】 上記制御ステップは、 上記光電変換素子での蓄積電荷の状態をモニタ出力する
モニタ出力ステップと、 上記メモリから読み出した制御情報に基づいて複数の状
態情報から任意の状態情報を選択する選択ステップと、 上記モニタ出力ステップによるモニタ出力と上記選択ス
テップにより選択された状態情報を比較する比較ステッ
プと、 上記比較ステップの比較結果に基づいて上記増幅率を制
御する増幅率制御ステップとを含むことを特徴とする請
求項13記載の制御方法。
14. The control step includes: a monitor output step of monitoring and outputting a state of accumulated charges in the photoelectric conversion element; and selecting arbitrary state information from a plurality of state information based on the control information read from the memory. A comparing step of comparing the monitor output by the monitor output step with the state information selected by the selecting step; and an amplification factor controlling step of controlling the amplification factor based on a comparison result of the comparing step. The control method according to claim 13, further comprising:
【請求項15】 上記制御ステップは、複数の上記光電
変換素子に対応して設けられた複数の上記メモリの制御
情報に基づいて、各光電変換素子での蓄積電荷の信号の
読み出しの上記増幅率を各々制御するステップを含むこ
とを特徴とする請求項13記載の制御方法。
15. The amplification step of reading a signal of a stored charge in each photoelectric conversion element based on control information of a plurality of memories provided corresponding to the plurality of photoelectric conversion elements. 14. The control method according to claim 13, further comprising the step of controlling
【請求項16】 上記モニタ出力ステップは、上記光電
変換素子の最大蓄積電荷量に基づいた情報をモニタ出力
するステップを含むことを特徴とする請求項11又は1
4に記載の制御方法。
16. The method according to claim 11, wherein the monitor output step includes a step of monitoring and outputting information based on a maximum accumulated charge amount of the photoelectric conversion element.
5. The control method according to 4.
【請求項17】 上記制御ステップは、上記選択ステッ
プにより選択された状態情報を上記制御情報として上記
メモリに記憶させるステップを含むことを特徴とする請
求項11又は14に記載の制御方法。
17. The control method according to claim 11, wherein the control step includes a step of storing the state information selected in the selection step as the control information in the memory.
【請求項18】 上記制御ステップは、上記光電変換手
段から読み出された蓄積電荷の信号に基づいて所定の情
報を決定する決定ステップと、上記決定ステップにより
決定された情報を上記制御情報として上記メモリに記憶
させる記憶ステップとを含むことを特徴とする請求項1
0又は13に記載の制御方法。
18. The control step according to claim 1, wherein the determining step determines predetermined information based on a signal of the stored charge read from the photoelectric conversion unit, and the information determined in the determining step is used as the control information as the control information. Storing the data in a memory.
14. The control method according to 0 or 13.
【請求項19】 請求項1〜9の何れかに記載の光電変
換装置を含むことを特徴とする焦点検出装置。
19. A focus detection device comprising the photoelectric conversion device according to claim 1. Description:
【請求項20】 請求項10〜18の何れかに記載の制
御方法の処理ステップをコンピュータが読出可能に格納
したことを特徴とする記憶媒体。
20. A storage medium, wherein the processing steps of the control method according to claim 10 are readable by a computer.
JP31343297A 1997-11-14 1997-11-14 Photoelectric conversion device and control method thereof Expired - Fee Related JP3854704B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31343297A JP3854704B2 (en) 1997-11-14 1997-11-14 Photoelectric conversion device and control method thereof
US09/189,010 US7102675B1 (en) 1997-11-14 1998-11-09 Photoelectric conversion device, focus detection device, method of controlling these devices, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31343297A JP3854704B2 (en) 1997-11-14 1997-11-14 Photoelectric conversion device and control method thereof

Publications (2)

Publication Number Publication Date
JPH11150686A true JPH11150686A (en) 1999-06-02
JP3854704B2 JP3854704B2 (en) 2006-12-06

Family

ID=18041230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31343297A Expired - Fee Related JP3854704B2 (en) 1997-11-14 1997-11-14 Photoelectric conversion device and control method thereof

Country Status (1)

Country Link
JP (1) JP3854704B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013106099A (en) * 2011-11-10 2013-05-30 Canon Inc Semiconductor device and driving method of the same
JP2014023123A (en) * 2012-07-23 2014-02-03 Canon Inc Semiconductor device, control method for the same and camera
JP2014062995A (en) * 2012-09-20 2014-04-10 Canon Inc Focus detection device
US8754978B2 (en) 2011-09-08 2014-06-17 Canon Kabushiki Kaisha Semiconductor device
US9456125B2 (en) 2014-03-28 2016-09-27 Canon Kabushiki Kaisha Focus detection apparatus and method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9167151B2 (en) 2013-03-07 2015-10-20 Canon Kabushiki Kaisha Focus detection apparatus, focus detection method, and image capturing apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754978B2 (en) 2011-09-08 2014-06-17 Canon Kabushiki Kaisha Semiconductor device
JP2013106099A (en) * 2011-11-10 2013-05-30 Canon Inc Semiconductor device and driving method of the same
JP2014023123A (en) * 2012-07-23 2014-02-03 Canon Inc Semiconductor device, control method for the same and camera
US9258504B2 (en) 2012-07-23 2016-02-09 Canon Kabushiki Kaisha Semiconductor device, method of controlling the same, and camera based on reference comparison
JP2014062995A (en) * 2012-09-20 2014-04-10 Canon Inc Focus detection device
US9137435B2 (en) 2012-09-20 2015-09-15 Canon Kabushiki Kaisha Focus detection apparatus
US9456125B2 (en) 2014-03-28 2016-09-27 Canon Kabushiki Kaisha Focus detection apparatus and method

Also Published As

Publication number Publication date
JP3854704B2 (en) 2006-12-06

Similar Documents

Publication Publication Date Title
US8442345B2 (en) Method and apparatus for image noise reduction using noise models
US7978240B2 (en) Enhancing image quality imaging unit and image sensor
US8482618B2 (en) Reduction of motion-induced blur in images
JP3748267B2 (en) Imaging device
US8704941B2 (en) Focus detecting apparatus and control method thereof
US20120126097A1 (en) Image sensing device using a photoelectric converter and a control method therefor
US7154542B1 (en) Image pickup apparatus having an exposure control circuit
KR20060047870A (en) Imaging apparatus, auto-focus device, and auto-focus method
US7102675B1 (en) Photoelectric conversion device, focus detection device, method of controlling these devices, and storage medium
US7990426B2 (en) Phase adjusting device and digital camera
KR101098217B1 (en) Imaging apparatus, auto-focusing method and recording medium
JPH11150686A (en) Photoelectric converter, its control method, focus detector and storage medium
US8331722B2 (en) Methods, apparatuses and systems providing pixel value adjustment for images produced by a camera having multiple optical states
JP2003222786A (en) Solid-state imaging apparatus and imaging apparatus using the same
JP2001057645A (en) Electronic camera
US9258504B2 (en) Semiconductor device, method of controlling the same, and camera based on reference comparison
JP5952548B2 (en) Semiconductor device and driving method thereof
JP6118133B2 (en) Signal processing apparatus and imaging apparatus
JP6021544B2 (en) Focus detection device
JPH05336450A (en) Photoelectric converter
WO2021185190A1 (en) Pixel circuit, image sensor, and image pickup device and method for using the same
JP4553339B2 (en) Storage time control method for image sensor and storage time control apparatus therefor
US20170026591A1 (en) Image sensor
JPH04304407A (en) Focusing detector
JPH10285463A (en) Output device for image sensor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees