JPH11150504A - 信号出力回路及び移動体通信装置 - Google Patents
信号出力回路及び移動体通信装置Info
- Publication number
- JPH11150504A JPH11150504A JP9313036A JP31303697A JPH11150504A JP H11150504 A JPH11150504 A JP H11150504A JP 9313036 A JP9313036 A JP 9313036A JP 31303697 A JP31303697 A JP 31303697A JP H11150504 A JPH11150504 A JP H11150504A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- output stages
- driving
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transceivers (AREA)
- Mobile Radio Communication Systems (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】
【課題】 複数の信号出力系を有する場合のチップ占有
面積の縮小化を図ることにある。 【解決手段】 複数の出力段（１００，２００）と、こ
の複数の出力段を駆動するための演算増幅回路（Ａ１）
を設け、この演算増幅器を複数の出力段で共有させる。
出力段毎にそれを駆動するための専用の演算増幅器を設
ける場合に比べてチップ占有面積の縮小化を図り、同時
に素子の低減化、及び電流消費の低減化を図る。
面積の縮小化を図ることにある。 【解決手段】 複数の出力段（１００，２００）と、こ
の複数の出力段を駆動するための演算増幅回路（Ａ１）
を設け、この演算増幅器を複数の出力段で共有させる。
出力段毎にそれを駆動するための専用の演算増幅器を設
ける場合に比べてチップ占有面積の縮小化を図り、同時
に素子の低減化、及び電流消費の低減化を図る。
Description
【０００１】
【発明の属する技術分野】本発明は、信号出力回路技術
に関し、例えば個人移動電話端末（ＰＨＳと略記する）
に適用して有効な技術に関する。
に関し、例えば個人移動電話端末（ＰＨＳと略記する）
に適用して有効な技術に関する。
【０００２】
【従来の技術】ＰＨＳは、基本的に高周波部とベースバ
ンド部とから成る。高周波部は電波送受新機能を含み、
主に１０ＭＨｚ以上の高周波信号の処理を行う。ベース
バンド部は１０ＭＨｚ以下のディジタル信号を処理する
部分であり、ディジタルデータと無線伝送に適したアナ
ログ信号との間の変換（変調、復調）を行うためのモデ
ムや、ディジタルデータの同期制御等を行うためのチャ
ネルコーデック、音声のディジタル化及びデータ圧縮伸
長を行うための音声コーデック、各部の動作制御のため
のマイクロコンピュータ等から成る。
ンド部とから成る。高周波部は電波送受新機能を含み、
主に１０ＭＨｚ以上の高周波信号の処理を行う。ベース
バンド部は１０ＭＨｚ以下のディジタル信号を処理する
部分であり、ディジタルデータと無線伝送に適したアナ
ログ信号との間の変換（変調、復調）を行うためのモデ
ムや、ディジタルデータの同期制御等を行うためのチャ
ネルコーデック、音声のディジタル化及びデータ圧縮伸
長を行うための音声コーデック、各部の動作制御のため
のマイクロコンピュータ等から成る。
【０００３】尚、ＰＨＳについて記載された文献の例と
しては、平成５年１２月２０日に財団法人電波システム
開発センタから発行された「第二世代コードレス電話シ
ステム標準規格（第１頁〜第９９頁）」がある。
しては、平成５年１２月２０日に財団法人電波システム
開発センタから発行された「第二世代コードレス電話シ
ステム標準規格（第１頁〜第９９頁）」がある。
【０００４】
【発明が解決しようとする課題】上記音声コーデックの
後段には、音声信号を増幅してスピーカやイヤホンを駆
動するための増幅回路が設けられている。通話相手の音
声は、通常はスピーカから聞こえるが、ＰＨＳ本体にイ
ヤホンのプラグを差し込むと、通話相手の音声はイヤホ
ンから聞こえるようになる。このときスピーカから音声
は聞こえない。このようにスピーカ及びイヤホンなどの
ように複数の音声出力系が存在する場合、音声出力系毎
に増幅回路を設ける方式と、１系統の増幅回路の出力信
号をＣＭＯＳスイッチで選択する方式とが考えられる。
声出力系毎に増幅回路を設ける方式では、声出力系の数
に応じて複数の増幅回路が必要となるため、音声出力系
のチップ占有面積が増大してしまう。それに対して１系
統の増幅回路の出力信号をＣＭＯＳスイッチで選択する
方式では、増幅回路が１系統であるため音声出力系のチ
ップ占有面積は小さくて済むが、音声信号伝達経路にＣ
ＭＯＳスイッチが介在されるため、このＣＭＯＳスイッ
チのオン抵抗により音声出力系の出力インピーダンスが
増加されて、周波数特性の劣化等を招く。
後段には、音声信号を増幅してスピーカやイヤホンを駆
動するための増幅回路が設けられている。通話相手の音
声は、通常はスピーカから聞こえるが、ＰＨＳ本体にイ
ヤホンのプラグを差し込むと、通話相手の音声はイヤホ
ンから聞こえるようになる。このときスピーカから音声
は聞こえない。このようにスピーカ及びイヤホンなどの
ように複数の音声出力系が存在する場合、音声出力系毎
に増幅回路を設ける方式と、１系統の増幅回路の出力信
号をＣＭＯＳスイッチで選択する方式とが考えられる。
声出力系毎に増幅回路を設ける方式では、声出力系の数
に応じて複数の増幅回路が必要となるため、音声出力系
のチップ占有面積が増大してしまう。それに対して１系
統の増幅回路の出力信号をＣＭＯＳスイッチで選択する
方式では、増幅回路が１系統であるため音声出力系のチ
ップ占有面積は小さくて済むが、音声信号伝達経路にＣ
ＭＯＳスイッチが介在されるため、このＣＭＯＳスイッ
チのオン抵抗により音声出力系の出力インピーダンスが
増加されて、周波数特性の劣化等を招く。
【０００５】この発明の目的は、チップ占有面積を大幅
に増大させることなしに、複数の信号出力系を形成する
ための技術を提供することにある。また、本発明の別の
目的は複数の信号出力系を形成する場合の周波数特性の
向上を図ることにある。
に増大させることなしに、複数の信号出力系を形成する
ための技術を提供することにある。また、本発明の別の
目的は複数の信号出力系を形成する場合の周波数特性の
向上を図ることにある。
【０００６】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００８】すなわち、それぞれ対応する外部負荷を駆
動するための複数の出力段（１００，２００）と、入力
された信号に基づいて上記複数の出力段を駆動するため
の増幅回路（Ａ１）と、上記複数の出力段をスイッチ制
御信号に応じて選択的に動作状態にするための電流スイ
ッチ（Ｍ３，Ｍ５、及びＭ６，Ｍ８）とを含んで信号出
力回路を形成する。
動するための複数の出力段（１００，２００）と、入力
された信号に基づいて上記複数の出力段を駆動するため
の増幅回路（Ａ１）と、上記複数の出力段をスイッチ制
御信号に応じて選択的に動作状態にするための電流スイ
ッチ（Ｍ３，Ｍ５、及びＭ６，Ｍ８）とを含んで信号出
力回路を形成する。
【０００９】上記した手段によれば、上記複数の出力段
を駆動するための演算増幅回路が複数の出力段で共有さ
れるから、出力段毎にそれを駆動するための専用の演算
増幅器を設ける場合に比べチップ占有面積の縮小化を達
成する。
を駆動するための演算増幅回路が複数の出力段で共有さ
れるから、出力段毎にそれを駆動するための専用の演算
増幅器を設ける場合に比べチップ占有面積の縮小化を達
成する。
【００１０】出力段の選択に対応して適切にフィードバ
ックをかけるため、上記出力段から上記増幅回路へのフ
ィードバックをオン・オフするためのフィードバックス
イッチ（Ｍ１０，Ｍ１１、及びＭ１２，Ｍ１３）を上記
出力段に対応して設け、上記スイッチ制御による出力段
選択に連動して上記フィードバック動作を制御するよう
にすると良い。フィードバックがかけられることで、出
力インピーダンスを低下させて周波数特性の向上を図
る。
ックをかけるため、上記出力段から上記増幅回路へのフ
ィードバックをオン・オフするためのフィードバックス
イッチ（Ｍ１０，Ｍ１１、及びＭ１２，Ｍ１３）を上記
出力段に対応して設け、上記スイッチ制御による出力段
選択に連動して上記フィードバック動作を制御するよう
にすると良い。フィードバックがかけられることで、出
力インピーダンスを低下させて周波数特性の向上を図
る。
【００１１】また、音声のディジタル化及びデータ圧縮
伸長を行う音声コーデック（２２３）と、この音声コー
デックに結合され、通信相手の音声を出力するための音
声出力部（２２４）とを含んで移動体通信装置が形成さ
れるとき、上記音声出力部は、それぞれ対応する外部負
荷を駆動するための複数の出力段（１００，２００）
と、入力された音声信号に基づいて上記複数の出力段を
駆動するための増幅回路と、上記出力段に流れる電流を
選択信号に応じて制御可能な電流スイッチ（Ｍ３，Ｍ
５、及びＭ６，Ｍ８）とを含んで構成することができ
る。
伸長を行う音声コーデック（２２３）と、この音声コー
デックに結合され、通信相手の音声を出力するための音
声出力部（２２４）とを含んで移動体通信装置が形成さ
れるとき、上記音声出力部は、それぞれ対応する外部負
荷を駆動するための複数の出力段（１００，２００）
と、入力された音声信号に基づいて上記複数の出力段を
駆動するための増幅回路と、上記出力段に流れる電流を
選択信号に応じて制御可能な電流スイッチ（Ｍ３，Ｍ
５、及びＭ６，Ｍ８）とを含んで構成することができ
る。
【００１２】このとき、上記出力段から上記増幅回路へ
のフィードバックをオン・オフするためのフィードバッ
クスイッチ（Ｍ１０，Ｍ１１、及びＭ１２，Ｍ１３）が
上記出力段に対応して設けられ、上記スイッチ制御によ
る出力段選択に連動して上記フィードバック動作が制御
されるようにすると良い。
のフィードバックをオン・オフするためのフィードバッ
クスイッチ（Ｍ１０，Ｍ１１、及びＭ１２，Ｍ１３）が
上記出力段に対応して設けられ、上記スイッチ制御によ
る出力段選択に連動して上記フィードバック動作が制御
されるようにすると良い。
【００１３】
【発明の実施の形態】図２には本発明にかかる移動体通
信装置の一例である個人移動電話端末（ＰＨＳ）が示さ
れる。
信装置の一例である個人移動電話端末（ＰＨＳ）が示さ
れる。
【００１４】図２に示されるように、このＰＨＳ１６
は、高周波（ＲＦ）部２１と、ベースバンド部２２とか
ら成る。
は、高周波（ＲＦ）部２１と、ベースバンド部２２とか
ら成る。
【００１５】高周波部２１は、図示されないが、１．９
ＧＨｚの無線周波数での送受信を可能とするため、ベー
スバンド部２２から伝達された音声データで高周波を変
調してアンテナ１１から電波を発射するための送信部、
及びアンテナ１１を介して目的の高周波信号を受信する
ための受信部とを含む。
ＧＨｚの無線周波数での送受信を可能とするため、ベー
スバンド部２２から伝達された音声データで高周波を変
調してアンテナ１１から電波を発射するための送信部、
及びアンテナ１１を介して目的の高周波信号を受信する
ための受信部とを含む。
【００１６】ベースバンド部２２は、モデム２２１、チ
ャネルコーデック２２２、音声コーデック２２３、音声
出力部２２４、音声入力部２２５、マイクロコンピュー
タ２２０、ＬＣＤ２２６、スイッチパッド２２８、ラン
ダム・アクセス・メモリ（ＲＡＭ）２２７、リード・オ
ンリ・メモリ（ＲＯＭ）２２９を含む。
ャネルコーデック２２２、音声コーデック２２３、音声
出力部２２４、音声入力部２２５、マイクロコンピュー
タ２２０、ＬＣＤ２２６、スイッチパッド２２８、ラン
ダム・アクセス・メモリ（ＲＡＭ）２２７、リード・オ
ンリ・メモリ（ＲＯＭ）２２９を含む。
【００１７】モデム２２１は、ディジタルデータと無線
伝送に適したアナログ信号との間の変換（変調、復調）
を行う。変調方式は、π／４シフトＱＰＳＫ（Quadratu
re Phase Shift Keying）とされる。データ伝送速度は
３８４ｋｂｐｓであり、変調速度は１９２ｋｂａｕｄと
される。
伝送に適したアナログ信号との間の変換（変調、復調）
を行う。変調方式は、π／４シフトＱＰＳＫ（Quadratu
re Phase Shift Keying）とされる。データ伝送速度は
３８４ｋｂｐｓであり、変調速度は１９２ｋｂａｕｄと
される。
【００１８】チャネルコーデック２２２は、上記モデム
と音声コーデック２２３との間に配置され、ディジタル
データの同期制御、ＴＤＭＡ／ＴＤＤ制御、秘話制御、
スクランブル制御、誤り検出及び高周波部の電源制御等
を行う。
と音声コーデック２２３との間に配置され、ディジタル
データの同期制御、ＴＤＭＡ／ＴＤＤ制御、秘話制御、
スクランブル制御、誤り検出及び高周波部の電源制御等
を行う。
【００１９】音声コーデック２２３は、音声のディジタ
ル化及びデータ圧縮伸長を行う。圧縮伸長には、ＡＤＰ
ＣＭ（Adaptive Differential Pulse CodeModulation）
方式とされ、ディジタル化された６４ｋｂｐｓ（８ｂ／
１サンプル、８ｋＨｚサンプリング）の音声データを１
／２の３２ｋｂｐｓに圧縮し、また、そのような圧縮の
逆（伸長）を行う。
ル化及びデータ圧縮伸長を行う。圧縮伸長には、ＡＤＰ
ＣＭ（Adaptive Differential Pulse CodeModulation）
方式とされ、ディジタル化された６４ｋｂｐｓ（８ｂ／
１サンプル、８ｋＨｚサンプリング）の音声データを１
／２の３２ｋｂｐｓに圧縮し、また、そのような圧縮の
逆（伸長）を行う。
【００２０】音声出力部２２４は、音声コーデック２２
３から出力された音声を増幅するための増幅器やその増
幅出力によって駆動されるスピーカ及びイヤホンを含
む。
３から出力された音声を増幅するための増幅器やその増
幅出力によって駆動されるスピーカ及びイヤホンを含
む。
【００２１】音声入力部２２５は、音声を電気信号に変
換するマイクロフォン（マイクという）、及びその出力
信号を増幅する増幅回路が含まれ、この増幅出力信号が
上記音声コーデック２２３に伝達される。
換するマイクロフォン（マイクという）、及びその出力
信号を増幅する増幅回路が含まれ、この増幅出力信号が
上記音声コーデック２２３に伝達される。
【００２２】マイクロコンピュータ２２０は、予め定め
られたプログラムに従って、上記高周波部２１やベース
バンド部２２を含むシステム全体の動作を制御する。ま
た、このマイクロコンピュータ２２０において、通信プ
ロトコル処理の実行、スイッチパッド２２８の操作につ
いての解析、ＬＣＤ２２６への各種情報の表示制御等の
マンマシンインタフェース制御が行われる。
られたプログラムに従って、上記高周波部２１やベース
バンド部２２を含むシステム全体の動作を制御する。ま
た、このマイクロコンピュータ２２０において、通信プ
ロトコル処理の実行、スイッチパッド２２８の操作につ
いての解析、ＬＣＤ２２６への各種情報の表示制御等の
マンマシンインタフェース制御が行われる。
【００２３】ＲＯＭ２２９には、上記マイクロコンピュ
ータ２２０で実行されるシステム制御プログラムが格納
されている。ＲＡＭ２２７は、このＰＨＳ１６を操作す
る者のユーザ情報、システムパラメータ、及び電話番号
データベースなどが格納され、それが必要に応じてマイ
クロコンピュータ２２０によって読み出されるようにな
っている。尚、ＲＡＭ２２７は、ＰＨＳ１６の主電源が
切られた場合でも、情報保持のために、図示されないバ
ッテリによってバックアップされている。
ータ２２０で実行されるシステム制御プログラムが格納
されている。ＲＡＭ２２７は、このＰＨＳ１６を操作す
る者のユーザ情報、システムパラメータ、及び電話番号
データベースなどが格納され、それが必要に応じてマイ
クロコンピュータ２２０によって読み出されるようにな
っている。尚、ＲＡＭ２２７は、ＰＨＳ１６の主電源が
切られた場合でも、情報保持のために、図示されないバ
ッテリによってバックアップされている。
【００２４】図１には上記音声出力部２２４の構成例が
示される。
示される。
【００２５】外部負荷を駆動するための出力段１００，
２００が設けられ、入力端子ＩＮからの入力信号に基づ
いて上記出力段１００，２００を駆動するための演算増
幅器Ａ１が設けられる。
２００が設けられ、入力端子ＩＮからの入力信号に基づ
いて上記出力段１００，２００を駆動するための演算増
幅器Ａ１が設けられる。
【００２６】出力段１００は、ｐチャンネル型ＭＯＳト
ランジスタＭ３と、ｎチャンネル型ＭＯＳトランジスタ
Ｍ１，Ｍ４，Ｍ５とが直列接続されて成る。ｎチャンネ
ル型ＭＯＳトランジスタＭ４はそのドレイン電極に所定
のバイアス電圧Ｖｂが供給されることによって定電流源
として機能する。ｐチャンネル型ＭＯＳトランジスタＭ
３のソース電極は高電位側電源Ｖｄｄに結合され、ｎチ
ャンネル型ＭＯＳトランジスタＭ５のソース電極は低電
位側電源Ｖｓｓに結合される。ｎチャンネル型ＭＯＳト
ランジスタＭ５のゲート電極にはスイッチ制御信号φ１
が供給され、ｐチャンネル型ＭＯＳトランジスタＭ３の
ドレイン電極にはインバータ１２を介してスイッチ制御
信号φ１が供給されるため、スイッチ制御信号φ１がマ
イクロコンピュータ２２０によってハイレベルにアサー
トされることにより、ＭＯＳトランジスタＭ３，Ｍ５が
同時にオン状態とされる。この状態はｎチャンネル型Ｍ
ＯＳトランジスタＭ１がソースフォロワとして機能し、
ｎチャンネル型ＭＯＳトランジスタＭ１のソース電極か
らの出力信号が出力端子ＯＵＴ１を介して負荷に供給さ
れる。ここで、出力端子ＯＵＴ１を介して結合される負
荷は、特に制限されないが、図示されないスピーカを駆
動するためのパワーアンプとされる。また、ｎチャンネ
ル型ＭＯＳトランジスタＭ１のソース電極と演算増幅器
Ａ１の反転入力端子との間には、ｎチャンネル型ＭＯＳ
トランジスタＭ１０とｐチャンネル型ＭＯＳトランジス
タＭ１１とが並列接続されて成るスイッチが設けられて
いる。ｎチャンネル型ＭＯＳトランジスタＭ１０のゲー
ト電極にはスイッチ制御信号が入力され、ｐチャンネル
型ＭＯＳトランジスタＭ１１のゲート電極にはインバー
タ１０を介してスイッチ制御信号φ１が供給されるよう
になっているため、上記ｐチャンネル型ＭＯＳトランジ
スタＭ３，Ｍ５がオンされるときに、上記ＭＯＳトラン
ジスタＭ１０，Ｍ１１も同時にオンされてフィードバッ
クループが形成される。
ランジスタＭ３と、ｎチャンネル型ＭＯＳトランジスタ
Ｍ１，Ｍ４，Ｍ５とが直列接続されて成る。ｎチャンネ
ル型ＭＯＳトランジスタＭ４はそのドレイン電極に所定
のバイアス電圧Ｖｂが供給されることによって定電流源
として機能する。ｐチャンネル型ＭＯＳトランジスタＭ
３のソース電極は高電位側電源Ｖｄｄに結合され、ｎチ
ャンネル型ＭＯＳトランジスタＭ５のソース電極は低電
位側電源Ｖｓｓに結合される。ｎチャンネル型ＭＯＳト
ランジスタＭ５のゲート電極にはスイッチ制御信号φ１
が供給され、ｐチャンネル型ＭＯＳトランジスタＭ３の
ドレイン電極にはインバータ１２を介してスイッチ制御
信号φ１が供給されるため、スイッチ制御信号φ１がマ
イクロコンピュータ２２０によってハイレベルにアサー
トされることにより、ＭＯＳトランジスタＭ３，Ｍ５が
同時にオン状態とされる。この状態はｎチャンネル型Ｍ
ＯＳトランジスタＭ１がソースフォロワとして機能し、
ｎチャンネル型ＭＯＳトランジスタＭ１のソース電極か
らの出力信号が出力端子ＯＵＴ１を介して負荷に供給さ
れる。ここで、出力端子ＯＵＴ１を介して結合される負
荷は、特に制限されないが、図示されないスピーカを駆
動するためのパワーアンプとされる。また、ｎチャンネ
ル型ＭＯＳトランジスタＭ１のソース電極と演算増幅器
Ａ１の反転入力端子との間には、ｎチャンネル型ＭＯＳ
トランジスタＭ１０とｐチャンネル型ＭＯＳトランジス
タＭ１１とが並列接続されて成るスイッチが設けられて
いる。ｎチャンネル型ＭＯＳトランジスタＭ１０のゲー
ト電極にはスイッチ制御信号が入力され、ｐチャンネル
型ＭＯＳトランジスタＭ１１のゲート電極にはインバー
タ１０を介してスイッチ制御信号φ１が供給されるよう
になっているため、上記ｐチャンネル型ＭＯＳトランジ
スタＭ３，Ｍ５がオンされるときに、上記ＭＯＳトラン
ジスタＭ１０，Ｍ１１も同時にオンされてフィードバッ
クループが形成される。
【００２７】出力段２００は、ｐチャンネル型ＭＯＳト
ランジスタＭ６と、ｎチャンネル型ＭＯＳトランジスタ
Ｍ２，Ｍ７，Ｍ８とが直列接続されて成る。ｎチャンネ
ル型ＭＯＳトランジスタＭ７はそのドレイン電極に所定
のバイアス電圧Ｖｂが供給されることによって定電流源
として機能する。ｐチャンネル型ＭＯＳトランジスタＭ
６のソース電極は高電位側電源Ｖｄｄに結合され、ｎチ
ャンネル型ＭＯＳトランジスタＭ８のソース電極は低電
位側電源Ｖｓｓに結合される。ｎチャンネル型ＭＯＳト
ランジスタＭ８のゲート電極にはスイッチ制御信号φ２
が供給され、ｐチャンネル型ＭＯＳトランジスタＭ６の
ドレイン電極にはインバータ１３を介してスイッチ制御
信号φ２が供給されるため、スイッチ制御信号φ２がマ
イクロコンピュータ２２０によってハイレベルにアサー
トされることにより、ＭＯＳトランジスタＭ６，Ｍ８が
同時にオン状態とされる。この状態はｎチャンネル型Ｍ
ＯＳトランジスタＭ２がソースフォロワとして機能し、
ｎチャンネル型ＭＯＳトランジスタＭ２のソース電極か
らの出力信号が出力端子ＯＵＴ２を介して負荷に供給さ
れる。ここで、出力端子ＯＵＴ２を介して結合される負
荷は、特に制限されないが、イヤホンとされる。また、
ｎチャンネル型ＭＯＳトランジスタＭ２のソース電極と
演算増幅器Ａ１の反転入力端子との間には、ｎチャンネ
ル型ＭＯＳトランジスタＭ１２とｐチャンネル型ＭＯＳ
トランジスタＭ１３とが並列接続されて成るスイッチが
設けられている。ｎチャンネル型ＭＯＳトランジスタＭ
１２のゲート電極にはスイッチ制御信号が入力され、ｐ
チャンネル型ＭＯＳトランジスタＭ１３のゲート電極に
はインバータ１１を介してスイッチ制御信号φ３が供給
されるようになっているため、上記ｐチャンネル型ＭＯ
ＳトランジスタＭ６，Ｍ８がオンされるときに、上記Ｍ
ＯＳトランジスタＭ１２，Ｍ１３も同時にオンされてフ
ィードバックループが形成される。
ランジスタＭ６と、ｎチャンネル型ＭＯＳトランジスタ
Ｍ２，Ｍ７，Ｍ８とが直列接続されて成る。ｎチャンネ
ル型ＭＯＳトランジスタＭ７はそのドレイン電極に所定
のバイアス電圧Ｖｂが供給されることによって定電流源
として機能する。ｐチャンネル型ＭＯＳトランジスタＭ
６のソース電極は高電位側電源Ｖｄｄに結合され、ｎチ
ャンネル型ＭＯＳトランジスタＭ８のソース電極は低電
位側電源Ｖｓｓに結合される。ｎチャンネル型ＭＯＳト
ランジスタＭ８のゲート電極にはスイッチ制御信号φ２
が供給され、ｐチャンネル型ＭＯＳトランジスタＭ６の
ドレイン電極にはインバータ１３を介してスイッチ制御
信号φ２が供給されるため、スイッチ制御信号φ２がマ
イクロコンピュータ２２０によってハイレベルにアサー
トされることにより、ＭＯＳトランジスタＭ６，Ｍ８が
同時にオン状態とされる。この状態はｎチャンネル型Ｍ
ＯＳトランジスタＭ２がソースフォロワとして機能し、
ｎチャンネル型ＭＯＳトランジスタＭ２のソース電極か
らの出力信号が出力端子ＯＵＴ２を介して負荷に供給さ
れる。ここで、出力端子ＯＵＴ２を介して結合される負
荷は、特に制限されないが、イヤホンとされる。また、
ｎチャンネル型ＭＯＳトランジスタＭ２のソース電極と
演算増幅器Ａ１の反転入力端子との間には、ｎチャンネ
ル型ＭＯＳトランジスタＭ１２とｐチャンネル型ＭＯＳ
トランジスタＭ１３とが並列接続されて成るスイッチが
設けられている。ｎチャンネル型ＭＯＳトランジスタＭ
１２のゲート電極にはスイッチ制御信号が入力され、ｐ
チャンネル型ＭＯＳトランジスタＭ１３のゲート電極に
はインバータ１１を介してスイッチ制御信号φ３が供給
されるようになっているため、上記ｐチャンネル型ＭＯ
ＳトランジスタＭ６，Ｍ８がオンされるときに、上記Ｍ
ＯＳトランジスタＭ１２，Ｍ１３も同時にオンされてフ
ィードバックループが形成される。
【００２８】次に回路動作を説明する。
【００２９】マイクロコンピュータ２２０によってスイ
ッチ制御信号φ１がハイレベルにアサートされると、Ｍ
ＯＳトランジスタM3，Ｍ５，Ｍ１０，Ｍ１１がオンされ
る。
ッチ制御信号φ１がハイレベルにアサートされると、Ｍ
ＯＳトランジスタM3，Ｍ５，Ｍ１０，Ｍ１１がオンされ
る。
【００３０】ＭＯＳトランジスタＭ３，Ｍ５がオンされ
ることにより、出力段１００が動作され、演算増幅器Ａ
１の出力信号に基づいて、出力端子ＯＵＴ１に結合され
たパワーアンプを介してスピーカが駆動される。このと
き、ＭＯＳトランジスタＭ６，Ｍ８がオフされているた
め、出力段２００は非動作状態とされる。また、ＭＯＳ
トランジスタＭ１０，Ｍ１１がオンされて、出力段１０
０の出力端子から演算増幅器Ａ１の反転入力端子に至る
経路を含むフィードバックループが形成される。そのよ
うなフィードバックループにより、出力端子ＯＵＴ１の
出力インピーダンスは、ＭＯＳトランジスタのオン抵抗
を演算増幅器Ａ１のオープンループゲインで割った値と
なる。通常、演算増幅器のオープンループゲインは少な
くとも６０ｄＢはあるから、出力端子ＯＵＴ１の出力イ
ンピーダンスを十分に小さく（ほぼ零オーム）にするこ
とができる。
ることにより、出力段１００が動作され、演算増幅器Ａ
１の出力信号に基づいて、出力端子ＯＵＴ１に結合され
たパワーアンプを介してスピーカが駆動される。このと
き、ＭＯＳトランジスタＭ６，Ｍ８がオフされているた
め、出力段２００は非動作状態とされる。また、ＭＯＳ
トランジスタＭ１０，Ｍ１１がオンされて、出力段１０
０の出力端子から演算増幅器Ａ１の反転入力端子に至る
経路を含むフィードバックループが形成される。そのよ
うなフィードバックループにより、出力端子ＯＵＴ１の
出力インピーダンスは、ＭＯＳトランジスタのオン抵抗
を演算増幅器Ａ１のオープンループゲインで割った値と
なる。通常、演算増幅器のオープンループゲインは少な
くとも６０ｄＢはあるから、出力端子ＯＵＴ１の出力イ
ンピーダンスを十分に小さく（ほぼ零オーム）にするこ
とができる。
【００３１】そして、出力端子ＯＵＴ２にイヤホンのプ
ラグが結合されると、そのことが、マイクロコンピュー
タ２２０に検出され、スイッチ制御信号φ１がローレベ
ルにネゲートされ、それに代えてスイッチ制御信号φ２
がハイレベルにアサートされる。スイッチ制御信号φ２
がハイレベルにアサートされることによって、ＭＯＳト
ランジスタＭ６，Ｍ８，Ｍ１２，Ｍ１３がオンされる。
ＭＯＳトランジスタＭ６，Ｍ８がオンされることによっ
て、出力段２００が動作され、演算増幅器Ａ１の出力信
号に基づいて、出力端子ＯＵＴ２に結合されたイヤホン
が駆動される。このとき、ＭＯＳトランジスタＭ３，Ｍ
５がオフされているため、出力段１００は非動作状態と
され、パワーアンプを介して出力端子ＯＵＴ１に結合さ
れたスピーカは鳴らない。また、ＭＯＳトランジスタＭ
１２，Ｍ１３がオンされて、出力段２００の出力端子か
ら演算増幅器Ａ１の反転入力端子に至る経路を含むフィ
ードバックループが形成される。そのようなフィードバ
ックループにより、出力端子ＯＵＴ２の出力インピーダ
ンスは、ＭＯＳトランジスタのオン抵抗を演算増幅器Ａ
１のオープンループゲインで割った値となる。通常、演
算増幅器のオープンループゲインは少なくとも６０ｄＢ
はあるから、出力端子ＯＵＴ２の出力インピーダンスは
十分に小さく（ほぼ零オーム）にすることができる。
ラグが結合されると、そのことが、マイクロコンピュー
タ２２０に検出され、スイッチ制御信号φ１がローレベ
ルにネゲートされ、それに代えてスイッチ制御信号φ２
がハイレベルにアサートされる。スイッチ制御信号φ２
がハイレベルにアサートされることによって、ＭＯＳト
ランジスタＭ６，Ｍ８，Ｍ１２，Ｍ１３がオンされる。
ＭＯＳトランジスタＭ６，Ｍ８がオンされることによっ
て、出力段２００が動作され、演算増幅器Ａ１の出力信
号に基づいて、出力端子ＯＵＴ２に結合されたイヤホン
が駆動される。このとき、ＭＯＳトランジスタＭ３，Ｍ
５がオフされているため、出力段１００は非動作状態と
され、パワーアンプを介して出力端子ＯＵＴ１に結合さ
れたスピーカは鳴らない。また、ＭＯＳトランジスタＭ
１２，Ｍ１３がオンされて、出力段２００の出力端子か
ら演算増幅器Ａ１の反転入力端子に至る経路を含むフィ
ードバックループが形成される。そのようなフィードバ
ックループにより、出力端子ＯＵＴ２の出力インピーダ
ンスは、ＭＯＳトランジスタのオン抵抗を演算増幅器Ａ
１のオープンループゲインで割った値となる。通常、演
算増幅器のオープンループゲインは少なくとも６０ｄＢ
はあるから、出力端子ＯＵＴ２の出力インピーダンスは
十分に小さく（ほぼ零オーム）にすることができる。
【００３２】図３には上記演算増幅器Ａ１の構成例が示
される。
される。
【００３３】ｐチャンネル型ＭＯＳトランジスタＭ３
１，Ｍ３２が差動結合される。ｐチャンネル型ＭＯＳト
ランジスタＭ３１のゲート電極からこの演算増幅器Ａ１
の反転入力端子（−）が引き出され、ｐチャンネル型Ｍ
ＯＳトランジスタＭ３２のゲート電極からこの演算増幅
器Ａ１の非反転入力端子（＋）が引き出される。ｐチャ
ンネル型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン
電極には、カレントミラーによる負荷を形成するｎチャ
ンネル型ＭＯＳトランジスタＭ３３，Ｍ３４が設けられ
ている。ｐチャンネル型ＭＯＳトランジスタＭ３１，Ｍ
３２のソース電極には定電流源を形成するｐチャンネル
型ＭＯＳトランジスタＭ３０が結合されている。ｐチャ
ンネル型ＭＯＳトランジスタＭ３０のゲート電極には所
定のバイアス電圧Ｖｂが供給される。
１，Ｍ３２が差動結合される。ｐチャンネル型ＭＯＳト
ランジスタＭ３１のゲート電極からこの演算増幅器Ａ１
の反転入力端子（−）が引き出され、ｐチャンネル型Ｍ
ＯＳトランジスタＭ３２のゲート電極からこの演算増幅
器Ａ１の非反転入力端子（＋）が引き出される。ｐチャ
ンネル型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン
電極には、カレントミラーによる負荷を形成するｎチャ
ンネル型ＭＯＳトランジスタＭ３３，Ｍ３４が設けられ
ている。ｐチャンネル型ＭＯＳトランジスタＭ３１，Ｍ
３２のソース電極には定電流源を形成するｐチャンネル
型ＭＯＳトランジスタＭ３０が結合されている。ｐチャ
ンネル型ＭＯＳトランジスタＭ３０のゲート電極には所
定のバイアス電圧Ｖｂが供給される。
【００３４】また、ｐチャンネル型ＭＯＳトランジスタ
Ｍ３２のドレイン電極からｐチャンネル型ＭＯＳトラン
ジスタＭ３１，Ｍ３２の差動出力が得られ、この差動出
力が後段のｎチャンネル型ＭＯＳトランジスタＭ３６に
伝達されるようになっている。ｎチャンネル型ＭＯＳト
ランジスタＭ３６のソース電極は低電位側電源Ｖｓｓに
結合され、ドレイン電極は、ｐチャンネル型ＭＯＳトラ
ンジスタＭ３５を介して高電位側電源Ｖｄｄに結合され
る。ｐチャンネル型ＭＯＳトランジスタＭ３５はゲート
電極に所定のバイアス電圧Ｖｂが供給されることにより
定電流源として機能する。ｎチャンネル型ＭＯＳトラン
ジスタＭ３６のドレイン電極からこの演算増幅器Ａ１の
出力端子ｏｕｔが引き出される。また、発振防止のた
め、抵抗３１及びキャパシタ３２から成る位相補償回路
が、ｎチャンネル型ＭＯＳトランジスタＭ３６のドレイ
ン電極とソース電極に結合されている。
Ｍ３２のドレイン電極からｐチャンネル型ＭＯＳトラン
ジスタＭ３１，Ｍ３２の差動出力が得られ、この差動出
力が後段のｎチャンネル型ＭＯＳトランジスタＭ３６に
伝達されるようになっている。ｎチャンネル型ＭＯＳト
ランジスタＭ３６のソース電極は低電位側電源Ｖｓｓに
結合され、ドレイン電極は、ｐチャンネル型ＭＯＳトラ
ンジスタＭ３５を介して高電位側電源Ｖｄｄに結合され
る。ｐチャンネル型ＭＯＳトランジスタＭ３５はゲート
電極に所定のバイアス電圧Ｖｂが供給されることにより
定電流源として機能する。ｎチャンネル型ＭＯＳトラン
ジスタＭ３６のドレイン電極からこの演算増幅器Ａ１の
出力端子ｏｕｔが引き出される。また、発振防止のた
め、抵抗３１及びキャパシタ３２から成る位相補償回路
が、ｎチャンネル型ＭＯＳトランジスタＭ３６のドレイ
ン電極とソース電極に結合されている。
【００３５】上記した例によれば、以下の作用効果を得
ることができる。
ることができる。
【００３６】（１）それぞれ接続された外部負荷を駆動
するための複数の出力段１００，２００と、入力された
音声信号に基づいて上記複数の出力段１００，２００を
駆動するための演算増幅回路Ａ１が設けられ、上記複数
の出力段１００，２００がスイッチ制御信号に応じて選
択的に動作状態にされる。上記複数の出力段１００，２
００を駆動するための演算増幅回路Ａ１は外部負荷の数
にかかわらず一つで良く、出力段毎にそれを駆動するた
めの専用の演算増幅器を設ける場合に比べて、音声出力
部２２４のチップ占有面積を小さくすることができる
し、素子数が少ない分、電流消費を抑えることができ
る。
するための複数の出力段１００，２００と、入力された
音声信号に基づいて上記複数の出力段１００，２００を
駆動するための演算増幅回路Ａ１が設けられ、上記複数
の出力段１００，２００がスイッチ制御信号に応じて選
択的に動作状態にされる。上記複数の出力段１００，２
００を駆動するための演算増幅回路Ａ１は外部負荷の数
にかかわらず一つで良く、出力段毎にそれを駆動するた
めの専用の演算増幅器を設ける場合に比べて、音声出力
部２２４のチップ占有面積を小さくすることができる
し、素子数が少ない分、電流消費を抑えることができ
る。
【００３７】（２）上記のように演算増幅器Ａ１が一つ
で、出力段のみが外部負荷に対応して複数設けられるた
め、複数の外部負荷の重さが互いに異なる場合でも、出
力段のみを、それに結合される外部負荷の重さに対応さ
せればよい。つまり、出力段を形成するＭＯＳトランジ
スタのサイズを変更することで、多様な外部負荷に対処
することができる。
で、出力段のみが外部負荷に対応して複数設けられるた
め、複数の外部負荷の重さが互いに異なる場合でも、出
力段のみを、それに結合される外部負荷の重さに対応さ
せればよい。つまり、出力段を形成するＭＯＳトランジ
スタのサイズを変更することで、多様な外部負荷に対処
することができる。
【００３８】（３）ＭＯＳトランジスタＭ１０，Ｍ１１
がオンされて、出力段１００の出力端子から演算増幅器
Ａ１の反転入力端子に至る経路を含むフィードバックル
ープが形成され、また、ＭＯＳトランジスタＭ１２，Ｍ
１３がオンされて、出力段２００の出力端子から演算増
幅器Ａ１の反転入力端子に至る経路を含むフィードバッ
クループが形成される。そのようなフィードバックルー
プの形成により、音声出力部２２４の出力インピーダン
スを小さくすることができ、音声出力部２２４とそれに
結合される後段回路との間の信号伝達系における周波数
特性の劣化を回避することができる。
がオンされて、出力段１００の出力端子から演算増幅器
Ａ１の反転入力端子に至る経路を含むフィードバックル
ープが形成され、また、ＭＯＳトランジスタＭ１２，Ｍ
１３がオンされて、出力段２００の出力端子から演算増
幅器Ａ１の反転入力端子に至る経路を含むフィードバッ
クループが形成される。そのようなフィードバックルー
プの形成により、音声出力部２２４の出力インピーダン
スを小さくすることができ、音声出力部２２４とそれに
結合される後段回路との間の信号伝達系における周波数
特性の劣化を回避することができる。
【００３９】図４には上記音声出力部２２４の別の構成
例が示される。
例が示される。
【００４０】図４に示される構成は、入力信号と出力信
号との位相が１８０度異なる反転増幅回路として構成さ
れたものである。入力端子ＩＮが入力抵抗４１を介して
演算増幅器Ａ１の反転入力端子に結合されている。出力
段１００，２００の具体的な構成は、図１に示されるの
と同一である。出力段１００，２００の出力端子はそれ
ぞれスイッチ４３，４４を介して抵抗４２に結合され
る。この抵抗４２の他端は演算増幅器Ａ１の反転入力端
子に結合される。スイッチ制御信号φ１がハイレベルに
アサートされて出力段１００が動作状態とされるとき、
スイッチ４３も同時にオンされて、このスイッチ４３及
び抵抗４２を含むフィードバック経路が形成される。ま
た、スイッチ制御信号φ２がハイレベルにアサートされ
て出力段２００が動作状態とされるとき、スイッチ４４
も同時にオンされて、このスイッチ４４及び抵抗４２を
含むフィードバック経路が形成される。スイッチ４３，
４４は、図１に示されるようにＭＯＳトランジスタＭ１
０，Ｍ１１や、ＭＯＳトランジスタＭ１２，Ｍ１３のよ
うに導電性の異なる二つのＭＯＳトランジスタを並列接
続して成るものを適用することができる。
号との位相が１８０度異なる反転増幅回路として構成さ
れたものである。入力端子ＩＮが入力抵抗４１を介して
演算増幅器Ａ１の反転入力端子に結合されている。出力
段１００，２００の具体的な構成は、図１に示されるの
と同一である。出力段１００，２００の出力端子はそれ
ぞれスイッチ４３，４４を介して抵抗４２に結合され
る。この抵抗４２の他端は演算増幅器Ａ１の反転入力端
子に結合される。スイッチ制御信号φ１がハイレベルに
アサートされて出力段１００が動作状態とされるとき、
スイッチ４３も同時にオンされて、このスイッチ４３及
び抵抗４２を含むフィードバック経路が形成される。ま
た、スイッチ制御信号φ２がハイレベルにアサートされ
て出力段２００が動作状態とされるとき、スイッチ４４
も同時にオンされて、このスイッチ４４及び抵抗４２を
含むフィードバック経路が形成される。スイッチ４３，
４４は、図１に示されるようにＭＯＳトランジスタＭ１
０，Ｍ１１や、ＭＯＳトランジスタＭ１２，Ｍ１３のよ
うに導電性の異なる二つのＭＯＳトランジスタを並列接
続して成るものを適用することができる。
【００４１】このように入力信号と出力信号との位相が
１８０度異なる反転増幅回路として構成された場合で
も、図１に示されるのと同様の作用効果を得ることがで
きる。特に、図５に示される構成では、スイッチ制御信
号φ１がハイレベルにアサートされるときには抵抗５５
が選択され、スイッチ制御信号φ２がハイレベルにアサ
ートされるときには抵抗５６が選択されるようになって
いるので、この抵抗５５，５６の値を異ならせることに
よって、フィードバック量、つまりゲインを異ならせる
ことができる。例えば、抵抗５５に比べて抵抗５６の値
のほうが大きいものとすると、スイッチ制御信号φ１に
よりスイッチ５２がオンされた場合よりもスイッチ制御
信号φ２によりスイッチ５３がオンされた場合のほう
が、反転増幅回路のゲインが大きくなる。尚、スイッチ
５２，５３は、上記スイッチ４３，４４と同一構成とさ
れる。
１８０度異なる反転増幅回路として構成された場合で
も、図１に示されるのと同様の作用効果を得ることがで
きる。特に、図５に示される構成では、スイッチ制御信
号φ１がハイレベルにアサートされるときには抵抗５５
が選択され、スイッチ制御信号φ２がハイレベルにアサ
ートされるときには抵抗５６が選択されるようになって
いるので、この抵抗５５，５６の値を異ならせることに
よって、フィードバック量、つまりゲインを異ならせる
ことができる。例えば、抵抗５５に比べて抵抗５６の値
のほうが大きいものとすると、スイッチ制御信号φ１に
よりスイッチ５２がオンされた場合よりもスイッチ制御
信号φ２によりスイッチ５３がオンされた場合のほう
が、反転増幅回路のゲインが大きくなる。尚、スイッチ
５２，５３は、上記スイッチ４３，４４と同一構成とさ
れる。
【００４２】図６に示されるには、図５に示される回路
にローパス機能を追加したものである。
にローパス機能を追加したものである。
【００４３】出力段１００の出力端子と演算増幅器Ａ１
の反転入力端子とにキャパシタ６３が設けられ、出力段
２００の出力端子と演算増幅器Ａ１の入力端子とにキャ
パシタ６４が設けられている。また、演算増幅器Ａ１の
反転入力端子に抵抗６２が結合され、この抵抗６２の他
端に、スイッチ５２，５３、抵抗５４、及びキャパシタ
６１が結合される。上記キャパシタ６１，６３，６４が
設けられることで、高い周波数成分に対するゲインが低
下されて、ローパス特性が実現される。このようにロー
パス特性が実現される場合においても、図１に示される
回路の場合と同様の作用効果を得ることができる。
の反転入力端子とにキャパシタ６３が設けられ、出力段
２００の出力端子と演算増幅器Ａ１の入力端子とにキャ
パシタ６４が設けられている。また、演算増幅器Ａ１の
反転入力端子に抵抗６２が結合され、この抵抗６２の他
端に、スイッチ５２，５３、抵抗５４、及びキャパシタ
６１が結合される。上記キャパシタ６１，６３，６４が
設けられることで、高い周波数成分に対するゲインが低
下されて、ローパス特性が実現される。このようにロー
パス特性が実現される場合においても、図１に示される
回路の場合と同様の作用効果を得ることができる。
【００４４】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
【００４５】例えばＭＯＳトランジスタに代えてバイポ
ーラトランジスタを適用することができる。その場合、
出力段１００，２００はバイポーラトランジスタによる
エミッタフォロワとされる。
ーラトランジスタを適用することができる。その場合、
出力段１００，２００はバイポーラトランジスタによる
エミッタフォロワとされる。
【００４６】出力段１００，２００におけるＭＯＳトラ
ンジスタＭ４，Ｍ７のゲート電極に供給されるバイアス
電圧Ｖｂは、図３に示されるように、演算増幅器のＡ１
の内部から得るようにしても良い。つまり、図３におい
て、破線で示されるように、ＭＯＳトランジスタＭ３２
の出力電圧Ｖｂ’をそのまま上記ＭＯＳトランジスタＭ
４，Ｍ７のバイアス電圧とすることで回路動作の安定化
を図ることができる。
ンジスタＭ４，Ｍ７のゲート電極に供給されるバイアス
電圧Ｖｂは、図３に示されるように、演算増幅器のＡ１
の内部から得るようにしても良い。つまり、図３におい
て、破線で示されるように、ＭＯＳトランジスタＭ３２
の出力電圧Ｖｂ’をそのまま上記ＭＯＳトランジスタＭ
４，Ｍ７のバイアス電圧とすることで回路動作の安定化
を図ることができる。
【００４７】以上の説明では主として本発明者等によっ
てなされた発明をその背景となった利用分野であるＰＨ
Ｓに適用した場合について説明したが、それに限定され
るものではなく、各種半導体集積回路に広く適用するこ
とができる。
てなされた発明をその背景となった利用分野であるＰＨ
Ｓに適用した場合について説明したが、それに限定され
るものではなく、各種半導体集積回路に広く適用するこ
とができる。
【００４８】本発明は、少なくとも信号出力を行うこと
を条件に適用することができる。
を条件に適用することができる。
【００４９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００５０】すなわち、複数の出力段を駆動するための
演算増幅回路が複数の出力段で共有されるから、出力段
毎にそれを駆動するための専用の演算増幅器を設ける場
合に比べチップ占有面積の縮小化を図ることができる。
そして同時に素子の低減化を図り、電流消費の低減化を
図ることができる。
演算増幅回路が複数の出力段で共有されるから、出力段
毎にそれを駆動するための専用の演算増幅器を設ける場
合に比べチップ占有面積の縮小化を図ることができる。
そして同時に素子の低減化を図り、電流消費の低減化を
図ることができる。
【００５１】出力段から増幅回路へのフィードバックを
オン・オフするためのフィードバックスイッチを上記出
力段に対応して設け、上記スイッチ制御による出力段選
択に連動して上記フィードバック動作を制御すること
で、出力段の選択に対応して適切にフィードバックをか
けることができ、そのようにフィードバックが適切にか
けられることにより、出力インピーダンスを低下させて
周波数特性の向上を図ることができる。
オン・オフするためのフィードバックスイッチを上記出
力段に対応して設け、上記スイッチ制御による出力段選
択に連動して上記フィードバック動作を制御すること
で、出力段の選択に対応して適切にフィードバックをか
けることができ、そのようにフィードバックが適切にか
けられることにより、出力インピーダンスを低下させて
周波数特性の向上を図ることができる。
【図１】本発明にかかる移動体通信装置の一例であるＰ
ＨＳに含まれる音声出力部の構成例回路図である。
ＨＳに含まれる音声出力部の構成例回路図である。
【図２】上記ＰＨＳの構成例ブロック図である。
【図３】上記音声出力部に含まれる演算増幅器の構成例
回路図である。
回路図である。
【図４】上記音声出力部の別の構成例回路図である。
【図５】上記音声出力部の別の構成例回路図である。
【図６】上記音声出力部の別の構成例回路図である。
１１ アンテナ ２１ 高周波部 ２２ ベースバンド部 ２２０ マイクロコンピュータ ２２１ モデム ２２２ チャネルコーデック ２２３ 音声コーデック ２２４ 音声出力部 ２２５ 音声入力部 ２２６ ＬＣＤ ２２７ ＲＡＭ ２２８ スイッチパッド ２２９ ＲＯＭ Ａ１ 演算増幅器 Ｍ１，Ｍ２，Ｍ４，Ｍ５，Ｍ７，Ｍ８，Ｍ１０，Ｍ１２
ｎチャンネル型ＭＯＳトランジスタ Ｍ３，Ｍ６，Ｍ１１，Ｍ１３ ｐチャンネル型ＭＯＳト
ランジスタ
ｎチャンネル型ＭＯＳトランジスタ Ｍ３，Ｍ６，Ｍ１１，Ｍ１３ ｐチャンネル型ＭＯＳト
ランジスタ
Claims (4)
- 【請求項１】 信号出力のための信号出力回路におい
て、 それぞれ対応する外部負荷を駆動するための複数の出力
段と、 入力された信号に基づいて上記複数の出力段を駆動する
ための増幅回路と、 上記複数の出力段をスイッチ制御信号に応じて選択的に
動作状態にするための電流スイッチと、 を含むことを特徴とする信号出力回路。 - 【請求項２】 上記出力段から上記増幅回路へのフィー
ドバックをオン・オフするためのフィードバックスイッ
チが上記出力段に対応して設けられ、上記スイッチ制御
による出力段選択に連動して上記フィードバック動作が
制御される請求項１記載の信号出力回路。 - 【請求項３】 音声のディジタル化及びデータ圧縮伸長
を行う音声コーデックと、この音声コーデックに結合さ
れ、通信相手の音声を出力するための音声出力部とを含
む移動体通信装置において、 上記音声出力部は、それぞれ対応する外部負荷を駆動す
るための複数の出力段と、 入力された音声信号に基づいて上記複数の出力段を駆動
するための増幅回路と、 上記出力段に流れる電流を選択信号に応じて制御可能な
電流スイッチと、 を含んで成ることを特徴とする移動体通信装置。 - 【請求項４】 上記出力段から上記増幅回路へのフィー
ドバックをオン・オフするためのフィードバックスイッ
チが上記出力段に対応して設けられ、上記スイッチ制御
による出力段選択に連動して上記フィードバック動作が
制御される請求項３記載の移動体通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9313036A JPH11150504A (ja) | 1997-11-14 | 1997-11-14 | 信号出力回路及び移動体通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9313036A JPH11150504A (ja) | 1997-11-14 | 1997-11-14 | 信号出力回路及び移動体通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11150504A true JPH11150504A (ja) | 1999-06-02 |
Family
ID=18036443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9313036A Withdrawn JPH11150504A (ja) | 1997-11-14 | 1997-11-14 | 信号出力回路及び移動体通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11150504A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014241613A (ja) * | 2010-07-19 | 2014-12-25 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 拡張パケットトラフィックアービトレーションのための方法および装置 |
-
1997
- 1997-11-14 JP JP9313036A patent/JPH11150504A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014241613A (ja) * | 2010-07-19 | 2014-12-25 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 拡張パケットトラフィックアービトレーションのための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360501B2 (ja) | 増幅回路及び携帯電話用半導体集積回路装置 | |
| US8280322B2 (en) | RF transmitter with stable on-chip PLL | |
| US8238851B2 (en) | Method and system for improving efficiency over power control for linear and class AB power amplifiers | |
| US6707336B2 (en) | Operational amplifier with chopped input transistor pair | |
| US20050168288A1 (en) | Low gate oxide stress power amplifier | |
| JP4095398B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
| KR20010102417A (ko) | 집적 회로들간에 인터페이스 신호들을 제공하는 방법 및회로 | |
| US6316996B1 (en) | Adjustable AC load structure | |
| JP2009246529A (ja) | 差動単相変換回路 | |
| JP2008035466A (ja) | モス電界効果トランジスタの増幅度及び雑音度改善回路、並びにこれを利用した周波数混合器と、増幅器及び発振器 | |
| US8606213B2 (en) | Power amplifier with matching transformer | |
| JPS62277806A (ja) | 高周波増幅器 | |
| KR20000070610A (ko) | 라디오 구조 | |
| US7583941B2 (en) | Apparatus and method to adjust and filter current DAC signals | |
| US6803798B1 (en) | Output control apparatus of pulse width modulator | |
| JPH11150504A (ja) | 信号出力回路及び移動体通信装置 | |
| US20180241351A1 (en) | Linear amplifier having higher efficiency for envelope tracking modulator | |
| JP3105489B2 (ja) | 増幅器 | |
| KR102023439B1 (ko) | 무선 송수신기를 위한 아날로그 기저대역 필터 장치 | |
| CN110771042B (zh) | 控制可变阻抗元件中的开关 | |
| EP1581995B1 (en) | Controllable rf broadband amplifier with a constant input impedance | |
| US20030054780A1 (en) | High frequency power amplifying circuit, and mobile communication apparatus using it | |
| CN1033547C (zh) | 具有匹配输出的运算跨导放大器 | |
| US11159136B2 (en) | Variable gain amplifier and method thereof | |
| US20230353140A1 (en) | Biasing body node of a transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |