JPH11150083A - Compound semiconductor element and manufacture thereof - Google Patents
Compound semiconductor element and manufacture thereofInfo
- Publication number
- JPH11150083A JPH11150083A JP31872297A JP31872297A JPH11150083A JP H11150083 A JPH11150083 A JP H11150083A JP 31872297 A JP31872297 A JP 31872297A JP 31872297 A JP31872297 A JP 31872297A JP H11150083 A JPH11150083 A JP H11150083A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- barrier
- compound semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＬＥＤ（Ｌｉｇｈ
ｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の化合物半導体
素子及びその製造方法に関する。The present invention relates to an LED (Light)
The present invention relates to a compound semiconductor device such as t Emitting Diode and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来、化合物半導体素子の電極構造とし
て、化合物半導体層との間にコンタクト層としてのＡｕ
系合金層を設け、その上にバリア層としてのＴｉＮ層及
びＴｉ層の２層を設け、さらにその上にボンディングパ
ッド層としてのＡｌ層を設けたものが知られている（例
えば、特開昭５７−１１７２８４号公報）。また、その
Ａｕ系合金層とＴｉＮ層との間に、さらにＴｉ層を設け
た構造も知られている。ここで、ＴｉＮ層は雰囲気ガス
としてＡｒとＮ2との混合ガス又はＮ2ガスを用いたリア
クティブスパッタリング法により形成されていた。2. Description of the Related Art Conventionally, as an electrode structure of a compound semiconductor device, Au as a contact layer between the compound semiconductor layer and the compound semiconductor layer is used.
It is known that a base alloy layer is provided, a TiN layer as a barrier layer and a Ti layer are provided thereon, and an Al layer as a bonding pad layer is further provided thereon (see, for example, No. 57-117284). A structure in which a Ti layer is further provided between the Au-based alloy layer and the TiN layer is also known. Here, the TiN layer was formed by a reactive sputtering method using a mixed gas of Ar and N 2 or an N 2 gas as an atmosphere gas.
【０００３】[0003]
【発明が解決しようとする課題】ところで、化合物半導
体素子の製造においては、電極構造のパターン形成後に
オーミックコンタクトを得るための熱処理工程が行われ
る。上述のＴｉＮ層やＴｉ層といったバリア層は、本
来、この熱処理工程においてウェハ又はコンタクト層で
あるＡｕ系合金層からボンディングパッド層であるＡｌ
層にＧａ等のワイヤーボンディング性を低下させる不純
物が拡散するのを抑えるために設けられている。By the way, in the production of a compound semiconductor device, a heat treatment step for obtaining an ohmic contact is performed after a pattern of an electrode structure is formed. The barrier layer such as the TiN layer or the Ti layer described above originally converts the Au-based alloy layer, which is a wafer or a contact layer, to the Al, which is a bonding pad layer, in this heat treatment step.
It is provided in order to suppress the diffusion of impurities such as Ga that degrade the wire bonding property into the layer.
【０００４】しかしながら、上述した従来技術ではバリ
ア層のバリア性が充分とは言えないため、Ａｕ合金層と
Ａｌ層とが反応してＡｌ表面に析出物が現れる。その結
果、電極表面の平坦化が損なわれるというバリア破壊が
発生し、ボンディング性能が低下するという問題があっ
た。However, in the above-mentioned conventional technology, the barrier properties of the barrier layer cannot be said to be sufficient, so that the Au alloy layer and the Al layer react with each other, and a precipitate appears on the Al surface. As a result, there is a problem that barrier flattening occurs, in which flattening of the electrode surface is impaired, and bonding performance is reduced.
【０００５】また、上記従来技術では、ＴｉＮ層のエッ
チングを安定させることができないためにオーバーエッ
チングが発生するという問題があった。[0005] Further, in the above conventional technique, there is a problem that overetching occurs because the etching of the TiN layer cannot be stabilized.
【０００６】本発明は、このような従来技術の課題を解
決すべくなされたものであり、バリア層のバリア性を向
上させると共にエッチング作業性を安定させることがで
きる化合物半導体素子及びその製造方法を提供すること
を目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and provides a compound semiconductor device capable of improving the barrier properties of a barrier layer and stabilizing etching workability, and a method of manufacturing the same. The purpose is to provide.
【０００７】[0007]
【課題を解決するための手段】本発明の化合物半導体素
子は、化合物半導体層の上に、該化合物半導体層とオー
ミックコンタクト可能な材料からなるコンタクト層が設
けられ、該コンタクト層の上にＴｉＮ、ＴｉＯ及びＴｉ
ＯＮの混合組成からなる第１のバリア層、Ｔｉからなる
第２のバリア層、及びワイヤボンド可能な材料からなる
ボンディングパッド層がこの順に積層されており、その
ことにより上記目的が達成される。According to the compound semiconductor device of the present invention, a contact layer made of a material capable of making ohmic contact with the compound semiconductor layer is provided on the compound semiconductor layer, and TiN, TiO and Ti
A first barrier layer made of a mixed composition of ON, a second barrier layer made of Ti, and a bonding pad layer made of a material capable of wire bonding are laminated in this order, thereby achieving the above object.
【０００８】前記コンタクト層がＡｕ系合金からなり、
前記ボンディングパッド層がＡｌ、Ａｕ又はそれらの合
金からなっていてもよい。The contact layer is made of an Au-based alloy,
The bonding pad layer may be made of Al, Au, or an alloy thereof.
【０００９】前記コンタクト層と前記第１のバリア層と
の間に、Ｔｉ層が設けられていてもよい。[0009] A Ti layer may be provided between the contact layer and the first barrier layer.
【００１０】前記第１のバリア層の厚みが５０ｎｍ〜１
５０ｎｍであるのが望ましい。[0010] The thickness of the first barrier layer is 50 nm to 1
Desirably, it is 50 nm.
【００１１】前記第２のバリア層の厚みが１００ｎｍ〜
５００ｎｍであるのが望ましい。The thickness of the second barrier layer is 100 nm or more.
Preferably, it is 500 nm.
【００１２】本発明の化合物半導体素子の製造方法は、
本発明の請求項１乃至５のいずれかに記載の化合物半導
体素子を製造する方法であって、前記第１のバリア層
を、Ｏ 2ガスをＮ2ガスに混合させた混合ガスを用いたリ
アクティブスパッタリング法により形成する工程を含
み、そのことにより上記目的が達成される。The method for manufacturing a compound semiconductor device of the present invention comprises:
The compound semiconductor according to any one of claims 1 to 5 of the present invention.
A method for manufacturing a body element, wherein the first barrier layer
And O TwoGas NTwoRemix using mixed gas mixed with gas
Including the step of forming by active sputtering.
Thus, the above object is achieved.
【００１３】前記混合ガス中のＯ2ガスの混合量を２０
％以下として前記第１のバリア層を形成するのが望まし
い。The mixing amount of O 2 gas in the mixed gas is 20
%, It is desirable to form the first barrier layer.
【００１４】前記第１のバリア層及び前記第２のバリア
層を、不連続なスパッタリングにより薄膜を積層して所
定の厚みにするのが望ましい。It is preferable that the first barrier layer and the second barrier layer have a predetermined thickness by stacking thin films by discontinuous sputtering.
【００１５】前記第１のバリア層を、スパッタリング圧
力１．０Ｐａ〜１．５Ｐａとしたリアクティブスパッタ
リング法により形成するのが望ましい。It is preferable that the first barrier layer is formed by a reactive sputtering method at a sputtering pressure of 1.0 Pa to 1.5 Pa.
【００１６】前記第１のバリア層を、スパッタリングパ
ワー２．５ｋＷ以下にしたリアクティブスパッタリング
法により形成するのが望ましい。Preferably, the first barrier layer is formed by a reactive sputtering method with a sputtering power of 2.5 kW or less.
【００１７】以下に、本発明の作用について説明する。The operation of the present invention will be described below.
【００１８】本発明にあっては、ＴｉＮ、ＴｉＯ及びＴ
ｉＯＮの混合組成からなる第１のバリア層とＴｉからな
る第２のバリア層とをコンタクト層とボンディングパッ
ド層との間に設けることにより、ＴｉＮ層とＴｉ層とを
バリア層として設けた従来の化合物半導体素子に比べて
バリア性を向上させることができる。なお、この理由は
現時点では明確ではないが、本発明者の実験により確認
されている。従って、ウェハやＡｕ系合金等からなるコ
ンタクト層からＡｕ、Ａｌ又はそれらの合金等からなる
ボンディングパッド層に不純物が拡散されるのを防ぐこ
とが可能である。In the present invention, TiN, TiO and T
By providing a first barrier layer made of a mixed composition of iON and a second barrier layer made of Ti between a contact layer and a bonding pad layer, a conventional structure in which a TiN layer and a Ti layer are provided as barrier layers The barrier property can be improved as compared with the compound semiconductor element. Although the reason for this is not clear at present, it has been confirmed by experiments by the present inventors. Accordingly, it is possible to prevent impurities from diffusing from the wafer or the contact layer made of an Au-based alloy or the like to the bonding pad layer made of Au, Al, or an alloy thereof.
【００１９】ところで、用いるコンタクト層の材料によ
ってはＴｉＮ、ＴｉＯ及びＴｉＯＮの混合組成からなる
第１のバリア層との密着性が悪くなることがある。そこ
で、コンタクト層と第１のバリア層との間にコンタクト
層とも第１のバリア層とも密着性が良好なＴｉ層を設け
ることにより、コンタクト層と第１のバリア層との間の
密着性を向上させて剥離等を防ぐことが可能である。Incidentally, depending on the material of the contact layer used, the adhesion to the first barrier layer composed of a mixed composition of TiN, TiO and TiON may be deteriorated. Therefore, by providing a Ti layer having good adhesion to both the contact layer and the first barrier layer between the contact layer and the first barrier layer, the adhesion between the contact layer and the first barrier layer is improved. It is possible to prevent the peeling or the like by improving it.
【００２０】第１のバリア層の厚みは、バリア破壊を抑
えるためには５０ｎｍ以上とするのが望ましく、膜スト
レスの観点からは１５０ｎｍ以下であるのが望ましい。The thickness of the first barrier layer is preferably at least 50 nm in order to suppress barrier destruction, and is preferably at most 150 nm from the viewpoint of film stress.
【００２１】また、第２のバリア層の厚みは、第１のバ
リア層上に１００ｎｍ以上で形成することによりバリア
破壊を抑えることができ、５００ｎｍ以下にすることに
より膜ストレスによる素子ダメージを防ぐことができる
ので望ましい。The second barrier layer can be formed on the first barrier layer with a thickness of 100 nm or more to suppress barrier destruction. By setting the thickness to 500 nm or less, device damage due to film stress can be prevented. Is desirable.
【００２２】本発明の化合物半導体素子の製造方法によ
れば、Ｎ2ガスにＯ2ガスを混合した混合ガスを用いてリ
アクティブスパッタリング法によりＴｉＮ、ＴｉＯ及び
ＴｉＯＮの混合組成からなる第１のバリア層を成膜する
ことが可能である。この方法によれば、ガスを切り替え
るだけで第１のバリア層と第２のバリア層とを成膜可能
であり、製造効率を向上させることができる。According to the method for manufacturing a compound semiconductor device of the present invention, the first barrier made of a mixed composition of TiN, TiO and TiON is formed by reactive sputtering using a mixed gas of N 2 gas and O 2 gas. Layers can be deposited. According to this method, the first barrier layer and the second barrier layer can be formed simply by switching the gas, and the manufacturing efficiency can be improved.
【００２３】このとき、Ｏ2ガスの混合量を２０％以下
とすれば防爆仕様ではない一般的なリアクティブスパッ
タリング装置を使用することができるので、既存の設備
を利用した化合物半導体素子の製造が可能となる。At this time, if the mixing amount of the O 2 gas is set to 20% or less, a general reactive sputtering apparatus which is not an explosion-proof specification can be used. It becomes possible.
【００２４】第１のバリア層及び第２のバリア層は、各
々、不連続なスパッタリングにより薄膜を積層して所定
の厚みとすることにより、さらにバリア性を向上させる
ことが可能であり、エッチングの際の作業性も安定する
ことが確認できている。Each of the first barrier layer and the second barrier layer can be further improved in barrier properties by laminating a thin film by discontinuous sputtering to a predetermined thickness. It has been confirmed that the workability at the time is also stable.
【００２５】第１のバリア層のスパッタリング時に、ス
パッタリング圧力は１．０Ｐａ〜１．５Ｐａとするのが
望ましい。この範囲よりも圧力が高くなるとバリア性は
向上するが、第２層のエッチング時にオーバーエッチン
グが発生しやすくなると共にｍｅａｎ ｆｒｅｅ ｐａ
ｓｓが低下してデポレートが低下し、所定厚みまでのデ
ポ時間が長くなるおそれがあるからである。また、この
範囲よりも圧力が低くなるとオーバーエッチングは発生
しにくくなるが、バリア性が低くなるからである。When sputtering the first barrier layer, the sputtering pressure is preferably set to 1.0 Pa to 1.5 Pa. If the pressure is higher than this range, the barrier properties are improved, but overetching is likely to occur during the etching of the second layer, and mean free pas.
This is because ss may decrease and the deposition rate may decrease, and the deposition time up to a predetermined thickness may increase. Also, when the pressure is lower than this range, over-etching is less likely to occur, but the barrier property is lowered.
【００２６】第１のバリア層のスパッタリング時におい
て、スパッタリングパワーは低い方がバリア性は高くな
る傾向があるが、安定した放電を得るためには１ｋＷ〜
２．５ｋＷとするのが望ましい。At the time of sputtering the first barrier layer, the lower the sputtering power, the higher the barrier property tends to be. However, in order to obtain a stable discharge, 1 kW to
It is desirable to use 2.5 kW.
【００２７】[0027]
【発明の実施の形態】ここでは、本発明の一実施形態と
してIII−V族化合物半導体素子であるＧａＰＬＥＤにつ
いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Here, a GaPLED as a III-V compound semiconductor device will be described as one embodiment of the present invention.
【００２８】図１（Ｅ）は本発明の実施形態に係るＬＥ
Ｄを示す断面図である。FIG. 1E shows an LE according to an embodiment of the present invention.
It is sectional drawing which shows D.
【００２９】この化合物半導体素子は、Ｎ型ＧａＰ基板
３上にＮ型半導体層２とＰ型半導体層１とが設けられ、
Ｎ型基板３の下にはカソード電極４、Ｐ型半導体層１の
上にはアノード電極５が設けられている。In this compound semiconductor device, an N-type semiconductor layer 2 and a P-type semiconductor layer 1 are provided on an N-type GaP substrate 3,
A cathode electrode 4 is provided below the N-type substrate 3, and an anode electrode 5 is provided above the P-type semiconductor layer 1.
【００３０】図２にアノード電極５の断面図を示す。FIG. 2 is a sectional view of the anode electrode 5.
【００３１】ここでは、Ｐ型半導体層１上にＡｕＢｅや
ＡｕＺｎ等のＡｕ系合金からなるコンタクト層６が設け
られ、その上にＴｉＮ、ＴｉＯ及びＴｉＯＮの混合組成
からなる第１のバリア層７及びＴｉからなる第２のバリ
ア層８が設けられ、さらにその上にＡｕ、Ａｌやそれら
の合金からなるボンディングパッド層９が設けられてい
る。Here, a contact layer 6 made of an Au-based alloy such as AuBe or AuZn is provided on the P-type semiconductor layer 1, and a first barrier layer 7 made of a mixed composition of TiN, TiO, and TiON is provided thereon. A second barrier layer 8 made of Ti is provided, and a bonding pad layer 9 made of Au, Al, or an alloy thereof is further provided thereon.
【００３２】この化合物半導体素子は、図１および図３
に示すような工程を経て作製することができる。This compound semiconductor device is shown in FIGS.
It can be manufactured through the steps shown in FIG.
【００３３】まず、図１（Ａ）及び図１（Ｂ）に示すよ
うに、Ｎ型ＧａＰ基板３上にＮ型半導体層２及びＰ型半
導体層３をエピタキシャル成長させてＰＮ接合を形成し
たウェハにラッピング等を行って、所定の厚み、例えば
２８０μｍ程度まで研削する。First, as shown in FIGS. 1A and 1B, a wafer having a PN junction formed by epitaxially growing an N-type semiconductor layer 2 and a P-type semiconductor layer 3 on an N-type GaP substrate 3 is formed. By lapping or the like, grinding is performed to a predetermined thickness, for example, about 280 μm.
【００３４】次に、図１（Ｃ）に示すように、Ｎ型基板
３側にＡｕＳｉ等からなるカソード電極４を形成する。Next, as shown in FIG. 1C, a cathode electrode 4 made of AuSi or the like is formed on the N-type substrate 3 side.
【００３５】続いて、図１（Ｄ）に示すように、Ｐ型半
導体層１側にアノード電極５を形成する。この工程は、
以下のようにして行う。Subsequently, as shown in FIG. 1D, an anode electrode 5 is formed on the P-type semiconductor layer 1 side. This step is
This is performed as follows.
【００３６】まず、図３（Ａ）に示すように、コンタク
ト層を形成する前にウェットエッチングによる前処理を
施してウェハ表面上の不純物を除去しておく。First, as shown in FIG. 3A, before forming a contact layer, a pretreatment by wet etching is performed to remove impurities on the wafer surface.
【００３７】次に、図３（Ｂ）に示すように、前処理を
行ったウェハに直ちにコンタクト層６を蒸着又はスパッ
タリングにより形成する。このコンタクト層６として
は、Ｐ型エピタキシャル層１と容易にオーミックコンタ
クトを得ることが可能なＢｅ又はＺｎを添加したＡｕＢ
ｅやＡｕＺｎ等のＡｕ系合金を用いることができる。Next, as shown in FIG. 3B, a contact layer 6 is immediately formed on the preprocessed wafer by vapor deposition or sputtering. The contact layer 6 is made of AuB to which Be or Zn is added so that an ohmic contact with the P-type epitaxial layer 1 can be easily obtained.
Au or an Au-based alloy such as AuZn can be used.
【００３８】続いて、図３（Ｃ）に示すように、Ｔｉ
Ｎ、ＴｉＯ及びＴｉＯＮの混合組成からなる第１のバリ
ア層７及びＴｉからなる第２のバリア層８をリアクティ
ブスパッタリングにより形成する。Subsequently, as shown in FIG.
A first barrier layer 7 made of a mixed composition of N, TiO and TiON and a second barrier layer 8 made of Ti are formed by reactive sputtering.
【００３９】ここで、第１のバリア層７を形成する際の
リアクティブスパッタリングの条件がバリア向上によっ
て重要なポイントになる。Here, the condition of the reactive sputtering when forming the first barrier layer 7 is an important point for improving the barrier.
【００４０】まず、本発明者の実験によれば、スパッタ
ガスとしてはＮ2ガスにＯ2ガスを混合量２０％以下で混
合させたガスを用いるのが望ましく、さらに望ましくは
５〜２０％程度混合させた混合ガスである。First, according to experiments by the present inventors, it is desirable to use a gas obtained by mixing N 2 gas with O 2 gas at a mixing amount of 20% or less, and more preferably about 5 to 20% as a sputtering gas. It is a mixed gas mixed.
【００４１】また、このときのスパッタリングパワーは
低い方がバリア性が高くなる傾向があり、２．５ｋＷ以
下であるのが望ましい。但し、用いるスパッタリング装
置の性能にもよるが、安定した放電を得るためには１ｋ
Ｗ〜２．５ｋＷとするのが望ましい。In this case, the lower the sputtering power, the higher the barrier property tends to be, and the sputtering power is desirably 2.5 kW or less. However, depending on the performance of the sputtering equipment used, 1 k
It is desirable to set it to W to 2.5 kW.
【００４２】さらに、スパッタリング中の圧力は１．０
Ｐａ〜１．５Ｐａとするのが望ましい。この範囲よりも
圧力が高くなるとバリア性は向上するが、第１のバリア
層７のエッチング時にオーバーエッチングが発生しやす
くなると共にｍｅａｎ ｆｒｅｅ ｐａｓｓが低下して
デポレートが低下し、所定厚みまでのデポ時間が長くな
る。一方、この範囲よりも圧力が低くなるとオーバーエ
ッチングが発生しにくく、安定したエッチング作業性が
得られるが、バリア性は低くなる。Further, the pressure during sputtering is 1.0
It is desirable to set it to Pa to 1.5 Pa. When the pressure is higher than this range, the barrier property is improved, but overetching is apt to occur during the etching of the first barrier layer 7, and the mean free pass is reduced, the deposit is reduced, and the deposition time until the predetermined thickness is reached. Becomes longer. On the other hand, if the pressure is lower than this range, over-etching is less likely to occur and stable etching workability can be obtained, but the barrier property is low.
【００４３】第１のバリア層７の厚みについては５０ｎ
ｍ〜１５０ｎｍにするのが望ましい。第１のバリア層７
の厚みがこれより薄いとバリア性が低下し、これより厚
いと膜ストレスが強くなって素子に対してダメージを与
えるおそれがある。また、第２のバリア層８の厚みにつ
いては、第１のバリア層７の厚みとの兼ね合いにより１
００ｎｍ〜５００ｎｍの厚みにするのが望ましい。The thickness of the first barrier layer 7 is 50 n
m to 150 nm is desirable. First barrier layer 7
If the thickness is smaller than this, the barrier property is reduced, and if it is larger than this, the film stress is increased and the element may be damaged. Further, the thickness of the second barrier layer 8 is set to 1 depending on the thickness of the first barrier layer 7.
It is desirable to have a thickness of 00 nm to 500 nm.
【００４４】ここで、第１のバリア層７及び第２のバリ
ア層８は、連続的に所定の厚みまで一気にスパッタリン
グするのではなく、不連続なスパッタリングにより薄膜
（好ましくは厚み２５ｎｍ以下）を積層して所定の厚み
とすることにより、さらにバリア性を向上させると共に
エッチングの際の作業性を安定させることができる。Here, the first barrier layer 7 and the second barrier layer 8 are not continuously sputtered to a predetermined thickness at a stretch, but are laminated by discontinuous sputtering to form a thin film (preferably 25 nm or less in thickness). By setting the thickness to a predetermined value, the barrier property can be further improved and the workability during etching can be stabilized.
【００４５】ところで、コンタクト層６の材料によって
はＴｉＮ、ＴｉＯ及びＴｉＯＮの混合組成からなる第１
のバリア層７との密着性が悪くなることがある。このよ
うな場合には、図４に示すように、コンタクト層６と第
１のバリア層７との間に厚み５ｎｍ〜１０ｎｍ程度のＴ
ｉ層１０を設けると、密着性を向上させることができ
る。By the way, depending on the material of the contact layer 6, the first layer made of a mixed composition of TiN, TiO and TiON
May be poor in adhesion to the barrier layer 7. In such a case, as shown in FIG. 4, a T-layer having a thickness of about 5 nm to 10 nm is provided between the contact layer 6 and the first barrier layer 7.
When the i-layer 10 is provided, the adhesion can be improved.
【００４６】その後、図３（Ｃ）に示すように、第２の
バリア層８の上にボンディングパッド層９をスパッタリ
ング又は蒸着により形成する。このボンディングパッド
層９には、Ａｌ、Ａｕ又はそれらの合金等のワイヤボン
ディング可能な材料を用いることができる。Thereafter, as shown in FIG. 3C, a bonding pad layer 9 is formed on the second barrier layer 8 by sputtering or vapor deposition. For the bonding pad layer 9, a material capable of wire bonding such as Al, Au, or an alloy thereof can be used.
【００４７】次に、図３（Ｄ）に示すように、通常のフ
ォトリソグラフィ工程により電極パターン１１を形成す
る。Next, as shown in FIG. 3D, an electrode pattern 11 is formed by a usual photolithography process.
【００４８】続いて、図３（Ｅ）に示すように、ウェッ
トエッチングによりコンタクト層６、第１のバリア層
７、８及びボンディングパッド層９のパターンを順次形
成し、レジストを除去して熱処理を施すことによりアノ
ード電極５を形成する。Subsequently, as shown in FIG. 3E, patterns of the contact layer 6, the first barrier layers 7, 8 and the bonding pad layer 9 are sequentially formed by wet etching, the resist is removed, and heat treatment is performed. By performing this, the anode electrode 5 is formed.
【００４９】このようにしてアノード電極を形成した
後、図１（Ｅ）に示すように、ウェハをダイシングによ
り個々の素子に分断することによりＬＥＤが完成する。After forming the anode electrode in this way, as shown in FIG. 1E, the wafer is cut into individual elements by dicing to complete the LED.
【００５０】このようにして得られたＬＥＤは、第１の
バリア層７のバリア性が良好であるので、電極構造のパ
ターン形成後に行われるオーミックコンタクトを得るた
めの熱処理工程においてバリア破壊が生じず、ボンディ
ング性能が低下しなかった。また、ＴｉＮ、ＴｉＯ及び
ＴｉＯＮの混合組成からなる第１のバリア層７やＴｉか
らなる第２のバリア層８のエッチング時にオーバーエッ
チングが生じず、歩留りを向上させることができた。In the LED thus obtained, since the barrier property of the first barrier layer 7 is good, barrier destruction does not occur in the heat treatment step for obtaining an ohmic contact performed after the patterning of the electrode structure. And the bonding performance did not decrease. Further, overetching did not occur during the etching of the first barrier layer 7 made of a mixed composition of TiN, TiO and TiON and the second barrier layer 8 made of Ti, and the yield was improved.
【００５１】これに対して、（１）バリア層としてＡｒ
ガスを用いたリアクティブスパッタリング法によりＴｉ
層のみを形成した場合には、バリア性が充分ではなく、
バリア破壊が生じてボンディング性能が低下した。On the other hand, (1) Ar barrier layer
Ti by reactive sputtering using gas
When only the layer is formed, the barrier property is not sufficient,
The barrier performance was reduced and the bonding performance was reduced.
【００５２】また、（２）バリア層としてＮ2ガスを用
いたリアクティブスパッタリング法によりＴｉＮ層のみ
を形成した場合にも、バリア性が充分ではなく、バリア
破壊が生じてボンディング性能が低下した。(2) Even when only the TiN layer is formed by a reactive sputtering method using N 2 gas as the barrier layer, the barrier properties are not sufficient, the barrier is broken, and the bonding performance is reduced.
【００５３】さらに、（３）第１のバリア層としてＴｉ
Ｎ層を形成すると共に第２のバリア層としてＴｉ層を形
成した場合には、バリア性が不十分である上に、ＴｉＮ
層のエッチングを安定させることができず、オーバーエ
ッチングが発生した。Further, (3) Ti as the first barrier layer
When an N layer is formed and a Ti layer is formed as a second barrier layer, the barrier properties are insufficient and the TiN
The etching of the layer could not be stabilized and over-etching occurred.
【００５４】なお、上記実施形態ではＰ型半導体層上の
アノード電極についてバリア性を向上させた例について
説明したが、Ｎ型半導体層上のカソード電極についても
同様に、Ａｕ系合金からなるコンタクト層とＡｌからな
るボンディングパッド層との間にＴｉＮ、ＴｉＯ及びＴ
ｉＯＮの混合組成からなるバリア層とＴｉからなるバリ
ア層を設けることによりバリア性を向上させることがで
きる。また、上記実施形態ではIII−V族化合物半導体素
子であるＧａＰ ＬＥＤについて説明したが、他の材料
系を用いた化合物半導体素子についても本発明は適用可
能である。In the above-described embodiment, an example in which the barrier property of the anode electrode on the P-type semiconductor layer is improved has been described. And TiN, TiO and T between the bonding pad layer made of Al.
By providing a barrier layer made of a mixed composition of iON and a barrier layer made of Ti, the barrier properties can be improved. In the above embodiment, a GaP LED that is a III-V compound semiconductor device has been described, but the present invention is also applicable to a compound semiconductor device using another material system.
【００５５】[0055]
【発明の効果】以上詳述したように、本発明による場合
には、ＴｉＮ、ＴｉＯ及びＴｉＯＮの混合組成からなる
第１のバリア層とＴｉからなる第２のバリア層とを設け
ることにより、ＴｉＮ層とＴｉ層とをバリア層とした従
来の化合物半導体素子に比べてバリア性を向上させるこ
とができるので、ボンディング特性が良好な電極が得ら
れる。また、ＴｉＮ、ＴｉＯ及びＴｉＯＮの混合組成か
らなる第１のバリア層及びＴｉからなる第２のバリア層
のオーバーエッチングを防いで歩留りを向上させること
ができる。As described in detail above, in the case of the present invention, by providing a first barrier layer made of a mixed composition of TiN, TiO and TiON and a second barrier layer made of Ti, TiN Since the barrier property can be improved as compared with a conventional compound semiconductor device using a layer and a Ti layer as barrier layers, an electrode having good bonding characteristics can be obtained. Further, the yield can be improved by preventing over-etching of the first barrier layer made of a mixed composition of TiN, TiO, and TiON and the second barrier layer made of Ti.
【００５６】また、請求項２に記載の本発明によれば、
Ｐ型及びＮ型の化合物半導体層とオーミックコンタクト
可能な材料であるＡｕ系合金からなるコンタクト層とワ
イヤボンディング可能な材料であるＡｕ、Ａｌ又はそれ
らの合金からなるボンディングパッド層との間の不純物
拡散を防いで化合物半導体素子の歩留りを向上させるこ
とが可能となる。According to the second aspect of the present invention,
Impurity diffusion between a contact layer made of an Au-based alloy, which is a material capable of ohmic contact with the P-type and N-type compound semiconductor layers, and a bonding pad layer made of Au, Al, or an alloy thereof, which is a wire-bondable material Can be prevented, and the yield of the compound semiconductor element can be improved.
【００５７】また、請求項３に記載の本発明によれば、
コンタクト層と第１のバリア層との間にＴｉ層を設ける
ことにより両者の密着性を向上させることができる。According to the third aspect of the present invention,
By providing a Ti layer between the contact layer and the first barrier layer, the adhesion between them can be improved.
【００５８】また、請求項４に記載の本発明によれば、
第１のバリア層の厚みを５０ｎｍ〜１５０ｎｍにするこ
とによりバリア破壊を抑えると共に膜ストレスによる素
子ダメージを防ぐことができる。Further, according to the present invention described in claim 4,
By setting the thickness of the first barrier layer to 50 nm to 150 nm, barrier damage can be suppressed and element damage due to film stress can be prevented.
【００５９】さらに、請求項５に記載の本発明によれ
ば、第２のバリア層の厚みを１００ｎｍ〜５００ｎｍに
することによりバリア破壊を抑えると共に膜ストレスに
よる素子ダメージを防ぐことができる。Further, according to the present invention, by setting the thickness of the second barrier layer to 100 nm to 500 nm, it is possible to suppress barrier destruction and prevent element damage due to film stress.
【００６０】本発明の化合物半導体素子の製造方法によ
れば、Ｎ2とＯ2との混合ガスを用いたリアクティブスパ
ッタリング法によりＴｉＮ、ＴｉＯ及びＴｉＯＮの混合
組成からなる第１のバリア層を形成することができるの
で、製造工程が複雑化することはなく、優れた特性の化
合物半導体素子を低コストで提供することが可能であ
る。According to the method of manufacturing a compound semiconductor device of the present invention, the first barrier layer made of a mixed composition of TiN, TiO and TiON is formed by a reactive sputtering method using a mixed gas of N 2 and O 2. Therefore, the manufacturing process is not complicated, and a compound semiconductor device having excellent characteristics can be provided at low cost.
【００６１】また、請求項７に記載の本発明によれば、
混合ガス中のＯ2ガスの混合量を２０％以下とすること
により、防爆仕様ではない一般的なスパッタリング装置
を使用することができるので、製造装置が複雑化するこ
とはない。Further, according to the present invention described in claim 7,
By setting the mixing amount of the O 2 gas in the mixed gas to 20% or less, a general sputtering apparatus which is not an explosion-proof specification can be used, so that the manufacturing apparatus does not become complicated.
【００６２】また、請求項８に記載の本発明によれば、
ＴｉＮ、ＴｉＯ及びＴｉＯＮの混合組成からなる第１の
バリア層と、Ｔｉからなる第２のバリア層を間欠的なス
パッタリングにより形成した薄膜を積層して所定の厚み
とすることにより、さらにバリア性を向上させると共に
エッチングの安定性を向上させることができる。Further, according to the present invention described in claim 8,
By forming a first barrier layer made of a mixed composition of TiN, TiO and TiON and a thin film formed by intermittent sputtering of a second barrier layer made of Ti to a predetermined thickness, the barrier property is further improved. It is possible to improve the etching stability as well as improve the etching stability.
【００６３】また、請求項９に記載の本発明によれば、
第１のバリア層のスパッタリング時にスパッタリング圧
力を１．０Ｐａ〜１．５Ｐａとすることにより、バリア
性を向上させると共にオーバーエッチングを防ぐことが
できる。According to the ninth aspect of the present invention,
By setting the sputtering pressure to 1.0 Pa to 1.5 Pa at the time of sputtering the first barrier layer, the barrier property can be improved and over-etching can be prevented.
【００６４】さらに、請求項１０に記載の本発明によれ
ば、第１のバリア層のスパッタリング時にスパッタリン
グパワーを２．５ｋＷ以下とすることにより、バリア性
を向上させることができる。Furthermore, according to the present invention, the barrier property can be improved by setting the sputtering power to 2.5 kW or less during the sputtering of the first barrier layer.
【図１】本発明の実施形態に係る化合物半導体素子の製
造工程を示す断面図である。FIG. 1 is a cross-sectional view illustrating a process for manufacturing a compound semiconductor device according to an embodiment of the present invention.
【図２】本発明の実施形態に係る化合物半導体素子にお
けるアノード電極形成工程を示す断面図である。FIG. 2 is a cross-sectional view showing a step of forming an anode electrode in the compound semiconductor device according to the embodiment of the present invention.
【図３】本発明の実施形態に係る化合物半導体素子にお
けるアノード電極部分を示す断面図である。FIG. 3 is a cross-sectional view showing an anode electrode portion in the compound semiconductor device according to the embodiment of the present invention.
【図４】本発明の実施形態に係る化合物半導体素子にお
ける他のアノード電極部分を示す断面図である。FIG. 4 is a cross-sectional view showing another anode electrode portion in the compound semiconductor device according to the embodiment of the present invention.
１ Ｐ型半導体層 ２ Ｎ型半導体層 ３ Ｎ型ＧａＰ基板 ４ カソード電極 ５ アノード電極 ６ コンタクト層 ７ ＴｉＮ、ＴｉＯ及びＴｉＯＮの混合組成からなる第
１のバリア層 ８ Ｔｉからなる第２のバリア層 ９ ボンディングパッド層 １０ Ｔｉ層Reference Signs List 1 P-type semiconductor layer 2 N-type semiconductor layer 3 N-type GaP substrate 4 Cathode electrode 5 Anode electrode 6 Contact layer 7 First barrier layer made of a mixed composition of TiN, TiO and TiON 8 Second barrier layer made of Ti 9 Bonding pad layer 10 Ti layer
Claims (10)
層とオーミックコンタクト可能な材料からなるコンタク
ト層が設けられ、該コンタクト層の上にＴｉＮ、ＴｉＯ
及びＴｉＯＮの混合組成からなる第１のバリア層、Ｔｉ
からなる第２のバリア層、及びワイヤボンド可能な材料
からなるボンディングパッド層がこの順に積層されてい
る化合物半導体素子。A contact layer made of a material capable of making ohmic contact with the compound semiconductor layer is provided on the compound semiconductor layer, and TiN, TiO is provided on the contact layer.
Barrier layer composed of a mixed composition of Ti and TiON, Ti
And a bonding pad layer made of a material capable of being wire-bonded in this order.
り、前記ボンディングパッド層がＡｌ、Ａｕ又はそれら
の合金からなる請求項１に記載の化合物半導体素子。2. The compound semiconductor device according to claim 1, wherein the contact layer is made of an Au-based alloy, and the bonding pad layer is made of Al, Au, or an alloy thereof.
との間に、Ｔｉ層が設けられている請求項２に記載の化
合物半導体素子。3. The compound semiconductor device according to claim 2, wherein a Ti layer is provided between said contact layer and said first barrier layer.
１５０ｎｍである請求項１乃至３のいずれかに記載の化
合物半導体素子。4. The thickness of the first barrier layer is 50 nm or more.
The compound semiconductor device according to claim 1, wherein the thickness is 150 nm.
〜５００ｎｍである請求項１乃至４のいずれかに記載の
請求項１に記載の化合物半導体素子。5. The thickness of the second barrier layer is 100 nm.
The compound semiconductor device according to claim 1, wherein the thickness is from 500 to 500 nm.
物半導体素子を製造する方法であって、 前記第１のバリア層を、Ｏ2ガスをＮ2ガスに混合させた
混合ガスを用いたリアクティブスパッタリング法により
形成する工程を含む化合物半導体素子の製造方法。6. The method for manufacturing a compound semiconductor device according to claim 1, wherein the first barrier layer is formed by using a mixed gas obtained by mixing an O 2 gas with a N 2 gas. A method for manufacturing a compound semiconductor device, comprising a step of forming by a reactive sputtering method.
０％以下として前記第１のバリア層を形成する請求項６
に記載の化合物半導体素子の製造方法。7. The mixed amount of O 2 gas in the mixed gas is 2
7. The first barrier layer is formed at 0% or less.
3. The method for producing a compound semiconductor device according to item 1.
ア層を、不連続なスパッタリングにより薄膜を積層して
所定の厚みにする請求項６又は７に記載の化合物半導体
素子の製造方法。8. The method for manufacturing a compound semiconductor device according to claim 6, wherein the first barrier layer and the second barrier layer are laminated to a predetermined thickness by discontinuous sputtering.
圧力１．０Ｐａ〜１．５Ｐａとしたリアクティブスパッ
タリング法により形成する請求項６乃至８のいずれかに
記載の化合物半導体素子の製造方法。9. The method according to claim 6, wherein the first barrier layer is formed by a reactive sputtering method at a sputtering pressure of 1.0 Pa to 1.5 Pa.
グパワー２．５ｋＷ以下にしたリアクティブスパッタリ
ング法により形成する請求項７乃至９のいずれかに記載
の化合物半導体素子の製造方法。10. The method of manufacturing a compound semiconductor device according to claim 7, wherein said first barrier layer is formed by a reactive sputtering method with a sputtering power of 2.5 kW or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31872297A JP3582973B2 (en) | 1997-11-19 | 1997-11-19 | Method for manufacturing compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31872297A JP3582973B2 (en) | 1997-11-19 | 1997-11-19 | Method for manufacturing compound semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150083A true JPH11150083A (en) | 1999-06-02 |
| JP3582973B2 JP3582973B2 (en) | 2004-10-27 |
Family
ID=18102236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31872297A Expired - Fee Related JP3582973B2 (en) | 1997-11-19 | 1997-11-19 | Method for manufacturing compound semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3582973B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100512626B1 (en) * | 2002-10-18 | 2005-09-02 | 엘지.필립스 엘시디 주식회사 | Organic Electro luminescence Device and fabrication method of thereof |
| JP2012132074A (en) * | 2010-12-22 | 2012-07-12 | Ulvac Japan Ltd | Method for forming barrier layer |
-
1997
- 1997-11-19 JP JP31872297A patent/JP3582973B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100512626B1 (en) * | 2002-10-18 | 2005-09-02 | 엘지.필립스 엘시디 주식회사 | Organic Electro luminescence Device and fabrication method of thereof |
| JP2012132074A (en) * | 2010-12-22 | 2012-07-12 | Ulvac Japan Ltd | Method for forming barrier layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3582973B2 (en) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102067346B (en) | Semiconductor light-emitting device with passivation layer and manufacture method thereof | |
| EP2261949B1 (en) | LED having vertical structure | |
| US6838704B2 (en) | Light emitting diode and method of making the same | |
| JP2803742B2 (en) | Gallium nitride-based compound semiconductor light emitting device and method for forming electrode thereof | |
| US6156584A (en) | Method of manufacturing a semiconductor light emitting device | |
| US7943942B2 (en) | Semiconductor light-emitting device with double-sided passivation | |
| JP3239774B2 (en) | Substrate separation method for group III nitride semiconductor light emitting device | |
| JP3700872B2 (en) | Nitride III-V compound semiconductor device and method for manufacturing the same | |
| JP2000299494A (en) | Manufacture of semiconductor light emitting element | |
| CN100428509C (en) | Semiconductor luminescent device and manufacturing method thereof | |
| KR100615122B1 (en) | Semiconductor light emitting device | |
| US20110140081A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
| TWI260099B (en) | Positive electrode structure and gallium nitride-based compound semiconductor light-emitting device | |
| WO2003023838A1 (en) | n ELECTRODE FOR III GROUP NITRIDE BASED COMPOUND SEMICONDUCTOR ELEMENT | |
| JP2009081407A (en) | Method for manufacturing light-emitting diode, light-emitting diode, and lamp | |
| KR101203137B1 (en) | GaN compound semiconductor light emitting element and method of manufacturing the same | |
| US20110133159A1 (en) | Semiconductor light-emitting device with passivation in p-type layer | |
| WO2015138635A1 (en) | Front-side emitting mid-infrared light emitting diode fabrication | |
| US20070108458A1 (en) | Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof | |
| JP3582973B2 (en) | Method for manufacturing compound semiconductor device | |
| CN112002790B (en) | Light emitting diode chip and manufacturing method thereof | |
| US7518163B2 (en) | Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof | |
| JP2916424B2 (en) | Semiconductor light emitting element, its electrode, and its manufacture | |
| CN102067337A (en) | Semiconductor light-emitting device with silicone protective layer | |
| JP2006013475A (en) | Positive electrode structure and gallium nitride based compound semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040727 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |