JPH11149605A - Method and circuit enabling quick magnetic flux inversion in coil of write head related to computer disk driving device or the like - Google Patents

Method and circuit enabling quick magnetic flux inversion in coil of write head related to computer disk driving device or the like

Info

Publication number
JPH11149605A
JPH11149605A JP26015498A JP26015498A JPH11149605A JP H11149605 A JPH11149605 A JP H11149605A JP 26015498 A JP26015498 A JP 26015498A JP 26015498 A JP26015498 A JP 26015498A JP H11149605 A JPH11149605 A JP H11149605A
Authority
JP
Japan
Prior art keywords
current
transistors
coil
transistor
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26015498A
Other languages
Japanese (ja)
Inventor
Allegret De La Sjorles Axel
アレグレ ドゥ ラ スジョール アクセル
Pidutti Albino
ピデュッティ アルビーノ
Elango Pakriswami
パクリスウァミー エランゴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRON Inc
Original Assignee
ST MICROELECTRON Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/928,447 external-priority patent/US6052017A/en
Application filed by ST MICROELECTRON Inc filed Critical ST MICROELECTRON Inc
Publication of JPH11149605A publication Critical patent/JPH11149605A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To quickly drive the coil of a write head by connecting transistors passing additional currents parallely with lower side transistors constituting an H dridge driving the coil of the write head and making the leading edge of the pulse of a coil current overshoot temporarily. SOLUTION: Additional transistors 60, 62 receive inverted input signals of signals being on input lines 51, 52 via variable capacitors 64, 66 to be switched simultaneously with lower side transistors 47, 49 to pass additional currents with respect to a coil 50. The additional currents by ways of the transistors 60, 62 do not receive the restriction of the Miller current of a reference current source 70. Then, the current of the coil 50 is made to overshoot temporarily by setting the variable capacitors 64, 66 in proper ratios with respect to variable capacitors 54, 56 and passing the additional currents by ways of the transistor 60, 62 only in parts of desired ratios during desired transition time by the lower side transistors 47, 49.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高速のライズタイ
ム即ち上昇時間を有する信号を印加することが所望され
る誘導性負荷等を駆動する方法及び回路における改良に
関するものであって、更に詳細には、ディスクドライブ
即ちディスク駆動装置等の書込ヘッドと関連して使用さ
れるタイプの誘導性負荷を駆動する方法及び回路におけ
る改良に関するものである。
The present invention relates to an improvement in a method and a circuit for driving an inductive load or the like in which it is desired to apply a signal having a fast rise time, that is, a rise time. Relates to improvements in methods and circuits for driving inductive loads of the type used in connection with write heads, such as disk drives.

【0002】[0002]

【従来の技術】殆どのコンピュータシステムは、コンピ
ュータシステム内に内蔵させることが可能であるか、又
は公知の手段を介してシステムへ接続させるコンピュー
タシステム外部に設けることの可能な1つ又はそれ以上
の関連するディスクドライブ即ちディスク駆動装置を包
含している。典型的に、ディスクドライブは、少なくと
も1個の回転磁気媒体及び該媒体に隣接して担持される
関連したヘッド機構を有している。該ヘッドは、ディス
ク媒体上の精密な位置に選択的に情報を書込むか又はそ
れから情報を読取るために半径方向に位置決めさせるこ
とが可能である。このようなディスクドライブは、例え
ば、所謂ハードディスクドライブ、フロッピィディスク
ドライブ等とすることが可能である。
BACKGROUND OF THE INVENTION Most computer systems include one or more computers which can be built into the computer system or provided externally to the system which connects to the system via known means. An associated disk drive or disk drive is included. Typically, a disk drive has at least one rotating magnetic medium and an associated head mechanism carried adjacent the medium. The head may be radially positioned to selectively write information to or read information from precise locations on the disk media. Such a disk drive can be, for example, a so-called hard disk drive, a floppy disk drive, or the like.

【0003】磁気ディスク媒体上に格納すべきデジタル
情報に従って書込ヘッドへ一連の信号を印加することに
よりデータが関連するデータディスクへ書込まれる。書
込ヘッドは、コイル及びディスク媒体に対して近接して
位置される1つ又はそれ以上の関連したポールピース
(極部材)を有している。磁束がヘッド内において変化
すると、該ディスクの磁気媒体の磁気ドメインが後の読
取動作のために所定方向に整列される。典型的に、小さ
な空間が各磁気ドメイン遷移部を分離し、磁気媒体上の
相次ぐ遷移部が互いに区別されることを可能とする。
Data is written to an associated data disk by applying a series of signals to a write head in accordance with digital information to be stored on a magnetic disk medium. The write head has one or more associated pole pieces located proximate to the coil and the disk media. As the magnetic flux changes in the head, the magnetic domains of the magnetic media of the disk are aligned in a predetermined direction for a subsequent read operation. Typically, a small space separates each magnetic domain transition, allowing successive transitions on the magnetic medium to be distinguished from each other.

【0004】ディスクはヘッドと相対的に移動するの
で、各磁気ドメイン遷移部を分離する小さな空間が充分
に広いものでない場合には、相次ぐ磁気遷移部を区別す
る上で困難性に遭遇する場合があることを理解すること
が可能である。このことは、ディスク上に含まれるデー
タを読取る場合にエラーを発生する場合があり、そのこ
とは、勿論、望ましいことではない。
[0004] Because the disk moves relative to the head, difficulties may be encountered in distinguishing successive magnetic transitions if the small space separating each magnetic domain transition is not large enough. It is possible to understand that there is. This can cause errors when reading data contained on the disk, which is, of course, undesirable.

【0005】一方、コンピュータが益々高速化するに従
い、ディスク媒体にデータを書込むことの可能な速度を
増加させることがますます重要となる。然しながら、デ
ータ信号は方形波遷移の形態にあるので、方形波の先端
のライズタイム即ち上昇時間が大きい場合には、磁気媒
体遷移部の間の小さな空間が大きなものとなり、そのこ
とはデータを正確に書込み且つ読取ることが可能な実効
速度を減少させる。書込ヘッド組立体は少なくとも1個
のコイルを有しているので、書込ヘッド内において電流
を強制的に迅速に上昇させること、即ち磁束方向を反転
させることは困難である。
On the other hand, as computers become faster and faster, it becomes increasingly important to increase the speed at which data can be written to disk media. However, since the data signal is in the form of a square wave transition, if the rise time of the square wave tip is large, the small space between the magnetic medium transitions will be large, which means that the data will be accurate. To reduce the effective speed at which data can be written and read. Because the write head assembly has at least one coil, it is difficult to force the current to rise quickly in the write head, i.e., to reverse the direction of the magnetic flux.

【0006】従来、このような書込信号をヘッドへ供給
するために使用されるデータ書込回路は、正確なデータ
再生のために比較的高速での電流の逆転を可能とするこ
との可能な「Hブリッジ」回路の選択した回路分岐部を
介して電流を駆動させるために前置増幅器回路を有して
いる。
Conventionally, a data write circuit used to supply such a write signal to a head can enable current reversal at a relatively high speed for accurate data reproduction. A preamplifier circuit is provided to drive current through selected circuit branches of the "H-bridge" circuit.

【0007】従って、ドライバコイルにおける最大磁束
反転速度を可能とする信号で、コンピュータ等と関連す
るディスクドライブの書込ヘッドと関連して使用される
タイプの誘導性負荷を駆動するための方法及び回路を提
供することが所望されている。
Accordingly, a method and circuit for driving an inductive load of the type used in connection with a write head of a disk drive associated with a computer or the like, with a signal enabling a maximum flux reversal rate in the driver coil. It is desired to provide

【0008】[0008]

【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、誘導性負荷を駆動する方法及び回路を提供
することを目的とする。本発明の別の目的とするところ
は、コンピュータ等と関連してディスクドライブ即ちデ
ィスク駆動装置の書込ヘッドと関連して使用されるタイ
プの誘導性負荷を駆動するための方法及び回路を提供す
ることである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an object of the present invention is to provide a method and a circuit for driving an inductive load, which overcome the above-mentioned disadvantages of the prior art. Aim. It is another object of the present invention to provide a method and circuit for driving an inductive load of the type used in conjunction with a disk drive or write head of a disk drive in connection with a computer or the like. That is.

【0009】本発明の別の目的とするところは、ドライ
バコイルにおいて最大磁束反転速度を可能とする信号で
コンピュータ等と関連するディスクドライブの書込ヘッ
ドに関連して使用されるタイプの誘導性負荷を駆動する
方法及び回路を提供することである。
It is another object of the present invention to provide an inductive load of the type used in connection with a write head of a disk drive associated with a computer or the like with a signal that allows maximum flux reversal speed in a driver coil. Is to provide a method and a circuit for driving.

【0010】本発明の更に別の目的とするところは、高
速のライズタイム(上昇時間)を有する信号で誘導性負
荷を駆動する方法及び回路を提供することである。
It is yet another object of the present invention to provide a method and circuit for driving an inductive load with a signal having a fast rise time.

【0011】本発明の更に別の目的とするところは、典
型的なHブリッジドライバよりも記録媒体上により正確
なデータ遷移部でデータをより高速に書込むことを可能
とする誘導性負荷を駆動するための方法及び回路を提供
することである。
It is yet another object of the present invention to drive an inductive load that allows data to be written faster at a more accurate data transition on a recording medium than a typical H-bridge driver. To provide a method and circuit for doing so.

【0012】[0012]

【課題を解決するための手段】本発明によれば、通常の
Hブリッジ技術のみを使用した場合に発生するよりも一
層迅速にヘッド組立体のコイル内における磁束反転を開
始させるためにヘッド機構のコイルへ印加されるパルス
へ測定した量の初期的な「オーバーシュート」電流を供
給する回路が提供される。従って、本発明の広義の側面
によれば、ヘッド組立体のコイル内の磁束の方向を迅速
に変化させるためにコンピュータディスクドライブの書
込ヘッド組立体のコイルへ電流を印加する回路が提供さ
れる。本回路は、コイル内の所望の方向において磁束を
開始させるために書込コイルへ供給する少なくとも1個
の電流パルスを発生する回路を有している。更に、本回
路は、ヘッド組立体のコイル内において磁束反転を迅速
に開始させるために少なくとも1つの電流パルスの先端
上にオーバーシュート電流を導入させる回路を有してい
る。
SUMMARY OF THE INVENTION In accordance with the present invention, a head mechanism is provided for initiating flux reversal within a coil of a head assembly much more quickly than would occur if only normal H-bridge technology was used. A circuit is provided that provides a measured amount of initial "overshoot" current to the pulse applied to the coil. Thus, in accordance with a broad aspect of the invention, there is provided a circuit for applying a current to a coil of a write head assembly of a computer disk drive to rapidly change the direction of magnetic flux in the coil of the head assembly. . The circuit includes a circuit that generates at least one current pulse that is supplied to a write coil to initiate a magnetic flux in a desired direction within the coil. Further, the circuit includes a circuit for introducing an overshoot current on the tip of the at least one current pulse to quickly initiate a flux reversal within the coil of the head assembly.

【0013】本発明の別の広義の側面によれば、各対が
供給電圧と基準電圧との間に接続されており且つ各対の
2つのトランジスタの間のコイルへ接続すべく適合され
ている2対の2つのスイッチ可能なトランジスタを有す
るタイプのHブリッジを使用する書込ヘッド組立体の書
込コイルへ電流を印加する装置が提供される。第一対の
2つのトランジスタは、第一又は第二方向においてコイ
ル内の電流の流れを選択的に制御するために、第一及び
第二対のトランジスタの相補的なトランジスタをターン
オンさせるための制御信号を受取るべく接続されるよう
に適合されている。基準電流源が基準電流を供給し、且
つ第一及び第二対の各々におけるトランジスタのうちの
1つが、ターンオンされた場合に、コイル内の電流を制
御するための基準電流をミラー動作すべく接続される。
第一及び第二並列トランジスタがミラートランジスタと
夫々並列に接続されており、第一及び第二並列トランジ
スタは夫々のミラートランジスタと同時的に制御信号及
び反転制御信号によって夫々ターンオンされるべく接続
されている。一対のタイミング要素が所定時間の後該並
列トランジスタの夫々をターンオフし、従って、並列ト
ランジスタがターンオンされると、コイル内の電流はミ
ラートランジスタによって確立される値だけオーバーシ
ュートする。
According to another broad aspect of the invention, each pair is connected between a supply voltage and a reference voltage and is adapted to be connected to a coil between two transistors of each pair. An apparatus is provided for applying current to a write coil of a write head assembly using an H-bridge of the type having two pairs of two switchable transistors. A first pair of two transistors is controlled to turn on a complementary transistor of the first and second pair of transistors to selectively control current flow in the coil in the first or second direction. It is adapted to be connected to receive a signal. A reference current source supplies the reference current and one of the transistors in each of the first and second pairs is connected to mirror the reference current to control the current in the coil when turned on. Is done.
First and second parallel transistors are respectively connected in parallel with the mirror transistor, and the first and second parallel transistors are connected to be turned on by the control signal and the inversion control signal, respectively, simultaneously with the respective mirror transistors. I have. A pair of timing elements turns off each of the parallel transistors after a predetermined time, so that when the parallel transistors are turned on, the current in the coil will overshoot by the value established by the mirror transistor.

【0014】本発明の別の広義の側面によれば、磁気ヘ
ッド組立体の書込コイルへ電流を印加する装置が提供さ
れる。本装置は、Hブリッジを有しており、それは第一
及び第二電流経路を有しており、各電流経路は書込コイ
ルを包含している。制御信号及び反転制御信号に応答し
て夫々選択的にターンオンされる第一及び第二ミラート
ランジスタが、書込コイル内の電流を制御するために基
準電流をモニタするために第一及び第二電流経路内に夫
々接続されている。第一及び第二電流ブーストトランジ
スタが、夫々、第一及び第二ミラートランジスタと並列
接続されており、且つ第一及び第二ミラートランジスタ
と同時的にターンオンされるべく接続されている。第一
及び第二電流ブーストトランジスタはターンオンされた
後所定時間の間書込コイルへブースト電流を印加させ
る。
In accordance with another broad aspect of the present invention, there is provided an apparatus for applying current to a write coil of a magnetic head assembly. The device has an H-bridge, which has first and second current paths, each current path including a write coil. First and second mirror transistors, which are selectively turned on in response to the control signal and the inverted control signal, respectively, provide first and second currents for monitoring a reference current to control the current in the write coil. Each is connected in the route. First and second current boost transistors are connected in parallel with the first and second mirror transistors, respectively, and are connected to be turned on simultaneously with the first and second mirror transistors. The first and second current boost transistors apply a boost current to the write coil for a predetermined time after being turned on.

【0015】ミラートランジスタの電流レベルより高い
レベルにおいて電流ブーストトランジスタがターンオン
される時間を制御するために第一及び第二電流ブースト
トランジスタの夫々の制御要素へコンデンサが接続され
ている。
[0015] Capacitors are connected to respective control elements of the first and second current boost transistors to control the time that the current boost transistor is turned on at a level higher than the current level of the mirror transistor.

【0016】本発明の更に別の広義の側面によれば、電
流方向遷移が発生するとHブリッジを横断して接続され
ているコイルへオーバーシュート電流を発生する装置が
提供される。本装置は、電流制御トランジスタが基準電
流発生器の電流をミラー動作するような態様で、Hブリ
ッジの電流制御トランジスタへ接続されている基準電流
発生器を有している。一対の並列トランジスタが夫々の
電流制御トランジスタと同時的にスイッチオンされる電
流制御トランジスタの夫々と並列に接続されており、且
つ電流制御トランジスタの電流レベルより高い電流レベ
ルにおいて並列トランジスタが導通する時間を制限する
ためにタイミング要素が該並列トランジスタへ接続して
いる。
In accordance with yet another broad aspect of the present invention, there is provided an apparatus for generating an overshoot current in a coil connected across an H-bridge when a current direction transition occurs. The apparatus has a reference current generator connected to the H-bridge current control transistor in such a manner that the current control transistor mirrors the current of the reference current generator. A pair of parallel transistors are connected in parallel with each of the current control transistors that are simultaneously switched on with each of the current control transistors, and the time during which the parallel transistors conduct at a current level higher than the current level of the current control transistor. A timing element is connected to the parallel transistor for limiting.

【0017】本発明の更に別の広義の側面によれば、電
流方向の遷移が発生するとHブリッジを横断して接続さ
れているコイルへオーバーシュート電流を発生する方法
が提供される。本方法は、Hブリッジの電流制御トラン
ジスタにおける基準電流をモニタし、且つ電流制御トラ
ンジスタの夫々と並列に一対の並列トランジスタを設け
ることを包含している。本方法は、更に、夫々の電流制
御トランジスタと同時的に並列トランジスタをスイッチ
ングさせ且つ電流制御トランジスタの電流レベルより高
い電流レベルにおいて並列トランジスタが導通する時間
を制限するために並列トランジスタの導通のタイミング
をとることを包含している。
In accordance with yet another broad aspect of the invention, there is provided a method for generating an overshoot current in a coil connected across an H-bridge when a current direction transition occurs. The method includes monitoring a reference current in a current control transistor of the H-bridge and providing a pair of parallel transistors in parallel with each of the current control transistors. The method further includes timing the conduction of the parallel transistors to switch the parallel transistors simultaneously with each current control transistor and to limit the time the parallel transistors conduct at current levels higher than the current level of the current control transistors. It includes taking.

【0018】本発明の更に別の広義な側面によれば、コ
ンピュータハードディスクドライブと関連している書込
ヘッド内の磁束が反転される速度を増加させる方法が提
供される。本方法は、コイル内の電流レベルを制御する
ためにHブリッジの電流制御トランジスタ内の基準電流
をモニタし、且つ電流制御トランジスタの夫々と並列に
一対の並列トランジスタを設けることを包含している。
本方法は、更に、夫々の電流制御トランジスタと同時的
に並列トランジスタをスイッチオンし、且つ電流制御ト
ランジスタの電流レベルより高い電流レベルにおいて並
列トランジスタが導通する時間を制限するために並列ト
ランジスタの導通のタイミングをとることを包含してい
る。
In accordance with yet another broad aspect of the invention, a method is provided for increasing the speed at which magnetic flux in a write head associated with a computer hard disk drive is reversed. The method includes monitoring a reference current in a current control transistor of the H-bridge to control a current level in the coil, and providing a pair of parallel transistors in parallel with each of the current control transistors.
The method further includes turning on the parallel transistors simultaneously with each of the current control transistors and limiting conduction of the parallel transistors at a current level higher than the current level of the current control transistors to limit the time that the parallel transistors conduct. Includes timing.

【0019】[0019]

【発明の実施の形態】本願出願と同時的に出願される本
願出願人の特許出願に記載されているものと同様のタイ
プのものであり磁気ヘッド組立体へ書込信号を供給する
ための典型的なHブリッジコイル駆動回路10の1例を
図1に示してある。回路10はHブリッジドライバ回路
を有しており、それはVCCレール11と接地17との間
に接続されている4個のトランジスタ12−15を有し
ている。例えば、書込ヘッド機構の一部として磁束を与
えるために使用されるコイル19は、図示した如く、H
ブリッジ回路10の中央の回路分岐部の間に接続されて
いる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A type for supplying a write signal to a magnetic head assembly of the same type as described in the applicant's patent application filed concurrently with the present application. An example of a typical H-bridge coil drive circuit 10 is shown in FIG. Circuit 10 comprises an H-bridge driver circuit, which has four transistors 12-15 connected between Vcc rail 11 and ground 17. For example, a coil 19 used to provide magnetic flux as part of a write head mechanism, as shown, is H
It is connected between the central circuit branches of the bridge circuit 10.

【0020】理解されるように、夫々のトランジスタ1
2−15へ印加されるゲートバイアスに依存して、コイ
ル19を介して1つの方向又は別の方向に電流が流れ
る。即ち、1つの電流経路は、トランジスタ14と、右
から左へのコイル19と、トランジスタ13とを包含し
ており、且つ別の電流経路はトランジスタ12と、左か
ら右側へのコイル19と、トランジスタ15とを包含し
ている。
As will be appreciated, each transistor 1
Depending on the gate bias applied to 2-15, current may flow through coil 19 in one direction or another. That is, one current path includes a transistor 14, a right-to-left coil 19, and a transistor 13, and another current path includes a transistor 12, a left-to-right coil 19, a transistor 15 are included.

【0021】トランジスタ12−15の導通は、夫々の
ドライバ制御インバータ回路21及び22によって制御
され、その各々は、夫々、VCC11と接地17との間に
接続されている一対のトランジスタ23−24及び26
−27を有している。従って、トランジスタ12−15
の制御は、入力線28及び29へ夫々印加される状態即
ち電圧によって制御される。理解されるように、入力線
29及び28へ印加される信号は互いに位相がずれてお
り、従っていずれかのトランジスタの組13及び14又
はトランジスタの組12及び15が導通状態にあるが、
両方の組が同時に導通状態となることはない。
The conduction of transistors 12-15 is controlled by respective driver controlled inverter circuits 21 and 22, each of which is a pair of transistors 23-24 connected between V CC 11 and ground 17, respectively. And 26
-27. Therefore, transistors 12-15
Is controlled by the state or voltage applied to input lines 28 and 29, respectively. As can be seen, the signals applied to input lines 29 and 28 are out of phase with each other, so that either set of transistors 13 and 14 or set of transistors 12 and 15 are conductive,
Neither set will be conducting at the same time.

【0022】トランジスタ13及び15のゲートは、夫
々の伝達ゲート33及び35によって、基準電流源37
からの電流が流れるトランジスタ38のゲートへ選択的
に接続される。従って、トランジスタ13及び15はト
ランジスタ38を介して流れる基準電流をミラー動作す
るためにトランジスタ38と共にカレントミラーを形成
するために選択することが可能である。従って、伝達ゲ
ート33又は35を選択的に動作させることによって、
トランジスタ13又は15のいずれかを介して流れる電
流が所定のレベルへ制御され、それによりコイル19内
を流れる電流の大きさを制御する。
The gates of the transistors 13 and 15 are connected to a reference current source 37 by transmission gates 33 and 35, respectively.
Is selectively connected to the gate of the transistor 38 through which the current flows. Thus, transistors 13 and 15 can be selected to form a current mirror with transistor 38 to mirror the reference current flowing through transistor 38. Therefore, by selectively operating the transmission gate 33 or 35,
The current flowing through either transistor 13 or 15 is controlled to a predetermined level, thereby controlling the magnitude of the current flowing in coil 19.

【0023】従って、回路10と関連するヘッド機構の
コイル内の磁束は、入力線28及び29へ適宜の信号を
印加することによって反転させることが可能である。然
しながら、データレートが増加するに従い、ヘッドが磁
気媒体へデータを書込むことの可能な速度が磁束ヘッド
を反転させることの可能な速度によって制限され、特
に、データレートがドライバ回路の最大物理的磁束反転
速度へ近づくに従いそのことが言える。
Thus, the magnetic flux in the coils of the head mechanism associated with circuit 10 can be reversed by applying appropriate signals to input lines 28 and 29. However, as the data rate increases, the speed at which the head can write data to the magnetic media is limited by the speed at which the flux head can flip, especially when the data rate is the maximum physical flux of the driver circuit. This can be said as the reversal speed approaches.

【0024】次に、図2を参照すると、本発明に基づく
書込コイルドライバ45の概略図が示されている。書込
コイルドライバ回路45はHブリッジドライバ回路43
を有しており、それは4個のトランジスタ46−49を
有している。トランジスタ46−49はVCCと接地との
間に接続され、トランジスタ46及び47は直列であ
り、且つトランジスタ48及び49は直列である。
Referring now to FIG. 2, there is shown a schematic diagram of a write coil driver 45 according to the present invention. The write coil driver circuit 45 is an H bridge driver circuit 43
Which has four transistors 46-49. Transistors 46-49 are connected between V CC and ground, transistors 46 and 47 are in series, and transistors 48 and 49 are in series.

【0025】トランジスタ46−49は例えばコンピュ
ータディスクドライブ等と関連して使用されるもののよ
うな磁気書込ヘッド機構と関連しているコイル50を介
して電流を指向させるために選択的に導通状態にスイッ
チ動作させることが可能である。従って、どの対のトラ
ンジスタ46−49又は48−47が現在導通状態にあ
るかに依存して、電流は、図1に関して上述したのと同
一の態様で、コイル50内において対応する方向に流れ
る。
Transistors 46-49 are selectively conductive to direct current through coil 50 associated with a magnetic write head mechanism, such as those used in connection with computer disk drives and the like. Switch operation is possible. Thus, depending on which pair of transistors 46-49 or 48-47 are currently conducting, current will flow in the corresponding direction in coil 50 in the same manner as described above with respect to FIG.

【0026】Hブリッジ43における夫々の対の対向す
るトランジスタはライン51上の入力信号VCDI及び
ライン52上のVCDI_によって制御される。尚、英
文字記号の後にアンダーラインを付したものはその英文
字記号の信号の反転した信号であることを表わしてい
る。信号VCDI及びVCDI_は、回路45の左側の
トランジスタ46及び47のゲート及び回路45の右側
のトランジスタ48及び49の夫々のゲートへ印加され
る。ライン51及び52上の反転信号は、スイッチング
時間を制御すべく作用し且つスイッチングが発生した後
に下側トランジスタのゲートを夫々のインバータから分
離させるべく作用する可変コンデンサ54及び56によ
って夫々トランジスタ47及び49のゲートへ印加され
る。
Each pair of opposing transistors in H-bridge 43 is controlled by input signal VCDI on line 51 and VCDI_ on line 52. It should be noted that an underlined character after the English character symbol indicates that the signal of the English character symbol is an inverted signal. Signals VCDI and VCDI_ are applied to the gates of transistors 46 and 47 on the left side of circuit 45 and the gates of transistors 48 and 49 on the right side of circuit 45, respectively. The inverted signals on lines 51 and 52 serve to control the switching time and the transistors 47 and 49, respectively, by the variable capacitors 54 and 56, which serve to isolate the gate of the lower transistor from the respective inverter after switching has occurred. Is applied to the gate of

【0027】本発明によれば、付加的なトランジスタ6
0及び62が夫々のトランジスタ47及び49と並列に
接続されている。トランジスタ60及び62のゲートが
夫々の可変コンデンサ64及び66によって入力線51
及び52上の反転入力信号へ接続される。
According to the invention, an additional transistor 6
0 and 62 are connected in parallel with the respective transistors 47 and 49. The gates of transistors 60 and 62 are connected to input line 51 by respective variable capacitors 64 and 66.
And 52 to the inverted input signal.

【0028】最後に、回路45はコイル50内の電流を
制御するためにミラー動作される電流に対する基準電流
として作用する基準電流源70が設けられている。それ
を介して電流源70から基準電流が流れる基準電流トラ
ンジスタ71は、そのゲートを伝達ゲート72によって
トランジスタ47のゲートへ接続しており且つ伝達ゲー
ト74によってトランジスタ49のゲートへ接続してい
る。伝達ゲート72及び74は夫々のトランジスタ71
乃至47又は49のゲートを夫々接続するために入力線
51上の反転信号の状態によって制御される。従って、
伝達ゲート72又は74のうちのいずれかがターンオン
されると、夫々の下側トランジスタ47又は49がトラ
ンジスタ71を介して流れる電流をミラー動作すべく接
続される。従って、Hブリッジ45の上側トランジスタ
46及び48は、基本的には、スイッチングトランジス
タとして作用し、一方下側トランジスタ47及び49は
書込コイル59を介して流れる電流の大きさを精密に制
御すべく作用する。
Finally, the circuit 45 is provided with a reference current source 70 which acts as a reference current for the mirrored current to control the current in the coil 50. A reference current transistor 71, through which a reference current flows from current source 70, has its gate connected to the gate of transistor 47 by transmission gate 72 and to the gate of transistor 49 by transmission gate 74. Transmission gates 72 and 74 are connected to respective transistors 71
Each of the gates is controlled by the state of the inverted signal on the input line 51 in order to connect the gates of 47 to 49 or 49 respectively. Therefore,
When either transmission gate 72 or 74 is turned on, the respective lower transistor 47 or 49 is connected to mirror the current flowing through transistor 71. Thus, the upper transistors 46 and 48 of the H-bridge 45 basically act as switching transistors, while the lower transistors 47 and 49 control the magnitude of the current flowing through the write coil 59 precisely. Works.

【0029】トランジスタ60及び62はコンデンサに
よって夫々の制御線51及び52へ直接的に接続されて
いるので、それらは下側スイッチトランジスタ47及び
49と共に同時的にスイッチするが、電流によって制限
されるものではない。従って、トランジスタ60又は6
2のいずれかがスイッチオンされると、そのスイッチオ
ンされたトランジスタは、その夫々のゲートコンデンサ
上に電荷が蓄積されるまで、コイル50を介しての付加
的な電流の流れを許容する。その点の後に、トランジス
タ47又は49における電流はコイル50を介しての電
流を制御する。コンデンサ64及び66の値は、トラン
ジスタ60及び62が夫々の並列トランジスタ47又は
49がターンオンされる場合に遷移時間の所定の割合に
対してターンオンされるように選択される。トランジス
タ60又は62が遷移時間の所定の割合部分に対してタ
ーンオンされる結果、該電流の遷移期間中に書込コイル
50を介して付加的な電流が引き出されることとなる。
この一時的なオーバードライブ電流はオーバーシュート
電流を書込ヘッドへ印加させ、書込ヘッド内の磁束が反
転する速度を増加させる。理解されるように、トランジ
スタ47及び60及びトランジスタ49及び62の幅対
長さ寸法の比は、修正したブリッジによって供給される
過剰な電流の量及び書込ヘッドのコイルへ供給される対
応するオーバーシュート電流を画定する。可変コンデン
サ64及び66のそれらの関連するトランジスタ60及
び62のゲート容量に対する比は電流オーバーシュート
の精密な量を画定する。
Since transistors 60 and 62 are connected directly to their respective control lines 51 and 52 by capacitors, they switch simultaneously with lower switch transistors 47 and 49, but are limited by current. is not. Therefore, the transistor 60 or 6
When either of the two is switched on, the switched on transistor allows additional current flow through the coil 50 until charge is stored on its respective gate capacitor. After that point, the current in transistor 47 or 49 controls the current through coil 50. The values of capacitors 64 and 66 are selected such that transistors 60 and 62 are turned on for a predetermined percentage of the transition time when respective parallel transistors 47 or 49 are turned on. As a result of the transistor 60 or 62 being turned on for a predetermined fraction of the transition time, additional current is drawn through the write coil 50 during the transition of the current.
This temporary overdrive current applies an overshoot current to the write head, increasing the speed at which the magnetic flux in the write head reverses. As will be appreciated, the ratio of the width to length dimensions of transistors 47 and 60 and transistors 49 and 62 will depend on the amount of excess current provided by the modified bridge and the corresponding over current supplied to the write head coil. Define the shoot current. The ratio of the variable capacitors 64 and 66 to their associated transistor 60 and 62 gate capacitances defines the precise amount of current overshoot.

【0030】本発明の回路45を使用して得られる電圧
波形は図3及び4に示してある。図3において、上側波
形はオーバーシュートされた電圧VGSを示しており、且
つ下側の波形は図2における下側トランジスタ47及び
49を横断しての正確なブースト電圧である電圧VGS
示している。
The voltage waveforms obtained using the circuit 45 of the present invention are shown in FIGS. In FIG. 3, the upper waveform shows the overshoot voltage V GS , and the lower waveform shows the voltage V GS which is the exact boost voltage across the lower transistors 47 and 49 in FIG. ing.

【0031】該オーバーシュートに対して発生された対
応するインダクタ電流及び図3の正確なブースト条件を
図4に示してある。寄生容量のために、ヘッド組立体の
書込コイルは単純なインダクタではなく、LCシステム
を与えている。従って、該コイルを介しての電流は理解
されるように幾らの振動を有する場合がある。この振動
周波数は電流のプログラム値に依存するものではない。
The corresponding inductor current generated for the overshoot and the exact boost condition of FIG. 3 are shown in FIG. Due to parasitic capacitance, the write coil of the head assembly provides an LC system rather than a simple inductor. Thus, the current through the coil may have some oscillation as will be appreciated. This oscillation frequency does not depend on the current program value.

【0032】例えば、正確なブーストの場合と比較し
て、本発明のオーバーシュート技術の1つの利点は、プ
ログラムした電流の約半分であるアンダーシュート期間
中のインダクタ電流値はヘッドを脱磁させ且つ第一オー
バーシュート期間中に書込まれたデータを消去する場合
がある。この現象も書込周波数を減少させる。この観点
から、該オーバーシュート条件はより安全なものであ
り、その場合に、第一アンダーシュート期間中の電流は
プログラムされた電流の約80%である。
For example, compared to the exact boost case, one advantage of the overshoot technique of the present invention is that the value of the inductor current during the undershoot, which is about half of the programmed current, demagnetizes the head and Data written during the first overshoot period may be erased. This phenomenon also reduces the writing frequency. In this regard, the overshoot condition is more secure, where the current during the first undershoot is about 80% of the programmed current.

【0033】本発明のオーバーブースト技術の別の利点
は、殆どローパスフィルタのように動作するヘッド機構
のポールピースの磁気的慣性が解消されるということで
ある。ヘッド機構内に設けられているコイルへ電流をオ
ーバードライブすることによって、磁束のライズタイム
を著しく増加させることが可能である。
Another advantage of the overboost technique of the present invention is that the magnetic inertia of the pole piece of the head mechanism, which operates almost like a low pass filter, is eliminated. By overdriving the current to the coil provided in the head mechanism, the rise time of the magnetic flux can be significantly increased.

【0034】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
Although the specific embodiments of the present invention have been described in detail above, the present invention should not be limited only to these specific examples, but may be variously modified without departing from the technical scope of the present invention. Of course is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 誘導負荷を駆動するためのHブリッジ回路を
示した概略図。
FIG. 1 is a schematic diagram showing an H-bridge circuit for driving an inductive load.

【図2】 本発明に基づいて構成された書込コイル駆動
回路を示した概略図。
FIG. 2 is a schematic diagram showing a write coil drive circuit configured based on the present invention.

【図3】 下側スイッチングトランジスタのVGSを示し
た波形線図であって、下半分のグラフは正確なブースト
の効果を示しており且つ上半分のグラフはオーバーブー
ストを示している。
FIG. 3 is a waveform diagram showing V GS of a lower switching transistor, wherein the lower half graph shows the exact boost effect and the upper half graph shows the over boost.

【図4】 迅速な磁束反転のためのオーバーブースト電
流の効果を示したインダクタ電流を示した波形線図。
FIG. 4 is a waveform diagram showing inductor current showing the effect of over-boost current for rapid magnetic flux reversal.

【符号の説明】[Explanation of symbols]

10 Hブリッジコイル駆動回路 11 VCCレール 12−15 トランジスタ 17 接地 19 コイル10 H bridge coil drive circuit 11 V CC rail 12-15 Transistor 17 Ground 19 Coil

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アクセル アレグレ ドゥ ラ スジョー ル アメリカ合衆国, カリフォルニア 95066, スコッツ バレイ, アップル バレイ ロード 32 (72)発明者 アルビーノ ピデュッティ イタリア国, 33100, ウディーネ, ビア オッピ 42 (72)発明者 エランゴ パクリスウァミー アメリカ合衆国, カリフォルニア 95051, サンタ クララ, ハルフォー ド アベニュー 1901, ナンバー 102 ──────────────────────────────────────────────────続 き Continuing the front page (72) Inventor Axel Alegre de la Sujoul United States, California 95066, Scotts Valley, Apple Valley Road 32 (72) Inventor Albino Pidutti Italy, 33100, Udine, Via Oppi 42 (72) Inventor Erango Pacriswamy USA, California 95051, Santa Clara, Halford Avenue 1901, number 102

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 書込ヘッド組立体のコイルへ電流を印加
する装置において、 2つのスイッチ可能なトランジスタの2つの対を包含す
るHブリッジが設けられており、各対は供給電圧と基準
電圧との間に接続されると共に各対の2つのトランジス
タの間にコイルを接続すべく適合されており、 前記第一対の2つのトランジスタは前記第一対の2つの
トランジスタのうちの一方をターンオンさせ且つ前記第
一対の2つのトランジスタのうちの他方をターンオフさ
せる制御信号を受取るために接続されるべく適合されて
おり、 前記第二対の2つのトランジスタは前記第一対の2つの
トランジスタのうちの一方をターンオンし且つ前記第二
対の2つのトランジスタのうちの他方をターンオフする
ための反転制御信号を受取るために接続すべく適合され
ており、 その場合に、前記第一対の前記一方のトランジスタがタ
ーンオンされ且つ前記第二対の前記他方のトランジスタ
がターンオフされる場合に、前記コイルにおいて第一方
向に電流が流れ、且つ前記第一対の前記他方のトランジ
スタがターンオンされ且つ前記第二対の前記一方のトラ
ンジスタがターンオフされる場合に、前記コイルにおい
て第二方向に電流が流れ、 基準電流を供給する基準電流源が設けられており、 前記第一及び第二対の各々におけるトランジスタのうち
の1つがターンオンされる場合に前記基準電流をミラー
動作すべく接続され、それにより前記コイルにおける電
流が前記基準電流によって制御され、 第一及び第二並列トランジスタが前記基準電流をミラー
動作するために接続される前記第一及び第二対における
トランジスタと夫々並列に接続されており、前記第一及
び第二並列トランジスタは、夫々、前記並列トランジス
タが並列接続されている前記第一及び第二対における夫
々のトランジスタと同時的に前記制御信号及び前記反転
制御信号によって夫々ターンオンされるべく接続されて
おり、 所定時間の後に前記並列トランジスタの夫々をターンオ
フさせる一対のタイミング要素が設けられており、前記
並列トランジスタがターンオンされると、前記コイル内
の電流が前記ミラートランジスタによって確立される値
だけオーバーシュートする、ことを特徴とする装置。
1. An apparatus for applying current to a coil of a write head assembly, wherein an H-bridge comprising two pairs of two switchable transistors is provided, each pair comprising a supply voltage, a reference voltage and a reference voltage. And adapted to connect a coil between the two transistors of each pair, the first pair of two transistors turning on one of the first pair of two transistors. And adapted to be connected to receive a control signal to turn off the other one of the first pair of two transistors, wherein the second pair of two transistors is of the first pair of two transistors. Are turned on and connected to receive an inversion control signal for turning off the other of the two transistors of the second pair. In this case, when the one transistor of the first pair is turned on and the other transistor of the second pair is turned off, a current flows in the coil in a first direction; When a pair of the other transistors are turned on and the one transistor of the second pair is turned off, a current flows in the coil in a second direction, and a reference current source for supplying a reference current is provided. Wherein one of the transistors in each of the first and second pairs is connected to mirror the reference current when one of the transistors is turned on, whereby the current in the coil is controlled by the reference current; And a transistor in the first and second pairs, wherein a second parallel transistor is connected to mirror the reference current. And the first and second parallel transistors are respectively connected in parallel with the transistor, and the control signals and A pair of timing elements that are connected to be turned on by the inversion control signal and turn off each of the parallel transistors after a predetermined time, and that when the parallel transistors are turned on, Apparatus, wherein the current overshoots by a value established by said mirror transistor.
【請求項2】 請求項1において、前記タイミング要素
が前記並列トランジスタの夫々の制御要素へ接続してい
るコンデンサであることを特徴とする装置。
2. The apparatus according to claim 1, wherein said timing elements are capacitors connected to respective control elements of said parallel transistors.
【請求項3】 請求項1において、前記Hブリッジの前
記2対の2個のスイッチ可能なトランジスタ及び前記第
一及び第二並列トランジスタがMOSトランジスタであ
ることを特徴とする装置。
3. The apparatus of claim 1, wherein said two pairs of two switchable transistors of said H-bridge and said first and second parallel transistors are MOS transistors.
【請求項4】 請求項1において、前記第一及び第二対
のトランジスタの各々におけるトランジスタのうちの前
記一方のトランジスタが伝達ゲートによって前記基準電
流へ接続され、前記基準ゲートが前記制御信号及び前記
反転制御信号によって夫々制御されることを特徴とする
装置。
4. The method of claim 1, wherein the one of the transistors in each of the first and second pairs of transistors is connected to the reference current by a transmission gate, the reference gate being connected to the control signal and the control signal. Apparatus characterized in that each is controlled by an inversion control signal.
【請求項5】 請求項1において、前記コイルに対して
初期的な量の電流オーバーシュートを与えるために前記
ミラートランジスタを制御するために付加的なタイミン
グ要素が接続されていることを特徴とする装置。
5. The method of claim 1, wherein an additional timing element is connected to control the mirror transistor to provide an initial amount of current overshoot to the coil. apparatus.
【請求項6】 請求項5において、前記付加的なタイミ
ング要素が前記ミラートランジスタの夫々の制御要素へ
接続しているコンデンサであることを特徴とする装置。
6. Apparatus according to claim 5, wherein said additional timing elements are capacitors connected to respective control elements of said mirror transistor.
【請求項7】 磁気ヘッド組立体の書込コイルへ電流を
印加する装置において、 各々が前記コイルを包含する第一及び第二の電流経路を
包含するHブリッジが設けられており、 制御信号及び反転制御信号に夫々応答して選択的にター
ンオンされる第一及び第二ミラートランジスタが設けら
れており、前記ミラートランジスタは前記コイル内の電
流を制御するために基準電流をミラー動作するための第
一及び第二電流経路において夫々接続されており、 前記第一及び第二ミラートランジスタと夫々並列接続さ
れており且つ前記第一及び第二ミラートランジスタと同
時的にターンオンされるべく接続されている第一及び第
二電流ブーストトランジスタが設けられており、前記第
一及び第二電流ブーストトランジスタはターンオンされ
た後の所定時間の間前記コイルへブースト電流を印加す
る、ことを特徴とする装置。
7. An apparatus for applying a current to a write coil of a magnetic head assembly, comprising: an H-bridge including first and second current paths each including the coil; First and second mirror transistors are provided that are selectively turned on in response to respective inversion control signals, the mirror transistors being configured to mirror a reference current to control a current in the coil. First and second current paths, respectively, connected in parallel with the first and second mirror transistors, and connected to be turned on simultaneously with the first and second mirror transistors. First and second current boost transistors are provided, and the first and second current boost transistors are turned on at a predetermined time after being turned on. Applying a boost current to said coil for a period of time.
【請求項8】 請求項7において、更に、前記ミラート
ランジスタの電流レベルより高いレベルにおいて前記電
流ブーストトランジスタがターンオンされる時間を制御
するために前記第一及び第二電流ブーストトランジスタ
の夫々の制御要素へコンデンサが接続されていることを
特徴とする装置。
8. The control element of claim 7, further comprising a control element for controlling the time at which the current boost transistor is turned on at a level higher than the current level of the mirror transistor. An apparatus characterized in that a capacitor is connected to the device.
【請求項9】 請求項7において、前記第一及び第二ミ
ラートランジスタ及び前記第一及び第二電流ブーストト
ランジスタがMOSトランジスタであることを特徴とす
る装置。
9. The apparatus of claim 7, wherein said first and second mirror transistors and said first and second current boost transistors are MOS transistors.
【請求項10】 請求項7において、前記ミラートラン
ジスタが伝達ゲートによって前記基準電流へ接続され、
前記基準ゲートが、夫々、前記制御信号及び前記反転制
御信号によって制御されることを特徴とする装置。
10. The method of claim 7, wherein the mirror transistor is connected to the reference current by a transmission gate,
Apparatus, wherein the reference gate is controlled by the control signal and the inversion control signal, respectively.
【請求項11】 請求項7において、更に、前記コイル
へ初期的な量の電流オーバーシュートを与えるために前
記第一及び第二ミラートランジスタを制御すべく付加的
なタイミング要素が接続されていることを特徴とする装
置。
11. The apparatus of claim 7, further comprising an additional timing element connected to control the first and second mirror transistors to provide an initial amount of current overshoot to the coil. An apparatus characterized by the above.
【請求項12】 請求項11において、前記付加的なタ
イミング要素が前記第一及び第二ミラートランジスタの
夫々の制御要素へ接続されているコンデンサであること
を特徴とする装置。
12. The apparatus according to claim 11, wherein said additional timing element is a capacitor connected to respective control elements of said first and second mirror transistors.
【請求項13】 電流方向遷移によりHブリッジを横断
して接続されているコイルへオーバーシュート電流を発
生させる装置において、 電流制御トランジスタが基準電流発生器の電流をミラー
動作するような態様で前記Hブリッジの電流制御トラン
ジスタへ基準電流発生器が接続されており、 前記夫々の電流制御トランジスタによって同時的にスイ
ッチオンされるべく前記電流制御トランジスタの夫々と
一対の並列トランジスタが並列に接続されており、 前記並列トランジスタが前記電流制御トランジスタの電
流レベルより高い電流レベルにおいての電流の導通する
時間を制限するためにタイミング要素が前記並列トラン
ジスタへ接続している、ことを特徴とする装置。
13. An apparatus for generating an overshoot current in a coil connected across an H-bridge by a current direction transition, wherein the current control transistor mirrors the current of a reference current generator. A reference current generator is connected to the current control transistors of the bridge, and each of the current control transistors and a pair of parallel transistors are connected in parallel to be simultaneously switched on by the respective current control transistors; Apparatus, characterized in that a timing element is connected to the parallel transistor to limit the time that the parallel transistor conducts current at a current level higher than the current level of the current control transistor.
【請求項14】 請求項13において、前記タイミング
要素が前記並列トランジスタの夫々の制御要素へ接続し
ているコンデンサであることを特徴とする装置。
14. The apparatus of claim 13, wherein said timing elements are capacitors connected to respective control elements of said parallel transistors.
【請求項15】 請求項13において、前記電流制御ト
ランジスタ及び前記並列トランジスタがMOSトランジ
スタであることを特徴とする装置。
15. The apparatus according to claim 13, wherein said current control transistor and said parallel transistor are MOS transistors.
【請求項16】 請求項13において、前記電流制御ト
ランジスタが伝達ゲートによって前記基準電流発生器へ
接続しており、前記基準ゲートが、夫々、Hブリッジ制
御信号及び反転Hブリッジ制御信号によって制御される
ことを特徴とする装置。
16. The method of claim 13, wherein said current control transistor is connected to said reference current generator by a transmission gate, said reference gate being controlled by an H-bridge control signal and an inverted H-bridge control signal, respectively. An apparatus characterized in that:
【請求項17】 請求項13において、更に、前記コイ
ルに対して初期的な量の電流オーバーシュートを与える
ために付加的なタイミング要素が前記電流制御トランジ
スタを制御するために接続されていることを特徴とする
装置。
17. The apparatus of claim 13, further comprising an additional timing element connected to control the current control transistor to provide an initial amount of current overshoot to the coil. Characteristic device.
【請求項18】 請求項17において、前記付加的なタ
イミング要素が前記電流制御トランジスタの夫々の制御
要素へ接続しているコンデンサであることを特徴とする
装置。
18. The apparatus of claim 17, wherein the additional timing elements are capacitors connected to respective control elements of the current control transistor.
【請求項19】 コンピュータディスクドライブのヘッ
ド組立体のコイルへ電流を印加する回路において、 前記ディスクドライブの磁気媒体上にデータを記録する
ための磁束を印加するためのコイル、 磁束を発生させるために前記コイルへ供給するための少
なくとも1個の電流パルスを発生する回路、 前記コイルにおける磁束方向における変化を迅速に開始
させるために前記少なくとも1つの電流パルスの前端に
オーバーシュート電流を導入させる回路、を有すること
を特徴とする回路。
19. A circuit for applying a current to a coil of a head assembly of a computer disk drive, comprising: a coil for applying a magnetic flux for recording data on a magnetic medium of the disk drive; A circuit for generating at least one current pulse for supplying to the coil; and a circuit for introducing an overshoot current at a front end of the at least one current pulse to quickly initiate a change in a magnetic flux direction in the coil. A circuit, comprising:
【請求項20】 電流方向遷移が発生するとHブリッジ
を横断して接続されているコイルへオーバーシュート電
流を発生する方法において、 前記Hブリッジの電流制御トランジスタにおける基準電
流をミラー動作し、 前記電流制御トランジスタの夫々と並列して一対の並列
トランジスタを設け、 前記夫々の電流制御トランジスタと同時的に前記並列ト
ランジスタをスイッチングし、 前記並列トランジスタが前記電流制御トランジスタの電
流レベルより高い電流レベルにおいて導通する時間を制
限するために前記並列トランジスタの導通のタイミング
をとる、 上記各ステップを有することを特徴とする方法。
20. A method for generating an overshoot current in a coil connected across an H-bridge when a current direction transition occurs, comprising: mirroring a reference current in a current control transistor of the H-bridge; Providing a pair of parallel transistors in parallel with each of the transistors, switching the parallel transistors simultaneously with the respective current control transistors, wherein the parallel transistors conduct at a current level higher than the current level of the current control transistors; Timing the conduction of the parallel transistor to limit the following.
【請求項21】 請求項20において、前記並列トラン
ジスタの導通のタイミングをとるステップが、前記並列
トランジスタの夫々の制御要素へ接続しているコンデン
サが放電することを可能とさせることを特徴とする方
法。
21. The method of claim 20, wherein timing the conduction of the parallel transistors enables capacitors connected to respective control elements of the parallel transistors to discharge. .
【請求項22】 請求項20において、更に、前記基準
電流とHブリッジ制御信号によってイネーブルされる前
記電流制御トランジスタとの間に伝達ゲートを設けるこ
とを特徴とする方法。
22. The method of claim 20, further comprising providing a transmission gate between the reference current and the current control transistor enabled by an H-bridge control signal.
【請求項23】 請求項20において、更に、前記コイ
ルに対して初期的な量の電流オーバーシュートを与える
ために前記電流制御トランジスタを制御するために付加
的なタイミング要素を与えることを特徴とする方法。
23. The method of claim 20, further comprising providing an additional timing element to control the current control transistor to provide an initial amount of current overshoot to the coil. Method.
【請求項24】 コンピュータハードディスクドライブ
と関連している書込ヘッドの磁束反転速度を増加させる
方法において、 前記コイル内の電流レベルを制御するためにHブリッジ
の電流制御トランジスタにおける基準電流をミラー動作
させ、 前記電流制御トランジスタの夫々と並列に一対の並列ト
ランジスタを設け、 前記夫々の電流制御トランジスタと同時的に前記並列ト
ランジスタをスイッチオンさせ、 前記電流制御トランジスタの電流レベルより高い電流レ
ベルにおいて前記並列トランジスタが導通する時間を制
限するために前記並列トランジスタの導通のタイミング
をとる、ことを特徴とする方法。
24. A method of increasing the flux reversal speed of a write head associated with a computer hard disk drive, comprising mirroring a reference current in a current control transistor of an H-bridge to control a current level in the coil. Providing a pair of parallel transistors in parallel with each of the current control transistors, switching on the parallel transistors simultaneously with each of the current control transistors, the parallel transistor at a current level higher than the current level of the current control transistors; Timing the conduction of said parallel transistors to limit the time that they conduct.
JP26015498A 1997-09-12 1998-09-14 Method and circuit enabling quick magnetic flux inversion in coil of write head related to computer disk driving device or the like Pending JPH11149605A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/928447 1997-09-12
US08/928,447 US6052017A (en) 1997-06-30 1997-09-12 Method and circuit for enabling rapid flux reversal in the coil of a write head associated with a computer disk drive, or the like

Publications (1)

Publication Number Publication Date
JPH11149605A true JPH11149605A (en) 1999-06-02

Family

ID=25456245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26015498A Pending JPH11149605A (en) 1997-09-12 1998-09-14 Method and circuit enabling quick magnetic flux inversion in coil of write head related to computer disk driving device or the like

Country Status (1)

Country Link
JP (1) JPH11149605A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683487B2 (en) 2002-02-28 2004-01-27 Mitsubishi Denki Kabushiki Kaisha Current driver circuit for supplying write current to a write head while changing a flow direction of the write current
EP1083549B1 (en) * 1999-09-09 2010-02-17 STMicroelectronics, Inc. Circuit and method for writing to a memory disk
WO2012169272A1 (en) * 2011-06-06 2012-12-13 住友電気工業株式会社 Switching circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083549B1 (en) * 1999-09-09 2010-02-17 STMicroelectronics, Inc. Circuit and method for writing to a memory disk
US6683487B2 (en) 2002-02-28 2004-01-27 Mitsubishi Denki Kabushiki Kaisha Current driver circuit for supplying write current to a write head while changing a flow direction of the write current
WO2012169272A1 (en) * 2011-06-06 2012-12-13 住友電気工業株式会社 Switching circuit
JP2012253664A (en) * 2011-06-06 2012-12-20 Sumitomo Electric Ind Ltd Switching circuit
US8766699B2 (en) 2011-06-06 2014-07-01 Sumitomo Electric Industries, Ltd. Switching circuit

Similar Documents

Publication Publication Date Title
US6052017A (en) Method and circuit for enabling rapid flux reversal in the coil of a write head associated with a computer disk drive, or the like
EP1603120A1 (en) Disk drive write driver with boosting circuit to improve output voltage swing
US6970316B2 (en) Write head driver circuit and method for writing to a memory disk
EP1587066B1 (en) Write driver with improved boosting circuit and interconnect impedance matching
EP1083549B1 (en) Circuit and method for writing to a memory disk
US6831800B2 (en) Boost system and method to facilitate driving a load
US6166869A (en) Method and circuit for enabling rapid flux reversal in the coil of a write head associated with a computer disk drive, or the like
EP1113423B1 (en) Improvements in or relating to hard disk drives
US6259305B1 (en) Method and apparatus to drive the coil of a magnetic write head
KR100635414B1 (en) Adjustable writer overshoot for a hard disk write head
US5910861A (en) Technique for controlling the write currents of a magnetic disk recording apparatus
US7133234B2 (en) Hard disk drive preamplifier write driver
JP2002123902A (en) Driver circuit of write head for writing to memory disk and its method
JP2005302286A (en) Write driver with power optimization and interconnect impedance matching
US6512649B1 (en) Method for differentially writing to a memory disk
JPH11149605A (en) Method and circuit enabling quick magnetic flux inversion in coil of write head related to computer disk driving device or the like
US7453659B2 (en) Circuit and method for write current driver
JPH11149604A (en) Method and circuit enabling quick magnetic flux inversion in coil of write head related to computer disk driving device or the like
US20240105217A1 (en) Dc and synchronized energy assisted perpendicular magnetic recording (epmr) driver circuit for hard disk drive (hdd)
JPH0410204A (en) Magnetic head circuit
JPH0896435A (en) Controlling method for waveform of driving current for coil
JP2007042276A (en) Magnetic head drive circuit and magnetic storage device