JPH11143799A - データストリームにおける所定のパターンを検出するための装置、データストリームにおける所定のパターンを検出するための方法、およびデータパケットにおける所定のパターンを識別するためのネットワークインターフェイスにおける方法 - Google Patents

データストリームにおける所定のパターンを検出するための装置、データストリームにおける所定のパターンを検出するための方法、およびデータパケットにおける所定のパターンを識別するためのネットワークインターフェイスにおける方法

Info

Publication number
JPH11143799A
JPH11143799A JP10130068A JP13006898A JPH11143799A JP H11143799 A JPH11143799 A JP H11143799A JP 10130068 A JP10130068 A JP 10130068A JP 13006898 A JP13006898 A JP 13006898A JP H11143799 A JPH11143799 A JP H11143799A
Authority
JP
Japan
Prior art keywords
pattern
data
field
entry
bytes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10130068A
Other languages
English (en)
Other versions
JP4376329B2 (ja
Inventor
Jeffrey Roy Dwork
ジェフリー・ロイ・ドゥウォーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH11143799A publication Critical patent/JPH11143799A/ja
Application granted granted Critical
Publication of JP4376329B2 publication Critical patent/JP4376329B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/02—Indexing scheme relating to groups G06F7/02 - G06F7/026
    • G06F2207/025—String search, i.e. pattern matching, e.g. find identical word or best match in a string
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

(57)【要約】 【課題】 データストリームにおける所定のパターンを
検出する。 【解決手段】 ネットワークインターフェイス（１０）
は、遠隔ワークステーションが要求する所定動作を行な
うためワークステーションコンピュータのウェイクアッ
プを可能にするパターンマッチング回路を含む。パター
ンマッチング回路は、パターンデータフィールドと、そ
のフィールドとの比較前に無視されるべきデータストリ
ームのバイトを特定する第２フィールドとを含むパター
ンエントリを記憶するメモリと、パターンデータフィー
ルドとデータストリームのバイトの選択されたグループ
とを比較する比較器を含む。パターンマッチ論理は受信
データパケットが所定パターンを含むかを比較結果に基
づいて判断する。第２フィールドは比較器がパターンデ
ータフィールドとの比較の前にデータストリームバイト
を選択的に無視可能にし、パターンメモリに記憶する必
要のあるナルデータ値の量を最小にする。

Description

【発明の詳細な説明】
【０００１】
【技術分野】この発明はパターン認識に関し、特に、デ
ータストリームにおける所定のパターンを検出するのに
用いるためにネットワークワークステーション内のメモ
リにパターンデータを記憶するための配列に関する。
【０００２】
【関連技術の説明】現在、ワークステーションコンピュ
ータは電力節約機構を含むように設計されており、ここ
でワークステーションコンピュータは所定の期間活動停
止した後閉鎖するものである。
【０００３】電力節約機構のある提案はワークステーシ
ョンコンピュータのためのウェイクアップルーチンを明
記し、ここで、イーサネット型またはＩＥＥＥ８０２．
３ネットワークのようなネットワークに対するネットワ
ークインターフェイスがネットワークからデータパケッ
トを受信するための電力を維持する。所定のパターンを
有したデータパケットを受信すると、ネットワークイン
ターフェイスはワークステーションコンピュータに「ウ
ェイクアップ」させ、たとえば、遠隔ワークステーショ
ンによって要求される所定の動作を行なわせる。
【０００４】このタイプのウェイクアップスキームを実
施する際に遭遇する問題は、ネットワークインターフェ
イス装置があるパターンのデータを認識可能である必要
があることである。パターンは典型的には、所定のパタ
ーンにマッチしなければならない受信されたデータパケ
ット内の特定バイトと、パターン認識には関連がなく、
したがって無視されるべきである他のデータバイトとか
ら構成される。可能な解決策の１つは、受信されるデー
タパケットと同一のパターンを有するデータバイトのシ
ーケンスをメモリに記憶することであり、ここでバイト
ごとの比較が記憶されたデータと受信されたパケットデ
ータとの間で行なわれる。しかしながら、このような配
列には、メモリに記憶された関連のない（すなわち、ド
ントケア）バイトからパターン比較における関連のある
バイトを比較ハードウェアが区別できるようにするため
にさらなるオーバーヘッドが必要であるという欠点があ
る。さらに、受信されたデータパケットが、ドントケア
として無視されるかなり多数のバイトを含み得るので、
受信されたデータパケットにおいて無視されるバイトに
対応するナルデータのメモリへの記憶にはメモリ空間の
かなりの浪費が伴う。
【０００５】
【発明の概要】複数個の関連のないデータバイトを有す
るデータストリームにおける所定のパターンの検出を可
能にし、検出されるべきパターンのために必要な記憶空
間を最小にする配列が必要である。
【０００６】また、パターンデータを記憶するために最
小量のメモリを用いて、受信されたデータストリームと
多数の所定のパターンとを同時に比較可能にする配列が
必要である。
【０００７】また、所定のパターンの検出に関連のない
データバイトをデータストリームから選択的に放棄する
ことによって、データストリームにおける所定のパター
ンを効率的に検出する配列が必要である。
【０００８】また、検出されるべきパターン内に複数個
の関連のないデータバイトを有するデータストリームと
の比較のためにメモリ内でパターンデータを圧縮するた
めの配列が必要である。
【０００９】これらおよび他の要求がこの発明によって
達成され、ここで、無視されるべき、データストリーム
のデータバイトを識別する対応のデータフィールドに基
づいて、データストリームとパターンメモリに記憶され
たパターンデータとの比較の間にデータストリームから
のデータバイトのグループが選択的に放棄される。
【００１０】この発明の１つの局面に従うと、データス
トリームにおける所定のパターンを検出するための装置
は、所定のパターンの少なくとも一部を特定するパター
ンエントリを記憶するように構成されたパターンメモリ
を含み、パターンエントリは、パターンデータフィール
ドと、パターンデータフィールドとの比較の前に無視さ
れるべき、データストリームにおけるいくつかのバイト
を特定する第２のフィールドとを含み、この装置はさら
に、第２のフィールドに基づいてパターンデータフィー
ルドとデータストリームのバイトの選択された隣接する
グループとを比較し、比較結果を出力するための比較器
を含む。各パターンエントリにおける第２のフィールド
は、比較器がパターンデータフィールドとの比較の前に
データストリームにおけるいくつかのバイトを選択的に
無視することを可能にし、パターンメモリにおけるナル
データ値の必要性を最小にする。したがって、パターン
メモリに記憶されるパターンの大きさはほぼ５０％縮小
され得る。
【００１１】この発明の別の局面はデータストリームに
おける所定のパターンを検出するための方法であって、
所定のパターンに対応するシーケンスを有した複数個の
パターンエントリをメモリに記憶するステップを含み、
各パターンエントリは、所定のパターンに対応するパタ
ーンバイトを記憶するパターンデータフィールドと、第
２のフィールド値を記憶する第２のフィールドとを含
み、さらに、データストリームを受信するステップと、
受信されたデータストリームの開始位置に基づいてパタ
ーンエントリの選択された１つを読出すステップと、対
応の１つのパターンエントリの第２のフィールドに基づ
いてデータストリームから隣接するデータバイトの少な
くとも１つのグループを選択的に放棄するステップと、
その１つのパターンエントリからのパターンバイトと、
選択的に放棄されたグループに隣接し、それに続く、デ
ータストリームからのデータバイトの第２のグループと
を比較し、比較結果を出力するステップと、それぞれの
パターンエントリのために検出された比較結果に基づい
てデータストリームにおける所定のパターンを検出する
ステップとを含む、方法を提供する。検出されるべき所
定のパターンに対応するシーケンスにおけるパターンエ
ントリの記憶と、対応のパターンエントリのフィールド
に基づいてデータストリームから隣接するデータバイト
のグループを選択的に放棄することとによって、メモリ
内で所定のパターンを特定するのに必要なパターンエン
トリの数が最小にされる。
【００１２】この発明のさらに別の局面は、データパケ
ットにおける所定のパターンを識別するためのネットワ
ークインターフェイスにおける方法であって、パケット
交換網から媒体アクセス制御装置によってデータパケッ
トを受信するステップと、受信されたデータパケットに
おいて所定のパターンを検出するステップとを含み、検
出するステップは、（１）受信されたデータパケットの
開始位置に基づいて、所定のパターンに対応する所定の
シーケンスを有した複数個のパターンエントリを記憶す
るメモリから選択されたパターンエントリを読出すステ
ップと、（２）選択されたパターンエントリにおけるス
キップフィールドに基づいてデータパケットからデータ
バイトのグループを選択的にラッチするステップと、
（３）選択されたパターンエントリに対する比較結果を
得るために、選択されたパターンエントリにおける対応
のマスクビットに基づいて、データパケットからのデー
タバイトのラッチされたグループと選択されたパターン
エントリにおけるパターンデータとを選択的に比較する
ステップと、（４）所定のパターンを検出するために、
所定のシーケンスとデータバイトの隣接するグループと
に対して、それぞれのパターンエントリのための比較結
果を累積するステップとを含む、方法を提供する。スキ
ップフィールドに基づくデータパケットからのデータバ
イトのグループの選択的なラッチングは、受信されたデ
ータパケットにおける関連のあるバイトとメモリに記憶
されたパターンエントリとの間の効率的な比較を可能に
する。さらに、受信されたデータパケットの開始位置に
基づく選択されたパターンエントリの読出によって、複
数のパターン検出スキームが同時に実行可能となる。し
たがって、所定のデータパターンを記憶するための最小
量の記憶空間で、受信されたデータパケットは複数の所
定のデータパターンと同時に比較され得る。
【００１３】この発明のさらなる目的、利点および新規
な特徴は以下の説明に一部記載され、一部以下の説明を
吟味して当業者に明らかとなるか、またはこの発明を実
行することによって学ばれ得る。この発明の目的および
利点は前掲の特許請求の範囲に特定的に指摘される装置
および組合せによって実現および達成できる。
【００１４】添付の図面が参照され、ここで、同じ参照
符号を有するエレメントは全体を通して同じエレメント
を表わす。
【００１５】
【発明を実行するためのベストモード】この発明は、イ
ーサネット（ＩＥＥＥ８０２．３）ネットワークのよう
なパケット交換網におけるネットワークインターフェイ
スの例とともに説明される。ネットワークインターフェ
イスアーキテクチャを初めに説明し、次に、受信された
データパケットにおける所定のパターンを検出するため
の配列が従う。しかしながら、この発明は他のネットワ
ークインターフェイスシステムにも適用可能であること
が明らかとなるであろう。
【００１６】ネットワークインターフェイスアーキテク
チャ 図１は、この発明の実施例に従うイーサネット（ＡＮＳ
Ｉ／ＩＥＥＥ８０２．３）ネットワークの媒体にアクセ
スする例示的ネットワークインターフェイス１０のブロ
ック図である。
【００１７】ネットワークインターフェイス１０、好ま
しくは単一チップの３２ビットイーサネット制御装置は
コンピュータのローカルバス１２、たとえば周辺コンポ
ーネント相互接続（ＰＣＩ）ローカルバスとイーサネッ
トベースの媒体５０との間のインターフェイスを与え
る。
【００１８】インターフェイス１０はＰＣＩバスインタ
ーフェイス装置１６、バッファメモリ部１８、およびネ
ットワークインターフェイス部２０を含む。ＰＣＩバス
インターフェイス装置１６はＰＣＩスレーブインターフ
ェイス１６ａおよびＤＭＡインターフェイス１６ｂを含
む。スレーブインターフェイス１６ａは、ＰＣＩ状態レ
ジスタの読出およびプログラミングを含むＰＣＩ制御お
よび状態情報を管理するが、ホストＣＰＵとのＰＣＩバ
スを介するスレーブ転送を管理するように構成されても
よい。ＤＭＡインターフェイス１６ｂはネットワークイ
ンターフェイス１０によるシステムメモリへ、かつそこ
からのＤＭＡ転送を管理する。したがって、ＰＣＩバス
インターフェイス装置１６はスレーブおよび／またはマ
スタ（たとえばＤＭＡ）モードにおいてＰＣＩ転送を行
なうように選択的に構成され得る。
【００１９】メモリ部１８はネットワークインターフェ
イスチップ１０上で直接実現される１６ビットＳＲＡＭ
を含む。開示される実施例に従うと、ＳＲＡＭ１８は先
入先出（ＦＩＦＯ）制御装置２２の制御の下ランダムア
クセスの態様でアクセスされてもよく、または、それぞ
れ受信経路および送信経路のために受信部１８ａおよび
送信部１８ｂへと分割されてもよい。
【００２０】ネットワークインターフェイス１０は、Ｄ
ＭＡインターフェイス１６ｂを介するＤＭＡ転送を管理
するように構成されたバッファ管理装置２４も含む。バ
ッファ管理装置２４は、開始アドレス、長さ等を特定す
る、ホストメモリ内のＤＭＡディスクリプタに基づいて
ＤＭＡ転送を管理する。バッファ管理装置２４は、命令
をＰＣＩバスサイクルへと変換するＤＭＡインターフェ
イス１６ｂへと命令を出すことによって、システムメモ
リから伝送バッファ１８ｂへのＤＭＡ読出を開始する。
したがって、バッファ管理装置２４は、ＤＭＡ転送のた
めのディスクリプタ管理と、メモリ部１８からのデータ
の記憶および読出に関連したポインタとを含む。バッフ
ァ管理装置２４およびメモリ制御装置２２が別個の構成
要素として示されるが、２つの装置はメモリ装置１８
へ、かつそこからのデータのすべての転送を制御するメ
モリ管理装置を形成するために統合されてもよい。
【００２１】ネットワークインターフェイス２０は、媒
体アクセス制御（ＭＡＣ）コア２６と、汎用直列インタ
ーフェイス（ＧＰＳＩ）２８と、外部の１０Ｍｂ／ｓま
たは１００Ｍｂ／ｓ物理（ＰＨＹ）トランシーバに接続
するための媒体独立インターフェイス（ＭＩＩ）３０
と、外部アドレス検出インターフェイス（ＥＡＤＩ）３
２と、マンチェスタエンコーダおよびデコーダを有する
付加装置インターフェイス（ＡＵＩ）３４と、１０／１
００Ｍｂ／ｓツイストペアトランシーバ媒体付加装置
（ＭＡＵ）３６とを含む。
【００２２】ネットワークインターフェイス１０はま
た、ＭＩＩポート３０を介してＭＩＩバス上で２つの装
置間のＭＩＩハンドシェイクを行なうように構成された
ネットワークポート管理装置３８を含む。このようなＭ
ＩＩハンドシェイクは、リンク情報と、管理データクロ
ック（ＭＤＣ）を用いるＭＩＩ層でのプログラミング情
報と、管理データ入力／出力（ＭＤＩＯ）経路とを含み
得る。
【００２３】自動否定部４０は、リンクパートナーが１
０Ｍｂ／ｓ、１００Ｍｂ／ｓで動作可能であるか、か
つ、リンクが半二重であるべきかまたは全二重であるべ
きかを示すデータを交換するために、ＰＨＹ層上でリン
クパートナーとのＩＥＥＥコンプライアントネゴシエー
ションを行なう。
【００２４】ＬＥＤ制御装置４４は、内部デコーディン
グ論理およびネットワークインターフェイス状態レジス
タ（図示せず）に基づいて、ＬＥＤ出力信号の発生を選
択的に制御する。ネットワークインターフェイス１０は
また、ＩＥＥＥ１１４９．１コンプライアントＪＴＡＧ
境界スキャンテストアクセスポートインターフェイス３
６を含む。
【００２５】ＥＥＰＲＯＭインターフェイス４２は、ネ
ットワークインターフェイスアダプタカード上または直
列インターフェイスリンクを介してホストコンピュータ
のマザーボート上でＥＥＰＲＯＭに接続する。ＥＥＰＲ
ＯＭ（図１に示さず）はネットワークインターフェイス
に関連した構成情報でプログラミングされ、ネットワー
クインターフェイスがＥＥＰＲＯＭインターフェイス４
２を介して初期化の間に構成されることを可能にする。
一旦初期化されると、ネットワークインターフェイスは
内部レジスタ（図示せず）に構成情報を記憶し、ホスト
コンピュータがパワーダウンされる場合にネットワーク
インターフェイスをホストコンピュータとは独立して動
作可能にさせる。したがって、ネットワークインターフ
ェイスはホストコンピュータがスタンバイモードにある
間に動作するよう構成でき、それによって、ネットワー
クインターフェイスはホストコンピュータ内の論理にパ
ワーアップ情報を出力することが可能となり、それによ
って、ホストコンピュータは、ネットワークから受信さ
れ、かつ後述の特定のプロトコルを有するデータパケッ
トに応答して自動的にターンオン可能となる。
【００２６】データストリームにおける所定のパターン
の検出 図２は、活動停止の期間の間自動的に閉鎖し、後述の所
定のパターンを有するネットワークインターフェイス１
０によってデータパケットが受信されると自動的に再開
始するよう構成されたホストコンピュータ６０のための
ネットワークインターフェイス１０を示すブロック図で
ある。
【００２７】図２に示すように、ネットワークインター
フェイス１０は、ネットワーク媒体５０から受信された
データパケットから複数個の所定のパターンの１つを検
出するように構成されたパターンマッチング回路（ＰＭ
ＡＴ）６２を含む。さまざまな電力管理スキームが、受
信されたデータパケットに識別されるパターンに依存し
て種々のウェイクアップ動作を行なうために用いられる
得る。
【００２８】図３は、受信されたデータパケットのため
の異なった３つのパターンシーケンス６４を示す。たと
えば、マイクロソフト・コーポレイション（Microsoft
Corporation ）によって示される電力管理パケットの１
つのタイプは第１のパターンシーケンス６４ａを含み、
ここで、ワード９および１０における最後の４つのバイ
トがインターネットプロトコルに特定的なバイトであ
り、特定のデータパターンバイトが電力管理パケットの
ワード３および５に見られる。パターンシーケンス６４
ｂは代替的な所定のパターンを特定し、ここで、受信さ
れたデータパケットの最初の６つのバイトが値「ＡＤ」
（１６進法）を含み、ワード３、７および８が所定のデ
ータ値を含む。同様のパターンがパターン６４ｃに関し
て説明される。
【００２９】開示される実施例に従うと、所定のパター
ン６４ａ、６４ｂおよび６４ｃに関連したパターンデー
タは、対応のパターンデータフィールドとの比較の前に
無視されるべき、データストリームにおけるいくつかの
バイトを特定するフィールドをパターンメモリに記憶す
ることによって圧縮される。図４は、所定のパターンの
少なくとも一部を特定する、パターンメモリに記憶され
るパターンエントリの構造を示す。パターンエントリ６
６は４バイトのパターンデータフィールド７０、４ビッ
トのマスクフィールド７２、３ビットのスキップフィー
ルド７４、および１ビットのエンドフィールド７６を含
む。エンドフィールド７６およびスキップフィールド７
４はそれぞれ最後／無視カウント（Ｌ／Ｉ）フィールド
として図３に示される。スキップフィールド７４（すな
わち、無視カウントフィールド）は、パターンデータフ
ィールドとの比較の前に無視されるべき、データストリ
ームにおけるいくつかのバイトを特定する。たとえば、
図３の所定のパターン６４ａはワード３の最初の２つの
バイト（たとえば、０８／０６）に所定のパターンデー
タを有し、したがって、パターン６３ａに従う電力管理
パケットのワード０、１および２はパターン比較の目的
のために無視され得る関連のないドントケアデータを含
む。ナル値でパターンメモリの空間を浪費するのではな
く、開示される実施例はパターンエントリ６６ａの最初
のパターンエントリ（すなわち、ワード０）をスキップ
フィールド７４に「３」の値を有するように設定する。
したがって、スキップフィールド７４（無視カウントフ
ィールド）の値「３」は、パターン６４ａの最初の３つ
のワード（ワード０、ワード１およびワード２）がスト
リーム６４ａのワード３におけるデータバイトの次の隣
接するグループとの比較の前に無視されるべきであるこ
とを示す。
【００３０】パターン６４ａに対応するパターンエント
リ６６ａの次のパターンエントリ（たとえば、ワード
１）が次にパターンメモリから読出される。次のパター
ンエントリ（ワード１）のスキップフィールド７４は１
の値を有し、データバイトの１つのグループ（たとえ
ば、パターン６４ａのワード４）が、パターンデータフ
ィールド「ｘｘ ０１ ｘｘ ｘｘ」との比較のために
パターンストリームからのデータバイトの次の隣接する
グループ（たとえば、ワード５）とのマッチングの前に
スキップまたは放棄されるべきことを示す。
【００３１】したがって、スキップ／無視フィールド７
４は、対応のパターンエントリのためのスキップ／無視
フィールドの値に基づいて比較器がデータストリーム６
４から隣接するデータバイトの少なくとも１つのグルー
プを選択的に放棄可能にする。
【００３２】図３および図４に示すように、パターンエ
ントリ６６は、パターンデータフィールド７０と比較さ
れるバイトの対応のグループの選択されたバイトに対す
るドントケア条件を示す４ビットのマスクフィールド７
２を含む。たとえば、パターンエントリ６６ａのワード
１はパターン「ｘｘ ０１ ｘｘ ｘｘ」を含み、対応
のマスクフィールドは値「１０１１」を有する。「１」
のマスク値が無視条件に対応し、「０」のマスク値が対
応のバイトのための比較条件に対応する。したがって、
マスクフィールドパターン「１０１１」は、第２のパタ
ーンデータバイト「０１」のみがデータストリームの対
応のバイトと比較されるべきであり、かつ残りの３つの
データバイトが比較において無視されるべきであること
を示す。したがって、開示される配列は、所定のシーケ
ンスに配列された複数個のパターンエントリ６６がメモ
リ内の空間の量を最小にしながら所定のパターンを表わ
すことを可能にする。３ビットのスキップフィールド７
４は最大で総数７つのワード（２８バイト）を比較を行
なう前にスキップ可能にする。効果的な比較は３つのパ
ターン６４ａ、６４ｂおよび６４ｃの大きさをパターン
データの１６８バイトから９２バイトに縮小し、４５％
の縮小を行なうことが可能である。
【００３３】図５は、この発明の実施例に従ってデータ
ストリームにおける所定のパターン６６を検出するため
の図２のパターンマッチ回路６２を示すブロック図であ
る。パターンマッチ回路６２は、メモリ内の必要とされ
る空間の量を最小にするためにスキップ／無視フィール
ド７４を用いることによってそれぞれのパターンを特定
する図３のパターンエントリ６６を記憶するように構成
されたパターンメモリ８０を含む。パターンマッチ回路
６２はまた、記憶されたパターンエントリ６６の選択さ
れた１つのパターンデータフィールド７０と図１の媒体
アクセス制御装置（ＭＡＣ）から供給されたパケットデ
ータストリームからのバイトの選択されたグループとを
比較するための少なくとも１つの比較器８２を含む。図
５に示すように、パターンマッチ回路は、受信されたデ
ータパケットとパターンメモリ８０に記憶されたそれぞ
れの所定のパターンとの同時の比較を可能にする複数個
の比較器８２i を含み得る。したがって、パターン６６
ａ、６６ｂおよび６６ｃの各々はそれぞれの比較器８２
i を用いて受信されたデータパケットと同時に比較でき
る。開示される実施例に従うと、パケットデータはＭＡ
Ｃから１クロック当り１ニブル（４ビット）のデータ速
度で供給され、したがって、８クロックサイクルが比較
器で単一のバイトを受信するために必要である。したが
って、パターンメモリ８０から対応の比較器８２へとマ
スクおよびパターンデータを転送するのに１クロックサ
イクルかかると仮定すると、パターンマッチ回路６２は
３２の同時の４バイト比較を行なうことができる。
【００３４】パターンマッチ回路６２はまた、選択され
たパターンエントリのパターンエントリデータ（たとえ
ば、パターンデータフィールドおよびマスクフィール
ド）の適切な比較器８２i への供給を制御するように構
成されたステートマシン８４を含む。ステートマシンは
パターンメモリ８０に記憶された制御エントリに基づい
てパターンエントリ６８を選択的にアドレス指定する。
各制御エントリは、特定のパターンが比較のために能動
化されるか、また第１の対応のパターンエントリ６８の
開始位置（たとえば、ワード０）を特定する。ステート
マシン８４は、ＭＡＣからの入力データクロックと同期
したクロック信号に基づいて、かつそれぞれのスキップ
フィールド７４と最後のパターンエントリにおけるパタ
ーン比較の終りを特定するエンドビット７６とに対し
て、比較の進行を追跡する。
【００３５】パターンマッチ回路６２はまた、比較器８
２i から比較結果を受取るマッチ論理８６を含む。マッ
チ論理８６はパターンエントリの１つにおけるエンドフ
ィールド８６に設定されたエンドビットに基づいて比較
結果の終りを判断する。後述するように、マッチ論理８
６は比較器８２からの比較結果における非マッチ結果の
存在を判断するために比較結果を監視する。マッチ論理
８６は、非マッチ結果の存在を判断する前に、パターン
エントリの１つにおけるエンドフィールドの検出に応答
して所定のパターンの検出を示す信号を出力する。図３
に示すように、エンド信号はステートマシン８４からス
トローブとして供給され得る。代替的に、エンドフィー
ルドはパターンメモリ８０から直接マッチ論理８６に供
給されてもよい。さらに、マッチ論理はマッチを有する
対応のパターンに依存して種々のタイプのマッチ結果を
出力してもよい。
【００３６】図４は、パターンデータとパケットデータ
からの入力データストリームとの間の比較をマスクフィ
ールド７２からのマスクビットについてより詳細に示
す。たとえば、図４は、フィールド７０のパターンデー
タとネットワークデータパケットからのデータストリー
ムとをバイトごとに比較するように構成された比較器の
１つ８２0 を示す。たとえば、パターンデータフィール
ドのバイト０がバイト比較器８２00においてデータスト
リームの対応のバイトと比較され、パターンデータのバ
イト１がバイト比較器８２01において入力データストリ
ームの対応のバイトと比較され、以下同様である。各バ
イト比較器８２01は比較結果を出力する８ビットの比較
器９０と、比較結果とマスクフィールド７２からの対応
のマスクビットとを受取るＯＲゲート９２とを含む。し
たがって、対応のマスクビットが１に設定されるなら
ば、マスクビットは、対応の比較結果にかかわらず、対
応の選択されたデータバイトのための比較結果として出
力される。４ビットの比較結果（Ｃ0-3 ）がマッチ論理
８６に出力され、ここで、値Ｃはマッチまたはドントケ
ア条件では１に等しく、Ｃはマッチがない場合のみ０に
等しい。
【００３７】図６は、この発明の実施例に従って媒体ア
クセス制御装置からのデータストリームにおける所定の
パターンを検出するための方法のブロック図である。こ
の方法はネットワークインターフェイスの初期化で始ま
り、ここで、ホストコンピュータはたとえば活動停止の
期間の後にスタンバイ状態にパワーダウンされ得る。上
述のように、ネットワークインターフェイス１０はワー
クステーション６０から独立して動作するために別個の
電力供給構成を有する。
【００３８】検出のための実際の方法は、媒体アクセス
制御装置からのデータクロックに同期化し、フレームの
開始を識別することによってステップ１００で始まる。
特に、パターン比較は受信されたデータパケットの開始
位置に対して同期化される。当該技術において認められ
るように、データパケットの状態はパケットの初めの開
始フレーム区切り記号によって識別され得る。ステート
マシン８４は次にパターンメモリ８０の制御エントリに
よって特定されるような次のパターンデータエントリ６
６を読出す。このように、ステートマシン８４は、能動
化されたパターンのための制御エントリにおける対応の
開始アドレスに基づいて、フレームの開始を検出すると
最初のパターンエントリを読出す。ステートマシンはま
た内部スキップカウンタにスキップ／無視フィールド７
４の値をロードする。パターン比較のためのスキップカ
ウンタはステートマシン８４または代替的に各比較器８
２ i に維持され得る。ステートマシンはパターンデータ
フィールド７０およびマスクフィールド７２を適切な比
較器８２i へとロードする。
【００３９】次に、パターンマッチ回路６２がステップ
１０４でパケットデータの次のワード（すなわち、４バ
イト）を各比較器８２i へとロードする。ステップ１０
６で対応の比較器８２のためのスキップカウンタが０に
等しくなければ、隣接するデータバイトのロードされた
グループが対応の比較器８２i から放棄され、スキップ
カウンタはステップ１０８で減分される。したがって、
データバイトの４バイトのグループが、パターンデータ
フィールドとの比較の前に無視されるべき４バイトのグ
ループの数を特定するスキップ／無視フィールド７４に
基づいて選択的に放棄され得る。
【００４０】ステップ１０６で対応の比較器８２のため
のスキップカウンタが０に等しければ、パケットデータ
のロードされた４つのバイトがステップ１１０で対応の
比較器８２i へとラッチされ、データのラッチされたグ
ループがパターンエントリ６６からの対応のパターンデ
ータとバイトごとに図４に示すように比較される。比較
器８２i はステップ１１２でマスクフィールド７２から
の対応のマスクビットに基づいてバイト比較結果を出力
する。ステートマシン８４、または代替的に対応の比較
器８２i がステップ１１４で１に設定されたエンドフィ
ールド７６を検出すれば、パターンストローブの終りが
ステートマシン８４または対応の比較器８２i によって
マッチ論理８６に出力され、ステップ１１６でパターン
比較の終了を示す。
【００４１】図７は、マッチ論理８６の観点からパター
ンマッチングのための方法を示すブロック図である。マ
ッチ論理８６はたとえばＭＡＣからのフレーム開始指示
に応答してステップ１２０でマッチフラグを１にリセッ
トする。次に、マッチ論理８６は対応の比較器８２i か
ら比較結果（Ｃ0-3 ）を受取り、ステップ１２２で比較
結果ビットのいずれかが０に等しいかを調べる。比較結
果ビットのいずれかが非マッチ検出を示す０に等しけれ
ば、マッチ論理８６はステップ１２４でマッチフラグを
０に等しく設定する。次に、マッチ論理８６はステップ
１２６でパターンストローブの終りがステートマシン８
４または対応の比較器８２i から受取られたかを判断す
る。パターンストローブの終りがマッチ論理８６によっ
て受取られていなければ、マッチ論理は次の比較結果の
いずれかが０値を有するかを判断し続ける。ステップ１
２６でパターンストローブの終りを検出すると、マッチ
論理はステップ１２８でマッチフラグがなお１に設定さ
れているかを調べる。マッチフラグがステップ１２８で
１になお設定されていれば、マッチ論理８６はステップ
１３０で１に等しいパターンマッチ信号を出力し、マッ
チした特定のパターンを特定する情報を含み得る。
【００４２】開示される実施例に従うと、データストリ
ームにおける所定のパターンを検出するための配列は、
記憶されたパターンデータフィールドとの比較の前に無
視され得るデータストリームにおけるいくつかのバイト
を特定するスキップ／無視フィールドを含むことによっ
てパターンメモリ内でパターンデータを圧縮する。比較
動作におけるスキップ／無視フィールドはデータストリ
ームの開始と同期化され、最小の論理またはメモリ空間
を用いて同時のパターン比較を並列して可能にする。
【００４３】開示される配列がネットワークに接続され
るワークステーションのためのウェイクアップ論理に関
して所定のパターンを検出することについて説明された
が、所定のパターンを検出するための配列は同期データ
ストリームのための他のパターン認識スキームにも適用
可能であることが認識されるであろう。この発明は目下
最も実用的であり、かつ好ましい実施例と考えられるも
のと関連して説明されたが、この発明は開示された実施
例に限定されず、前掲の特許請求の範囲の精神および範
疇内に含まれるさまざまな変更および等価な配列に及ぶ
ものと考えられることを理解されたい。
【図面の簡単な説明】
【図１】この発明の実施例に従う、データパケットを受
信するために用いられ得る例示的ネットワークインター
フェイスを示すブロック図である。
【図２】図１のネットワークインターフェイスと、ホス
トコンピュータワークステーション、ネットワーク、お
よびウェイクアップ手順のために用いられるパターンマ
ッチング回路との関係を示す図である。
【図３】この発明の実施例に従う、受信されたデータパ
ケットとパターンメモリ内に記憶されたパターンエント
リとの間の比較を示す図である。
【図４】パターンエントリとパターン比較器との間の関
係を示す図である。
【図５】この発明の実施例に従う図２のパターンマッチ
ング回路を示すブロック図である。
【図６】図５のステートマシンの観点からデータパケッ
トにおける所定のパターンを識別するための方法を示す
図である。
【図７】図５のマッチ論理の観点からデータパケットに
おける所定のパターンを識別するための方法を示す図で
ある。
【符号の説明】
１０ ネットワークインターフェイス １２ ローカルバス １６ ＰＣＩバイパスインターフェイス装置 １８ バッファメモリ部
───────────────────────────────────────────────────── フロントページの続き (54)【発明の名称】 データストリームにおける所定のパターンを検出するための装置、データストリームにおける所 定のパターンを検出するための方法、およびデータパケットにおける所定のパターンを識別する ためのネットワークインターフェイスにおける方法

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 データストリームにおける所定のパター
    ンを検出するための装置であって、 前記所定のパターンの少なくとも一部を特定するパター
    ンエントリを記憶するように構成されたパターンメモリ
    を含み、前記パターンエントリは、パターンデータフィ
    ールドと、前記パターンデータフィールドとの比較の前
    に無視されるべきである、データストリームにおけるい
    くつかのバイトを特定する第２のフィールドとを含み、
    さらに、 前記第２のフィールドに基づいて前記パターンデータフ
    ィールドと前記データストリームのバイトの選択された
    隣接するグループとを比較し、比較結果を出力するため
    の比較器を含む、装置。
  2. 【請求項２】 前記比較器は、前記第２のフィールドに
    基づき、かつ前記データストリームの初めに対して、バ
    イトの選択された隣接するグループをラッチする、請求
    項１に記載の装置。
  3. 【請求項３】 前記パターンメモリは、バイトの複数個
    の選択された隣接するグループのそれぞれから所定のパ
    ターンを識別するための複数個の前記パターンエントリ
    を含み、前記パターンエントリの各々は、前記パターン
    データフィールドに対して、バイトの対応の選択された
    隣接するグループの選択されたバイトのためのドントケ
    ア条件を示すマスクフィールドをさらに含み、 前記比較器は、対応のマスクフィールドに基づいて、バ
    イトの対応の選択された隣接するグループの各々のため
    に比較結果を発生する、請求項２に記載の装置。
  4. 【請求項４】 それぞれのパターンエントリのために発
    生される比較結果に基づいて所定のパターンを検出する
    ように構成されたマッチ論理をさらに含み、前記マッチ
    論理は前記パターンエントリの１つにおいて設定される
    エンドビットに基づいて比較結果の終りを判断する、請
    求項３に記載の装置。
  5. 【請求項５】 前記パターンエントリの選択された１つ
    のパターンデータフィールドおよびマスクフィールドの
    前記比較器への供給を制御するように構成されたステー
    トマシンをさらに含み、前記ステートマシンは所定のパ
    ターンに対する所定のシーケンスにおけるパターンエン
    トリにアクセスする、請求項３に記載の装置。
  6. 【請求項６】 前記パターンメモリは、それぞれの所定
    のパターンのためのパターンエントリのグループと制御
    エントリとを記憶し、前記ステートマシンは前記制御エ
    ントリに基づいて対応の所定のパターンを検出するため
    にパターンエントリのグループの１つを選択する、請求
    項５に記載の装置。
  7. 【請求項７】 前記比較器は、バイトの対応の選択され
    た隣接するグループの各々のために比較結果をバイトご
    とに発生するための複数個のバイト比較器を含む、請求
    項３に記載の装置。
  8. 【請求項８】 各バイト比較器は、マスクフィールドか
    らの対応のビットに応答して所定の比較結果を発生する
    ためのバイパス論理を含む、請求項７に記載の装置。
  9. 【請求項９】 前記第２のフィールドは前記パターンデ
    ータフィールドとの比較の前に無視されるべきである連
    続するいくつかのデータバイトグループを特定する、請
    求項１に記載の装置。
  10. 【請求項１０】 前記比較器は媒体アクセス制御装置か
    らデータストリームを受信し、前記比較器は、前記第２
    のフィールドに基づき、かつ前記媒体アクセス制御装置
    からの受信クロック信号に応答して、無視されるべきデ
    ータバイトグループを選択的に放棄する、請求項９に記
    載の装置。
  11. 【請求項１１】 データストリームにおける所定のパタ
    ーンを検出するための方法であって、 前記所定のパターンに対応するシーケンスを有した複数
    個のパターンエントリをメモリに記憶するステップを含
    み、各パターンエントリは、前記所定のパターンに対応
    するパターンバイトを記憶するパターンデータフィール
    ドと、第２のフィールド値を記憶する第２のフィールド
    とを含み、さらに、 データストリームを受信するステップと、 受信されたデータストリームの開始位置に基づいて前記
    パターンエントリの選択された１つを読出すステップ
    と、 対応の１つのパターンエントリの前記第２のフィールド
    に基づいて前記データストリームから隣接するデータバ
    イトの少なくとも１つのグループを選択的に放棄するス
    テップと、 １つのパターンエントリからのパターンバイトと、選択
    的に放棄されたグループに隣接し、それに続く、前記デ
    ータストリームからのデータバイトの第２のグループと
    を比較し、比較結果を出力するステップと、 それぞれのパターンエントリのために検出された比較結
    果に基づいて前記データストリームにおける前記所定の
    パターンを検出するステップとを含む、方法。
  12. 【請求項１２】 最後のパターンエントリにおける検出
    されたエンドビットに基づいてシーケンスのためのパタ
    ーンエントリの終わりを識別するステップをさらに含
    む、請求項１１に記載の方法。
  13. 【請求項１３】 前記比較するステップは、 前記パターンバイトの各々とデータバイトの第２のグル
    ープの対応の１つとを比較するステップと、 対応のパターンエントリに記憶された対応のマスクビッ
    トに基づいて前記各パターンバイトのために比較結果を
    選択的に出力するステップとを含む、請求項１１に記載
    の方法。
  14. 【請求項１４】 前記選択的に放棄するステップは、 前記第２のフィールドの放棄値を識別するステップと、 放棄された値に基づいて隣接するデータバイトの少なく
    とも１つのグループを放棄するステップとを含み、放棄
    されたグループの数は前記放棄値に対応する、請求項１
    ３に記載の方法。
  15. 【請求項１５】 前記受信するステップは、ネットワー
    ク媒体からデータパケットを受信する媒体アクセス制御
    装置から前記データストリームを受信するステップを含
    む、請求項１１に記載の方法。
  16. 【請求項１６】 データパケットにおける所定のパター
    ンを識別するためのネットワークインターフェイスにお
    ける方法であって、 パケット交換網から媒体アクセス制御装置によって前記
    データパケットを受信するステップと、 受信されたデータパケットにおいて前記所定のパターン
    を検出するステップとを含み、前記検出するステップ
    は、 （１） 前記受信されたデータパケットの開始位置に基
    づいて、前記所定のパターンに対応する所定のシーケン
    スを有した複数個のパターンエントリを記憶するメモリ
    から選択されたパターンエントリを読出すステップと、 （２） 前記選択されたパターンエントリにおけるスキ
    ップフィールドに基づいて前記データパケットからデー
    タバイトのグループを選択的にラッチするステップと、 （３） 前記選択されたパターンエントリに対する比較
    結果を得るために、前記選択されたパターンエントリに
    おける対応のマスクビットに基づいて、前記データパケ
    ットからのデータバイトのラッチされたグループと前記
    選択されたパターンエントリにおけるパターンデータと
    を選択的に比較するステップと、 （４） 前記所定のパターンを検出するために、前記所
    定のシーケンスとデータバイトの隣接するグループとに
    対してそれぞれのパターンエントリのための比較結果を
    累積するステップとを含む、方法。
  17. 【請求項１７】 前記累積するステップは、 前記比較結果における非マッチ結果の存在を判断するス
    テップと、 前記非マッチ結果の存在を判断する前に前記パターンエ
    ントリの１つにおけるエンドフィールドの検出に応答し
    て前記所定のパターンの検出を示す信号を出力するステ
    ップとを含む、請求項１６に記載の方法。
  18. 【請求項１８】 前記選択的に比較するステップは、前
    記マスクビットの設定に応答して次の隣接するグループ
    の対応の選択されたデータバイトのための比較結果とし
    て前記マスクビットを出力するステップを含む、請求項
    １６に記載の方法。
  19. 【請求項１９】 前記選択的に比較するステップは、第
    １の比較器においてラッチされたグループを比較するス
    テップを含む、請求項１６に記載の方法。
  20. 【請求項２０】 受信されたデータパケットを第２の所
    定のパターンと同時に比較するステップをさらに含み、 （１） 前記第２の所定のパターンのための第２の複数
    個のパターンエントリのための前記メモリから第２の選
    択されたパターンエントリを読出すステップと、 （２） 前記第２の選択されたパターンエントリの対応
    のスキップフィールドに基づいて前記データパケットか
    らデータバイトの第２のグループを選択的にラッチする
    ステップと、 （３） 前記第２の所定のパターンの検出のために、デ
    ータバイトのラッチされた第２のグループと前記第２の
    選択されたパターンエントリにおけるパターンデータと
    を選択的に比較するステップとを含む、請求項１９に記
    載の方法。
JP13006898A 1997-10-30 1998-05-13 データストリームにおける所定のパターンを検出するための装置、データストリームにおける所定のパターンを検出するための方法、およびデータパケットにおける所定のパターンを識別するためのネットワークインターフェイスにおける方法 Expired - Lifetime JP4376329B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/961023 1997-10-30
US08/961,023 US6094443A (en) 1997-10-30 1997-10-30 Apparatus and method for detecting a prescribed pattern in a data stream by selectively skipping groups of nonrelevant data bytes

Publications (2)

Publication Number Publication Date
JPH11143799A true JPH11143799A (ja) 1999-05-28
JP4376329B2 JP4376329B2 (ja) 2009-12-02

Family

ID=25503972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13006898A Expired - Lifetime JP4376329B2 (ja) 1997-10-30 1998-05-13 データストリームにおける所定のパターンを検出するための装置、データストリームにおける所定のパターンを検出するための方法、およびデータパケットにおける所定のパターンを識別するためのネットワークインターフェイスにおける方法

Country Status (3)

Country Link
US (1) US6094443A (ja)
JP (1) JP4376329B2 (ja)
GB (1) GB2330993B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013516136A (ja) * 2009-12-28 2013-05-09 エヌエックスピー ビー ヴィ バストランシーバの構成

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0919930B1 (de) * 1997-11-26 2003-10-22 Infineon Technologies AG Verfahren und Vorrichtung zum Auslesen, Modifizieren und Überschreiben von in einer Speichereinrichtung gespeicherten Daten
US7782844B1 (en) * 1999-01-05 2010-08-24 GlobalFoundries, Inc. Method and apparatus for pattern matching on single and multiple pattern structures
US6704325B1 (en) * 1999-04-06 2004-03-09 3Com Corporation Method to recognize streaming memory aligned and non-memory aligned data patterns with optimal hardware reuse
US6317463B1 (en) * 1999-06-14 2001-11-13 Mitsubishi Electric Research Laboratories, Inc. Method and apparatus for filtering data-streams
US6865222B1 (en) * 1999-09-23 2005-03-08 Texas Instruments Incorporated Method and apparatus for testing a serial transmitter circuit
DE10016173A1 (de) * 2000-03-31 2001-10-04 Bosch Gmbh Robert Busstation für ein optisches Bussystem
AUPR741401A0 (en) * 2001-09-03 2001-09-20 Guignard, Paul A. Generic architecture for data exchange and data processing
AU2002220130A1 (en) * 2001-09-12 2003-03-24 Raqia Networks, Inc. High speed data stream pattern recognition
US7003599B2 (en) * 2001-10-24 2006-02-21 Intel Corporation Pipelined, universal serial bus parallel frame delineator and NRZI decoder
US7024526B2 (en) * 2002-10-31 2006-04-04 Hitachi, Ltd. Apparatus and method of null data skip remote copy
JP3807379B2 (ja) * 2003-02-21 2006-08-09 ソニー株式会社 パターン検出回路
DE102004018556B4 (de) 2004-04-14 2010-06-10 Atmel Automotive Gmbh Verfahren zur Datenkommunikation zwischen einer Basisstation und einem Transponder
US7706415B2 (en) * 2004-07-29 2010-04-27 Microsoft Corporation Packet multiplexing multi-channel audio
US7574742B2 (en) * 2004-11-15 2009-08-11 Industrial Technology Research Institute System and method of string matching for uniform data classification
US7359895B2 (en) * 2004-11-18 2008-04-15 Industrial Technology Research Institute Spiral string matching method
US7398408B2 (en) 2004-11-24 2008-07-08 Conexant Systems, Inc. Systems and methods for waking up wireless LAN devices
DE102005044651A1 (de) * 2005-09-19 2007-03-22 Siemens Ag Patientenlagerungsvorrichtung für eine Strahlentherapie
US8214672B2 (en) 2009-01-07 2012-07-03 Micron Technology, Inc. Method and systems for power consumption management of a pattern-recognition processor
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
US9716892B2 (en) 2012-07-02 2017-07-25 Qualcomm Incorporated Video parameter set including session negotiation information
US9467700B2 (en) 2013-04-08 2016-10-11 Qualcomm Incorporated Non-entropy encoded representation format
JP6160259B2 (ja) * 2013-05-30 2017-07-12 富士通株式会社 文字列探索方法、文字列探索装置および文字列探索プログラム
US9549196B2 (en) * 2014-02-04 2017-01-17 Microsoft Technology Licensing, Llc Data unit identification for compressed video streams
US9854261B2 (en) * 2015-01-06 2017-12-26 Microsoft Technology Licensing, Llc. Detecting markers in an encoded video signal
CN109863413B (zh) * 2016-05-20 2022-03-25 默升科技集团有限公司 Serdes应用中基于扫描的测试设计
US10007561B1 (en) 2016-08-08 2018-06-26 Bitmicro Networks, Inc. Multi-mode device for flexible acceleration and storage provisioning
US10216596B1 (en) * 2016-12-31 2019-02-26 Bitmicro Networks, Inc. Fast consistent write in a distributed system
US20200134308A1 (en) * 2018-10-29 2020-04-30 Barefoot Networks, Inc. Configuring and performing character pattern recognition in a data plane circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242936A (en) * 1979-09-14 1981-01-06 Norlin Industries, Inc. Automatic rhythm generator
US5483539A (en) * 1990-11-07 1996-01-09 Loral Aerospace Corp. Programmable PCM/TDM demultiplexer
EP0601304B1 (en) * 1992-10-14 1999-01-27 Bayer Corporation Method and apparatus for detecting bit sequences in data streams
US5557614A (en) * 1993-12-22 1996-09-17 Vlsi Technology, Inc. Method and apparatus for framing data in a digital transmission line
US5557742A (en) * 1994-03-07 1996-09-17 Haystack Labs, Inc. Method and system for detecting intrusion into and misuse of a data processing system
FR2718590B1 (fr) * 1994-04-12 1996-06-28 Sgs Thomson Microelectronics Procédé de détection d'un motif dans une transmission série.
US5590159A (en) * 1995-02-07 1996-12-31 Wandel & Goltermann Technologies, Inc. Digital data sequence pattern filtering
US5982786A (en) * 1997-11-21 1999-11-09 Cypress Semiconductor Corp. Circuits and methods for framing one or more data streams

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013516136A (ja) * 2009-12-28 2013-05-09 エヌエックスピー ビー ヴィ バストランシーバの構成

Also Published As

Publication number Publication date
US6094443A (en) 2000-07-25
GB2330993A (en) 1999-05-05
JP4376329B2 (ja) 2009-12-02
GB9809584D0 (en) 1998-07-01
GB2330993B (en) 1999-09-15

Similar Documents

Publication Publication Date Title
JP4376329B2 (ja) データストリームにおける所定のパターンを検出するための装置、データストリームにおける所定のパターンを検出するための方法、およびデータパケットにおける所定のパターンを識別するためのネットワークインターフェイスにおける方法
US6105079A (en) Apparatus and method in a network interface device for selectively supplying long bit information related to a data frame to a buffer memory and a read controller for initiation of data transfers
US6490280B1 (en) Frame assembly in dequeuing block
US6085328A (en) Wake up of a sleeping computer using I/O snooping and imperfect packet filtering
US5752076A (en) Dynamic programming of bus master channels by intelligent peripheral devices using communication packets
US6625157B2 (en) Apparatus and method in a network switch port for transferring data between buffer memory and transmit and receive state machines according to a prescribed interface protocol
US6161160A (en) Network interface device architecture for storing transmit and receive data in a random access buffer memory across independent clock domains
US5764895A (en) Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus
US5708779A (en) Multimedia system and method of controlling data transfer between a host system and a network adapter using a DMA engine
US6047001A (en) Apparatus and method in a network interface device for storing a data frame and corresponding tracking information in a buffer memory
US6813266B1 (en) Pipelined access to address table in a network switch
US6618390B1 (en) Method and apparatus for maintaining randomly accessible free buffer information for a network switch
US20030046457A1 (en) Apparatus and method for an interface unit for data transfer between processing units in the asynchronous transfer mode
WO2001037489A1 (en) Receive filtering for communication interface
US6154796A (en) Apparatus and method in a network interface device for storing receiving frame status in a holding register
JPH09160870A (ja) ハードウェアとソフトウェアの間でデータ転送を報告する方法および装置
JP4129314B2 (ja) ネットワークインタフェース、ネットワークインタフェースを初期化するための装置およびネットワークインタフェース内に構成情報をロードする方法
US5825774A (en) Packet characterization using code vectors
JP2003500927A (ja) プログラム可能メモリアクセススロット割当のための装置および方法
EP1401155B1 (en) Method and system for wakeup packet detection at gigabit speeds
US6084878A (en) External rules checker interface
US6061768A (en) Apparatus and method in a network interface device for storing tracking information indicating stored data status between contending memory controllers
US6904043B1 (en) Apparatus and methods for storing and processing header information in a network switch
US6516371B1 (en) Network interface device for accessing data stored in buffer memory locations defined by programmable read pointer information
US6574231B1 (en) Method and apparatus for queuing data frames in a network switch port

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080707

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350