JPH11135827A - Light-emitting element and manufacture therefor - Google Patents

Light-emitting element and manufacture therefor

Info

Publication number
JPH11135827A
JPH11135827A JP29398397A JP29398397A JPH11135827A JP H11135827 A JPH11135827 A JP H11135827A JP 29398397 A JP29398397 A JP 29398397A JP 29398397 A JP29398397 A JP 29398397A JP H11135827 A JPH11135827 A JP H11135827A
Authority
JP
Japan
Prior art keywords
layer
type
conductivity type
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29398397A
Other languages
Japanese (ja)
Inventor
Hiroshi Hamano
広 浜野
Mitsuhiko Ogiwara
光彦 荻原
Masumi Yanaka
真澄 谷中
Takaatsu Shimizu
孝篤 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP29398397A priority Critical patent/JPH11135827A/en
Publication of JPH11135827A publication Critical patent/JPH11135827A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent a decline of emitted light intensity when an Al mixed crystal ratio (x) is reduced. SOLUTION: A semiconductor substrate 1, for which an (n)-type Alx Ga1-x As layer 1a of (x)=0.15 is formed on a surface, is prepared (a), and a diffusion mask film (insulation film) 2 provided with an opening part 2a is formed on it (b). Then, a diffusion source film 3, containing Zn to be (p)-type impurities is formed on it, and an annealing cap film 4 is formed on it (c). Then, Zn is diffused from the diffusion source film 3 to the (n)-type layer 1a at the opening part 2a by a diffusion anneal processing, and a (p)-type Alx Ga1-x As area 5 is formed. Thereafter, the diffusion source film 3 and the annealing cap film 4 are removed, and a (p)-side electrode in contact with the (p)-type region 5 is provided. The (p)-side electrode is brought into ohmic contact with the (p)-type region 5 since (x) is small, the (p)-type region of high density is formed, since a GaAs contact layer is not provided on a substrate surface as before, and thus a current is spread and the declined in the emitted light intensity is prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電子写真プリン
タのプリントヘッド光源等に用いられ、第1導電型のA
x Ga1-x As(アルミニウムと砒化ガリウムの混
晶)層と第2導電型のAlx Ga1-x As領域からなる
pn接合を有する発光素子、および第1導電型のAlx
Ga1-x As層に拡散法により第2導電型Alx Ga
1-x As領域を形成する発光素子の製造方法に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used for a light source of a print head of an electrophotographic printer and the like.
a light emitting element having a pn junction composed of an l x Ga 1-x As (mixed crystal of aluminum and gallium arsenide) layer and a second conductivity type Al x Ga 1-x As region, and a first conductivity type Al x
The second conductivity type Al x Ga is diffused into the Ga 1-x As layer by a diffusion method.
The present invention relates to a method for manufacturing a light emitting element forming a 1-x As region.

【0002】[0002]

【従来の技術】Alx Ga1-x Asのpn接合を有する
発光素子としては、例えば図7に示す発光素子や特開平
3−27578号公報に開示された発光素子がある。図
7に示す発光素子は、n型GaAs基板1bと、この上
にエピタキシャル形成されたn型Alx Ga1-x As層
1aと、この上にエピタキシャル形成された半絶縁性
(ノンドープ)またはn型のGaAsコンタクト層10
1aと、GaAsコンタクト層101aおよびn型Al
x Ga1-x As層1aに形成されたp型GaAsコンタ
クト領域105aおよびp型Alx Ga1-x As105
bからなるp型半導体領域105とを有する半導体基板
101を備えている。また、開口部2aを有する絶縁膜
2と、p型GaAsコンタクト領域105aを介してp
型Alx Ga1-x As領域105bに接続するp側電極
106と、n型GaAs基板1bを介してn型Alx
1-x As層101aに接続するn側電極7とを備えて
いる。
2. Description of the Related Art As a light emitting device having a pn junction of Al x Ga 1 -x As, for example, there is a light emitting device shown in FIG. 7 and a light emitting device disclosed in JP-A-3-27578. The light emitting device shown in FIG. 7 has an n-type GaAs substrate 1b, an n-type Al x Ga 1-x As layer 1a epitaxially formed thereon, and a semi-insulating (non-doped) or n - type epitaxially formed thereon. Type GaAs contact layer 10
1a, GaAs contact layer 101a and n-type Al
p-type GaAs contact region 105a and p-type Al x Ga 1-x As 105 formed in x Ga 1-x As layer 1a
and a semiconductor substrate 101 having a p-type semiconductor region 105 of b. Further, the insulating film 2 having the opening 2a and the p-type GaAs contact region 105a are
P-side electrode 106 connected to n - type Al x Ga 1-x As region 105b and n-type Al x G through n-type GaAs substrate 1b
and an n-side electrode 7 connected to the a 1-x As layer 101a.

【0003】図7の発光素子は、n型GaAs基板1b
上にn型Alx Ga1-x As層1aおよびGaAsコン
タクト層101aを形成した半導体基板101上に拡散
マスク膜となる絶縁膜2を形成し、この拡散マスク膜上
にp型不純物である亜鉛(Zn)を含む拡散源膜を成膜
し、アニール処理により開口部2aにおいて拡散源膜か
ら半導体基板101中にZnを固相拡散させ、GaAs
コンタクト層101aおよびn型Alx Ga1-x As層
1aにp型半導体領域105を形成することにより、A
x Ga1-x Asのpn接合を形成したものである。な
お、n型AlxGa1-x As層1aに、互いに分離され
た複数のp型半導体層105をアレイ状に形成し、それ
ぞれのp型半導体層105に対してp側電極6を個別に
設けた発光素子もあり、このような発光素子を特に発光
素子アレイと称する。
The light emitting device shown in FIG. 7 is an n-type GaAs substrate 1b.
An insulating film 2 serving as a diffusion mask film is formed on a semiconductor substrate 101 on which an n-type Al x Ga 1 -x As layer 1a and a GaAs contact layer 101a are formed, and a p-type impurity of zinc is formed on the diffusion mask film. A diffusion source film containing (Zn) is formed, and Zn is solid-phase-diffused from the diffusion source film into the semiconductor substrate 101 in the opening 2a in the opening 2a by annealing.
By forming a p-type semiconductor region 105 in the contact layer 101a and the n-type Al x Ga 1 -x As layer 1a, A
It is obtained by forming a pn junction of l x Ga 1-x As. A plurality of p-type semiconductor layers 105 separated from each other are formed in an array on the n-type Al x Ga 1 -x As layer 1a, and the p-side electrodes 6 are individually provided for each of the p-type semiconductor layers 105. Some light emitting elements are provided, and such a light emitting element is particularly called a light emitting element array.

【0004】また、図8は特開平3−27578号公報
に開示された発光素子アレイの断面図であり、ヘテロ構
造かつ、発光層下にキャリアバリア層と光吸収層を設け
た例である。ここでは、説明を簡略化するため、発光素
子2個分を図示した。図8において、n−GaAs基板
110上に、n−GaAs吸収層114、n−AlAs
キャリアバリア層116、n−Al0.2 Ga0.8 As発
光層118(この場合、発光波長は約720[n
m])、p−Al0.5 Ga0.5 As窓層120、および
+ −GaAsコンタクト層122が、MOCVD(Me
tal-Organic ChemicalVapor Deposition )法によって
順次積層される。そして、n電極126はn−GaAs
基板110に、p電極124はp+ −GaAsコンタク
ト層122に蒸着され、フォトリソグラフィと化学エッ
チングを用いてp電極124形成および発光領域となる
メサ形状を形成し、プラズマCVD等によって、無反射
SiN膜128をコーティングし、熱処理によってp電
極124とn電極126にオーム接点を形成してある。
FIG. 8 is a cross-sectional view of a light emitting element array disclosed in Japanese Patent Application Laid-Open No. Hei 3-27578, which shows an example in which a carrier barrier layer and a light absorbing layer are provided under a light emitting layer with a hetero structure. Here, two light emitting elements are illustrated for simplification of the description. 8, an n-GaAs absorption layer 114, an n-AlAs
The carrier barrier layer 116 and the n-Al 0.2 Ga 0.8 As light emitting layer 118 (in this case, the light emission wavelength is about 720 [n
m]), the p-Al 0.5 Ga 0.5 As window layer 120 and the p + -GaAs contact layer 122 are formed by MOCVD (Me
(tal-Organic Chemical Vapor Deposition) method. And the n-electrode 126 is n-GaAs
On the substrate 110, a p-electrode 124 is deposited on the p + -GaAs contact layer 122, a p-electrode 124 is formed using photolithography and chemical etching, and a mesa shape to be a light emitting region is formed. A film 128 is coated and an ohmic contact is formed between the p-electrode 124 and the n-electrode 126 by heat treatment.

【0005】この例のように、ヘテロ構造などで、発光
層における発光波長に対し、透明となるように窓層12
0のAl混晶比を設定すると、例えば0.5などとな
る。Al混晶比が高くなると、Alが酸化されやすくな
るため、p−Al0.5 Ga0.5As窓層120に保護膜
としてp+ −GaAsコンタクト層122を形成してい
る。したがって、p電極124はp+ −GaAsコンタ
クト層122にコンタクトしている。
[0005] As in this example, the window layer 12 has a heterostructure or the like so as to be transparent to the emission wavelength of the light emitting layer.
When an Al mixed crystal ratio of 0 is set, for example, it becomes 0.5 or the like. When the Al mixed crystal ratio increases, Al is easily oxidized. Therefore, the p + -GaAs contact layer 122 is formed on the p-Al 0.5 Ga 0.5 As window layer 120 as a protective film. Therefore, p electrode 124 is in contact with p + -GaAs contact layer 122.

【0006】[0006]

【発明が解決しようとする課題】しかしながら図7に示
す発光素子において、所望する発光波長が長く、Al混
晶比xが小さい場合、例えば所望する発光波長が760
[nm]程度であり、Al混晶比xが0.15程度の場
合には、GaAsコンタクト層101aによりZnの拡
散がブロックされ、深さ方向の拡散が入りにくくなり、
p型半導体領域105の表面すなわちp型GaAsコン
タクト領域105aの表面のZn濃度を高くすることが
できず、このため電流がp側電極6の直下にしか流れ
ず、発光強度が微弱になってしまうという問題があっ
た。
However, in the light emitting device shown in FIG. 7, when the desired emission wavelength is long and the Al mixed crystal ratio x is small, for example, the desired emission wavelength is 760.
When the Al mixed crystal ratio x is about 0.15, the diffusion of Zn is blocked by the GaAs contact layer 101a, and the diffusion in the depth direction becomes difficult to enter.
The Zn concentration on the surface of the p-type semiconductor region 105, that is, the surface of the p-type GaAs contact region 105a, cannot be increased, so that current flows only directly below the p-side electrode 6, and the light emission intensity becomes weak. There was a problem.

【0007】本発明は、このような従来の問題を解決す
るものであり、Al混晶比xを小さくした場合(x<
0.3とした場合)の発光強度の低下を防止することを
目的とするものである。
The present invention solves such a conventional problem. When the Al mixed crystal ratio x is reduced (x <
(When 0.3) is intended to prevent a decrease in the emission intensity.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
めに本発明の発光素子は、第1導電型のAlx Ga1- x
As層および前記第1導電型Alx Ga1-x As層に接
合する第2導電型のAlx Ga1-x As領域を有する半
導体基板と、前記第2導電型Alx Ga1-x As領域に
接続する第2導電側電極とを備え、前記第2導電側電極
が、前記第2導電型Alx Ga1-x As領域にコンタク
トしていることを特徴とするものである。
In order to achieve the above object, a light emitting device according to the present invention comprises a first conductivity type Al x Ga 1 -x.
A semiconductor substrate having a second conductivity type Al x Ga 1 -x As region joined to an As layer and the first conductivity type Al x Ga 1 -x As layer; and a second conductivity type Al x Ga 1 -x As. A second conductive side electrode connected to the region, wherein the second conductive side electrode is in contact with the second conductive type Al x Ga 1 -x As region.

【0009】また本発明の発光素子の製造方法は、第1
導電型のAlx Ga1-x As層を有する半導体基板の表
面から基板中に第2導電型不純物を拡散させることによ
り前記第1導電型Alx Ga1-x As層に第2導電型の
Alx Ga1-x As領域を形成する発光素子の製造方法
において、表面に前記第1導電型Alx Ga1-x As層
を有する半導体基板を用意する工程と、前記第1導電型
Alx Ga1-x As層上に前記不純物を含む拡散源膜を
成膜する工程と、アニール処理により前記拡散源膜から
前記不純物を直接前記第1導電型Alx Ga1-x As層
に拡散させ、第2導電型Alx Ga1-x As領域を形成
する工程とを含むことを特徴とするものである。
Further, the method for manufacturing a light emitting device of the present invention comprises:
The second conductivity type impurity is diffused from the surface of the semiconductor substrate having the conductivity type Al x Ga 1 -x As layer into the substrate, whereby the second conductivity type impurity is diffused into the first conductivity type Al x Ga 1 -x As layer. Al x Ga in the manufacturing method of the light emitting elements forming the 1-x as region, providing a semiconductor substrate having a first conductivity type Al x Ga 1-x as layer on the surface, the first conductivity type Al x Forming a diffusion source film containing the impurity on the Ga 1-x As layer, and diffusing the impurity directly from the diffusion source film into the first conductivity type Al x Ga 1-x As layer by annealing. Forming a second conductivity type Al x Ga 1 -x As region.

【0010】[0010]

【発明の実施の形態】図1は本発明の実施の形態の発光
素子の構造を示す図であり、(a)は上面図、(b)は
(a)におけるA−A’間の断面図である。図1に示す
発光素子は、n型GaAs基板1bと、この上にエピタ
キシャル形成されたn型Alx Ga1- x As層1aと、
n型Alx Ga1-x As層1aに形成されたp型Alx
Ga1- x As領域5とを有する半導体基板1を備えてい
る。また、絶縁膜2と、p側電極6と、n側電極7とを
備えている。
1A and 1B are diagrams showing a structure of a light emitting device according to an embodiment of the present invention, wherein FIG. 1A is a top view, and FIG. 1B is a cross-sectional view taken along line AA 'in FIG. It is. The light emitting device shown in FIG. 1 includes an n-type GaAs substrate 1b, an n-type Al x Ga 1- x As layer 1a epitaxially formed thereon,
p-type Al x formed on n-type Al x Ga 1-x As layer 1a
And a semiconductor substrate 1 having a Ga 1- x As region 5. Further, it includes an insulating film 2, a p-side electrode 6, and an n-side electrode 7.

【0011】n型Alx Ga1-x As層1aおよびn型
GaAs基板1bにドープされているn型不純物は、例
えばシリコン(Si)である。n型Alx Ga1-x As
層1aのAl混晶比xは、ここではx=0.15とす
る。Al混晶比x=0.15のとき、図1に示す発光素
子の発光は、波長760[nm]程度の赤色発光とな
る。このn型Alx Ga1-x As層1aは半導体基板1
の表面に形成されている。絶縁膜2は、半導体基板1上
に形成されており、p型Alx Ga1-x As領域5の表
面を露出させる開口部2aを有する。
The n-type impurity doped in the n-type Al x Ga 1 -x As layer 1a and the n-type GaAs substrate 1b is, for example, silicon (Si). n-type Al x Ga 1-x As
Here, the Al mixed crystal ratio x of the layer 1a is set to x = 0.15. When the Al mixed crystal ratio x = 0.15, the light emission of the light emitting element shown in FIG. 1 is red light having a wavelength of about 760 [nm]. The n-type Al x Ga 1 -x As layer 1a is a semiconductor substrate 1
Is formed on the surface. The insulating film 2 is formed on the semiconductor substrate 1 and has an opening 2a for exposing the surface of the p-type Al x Ga 1 -x As region 5.

【0012】p型Alx Ga1-x As領域5は、絶縁膜
2の開口部2aからn型Alx Ga1-x As層1aにp
型不純物を固相拡散させることにより、開口部2a下の
n型Alx Ga1-x As層1aに選択的に形成されたも
のであり、半導体基板1の表面に形成されている。p型
不純物は、ここではZnである。p側電極6は、開口部
2aにおいてp型Alx Ga1-x As領域5にコンタク
トしている。p側電極6は、ここではAlである。また
n側電極7は、半導体基板1の裏面に形成されており、
n型GaAs基板1bにコンタクトし、n型GaAs基
板1bを介してn型Alx Ga1-x As層に接続してい
る。
The p-type Al x Ga 1 -x As region 5 is formed by opening the p - type Al x Ga 1 -x As layer 1 a from the opening 2 a of the insulating film 2.
It is selectively formed in the n-type Al x Ga 1 -x As layer 1 a under the opening 2 a by solid-phase diffusion of the type impurity, and is formed on the surface of the semiconductor substrate 1. Here, the p-type impurity is Zn. The p-side electrode 6 is in contact with the p-type Al x Ga 1-x As region 5 at the opening 2a. Here, the p-side electrode 6 is Al. The n-side electrode 7 is formed on the back surface of the semiconductor substrate 1,
contact the n-type GaAs substrate 1b, it is connected to the n-type Al x Ga 1-x As layer through the n-type GaAs substrate 1b.

【0013】図1に示す本発明の発光素子は、従来設け
ていたp型GaAsコンタクト領域を設けておらず、表
面がn型Alx Ga1-x As層1aである半導体基板1
を用い、このn型Alx Ga1-x As層1aにZnを直
接固相拡散させることによりp型Alx Ga1-x As領
域5を形成し、このp型Alx Ga1-x As領域5にp
側電極6をコンタクトさせたことを特徴とするものであ
る。Al混晶比xが小さい(x<0.3)ときには、p
型GaAsコンタクト領域を設けなくても、p型Alx
Ga1-x As領域5のAlは酸化せず、p側電極6をp
型Alx Ga1- x As領域5にオーミックコンタクトさ
せることが可能である。
The light-emitting device of the present invention shown in FIG. 1 does not have a conventional p-type GaAs contact region, but has a semiconductor substrate 1 having an n-type Al x Ga 1 -x As layer 1a on the surface.
Is used to form a p-type Al x Ga 1 -x As region 5 by solid-phase diffusion of Zn directly into the n-type Al x Ga 1 -x As layer 1 a, and to form the p-type Al x Ga 1 -x As P in region 5
It is characterized in that the side electrodes 6 are brought into contact. When the Al mixed crystal ratio x is small (x <0.3), p
Even if the GaAs contact region is not provided, the p-type Al x
Al in the Ga 1-x As region 5 is not oxidized, and the p-side electrode 6 is
It is possible to make ohmic contact with the type Al x Ga 1 -x As region 5.

【0014】図2は本発明の発光素子の製造工程の一部
である、n型Alx Ga1-x As層1aにp型Alx
1-x As領域5を形成する固相拡散工程を説明する図
である。まず図2(a)に示すように、n型GaAs基
板1b上に、Al混晶比x=0.15のn型Alx Ga
1-x As層1aをエピタキシャル成長させた半導体基板
1を用意する。n型Alx Ga1-x As層1aの厚さは
例えば約3[μm]とする。
FIG. 2 shows a part of a manufacturing process of a light emitting device according to the present invention, in which an n-type Al x Ga 1 -xAs layer 1 a is formed on a p-type Al x G
FIG. 3 is a diagram illustrating a solid-phase diffusion step of forming an a 1-x As region 5; First, as shown in FIG. 2A, on an n-type GaAs substrate 1b, an n-type Al x Ga having an Al mixed crystal ratio x = 0.15 is formed.
A semiconductor substrate 1 on which a 1-x As layer 1a is epitaxially grown is prepared. The thickness of the n-type Al x Ga 1 -x As layer 1a is, for example, about 3 [μm].

【0015】次に図2(b)に示すように、n型Alx
Ga1-x As層1a上に、絶縁膜(拡散マスク膜)2を
成膜し、この絶縁膜2に開口部2aを形成する。拡散マ
スク膜2として、ここでは酸化アルミニウム(Al2
3 )膜を用いる。Al2 3膜は、n型Alx Ga1-x
As層1aとの密着性が良く、また熱膨張係数がn型A
x Ga1-x As層1aのそれに近いので、拡散アニー
ルの際にn型Alx Ga1-x As層1aにかかる応力を
小さくすることが可能である。Al2 3 膜はRFスパ
ッタリング法等により例えば約2000[Å]の厚さに
成膜される。開口部2aは、n型Alx Ga1-x As層
1aのp型Alx Ga1-x As領域5となる予定の領域
上に周知のフォトリソ法およびエッチング法により形成
される。
Next, as shown in FIG. 2B, the n-type Al x
An insulating film (diffusion mask film) 2 is formed on the Ga 1-x As layer 1a, and an opening 2a is formed in the insulating film 2. As the diffusion mask film 2, aluminum oxide (Al 2 O) is used here.
3 ) Use a membrane. The Al 2 O 3 film is made of n-type Al x Ga 1-x
Good adhesion to As layer 1a and n-type A
Since it is close to that of the l x Ga 1-x As layer 1a, it is possible to reduce the stress applied to the n-type Al x Ga 1-x As layer 1a during diffusion annealing. The Al 2 O 3 film is formed to a thickness of, for example, about 2000 [Å] by an RF sputtering method or the like. Opening 2a is formed by n-type Al x Ga 1-x As layer 1a of p-type Al x Ga 1-x As regions 5 and made plans known photolithography on a region of and an etching method.

【0016】次に図2(c)に示すように、拡散マスク
膜2の形成が済んだ半導体基板1上に、p型不純物を含
む拡散源膜3を成膜する。拡散源膜3は熱膨張係数がn
型Alx Ga1-x As層1aに近い膜であることが望ま
しく、このような膜としてここではp型不純物となるZ
nを含むZnO−SiO2 膜(酸化亜鉛(ΖnO)と二
酸化ケイ素(SiO2 )の混合膜)を用いる。ZnO−
SiO2 膜はスパッタリング法により例えば約350
[Å]の厚さに成膜される。続いて、拡散源膜3上にア
ニールキャップ膜4を成膜する。アニールキャップ膜4
は拡散源膜3からZnを効率よくn型Alx Ga1-x
s層1a中に拡散させるために設けられる。アニールキ
ャップ膜4は熱膨張係数がn型Alx Ga1-x As層1
aに近い膜であることが望ましく、このような膜として
はAl2 3 膜または窒化アルミニウム(AlN)膜が
ある。ここではアニールキャップ膜4としてAlN膜を
用いる。AlN膜はスパッタリング法により例えば約1
000[Å]の厚さに成膜される。
Next, as shown in FIG. 2C, a diffusion source film 3 containing a p-type impurity is formed on the semiconductor substrate 1 on which the diffusion mask film 2 has been formed. The diffusion source film 3 has a thermal expansion coefficient of n
Type Al x Ga 1-x desirably As layer 1a is a close film, a p-type impurity in this case as this film Z
A ZnO—SiO 2 film containing n (a mixed film of zinc oxide (ΖnO) and silicon dioxide (SiO 2 )) is used. ZnO-
The SiO 2 film is formed by sputtering, for example, to about 350
The film is formed to a thickness of [Å]. Subsequently, an annealing cap film 4 is formed on the diffusion source film 3. Annealed cap film 4
Efficiently converts Zn from the diffusion source film 3 into n-type Al x Ga 1 -x A.
It is provided to diffuse into the s layer 1a. The annealing cap film 4 has a thermal expansion coefficient of n-type Al x Ga 1 -x As layer 1
It is desirable that the film be close to a, and such a film includes an Al 2 O 3 film or an aluminum nitride (AlN) film. Here, an AlN film is used as the annealing cap film 4. The AlN film is formed, for example, by about 1
The film is formed to a thickness of 000 [Å].

【0017】次に、図2(d)に示すように、拡散アニ
ール処理により、開口部2aにおいて拡散源膜3からn
型Alx Ga1-x As層1aにZnを拡散させ、p型A
xGa1-x As領域5を形成する。拡散アニール処理
は、例えば石英製の開管アニール炉内に半導体基板1を
設置し、開管アニール炉内に窒素を流しながら半導体基
板1を加熱する。例えば約650[℃]で約1時間程度
アニールすることにより、n型Alx Ga1-x As層1
a表面からZnを拡散させる。例えばこの場合、200
[μm]角の開口において、拡散深さXj すなわちp型
Alx Ga1-xAs領域5の深さは約2.2[μm]と
なる。なお、このとき、n型Alx Ga1-x As層1a
に対する密着性が良く熱膨張係数の値が近いAl2 3
膜からなる拡散マスク膜2を用いることにより、横方向
異常拡散を発生させることなく、n型Alx Ga1-x
s層1aにZnを良好に選択拡散させることができる。
Next, as shown in FIG. 2 (d), the diffusion annealing treatment is performed to
Zn is diffused into the Al x Ga 1 -x As layer
An l x Ga 1-x As region 5 is formed. In the diffusion annealing treatment, the semiconductor substrate 1 is placed in an open tube annealing furnace made of, for example, quartz, and the semiconductor substrate 1 is heated while flowing nitrogen into the open tube annealing furnace. For example, by annealing at about 650 [° C.] for about 1 hour, the n-type Al x Ga 1 -x As layer 1
Zn is diffused from the surface a. For example, in this case, 200
In the [μm] square opening, the diffusion depth Xj, that is, the depth of the p-type Al x Ga 1 -xAs region 5 is about 2.2 [μm]. At this time, the n-type Al x Ga 1 -x As layer 1a
Al 2 O 3 with good adhesion to aluminum
By using the diffusion mask film 2 made of a film, the n-type Al x Ga 1 -x A
Zn can be selectively diffused favorably in the s layer 1a.

【0018】図2に示す本発明の固相拡散工程は、表面
がn型Alx Ga1-x As層1aである半導体基板1を
用い、このn型Alx Ga1-x As層1a上に拡散源膜
3を密着させ、拡散源膜3からZnを直接n型Alx
1-x As層1aに拡散させることにより、半導体基板
1の表面に高濃度のp型半導体領域すなわちp型Alx
Ga1-x As領域を形成することを特徴とするものであ
る。
The solid phase diffusion step of the present invention shown in FIG. 2, the surface of a semiconductor substrate 1 is an n-type Al x Ga 1-x As layer 1a, on the n-type Al x Ga 1-x As layer 1a The diffusion source film 3 is brought into close contact with Zn, and Zn is directly transferred from the diffusion source film 3 to the n-type Al x G
By diffusing into the a 1 -x As layer 1 a, a high concentration p-type semiconductor region, that is, p-type Al x is formed on the surface of the semiconductor substrate 1.
It is characterized in that a Ga 1-x As region is formed.

【0019】以上によりn型Alx Ga1-x As層1a
にZnの固相拡散によるp型AlxGa1-x As領域5
が形成される。このあと、周知のエッチング法により拡
散源膜3およびアニールキャップ膜4を除去し、絶縁膜
2の開口部2aにおいてp型Alx Ga1-x As領域5
にコンタクトするp側電極6を半導体基板1の表面上に
形成し、またn型GaAs基板1bにコンタクトするn
側電極7を半導体基板1の裏面に形成する。p側電極6
としては例えばAlを用い、またn側電極7としては例
えば金(Au)合金を用いる。
As described above, the n-type Al x Ga 1 -x As layer 1 a
P-type Al x Ga 1 -x As region 5 by solid phase diffusion of Zn
Is formed. Thereafter, the diffusion source film 3 and the annealing cap film 4 are removed by a known etching method, and the p-type Al x Ga 1 -x As region 5 is formed in the opening 2a of the insulating film 2.
A p-side electrode 6 is formed on the surface of the semiconductor substrate 1 to make contact with the n-type GaAs substrate 1b.
The side electrode 7 is formed on the back surface of the semiconductor substrate 1. p-side electrode 6
For example, Al is used, and as the n-side electrode 7, for example, a gold (Au) alloy is used.

【0020】図3は本発明の発光素子の半導体基板1
(図1参照)と従来の発光素子の半導体基板101(図
7参照)における基板表面からのZn濃度プロファイル
を示す図である。拡散マスク膜、拡散源膜、アニールキ
ャップ膜の材料および膜厚、開口部寸法、アニール温
度、アニール時間の条件は、いずれのZn濃度プロファ
イルにおいても図2において説明したものを用いてい
る。図3から、表面がn型Alx Ga1-x As層1aで
あり、このn型Alx Ga1-x As層1aに直接Znを
固相拡散させた本発明の発光素子の半導体基板1のほう
が、表面にGaAsコンタクト層101aを設けた従来
の発光素子の半導体基板101よりも、半導体基板中に
Znが拡散しやすく、基板表面のZn濃度を高く、しか
も深くまで拡散できることが判る。従来のようにGaA
sコンタクト層101aにZnを拡散させる場合には、
GaAsコンタクト層でZnの拡散がブロックされてし
まうが、本発明のようにGaAsコンタクト層を設けず
にn型Alx Ga1-x As層1aにZnを直接拡散させ
ることにより、Znを高濃度に拡散させることができる
のである。
FIG. 3 shows a semiconductor substrate 1 of the light emitting device of the present invention.
It is a figure which shows the Zn concentration profile from the substrate surface (refer FIG. 1) and the semiconductor substrate 101 (refer FIG. 7) of the conventional light emitting element. As for the materials and thicknesses of the diffusion mask film, the diffusion source film, and the annealing cap film, the dimensions of the opening, the annealing temperature, and the annealing time, the conditions described in FIG. From Figure 3, the surface is an n-type Al x Ga 1-x As layer 1a, the semiconductor substrate 1 of the light emitting device of the present invention that the n-type Al x Ga 1-x As layer 1a directly Zn was solid-phase diffusion It can be seen that Zn is more easily diffused into the semiconductor substrate than the semiconductor substrate 101 of the conventional light emitting element provided with the GaAs contact layer 101a on the surface, the Zn concentration on the substrate surface is higher, and the Zn can be diffused deeper. GaAs as before
When diffusing Zn into the s contact layer 101a,
Although the diffusion of Zn is blocked by the GaAs contact layer, the Zn is directly diffused into the n-type Al x Ga 1-x As layer 1a without providing the GaAs contact layer as in the present invention, so that Zn is highly concentrated. Can be diffused.

【0021】図4は本発明の発光素子(図1)と従来の
発光素子(図7)における電流−発光強度特性を示す図
である。図4から、p型Alx Ga1-x As領域5にp
側電極6をコンタクトさせた本発明の発光素子のほう
が、p型GaAsコンタクト層105aにp側電極10
6をコンタクトさせた従来の発光素子よりも発光強度が
強いことが判る。本発明の発光素子のp型Alx Ga
1-x As領域5は表面のZn濃度が高く、電流がp側電
極6とのコンタクト領域だけでなくその周辺にも広がる
ので、発光強度を強くすることができるのである。
FIG. 4 is a diagram showing current-emission intensity characteristics of the light emitting device of the present invention (FIG. 1) and the conventional light emitting device (FIG. 7). FIG. 4 shows that the p-type Al x Ga 1 -x As region 5
The light emitting device of the present invention in which the side electrode 6 is in contact with the p-side electrode 10 is formed on the p-type GaAs contact layer 105a.
It can be seen that the luminous intensity is higher than that of the conventional light emitting element in which No. 6 is contacted. P-type Al x Ga of the light emitting device of the present invention
Since the 1-x As region 5 has a high Zn concentration on the surface and the current spreads not only in the contact region with the p-side electrode 6 but also in the periphery thereof, the light emission intensity can be increased.

【0022】このように本発明の実施の形態によれば、
表面がn型Alx Ga1-x As層1aである半導体基板
1を用い、このn型Alx Ga1-x As層1aにZnを
直接固相拡散させ、半導体基板1の表面に高濃度のp型
Alx Ga1-x As領域5を形成し、このp型Alx
1-x As領域5にp側電極6をコンタクトさせること
により、Al混晶比xが小さい場合(x<0.3)にも
発光強度の低下を防止することができる。
As described above, according to the embodiment of the present invention,
Using a semiconductor substrate 1 whose surface is an n-type Al x Ga 1 -x As layer 1 a, Zn is directly solid-phase diffused into the n-type Al x Ga 1 -x As layer 1 a, and a high concentration The p-type Al x Ga 1-x As region 5 is formed and the p-type Al x G
By bringing the p-side electrode 6 into contact with the a 1-x As region 5, it is possible to prevent a decrease in emission intensity even when the Al mixed crystal ratio x is small (x <0.3).

【0023】なお、本発明の発光素子は図1に示す構造
に限定されるものではない。図5は本発明の実施の形態
の他の発光素子の構造を示す断面図である。図5(a)
に示す発光素子は、図1において、n型電極7を半導体
基板1の裏面ではなく表面に設け、n型GaAs基板1
bではなくn型Alx Ga1-x As層1aにコンタクト
させたものである。
The light emitting device of the present invention is not limited to the structure shown in FIG. FIG. 5 is a sectional view showing a structure of another light emitting device according to the embodiment of the present invention. FIG. 5 (a)
In FIG. 1, the n-type GaAs substrate 1 is provided with an n-type electrode 7 on the front surface of the semiconductor substrate 1 instead of the rear surface.
The contact is made not to b but to the n-type Al x Ga 1 -x As layer 1a.

【0024】また図5(b)は、図1において、n型A
x Ga1-x As層1aに、互いに分離された複数のp
型Alx Ga1-x As領域5をアレイ状にすなわち所定
のピッチで一列に形成し、それぞれのp型Alx Ga
1-x As領域5にp側電極6を個別に設けた発光素子ア
レイである。この発光素子アレイの固相拡散工程におい
ては、拡散マスク膜2に複数の開口部2aをアレイ状に
形成する。図2において説明した固相拡散工程を用いれ
ば、Znを良好に選択拡散させることができるので、例
えばドット密度1200[dpi]の電子写真プリンタ
に対応する高密度の発光素子アレイを製造できる。12
00[dpi]対応の発光素子アレイにおいては、発光
部となるp型Alx Ga1-x As領域5は約21[μ
m]間隔で形成される。n側電極7は図5(a)のよう
に半導体基板1の表面に設けても良い。
FIG. 5B shows an n-type A in FIG.
The l x Ga 1-x As layer 1a has a plurality of p
Type Al x Ga 1 -x As regions 5 are formed in an array, that is, in a row at a predetermined pitch, and each p-type Al x Ga
This is a light emitting element array in which p-side electrodes 6 are individually provided in 1-x As regions 5. In the solid phase diffusion step of the light emitting element array, a plurality of openings 2a are formed in the diffusion mask film 2 in an array. If the solid phase diffusion process described in FIG. 2 is used, Zn can be selectively diffused favorably, so that a high-density light emitting element array corresponding to an electrophotographic printer having a dot density of 1200 [dpi] can be manufactured, for example. 12
In the light emitting element array corresponding to 00 [dpi], the p-type Al x Ga 1 -x As region 5 serving as a light emitting portion is about 21 μm.
m] intervals. The n-side electrode 7 may be provided on the surface of the semiconductor substrate 1 as shown in FIG.

【0025】さらに、本発明の発光素子に用いる半導体
基板も図1に示す構造に限定されるものではない。図6
は本発明の実施の形態に用いられる他の半導体基板の構
造を示す断面図である。図6(a)に示す半導体基板2
1は、n型ではなく半絶縁性(ノンドープ)のGaAs
基板21b上にn型Alx Ga1-x As層1aをエピタ
キシャル成長させたものである。図5(a)の発光素子
およびn側電極7を半導体基板の表面に設けた構造の図
5(b)の発光素子アレイには、図6(a)の半導体基
板21を用いることができる。図1の半導体基板1およ
び図6(a)の半導体基板21は、GaAs基板1bま
た21b上に他の半導体エピタキシャル層(例えば、n
型GaAsエピタキシャル層、ノンドープGaAsエピ
タキシャル層)を介してn型Alx Ga1-x As層1a
を形成したものであっても良い。
Further, the semiconductor substrate used for the light emitting device of the present invention is not limited to the structure shown in FIG. FIG.
FIG. 3 is a cross-sectional view showing a structure of another semiconductor substrate used in the embodiment of the present invention. Semiconductor substrate 2 shown in FIG.
1 is not n-type but semi-insulating (non-doped) GaAs
The n-type Al x Ga 1-x As layer 1a is obtained by epitaxial growth on the substrate 21b. The semiconductor substrate 21 of FIG. 6A can be used for the light emitting element array of FIG. 5B in which the light emitting element and the n-side electrode 7 of FIG. 5A are provided on the surface of the semiconductor substrate. The semiconductor substrate 1 shown in FIG. 1 and the semiconductor substrate 21 shown in FIG. 6A are formed by forming another semiconductor epitaxial layer (for example, n) on the GaAs substrate 1b or 21b.
N-type Al x Ga 1 -x As layer 1a via a p-type GaAs epitaxial layer and a non-doped GaAs epitaxial layer)
May be formed.

【0026】また図6(b)に示す半導体基板22は、
n型または高抵抗(ノンドープ)のシリコン(Si)基
板22c上に、例えばGaAs層からなる半絶縁性半導
体層22bをエピタキシャル成長させ、この半絶縁性半
導体層22b上にn型AlxGa1-x As層1aをエピ
タキシャル成長させたものである。n側電極7を半導体
基板の表面に設けた構造の発光素子および発光素子アレ
イには、図6(b)の半導体基板22を用いることがで
きる。GaAs基板ではなくSi基板22cを有する半
導体基板は、低価格で入手することができ、ウエハを大
口径化することができ、またウエハの平坦度が高く割れ
にくいので、Si基板22cを有する半導体基板を用い
ることにより、製造コストを低減することができる、発
光素子の加工精度を上げることができる、サイズの長い
発光素子アレイを製造できる、等の利点がある。
The semiconductor substrate 22 shown in FIG.
A semi-insulating semiconductor layer 22b made of, for example, a GaAs layer is epitaxially grown on an n-type or high-resistance (non-doped) silicon (Si) substrate 22c, and an n-type Al x Ga 1-x is formed on the semi-insulating semiconductor layer 22b. This is obtained by epitaxially growing the As layer 1a. The semiconductor substrate 22 shown in FIG. 6B can be used for a light emitting element and a light emitting element array having a structure in which the n-side electrode 7 is provided on the surface of a semiconductor substrate. The semiconductor substrate having the Si substrate 22c instead of the GaAs substrate can be obtained at a low price, the wafer can be made large in diameter, and the flatness of the wafer is high and it is hard to be broken. There are advantages such as that the production cost can be reduced, the processing accuracy of the light emitting element can be increased, a light emitting element array having a long size can be manufactured, and the like.

【0027】[0027]

【発明の効果】以上説明したように本発明によれば、表
面が第1導電型Alx Ga1-x As層である半導体基板
を用い、この第1導電型Alx Ga1-x As層に第2導
電型不純物を直接固相拡散させ、半導体基板の表面に高
濃度の第2導電型Alx Ga1- x As領域を形成し、こ
の第2導電型Alx Ga1-x As領域に第2導電側電極
を直接コンタクトさせることにより、Al混晶比xが小
さい場合(x<0.3)にも発光強度の低下を防止する
ことができるという効果がある。
As described above, according to the present invention, a semiconductor substrate having a surface of a first conductivity type Al x Ga 1 -x As layer is used, and the first conductivity type Al x Ga 1 -x As layer is used. the second conductivity type impurity directly cause solid phase diffusing the high concentration second conductivity-type Al x Ga 1- x As region is formed on the surface of the semiconductor substrate, the second conductivity type Al x Ga 1-x As region In addition, direct contact of the second conductive side electrode with the second conductive side electrode has an effect that a decrease in emission intensity can be prevented even when the Al mixed crystal ratio x is small (x <0.3).

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の発光素子の構造を示す図
である。
FIG. 1 is a diagram illustrating a structure of a light emitting element according to an embodiment of the present invention.

【図2】本発明の実施の形態の発光素子の製造工程を示
す図である。
FIG. 2 is a diagram illustrating a manufacturing process of the light emitting device according to the embodiment of the present invention.

【図3】本発明の発光素子および従来の発光素子におけ
る半導体基板表面からのZn濃度プロファイルを示す図
である。
FIG. 3 is a diagram showing Zn concentration profiles from the surface of a semiconductor substrate in a light emitting device of the present invention and a conventional light emitting device.

【図4】本発明の発光素子および従来の発光素子の電流
−発光強度特性を示す図である。
FIG. 4 is a diagram showing current-emission intensity characteristics of a light-emitting element of the present invention and a conventional light-emitting element.

【図5】本発明の実施の形態の他の発光素子の構造を示
す図である。
FIG. 5 is a diagram illustrating a structure of another light emitting element according to an embodiment of the present invention.

【図6】本発明の実施の形態に用いられる他の半導体基
板の構造を示す断面図である。
FIG. 6 is a sectional view showing the structure of another semiconductor substrate used in the embodiment of the present invention.

【図7】従来の発光素子の構造を示す断面図である。FIG. 7 is a cross-sectional view illustrating a structure of a conventional light emitting device.

【図8】ヘテロ構造を用いた従来の発光素子の構造を示
す断面図である。
FIG. 8 is a cross-sectional view illustrating a structure of a conventional light emitting device using a hetero structure.

【符号の説明】[Explanation of symbols]

1,21,22 半導体基板、 1a, n型Alx
1-x As層、 1bn型GaAs基板、 2 絶縁膜
(拡散マスク膜)、 2a 開口部、 3拡散源膜、
4 アニールキャップ膜、 5 p型Alx Ga1-x
s領域、6 p側電極、 7 n側電極、 21b 半
絶縁性GaAs基板、 22b半絶縁性半導体層、 2
2c Si基板。
1,21,22 semiconductor substrate, 1a, n-type Al x G
a 1-x As layer, 1bn-type GaAs substrate, 2 insulating film (diffusion mask film), 2a opening, 3 diffusion source film,
4 Annealed cap film, 5 p-type Al x Ga 1-x A
s region, 6 p-side electrode, 7 n-side electrode, 21 b semi-insulating GaAs substrate, 22 b semi-insulating semiconductor layer, 2
2c Si substrate.

フロントページの続き (72)発明者 清水 孝篤 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内Continuing from the front page (72) Inventor Takaatsu Shimizu 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd.

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型のAlx Ga1-x As層およ
び前記第1導電型Alx Ga1-x As層に接合する第2
導電型のAlx Ga1-x As領域を有する半導体基板
と、 前記第2導電型Alx Ga1-x As領域に接続する第2
導電側電極とを備え、 前記第2導電側電極が、前記第2導電型Alx Ga1-x
As領域にコンタクトしていることを特徴とする発光素
子。
A first conductive type Al x Ga 1 -x As layer and a second conductive type Al x Ga 1 -x As layer.
A semiconductor substrate having a conductive type Al x Ga 1 -x As region; and a second substrate connected to the second conductive type Al x Ga 1 -x As region.
A conductive side electrode, wherein the second conductive side electrode is the second conductive type Al x Ga 1-x
A light-emitting element which is in contact with an As region.
【請求項2】 前記Al混晶比xの値が、0<x<0.
3であることを特徴とする請求項1記載の発光素子。
2. The value of the Al mixed crystal ratio x is 0 <x <0.
3. The light emitting device according to claim 1, wherein
【請求項3】 前記第2導電型Alx Ga1-x As領域
が、第2導電型不純物を拡散させることにより前記第1
導電型Alx Ga1-x As層に形成されたものであるこ
とを特徴とする請求項1記載の発光素子。
Wherein said second conductivity type Al x Ga 1-x As region, the first by diffusing the second conductivity type impurity
Emitting device according to claim 1, characterized in that formed on the conductive type Al x Ga 1-x As layer.
【請求項4】 前記Alx Ga1-x As層が、n型であ
り、 前記不純物が、Znであることを特徴とする請求項3記
載の発光素子。
4. The light emitting device according to claim 3, wherein said Al x Ga 1 -x As layer is n-type, and said impurity is Zn.
【請求項5】 さらに、前記第1導電型Alx Ga1-x
As層上に、開口部を有する絶縁膜を備え、 前記第2導電型Alx Ga1-x As領域が、前記開口部
下の前記第1導電型Alx Ga1-x As層に選択的に形
成されていることを特徴とする請求項3記載の発光素
子。
5. The semiconductor device according to claim 1, wherein said first conductivity type is Al x Ga 1 -x.
An insulating film having an opening is provided on the As layer, and the second conductivity type Al x Ga 1-x As region is selectively formed in the first conductivity type Al x Ga 1-x As layer below the opening. The light emitting device according to claim 3, wherein the light emitting device is formed.
【請求項6】 前記第2導電型Alx Ga1-x As領域
が、前記第1導電型Alx Ga1-x As層に、互いに分
離されてアレイ状に複数形成されており、 前記第2導電側電極が、それぞれの第2導電型Alx
1-x As領域に個別に設けられていることを特徴とす
る請求項3記載の発光素子。
6. A plurality of the second conductivity type Al x Ga 1 -x As regions are formed in the first conductivity type Al x Ga 1 -x As layer in an array form separated from each other. The two conductive side electrodes are each of the second conductive type Al x G
4. The light emitting device according to claim 3, wherein the light emitting device is provided individually in the a 1-x As region.
【請求項7】 前記半導体基板が、第1導電型または半
絶縁性のGaAs基板上に、表面に前記第1導電型Al
x Ga1-x As層を含むエピタキシャル層を形成したも
のであることを特徴とする請求項3記載の発光素子。
7. The semiconductor device according to claim 1, wherein the semiconductor substrate is a first conductive type or semi-insulating GaAs substrate, and the first conductive type Al
light emitting device according to claim 3, wherein a is obtained by forming an epitaxial layer containing an x Ga 1-x As layer.
【請求項8】 前記半導体基板が、第1導電型または高
抵抗のSi基板上に、前記第1導電型Alx Ga1-x
s層を含むエピタキシャル層を形成したものであること
を特徴とする請求項3記載の発光素子。
8. The semiconductor device according to claim 1, wherein the semiconductor substrate is a first conductivity type or high resistance Si substrate, and the first conductivity type Al x Ga 1 -x A
The light emitting device according to claim 3, wherein an epitaxial layer including an s layer is formed.
【請求項9】 第1導電型のAlx Ga1-x As層を有
する半導体基板の表面から基板中に第2導電型不純物を
拡散させることにより前記第1導電型AlxGa1-x
s層に第2導電型のAlx Ga1-x As領域を形成する
発光素子の製造方法において、 表面に前記第1導電型Alx Ga1-x As層を有する半
導体基板を用意する工程と、 前記第1導電型Alx Ga1-x As層上に前記不純物を
含む拡散源膜を成膜する工程と、 アニール処理により前記拡散源膜から前記不純物を直接
前記第1導電型AlxGa1-x As層に拡散させ、第2
導電型Alx Ga1-x As領域を形成する工程とを含む
ことを特徴とする発光素子の製造方法。
9. The first conductivity type Al x Ga 1 -x A by diffusing a second conductivity type impurity into the substrate from the surface of the semiconductor substrate having the first conductivity type Al x Ga 1 -x As layer.
In a method for manufacturing a light emitting device in which a second conductivity type Al x Ga 1 -x As region is formed in an s layer, a step of preparing a semiconductor substrate having the first conductivity type Al x Ga 1 -x As layer on a surface; Forming a diffusion source film containing the impurity on the first conductivity type Al x Ga 1 -xAs layer; and annealing the impurity directly from the first conductivity type Al x Ga by annealing treatment. Diffusion into 1-x As layer, second
Forming a conductive type Al x Ga 1 -x As region.
【請求項10】 前記Al混晶比xの値が、0<x<
0.3であることを特徴とする請求項9記載の発光素子
の製造方法。
10. The value of the Al mixed crystal ratio x is 0 <x <
The method for manufacturing a light emitting device according to claim 9, wherein the value is 0.3.
【請求項11】 前記拡散源膜が、前記不純物となるZ
nを含むZnO−SiO2 膜であることを特徴とする請
求項9記載の発光素子の製造方法。
11. The method according to claim 1, wherein the diffusion source film is formed of Z which is the impurity.
The method for manufacturing a light emitting device according to claim 9, wherein the method is a ZnO—SiO 2 film containing n.
【請求項12】 拡散源膜を成膜する前記工程の前に、
前記第1導電型Alx Ga1-x As層上に、開口部を有
する拡散マスク膜を形成する工程をさらに含み、 拡散源膜を成膜する前記工程は、前記拡散マスク膜を形
成した前記半導体基板上に、前記拡散源膜を成膜するも
のであり、 前記アニール処理工程は、前記開口部において前記拡散
源膜から前記不純物を前記第1導電型Alx Ga1-x
s層に選択的に拡散させ、前記第2導電型Alx Ga
1-x As領域を形成するものであることを特徴とする請
求項9記載の発光素子の製造方法。
12. Before the step of forming a diffusion source film,
Forming a diffusion mask film having an opening on the first conductivity type Al x Ga 1 -x As layer, wherein the step of forming a diffusion source film comprises the step of forming the diffusion mask film; Forming the diffusion source film on a semiconductor substrate; and performing the annealing process by removing the impurity from the diffusion source film in the opening at the first conductivity type Al x Ga 1 -x A in the opening.
s layer and selectively diffused into the second conductivity type Al x Ga
10. The method for manufacturing a light emitting device according to claim 9, wherein a 1-x As region is formed.
【請求項13】 前記拡散マスク膜が、アレイ状に配置
された複数の開口部を有するものであり、 前記アニール処理工程は、前記第1導電型Alx Ga
1-x As層に、互いに分離された複数の第2導電型Al
x Ga1-x As領域を形成するものであることを特徴と
する請求項12記載の発光素子の製造方法。
13. The method according to claim 13, wherein the diffusion mask film has a plurality of openings arranged in an array, and wherein the annealing is performed using the first conductivity type Al x Ga.
In the 1-x As layer, a plurality of second conductivity type Al separated from each other are provided.
method of fabricating a light emitting device according to claim 12, characterized in that to form the x Ga 1-x As region.
【請求項14】 前記拡散マスク膜が、Al2 3 膜で
あることを特徴とする請求項12記載の発光素子の製造
方法。
14. The method according to claim 12, wherein the diffusion mask film is an Al 2 O 3 film.
【請求項15】 前記アニール処理工程の前に、前記拡
散源膜上にアニールキャップ膜を成膜する工程をさらに
含むことを特徴とする請求項9記載の発光素子の製造方
法。
15. The method according to claim 9, further comprising a step of forming an annealing cap film on the diffusion source film before the annealing step.
【請求項16】 前記アニール処理工程のあとに、 前記拡散源膜を除去する工程と、 前記拡散源膜が除去された半導体基板上に、前記第2導
電型Alx Ga1-x As領域にコンタクトする第2導電
側電極を形成する工程とを含むことを特徴とする請求項
9記載の発光素子の製造方法。
16. The method according to claim 16, further comprising: after the annealing, removing the diffusion source film; and forming the second conductivity type Al x Ga 1 -x As region on the semiconductor substrate from which the diffusion source film has been removed. 10. A method for manufacturing a light emitting device according to claim 9, further comprising the step of forming a second conductive side electrode to be contacted.
【請求項17】 前記半導体基板が、第1導電型または
半絶縁性のGaAs基板上に、表面が前記第1導電型A
x Ga1-x As層であるエピタキシャル層を形成した
ものであることを特徴とする請求項9記載の発光素子の
製造方法。
17. The method according to claim 17, wherein the semiconductor substrate is a first conductivity type or semi-insulating GaAs substrate, and the surface is the first conductivity type A.
method of manufacturing a light emitting device according to claim 9, wherein a is obtained by forming an epitaxial layer is a l x Ga 1-x As layer.
【請求項18】 前記半導体基板が、第1導電型または
高抵抗のSi基板上に、表面が前記第1導電型Alx
1-x As層であるエピタキシャル層を形成したもので
あることを特徴とする請求項9記載の発光素子の製造方
法。
18. The semiconductor device according to claim 1, wherein the semiconductor substrate is a first conductivity type or high resistance Si substrate, and the surface is the first conductivity type Al x G.
The method for manufacturing a light emitting device according to claim 9, wherein an epitaxial layer which is an a1 - xAs layer is formed.
JP29398397A 1997-10-27 1997-10-27 Light-emitting element and manufacture therefor Withdrawn JPH11135827A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29398397A JPH11135827A (en) 1997-10-27 1997-10-27 Light-emitting element and manufacture therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29398397A JPH11135827A (en) 1997-10-27 1997-10-27 Light-emitting element and manufacture therefor

Publications (1)

Publication Number Publication Date
JPH11135827A true JPH11135827A (en) 1999-05-21

Family

ID=17801738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29398397A Withdrawn JPH11135827A (en) 1997-10-27 1997-10-27 Light-emitting element and manufacture therefor

Country Status (1)

Country Link
JP (1) JPH11135827A (en)

Similar Documents

Publication Publication Date Title
JP2011055003A (en) Structure for nitride based laser diode with growth substrate removed, and method of manufacturing nitride based laser diode array structure
US20020070125A1 (en) Method for lift-off of epitaxially grown semiconductors by electrochemical anodic etching
EP0872898B1 (en) Led array
US11329453B2 (en) Surface emitting laser
JP2019517144A (en) Method of forming p-type layer of light emitting device
US5105236A (en) Heterojunction light-emitting diode array
JP2002289912A (en) Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array
JP2000261029A (en) Optical semiconductor element
US6541796B2 (en) Opto-electronic device with self-aligned ohmic contact layer
JPH11135827A (en) Light-emitting element and manufacture therefor
US5006907A (en) Crosstalk preventing laser diode array
JPH08203841A (en) Solid-phase diffusion of zn and manufacture of led
JP3638413B2 (en) Semiconductor light emitting device and manufacturing method thereof
JPH0770756B2 (en) Method for manufacturing light emitting diode array
JP4417635B2 (en) LED array and manufacturing method thereof
JP3236649B2 (en) Semiconductor light emitting device
JP3439955B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP4184521B2 (en) Semiconductor light emitting device
JPH0878730A (en) Semiconductor device and its manufacturing method
JPH03283677A (en) Manufacture of light emitting diode array
JPH11135837A (en) Semiconductor light-emitting device
JP4239311B2 (en) Light emitting diode and light emitting diode array
JP3261032B2 (en) Light emitting diode array
JP2003037285A (en) Light-emitting diode
JP3131106B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104