JPH11131228A - スパッタ装置 - Google Patents

スパッタ装置

Info

Publication number
JPH11131228A
JPH11131228A JP31122297A JP31122297A JPH11131228A JP H11131228 A JPH11131228 A JP H11131228A JP 31122297 A JP31122297 A JP 31122297A JP 31122297 A JP31122297 A JP 31122297A JP H11131228 A JPH11131228 A JP H11131228A
Authority
JP
Japan
Prior art keywords
target
shield plate
sputtering
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31122297A
Other languages
English (en)
Inventor
Kenji Ando
謙二 安藤
Yasuyuki Suzuki
康之 鈴木
Riyuuji Hiroo
竜二 枇榔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP31122297A priority Critical patent/JPH11131228A/ja
Publication of JPH11131228A publication Critical patent/JPH11131228A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 異常放電の発生による膜中の異物混入を減少
させることを可能としたスパッタ装置を得る。 【解決手段】 ターゲット8に高周波を印加してプラズ
マを発生させ、このプラズマ中のイオンを加速してター
ゲット材料を飛び出させ、基板4に薄膜を形成させるス
パッタ装置に於いて、開口部がターゲット外形寸法より
大きく、前記ターゲットのスパッタされる表面位置より
同等乃至バッキングプレート7側の位置に配置され、放
電の回り込みを抑制しスパッタリングを防止する第1の
シールド板15と、開口部がターゲット外形寸法より小
さく、スパッタされるターゲット表面位置より基板側の
位置に配置された第2のシールド板16と、この第2の
シールド板と基板間に複数枚配置された第3のシールド
板17とも備えたこと。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板に機能薄膜を
形成する場合に有用なスパッタ装置、特にプラズマ放電
の安定性及び成膜スピードを高め良質の薄膜形成が可能
なスパッタ装置に関する。
【0002】
【従来の技術】スパッタ現象を利用した薄膜形成のスパ
ッタ法は、金属や絶縁物材料、化合物でも比較的容易に
薄膜形成が出来る事等の理由で一般に広く利用されてい
る。このスパッタ法にはマグネトロンスパッタや対向ス
パッタ等種々のスパッタ法があり、ハイレートスパッタ
法として磁場で電子を閉じこめプラズマ密度を高めた図
3に示すマグネトロンスパッタ法が一般的に知られてい
る。
【0003】図3に於いて、1は真空槽(チャンバ
ー)、2がマグネトロンカソードであり、このマグネト
ロンカソード2にはターゲット8と、電子を閉じこめプ
ラズマ密度を高めるマグネトロン磁場10を形成する磁
石11がカソード絶縁板12を介して配置されている。
15はターゲット表面上のスパッタリング領域を限定す
るシールド板であり、真空槽1と同電位(アース電位)
になる様に接続配置されている。
【0004】更に薄膜形成の装置形態としてターゲット
8が下側に、基板ホルダー3に取付られた基板4が上側
に配置されたデポアップや、前記装置形態の逆配置され
たデポダウンや、ターゲット8と基板4が縦に配置され
たデポサイドの装置形態が提案され実施されている。
【0005】ターゲット8からスパッタリングにより基
板4に膜形成させる場合、ターゲットからスパッタされ
た成膜粒子は種々の方向に飛び出し散乱飛来する。特に
ターゲット8近傍に配置されているシールド板15の開
口部には、薄膜21が厚く形成され最終的には剥離・落
下してしまう課題があった。
【0006】前記デポアップやデポダウンの装置形態に
於いて、シールド板15に形成された膜21から剥離,
落下した堆積膜20は、ターゲット8や基板4上に落下
し異常放電やクラスターとして再蒸発して膜中に取り込
まれる等の課題を有している。現在、これらの課題を解
決する方法としてデポサイドの装置形態が一般的にとら
れている。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来のデポサイドの形態に於いては、シールド板15はタ
ーゲット8近傍に配置されている為、特にシールド板の
開口エッジ部分に厚く膜21が形成され、剥離しやす
い。剥離した膜は、ターゲット及び基板が縦型配置の為
ターゲットや基板には落下しにくいが、図3のシールド
板15の下側のカソード2とチャンバーの取付溝部に落
下し堆積する。形成膜が絶縁物の場合、落下堆積膜20
による異常放電が発生しやすくなる。特に、形成膜が金
属膜の場合には、カソード2がチャンバー1と同電位の
アース電位に落ちてしまい放電が停止してしまう等、最
悪の事態が発生する。
【0008】又、RFやVHF電源14を用いた高周波
スパッタにおいて、特に低圧放電で高速に薄膜を形成す
る場合には、カソード2に供給される高周波電圧値Vが
上がり、それに伴ってチャンバー内壁に異常放電が発生
する等の課題があった。
【0009】本発明は上記のような課題を解消するため
になされたもので、異常放電の発生による膜中の異物混
入を減少させることを可能としたスパッタ装置を得こと
を目的とする。
【0010】
【課題を解決するための手段】本発明は以下の構成を特
徴とするスパッタ装置である。 (1)ターゲットに高周波を印加してプラズマを発生さ
せ、このプラズマ中のイオンを加速してターゲット材料
を飛び出させ、基板に薄膜を形成させるスパッタ装置に
於いて、開口部がターゲット外形寸法より大きく、前記
ターゲットのスパッタされる表面位置より同等乃至バッ
キングプレート側の位置に配置され、放電の回り込みを
抑制しスパッタリングを防止する第1のシールド板と、
開口部がターゲット外形寸法より小さく、スパッタされ
るターゲット表面位置より基板側の位置に配置された第
2のシールド板と、この第2のシールド板と基板間に複
数枚配置された第3のシールド板とも備えたことを特徴
とするスパッタ装置。 (2)第1のシールド板と第2のシールド板距離間隔が
スパッタリング圧力条件の高圧側平均自由行程以下の距
離間隔で配置され、複数枚の第3のシールド板が成膜圧
力平均自由行程以下の距離間隔で配置されていることを
特徴とする請求項1記載のスパッタ装置。 (3)第1、第2及び第3のシールド板が電気的に浮い
ている構成であることを特徴とする請求項1記載のスパ
ッタ装置。(4)第1、第2及び第3のシールド板材料
が絶縁物で構成されていることを特徴とする請求項1記
載のスパッタ装置。
【0011】
【発明の実施の形態】以下、本発明の実施の一形態を添
付図面について説明する。
【0012】実施の形態1.図1はデポサイドの装置構
成を示したスパッタ装置の概略図である。このスパッタ
装置のチャンバー1には、スパッタカソード2と対向し
た位置に配置された基板4を取り付けた基板ホルダー3
とチャンバー内部を真空排気する排気系5及びスパッタ
ガス供給系6を備えている。
【0013】このスパッタガス供給系6は、アルゴン
(Ar)等の不活性ガスや酸素(02)、窒素(N2
等の反応性ガスを供給出来るようになっている。カソー
ド2にはバッキングプレート7にボンディングされたタ
ーゲット8がカソードハウジング9に取り付けられ、又
カソードハウジング内部にはマグネトロン磁場10を形
成するマグネット11が設けられている。
【0014】前記カソード2は、カソード絶縁板12を
介して固定され、電気的に浮かした構成になっている。
更にカソード2には、整合器13を介して高周波電源1
4が接続され、高周波パワーをターゲットに供給出来る
様になっている。
【0015】又、カソード2のチャンバー内部側には、
本発明に係わるターゲット外形寸法より大きな開口部を
有する第1のシールド板15がターゲットのスパッタ面
より同等乃至はバッキングプレート側の位置に配置さ
れ、更に第1のシールド板15と3ミリの間隔を隔てて
電気的に浮いたターゲット外形寸法より小きな開口部を
有する第2のシールド板16と複数枚で動作圧力の平均
自由行程以下の10ミリ間隔で構成された第3のシール
ド板17が配置されている。
【0016】次に動作について説明する。
【0017】スパッタ中の動作(本実施の形態1では、
ターゲット8にSi02 ターゲット及びTaターゲット
でアルゴンガス及び酸素ガスを導入し、Si02 膜及び
Ta20 5膜を形成するRF反応性スパッタで説明をす
る。)は、チャンバー1の内部(放電空間は第3のシー
ルド板17の隙間から排気)を排気系5で真空排気した
後、スパッタガス供給系6よりアルゴンAr及び反応性
ガスの酸素02 を8:2の割合でチャンバー内圧力が
0.3Paになる様に導入する。
【0018】スパッタガス導入後ターゲット8に高周波
電力を供給する。この高周波電力は、高周波電源14か
ら整合器13を介してターゲット8に供給される。する
と、チャンバー内部に存在する浮遊電子は、スパッタガ
ス分子に比べ質量が軽いので、高周波電界で振られスパ
ッタガスと衝突して電子をたたき出しイオン化する(プ
ラズマ放電が発生)。
【0019】一方、ターゲット8の表面では、電子のチ
ャージにより負の電位となり、プラズマ中のイオン化さ
れたスパッタガスは加速されてターゲットに衝突する。
そして、ターゲット材のSiOxをはじき出しスパッタ
が開始される。
【0020】スパッタが開始されると、第1のシールド
板15は、高周波電力が供給されているバッキングプレ
ート7の表面やターゲット8の側面間でプラズマ放電が
立たない数ミリの間隔で配置されており、バッキングプ
レート7の表面やターゲット8の側面等がスパッタされ
るのを防止している。
【0021】尚、一般的には、バッキングプレート7は
熱伝導の良い銅等で作られており、前記の隙間にプラズ
マ放電が立っとバッキングプレート7の表面がスパッタ
され、基板ホルダー3に取付た基板4に形成されるSi
2 薄膜中にコンタミとしてCuが混入した薄膜が得ら
れてしまう。
【0022】又、第2のシールド板16は、ターゲット
8のエッジ部と第2シールド16との間でプラズマ放電
が立たない配置にして、前記の第1シールド板15とタ
ーゲット8の隙間からバッキングプレート7の表面がス
パッタされるのを防止している。
【0023】以上のように、この実施の形態1によれ
ば、ターゲット8のスパッタリング表面近傍に配置され
た第3のシールド板17やターゲット外形寸法より数ミ
リ小さく、スパッタされるターゲット表面位置より数ミ
リ基板側の位置に設られた第2のシールド板16の開口
部付近にはスパッタリング表面から近い為、短時間で厚
く膜が形成され最終的には膜の剥離・落下が発生する。
第3のシールド板17や第2のシールド板16の基板4
側に剥離した膜は、そのまま隙間を通ってチャンバー1
内部の床面に落下し堆積する。
【0024】同様に第2のシールド板16のターゲット
8側に剥離した膜は、第1のシールド板15の開口部が
ターゲット外形寸法より大きく、スパッタされるターゲ
ット8の表面位置より同等乃至は低い位置に配置されて
いる為、第2のシールド板16とターゲット8表面の隙
間と、第2のシールド板16と第1のシールド板15の
隙間を通ってチャンバー内部の床面に堆積される。従っ
て、従来の様なシールド板から剥離した膜がシールド板
とカソードの隙間に落下堆積し、落下した堆積膜が原因
となる異常放電や更に、堆積膜が導電膜の場合の放電停
止等のトラブルを回避する事が出来る。
【0025】尚、本実施の形態1では第1、第2のシー
ルド板15、16と第3のシールド板17は、アルミで
あり、アルミナセラミックスの碍子で電気的に浮かした
構成であるが、高温に耐えられ真空雰囲気中で脱ガス量
の少ない材料であれば何でも良い。
【0026】図2はスパッタ装置のカソード2部分の拡
大した従来構成と本発明の構成との比較図で、中心線上
部は従来構成のカソード、下部は本発明のカソード構成
である(尚、図中の符号は図1と同一部分には同一符号
を用いている。)。
【0027】図2において、15’は従来構成のシール
ド板で、18は放電インピーダンスZtであって、Zt
=R+jXで表され、チャンバーサイズ、ターゲットと
基板までの距離、基板サイズで変化する。スパッタ成膜
条件では特にスパッタ圧力、スパッタガス種、ターゲッ
ト材料、成膜される材料、マグネトロン磁場強度(プラ
ズマ密度)やチャンバーとプラズマが接触するプラズマ
接触面積等で変化する。
【0028】放電インビーダンスの虚数部、リアクタン
スjXは、一般的に容量性で等価回路では、ターゲット
が絶縁物の場合、ターゲット材料の誘電率εとターゲッ
ト面積、厚さで決定される容量Ctとプラズマとターゲ
ット間で形成されるシースの容量Csとチャンバーアー
ス側で形成されるシースの容量Ceの3っの容量が直列
に接続されているのと等価である(合成容量C0 は1/
0 =1/Ct+1/Cs+1/Ce)。
【0029】実際に13.56MHzのRF電源14を
用いたスパッタ装置で5吋×8吋×6mmのSi02
ーゲットにRF出力1Kwを投入した時の放電インピー
ダンスを測定した。
【0030】従来装置構成での放電インピーダンスは、 Zt=R+jX=17.0Ω R=2.15Ω、jX
=一16.86Ω 高周波電圧(実効値)V=296V、高周波電流(実効
値)I=17.3Aカソード投入パワーP=I2 R=6
43Wであった。本発明の装置構成での放電インピーダ
ンスは、前記と同条件で放電して Zt’=18.9Ω R=2.10Ω、 jX=一
18.74Ω 高周波電圧(実効値)V=327V、高周波電流(実効
値)=17.4Aカソード投入パワーP=I2 R=63
6Wであった。上記のインピーダンス測定値でわかる様
に、ターゲットに同一パワーを供給した時(P=I2
R)、放電インピーダンスの抵抗Rはほぼ同等の値であ
るが、リアクタンスのjXが変化する。
【0031】従来の装置構成では、チャンバー壁面まで
広がってしまうプラズマ19を本発明の第3のシールド
板の効果により閉じこめ、チャンバー内壁とプラズマと
の接触面積Sを小さくし、アース電位のチャンバーとプ
ラズマとの距離を大きくすることで、C=εS/dの関
係より容量Cは小さくなり、放電インピーダンスZtの
リアクタンス(虚数部)jXが大きな値となる。
【0032】又同一パワー条件(高周波電流I=一定)
に於いて、高周波電圧V(実効値)は放電インピーダン
スZtが大きくなった分、高周波電圧Vは高くなり、セ
ルフバイアス電圧も深くなる。従って、同一パワー1K
Wを投入した時、成膜レートではセルフバイアス電圧が
深くなった効果とプラズマ閉じこめによるプラズマ密度
上昇効果により、成膜レートは2.8A/SECから
3.1A/SECと約1割上昇した。
【0033】前記のSi02 ターゲットの実施の形態で
はターゲットが絶縁物であり、セルフバイアス電圧の測
定が困難な為、金属のTaターゲットを用いたリアクテ
ィブスパッタでTa20 5膜を成膜し、その時のセルフバ
イアス電圧を測定した(ターゲットサイズ及び成膜条件
は上記同様、但しRF投入パワーは600W投入し
た。)。
【0034】従来方式の放電インピーダンスは、R=
7.4Ω、jX=一6.4ΩでZ=9.8Ωであった。
その時のセルフバイアス電圧は110Vであった。
【0035】本発明の装置構成での放電インピーダンス
は、R=5.9Ω、jX=一10.6ΩでZ=12.1
Ωであった。その時のセルフバイアス電圧は147Vで
共に高周波電圧の実効値とほぼ同電位であった。成膜レ
ートもセルフバイアス電圧に比例して約30%アップし
た。特にターゲットが金属で絶縁膜を形成する場合に於
いて、前記放電インピーダンスの等価回路の1/Ctが
0となり、プラズマ接触面積及びプラズマ間距離による
1/Ceの変化率が大きくなり、大きな効果を得る事が
出来る。
【0036】又、上記のプラスマ閉じ込めを行うことに
より放電インピーダンス、高周波電圧も高くなり、チャ
ンバー内壁に異常放電の発生が見られるようになった。
これらの異常放電は、カソードチャンバー間の浮遊容量
が大きい為、浮遊容量を介して高周波リーク電流がチャ
ンバーアース側に流れチャンバー内壁に付着した絶縁膜
に電圧が印加され絶縁膜の絶縁破壊が発生(異常放電)
すると考えている。
【0037】浮遊容量の大きなカソードとシールド板間
の浮遊容量を電気的に浮かし(好ましくはシールド板を
比誘電率の小さな絶縁材料)直列容量接続にすることに
より浮遊容量を小さく抑える事が出来、第1、第2及び
第3のシールド板やチャンバー内壁の異常放電をなくす
ことが可能となり安定した放電を得ることが出来た。
【0038】以上により、この実施の形態2によれば、
成膜室内の基板にゴミ混入の少ない良質の薄膜を高速で
形成することが出来る。
【0039】なお、本発明は実施の形態に限定されるこ
となく、本発明の技術的思想に基づいて種々の変形が可
能である。例えば、実施の形態では第3のシールド板は
第2のシールド板と平行に等間隔で配置したが、斜め配
置でも可能である。又、実施の形態では酸化膜形成で説
明したが、これに限ることなく多種の膜形成にも本発明
は適用可能である。勿論、この場合、形成される膜に応
じた種類の反応ガスが適用される。
【0040】
【発明の効果】以上のように、本発明によれば、ターゲ
ットに高周波(RFまたはVHF)を印加してプラズマ
を発生、プラズマ中のイオンを加速してターゲット材料
を飛び出させるスパッタ装置に於いて、ターゲット外周
近傍部分のスパッタリングを防止する為のシールド板
で、ターゲット側の第1のシールド板開口部がターゲッ
ト外形寸法より大きく、前記ターゲットのスパッタされ
る表面位置より同等乃至バッキングプレート側の位置に
配置され、第2のシールド板開口部がターゲット外形寸
法より小さく、スパッタされるターゲット表面位置より
基板側の位置に設けることにより、スパッタ中にターゲ
ット表面以外の部分のスパッタリングを抑えるシールド
板本来の機能を十分に果たしながら、更にターゲットの
スパッタリング表面近傍にターゲット外形寸法より小さ
く、スパッタされるターゲット表面位置より基板側の位
置に設られた第2のシールド板開口部付近には、スパッ
タリング表面から近い位置に設けられている為、厚く膜
が形成され最終的には膜の剥離が発生する。
【0041】この第2のシールド板の基板側に剥離落下
した膜は、そのままチャンバー内部の床面に堆積し異常
放電の原因にならないが、第2のシールド板のターゲッ
ト側に剥離した膜は、第1のシールド板の開口部がター
ゲット外形寸法より大きく、スパッタされるターゲット
表面位置より同等乃至低い位置に配置されている為、第
2のシールド板とターゲット表面の間および第2のシー
ルド板と第1のシールド板の間を通って、前記同様チャ
ンバー内部の床面に堆積される。
【0042】従って、従来の様なシールド板から剥離し
た膜がシールド板とカソードの隙間(図3で示す20の
様に)に堆積し、堆積膜による異常放電や放電停止等の
トラブルを発生していたこと、更に異常放電による膜中
への異物混入を防止することができ、良好な薄膜を得る
事が出来る。
【0043】又複数枚の第3のシールド板でプラズマ放
電をターゲットと基板の間に閉じこめプラズマとアース
電位のチャンバーとの接触面積を小さくする事やチャン
バーとプラズマの距離を大きくする事により、同一条件
で同一パワー(放電インピーダンスの抵抗R(Ω)(実
数部)と高周波電流Iの2乗の積)を供給した時に比べ
放電インピーダンスのリアクタンスjX(虚数部成分)
が大きくなる構成となり、ターゲットに供給される高周
波電圧Vが高くなり、それに伴いセルフバイアス電圧V
bも深くなる為、プラズマ中で生成されたイオン加速が
高まり、スパッタ量が増加し高速成膜となる。
【0044】また、第1のシールド板と第2のシールド
板の間隔をスパッタプロセスの成膜圧力範囲の高圧側の
平均自由行程距離より狭い間隔に配置することにより、
第1のシールド板と第2のシールド板の間でのプラズマ
放電の回り込みを抑え、膜中への不純物混入(コンタ
ミ)を防止する事が出来る。又第3のシールド板の間隔
を成膜動作圧力の平均自由行程距離より狭い間隔に配置
する事で、放電空間の排気スピードを損なう事なく排気
が可能で又成膜された膜の防着効果として作用する。第
3のシールド板から剥離、落下した膜は隙間を通てチャ
ンバー下部に堆積される構造となっている。
【0045】また、RFやVHF電源を用いた高周波ス
パッタや反応性スパッタで、絶縁膜のスパッタリングに
於いて効果が発揮される。特に低圧プロセス条件や放電
インピーダンスの高い、例えば、Si02 等の絶縁膜材
料を高いパワーを投入して形成する場合に、高い効果を
得る事が出来る。ターゲットに投入されたパワーが浮遊
容量を通ってリークする量は、放電インピーダンスZ0
とカソード側インピーダンスZtの比で決定される。放
電インピーダンスZ0が高くカソード側インピーダンス
Ztが低くパワーのリーク量が大きい場合、チャンバー
側に高周波が浮遊容量を通ってリークし、チャンバー内
壁に付着形成された絶縁膜に部分的にプラズマ電位とリ
ーク高周波電位の差の大きな電圧が発生し、絶縁破壊を
起し異常放電が起こりやすくなる。
【0046】この異常放電を防止する為に、第1、第2
及び第3のシールド板を電気的に浮かした構成又は絶縁
材料にする事で、第1、第2及び第3のシールド板やチ
ャンバー内壁に付着した膜は、耐圧を越える様な電圧が
供給される事がない為、絶縁破壊による異常放電を防止
する事が出来、異常放電による膜中への異物混入を低減
する事が出来る。
【図面の簡単な説明】
【図1】 本発明の実施の形態1によるスパッタ装置の
概略構成図
【図2】 従来のスパッタ装置と本発明のスパッタ装置
の概略比較図
【図3】 従来のスパッタ装置の概略構成図
【符号の説明】
4 基板 8 ターゲット 15 第1のシールド板 16 第2のシールド板 17 第3のシールド板 18 放電インピーダンス 19 プラズマ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ターゲットに高周波を印加してプラズマ
    を発生させ、このプラズマ中のイオンを加速してターゲ
    ット材料を飛び出させ、基板に薄膜を形成させるスパッ
    タ装置に於いて、開口部がターゲット外形寸法より大き
    く、前記ターゲットのスパッタされる表面位置より同等
    乃至バッキングプレート側の位置に配置され、放電の回
    り込みを抑制しスパッタリングを防止する第1のシール
    ド板と、開口部がターゲット外形寸法より小さく、スパ
    ッタされるターゲット表面位置より基板側の位置に配置
    された第2のシールド板と、この第2のシールド板と基
    板間に複数枚配置された第3のシールド板とも備えたこ
    とを特徴とするスパッタ装置。
  2. 【請求項2】 第1のシールド板と第2のシールド板距
    離間隔がスパッタリング圧力条件の高圧側平均自由行程
    以下の距離間隔で配置され、複数枚の第3のシールド板
    が成膜圧力平均自由行程以下の距離間隔で配置されてい
    ることを特徴とする請求項1記載のスパッタ装置。
  3. 【請求項3】 第1、第2及び第3のシールド板が電気
    的に浮いている構成であることを特徴とする請求項1記
    載のスパッタ装置。
  4. 【請求項4】 第1、第2及び第3のシールド板材料が
    絶縁物で構成されていることを特徴とする請求項1記載
    のスパッタ装置。
JP31122297A 1997-10-28 1997-10-28 スパッタ装置 Pending JPH11131228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31122297A JPH11131228A (ja) 1997-10-28 1997-10-28 スパッタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31122297A JPH11131228A (ja) 1997-10-28 1997-10-28 スパッタ装置

Publications (1)

Publication Number Publication Date
JPH11131228A true JPH11131228A (ja) 1999-05-18

Family

ID=18014575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31122297A Pending JPH11131228A (ja) 1997-10-28 1997-10-28 スパッタ装置

Country Status (1)

Country Link
JP (1) JPH11131228A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521010B1 (en) * 1999-09-16 2003-02-18 Kabushiki Kaisha Toshiba Filter, filtering frame, and semiconductor device manufacturing method and apparatus
JP2008179894A (ja) * 2008-01-21 2008-08-07 Fujifilm Corp 成膜装置、成膜方法、絶縁膜、誘電体膜、圧電膜、強誘電体膜、圧電素子および液体吐出装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521010B1 (en) * 1999-09-16 2003-02-18 Kabushiki Kaisha Toshiba Filter, filtering frame, and semiconductor device manufacturing method and apparatus
JP2008179894A (ja) * 2008-01-21 2008-08-07 Fujifilm Corp 成膜装置、成膜方法、絶縁膜、誘電体膜、圧電膜、強誘電体膜、圧電素子および液体吐出装置

Similar Documents

Publication Publication Date Title
US3985635A (en) Apparatus for concurrently sputtering different materials
US4131533A (en) RF sputtering apparatus having floating anode shield
US3767551A (en) Radio frequency sputter apparatus and method
US3763031A (en) Rf sputtering apparatus
US4362611A (en) Quadrupole R.F. sputtering system having an anode/cathode shield and a floating target shield
US3562142A (en) R.f.sputter plating method and apparatus employing control of ion and electron bombardment of the plating
EP0326531B1 (en) Improved rf plasma processing apparatus
US4897172A (en) Sputtering chamber structure for high-frequency bias sputtering process
EP0818556A1 (en) A method for providing full-face high density plasma deposition
JPH11131228A (ja) スパッタ装置
JPS6364894B2 (ja)
JP2000178730A (ja) 高周波スパッタリング装置及びそれを利用した薄膜形成方法
US6342139B1 (en) Sputtering system
JP2761875B2 (ja) バイアススパッタリング法による堆積膜形成装置
JPH0867981A (ja) スパッタ装置
JPS61127862A (ja) 薄膜形成方法及びその形成装置
JP4614220B2 (ja) スパッタリング装置およびスパッタリング方法
JP2000345334A (ja) スパッタリング装置
JP3138810B2 (ja) イオンプレーティング装置
JP2000256846A (ja) 直流マグネトロンスパッタ装置
JPH08199355A (ja) スパッタリング装置及び方法
JP2000087219A (ja) 透明導電膜の形成方法
JP2918926B2 (ja) 成膜方法及び装置
JPH09111448A (ja) スパッタ装置
JPS60115228A (ja) スパツタリング装置